KR20070069056A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20070069056A
KR20070069056A KR1020060133820A KR20060133820A KR20070069056A KR 20070069056 A KR20070069056 A KR 20070069056A KR 1020060133820 A KR1020060133820 A KR 1020060133820A KR 20060133820 A KR20060133820 A KR 20060133820A KR 20070069056 A KR20070069056 A KR 20070069056A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting element
substrate
semiconductor device
partition wall
Prior art date
Application number
KR1020060133820A
Other languages
English (en)
Inventor
마사히로 스노하라
미츠토시 히가시
유이치 다구치
히데아키 사카구치
아키노리 시라이시
나오유키 고이즈미
게이 무라야마
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20070069056A publication Critical patent/KR20070069056A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 용이하게 소형화되고, 발광 효율을 개선하며 용이하게 형성될 수 있는 발광 소자가 실장된 반도체 장치 및 반도체 장치를 효율적으로 제조하는 방법을 제공한다. 반도체 장치는 기판, 기판 위에 플립칩 본딩에 의해 실장된 발광 소자, 발광 소자와 밀봉 구조체의 내벽면 위에 형성된 형광체막을 밀봉하는 밀봉 구조체를 포함한다. 밀봉 구조체는 기판 위에 발광 소자를 둘러싸도록 기판과 일체적으로 형성되고, 발광 소자로부터 발광을 반사하는 리플렉터로서 기능하는 격벽부, 및 격벽부의 상부에 배치되어 격벽부에 접합되는 덮개부를 포함한다.
밀봉 구조체, 격벽부, 덮개부, 발광 소자, 형광체막

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
도 1은 종래 기술에 따른 반도체 장치 구조의 일례.
도 2는 제 1 실시예에 따른 반도체 장치를 나타낸 도면.
도 3a는 도 2에 나타낸 반도체 장치 제조 방법의 제 1 프로세스 단계를 나타낸 도면.
도 3b는 도 2에 나타낸 반도체 장치 제조 방법의 제 2 프로세스 단계를 나타낸 도면.
도 3c는 도 2에 나타낸 반도체 장치 제조 방법의 제 3 프로세스 단계를 나타낸 도면.
도 3d는 도 2에 나타낸 반도체 장치 제조 방법의 제 4 프로세스 단계를 나타낸 도면.
도 3e는 도 2에 나타낸 반도체 장치 제조 방법의 제 5 프로세스 단계를 나타낸 도면.
도 3f는 도 2에 나타낸 반도체 장치 제조 방법의 제 6 프로세스 단계를 나타낸 도면.
도 3g는 도 2에 나타낸 반도체 장치 제조 방법의 제 7 프로세스 단계를 나타 낸 도면.
도 3h는 도 2에 나타낸 반도체 장치 제조 방법의 제 8 프로세스 단계를 나타낸 도면.
도 3i는 도 2에 나타낸 반도체 장치 제조 방법의 제 9 프로세스 단계를 나타낸 도면.
도 3j는 도 2에 나타낸 반도체 장치 제조 방법의 제 10 프로세스 단계를 나타낸 도면.
도 3k는 도 2에 나타낸 반도체 장치 제조 방법의 제 11 프로세스 단계를 나타낸 도면.
도 3l는 도 2에 나타낸 반도체 장치 제조 방법의 제 12 프로세스 단계를 나타낸 도면.
도 3m은 도 2에 나타낸 반도체 장치 제조 방법의 제 13 프로세스 단계를 나타낸 도면.
도 3n은 도 2에 나타낸 반도체 장치 제조 방법의 제 14 프로세스 단계를 나타낸 도면.
도 3o는 도 2에 나타낸 반도체 장치 제조 방법의 제 15 프로세스 단계를 나타낸 도면.
도 3p는 도 2에 나타낸 반도체 장치 제조 방법의 제 16 프로세스 단계를 나타낸 도면.
도 3q는 도 2에 나타낸 반도체 장치 제조 방법의 제 17 프로세스 단계를 나 타낸 도면.
도 3r은 도 2에 나타낸 반도체 장치 제조 방법의 제 18 프로세스 단계를 나타낸 도면.
도면의 주요부분에 대한 부호의 설명
100…반도체 장치 101…기판
101A…절연막 102…비아 플러그
102A…접속층 103…패턴 배선
103A…접속층 104…솔더 레지스트층
105…격벽부 105A…접속층
106…범프 107…접속 패드
108…발광 소자 109…형광체막
200…밀봉 구조체 201…덮개부
202…접속층 203…형광체막
본 발명은 발광 소자가 실장된 기판을 갖는 반도체 장치와 그 제조 방법에 관한 것이다.
최근, 발광 소자가 실장된 기판을 갖는 반도체 장치로서 다양한 구조들이 제안되고 있다. 예를 들면, 발광 소자가 실장된 반도체 장치의 예로서, 일본국 특허 공개 제1999-177136호에 기재된 바와 같이 발광 다이오드(LED)가 실장된 반도체 장치가 제안되어 왔다.
도 1은 발광 소자(14)로서 LED가 실장된 반도체 장치(10)의 구성 포맷을 나타내는 단면도이다. 도 1을 참조하면, 반도체 장치(10)는 발광 소자(14)가 실장된 기판(11)을 갖는 구조체를 포함한다.
또한, 기판(11)에는 발광 소자(14)가 실장된 기판의 한쪽으로부터 기판의 다른쪽까지 연장된 배선(12, 13)이 형성된다. 발광 소자(14)는 와이어(15, 16)에 의해 각각의 배선(12, 13)에 접속되도록 배치된다.
또한, 캐비티(cavity)(17)는 기판(11) 위에 형성되고, 발광 소자(14)는 캐비티(17)의 오목부에 배치된다. 캐비티(17)의 내벽면(17a)이 금속 도금으로 코팅되면, 내벽면을 리플렉터(reflector)로서 이용하는 것이 가능하다.
필요하다면, 소망의 발광색를 얻기 위해서 발광 소자(14)에 형광체막을 코팅함으로써, LED 발광과 형광체 발광의 조합을 이용하는 것도 가능하다.
그러나, 반도체 장치는 다음과 같은 문제점이 있다. 반도체 장치에서, 발광 소자는 와이어를 통하여 기판에 접속된다. 이로 인해 접합 와이어를 위한 공간이 필요하다. 이 결과, 반도체 장치의 소형화가 곤란하게 되는 문제가 발생한다.
또한, 리플렉터가 반도체 장치에 형성되거나 형광체막이 반도체 장치에 형성되는 경우, 모든 패키지에 리플렉터와 형광체막을 개별적으로 형성할 필요가 있다. 이 결과, 반도체 장치의 구조가 복잡해질 뿐만 아니라 발광 효율을 개선하기 위한 구조를 형성하는 것이 곤란해진다는 문제가 있다.
본 발명은 상기한 문제의 관점에서 이루어졌다. 본 발명의 목적은 새롭고 유용한 반도체 장치 및 그 제조 방법을 제공하여 상기 문제점을 해결하고자 한다.
보다 구체적으로, 본 발명의 목적은 용이하게 소형화되고, 발광 효율을 개선하며 용이하게 형성될 수 있는 발광 소자가 실장된 반도체 장치 및 반도체 장치를효율적으로 제조하는 방법을 제공하고자 한다.
본 발명의 제 1 측면에서, 기판과, 기판 위에 플립칩 본딩에 의해 실장된 발광 소자와, 발광 소자를 밀봉하는 밀봉 구조체를 갖는 반도체 장치를 제공함으로써 상술한 문제점들은 해결될 수 있다. 밀봉 구조체는 도금에 의해 기판 위에 발광 소자를 둘러싸도록 형성되고, 격벽부의 상부에 배치되는 덮개부에 접합되는 격벽부를 포함한다. 또한, 형광체막은 밀봉 구조체의 내벽면에 형성되고, 격벽부는 발광 소자로부터 발광을 반사하는 리플렉터로서 기능한다.
반도체 장치는 용이하게 소형화되고, 발광 효율을 개선하며 용이하게 형성될 수 있다.
발광 소자가 LED인 경우, LED 발광과 형광체 발광을 조합함으로써 소망의 발광색을 얻을 수 있다는 점이 바람직하다.
반도체 장치가 기판을 관통하도록 형성되고 발광 소자에 전기적으로 접속되는 관통 배선을 포함하는 경우, 발광 소자는 접속 대상에 용이하게 접속될 수 있다.
격벽부에 접합되는 덮개부의 접합부가 패터닝에 의해 형성되는 경우, 덮개부 는 격벽부에 용이하게 접합될 수 있다.
또한, 본 발명의 제 2 측면에서, 기판에 실장된 발광 소자가 밀봉된 반도체 장치를 제조하는 방법을 제공함으로써 상기 문제점들을 해결할 수 있다. 상기 방법은 기판 위에 도금에 의해 격벽부를 형성하는 단계, 기판 위의 격벽부로 둘러싸인 영역에 발광 소자를 플립칩 본딩에 의해 실장하는 단계, 밀봉 구조체의 내벽면에 형광체막을 코팅하는 단계 및 형광체막으로 코팅된 덮개부를 격벽부에 접합함으로써 발광 소자를 밀봉하는 단계를 포함한다.
반도체 장치의 제조 방법에 따르면, 용이하게 소형화되고, 발광 효율을 개선 할 수 있는 발광 소자가 실장된 반도체 장치를 효율적으로 제조하는 것이 가능하다.
또한, 발광 소자가 LED인 경우, 소망의 발광색은 LED 발광과 형광체 발광을 조합함으로써 얻어질 수 있다는 것이 바람직하다.
기판을 관통하도록 형성된 관통 배선을 형성하는 단계를 더 포함하는 반도체 장치의 제조 방법인 경우, 발광 소자는 관통 배선에 접속되도록 실장되며, 발광 소자가 접속 대상에 용이하게 접속될 수 있는 반도체 장치 제조가 가능하다.
격벽부가 발광 소자로부터 발광을 반사하는 리플렉터로서 기능하는 경우, 반도체 장치의 발광 효율이 개선될 수 있다.
격벽부에 접합되는 덮개부의 접합부가 패터닝에 의해 형성되는 경우, 덮개부는 격벽부에 용이하게 접합될 수 있다.
본 발명에 따르면, 용이하게 소형화되고, 발광 효율을 개선하며 용이하게 형 성될 수도 있는 발광 소자가 실장된 반도체 장치 및 반도체 장치를 효율적으로 제조하는 방법을 제공하는 것이 가능하다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 2는 본 발명의 제 1 실시예에 따른 반도체 장치(100)를 나타낸다. 반도체 장치는 기판(101), 기판(101) 위에 플립칩 본딩에 의해 실장된 발광 소자(108) 및 발광 소자(108)를 밀봉하는 밀봉 구조체(200)를 갖는다.
또한, 밀봉 구조체(200)는 도금에 의해 기판(101) 위에 발광 소자(108)를 둘러싸도록 형성되고, 격벽부(105)의 상부에 배치되는 덮개부(201)에 접속되는 격벽부(105)를 포함한다. 또한, 형광체막(109, 203)은 밀봉 구조체(200)의 내벽면에 형성되고, 격벽부(105)는 발광 소자로(108)로부터 발광을 반사하는 리플렉터로서 기능한다.
예를 들면, 발광 소자는 감압 공간이나 비활성 가스로 대체되는 밀봉 공간에 밀봉되는 것이 바람직하다. 이 경우, 발광 소자는 발광의 안정성 외에 수명도 연장된다.
본 발명의 제 1 실시예에 따른 반도체 장치(100)에서, 발광 소자(108)는 플립칩 본딩에 의해 기판(101) 위에 실장되어지며, 밀봉 구조체(200) 내에 형성된 내부 공간(100A)에 밀봉되어 진다. 이에 의해, 발광 소자가 밀봉 되어지는 고성능 반도체 장치의 크기를 소형화하는 것이 용이하다.
또한, 금속(Cu 등) 도금에 의해 형성되는 격벽부(105)는 밀봉 구조체(200)의 부분을 구성하며, 발광 소자(108)로부터 발광을 반사하는 리플렉터로서도 기능한다. 따라서, 반도체 장치를 소형화하고 또한 발광 효율을 개선하는 것이 가능하다.
상술한 반도체 장치에서, 밀봉 구조체(200)의 내벽면은 발광 소자(108)의 발광에 따라 발광하는 형광체막(109, 203)으로 코팅된다. 따라서, 반도체 장치는 소망의 발광색을 용이하게 얻을 수 있다. 또한, 발광색의 발광 효율을 개선하는 것이 가능하다. 예를 들면, 형광체막(109)은 발광 소자(108) 위에 형성되고, 기판(101) 및 밀봉 공간(100A) 내의 격벽부(105) 위에도 형성된다. 또한, 형광체막(203)은 밀봉 공간(100A) 측에 대향하는 덮개부(201)의 표면에 형성된다.
또한, 밀봉 구조체(200)의 내벽면에 형광체막을 형성함으로써, 발광 소자(108)로부터 발광이 확실하게 형광체막을 투과한다. 이 결과, 발광색과 발광 효율의 균일성을 개선하는 효과를 성취하는 것이 가능하다.
발광 소자(108)의 구조는 기판(101)을 관통하도록 형성된 비아 플러그(102)(관통 배선)에 접속된다. 이에 의해, 발광 소자(108)는 발광 소자(108)(마더 보드 등)에 접속되는 대상에 간단히 접속되어, 반도체 장치를 소형화하는 것이 가능하다. 예를 들면, Ni/Au 로 이루어진 접속층(102A)은 비아 플러그(102) 위에 형성된다. 또한, 접속층(102A) 위에 범프(106)(Au 와이어의 와이어 본딩에 의하여 형성된 Au 범프 등)가 형성된다. 또한, 접속층(102A)는 표면이 Au로 이루어진 2층의 도금층을 갖는다. 발광 소자(108) 위에 형성된 접속 패드(107)는 범프(106)와 접속층(102A)을 통하여 비아 플러그(102)와 접속된다.
또한, 비아 플러그(102)와 접속된 배선 패턴(103)은 정면측(表面)의 발광 소자(108)가 실장된 기판(101)의 반대측(이면(裏面))에 형성된다. 또한, 기판(101)과 배선 패턴(103)을 덮는 솔더 레지스트층(104)은 배선 패턴(103)의 일부가 노출된 상태로 형성된다.
예를 들면, Ni/Au(표면이 Au로 이루어진 2층의 도금층)로 이루어진 접속층(103A)은 솔더 레지스트층(104)으로부터 노출된 배선 패턴(103) 위에 형성된다. 또한, 반도체 장치로 Ball Grid Array(BAG) 타입 반도체 장치를 사용하는 경우, 솔더 범프(110)(솔더 볼)는 접속층(103A)에 형성된다. 솔더 범프(110)의 다른쪽은 마더 보드 등의 접속 대상과 전기적으로 접속된다.
격벽부(105)가 덮개부(201)에 접합되는 경우, 격벽부(105)와 덮개부(201) 사이의 접속을 개선하기 위하여 격벽부(105)와 덮개부(201) 사이에 접속층을 설치할 수도 있다. 예를 들면, Ni/Au(표면이 Au로 이루어진 2층의 도금층)로 이루어진 접속층(105A)은 격벽부(105) 위에 형성된다. 예를 들면, 격벽부(105)와 접촉하는 Cu/Ni/Au(표면이 Au로 이루어진 3층의 도금층)로 이루어진 접속층(202)은 덮개부(201)의 일부에 패터닝에 의해 형성된다.
절연막(101A)은 기판(101)의 표면에 형성된다. 따라서, 비아 플러그(102)와 배선 패턴(103)는 기판(101)으로부터 절연된다. 또한, 기판(101)이 유리, 세라믹 및 플라스틱 등의 절연체로 이루어진 경우, 절연막(101A)은 필요치 않다.
상술한 바와 같이 반도체 장치(100)에서, 예를 들면, 기판(101)은 Si로, 절 연막(101A)은 SiO2 로 이루어질 수도 있다. 격벽부(105), 비아 플러그(102), 및 배선 패턴(103)은 예를 들면, Cu로 이루어진다. 그러나, 이들은 이러한 재료에 한정되지는 않는다.
다음으로, 도 3a 내지 도 3q에 기초하여, 반도체 장치(100)의 제조 방법의 실시예를 순서를 따라 설명한다.
우선, 도 3a에 나타낸 단계에서, 예를 들면, Si(Si 웨이퍼)로 이루어진 기판(101)을 제공한다.
다음, 도 3b에 나타낸 단계에서, 기판(101)은 연삭(백 그라인딩(back grinding))함으로써 박형화되어 기판(101)의 두께가 대략 200㎛ 가 된다.
다음, 도 3c에 나타낸 단계에서, 비아 홀(101a)은 기판(101) 위에 형성된다. 비아 홀(101a)을 형성하는 단계에서 우선, 레지스트가 기판(101) 위에 코팅되고, 노광 및 현상에 의해 레지스트가 패터닝된다. 다음, 패터닝된 레지스트를 마스크로 이용함으로써, 예를 들면 비아 홀(101a)은 RIE(Reactive Ion Etching)에 의해 형성된다. 비아 홀(101a)이 형성된 후, 레지스트는 제거된다.
다음, 도 3d에 나타낸 단계에서, 실리콘 산화막으로 이루어진 절연막(101A)은 비아 홀(101a)의 내벽면을 포함하는 기판(101)의 표면을 산화함으로써 형성된다.
다음, 도 3e에 나타낸 단계에서, 비아 플러그(102)는 비아 홀(101a)에 형성되고, 예를 들면 Ni/Au로 이루어진 접속층(102A)은 예를 들면, 도금을 통해 비아 플러그(102) 위에 형성된다. 상술한 도금에 관하여, 우선, 시드층(예를 들면, 급전층은 도시 않음)은 무전해 Cu도금 또는 스퍼터링에 의해 절연막(101A) 표면에 형성되고, 비아 플러그(102)와 접속층(102A)은 전해 도금에 의해 시드층 위에 형성된다. 그 다음, 시드층의 불필요한 부분은 에칭에 의해 제거된다.
다음, 도 3f에 나타낸 단계에서, 비아 플러그(102)에 접속된 배선 패턴(103)은 예를 들면, 도금에 의해 기판(101)(접속층(102A)이 형성된 측의 반대측)의 이면(裏面)에 형성된다.
배선 패턴(103)을 형성하는 단계에서, 우선 시드층(도시 않음)은 무전해 Cu 도금 또는 스퍼터링에 의해 절연막(101A) 표면에 형성되고, 포토리소그라피법을 이용하여 패터닝된 레지스트 패턴(도시 않음)은 시드층 위에 형성된다. 그 다음, 레지스트 패턴을 마스크로 이용하여, 전해 도금에 의해 배선 패턴(103)을 형성하고, 레지스트 패턴을 제거한다. 또한, 레지스트 패턴을 제거함으로써 노출되는 시드층은 에칭에 의해 제거된다.
다음, 도 3g에 나타낸 단계에서, 솔더 레지스트층(104)은 배선 패턴(103)의 일부가 노출되도록 기판(101)의 이면에 형성된다. 다음, Ni/Au로 이루어진 접속층(103A)은 예를 들면, 무전해 도금에 의해 노출된 배선 패턴(103)에 형성된다.
다음, 도 3h에 나타낸 단계에서, 격벽부(105)는 도금에 의해 기판(101) 위(절연막(101A) 위)에 형성된다. 격벽부(105)의 형성에 대해서, 우선, 시드층(도시 않음)은 무전해 Cu도금 또는 스퍼터링에 의해 절연막(101A) 위에 형성되고, 포토리소그라피법을 이용하여 패터닝된 레지스트 패턴(도시 않음)은 시드층 위에 형성된 다.
다음, 레지스트 패턴을 마스크로 이용함으로써, Cu로 이루어진 격벽부(105)가 전해 도금에 의해 형성되고, Ni/Au(표면이 Au로 이루어진 2층의 도금층)로 이루어진 접속층(105A)은 격벽부(105) 위에 형성되고, 레지스트 패턴은 제거된다. 또한, 레지스트 패턴을 제거함으로써 노출되는 시드층은 에칭에 의해 제거된다.
다음, 도 3i에 나타낸 단계에서, Au 범퍼 등의 범프(106)는 접속층(102A) 위에 설치된다.
다음, 도 3j에 나타낸 단계에서, LED 등의 발광 소자(108)는 격벽부(105)에 의해 둘러싸인 영역에 발광 소자(108)가 범프(106)(및 접속층(102A))를 통해 비아 플러그(102)에 접속될 수 있도록 플립칩 본딩에 의해 실장된다. 이 경우, 초음파를 이용함으로써, 범프(106)는, 예를 들면 발광 소자(108) 위에 형성되고, Au 또는 Al로 이루어진 접속 패드(107)에 접합된다.
다음, 도 3k에 나타낸 단계에서, 형광체막(109)은 발광 소자(108) 위에 형성된다. 형광체막(109)은, 예를 들면 스프레이 코터(spray coater)를 이용하여 기판(101)(상부 절연막(101A)) 이외에 격벽부(105)(상부 접속층(105A))에도 형성된다. 또한, 이 단계에서, 발광 소자(108) 위에 형광체막(109)이 형성되지 않더라도 문제되지 않을 수도 있다.
다음, 도 3l에 나타낸 단계에서, 접속층(105A) 위에 형성된 형광체막은 접속층(105A)이 노출될 수 있도록 그라인딩을 함으로써 제거된다.
다음, 도 3m 내지 도 3p에 나타낸 단계에서, 상기 격벽부(105)로 밀봉 구조 체를 구성하는 덮개부(201)가 형성된다.
우선, 도 3m에 나타낸 단계에서, 유리 기판 등의 덮개부(201)를 제공한다.
다음, 도 3n에 나타낸 단계에서, 접속층(202)은 덮개부(201) 위를 패터닝함으로써 형성된다. 접속층(201)의 형성에 대하여, 우선 시드층(도시 않음)은 무전해 Cu 도금 또는 스퍼터링에 의해 덮개부(201)의 표면에 형성되고, 포토리소그라피법을 이용함으로써 패터닝되는 레지스트 패턴(도시 않음)이 시드층 위에 형성된다. 그 다음, 레지스트 패턴을 마스크로 이용함으로써, 예를 들면 Cu/Ni/Au로 이루어진 접속층(202)(접속면이 Au로 이루어진 3층의 도금층)은 전해 도금에 의해 형성되고, 레지스트 패턴은 제거된다. 레지스트 패턴을 제거함으로써 노출되는 시드층은 에칭에 의해 제거된다.
다음, 도 3o에 나타낸 단계에서, 인쇄 또는 스프레이 코팅을 이용함으로써, 형광체막(203)이 접속층(202)을 덮도록 덮개부(201) 위에 형성된다.
다음, 도 3p에 나타낸 단계에서, 접속층(201) 위의 형광체막(203)은 제거된다. 형광체막(203)을 제거하는 단계에 대하여, 우선 포토리소그라피법을 이용함으로써 패터닝되는 레지스트 패턴(도시 않음)은 형광체막(203) 위에 형성된다. 그 다음, 레지스트 패턴을 마스크로 이용함으로써, 접속층(202) 위에 형광체막(203)이 제거되고 개구부(203A)가 형성될 수 있도록 플라즈마 에싱(plasma ashing)이 실시된다. 그 다음, 레지스트 패턴이 제거된다.
다음, 도 3q에 나타낸 단계에서, 도 3p에 나타낸 덮개부(201)는 도 3l에 나타낸 발광 소자(108)가 실장된 기판(101) 위의 격벽부(105)에 접합된다.
이 경우, 접속층(202)의 Au은 초음파 본딩에 의해 접속층(105A)의 Au에 접합된다. 이 결과, 밀봉 구조체(200)는 격벽부(105)와 덮개부(201)(접속층(105A, 202)에 의해 접속된)를 갖는다. 발광 소자(108)는 기판(101)과 밀봉 구조체(200)에 의해 형성된 내벽면(100A)에 밀봉된다.
다음, 도 3r에 나타낸 단계에서, 필요에 따라, 접속층(103A) 위에 솔더볼(110)이 형성된다. 그러나, 솔더볼(110)의 형성을 생략하는 것도 가능하다.
또한, 상술한 바와 같이 도 3a 내지 도 3r에서, 하나의 반도체 장치 형성만을 설명하고 있다. 그러나, 기판(101)과 덮개부(201)를 이용하여 복수의 반도체 장치를 형성하는 것이 가능하다. 이 경우, 예를 들면, 복수의 반도체 장치는 이 단계에서 기판(101)과 덮개부(201)를 다이싱(dicing)함으로써 개개의 반도체 장치로 나눌 수도 있다.
따라서, 본 발명의 실시예에 따라, 반도체 장치(100)를 형성하는 것이 가능하다.
상술한 바와 같은 프로세스 단계에서, 밀봉 구조체(200)를 용이하게 형성하는 특징이 있다. 예를 들면, 격벽부(105)는 도금에 의해 형성되기 때문에 용이하게 형성될 수 있다. 또한, 기판(101) 위에 복수의 격벽부(105)를 동시에 형성하는 것이 가능하다(웨이퍼 레벨에서 형성). 그러므로, 반도체 장치의 양산이 용이하다는 특징이 있다. 또한, 발광 소자(108)로부터 발광을 반사하는 리플렉터로서, 예를 들면 Cu 도금에 의해 형성되는 금속을 이용하는 것이 가능하다. 따라서, 상술한 바와 같은 프로세스 단계에서, 리플렉터와 밀봉 구조체를 동시에 형성하는 것이 가능하다.
또한, 형광체막(109, 203)이 스프레이 코팅 등의 방법에 의해 밀봉 구조체(200)의 내벽면에 형성되기 때문에, 형광체막이 용이하게 형성될 수 있다. 또한, 형광체막과 발광 소자(108)로부터의 발광으로 얻어진 혼합된 발광색을 얻는 경우에, 혼합된 발광색의 균일성이 개선되는 특징이 있다.
또한, 발광 소자(108)가 실장되기 전에, 비아 플러그(102)는 기판(101)을 관통하고 발광 소자(108)에 접속되도록 형성된다. 따라서, 발광 소자(108)가 접속 대상(마더 보드 등)에 용이하게 접속될 수 있도록 반도체 장치를 제조하는 것이 가능하다.
또한, 본 발명의 실시예에 따른 반도체 장치(100)를 형성하는 재료는 상술한 바에 한정되지 않고, 다양한 재료를 이용하여 반도체 장치(100)를 형성하는 것이 가능하다. 예를 들면, 스퍼터링에 의해 접속층(105A) 위에 형성되는 Si를 이용하고, 접속층(202)을 생략한 구조를 채택함으로써, 접속층(105)과 유리로 이루어진 덮개부(201)를 양극 접합(anodic bonding)에 의해 접속하는 것이 가능하다.
또한, 덮개부(201) 위에 격벽부(105)와 접속층(105A)을 선택적으로 형성하고, 기판(101) 위에 접속층(202)을 형성함으로써, 덮개부(201)는 기판(101)에 접속될 수도 있다.
상술한 바와 같은 반도체 장치의 프로세스 단계에서, 다양한 크기의 기판과 덮개부를 사용함으로써 반도체 장치를 형성하는 것이 가능하다. 예를 들면, 이하에서 4가지 방법을 설명한다.
제 1 방법으로, 반도체 장치는 각 기판(101)과 각 덮개부(201)를 접속함으로써 형성된다.
반도체 장치를 얻는 제 2 방법으로, 복수의 기판(101)이 대형 기판 위에 형성되고, 대형 기판 위의 기판(101)은 개별적인 각각의 덮개부(201)에 접속된다. 그 다음, 대형 기판이 개개의 기판(101)으로 절단된다.
반도체 장치를 얻는 제 3 방법으로, 복수의 덮개부(201)가 대형 기판 위에 형성되고, 대형 기판 위의 덮개부(201)는 개별적인 각각의 기판(101)에 접속된다. 그 다음, 대형 기판이 개개의 덮개부(201)로 절단된다.
반도체 장치를 얻는 제 4 방법으로, 복수의 기판(110)이 제 1 대형 기판 위에 형성되고, 복수의 덮개부(201)가 제 2 대형 기판 위에 형성된다. 다음으로, 제 1 대형 기판이 제 2 대형 기판에 접속되며, 제 1 대형 기판 위의 기판(101)은 제 2 대형 기판 위의 개별적인 덮개부(201)에 접속된다. 다음, 서로 접속되는 제 1 대형 기판과 제 2 대형 기판은 기판(101) 및 덮개부(201)가 각각 분리되도록 절단된다.
본 발명의 실시예는 상기한 바와 같지만, 본 발명은 이들 특정 실시예에 한정되지 않으며, 본 발명의 범위를 벗어나지 않는 한 다양한 변형 빛 변경이 이루어질 수도 있다.
본 발명에 따르면, 용이하게 소형화되고 발광 효율이 개선되며, 용이하게 형성될 수 있는 발광 소자가 실장된 반도체 장치 및 반도체 장치를 효율적으로 제조 하는 방법을 제공하는 것이 가능하다.

Claims (10)

  1. 기판,
    상기 기판 위에 플립칩 본딩에 의해 실장된 발광 소자,
    상기 발광 소자를 밀봉하는 밀봉 구조체, 및
    상기 밀봉 구조체 내벽면에 형성되는 형광체막(phosphor film)을 포함하는 반도체 장치로서,
    상기 밀봉 구조체는,
    상기 기판 위의 상기 발광 소자를 둘러싸도록 상기 기판과 일체적으로 형성되고, 상기 발광 소자로부터 발광을 반사하는 리플렉터로서 기능을 하는 격벽부, 및
    상기 격벽부의 상부에 배치되어 상기 격벽부에 접합되는 덮개부를 포함하는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 발광 소자는 LED인 것을 특징으로 하는 반도체 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 기판을 관통하도록 형성되고, 상기 발광 소자에 전기적으로 접속되는 관통 배선을 더 포함하는 것을 특징으로 하는 반도체 장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 격벽부에 접합되는 상기 덮개구의 접합부는 패터닝에 의해 형성되는 것을 특징으로 하는 반도체 장치.
  5. 기판 위에 실장된 발광 소자가 밀봉되어 있는 반도체 장치의 제조 방법으로서,
    상기 기판 위에 도금에 의해 격벽부를 형성하는 단계,
    상기 기판 위의 상기 격벽부로 둘러싸인 영역에 상기 발광 소자를 플립칩 본딩에 의해 실장하는 단계,
    상기 격벽부 위에 형광체막을 코팅하는 단계, 및
    상기 형광체막으로 코팅된 덮개부를 상기 격벽부에 접합함으로써 상기 발광 소자를 밀봉하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 5 항에 있어서,
    상기 발광 소자는 LED인 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 발광 소자 위에 상기 형광체막을 코팅하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제 5 항 또는 제 6 항에 있어서,
    상기 기판을 관통하도록 형성되는 관통 배선을 형성하는 단계, 및
    상기 관통 배선에 접속되도록 상기 발광 소자를 실장하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제 5 항 또는 제 6 항에 있어서,
    상기 격벽부는 상기 발광 소자로부터 발광을 반사하는 리플렉터로서 기능하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제 5 항 또는 제 6 항에 있어서,
    상기 격벽부에 접합되는 덮개부의 접합부는 패터닝에 의해 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020060133820A 2005-12-27 2006-12-26 반도체 장치 및 그 제조 방법 KR20070069056A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005375901A JP5073946B2 (ja) 2005-12-27 2005-12-27 半導体装置および半導体装置の製造方法
JPJP-P-2005-00375901 2005-12-27

Publications (1)

Publication Number Publication Date
KR20070069056A true KR20070069056A (ko) 2007-07-02

Family

ID=37856605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060133820A KR20070069056A (ko) 2005-12-27 2006-12-26 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US7655956B2 (ko)
EP (1) EP1804302B1 (ko)
JP (1) JP5073946B2 (ko)
KR (1) KR20070069056A (ko)
TW (1) TW200737551A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101143473B1 (ko) * 2010-05-06 2012-05-08 (주) 이피웍스 웨이퍼 레벨 엘이디 인터포저

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080169480A1 (en) * 2007-01-11 2008-07-17 Visera Technologies Company Limited Optoelectronic device package and packaging method thereof
US8647517B2 (en) 2007-07-09 2014-02-11 Nitto Denko Corporation Producing method of suspension board with circuit
DE102008006757A1 (de) * 2008-01-30 2009-08-06 Osram Opto Semiconductors Gmbh Oberflächenmontierbares Bauelement
JP5359045B2 (ja) * 2008-06-18 2013-12-04 日亜化学工業株式会社 半導体装置およびその製造方法
US8058664B2 (en) * 2008-09-26 2011-11-15 Bridgelux, Inc. Transparent solder mask LED assembly
US9252336B2 (en) 2008-09-26 2016-02-02 Bridgelux, Inc. Multi-cup LED assembly
US20100171197A1 (en) 2009-01-05 2010-07-08 Hung-Pin Chang Isolation Structure for Stacked Dies
US8791549B2 (en) 2009-09-22 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside interconnect structure connected to TSVs
TWI456798B (zh) * 2010-04-23 2014-10-11 Formosa Epitaxy Inc 發光裝置之製造方法
CN102376848A (zh) * 2010-08-27 2012-03-14 璨圆光电股份有限公司 发光装置的制造方法
JP5887638B2 (ja) 2011-05-30 2016-03-16 億光電子工業股▲ふん▼有限公司Ｅｖｅｒｌｉｇｈｔ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 発光ダイオード
US8900994B2 (en) 2011-06-09 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for producing a protective structure
US8952402B2 (en) 2011-08-26 2015-02-10 Micron Technology, Inc. Solid-state radiation transducer devices having flip-chip mounted solid-state radiation transducers and associated systems and methods
CN104241499A (zh) * 2014-06-25 2014-12-24 中国科学院微电子研究所 一种倒装芯片塑封结构及制造方法
US9595642B2 (en) 2015-06-29 2017-03-14 Point Engineering Co., Ltd. Chip substrate comprising a plated layer and chip package using the same
DE102015111910A1 (de) * 2015-07-22 2017-01-26 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement, Verbund von optoelektronischen Bauelementen und Verfahren zur Herstellung eines optoelektronischen Bauelements
WO2018113922A1 (en) * 2016-12-20 2018-06-28 Osram Opto Semiconductors Gmbh Light emitting element with an optoelectronic semiconductor chip

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3329716B2 (ja) 1997-12-15 2002-09-30 日亜化学工業株式会社 チップタイプｌｅｄ
JP2001296310A (ja) * 2000-04-18 2001-10-26 Koji Ono 光センサおよびその製造方法
JP3614776B2 (ja) * 2000-12-19 2005-01-26 シャープ株式会社 チップ部品型ｌｅｄとその製造方法
US7075112B2 (en) * 2001-01-31 2006-07-11 Gentex Corporation High power radiation emitter device and heat dissipating package for electronic components
JP3707688B2 (ja) * 2002-05-31 2005-10-19 スタンレー電気株式会社 発光装置およびその製造方法
TW546800B (en) * 2002-06-27 2003-08-11 Via Tech Inc Integrated moduled board embedded with IC chip and passive device and its manufacturing method
JP4182783B2 (ja) * 2003-03-14 2008-11-19 豊田合成株式会社 Ｌｅｄパッケージ
JP4238681B2 (ja) * 2003-09-17 2009-03-18 豊田合成株式会社 発光装置
US20080025030A9 (en) * 2003-09-23 2008-01-31 Lee Kong W Ceramic packaging for high brightness LED devices
EP1670073B1 (en) * 2003-09-30 2014-07-02 Kabushiki Kaisha Toshiba Light emitting device
KR100586944B1 (ko) * 2003-12-26 2006-06-07 삼성전기주식회사 고출력 발광다이오드 패키지 및 제조방법
JP2007123438A (ja) * 2005-10-26 2007-05-17 Toyoda Gosei Co Ltd 蛍光体板及びこれを備えた発光装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101143473B1 (ko) * 2010-05-06 2012-05-08 (주) 이피웍스 웨이퍼 레벨 엘이디 인터포저

Also Published As

Publication number Publication date
EP1804302A3 (en) 2011-06-29
TW200737551A (en) 2007-10-01
US20070145400A1 (en) 2007-06-28
US7655956B2 (en) 2010-02-02
EP1804302B1 (en) 2016-03-09
JP5073946B2 (ja) 2012-11-14
EP1804302A2 (en) 2007-07-04
JP2007180204A (ja) 2007-07-12

Similar Documents

Publication Publication Date Title
KR20070069056A (ko) 반도체 장치 및 그 제조 방법
US8357552B2 (en) Light emitting diode chip, and methods for manufacturing and packaging the same
TWI422044B (zh) 封裝發光裝置之晶片尺度方法及經晶片尺度封裝之發光裝置
KR100344833B1 (ko) 반도체 패키지 및 그의 제조방법
KR100581643B1 (ko) 반도체 릴레이 장치 및 배선 기판 제조 방법
US20100001305A1 (en) Semiconductor devices and fabrication methods thereof
KR20050034936A (ko) 형광체를 이용한 파장변환형 발광 다이오드 패키지 및제조방법
JP2002064226A (ja) 光 源
JP5038631B2 (ja) 発光装置
JP2007288050A (ja) 半導体装置および半導体装置の製造方法
KR20120077876A (ko) 이종 기판 접합 구조 및 방법
US8178977B2 (en) Semiconductor device and method of manufacturing the same
KR100616680B1 (ko) 발광 다이오드 패키지 및 그 제조 방법
JP7267767B2 (ja) 半導体装置および半導体装置の製造方法
JP2002009347A (ja) Ｌｅｄ光源およびその製造方法
JP2007027381A (ja) 半導体装置及び電子装置
JP7025948B2 (ja) 半導体装置および半導体装置の製造方法
JP2005269627A (ja) 半導体リレー装置およびその配線基板の製造方法
JP2001094033A (ja) 半導体チップモジュール及びその製造方法
JP2001210667A (ja) 半導体装置の製造方法
JP2007157804A (ja) Ｌｅｄパッケージ、発光装置及びｌｅｄパッケージの製造方法
KR101204428B1 (ko) Ｓｏｉ 웨이퍼를 이용한 발광 다이오드 패키지 제조 방법
US10651374B2 (en) Semiconductor device, and method for manufacturing the same
KR20020086000A (ko) 인쇄회로기판 및 그 제조방법
JP7252386B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid