KR20070067167A - 프로그램, 시험 장치, 및 시험 방법 - Google Patents

Abstract

전자 디바이스를 시험하는 시험 장치를 동작시키는 프로그램이 기록된 기록 매체가 제공되며, 상기 프로그램은 상기 시험 장치가, 상기 전자 디바이스로부터의 출력 신호를 인가되는 기대값 신호와 비교하는 비교부, 레이트 신호를 생성하고 상기 레이트 신호를 상기 비교부에 제공하는 - 상기 레이트 신호는 상기 비교부가 상기 출력 신호를 상기 기대값 신호와 비교하는 타이밍을 결정함 - 타이밍 생성부, 상기 출력 신호를 상기 기대값 신호와 연속적으로 비교함으로써 얻어지는 비교 결과를 상기 레이트 신호에 따라 서로 다른 어드레스에 연속적으로 저장하는 페일 메모리, 및 상기 출력 신호의 주기를 측정하는 시험을 실행하는 경우, 상기 페일 메모리에 연속적으로 저장된 상기 비교 결과를 기초로 상기 출력 신호의 주기를 연산하는 주기 연산부로서의 기능을 수행하게 한다.

반도체 메모리, 주기, 내부 클록, 주파수, 측정, 타이밍, 비교값

Description

프로그램, 시험 장치, 및 시험 방법{PROGRAM, TEST APPARATUS AND TESTING METHOD}

본 발명은, 전자 디바이스를 시험하는 시험 장치를 동작시키기 위한 프로그램이 기록된 기록 매체, 시험 장치 및 전자 디바이스를 시험하는 방법에 관한 것이다. 보다 구체적으로, 본 발명은 전자 디바이스로부터의 출력 신호의 주기를 측정할 수 있는 시험 장치에 관한 것이다.

최근, 반도체 메모리 등의 전자 디바이스에 있어서, 내부 클록과 같이, 고정된 주기를 갖는 신호를 출력하는 기능을 갖는 디바이스들이 증가하고 있다. 그러한 신호는 다음 단계의 디바이스로 전송되기 위하여 적절한 파형을 갖도록 형성될 필요가 있다. 이를 위해, 전자 디바이스를 시험하는 경우, 상기 신호의 주파수 등을 측정할 것이 요망된다.

이러한 디바이스의 증가에 따라, 신호의 주파수를 측정하는 기능을 갖는 시험 장치가 증가하고 있다. 이러한 종류의 시험 장치들은 주파수 카운터 등을 사용하여 신호의 주파수를 측정한다. 그러나, 종래 사용되어 온, 메모리를 위한 대부분의 시험 장치에 있어서, 주파수 카운터와 같은 측정 수단이 제공되지 않는다. 이러한 종류의 시험 장치에서, 전자 디바이스 등의 내부 클록의 주파수를 측정하는 것은 불가능했다.

본 발명의 목적은, 종래 기술에 수반되는 상기한 문제점들을 해결할 수 있는 시험 장치의 프로그램이 기록되는 기록 매체, 시험 장치 및 시험 방법을 제공하는 것이다. 상기 목적은 특허청구의 범위의 독립항에 기재된 특징의 조합에 의해 달성된다. 종속항은 본 발명의 다른 유리한 예시적인 조합을 규정한다.

상기 문제점을 해결하기 위하여, 본 발명의 제1 형태에 있어서는, 전자 디바이스를 시험하는 시험 장치를 동작시키는 프로그램이 기록된 기록 매체가 제공되며, 상기 프로그램은 상기 시험 장치가, 상기 전자 디바이스로부터의 출력 신호를 인가되는 기대값 신호와 비교하는 비교부, 레이트 신호를 생성하고 상기 레이트 신호를 상기 비교부에 제공하는 - 상기 레이트 신호는 상기 비교부가 상기 출력 신호를 상기 기대값 신호와 비교하는 타이밍을 결정함 - 타이밍 생성부, 상기 출력 신호를 상기 기대값 신호와 연속적으로 비교함으로써 얻어지는 비교 결과를 상기 레이트 신호에 따라 서로 다른 어드레스에 연속적으로 저장하는 페일 메모리, 및 상기 출력 신호의 주기를 측정하는 시험을 행하는 경우, 상기 페일 메모리에 연속적으로 저장된 상기 비교 결과를 기초로 상기 출력 신호의 주기를 연산하는 주기 연산부로서의 가능을 수행하게 한다.

상기 프로그램은 또한 상기 시험 장치가, 상기 출력 신호의 주기를 측정하는 시험을 행하는 경우, 상기 비교부에 소정의 값으로 고정된 기대값 신호를 상기 비교부에 제공하고, 상기 출력 신호의 주기를 측정함이 없이 시험을 행하는 경우, 상기 전자 디바이스에 공급된 테스트 패턴에 대응하는 기대값 신호를 상기 비교부에 제공하는 기대값 제어부로서의 기능을 수행하게 해도 좋다.

또한, 상기 프로그램은 상기 시험 장치가, 상기 출력 신호의 주기를 측정하는 시험을 행하는 경우, 상기 타이밍 생성부로 하여금 고정된 주기를 갖는 상기 레이트 신호를 생성하게 하는 레이트 제어부로서의 기능을 수행하게 해도 좋다.

또한, 상기 프로그램은, 상기 출력 신호의 주기를 측정하는 시험을 행하는 경우, 상기 비교 결과가 연속적으로 상기 페일 메모리의 모든 어드레스에 저장될 때까지 상기 비교부로 하여금 상기 출력 신호를 상기 기대값 신호와 비교하게 해도 좋다.

또한, 상기 프로그램은, 상기 주기 연산부로 하여금, 각각이 시간 순으로 상기 페일 메모리의 각각의 어드레스에 저장되는 비교 결과를 정렬함으로써 시간 시퀀스 데이터를 생성하게 하고, 상기 시간 시퀀스 데이터의 값이 변하는 횟수가 소정의 값보다 큰 경우, 상기 주기 연산부로 하여금 상기 시간 시퀀스 데이터를 기초로 상기 출력 신호의 주기를 연산하도록 하며, 상기 시간 시퀀스 데이터의 값이 변하는 횟수가 소정의 값보다 작은 경우, 상기 주기 연산부로 하여금 상기 시간 시퀀스 데이터를 저장하도록 하고, 상기 페일 메모리로 하여금 상기 저장된 비교 결과를 제거하도록 하고, 상기 비교 결과가 연속적으로 상기 페일 메모리의 모든 어드레스에 새롭게 저장될 때까지 상기 비교부로 하여금 상기 출력 신호를 상기 기대값 신호를 비교하게 하고, 상기 주기 연산부로 하여금 또한 새로운 시간 시퀀스 데이터를 생성하게 하며, 상기 주기 연산부로 하여금 상기 저장된 시간 시퀀스 데이터와 상기 새로운 시간 시퀀스 데이터에 기초하여 상기 출력 신호의 주기를 연산하도록 해도 좋다.

또한, 상기 프로그램은, 상기 전자 디바이스의 내부 클록이 상기 비교부에 상기 출력 신호로서 공급되는 경우, 상기 시험 장치로 하여금 상기 출력 신호의 주기를 측정하는 시험을 행하도록 해도 좋다.

본 발명의 제2 형태에 있어서는, 전자 디바이스를 시험하는 시험 장치가 제공되며, 상기 시험 장치는, 상기 전자 디바이스로부터의 출력 신호를 인가되는 기대값 신호와 비교하는 비교부, 레이트 신호를 생성하고 상기 레이트 신호를 상기 비교부에 제공하는 - 상기 레이트 신호는 상기 비교부가 상기 출력 신호를 상기 기대값 신호와 비교하는 타이밍을 결정함 - 타이밍 생성부, 상기 출력 신호를 상기 기대값 신호와 연속적으로 비교함으로써 얻어지는 비교 결과를 상기 레이트 신호에 따라 서로 다른 어드레스에 연속적으로 저장하는 페일 메모리, 및 상기 출력 신호의 주기를 측정하는 시험을 행하는 경우, 상기 페일 메모리에 연속적으로 저장된 상기 비교 결과를 기초로 상기 출력 신호의 주기를 연산하는 주기 연산부를 포함한다.

본 발명의 제3 형태에 있어서는, 전자 디바이스를 시험하는 시험 방법이 제공되며, 상기 시험 방법은, 상기 전자 디바이스로부터의 출력 신호를 인가되는 기대값 신호와 비교하는 비교 단계, 레이트 신호를 생성하고 상기 레이트 신호를 비교부에 제공하는 - 상기 레이트 신호는 상기 비교부가 상기 출력 신호를 상기 기대값 신호와 비교하는 타이밍을 결정함 - 타이밍 생성 단계, 상기 출력 신호를 상기 기대값 신호와 연속적으로 비교함으로써 얻어지는 비교 결과를 상기 레이트 신호에 따라 서로 다른 어드레스에 연속적으로 저장하는 페일 저장 단계, 및 상기 출력 신호의 주기를 측정하는 시험을 행하는 경우, 상기 페일 메모리에 연속적으로 저장된 상기 비교 결과를 기초로 상기 출력 신호의 주기를 연산하는 주기 연산 단계를 포함한다.

본 발명의 개요는, 본 발명에 필요한 특징의 전체를 열거한 것은 아니다. 이러한 특징의 서브 콤비네이션도 또한 발명이 될 수 있다.

도 1은 본 발명의 일 실시예에 따른 시험 장치 100의 구성의 일 예를 도시한다.

도 2는 전자 디바이스 200에 의해 출력되는 출력 신호의 파형의 일 예를 도시한다.

도 3은 시험 장치 100의 동작을 나타내는 예시적인 플로우 차트이다.

도 4는 전자 디바이스를 시험하는 시험 장치를 제어하는 컴퓨터 1200의 구성의 일 예를 도시한다.

이하 바람직한 실시의 형태를 기초로 본 발명을 설명하지만, 이러한 실시의 형태는 본 발명의 예시이며 그 범위를 제한하고자 하는 것은 아니다. 이러한 실시의 형태에 설명된 특징과 그 조합의 전체가 본 발명에 필수적인 것은 아니다.

도 1은 본 발명의 일 실시예에 따른 시험 장치 100의 구성의 일 예를 도시한다. 시험 장치 100은, 반도체 메모리와 같은 전자 디바이스 200을 시험하는 장치이고, 레이트 제어부 10, 타이밍 생성부 20, 기대값 제어부 30, 패턴 생성부 40, 복수의 비교부(50-1~50-n, 이하, 50이라고 한다), 복수의 페일 메모리(60-1~60-n, 이하, 60이라고 한다), 및 주기 연산부 70을 포함한다.

패턴 생성부 40은 전자 디바이스 200의 입력 핀의 각각에 공급될 테스트 패턴을 생성한다. 또한, 타이밍 생성부 20은, 전자 디바이스 200에 테스트 패턴이 공급되어야 할 타이밍을 규정하는 타이밍 신호를 생성하고, 패턴 생성부 40에 상기 타이밍 신호를 제공한다. 그리고, 패턴 생성부 40은 상기 수신한 타이밍 신호에 따라 테스트 패턴을 전자 디바이스 200에 제공한다.

기대값 제어부 30은 패턴 생성부로 하여금 각각의 비교부 50에 공급되어야 할 기대값을 생성하도록 한다. 예를 들어, 기대값 제어부 30은, 패턴 생성부 40이 생성하는 테스트 패턴을 기초로, 전자 디바이스 200에 의해 출력될 출력 신호의 기대값 신호를 생성한다. 상기 기대값 신호는 상기 테스트 패턴과 동일할 수도 있다.

비교부 50은 전자 디바이스 200의 출력 핀의 각각에 대응하여 재공되고, 상기 대응하는 출력 핀으로부터의 출력 신호를 패턴 생성부 40으로부터 인가된 기대 값 신호와 비교한다. 여기서, 비교부 50은, 인가된 레이트 신호에 의해 규정된 타이밍에서 상기 출력 신호를 기대값과 비교한다.

예를 들어, 비교부 50은 레이트 신호에 의해 규정된 타이밍에서 상기 출력 신호의 전압을 미리 정해진 역치(threshold) 전압과 비교하고, 상기 출력 신호를 H/L로 나타내어지는 디지털 신호로 변환한다. 타이밍 생성부 20은 레이트 신호를 생성하고 상기 레이트 신호를 비교부 50에 제공한다. 그리고, 비교부 50은 상기 디지털 신호와 기대값 신호의 비교 결과를 출력한다.

페일 메모리 60은 전자 디바이스 200의 비교부의 각각에 대응하여 제공되고, 대응하는 비교부 50에 대한 비교 결과를 저장한다. 예를 들어, 만약 상기 출력 신호가 기대값과 일치하면, 비교부 50은 비교 결과로서 "패스(Pass)"를 출력하고, 그렇지 않으면, 비교부 50은 비교 결과로서 "페일(Fail)"을 출력한다.

상기 동작에 의해, 시험 장치 100은 전자 디바이스 200의 메모리 유닛, 논리(logic) 유닛, 등에 대한 시험을 행한다. 또한, 시험 장치 100은 전자 디바이스 200에 의해 출력된 내부 클록으로부터의 주기 신호의 주기를 시험하는 기능을 갖는다. 이 경우, 비교부 50 중 하나는, 상기 주기 신호를 출력하는, 전자 디바이스 200의 복수의 핀 중 하나에 접속된다. 사용자는 시험을 시작하기 전에 미리, 어느 비교부 50이 상기 주기 신호의 핀에 할당될지를 설정할 수 있다. 본 예에서는, 비교부 50-n이 주기 신호의 핀에 할당되는 경우에 관하여 설명한다.

다른 비교부 50과 마찬가지로, 비교부 50-n은 입력된 주기 신호를 기대값 신호와 비교한다. 여기서, 출력 신호의 주기를 측정하는 시험을 행하는 경우, 기대 값 제어부 30은 소정의 값으로 고정된 기대값이 비교부 50에 공급되도록 하고, 상기 출력 신호의 주기를 측정하지 않고 시험을 행하는 경우에는, 기대값 제어부 30은 전자 디바이스에 공급된 테스트 패턴에 대응하는 기대값 신호가 비교부 50에 공급되도록 한다. 본 예에서, 기대값 제어부 30은 소정의 값으로 고정된 기대값이 비교부 50-n에 공급되도록 하고, 테스트 패턴에 대응하는 기대값이 다른 비교부 50에 공급되도록 한다. 또한, 레이트 제어부 10은 타이밍 생성부가 고정된 주기를 갖는 레이트 신호를 생성하도록 하고, 비교부 50-n에 상기 레이트 신호를 제공한다.

비교부 50-n은 상기 레이트 신호에 따라 연속적으로 비교를 행하고, 페일 메모리 60-n은 비교 결과를 서로 다른 어드레스에 연속적으로 저장한다. 주기 연산부 70은, 출력 신호의 주기를 측정하는 시험을 행하는 경우, 상기 주기 신호를 출력하는 핀에 대응하는 페일 메모리 60이 저장하는 상기 비교 결과에 기초하여, 주기 신호의 주기를 연산한다. 사용자는, 상기 시험을 시작하기 전에 소정의 정보에 기초하여, 사용될 비교 결과를 제공하기 위해 어느 비교 메모리가 선택될 것인지를 결정한다. 본 예에서, 주기 연산부 70은 페일 메모리 60-n이 저장하는 비교 결과를 기초로 주기를 연산한다.

상기 동작에 의해, 주기 카운터 등을 구비하지 않은 시험 장치에 있어서, 전자 디바이스 200에 의해 출력된 출력 신호의 주기 및 주파수를 용이하게 연산하는 것이 가능하다. 또한, 상기 시험 장치의 동작을 제어하는 워크스테이션은 주기 연산부 70으로서 기능할 수 있다.

도 2는 전자 디바이스 200에 의해 출력된 출력 신호의 파형의 일 예를 도시한다. 소정의 비교 레벨이 비교부 50-n에 인가되고, 상기와 같이, 비교부 50-n은 고정된 주기(레이트)를 갖는 레이트 신호에 대응하는 타이밍에서 상기 비교 레벨을 상기 주기 신호의 전압과 비교하고, 상기 주기 신호를 디지털 신호로 변환한다. 상기 주기 신호의 주기를 측정할 비교부 50에 대해, 실질적으로 상기 주기 신호의 파형의 반인 전압값이 상기 비교 레벨로서 미리 설정될 수 있다.

또한, 상기와 같이, 소정의 값으로 고정된 기대값 신호가 비교부 50-n에 제공되고, 비교부 50-n은 상기 기대값 신호를 디지털 신호로 변환된 주기 신호와 비교한다. 예를 들어, 주기 신호는 논리값 H로 고정된 기대값과 비교될 수 있고, 또는 논리값 L과 비교될 수도 있다. 본 예에서, 주기 신호는 논리값 H로 고정된 기대값과 비교된다. 따라서, 도 2에 도시된 바와 같이, 상기 기대값을 주기 신호와 비교함으로써 얻어지는 비교 결과(패스 또는 페일, 도 2의 P 또는 F)가 출력된다.

그리고, 페일 메모리 60-n은 상기 비교 결과를 서로 다른 어드레스에 저장한다. 예를 들어, 비교부 50-n이 비교 결과를 출력할 때마다, 페일 메모리 60-n은 비교 결과를 저장하기 위한 어드레스를 연속적으로 증가시킬 수 있고, 또한 비교 결과를 저장하기 위한 어드레스를 연속적으로 감소시킬 수 있다. 페일 메모리 60-n이 상기 비교 결과를 저장하는 상기 어드레스는, 예를 들어, 비교부 50-n에 인가된 레이트 신호에 따라 연속하여, 패턴 생성부 40에 의해 생성될 수 있다.

또한, 비교부 50-n은, 비교 결과가 연속하여 페일 메모리 60-n의 모든 어드레스에 저장될 때까지, 상기 출력 신호와 기대값의 비교를 계속할 수 있다. 또한, 패턴 생성부 40은, 상기 비교 결과가 연속하여 페일 메모리 60-n의 모든 어드레스에 저장될 때까지 페일 메모리 60-n의 어드레스를 연속하여 계속 생성할 수 있다.

주기 연산부 70은 어드레스에 저장된 비교 결과를 시간 순으로 정렬함으로써 시간 시퀀스 데이터를 생성한다. 페일 메모리 60-n이 연속적으로 증가 또는 감소하는 어드레스에 비교 결과를 저장하는 경우, 주기 연산부 70은 상기 어드레스의 순서로 비교 결과를 정렬함으로써 시간 시퀀스 데이터를 생성할 수 있다.

그리고, 주기 생성부 70은 시간 시퀀스 데이터의 값이 변하는 지점들을 추출하고, 상기 지점들 사이의 시간 시퀀스 데이터의 폭에 상기 레이트 신호의 주기를 곱함으로써 주기 신호의 에지(edge) 간격을 연산한다. 그리고나서, 각각의 연산된 폭을 기초로, 주기 생성부 70은 주기 신호의 주기 및 주파수를 연산한다. 예를 들어, 시간 시퀀스 데이터의 값이 변하는 세 개의 지점을 검출한 경우, 주기 신호의 주기는, 앞의 두 개의 지점들 사이의 지점 간격에 대응하는 에지 간격과 뒤의 두 개의 지점들 사이의 지점 간격에 대응하는 에지 간격의 합에 의해 연산될 수 있다.

또한, 주기 신호의 주기를 정확하게 연산하기 위해, 상기 시간 시퀀스 데이터가 변하는 지점을 복수 개 추출할 수 있는 것이 바람직하다. 그러나, 때때로 페일 메모리 60-n의 어드레스의 수가 한정되어 있기 때문에, 상기 지점을 복수 개 추출하는 것이 불가능하다. 시간 시퀀스 데이터의 값이 변하는 횟수가 소정의 횟수보다 큰 경우, 주기 연산부 70은 시간 시퀀스 데이터에 기초하여 출력 신호의 주기를 연산할 수 있다.

또한, 시간 시퀀스 데이터의 값이 변하는 횟수가 소정의 횟수보다 작은 경 우, 주기 연산부 70은 상기 시간 시퀀스 데이터를 저장하고, 새로운 시간 시퀀스 데이터를 생성하고, 상기 저장된 시간 시퀀스 데이터와 새로운 시간 시퀀스 데이터를 기초로 주기 신호의 주기를 연산할 수 있다. 이 경우, 페일 메모리 60-n은 주기 연산부 70에 출력된 비교 결과를 삭제하고, 비교부 50-n은 또한, 새로운 비교 결과가 연속하여 페일 메모리 60-n의 모든 어드레스에 저장될 때까지, 상기 주기 신호와 기대값의 비교를 실행한다. 그리고, 주기 연산부 70은 또한 페일 메모리 60-n이 새롭게 저장하는 비교 결과에 기초하여 새로운 시간 시퀀스 데이터를 연산한다.

상기 동작에 의하여, 페일 메모리 60-n의 어드레스의 수가 작더라도, 주기 신호의 주기를 정확하게 연산할 수 있다. 또한, 본 예의 시험 장치 100은, 종래 구성을 사용하여, 레이트 신호의 주기에 대응하는 정확도로 주기 신호의 주기를 연산할 수 있다.

또한, 전자 디바이스 200의 내부 클록이 출력 신호로서 비교부 50에 공급되는 경우, 시험 장치는 출력 신호의 주기를 측정할 수 있다. 시험을 시작하기 전에 사용자에 의해 미리 결정된 정보에 의해, 비교부에 내부 클록이 제공되는지가 결정될 수 있다.

또한, 전자 디바이스 200의 내부 클록이 출력 신호로서 비교부 50에 공급되는 경우, 출력 신호의 주기가 측정되도록 하기 위해, 레이트 제어부 10 및 기대값 제어부 30은 고정된 주기를 갖는 레이트 신호를 생성할 수 있고, 소정의 논리값으로 고정된 기대값 신호를 생성할 수 있다. 시험을 시작하기 전에, 비교부에 내부 클록이 제공되는지가 사용자에 의해 결정될 수 있다.

도 3은 시험 장치 100의 동작을 나타내는 예시적인 플로우 차트이다. 우선, 비교 단계 S300에서, 비교부 50-n은 전자 디바이스 200으로부터의 출력 신호를 기대값 신호와 비교한다. 그리고, 페일 저장 단계 S302에서, S300 단계의 비교 결과는 페일 메모리 60-n의 서로 다른 어드레스에 연속적으로 저장된다.

다음으로, 페일 메모리 60-n에 저장된 비교 결과는 시간순으로 정렬되고, 초기값이 패스인지 또는 페일인지가 결정된다(S304). 만약 초기값이 패스이면, 시간 시퀀스 데이터에 대한 비교 결과가 패스로부터 패일로 변하는 지점의 검출이 수행된다(S306). 또한, 만약 초기값이 페일이면, 시간 시퀀스 데이터에 대한 비교 결과가 페일로부터 패스로 변하는 지점의 검출이 수행된다(S310). 그리고, 만약 S306 또는 S310에 있어서 비교 결과의 변화 지점이 검출되면, S306 또는 S310의 처리가 택일적으로 반복된다. 주기 신호의 에지의 각각의 타이밍은 상기 동작에 의해 검출된다.

또한, 만약 S306 또는 S310에 있어서 비교 결과의 변화 지점이 검출되면, 상기 변화 지점의 타이밍과 앞선 변화 지점의 타이밍의 차이로부터, 주기 신호의 대응하는 에지 사이의 펄스 폭이 연산된다(S308, S312).

그리고, 시간 시퀀스 데이터의 모든 비교 결과에 걸쳐 변화 지점의 검출이 수행되면, S308과 S312 각각에 있어서 연산된 펄스 폭의 평균값이 연산된다. 다음으로, S308에 있어서 연산된 펄스 폭의 평균과 S312에 있어서 연산된 펄스 폭의 평균을 합함으로써 주기 신호의 주기가 연산된다(S316).

또한, S314에서, S308 및 S312 모두에 대해 펄스 폭의 평균값이 연산될 수 있고, 상기 평균값을 두 배로 함으로써 주기 신호의 주기가 연산될 수 있다.

상기의 처리에 의해, 시험 장치가 주파수 카운터 등을 구비하지 않더라도, 상기 시험 장치에 의해 주기 신호의 주기 및 주파수를 용이하게 연산할 수 있다.

도 4는 전자 디바이스를 시험하는 시험 장치를 제어하는 컴퓨터 1200의 구성의 일 예를 도시한다. 본 예에서, 컴퓨터 1200은 시험 장치가 도 1 내지 3에 설명된 시험 장치로서 기능하도록 하는 프로그램을 저장한다.

상기 컴퓨터 1200은 CPU 1100, ROM 1110, RAM 1120, 통신 인터페이스 1130, 하드디스크 드라이브 1140, 플렉시블 디스크 드라이브 1150, 및 CD-ROM 드라이브 1160을 포함한다. CPU 1100은 ROM 1110, RAM 1120, 하드디스크 드라이브 1140, 플렉시블 디스크 1190, 및/또는 CD-ROM 1195에 저장된 프로그램에 기초하여 동작한다.

예를 들어, 테스트 장치가 동작하도록 하는 상기 프로그램은, 상기 시험 장치가 레이트 제어부 10, 타이밍 생성부 20, 기대값 제어부 30, 패턴 생성부 40, 복수의 비교부 50, 복수의 페일 메모리 60, 및 주기 연산부 70으로서의 기능을 수행하도록 한다.

통신 인터페이스 1130은 시험 장치 100의 구성 요소의 각각과 통신하고, 각 구성 요소 등의 상태에 관련된 정보를 수신하고, 각 구성 요소를 제어하는 제어 신호를 전송한다. 저장 장치의 예인, 하드 디스크 드라이브 1140, ROM 1110, 또는 RAM 1120은 소정의 정보, CPU 1100이 동작하게 하는 프로그램 등을 저장한다. 또 한, 상기 프로그램은 플렉시블 디스크 1190, CD-ROM 1195, 등과 같은 기록 매체에 저장될 수 있다.

만약 플렉시블 디스크 1190이 상기 프로그램을 저장한다면, 플렉시블 디스크 드라이브 1150이 플렉시블 디스크 1190으로부터 상기 프로그램을 읽어 CPU 1100에 제공한다. 만약 CD-ROM 1195가 상기 프로그램을 저장한다면, CD-ROM 드라이브 1160이 CD-ROM 1195로부터 상기 프로그램을 읽어 CPU 1100에 제공한다.

또한, 상기 프로그램은 RAM에 의해 직접적으로 독출되고 실행될 수 있고, 하드디스크 1140에 인스톨된 후에 RAM에 의해 독출되고 실행될 수도 있다. 또는, 상기 프로그램은 하나의 기록 매체에 저장될 수 있고, 복수의 기록 매체에 저장될 수도 있다. 이에 더하여, 기록 매체에 저장된 상기 프로그램은 운용 시스템과의 협업에 의해 각각의 기능을 제공할 수 있다. 예를 들어, 상기 프로그램은 상기 운용 시스템이 그 기능의 일부 또는 전부를 수행하도록 요청할 수 있고, 상기 운용 시스템으로부터의 응답에 기초하여 상기 기능을 제공할 수 있다.

상기 프로그램을 저장하는 기록 매체로서, 상기 플렉시블 디스크 및 CD-ROM에 더하여, DVD, PD 등의 광학 기록 매체, MD 등의 광자기 기록 매체, 테이프 매체, 자기 기록 매체, IC 카드, 미니어처(miniature) 카드 등의 반도체 메모리 등을 이용할 수 있다. 또한, 전용 통신 네트워크와 인터넷에 접속된 서버 시스템에 설치된 하드디스크, RAM 등의 저장 장치가 기록 매체로서 사용될 수 있다.

이상, 본 발명을 예시적인 실시의 형태를 통해 설명하였지만, 당업자라면 첨부된 청구의 범위만으로 정의된 본 발명의 사상과 기술적 범위로부터 벗어남이 없이 많은 변경과 치환을 가할 수 있다는 점이 이해되어야 한다.

상기의 설명과 같이, 본 발명에 의하면, 시험 장치가 주파수 카운터 등의 기술 구성을 구비하지 않더라도, 상기 장치가 주기 신호의 주기 및 주파수를 용이하게 연산할 수 있다.

Claims (8)

1. 전자 디바이스를 시험하는 시험 장치를 동작시키는 프로그램이 기록된 기록 매체에 있어서,

   상기 프로그램은 상기 시험 장치를,

   상기 전자 디바이스로부터의 출력 신호를 인가되는 기대값 신호와 비교하는 비교부;

   레이트 신호를 생성하고 상기 레이트 신호를 상기 비교부에 제공하는 - 상기 레이트 신호는 상기 비교부가 상기 출력 신호를 상기 기대값 신호와 비교하는 타이밍을 결정함 - 타이밍 생성부;

   상기 출력 신호를 상기 기대값 신호와 연속적으로 비교함으로써 얻어지는 비교 결과를 상기 레이트 신호에 따라 서로 다른 어드레스에 연속적으로 저장하는 페일 메모리; 및

   상기 출력 신호의 주기를 측정하는 시험을 행하는 경우, 상기 페일 메모리에 연속적으로 저장된 상기 비교 결과를 기초로 상기 출력 신호의 주기를 연산하는 주기 연산부로서 동작하게 하는, 기록 매체.
2. 제1항에 있어서,

   상기 프로그램은 또한, 상기 시험 프로그램이 상기 시험 장치를, 상기 출력 신호의 주기를 측정하는 시험을 행하는 경우, 상기 비교부에 소정의 값으로 고정된 기대값 신호를 상기 비교부에 제공하고, 상기 출력 신호의 주기를 측정함이 없이 시험을 행하는 경우, 상기 전자 디바이스에 공급된 테스트 패턴에 대응하는 기대값 신호를 상기 비교부에 제공하는 기대값 제어부로서 동작하게 하는, 기록 매체.
3. 제2항에 있어서,

   상기 프로그램은 또한, 상기 시험 프로그램이 상기 시험 장치를, 상기 출력 신호의 주기를 측정하는 시험을 행하는 경우, 상기 타이밍 생성부로 하여금 고정된 주기를 갖는 상기 레이트 신호를 생성하게 하는 레이트 제어부로서 동작하게 하는, 기록 매체.
4. 제3항에 있어서,

   상기 프로그램은, 상기 출력 신호의 주기를 측정하는 시험을 행하는 경우, 상기 비교 결과가 연속적으로 상기 페일 메모리의 모든 어드레스에 저장될 때까지 상기 비교부로 하여금 상기 출력 신호를 상기 기대값 신호와 비교하게 하는, 기록 매체.
5. 제4항에 있어서,

   상기 프로그램은,

   상기 주기 연산부로 하여금, 각각이 시간 순으로 상기 페일 메모리의 각각의 어드레스에 저장되는 비교 결과를 정렬함으로써 시간 시퀀스 데이터를 생성하게 하고,

   상기 시간 시퀀스 데이터의 값이 변하는 횟수가 소정의 값보다 큰 경우, 상기 주기 연산부로 하여금 상기 시간 시퀀스 데이터를 기초로 상기 출력 신호의 주기를 연산하도록 하며,

   상기 시간 시퀀스 데이터의 값이 변하는 횟수가 소정의 값보다 작은 경우, 상기 주기 연산부로 하여금 상기 시간 시퀀스 데이터를 저장하도록 하고, 상기 페일 메모리로 하여금 상기 저장된 비교 결과를 제거하도록 하고, 상기 비교 결과가 연속적으로 상기 페일 메모리의 모든 어드레스에 새롭게 저장될 때까지 상기 비교부로 하여금 상기 출력 신호를 상기 기대값 신호를 비교하게 하고, 상기 주기 연산부로 하여금 또한 새로운 시간 시퀀스 데이터를 생성하게 하며, 상기 주기 연산부로 하여금 상기 저장된 시간 시퀀스 데이터와 상기 새로운 시간 시퀀스 데이터에 기초하여 상기 출력 신호의 주기를 연산하도록 하는, 기록 매체.
6. 제2항에 있어서,

   상기 프로그램은, 상기 전자 디바이스의 내부 클록이 상기 비교부에 상기 출 력 신호로서 공급되는 경우, 상기 시험 장치로 하여금 상기 출력 신호의 주기를 측정하는 시험을 행하도록 하는, 기록 매체.
7. 전자 디바이스를 시험하는 시험 장치에 있어서,

   상기 전자 디바이스로부터의 출력 신호를 인가되는 기대값 신호와 비교하는 비교부;

   레이트 신호를 생성하고 상기 레이트 신호를 상기 비교부에 제공하는 - 상기 레이트 신호는 상기 비교부가 상기 출력 신호를 상기 기대값 신호와 비교하는 타이밍을 결정함 - 타이밍 생성부;

   상기 출력 신호를 상기 기대값 신호와 연속적으로 비교함으로써 얻어지는 비교 결과를 상기 레이트 신호에 따라 서로 다른 어드레스에 연속적으로 저장하는 페일 메모리; 및

   상기 출력 신호의 주기를 측정하는 시험을 실행하는 경우, 상기 페일 메모리에 연속적으로 저장된 상기 비교 결과를 기초로 상기 출력 신호의 주기를 연산하는 주기 연산부를 포함하는 시험 장치.
8. 전자 디바이스를 시험하는 시험 방법에 있어서,

   상기 전자 디바이스로부터의 출력 신호를 인가되는 기대값 신호와 비교하는 비교 단계;

   레이트 신호를 생성하고 상기 레이트 신호를 비교부에 제공하는 - 상기 레이트 신호는 상기 비교부가 상기 출력 신호를 상기 기대값 신호와 비교하는 타이밍을 결정함 - 타이밍 생성 단계;

   상기 출력 신호를 상기 기대값 신호와 연속적으로 비교함으로써 얻어지는 비교 결과를 상기 레이트 신호에 따라 서로 다른 어드레스에 연속적으로 저장하는 페일 저장 단계; 및

   상기 출력 신호의 주기를 측정하는 시험을 행하는 경우, 상기 페일 메모리에 연속적으로 저장된 상기 비교 결과를 기초로 상기 출력 신호의 주기를 연산하는 주기 연산 단계를 포함하는 시험 방법.

Images