CN117931546A - 一种gpio接口的测试方法及装置、计算机可读存储介质 - Google Patents

一种gpio接口的测试方法及装置、计算机可读存储介质 Download PDF

Info

Publication number
CN117931546A
CN117931546A CN202311833515.5A CN202311833515A CN117931546A CN 117931546 A CN117931546 A CN 117931546A CN 202311833515 A CN202311833515 A CN 202311833515A CN 117931546 A CN117931546 A CN 117931546A
Authority
CN
China
Prior art keywords
data
gpio interface
output
gpio
time node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311833515.5A
Other languages
English (en)
Inventor
林浩霖
张磊岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Jiekai Technology Co ltd
Original Assignee
Wuhan Jiekai Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Jiekai Technology Co ltd filed Critical Wuhan Jiekai Technology Co ltd
Priority to CN202311833515.5A priority Critical patent/CN117931546A/zh
Publication of CN117931546A publication Critical patent/CN117931546A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/263Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本申请公开了一种GPIO接口的测试方法及装置、计算机可读存储介质,其中,该GPIO接口的测试方法的测试方法包括:第一GPIO接口读取第一数据并输出;第一GPIO接口基于回环功能读取第一GPIO接口的输出数据,以作为第二数据;第二GPIO接口读取第二数据并输出;采集第二GPIO接口的输出数据,以作为第三数据;将第三数据和第一数据进行对比,以得到第一GPIO接口的测试结果。通过上述方式,能够提高GPIO接口的测试效率。

Description

一种GPIO接口的测试方法及装置、计算机可读存储介质
技术领域
本申请涉及接口测试技术领域,特别是涉及一种GPIO接口的测试方法及装置、计算机可读存储介质。
背景技术
GPIO(General-purpose input/output,通用输入输出)可以配置成输出模式来控制外部设备,也可以配置成输入模式来读取外部信号,是大部分芯片的一种外设,连接芯片外部的引脚,其引脚可以供使用者自由的进行控制。将芯片的GPIO引脚与外部设备连接起来,也可以实现与外部通讯、控制以及数据采集的功能。GPIO最简单的功能是输出高低电平;GPIO还可以被设置为输入功能,用于读取按键等输入信号;也可以将GPIO复用成芯片上的其他外设的控制引脚。
在对外设IO通络进行验证时,如PWM(pulse width modulation,脉冲宽度调制),一般通过将PWM波输出到GPIO上,之后通过示波器观察每个PWM波输出的波形是否正常。但是,对于信号比较多(GPIO较多)的模块,工作量繁重,需要将示波器连接每一个GPIO进行测试,而且存在人工检查导致的误判。
发明内容
为解决上述问题,本申请提供一种GPIO接口的测试方法及装置、计算机可读存储介质,能够提高GPIO接口的测试效率。
本申请采用的一个技术方案是:提供一种GPIO接口的测试方法,该GPIO接口的测试方法的测试方法包括:第一GPIO接口读取第一数据并输出;第一GPIO接口基于回环功能读取第一GPIO接口的输出数据,以作为第二数据;第二GPIO接口读取第二数据并输出;采集第二GPIO接口的输出数据,以作为第三数据;将第三数据和第一数据进行对比,以得到第一GPIO接口的测试结果。
在一实施例中,该方法还包括:配置第一GPIO接口为复用输出模式,以及配置第二GPIO接口为缓存输出模式;其中,复用输出模式用于读取来自外部设备的输入数据并输出,缓存输出模式用于读取输出数据缓存器中的数据并输出。
在一实施例中,该方法还包括:配置外部设备的输出通道,以及将输出通道映射到第一GPIO接口,输出通道用于输出第一数据。
在一实施例中,第一GPIO接口基于回环功能读取第一GPIO接口的输出数据,以作为第二数据,包括:第一GPIO接口基于回环功能读取第一GPIO接口的输出数据,并存储于第一GPIO接口的输入数据缓存器中,以作为第二数据;第二GPIO接口读取第二数据并输出,包括:第二GPIO接口读取第一GPIO接口的输入数据缓存器中的第二数据,至第二GPIO接口的输出数据缓存器中;第二GPIO接口读取第二GPIO接口的输出数据缓存器中的第二数据并输出。
在一实施例中,采集第二GPIO接口的输出数据,以作为第三数据,包括:检测第二GPIO接口的电平;确定设定第一跳变沿的第一时间节点、与设定第一跳变沿相反的设定第二跳变沿的第二时间节点、以及下一次设定第一跳变沿的第三时间节点;根据第一时间节点、第二时间节点以及第三时间节点,确定GPIO接口的输出数据的周期和脉宽,以得到第三数据。
在一实施例中,确定设定第一跳变沿的第一时间节点、与设定第一跳变沿相反的设定第二跳变沿的第二时间节点、以及下一次设定第一跳变沿的第三时间节点,包括:当电平出现设定第一跳变沿时开始计数;当电平出现与设定第一跳变沿相反的设定第二跳变沿时,确定当前计数值为第一计数值;当电平下一次出现设定第一跳变沿时,确定当前计数值为第二计数值;根据第一时间节点、第二时间节点以及第三时间节点,确定GPIO接口的输出数据的周期和脉宽,以得到第三数据,包括:根据第一计数值和第二计数值,确定GPIO接口的输出数据的周期和频率,以得到第三数据。
在一实施例中,根据第一计数值和第二计数值,确定GPIO接口的输出数据的周期和脉宽,以得到第三数据,包括:根据第一计数值和计数频率,确定GPIO接口的输出数据的脉宽;以及根据第一计数值和计数频率,确定GPIO接口的输出数据的周期;根据周期和脉宽,确定第三数据。
在一实施例中,该方法还包括:获取待测数据序列,待测数据序列包括多个待测数据;将多个待测数据依序作为第一数据输出至第一GPIO接口;将第三数据和第一数据进行对比,以得到第一GPIO接口的测试结果,包括:将第三数据依序与待测数据序列中的待测数据进行对比,以得到第一GPIO接口的测试结果。
本申请采用的另一个技术方案是:提供一种GPIO接口测试装置,该GPIO接口测试装置包括:第一GPIO接口,用于读取第一数据并输出,以及基于回环功能读取第一GPIO接口的输出数据,以作为第二数据;第二GPIO接口,用于读取第二数据并输出;测试模块,用于采集第二GPIO接口的输出数据,以作为第三数据,将第三数据和第一数据进行对比,以得到第一GPIO接口的测试结果。
本申请采用的另一个技术方案是:提供一种计算机可读存储介质,该计算机可读存储介质中存储有程序数据,程序数据在被处理器执行时,用以实现如上述的GPIO接口的测试方法。
本申请提供的GPIO接口的测试方法的测试方法包括:第一GPIO接口读取第一数据并输出;第一GPIO接口基于回环功能读取第一GPIO接口的输出数据,以作为第二数据;第二GPIO接口读取第二数据并输出;采集第二GPIO接口的输出数据,以作为第三数据;将第三数据和第一数据进行对比,以得到第一GPIO接口的测试结果。通过上述方式,利用第一GPIO接口的回环功能读取输出的数据,然后利用第二GPIO接口来输出读取的数据,这样在对大量的GPIO接口进行测试时,无需通过外部的检测设备对每一个GPIO接口的信号进行采样检测,而只需要控制第二GPIO接口来输出不同的GPIO接口回环读取的数据即可,这样就可以提高GPIO接口的测试效率,并且能减少人工检查导致的误判,提高GPIO接口测试的准确性。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。其中:
图1是本申请提供的GPIO接口的测试方法一实施例的流程示意图;
图2是一实施例中PGIO接口的结构示意图;
图3是图1中步骤S14一实施例的流程示意图;
图4是一实施例中PWM波形示意图;
图5是本申请提供的GPIO接口测试装置一实施例的结构示意图;
图6是本申请提供的计算机可读存储介质一实施例的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。可以理解的是,此处所描述的具体实施例仅用于解释本申请,而非对本申请的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本申请相关的部分而非全部结构。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请中的术语“第一”、“第二”等是用于区别不同对象,而不是用于描述特定顺序。此外,术语“包括”和“具有”以及它们任何变形,意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
参阅图1,图1是本申请提供的GPIO接口的测试方法一实施例的流程示意图,该方法包括:
步骤S11:第一GPIO接口读取第一数据并输出。
参阅图2,图2是一实施例中PGIO接口的结构示意图,PGIO接口主要包括输出驱动模块和输入驱动模块两部分。
其中,对于输出驱动模块,主要包括复用输出模式和缓存输出模式,复用输出模式用于读取来自外部设备的输入数据并输出,缓存输出模式用于读取输出数据缓存器中的数据并输出。
具体地,对于复用输出模式,输出驱动模块的输入源来自于“外设功能输出”的值,当“外设功能输出”的输出状态为“1”时,GPIO接口的输出电平为高电平,当“外设功能输出”的输出状态为“0”时,GPIO接口的输出电平为低电平。
具体地,对于缓存输出模式,输出驱动模块的输入源来自于“输出数据缓存器”的值,当输出数据缓存器写入“1”时,GPIO接口的输出电平为高电平,当输出数据缓存器写入“0”时,GPIO接口的输出电平为低电平。
同理,对于输入驱动模块,也可以包括复用输入模式和缓存输入模式,复用输入模式用于读取GPIO接口输入的数据并通过“外设功能输入”发送至外部设备,缓存输入模式用于GPIO接口输入的数据并写入“输入数据缓存器”。
可选地,在本实施例中,配置第一GPIO接口为复用输出模式。
可以理解地,由于复用输出模式需要采用相应的外部设备进行数据输出,在一实施例中,配置外部设备的输出通道,以及将输出通道映射到第一GPIO接口。
可选地,外部设备可以是一产生PWM信号的设备,具体地,可以对该外部设备的输出信号的周期和脉宽进行配置,并进一步配置相应的输出通道以输出第一信号,然后将该输出通道映射到第一GPIO接口。
步骤S12:第一GPIO接口基于回环功能读取第一GPIO接口的输出数据,以作为第二数据。
其中,第一GPIO接口具有回环功能,即GPIO接口可以对输出的数据进行回读。具体地,继续参阅图2,当输出驱动模块通过I/O引脚输出数据时,输入驱动模块可以读取I/O引脚上的数据,并将读取的数据写入到“输入数据缓存器”中,实现回读。
可选地,在一实施例中,可以利用软件来读取“输入数据缓存器”中的数据并存储在临时变量中,具体地,第一GPIO接口的输出电平来源于“外设功能输出”,如果“外设功能输出”输出高电平,I/O引脚输出高电平,输入驱动模块回读到“1”,软件将读取到“1”,如果“外设功能输出”输出低电平,I/O引脚输出低电平,输入驱动模块回读到“0”,软件将读取到“0”。
步骤S13:第二GPIO接口读取第二数据并输出。
其中,第二GPIO接口与上述第一GPIO接口的结构相同,只不过配置第二GPIO接口为缓存输出模式。
可选地,第一GPIO接口基于回环功能读取第一GPIO接口的输出数据,并存储于第一GPIO接口的输入数据缓存器中,以作为第二数据;第二GPIO接口读取第一GPIO接口的输入数据缓存器中的第二数据,至第二GPIO接口的输出数据缓存器中;第二GPIO接口读取第二GPIO接口的输出数据缓存器中的第二数据并输出。
在一实施例中,在步骤S12中将回读的数据存储在临时变量中,进一步将临时变量中的数据写入到第二GPIO接口的“输出数据缓存器”中,由于第二GPIO接口为缓存输出模式,输出驱动模块的输入源来自于“输出数据缓存器”的值,当输出数据缓存器写入“1”时,GPIO接口的输出电平为高电平,当输出数据缓存器写入“0”时,GPIO接口的输出电平为低电平。
可以理解地,上述步骤S11-S13中,主要介绍了采用两个GPIO接口,配置第一GPIO接口为复用输出模式,配置第二GPIO接口为缓存输出模式,利用第一GPIO接口的回环功能将第一GPIO接口的输出转换为第二GPIO接口的输出,这样就可以通过测试第二GPIO接口上的数据来实现对第一GPIO接口的测试。因此,在需要对大量的GPIO接口进行测试,第二GPIO接口是无需更换的,只需要采用第二GPIO接口来读取不同的待测的GPIO接口回环读取的数据,并通过外部的测试设备来检测第二GPIO接口的输出数据即可。
步骤S14:采集第二GPIO接口的输出数据,以作为第三数据。
可选地,如图3所示,图3是图1中步骤S14一实施例的流程示意图,该步骤S14可以包括:
步骤S141:检测第二GPIO接口的电平。
可以理解地,检测第二GPIO接口的电平,即采集第二GPIO接口的输出波形,以便后续分析波形的周期和脉宽。这里对波形采集的设备/模块不做限定,但是需要注意的是,采集模块的采集频率需要满足奈奎斯特定理,即采集频率大于被采集的脉冲频率的两倍及以上。
步骤S142:确定设定第一跳变沿的第一时间节点、与设定第一跳变沿相反的设定第二跳变沿的第二时间节点、以及下一次设定第一跳变沿的第三时间节点。
可以理解地,为了确定第三数据(以PWM信号为例)的周期和脉宽,可以采用边缘检测方法,基本原理就是连续检测多个上升沿/下降沿,然后根据相邻上升沿/下降沿之间的时间间隔来确定相应的PWM信号的周期和脉宽。
步骤S143:根据第一时间节点、第二时间节点以及第三时间节点,确定GPIO接口的输出数据的周期和脉宽,以得到第三数据。
如图4所示,图4是一实施例中PWM波形示意图,为了获取确定第三数据的周期和脉宽,可以通过确定图4中的第一时间节点point1、第二时间节点point2和第三时间节点point3,可以看出,第一时间节点point1和第二时间节点point2之间的时间长度可以确定PWM信号的脉宽,第一时间节点point1和第三时间节点point3之间的时间长度可以确定PWM信号的周期。
在一实施例中,可以采用计数器来实现PWM信号的周期和脉宽的检测,具体如下:
当电平出现设定第一跳变沿时开始计数;当电平出现与设定第一跳变沿相反的设定第二跳变沿时,确定当前计数值为第一计数值;当电平下一次出现设定第一跳变沿时,确定当前计数值为第二计数值;根据第一计数值和第二计数值,确定GPIO接口的输出数据的周期和频率,以得到第三数据。
具体地,提前配置计数器的输出通道、时钟频率等,在一实施例中,将计数器的时钟频率设置为1MHz,然后计数器的具体工作流程如下:
1、PWM波形输入,计数器检测到有效边沿(如上升沿)时开始计数(如图4中的point1);
2、当检测到第一个下降沿时,将当前的计数值保存至寄存器Grp0;
3、当检测到下一个上升沿时,将当前的计数值保存至寄存器Grp1。
可选地,在一实施例中,在步骤3将当前的计数值保存至寄存器Grp1后,可以对计数器进行清零。
然后根据计数值Grp0和Grp1来计算周期和脉宽,具体如下:
周期=Grp1/Fre
脉宽=Grp0/Fre
其中,Fre为计数器的时钟频率,在一应用场景中,Grp0=1000,Grp1=2000,Fre=1MHz,那么计算得到周期=0.002s,脉宽=0.001s。
步骤S15:将第三数据和第一数据进行对比,以得到第一GPIO接口的测试结果。
可以理解地,在步骤S11中对第一GPIO接口配置时,第一数据的参数(周期和脉宽)是已知的,只需要通过对比第一数据和第三数据的周期和脉宽时即可得到测试结果。
在一实施例中,在步骤S11之前,获取待测数据序列,待测数据序列包括多个待测数据;将多个待测数据依序作为第一数据输出至第一GPIO接口。那么,步骤S15可以具体为:将第三数据依序与待测数据序列中的待测数据进行对比,以得到第一GPIO接口的测试结果。具体如下:
1、将要测试的所有信号的频率,以及脉宽,先存储起来,作为一个预置的判断条件,假设现在要测试一千个信号,则将一千个信号,输出不同的PWM脉宽以及占空比,例如:
Signal0:输出1Hz,1%占空比的PWM波,则我们将该信号存在数组中的形式为[1,1]
Signal1:输出2Hz,2%占空比的PWM波,则我们将该信号存在数组中的形式为[2,2]
……
Signal999:输出999Hz,99%占空比的PWM波,则我们将该信号存在数组中的形式为[999,99]
2、从Signal0开始轮询,首先让第一GPIO接口输出所需要的PWM波形,本示例则是输出1Hz,1%占空比的PWM波形,通过上述实施例的方式,将该PWM波形统一输出到第二GPIO接口,然后通过计数器采集第二GPIO接口的信号。
3、计数器可以计算出该PWM波的脉宽以及周期,通过与程序预置好的数值进行比较,本示例中,通过计数器计算出的周期必须等于1Hz,占空比也必须等于1%。当判断周期period=1以及占空比duty=1的判断条件通过,则开始下一个signal的测试,重复步骤1-3。
4、当1000个signal全部测试完毕,本次GPIO测试全部完成。不需要人工去观察每个PWM的周期以及占空比,实现全自动化测试。
本实施例提供的GPIO接口的测试方法的测试方法包括:第一GPIO接口读取第一数据并输出;第一GPIO接口基于回环功能读取第一GPIO接口的输出数据,以作为第二数据;第二GPIO接口读取第二数据并输出;采集第二GPIO接口的输出数据,以作为第三数据;将第三数据和第一数据进行对比,以得到第一GPIO接口的测试结果。通过上述方式,利用第一GPIO接口的回环功能读取输出的数据,然后利用第二GPIO接口来输出读取的数据,这样在对大量的GPIO接口进行测试时,无需通过外部的检测设备对每一个GPIO接口的信号进行采样检测,而只需要控制第二GPIO接口来输出不同的GPIO接口回环读取的数据即可,这样就可以提高GPIO接口的测试效率,并且能减少人工检查导致的误判,提高GPIO接口测试的准确性。
参阅图5,图5是本申请提供的GPIO接口测试装置一实施例的结构示意图,该GPIO接口测试装置500包括第一GPIO接口501、第二GPIO接口502和测试模块503。
其中,第一GPIO接口501用于读取第一数据并输出,以及基于回环功能读取第一GPIO接口的输出数据,以作为第二数据;第二GPIO接口502用于读取第二数据并输出;测试模块503用于采集第二GPIO接口的输出数据,以作为第三数据,将第三数据和第一数据进行对比,以得到第一GPIO接口的测试结果。
可选地,在一实施例中,测试模块503可以是包括计数器和处理器在内的模块,其也可以根据功能划分为多个子模块,例如包括计数模块和处理模块。另外,该GPIO接口测试装置500还可以包括一外部设备,该外部设备用于产生第一数据,即PWM信号。
参阅图6,图6是本申请提供的计算机可读存储介质一实施例的结构示意图,该计算机可读存储介质600中存储有程序数据601,程序数据601在被处理器执行时,用以执行如下的方法:
第一GPIO接口读取第一数据并输出;第一GPIO接口基于回环功能读取第一GPIO接口的输出数据,以作为第二数据;第二GPIO接口读取第二数据并输出;采集第二GPIO接口的输出数据,以作为第三数据;将第三数据和第一数据进行对比,以得到第一GPIO接口的测试结果。
可选地,程序数据601在被处理器执行时,用以执行如下的方法:配置第一GPIO接口为复用输出模式,以及配置第二GPIO接口为缓存输出模式;其中,复用输出模式用于读取来自外部设备的输入数据并输出,缓存输出模式用于读取输出数据缓存器中的数据并输出。
可选地,程序数据601在被处理器执行时,用以执行如下的方法:配置外部设备的输出通道,以及将输出通道映射到第一GPIO接口,输出通道用于输出第一数据。
可选地,程序数据601在被处理器执行时,用以执行如下的方法:第一GPIO接口基于回环功能读取第一GPIO接口的输出数据,并存储于第一GPIO接口的输入数据缓存器中,以作为第二数据;第二GPIO接口读取第二数据并输出,包括:第二GPIO接口读取第一GPIO接口的输入数据缓存器中的第二数据,至第二GPIO接口的输出数据缓存器中;第二GPIO接口读取第二GPIO接口的输出数据缓存器中的第二数据并输出。
可选地,程序数据601在被处理器执行时,用以执行如下的方法:检测第二GPIO接口的电平;确定设定第一跳变沿的第一时间节点、与设定第一跳变沿相反的设定第二跳变沿的第二时间节点、以及下一次设定第一跳变沿的第三时间节点;根据第一时间节点、第二时间节点以及第三时间节点,确定GPIO接口的输出数据的周期和脉宽,以得到第三数据。
可选地,程序数据601在被处理器执行时,用以执行如下的方法:当电平出现设定第一跳变沿时开始计数;当电平出现与设定第一跳变沿相反的设定第二跳变沿时,确定当前计数值为第一计数值;当电平下一次出现设定第一跳变沿时,确定当前计数值为第二计数值;根据第一时间节点、第二时间节点以及第三时间节点,确定GPIO接口的输出数据的周期和脉宽,以得到第三数据,包括:根据第一计数值和第二计数值,确定GPIO接口的输出数据的周期和频率,以得到第三数据。
可选地,程序数据601在被处理器执行时,用以执行如下的方法:根据第一计数值和计数频率,确定GPIO接口的输出数据的脉宽;以及根据第一计数值和计数频率,确定GPIO接口的输出数据的周期;根据周期和脉宽,确定第三数据。
可选地,程序数据601在被处理器执行时,用以执行如下的方法:获取待测数据序列,待测数据序列包括多个待测数据;将多个待测数据依序作为第一数据输出至第一GPIO接口;将第三数据和第一数据进行对比,以得到第一GPIO接口的测试结果,包括:将第三数据依序与待测数据序列中的待测数据进行对比,以得到第一GPIO接口的测试结果。
在本申请所提供的几个实施方式中,应该理解到,所揭露的方法以及设备,可以通过其它的方式实现。例如,以上所描述的设备实施方式仅仅是示意性的,例如,所述模块或单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施方式方案的目的。
另外,在本申请各个实施方式中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
以上所述仅为本申请的实施方式,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种GPIO接口的测试方法,其特征在于,所述GPIO接口的测试方法的测试方法包括:
第一GPIO接口读取第一数据并输出;
所述第一GPIO接口基于回环功能读取所述第一GPIO接口的输出数据,以作为第二数据;
第二GPIO接口读取所述第二数据并输出;
采集所述第二GPIO接口的输出数据,以作为第三数据;
将所述第三数据和所述第一数据进行对比,以得到所述第一GPIO接口的测试结果。
2.根据权利要求1所述的GPIO接口的测试方法,其特征在于,所述方法还包括:
配置所述第一GPIO接口为复用输出模式,以及
配置所述第二GPIO接口为缓存输出模式;
其中,所述复用输出模式用于读取来自外部设备的输入数据并输出,所述缓存输出模式用于读取输出数据缓存器中的数据并输出。
3.根据权利要求2所述的GPIO接口的测试方法,其特征在于,所述方法还包括:
配置所述外部设备的输出通道,以及将所述输出通道映射到所述第一GPIO接口,所述输出通道用于输出所述第一数据。
4.根据权利要求1所述的GPIO接口的测试方法,其特征在于,所述第一GPIO接口基于回环功能读取所述第一GPIO接口的输出数据,以作为第二数据,包括:
所述第一GPIO接口基于回环功能读取所述第一GPIO接口的输出数据,并存储于所述第一GPIO接口的输入数据缓存器中,以作为第二数据;
所述第二GPIO接口读取所述第二数据并输出,包括:
所述第二GPIO接口读取所述第一GPIO接口的输入数据缓存器中的所述第二数据,至所述第二GPIO接口的输出数据缓存器中;
所述第二GPIO接口读取所述第二GPIO接口的输出数据缓存器中的所述第二数据并输出。
5.根据权利要求1所述的GPIO接口的测试方法,其特征在于,所述采集所述第二GPIO接口的输出数据,以作为第三数据,包括:
检测所述第二GPIO接口的电平;
确定设定第一跳变沿的第一时间节点、与所述设定第一跳变沿相反的设定第二跳变沿的第二时间节点、以及下一次所述设定第一跳变沿的第三时间节点;
根据所述第一时间节点、所述第二时间节点以及所述第三时间节点,确定所述GPIO接口的输出数据的周期和脉宽,以得到第三数据。
6.根据权利要求5所述的GPIO接口的测试方法,其特征在于,所述确定设定第一跳变沿的第一时间节点、与所述设定第一跳变沿相反的设定第二跳变沿的第二时间节点、以及下一次所述设定第一跳变沿的第三时间节点,包括:
当电平出现设定第一跳变沿时开始计数;
当电平出现与所述设定第一跳变沿相反的设定第二跳变沿时,确定当前计数值为第一计数值;
当电平下一次出现所述设定第一跳变沿时,确定当前计数值为第二计数值;
所述根据所述第一时间节点、所述第二时间节点以及所述第三时间节点,确定所述GPIO接口的输出数据的周期和脉宽,以得到第三数据,包括:
根据所述第一计数值和所述第二计数值,确定所述GPIO接口的输出数据的周期和频率,以得到第三数据。
7.根据权利要求6所述的GPIO接口的测试方法,其特征在于,根据所述第一计数值和所述第二计数值,确定所述GPIO接口的输出数据的周期和脉宽,以得到第三数据,包括:
根据所述第一计数值和计数频率,确定所述GPIO接口的输出数据的脉宽;以及
根据所述第一计数值和所述计数频率,确定所述GPIO接口的输出数据的周期;
根据所述周期和所述脉宽,确定第三数据。
8.根据权利要求1所述的GPIO接口的测试方法,其特征在于,所述方法还包括:
获取待测数据序列,所述待测数据序列包括多个待测数据;
将多个所述待测数据依序作为所述第一数据输出至所述第一GPIO接口;
所述将所述第三数据和所述第一数据进行对比,以得到所述第一GPIO接口的测试结果,包括:
将所述第三数据依序与所述待测数据序列中的待测数据进行对比,以得到所述第一GPIO接口的测试结果。
9.一种GPIO接口测试装置,其特征在于,所述GPIO接口测试装置包括:
第一GPIO接口,用于读取第一数据并输出,以及基于回环功能读取所述第一GPIO接口的输出数据,以作为第二数据;
第二GPIO接口,用于读取所述第二数据并输出;
测试模块,用于采集所述第二GPIO接口的输出数据,以作为第三数据,将所述第三数据和所述第一数据进行对比,以得到所述第一GPIO接口的测试结果。
10.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质中存储有程序数据,所述程序数据在被处理器执行时,用以实现如权利要求1-8任一项所述的GPIO接口的测试方法。
CN202311833515.5A 2023-12-27 2023-12-27 一种gpio接口的测试方法及装置、计算机可读存储介质 Pending CN117931546A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311833515.5A CN117931546A (zh) 2023-12-27 2023-12-27 一种gpio接口的测试方法及装置、计算机可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311833515.5A CN117931546A (zh) 2023-12-27 2023-12-27 一种gpio接口的测试方法及装置、计算机可读存储介质

Publications (1)

Publication Number Publication Date
CN117931546A true CN117931546A (zh) 2024-04-26

Family

ID=90769519

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311833515.5A Pending CN117931546A (zh) 2023-12-27 2023-12-27 一种gpio接口的测试方法及装置、计算机可读存储介质

Country Status (1)

Country Link
CN (1) CN117931546A (zh)

Similar Documents

Publication Publication Date Title
US6609221B1 (en) Method and apparatus for inducing bus saturation during operational testing of busses using a pattern generator
US6799144B2 (en) Method and apparatus for analyzing measurements
CN100432695C (zh) 雷达接收机综合测试系统
WO2000023809A1 (en) Integrated multi-channel analog test instrument architecture
TW201216048A (en) Test system
CN1298105A (zh) 网络分析仪、网络分析方法和记录媒体
CN103869130A (zh) 用于测试与测量仪器的滚动测量显示贴标
WO2003058261A1 (en) Dft leakage removal for non-coherently sampled signals
CN116362176A (zh) 电路仿真验证方法、验证装置、电子设备和可读存储介质
CN114281620A (zh) 一种i2c总线信号的测试方法和装置
CN112286750A (zh) 一种gpio验证方法、装置、电子设备和介质
CN109100555A (zh) 在测试和测量仪器中使能触发
JPH03103770A (ja) 信号解析方法
US6578169B1 (en) Data failure memory compaction for semiconductor test system
CN117931546A (zh) 一种gpio接口的测试方法及装置、计算机可读存储介质
CN109901962B (zh) 一种Linux下AEP内存的同步混合压力测试方法及系统
CN116663490A (zh) 一种异步存储芯片的验证方法、平台、装置及介质
CN111258828A (zh) I2c总线测试方法,测试装置及计算机可读存储介质
US20100070221A1 (en) System and Method for Sample Point Analysis with Threshold Setting
JP2012083342A (ja) 測定装置、測定方法、試験装置およびプログラム
US6768297B2 (en) High speed VLSI digital tester architecture for real-time output timing acquisition, results accumulation, and analysis
CN114741243A (zh) 引脚配置方法、控制装置和存储介质
US7581143B2 (en) Peripheral component interconnect bus test system and method therefor
KR101228167B1 (ko) 프로그램, 시험 장치, 및 시험 방법
CN113068450B (zh) 一种脉冲调制波形参数自动测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination