JP2008514899A - プログラム、記録媒体、試験装置、及び試験方法 - Google Patents

Abstract

【課題】電子デバイスを試験する試験装置を機能させるプログラムを記録した記録媒体を提供する。
【解決手段】当該プログラムは、試験装置を、電子デバイスが出力する出力信号と、与えられる期待値信号とを比較する比較部と、比較部が出力信号と期待値信号とを比較するタイミングを定めるレート信号を生成し、比較部に供給するタイミング発生部と、比較部がレート信号に応じて順次比較した比較結果を、順次異なるアドレスに格納するフェイルメモリと、出力信号の周期を測定する試験を行う場合に、フェイルメモリが順次格納した比較結果に基づいて、出力信号の周期を算出する周期算出部として機能させる。
【選択図】図１

Description

本発明は、電子デバイスを試験する試験装置を機能させるプログラムを記録した記録媒体、電子デバイスを試験する試験装置、及び試験方法に関する。特に、電子デバイスが出力する出力信号の周期を測定可能な試験装置に関する。

近年、半導体メモリ等の電子デバイスにおいて、内部クロック等の一定周期の信号を出力する機能を有するデバイスが増加している。このような信号は、次段のデバイスへのデータの受け渡し等に用いられるため、波形が正しく成形されている必要がある。このため、電子デバイスを試験する場合に、当該信号の周波数等を測定することが好ましい。

このようなデバイスの増加に伴い、信号の周波数を測定する機能を有する試験装置が増加している。このような試験装置は、周波数カウンタ等を用いて信号の周波数を測定する。

しかし、従来から用いられている殆どのメモリ用試験装置には、周波数カウンタ等の測定手段が設けられていない。このような試験装置では、電子デバイスの内部クロック等の周波数を測定することができなかった。

そこで本発明は、上記の課題を解決することができる試験装置を機能させるプログラムを記録した記録媒体、試験装置、及び試験方法を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

上記課題を解決するために、本発明の第１の形態においては、電子デバイスを試験する試験装置を機能させるプログラムを記録した記録媒体であって、プログラムは、試験装置を、電子デバイスが出力する出力信号と、与えられる期待値信号とを比較する比較部と、比較部が出力信号と期待値信号とを比較するタイミングを定めるレート信号を生成し、比較部に供給するタイミング発生部と、比較部がレート信号に応じて順次比較した比較結果を、順次異なるアドレスに格納するフェイルメモリと、出力信号の周期を測定する試験を行う場合に、フェイルメモリが順次格納した比較結果に基づいて、出力信号の周期を算出する周期算出部として機能させる記録媒体を提供する。

プログラムは、試験装置を、出力信号の周期を測定する試験を行う場合に、所定の値に固定された期待値信号を比較部に供給し、出力信号の周期を測定しない試験を行う場合に、電子デバイスに供給した試験パターンに応じた期待値信号を供給する期待値制御部として更に機能させてよい。

プログラムは、試験装置を、出力信号の周期を測定する試験を行う場合に、一定周期のレート信号をタイミング発生部に生成させるレート制御部として更に機能させてよい。プログラムは、出力信号の周期を測定する試験を行う場合に、比較部に、フェイルメモリの全てのアドレスに比較結果が順次格納されるまで、出力信号と期待値信号との比較を行わせてよい。

プログラムは、周期算出部に、フェイルメモリのそれぞれのアドレスに格納された比較結果を時系列に整列させた時系列データを生成させ、時系列データの値が切り替わる回数が所定の回数より大きい場合に、周期算出部に、当該時系列データに基づいて出力信号の周期を算出させ、時系列データの値が切り替わる回数が所定の回数より小さい場合に、周期算出部に、時系列データを格納させ、フェイルメモリに、格納した比較結果を消去させ、比較部に、フェイルメモリの全てのアドレスに新たに比較結果が順次格納されるまで、出力信号と期待値信号との比較を行わせ、周期算出部に、新たな時系列データを更に生成させ、周期算出部に、格納した時系列データと新たな時系列データとに基づいて、出力信号の周期を算出させてよい。

プログラムは、電子デバイスの内部クロックが、比較部に出力信号として供給された場合に、試験装置に、出力信号の周期を測定する試験を行わせてよい。

本発明の第２の形態においては、電子デバイスを試験する試験装置であって、電子デバイスが出力する出力信号と、与えられる期待値信号とを比較する比較部と、比較部が出力信号と期待値信号とを比較するタイミングを定めるレート信号を生成し、比較部に供給するタイミング発生部と、比較部がレート信号に応じて順次比較した比較結果を、順次異なるアドレスに格納するフェイルメモリと、出力信号の周期を測定する試験を行う場合に、フェイルメモリが順次格納した比較結果に基づいて、出力信号の周期を算出する周期算出部とを備える試験装置を提供する。

本発明の第３の形態においては、電子デバイスを試験する試験方法であって、電子デバイスが出力する出力信号と、与えられる期待値信号とを比較する比較段階と、比較部が出力信号と期待値信号とを比較するタイミングを定めるレート信号を生成し、比較部に供給するタイミング発生段階と、比較段階がレート信号に応じて順次比較した比較結果を、順次異なるアドレスに格納するフェイル格納段階と、出力信号の周期を測定する試験を行う場合に、フェイルメモリが順次格納した比較結果に基づいて、出力信号の周期を算出する周期算出段階とを備える試験方法を提供する。

なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。

本発明の実施形態に係る試験装置１００の構成の一例を示す図である。

電子デバイス２００が出力する出力信号の波形の一例を示す図である。

試験装置１００の動作の一例を示すフローチャートである。

電子デバイスを試験する試験装置を制御するコンピュータ１２００の構成の一例を示す図である。

以下、発明の実施形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲に係る発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本発明の実施形態に係る試験装置１００の構成の一例を示す図である。試験装置１００は、半導体メモリ等の電子デバイス２００を試験する装置であって、レート制御部１０、タイミング発生部２０、期待値制御部３０、パターン発生部４０、複数の比較部（５０−１〜５０−ｎ、以下５０と総称する）、複数のフェイルメモリ（６０−１〜６０−ｎ、以下６０と総称する）、及び周期算出部７０を備える。

パターン発生部４０は、電子デバイス２００の各入力ピンに供給するべき試験パターンを生成する。また、タイミング発生部２０は、試験パターンを電子デバイス２００に供給するべきタイミングを規定するタイミング信号を生成し、パターン発生部４０に供給する。そして、パターン発生部４０は、受け取ったタイミング信号に応じて、試験パターンを電子デバイス２００に供給する。

期待値制御部３０は、パターン発生部に、それぞれの比較部５０に供給するべき期待値を発生させる。例えば期待値制御部３０は、パターン発生部４０が生成した試験パターンに基づいて、電子デバイス２００が出力するべき出力信号の期待値信号を生成させる。当該期待値信号は、当該試験パターンと同一の信号であってよい。

比較部５０は、電子デバイス２００のそれぞれの出力ピンに対応して設けられ、対応する出力ピンから出力される出力信号と、パターン発生部４０から与えられる期待値信号とを比較する。ここで、比較部５０は、与えられるレート信号によって規定されるタイミングで、出力信号と期待値信号とを比較する。

例えば比較部５０は、出力信号の電圧と所定の閾電圧とを、レート信号によって規定されるタイミングで比較し、出力信号をＨ／Ｌで示されるディジタル信号に変換する。タイミング発生部２０は、当該レート信号を生成して比較部５０に供給する。そして、当該ディジタル信号と期待値信号との比較結果を出力する。

フェイルメモリ６０は、それぞれの比較部に対応して設けられ、対応する比較部５０における比較結果を格納する。例えば、比較部５０は、出力信号と期待値信号とが一致する場合に比較結果Ｐａｓｓを出力し、一致しない場合に比較結果Ｆａｉｌを出力する。

このような動作により試験装置１００は、電子デバイス２００のメモリ部、ロジック部等の試験を行う。また、試験装置１００は、電子デバイス２００が出力する内部クロック等の周期信号の周期を試験する機能を更に有する。この場合、比較部５０のいずれかが、電子デバイス２００の複数のピンのうち、当該周期信号を出力するピンに接続される。いずれの比較部５０を当該周期信号のピンに割り当てるかは、試験開始前に使用者が予め設定することができる。本例においては、比較部５０−ｎが、当該周期信号のピンに割り当てられた場合について説明する。

比較部５０−ｎは、他の比較部５０と同様に、入力される周期信号と期待値信号とを比較する。ここで、期待値制御部３０は、出力信号の周期を測定する試験を行う場合に、所定の値に固定された期待値信号を比較部５０に供給させ、出力信号の周期を測定しない試験を行う場合に、電子デバイスに供給した試験パターンに応じた期待値信号を比較部５０に供給させる。本例においては、期待値制御部３０は、比較部５０−ｎに、所定の値に固定された期待値を供給させ、他の比較部５０に、試験パターンに応じた期待値信号を供給させる。また、レート制御部１０は、一定周期のレート信号をタイミング発生部に生成させ、比較部５０−ｎに供給させる。

フェイルメモリ６０−ｎは、比較部５０−ｎがレート信号に応じて順次比較した比較結果を、順次異なるアドレスに格納する。周期算出部７０は、出力信号の周期を測定する試験を行う場合に、周期信号を出力するピンに対応するフェイルメモリ６０が格納した比較結果に基づいて、周期信号の周期を算出する。いずれの比較メモリが格納した比較結果を用いるかは、試験開始前に使用者が予め設定された情報に基づいて決定する。本例においては、周期算出部７０は、フェイルメモリ６０−ｎが格納した比較結果に基づいて当該周期を算出する。

このような動作により、周波数カウンタ等を備えない試験装置であっても、電子デバイス２００が出力する信号の周期や周波数を容易に算出することができる。また、試験装置の動作を制御するワークステーション等が、周期算出部７０として機能してもよい。

図２は、電子デバイス２００が出力する出力信号の波形の一例を示す図である。比較部５０−ｎには、予め設定された比較レベルが与えられ、前述したように、一定周期（レート）のレート信号に応じたタイミングで、当該比較レベルと、周期信号の電圧値とを比較し、周期信号をディジタル信号に変換する。周期信号の周期を測定するべき比較部５０には、当該周期信号の波形の略中間の電圧値が比較レベルとして予め設定されることが好ましい。

また前述したように、比較部５０−ｎには、所定の値に固定された期待値信号が供給され、当該期待値信号と、ディジタル信号に変換された周期信号とを比較する。例えば、論理値Ｈに固定された期待値と周期信号とを比較してよく、論理値Ｌに固定された期待値信号と周期信号とを比較してもよい。本例においては、論理値Ｈに固定された期待値信号と周期信号とを比較する。そして、図２に示すように、期待値と周期信号との比較結果（Ｐａｓｓ又はＦａｉｌ、図２ではＰ又はＦで示す）を出力する。

そして、フェイルメモリ６０−ｎは、当該比較結果を異なるアドレスに格納する。例えばフェイルメモリ６０−ｎは、比較部５０−ｎが一の比較結果を出力する毎に、当該比較結果を格納するべきアドレスを順次インクリメントして格納してよく、当該アドレスを順次デクリメントして格納してもよい。フェイルメモリ６０−ｎが比較結果を格納するアドレスは、比較部５０−ｎに与えられるレート信号に応じて、例えばパターン発生部４０が順次発生してよい。

また比較部５０−ｎは、フェイルメモリ６０−ｎの全てのアドレスに比較結果が順次格納されるまで、出力信号と期待値信号との比較を行うとしてもよい。また、パターン発生部４０は、フェイルメモリ６０−ｎの全てのアドレスに比較結果が順次格納されるまで、フェイルメモリ６０−ｎのアドレスを順次発生してよい。

周期算出部７０は、それぞれのアドレスに格納された比較結果を時系列に整列させた時系列データを生成する。フェイルメモリ６０−ｎが、当該比較結果を、順次インクリメント又はデクリメントしたアドレスに格納した場合、周期算出部７０は、それぞれの比較結果をアドレス順に整列させることにより、時系列データを生成してもよい。

そして周期算出部７０は、時系列データの値が切り替わるポイントを抽出し、それぞれのポイント間の時系列データ幅に、レート信号の周期を乗じることにより、周期信号のエッジ間隔を算出する。そして、算出したそれぞれの幅に基づいて、周期信号の周期や周波数を算出する。例えば、時系列データの値が切り替わるポイントが３点検出された場合、前２つのポイント間に応じたエッジ間隔と、後２つのポイント間に応じたエッジ間隔との和により、周期信号の周期を算出することができる。

また、周期信号の周期を精度よく算出するためには、時系列データの値が切り替わるポイントが多数抽出できることが好ましいが、フェイルメモリ６０−ｎのアドレス数は限られているため、多数のポイントが抽出できない場合もある。周期算出部７０は、時系列データの値が切り替わる回数が所定の回数より大きい場合に、当該時系列データに基づいて出力信号の周期を算出してよい。

また、時系列データの値が切り替わる回数が所定の回数より小さい場合に、周期算出部７０は、当該時系列データを格納し、新たな時系列データを生成し、格納した時系列データ及び新たな時系列データに基づいて、周期信号の周期を算出してもよい。この場合、フェイルメモリ６０−ｎは、周期算出部７０に出力した比較結果を消去し、比較部５０−ｎは、フェイルメモリ６０−ｎの全てのアドレスに新たな比較結果が順次格納されるまで、周期信号と期待値信号の比較を更に行う。そして、周期算出部７０は、フェイルメモリ６０−ｎが新たに格納した比較結果に基づいて新たな時系列データを更に生成する。

このような動作により、フェイルメモリ６０−ｎのアドレス数が少ない場合であっても、精度よく周期信号の周期を算出することができる。また、本例における試験装置１００は、従来と同様の構成を用いて、周期信号の周期を、レート信号の周期に応じた精度で算出することができる。

また、試験装置は、電子デバイス２００の内部クロックが、比較部５０に出力信号として供給された場合に、当該出力信号の周期を測定してよい。比較部に内部クロックが供給されるか否かは、試験開始前に使用者により予め設定されてよい。

また、レート制御部１０及び期待値制御部３０は、電子デバイス２００の内部クロックが、比較部５０に出力信号として供給された場合に、出力信号の周期を測定させるべく、一定周期のレート信号を生成し、所定の論理値に固定した期待値信号を生成してよい。内部クロックが比較部に供給されるか否かは、試験開始前に使用者が予め設定する情報から判定してよい。

図３は、試験装置１００の動作の一例を示すフローチャートである。まず、比較段階Ｓ３００において、比較部５０−ｎが、電子デバイス２００の出力信号と期待値信号とを比較する。そして、フェイル格納段階Ｓ３０２において、Ｓ３００における比較結果をフェイルメモリ６０−ｎの異なるアドレスに順次格納する。

次に、フェイルメモリ６０−ｎが格納した比較結果を時系列に整列させ、初期値がＰａｓｓ又はＦａｉｌのいずれであるかを判定する（Ｓ３０４）。初期値がＰａｓｓの場合、時系列データにおける比較結果ＰａｓｓからＦａｉｌに変化するポイントを検出する（Ｓ３０６）。また、初期値がＦａｉｌの場合、時系列データにおいて比較結果がＦａｉｌからＰａｓｓに変化するポイントを検出する（Ｓ３１０）。そして、Ｓ３０６又はＳ３１０において比較結果の変化点が検出された場合、時系列データにおける最終比較結果まで、Ｓ３０６及びＳ３１０の処理を交互に繰り返す。このような動作により、周期信号のそれぞれのエッジのタイミングを検出する。

また、Ｓ３０６又はＳ３１０において比較結果の変化点が検出された場合、当該変化点のタイミングと、当該変化点の前の変化点のタイミングとの差分から、対応する周期信号のエッジ間のパルス幅を算出する（Ｓ３０８、Ｓ３１２）。

そして、時系列データの全ての比較結果について変化点の検出を行った場合に、Ｓ３０８及びＳ３１２において算出したパルス幅の平均値をそれぞれ算出する。そして、Ｓ３０８において算出したパルス幅の平均値と、Ｓ３１２において算出したパルス幅の平均値とを加算することにより、周期信号の周期を算出する（Ｓ３１６）。

また、Ｓ３１４において、Ｓ３０８及びＳ３１２において算出した全てのパルス幅の平均値を算出し、当該平均値を２倍することにより、周期信号の周期を算出してもよい。

このような処理により、周波数カウンタ等の構成を備えない試験装置であっても、周期信号の周期や周波数を容易に算出することができる。

図４は、電子デバイスを試験する試験装置を制御するコンピュータ１２００の構成の一例を示す図である。本例において、コンピュータ１２００は、試験装置を図１から図３において説明した試験装置として機能させるプログラムを格納する。

コンピュータ１２００は、ＣＰＵ１１００と、ＲＯＭ１１１０と、ＲＡＭ１１２０と、通信インターフェース１１３０と、ハードディスクドライブ１１４０と、フレキシブルディスクドライブ１１５０と、ＣＤ−ＲＯＭドライブ１１６０とを備える。ＣＰＵ１１００は、ＲＯＭ１１１０、ＲＡＭ１１２０、ハードディスクドライブ１１４０、フレキシブルディスク１１９０、及び／又はＣＤ−ＲＯＭ１１９５に格納されたプログラムに基づいて動作する。

例えば、試験装置を機能させるプログラムは、試験装置を、図１から図３において説明した、レート制御部１０、タイミング発生部２０、期待値制御部３０、パターン発生部４０、複数の比較部５０、複数のフェイルメモリ６０、及び周期算出部７０として機能させる。

通信インターフェース１１３０は、例えば試験装置１００のそれぞれの構成要素と通信し、それぞれの状態等に関する情報を受信し、またそれぞれを制御する制御信号を送信する。格納装置の一例としてのハードディスクドライブ１１４０、ＲＯＭ１１１０、又はＲＡＭ１１２０は、設定情報、及びＣＰＵ１１００を動作させるためのプログラム等を格納する。また、当該プログラムは、フレキシブルディスク１１９０、ＣＤ−ＲＯＭ１１９５等の記録媒体に格納されていてもよい。

フレキシブルディスクドライブ１１５０は、フレキシブルディスク１１９０がプログラムを格納している場合、フレキシブルディスク１１９０からプログラムを読み取りＣＰＵ１１００に提供する。ＣＤ−ＲＯＭドライブ１１６０は、ＣＤ−ＲＯＭ１１９５がプログラムを格納している場合、ＣＤ−ＲＯＭ１１９５からプログラムを読み取りＣＰＵ１１００に提供する。

また、プログラムは記録媒体から直接ＲＡＭに読み出されて実行されても、一旦ハードディスク１１４０にインストールされた後にＲＡＭに読み出されて実行されてもよい。更に、上記プログラムは単一の記録媒体に格納されても複数の記録媒体に格納されても良い。また記録媒体に格納されるプログラムは、オペレーティングシステムとの共同によってそれぞれの機能を提供してもよい。例えば、プログラムは、機能の一部または全部を行うことをオペレーティングシステムに依頼し、オペレーティングシステムからの応答に基づいて機能を提供するものであってもよい。

プログラムを格納する記録媒体としては、フレキシブルディスク、ＣＤ−ＲＯＭの他にも、ＤＶＤ、ＰＤ等の光学記録媒体、ＭＤ等の光磁気記録媒体、テープ媒体、磁気記録媒体、ＩＣカードやミニチュアーカードなどの半導体メモリー等を用いることができる。又、専用通信ネットワークやインターネットに接続されたサーバシステムに設けたハードディスクまたはＲＡＭ等の格納装置を記録媒体として使用してもよい。

以上、実施形態を用いて本発明を説明したが、当業者であれば本発明の目的および範囲を超えない範囲で多くの変更および改良を行うことができる。なお、本発明の目的および範囲は、本願の特許請求の範囲によってのみ定義されるものである。

以上から明らかなように、本発明によれば、周波数カウンタ等の構成を備えない試験装置であっても、周期信号の周期や周波数を容易に算出することができる。

Claims (8)

1. 電子デバイスを試験する試験装置を機能させるプログラムを記録した記録媒体であって、
   前記プログラムは、前記試験装置を、
   前記電子デバイスが出力する出力信号と、与えられる期待値信号とを比較する比較部と、
   前記比較部が前記出力信号と前記期待値信号とを比較するタイミングを定めるレート信号を生成し、前記比較部に供給するタイミング発生部と、
   前記比較部が前記レート信号に応じて順次比較した比較結果を、順次異なるアドレスに格納するフェイルメモリと、
   前記出力信号の周期を測定する試験を行う場合に、前記フェイルメモリが順次格納した前記比較結果に基づいて、前記出力信号の周期を算出する周期算出部と
   して機能させる記録媒体。
2. 前記試験装置を、
   前記出力信号の周期を測定する試験を行う場合に、所定の値に固定された前記期待値信号を前記比較部に供給し、前記出力信号の周期を測定しない試験を行う場合に、前記電子デバイスに供給した試験パターンに応じた前記期待値信号を供給する期待値制御部として更に機能させる請求項１に記載の記録媒体。
3. 前記試験装置を、
   前記出力信号の周期を測定する試験を行う場合に、一定周期の前記レート信号を前記タイミング発生部に生成させるレート制御部として更に機能させる請求項２に記載の記録媒体。
4. 前記出力信号の周期を測定する試験を行う場合に、前記比較部に、前記フェイルメモリの全てのアドレスに前記比較結果が順次格納されるまで、前記出力信号と前記期待値信号との比較を行わせる
   請求項３に記載の記録媒体。
5. 前記周期算出部に、前記フェイルメモリのそれぞれのアドレスに格納された前記比較結果を時系列に整列させた時系列データを生成させ、
   前記時系列データの値が切り替わる回数が所定の回数より大きい場合に、前記周期算出部に、当該時系列データに基づいて前記出力信号の周期を算出させ、
   前記時系列データの値が切り替わる回数が所定の回数より小さい場合に、前記周期算出部に、前記時系列データを格納させ、前記フェイルメモリに、格納した前記比較結果を消去させ、前記比較部に、前記フェイルメモリの全てのアドレスに新たに前記比較結果が順次格納されるまで、前記出力信号と前記期待値信号との比較を行わせ、前記周期算出部に、新たな前記時系列データを更に生成させ、前記周期算出部に、格納した前記時系列データと新たな前記時系列データとに基づいて、前記出力信号の周期を算出させる
   請求項４に記載の記録媒体。
6. 前記電子デバイスの内部クロックが、前記比較部に前記出力信号として供給された場合に、前記試験装置に、前記出力信号の周期を測定する試験を行わせる
   請求項２に記載の記録媒体。
7. 電子デバイスを試験する試験装置であって、
   前記電子デバイスが出力する出力信号と、与えられる期待値信号とを比較する比較部と、
   前記比較部が前記出力信号と前記期待値信号とを比較するタイミングを定めるレート信号を生成し、前記比較部に供給するタイミング発生部と、
   前記比較部が前記レート信号に応じて順次比較した比較結果を、順次異なるアドレスに格納するフェイルメモリと、
   前記出力信号の周期を測定する試験を行う場合に、前記フェイルメモリが順次格納した前記比較結果に基づいて、前記出力信号の周期を算出する周期算出部と
   を備える試験装置。
8. 電子デバイスを試験する試験方法であって、
   前記電子デバイスが出力する出力信号と、与えられる期待値信号とを比較する比較段階と、
   前記比較部が前記出力信号と前記期待値信号とを比較するタイミングを定めるレート信号を生成し、前記比較部に供給するタイミング発生段階と、
   前記比較段階が前記レート信号に応じて順次比較した比較結果を、順次異なるアドレスに格納するフェイル格納段階と、
   前記出力信号の周期を測定する試験を行う場合に、前記フェイルメモリが順次格納した前記比較結果に基づいて、前記出力信号の周期を算出する周期算出段階と
   を備える試験方法。

Images