TWI356993B - Program, test apparatus and testing method - Google Patents
Program, test apparatus and testing method Download PDFInfo
- Publication number
- TWI356993B TWI356993B TW094132417A TW94132417A TWI356993B TW I356993 B TWI356993 B TW I356993B TW 094132417 A TW094132417 A TW 094132417A TW 94132417 A TW94132417 A TW 94132417A TW I356993 B TWI356993 B TW I356993B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- comparison
- unit
- test
- period
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31935—Storing data, e.g. failure memory
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3016—Delay or race condition test, e.g. race hazard test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31937—Timing aspects, e.g. measuring propagation delay
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
1356993 17899pifl 修正日期:100年11月16曰 爲第94132W7號中文說明書無劃線修正本 六、發明說明: 【發明所屬之技術領域】 本發明為關於記錄測試電子元件的測試裝置之運轉 程式的記錄媒體、測試電子元件的測試裝置及方法。特別 是關於能夠測定電子元件的輸出訊號之週期的測試裝置。 【先前技術】 近年’半導體記憶體等之電子元件,有内部時鐘等輸 出一疋週期之訊號的機能之元件逐漸增加。這樣的訊號可 被用於傳送資料專到次段的元件,故有必要使波形正確成 形。因此,在測試電子元件之場合,需要測定該訊號的頻 率。 隨著此種元件的增加,具有測定訊號之頻率的機能的 測試裝置亦在增加。此種測試裝置是用頻率計數器等測定 訊號的頻率。但是,先前使用的幾乎全部的記憶體用測試 裝置沒有6又置頻率计數益等的測定設備,此種測試裝置 不能測定電子元件的内部時鐘等的頻率。 本發明的目的為提供一種能夠解決上述之先前的技 術之難題的記錄測試裝置之程式的記錄媒體、測試裝置、 以及測試方法。此目的可由巾請專利範圍的各獨立項所述 =徵之組合達成’又各從屬項規定本發明之更有利的具 【發明内容】 為解決上述的問題,本發明的第一例提供一種用於纪 錄使峨f子元件_職置發揮舰之程式的電腦可讀 丄356993 1?899pifl 修正曰期:100年11月16日 爲第94丨32417號中文說明書無劃線修正本 取記錄媒體。練式可使測試展置形成:一比較部 電子元件輸出的輸出訊號與供給的期待值訊號; ^部,發生比率訊號供給比較部,規定味部比 ,出訊號與期待值訊號的時序,及—不良記憶部,將比較 位 ,之場合’依據不良記憶部順次記憶的比較ϋ郭 輸出訊號的週期。 异^ 在測試進行時的啦輸出訊號的週期之場合供 較。刚定在所定之值的期待值職;在不測定輸出… f ’供給比較部對應供給電子元件之測試圖案的 〜使該測狀置形成期待值控制部發揮功 τι號的 期待值訊號 該程式,可使該測試裝置 在測試進料_㈣=力^ 部發生-定週期的比率訊號。 劳口使時序發生 人行測試時的測定輸出訊號的週期之場 二進行輸出訊號與期待值訊號之比較,直到 不良位址順次填滿比較結果為止。直到 § 了々週期計算部,將在良 址記憶的比較結果,依時序排 列ϊ料之值的改變次數在所定的次丄υ時序 計算部依據該時序列眘祖^ m5々週期 列資料之值岐變讀;輸出喊的職;在時序 文人數小於所定的次數之場合,在週期計 5 1356993 17899pifl 爲第94132417號中文說明書無劃線修正本 修正日期:HK)年U月16日 算部記存該時序列資料,消除在不良記憶部記錄的比較結 杲,並令比較部進行輸出訊號與期待值訊號的比較,直到 不良記憶部的全部位址順次記憶新的比較結果為止。再令 週期計异部形成新的時序列資料,並使週期計算部依據記 存的時序列資料與新的時序列資料,計算輸出訊號的週期。 該程式,在電子元件的内部時鐘,供給比較部當做輸 出訊號時’可使測試裝置進行測定輸出訊號之週期的測試。 本發明的第二例提供一種測試裝置,為測試電子元件 的裝置。該測試裝置包括:一比較部,以比較電子元件的 輪出訊號與供給的期待值訊號;及一時序發生部,發生比 率訊號供給比較部,規定比較部進行比較輸出訊號與期待 值訊號的時序;及一不良記憶部,將比較部依比率訊號順 次比較的比較結果,順次在不同位址記存;以及一週期計 算部,在進行測試時測定輸出訊號的週期之場合,依據不 良記憶部順次記憶的比較結果,算出輸出訊號的週期。 本發明的第三例提供一種測試電子元件的測試方 法。該測試方法包括:一比較階段’比較電子元件輸出的 輸出訊號與供給的期待值訊號;及一時序發生階段,發生 比率訊號決定在比較階段進行比較輸出訊號與期待值訊號 之時序;及一不良記錄階段,在比較階段依比率訊號順次 比較的比較結果,順次在不同位址記錄;以及一週期計算 階段’在進行測試時的測定週期訊號的週期之場合,依據 在不良記錄階段順次記憶的比較結果,計算輸出訊號的週 期。 1356993 17899pifl 爲第 94132417 號中文說明書無劃線修正本 修正日期:100年11月16日 又,上述的本發明之概要,並未列舉本發明必要的全 部特徵,該些特徵群的副組合亦可成為發明。 ▲為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂,下文特舉較佳實制,麵合所_式,作詳細說 明如下。 【實施方式】 ▲ 以下透過實施例說明本發明,但以下的實施例並不限 ,申4專職圍的各發明。又在實施射綱的特徵的全 部之組合,並不限定為本發明解決方式所必需的。 圖1示本發明的實施例之測試裝置1〇〇的構造之一 例。该測試裝f 100,料導體記憶體等之電子元件綱 的貝】°式裝置,包括有.比率控制部10、時序發生部2〇、期 待值控制部30、圖案發生部4〇、多數的比較部(50-1〜5〇-n, 以下統稱5〇)、多數的不良記憶部(60-1〜6〇-n,以下統稱 60)、以及週期計算部70。 ' s圖案發生部4〇,發生供給電子元件200的各輸入腳端 需要的測試圖案。又,時序發生部2〇,發生時序訊號供給 =案發生部40,規定送測試圖案給電子元件2〇〇的時序。 然後,圖案發生部4〇依收到的時序訊號,將測試圖案供給 電子元件200。 ▲期待值控制部30,使圖案發生部40發生供給各個比 較。卩5〇的各該期待值訊號。例如期待值控制部,依據 圖案發生部40發生的測試圖案,發生電子元件2〇〇輸出的 輪出δίΐ號的期待值訊號。§亥期待值訊號可與該測試圖案 7 1356993 17899pifl 修正日期:100年11月16曰 爲第W132417號中文說明書無劃線修正本 同一訊號。 比較部50 ’對應電子元件2〇〇的各個輸出腳端設置, 以比較對應的輸出腳端輸出的輸出訊號,與由圖案發生部 40供給的期待值訊號。此處該比較部5〇依供給的比率訊 號規定之時序進行輸出訊號與期待值訊號的比較。 例如,比較部50依比率訊號規定的時序比較輸出訊
號的電壓與所定的臨限值電壓,將輸出訊號變換成用H/L 表示的數位訊號。時序發生部2〇,發生該比率訊號供給比 較部50,然後輸出該數位訊號與期待值訊號的比較結果。 不良記憶部60 ’對應各個比較部5〇設置,以記憶對 應之比較部50的比較結果。例如,比較部5〇在輸出訊號 與期待值一致之場合,輸出比較結果Pass ;不一致之場合 輸出比較結果Fail。 依上述的動作,測試裝置100可進行電子元件2〇〇〖 記憶部及邏輯部等的測試。又,測試裝置1⑻更具有測1 電=元件2GG輸出的内部電子時鐘等的週期訊號之週期〖 功,。此場合,比較部5 〇的某-個與電子元件2 〇 〇的多; 腳端之中的輸出該週期訊號的腳端it接。男卜個比較部: ^配到該週期訊號之腳端。在測試開始前使用者可預心 施例,用比較冑5G_n分配到麵期訊號的腳j 榦入H部如’與其他的比較部%同樣的,進行比: 二:°丨月訊號與期待值訊號。此處,期待值控制部3〇 在進仃測定輸b號之關的職之場合,供給比較部: 8 1356993 17899pifl 修正日期:100年11月16曰 爲第94132417號中文說明書無劃線修正本 之t的期待值訊號;在不進行測定輸出訊號之 〜之%合,供給比較部50,對應供應電子元件200 的測試圖案的期待值訊號。在本例期待值控制部30,對比 = 50·η供給固定在所定之值的雜值訊號 m給對應賴_的婦值訊號。又,比率控= V時序發生部2G發生—定週期的比率訊號,供給比較 JU-Π ° 較的= 良if部6G_n ’將比較部5G_n依比率訊號順次比 ^ Si!次在不同位址記憶。週期計算部7〇,在 號的週期之測試之場合,依據輸出週期訊 期訊號_期。f憶^比較結果,計算出週 罢,π Ρ個不良圮丨思部60記憶的比較結 本例:週期開始前預先設定的資訊決定。在 結果,計以是依據不良記憶部6〇-n記憶的比較 置,出 率。 开出電子70件200輸出訊號之週期或頻 週期計算之動作的操作台等’也可當作 在比電子元件輸出之週期訊號的波形之一例。 已供給預先設定的比較準位,如前面所述】的 位與週::的=率應的時序’比較該比較準 測定加1祕將週期訊龍換餘位訊號。在 疋週期訊號之週_舰較部50,可預纽定該週期訊 9 1356993 17899pifl 修正日期:100年11月16曰 爲第94132417號中文說明書無劃線修正# 號的波形之略中間的電壓值為比較準位。 又如前所述,在比較部50-n,供給固定在所定之值的 期待值訊號’即用該期待值訊號與變換成數位訊號的週期 訊號比較。例如可比較固定在邏輯值Η的期待值訊號與週 期訊號’亦可比較固定在邏輯值L的期待值訊號與週期訊 號。在本例比較固定在邏輯值Η的期待值訊號與週期訊 號°即如在圖2所示’輪出期待值訊號與週期訊號的比較 結果(Pass或Fai卜在圖2用ρ或F表示)。 然後’不良C憶部6〇_n ’將該比較結果順次在不同位 止己t例如不良5己憶部6〇_n,在比較部5〇_n每輸出一個 比較結果’將該比較結果在該容納的位址,順次增加容納; 或將該位址順次遞減容納也可以。不良記憶部 60-n用於容 納比較結果的位址’可對應供給比較部50·η的比率訊號, 例如由圖案發生部4〇順次發生。 又’比I又部50·η進行輸出訊號與期待值訊號的比較, 直到不良讀、部60_η的全部位址順次容納人比較結果。 又圖案發生部40順次發生不良記憶部6〇·η的位址,直 到不良。己憶部60_η的全部位址順次容納有比較結果。 週,計算部70,將在不良記憶部60-n的各個位址容 =比較結果,依時序職理形成時序列資料。在不良記 :60 n將㊣比較結果在順次增加或遞減的位址容納之 二。週期計算部7〇 ’將各個比較結果依其位址順序排 列,形成時序列資料也可以。 j後週期叶算部7〇抽出時序列資料之值變換的點, 丄 *356993 17899pifl 爲第94132417獅瓣脂細雜财 修職叫U㈣日 ίΓ:間的時序列資料寬度,乘算比率訊號的週期,玎 =屮訊= 緣間隔。然後依據算出的各個邊緣間 t计异ib仙訊號的週誠醉。例如,時序 付變換之點’檢測出三點之場合,可 ==期與後面™的邊一= 的變的獅,時相資料之值 數有佳,但因不良記憶部㈣的位址 數有限,有時不能抽出多數之點。週 值的變換次數,在狀次數以二場合,’可 據該時相資料計算輸出訊號的週期。 门依 合,週又期料之值得變換次數小於所定次數之場 列資料iti記錄該時序列資料,並發生新的時序 出週期錄:時序列資料,算 啸結果;比較部5〇-再進行週期訊號 順文^ -的全部位址: 以==果。然後,週期計算部7〇,依據不良 新㈣序列資料。 ;置:二高:;;週期訊號之週期。又,二= 週期之精度’.算出週可以對應比率訊號的 又本測°式裝置100,在用電子元件2〇〇的内部時鐘為 1356993 17899pifl 修正日期:100年1丨月16曰 爲第94132417號中文說明書無劃線修正本 輸出訊號供給比較部50之場合,可以測定該輸出訊號的週 期。是否對比較部50供給内部時鐘,可由使用者在測試開 始前預先設定。 又,比率控制部10及期待值控制部3〇,在用電子元 件200的内部時鐘為輸出訊號供給比較部之場合,可測 定輸出訊號的週期,生成一定週期的比率訊號,再發生固 定在所定之邏輯值的期待值訊號。内部時鐘是否供給比較 部50,可在測試開始前由使用者用預先設定的資訊判定。 圖3示測試裝置1〇〇的動作之一例的流程圖。首先, 在比較階段S300,比較部5〇_n比較電子元件2〇〇的輸出 訊號與期待值訊號。然後在不良記憶階段S3〇2,將在S3〇〇 之比較結果在不良記憶部6〇-n的不同之位址順次記憶。 其次’將在不良記憶部6〇-n記憶的比較結果排列成時 序列,判定初期值為Pass或Fail的任一方(S3〇4)。在初期 值為Pass之場合,檢測出時序列資料的比較結果由 變化成Fail之點(S306)。又初期值為Fail之場合,檢測出 時序列資料的比較結果由Fail變化成Pass之點(S31〇)。然 後,在S306或S310檢測出來比較結果的變化點之場合, 父互重複S306及S310的處理,直到時序列資料的最終比 較結杲處理完止。由舰的動作,可制A週期訊號的各 個邊緣的時序。 又,在S306或S310檢測出比較結的變化點之場合, 由其-個變化點的時序,與該變化點之前的變化點的^序 之差,可計算出其對應之週期訊號之邊緣間的脈衝寬度 12 1356993 17899pifl 修正日期:100年11月16日 爲第94丨324丨7號中文說明書無劃線修正本 (S308 、 S312)。 然後,在對時序列資料的全部比較結果檢測出變化點 之場合,在S308及S312個別算出計算之脈衝寬度的平衡 值(S314)。然後,將在S3〇8計算的脈衝寬度的平均值與 在S312計算的脈衝寬度之平均值相加,可算出週期訊號 的週期(S316)。 又在S314 s十异出在S308及S312算出的全部之脈 衝寬度之平均值,然後在S316用該平均值的二倍,計算 週期訊號的週期亦可。 由上述的處理,用不配設頻率計數器等構造的測試裝 置,亦可容易算出週期訊號的週期或頻率。 圖4示控制電子元件的測試裝置之電腦12〇〇之構成 之一例。在本例,該電腦12〇〇裝配電腦程式使在圖丨至圖 3說明的測試裝置100發揮盆功能。 電腦 _ 包括:CPU1r〇〇4ROM1110、及 RAM112G ’及軌介面U3G,及硬碟機U4G,及軟碟機 1150 ’以及CD-ROM驅動機116。該cpuu〇〇依據在 romiiio、ram1120、硬碟機 114〇、軟碟 119〇、以及/ 或CD-ROM1195裝配的程式執行動作。 例如,使測試裝置進行機能的程式,將測試裝置做為 在圖1至圖3所說明的比率控制部1〇、時序發生部如、期 待健制部30、_發生部4G、多㈣比較部5()、多數 的不良記憶部60、以及週期計算部%發揮其功能。 通訊介面1130’例如與測試裝置蘭的各個構成要件 13 1356993 17899pifl 爲第則24Π號中文說鴨無劃線修正本 修正日期··⑽㈣月16日 通訊,收訊各個的狀態等有關之資訊,又送訊控制各個要 件的控制訊號。記憶裝置之一例有硬碟機114〇、 R0M1110、及RAM1120,為供記憶設定之資訊及使 cpuiioo動作的程式等。又,該些程式記存在軟碟、 CD-ROM1195等的記錄媒體亦可。 ±軟碟機1150為在軟碟1190記錄程式之場合,由軟碟 讀取程式提供給CPU1100。CE-ROM驅動機1160,為在 CD-ROM1195記錄程式之場合,自CD_R〇MU95讀 式提供CPU。 ° 又,程式可由記錄媒體直接讀出送進RAM執行,或 暫時在硬碟機1140安置後,再讀到執行也可 =。又,該程式在單一的記錄媒體記憶,或記存於多數的· =媒體皆可。又在記錄制記錄触式,錢作系統共 ρ提供各個魏亦可。例如’該程式依麵n統進行一 邛分或全部之功能,依據操作系統的應對提供功能亦可。 /己錄程式的記錄媒體,有軟碟、CD_r〇m之外,dVd、 PD等的光學記錄媒體,MD等的光磁記錄媒體、磁帶媒 體、磁s己錄媒體、ic卡或小型卡等的半導體記憶體等皆可 用/又,亦可使用設在與專用通訊網路或網際網連接的伺 服系統之硬碟或RAM等之記憶裝置為記錄媒體亦可。 由以上說明可知’依照本發明,既使不配設頻率計數 f構造的職裝置,亦能夠容易的計算出週期訊號的週期 取頻率。 雖然本發明已以較佳實施例揭露如上,然其並非用以 17899pifl 爲第94丨3斯號中文說明書無割線修正 修正日期:100年11月16日 限定本發明,任何熟習此技蓺者, =内,當可作些許之更;與潤飾,因此本發= 範圍當視後附之申請專利範圍所界定者為準。 保4 【圖式簡單說明】 ’ 例 圖 1不本發明的實施例之測試裝置100的構造 之一 圖示電子元件200輸出的輸出訊號之 圖3示測試裝置刚的動作之一例的流程圖例 構造:一4:測试電子疋件的測試裝置之控制電腦1200的 【主要元件符號說明】 10 比率控制部 2〇時序發生部 3〇期待值控制部 40 圖案發生部 50 比較部 60 不良記憶部 70週期計算部 100 測試裝置 200 電子元件 1100 CPU 1110 ROM 1120 RAM 1130 通訊介面 15 1356993 17899pifl 月16曰 爲第94132417號中文說明書無劃線修正本 修正日期:1〇〇年 1140 硬碟機 1150 軟碟機 1160 CD-ROM驅動機 1190 軟碟 1195 CD-ROM 1200 電腦 16
Claims (1)
1356993 17899pifl 修正日期:100年11月16曰 爲第94!324丨7號中文說明書無劃線修正本 七、申請專利範圍: 1. 一種用於記錄使測試電子元件的測試裝置發揮功 月匕之私式的電知可項取記錄媒體,包括: 該程式可使上狀測試裝置形成τ述各部並發揮功 能; 比較部,比較該電子元件輸出的輸出訊號與供給的期 待值訊號;及 1時序發生部,發生比率訊號供給該比較部,規定該比 較部進行比較該輸出訊號與該期待值訊號的時序;及 不良記億部’將該比較部依比率訊號順次進行比較的 比較結果,順次在不同之位址記存;以及 人’在進打測試時測定輸出訊號的週期之場 二訊號==部順次記存的該比較結果,計算該輸 利範圍第丨項所述之帛於記錄使測試 體揮魏之程式的電腦可讀取記錄媒 揮其2 使朗試裝置形成期待值控制部發 =;在測試時的不測定該週 對應Π^:;^測試圖案之該 疋件的似裝置發揮功能之程式的電腦可讀取記錄媒 17 17899pifl 修正日期:100年11月16日 爲第94〗324Π號中文說明書無劃線修正本 ^能其特徵為該輕式可使該測試襄置當作比率控制部發揮 週期在測試時的進行測定該週期訊號的 ,4如發生部發生—定職的該比率訊號。 元件項所述的用於記錄使測試電子 其特徵為該程式,電腦可讀取記錄媒體, 比較,直到該不良出訊號與該期待值訊號的 為止。 ° ·"邛的王°卩位址順次記入該比較結果 子元的用於記錄使測試電 體,其特徵_^4之程式的電腦可讀取記錄媒 的·^ :^期5十算部’將在該不良記憶部的各個位址記怜 的,,結果,依時序排列形成時序列資料;錢' μ ri序崎料之值的改變次數大於所定的次數之 =計算部’依據該時序列資料算出該週期訊 場合值㈣㈣數錢駭的次數之 不”己部,記存該時序列資料,並消除在誃 輸二訊“L。己子的該些比較結果;並令該比較部再進行“ 部位址順;值訊號的比較,直到該不良記憶部的; 再料^ 些tb㈣果為止;令觸期計算部 的該時序列資料;再令該週期計算部依據前記^ 18 丄jjoyyj 17899pifl 爲第941324丨7號中文說明書無劃線修正本 修正晴1轉U月16日 =序列資料與新的該時序列資料,算出該些輸出訊號 子元#的、、目Lri㈣圍第2項所述的用於記錄使測試電 體,宜特置發揮魏之程柄電腦可讀取記錄媒 體,其特徵為該程式,在該電子 =r訊號時’可__吻二= 置包2:酬试裝置’為電子元件的測試裝置,該測試裝 的期號用^㈣電子元件輪出的輸出喊與供給 較部生比率訊號供給該比較部,規定該比 邛進订比較該輸出訊號與該期待值訊號的時序丨及 較J良將該比較部依該比率訊號順次比較的比 季乂結果,順次在不同的位址記存;以及 ,在賴時的妨狀__號的週期 號=該不良記憶部順次記憶的較結果,計算該 括:8.-種賴方法,用以職電子元件,剌試方法包 蜂H階ΐ,即進行味該電子元件輸出的輸出訊號, ,、供、.,〇的期待值訊號之階段;及 時序發生階段,發生比率訊號決定在該比較階段 仃該輸出訊號與該期待值訊號的比較之時序;及 1356993 17899pifl 爲第94132417號中文說明書無劃線修正本 修正日期:100年11月16日 不良記錄階段,將在該比較階段依該比率訊號順次比 較的比較結果,順次在不同的位址記錄;以及 週期計算階段’在測試時的進行測定該週期訊號的週 期之場合,依據在該不良記錄階段順次記錄的該些比較結 果,計算該輸出訊號的週期。 20 1356993 17899pifl 爲第94132417號中文說明書無劃線修正本 修正日期:100年11月16日 provided, wherein the program makes the testing apparatus perform functions such as a comparing unit for comparing the output signal from the electronic device with an provided ·* expected value signal, a timing generating unit for generating a rate signal and providing the comparing unit with the rate signal, wherein the rate signal determines timing at which the comparing unit compares the output signal with the expected value signal, a fail memory for saving the comparison results obtained by comparing the output signal with the expected value signal in a proper sequence according to the rate signal from different locations successively, and a period calculating unit for calculating the period of the output signal based on the comparison results stored successively in the fail memory for proceeding a test for measuring the period of the output signal. 四、指定代表圖: (一) 本案指定代表圖為:圖(1)。 (二) 本代表圖之元件符號簡單說明: 10 比率控制部 20 時序發生部 30 期待值控制部 40 圖案發生部 50 比較部 2 1356993 修正日期:100年11月16日 17899pifl 爲第94132417號中文說明書無劃線修正本 60 不良記憶部 70 週期計算部 100 測試裝置 200 電子元件 五、本案若有化學式時,請揭示最能顯示發明特徵 的化學式: 無 3
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/954,727 US7228475B2 (en) | 2004-09-30 | 2004-09-30 | Program, test apparatus and testing method |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200619925A TW200619925A (en) | 2006-06-16 |
TWI356993B true TWI356993B (en) | 2012-01-21 |
Family
ID=35427414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094132417A TWI356993B (en) | 2004-09-30 | 2005-09-20 | Program, test apparatus and testing method |
Country Status (6)
Country | Link |
---|---|
US (1) | US7228475B2 (zh) |
JP (1) | JP2008514899A (zh) |
KR (1) | KR101228167B1 (zh) |
DE (1) | DE112005002436T5 (zh) |
TW (1) | TWI356993B (zh) |
WO (1) | WO2006036035A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007172778A (ja) * | 2005-12-26 | 2007-07-05 | Nec Electronics Corp | メモリテスト回路及びメモリテスト方法 |
WO2008099304A1 (en) * | 2007-02-14 | 2008-08-21 | Koninklijke Philips Electronics N.V. | System, a method and a computer program for determining a functional property of a moving object |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0371197A (ja) | 1989-08-10 | 1991-03-26 | Sony Corp | 信号処理回路 |
JP3169620B2 (ja) | 1991-01-09 | 2001-05-28 | 富士通株式会社 | プリンタの回転周期調整方法 |
JPH04270975A (ja) * | 1991-02-27 | 1992-09-28 | Advantest Corp | Ic試験装置 |
JPH0926468A (ja) * | 1995-07-11 | 1997-01-28 | Advantest Corp | 半導体試験装置における周波数/周期測定装置 |
JP3516778B2 (ja) * | 1995-07-19 | 2004-04-05 | 株式会社アドバンテスト | 半導体試験装置における周波数測定方法 |
US6099161A (en) | 1995-12-22 | 2000-08-08 | Zilog, Inc. | Asynchronous analog or digital frequency measurement on digital test equipment |
US6324485B1 (en) | 1999-01-26 | 2001-11-27 | Newmillennia Solutions, Inc. | Application specific automated test equipment system for testing integrated circuit devices in a native environment |
KR20030048483A (ko) * | 2000-11-28 | 2003-06-19 | 가부시키가이샤 아드반테스트 | 오류 분석장치 |
JP2003329740A (ja) * | 2002-05-16 | 2003-11-19 | Hitachi Ltd | 半導体検査装置、検査方法および半導体装置の製造方法 |
-
2004
- 2004-09-30 US US10/954,727 patent/US7228475B2/en active Active
-
2005
- 2005-09-20 TW TW094132417A patent/TWI356993B/zh active
- 2005-09-30 DE DE112005002436T patent/DE112005002436T5/de not_active Withdrawn
- 2005-09-30 KR KR1020077009216A patent/KR101228167B1/ko active IP Right Grant
- 2005-09-30 JP JP2007506607A patent/JP2008514899A/ja active Pending
- 2005-09-30 WO PCT/JP2005/018594 patent/WO2006036035A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
US20060085712A1 (en) | 2006-04-20 |
TW200619925A (en) | 2006-06-16 |
US7228475B2 (en) | 2007-06-05 |
DE112005002436T5 (de) | 2007-08-23 |
KR20070067167A (ko) | 2007-06-27 |
KR101228167B1 (ko) | 2013-01-30 |
JP2008514899A (ja) | 2008-05-08 |
WO2006036035A1 (en) | 2006-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW484056B (en) | Semiconductor device simulating apparatus and semiconductor test program debugging apparatus using it | |
TW488007B (en) | Glitch detection for semiconductor test system | |
TWI379095B (en) | Test apparatus, test method and electronic device | |
WO2001063311A2 (en) | Method and system for wafer and device-level testing of an integrated circuit | |
US7532994B2 (en) | Test apparatus, test method, electronic device manufacturing method, test simulator and test simulation method | |
TW510976B (en) | Delta time event based test system | |
TWI356993B (en) | Program, test apparatus and testing method | |
TWI442241B (zh) | Data Synchronization System and Method for Multi - measure Instrument | |
EP1655614B1 (en) | Test apparatus, correction value managing method, and corresponding computer program | |
TW201024766A (en) | Test apparatus, test method and recording medium | |
JP4417955B2 (ja) | 集積回路のタイミング関連不良検証のためのイベント形式によるテスト方法 | |
JPH0549168A (ja) | 電源供給系評価装置 | |
JP2008197099A (ja) | パルスi−v測定系統を修正する方法 | |
TWM326153U (en) | Circuit testing apparatus | |
US20120013353A1 (en) | Method And System For Impedance Measurement In An Integrated Circuit | |
TW514743B (en) | Delay time insertion for event based test system | |
JP4541892B2 (ja) | 目標値の探索回路、目標値の探索方法及びこれを用いた半導体試験装置 | |
JP2952131B2 (ja) | 半導体集積回路の試験装置 | |
TWI301983B (en) | Test equipment, test method, programe and recording media | |
JPH1172538A (ja) | Ic試験装置、ic試験装置における測定方法及び記憶媒体 | |
TW588373B (en) | Method of testing memory device | |
JP4156105B2 (ja) | Ic試験装置 | |
TW200424534A (en) | Method and calculation apparatus for calculating effective power relating to capacitor, method of measuring effective power consumed by capacitor, capacitor selection method, and recording medium storing the calculation program for the said apparatus | |
TWI356906B (zh) | ||
TW413879B (en) | Thermal resistance measurement device and method for integrated circuit |