JP2008197099A - パルスi−v測定系統を修正する方法 - Google Patents
パルスi−v測定系統を修正する方法 Download PDFInfo
- Publication number
- JP2008197099A JP2008197099A JP2008027503A JP2008027503A JP2008197099A JP 2008197099 A JP2008197099 A JP 2008197099A JP 2008027503 A JP2008027503 A JP 2008027503A JP 2008027503 A JP2008027503 A JP 2008027503A JP 2008197099 A JP2008197099 A JP 2008197099A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- voltage
- smu
- dut
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
- G01R31/2603—Apparatus or methods therefor for curve tracing of semiconductor characteristics, e.g. on oscilloscope
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
パルスI−V測定系統から望ましくないエラーを取り除く方法を提供すること。
【解決手段】
パルスI−V測定系統10用の試験導体の抵抗及びセンス/負荷抵抗と関係するエラーは、DC機器とパルス機器との測定の組み合わせを用いて、開回路とスルー回路との測定とを行うことによって決定される。
【選択図】図1
Description
SMU14と20との接続が外される。パルス発生器22がケーブル24の機器端に接続される。パルス発生器22は、ケーブル16、24及びパルス測定器18の負荷抵抗RLを経て電圧を供給する。パルス測定器18は、RLの両端電圧VS1を測定する。この時、回路を流れる電流IXは、VS1/RLである。パルス測定器26は、センス抵抗28の両端電圧VS2を測定する。この時、抵抗RSは、VS2/IXである。
12、22 パルス発生器
14、20 ソース測定ユニットSMU
16、24 ケーブル
18、26 パルス測定器
28 センス抵抗
70 被試験器(DUT)
Claims (8)
- 少なくとも2つの端子を有するDUTを試験するためのパルスI−V測定系統を修正する方法であって、前記測定系統は、第1の試験導体の機器端に接続可能な第1のパルス測定器と、第2の試験導体の機器端に接続可能なパルス発生器と、第2のパルス測定器とを有し、前記第1及び第2の試験導体は、それぞれDUT端子に接続可能なDUT端を有し、前記パルス発生器は、前記第2のパルス測定器のポテンシャル上に浮くようにしたものであり、前記方法は、
前記2つの試験導体のDUT端を一体に短絡し、
前記パルス発生器を前記第2の試験導体に接続し、
前記パルス発生器で、前記2つの試験導体と前記第1のパルス測定器の負荷抵抗を経て第1の電圧を供給し、
前記第1のパルス測定器で前記第1のパルス測定器負荷抵抗を横切る第2の電圧を測定し、
前記第2の電圧と前記第1のパルス測定器負荷抵抗とに基づいて前記第2のパルス測定器のセンス抵抗を流れる電流を決定し、
前記第2のパルス測定器で、前記センス抵抗を横切る第3の電圧を測定し、
前記センス抵抗を流れる電流と前記第3の電圧に基づいて前記センス抵抗の抵抗RSを決定し、
前記DUT上でなされた測定を修正するために前記抵抗RSを使用する
パルスI−V測定系統を修正する方法。 - 請求項1に記載の方法であって、
前記第1と第2の試験導体のDUT端を開き、
前記第1の試験導体にSMUを接続し、
前記SMUで前記第1のパルス測定器負荷抵抗を経て第4の電圧を供給し、
前記SMUで前記第1のパルス測定器負荷抵抗を流れる電流を測定し、
前記第4の電圧と前記第1のパルス測定器負荷抵抗を経て測定された電流とに基づいて 前記第1のパルス測定器負荷抵抗の抵抗値RLを決定し、
前記抵抗値RSの決定と前記DUTでなされた測定を修正するのに前記抵抗値RLを使用する
ことを更に含むパルスI−V測定系統を修正する方法。 - 少なくとも2つの端子を有するDUTを試験するためのパルスI−V測定系統を修正する方法であって、前記測定系統は、第1の試験導体の機器端にそれぞれ接続される第1のSMUと第1のパルス測定器と、第2の試験導体の機器端にそれぞれ接続される第2のSMUとパルス発生器と、第2のパルス測定器とを有し、前記第1及び第2の試験導体は、それぞれのDUT端子にそれぞれ接続可能なDUT端を有し、前記パルス発生器は、前記第2パルス測定器のポテンシャル上に浮くようにしたものであり、前記方法は、
前記2つの試験導体のDUT端を一体に短絡し、
前記第1のSMUで前記第1の試験導体上に第1の電圧を供給し、
前記第2のSMUで前記第2の試験導体に第2の電圧を供給し、
少なくとも一方のSMUで前記第1及び第2の試験導体を流れる電流を測定し、
前記第1と第2の電圧の差と前記測定電流とに基づいて前記2つの導体の抵抗RWを決定し、
前記SMUの接続を外し、
前記第2の試験導体に前記パルス発生器を接続し、
前記パルス発生器で前記第1と第2の試験導体と前記第1のパルス測定器負荷抵抗とを経て第4の電圧を測定し、
前記第4の電圧と前記第1のパルス測定器負荷抵抗とに基づいて前記第2のパルス測定器のセンス抵抗を経て流れる電流を決定し、
前記第2のパルス測定器で前記センス抵抗間の電圧を測定し、
前記センス抵抗を流れる電流と前記センス抵抗を横切る電圧に基づいて前記センス抵抗の抵抗RSを決定し、
前記DUT上でなされた測定を修正するために前記抵抗RWとRSを使用する
パルスI−V測定系統を修正する方法。 - 請求項3に記載の方法であって、
前記第1と第2の試験導体のDUT端を開き、
前記第1の試験導体に前記第1のSMUを接続し、
前記第1のSMUで前記第1のパルス測定器負荷抵抗を経て第5の電圧を供給し、
前記第1のSMUで前記第1のパルス測定器負荷抵抗を流れる電流を測定し、
前記第5の電圧と前記第1のパルス測定器負荷抵抗を流れる前記電流とに基づいて前記 第1のパルス測定器負荷抵抗の抵抗値RLを決定し、
抵抗値RSを決定し前記DUTでなされる測定を修正するのに前記抵抗値RLを使用する
ことを更に含むパルスI−V測定系統を修正する方法。 - 少なくとも2つの端子を有するDUTを試験するためのパルスI−V測定系統を修正する方法であって、前記測定系統は、第1の試験導体の機器端に接続可能な第1のパルス測定器と、第2の試験導体の機器端に接続可能なパルス発生器と、第2のパルス測定器とを有し、前記第1と第2の試験導体は、それぞれのDUT端子に接続可能なDUT端を有し、前記第2のパルス測定器は、前記パルス発生器のポテンシャル上で浮かぶようにしたものであり、前記方法は、
前記第1と第2の試験導体のDUT端を一体に短絡し、
前記第2の試験導体に前記パルス発生器を接続し、
前記パルス発生器で、前記第1と第2の試験導体と前記第1のパルス測定器負荷抵抗とを通して第1の電圧を供給し、
前記第1のパルス測定器で、前記第1のパルス測定器負荷抵抗を横切る第2の電圧を測定し、
前記第2の電圧と前記第1のパルス測定器負荷抵抗とに基づいて前記第2のパウス測定器のセンス抵抗を流れる電流を決定し、
前記第2のパルス測定器で、前記センス抵抗を横切る第3の電圧を測定し、
前記センス抵抗を流れる電流と前記第3の電圧とに基づいて前記センス抵抗の抵抗値RSを決定し、
前記DUT上でなされた測定を修正するために前記抵抗値RSを使用する
パルスI−V測定系統を修正する方法。 - 請求項5に記載の方法であって、
前記第1と第2の試験導体のDUT端を開き、
前記第1の試験導体にSMUを接続し、
前記SMUで、前記第1のパルス測定器負荷抵抗を通して第4の電圧を供給し、
前記SMUで、前記第1のパルス測定器負荷抵抗を流れる電流を測定し、
前記第4の電圧と前記第1のパルス測定器負荷抵抗を経て測定された前記電流とに基づいて前記第1のパルス測定器負荷抵抗の抵抗値RLを決定し、
抵抗値RSを決定し、前記DUTでなされた測定を修正するのに前記抵抗値RLを使用する
ことを更に含むパルスI−V測定系統を修正する方法。 - 少なくとも2つの端子を有するDUTを試験するためのパルスI−V測定系統を修正する方法であって、前記測定系統は、第1の試験導体の機器端にそれぞれ接続可能な第1のSMUと第1のパルス測定器と、第2の試験導体の機器端にそれぞれ接続可能な第2のSMUとパルス発生器と、第2のパルス測定器とを有し、前記第1と第2の試験導体は、それぞれのDUT端子に接続可能なDUT端を有し、前記第2のパルス測定器は、前記パルス発生器のポテンシャル上に浮くようにしたものであり、前記方法は、
前記第1と第2の試験導体のDUT端を一体に短絡し、
それぞれの試験導体に前記SMUを接続し、
前記第1のSMUで、前記第1の試験導体に第1の電圧を供給し、
前記第2のSMUで、前記第2の試験導体上に第2の電圧を供給し、
少なくとも一方のSMUで、前記第1と第2の試験導体を流れる電流を測定し、
前記第1と第2の電圧の差と前記測定電流とに基づいて前記第1と第2の試験導体の抵抗値RWを決定し、
前記SMUの接続を外し、
前記第2の試験導体に前記パルス発生器を接続し、
前記パルス発生器で、前記第1と第2の試験導体と前記第1のパルス測定器の負荷抵抗とを経て第3の電圧を供給し、
前記第1のパルス測定器で、前記第1のパルス測定器負荷抵抗を横切る第4の電圧を測定し、
前記第4の電圧と前記第1のパルス測定器負荷抵抗とに基づいて前記第2のパルス測定器のセンス抵抗を流れる電流を決定し、
前記第2のパルス測定器で、前記センス抵抗を横切る電圧を測定し、
前記センス抵抗を流れる電流と前記センス抵抗を横切る電圧とに基づいて前記センス抵抗の抵抗RSを決定し、
前記DUT上でなされた測定を修正するために抵抗値RWとRSとを使用する
ことを含むパルスI−V測定系統を修正する方法。 - 請求項7に記載の方法であって、
前記第1と第2の試験導体のDUT端を開き、
前記第1の試験導体に前記第1のSMUを接続し、
前記第1のSMUで、前記第1のパルス測定器負荷抵抗を通して第5の電圧を供給し、 前記第1のSMUで、前記第1のパルス測定器負荷抵抗を流れる電流を測定し、
前記第5の電圧と前記第1のパルス測定器負荷抵抗を経て測定された電流とに基づいて前記第1のパルス測定器負荷抵抗の抵抗値RLを決定し、
抵抗値RSを決定し、前記DUT上でなされた測定を修正するのに前記抵抗値RLを使用する
ことを含むパルスI−V測定系統を修正する方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/705,858 US7518378B2 (en) | 2007-02-13 | 2007-02-13 | Cable compensation for pulsed I-V measurements |
US11/705,858 | 2007-02-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008197099A true JP2008197099A (ja) | 2008-08-28 |
JP5093590B2 JP5093590B2 (ja) | 2012-12-12 |
Family
ID=39685287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008027503A Expired - Fee Related JP5093590B2 (ja) | 2007-02-13 | 2008-02-07 | パルスi−v測定系統を修正する方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7518378B2 (ja) |
JP (1) | JP5093590B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015161627A (ja) * | 2014-02-28 | 2015-09-07 | キーサイト テクノロジーズ, インク. | パワーデバイスのゲート電荷測定方法及びパワーデバイスの特性測定装置 |
US9891265B2 (en) | 2012-11-22 | 2018-02-13 | Fujitsu Limited | Voltage detecting circuit and method for measuring characteristic of transistor |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8400179B1 (en) | 2009-07-20 | 2013-03-19 | Keithley Instruments, Inc. | Method for load-line correction of pulsed measurements |
US12000920B2 (en) * | 2012-09-14 | 2024-06-04 | University Of Denver | Hall probe simulator circuit |
CN102998644B (zh) * | 2012-11-23 | 2014-10-08 | 浙江省电力公司电力科学研究院 | 一种直流电阻测试仪校准系统 |
US10094863B2 (en) * | 2016-03-02 | 2018-10-09 | Texas Instruments Incorporated | High-resolution power electronics measurements |
US11085961B2 (en) | 2018-12-19 | 2021-08-10 | Texas Instruments Incorporated | Power transistor leakage current with gate voltage less than threshold |
CN112098900B (zh) * | 2020-11-23 | 2021-02-19 | 北京天创凯睿科技有限公司 | 一种电缆连接状态的测试装置及测试方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006184047A (ja) * | 2004-12-27 | 2006-07-13 | Agilent Technol Inc | Fetの特性測定方法 |
WO2006118244A1 (ja) * | 2005-04-28 | 2006-11-09 | Agilent Technologies, Inc. | Fet特性測定システム |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100541224C (zh) * | 2002-05-16 | 2009-09-16 | Nxp股份有限公司 | 用于校准和去嵌入的方法、用于去嵌入的装置组和矢量网络分析仪 |
US7068049B2 (en) * | 2003-08-05 | 2006-06-27 | Agilent Technologies, Inc. | Method and apparatus for measuring a device under test using an improved through-reflect-line measurement calibration |
JP4274462B2 (ja) * | 2003-09-18 | 2009-06-10 | 株式会社アドバンテスト | 誤差要因取得用装置、方法、プログラムおよび記録媒体 |
US7439748B2 (en) * | 2004-04-02 | 2008-10-21 | Murata Manufacturing Co., Ltd. | Method and apparatus for measuring high-frequency electrical characteristics of electronic device, and method for calibrating apparatus for measuring high-frequency electrical characteristics |
-
2007
- 2007-02-13 US US11/705,858 patent/US7518378B2/en active Active
-
2008
- 2008-02-07 JP JP2008027503A patent/JP5093590B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006184047A (ja) * | 2004-12-27 | 2006-07-13 | Agilent Technol Inc | Fetの特性測定方法 |
WO2006118244A1 (ja) * | 2005-04-28 | 2006-11-09 | Agilent Technologies, Inc. | Fet特性測定システム |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9891265B2 (en) | 2012-11-22 | 2018-02-13 | Fujitsu Limited | Voltage detecting circuit and method for measuring characteristic of transistor |
JP2015161627A (ja) * | 2014-02-28 | 2015-09-07 | キーサイト テクノロジーズ, インク. | パワーデバイスのゲート電荷測定方法及びパワーデバイスの特性測定装置 |
Also Published As
Publication number | Publication date |
---|---|
US20080191709A1 (en) | 2008-08-14 |
JP5093590B2 (ja) | 2012-12-12 |
US7518378B2 (en) | 2009-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5093590B2 (ja) | パルスi−v測定系統を修正する方法 | |
US8289037B2 (en) | Method and apparatus to measure current in power switchers | |
TWI416138B (zh) | 使用靜電放電保護電路的校準測試器 | |
RU2381513C1 (ru) | Способ определения сопротивлений изоляции присоединений в сети постоянного тока с изолированной нейтралью, устройство для его осуществления и дифференциальный датчик для этого устройства | |
US20090093987A1 (en) | Method for accurate measuring stray capacitance of automatic test equipment and system thereof | |
US20080246492A1 (en) | Processing tantalum capacitors on assembled PWAs to yield low failure rate | |
US8400179B1 (en) | Method for load-line correction of pulsed measurements | |
US20180136268A1 (en) | Measurement device and method for measuring the impedance of a device under test | |
KR100815244B1 (ko) | 스위치 내부저항 보상을 이용한 아이씨티 및 이를 이용한측정 방법 | |
US6825653B2 (en) | Load compensating power supply having minimally invasive device current analyzer | |
CN109061524B (zh) | 电源测试电路及方法 | |
CN109270429B (zh) | 一种多通道高低温接口电路板噪声测量方法 | |
JP2007024718A (ja) | 半導体特性測定装置の制御方法および制御プログラム | |
US7616014B1 (en) | Pulsed I-V measurement method and apparatus | |
KR101823762B1 (ko) | 집적 회로를 테스트하는 디바이스 및 방법 | |
JP2012013446A (ja) | ピンエレクトロニクス回路およびそれを用いた試験装置 | |
JP2009156580A (ja) | 入力容量測定回路 | |
JP2009115745A (ja) | 電流検出回路及び電流検出回路検査方法 | |
TW201621333A (zh) | 用於裝置的測試器、操作開關電路的方法、以及測試裝置的方法 | |
KR101851968B1 (ko) | 전압 변성기 비교기의 평가 장치 | |
JP4473093B2 (ja) | 抵抗測定装置および抵抗測定方法 | |
Solve et al. | The leakage resistance to ground of a NIST Programmable Josephson Voltage Standard | |
JP2002156403A (ja) | 電子デバイスの試験装置 | |
US7205773B1 (en) | Method for calibrating a pulsed measurement system | |
RU153465U1 (ru) | Стенд для поверки электронных счётчиков электроэнергии постоянного тока |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110127 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110201 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110225 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110302 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110324 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110329 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110502 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110829 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110901 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110927 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110930 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111024 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20111024 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20111024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120626 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120629 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120821 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120905 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |