KR20070038412A - 이엠아이 필터 - Google Patents

이엠아이 필터 Download PDF

Info

Publication number
KR20070038412A
KR20070038412A KR1020060095343A KR20060095343A KR20070038412A KR 20070038412 A KR20070038412 A KR 20070038412A KR 1020060095343 A KR1020060095343 A KR 1020060095343A KR 20060095343 A KR20060095343 A KR 20060095343A KR 20070038412 A KR20070038412 A KR 20070038412A
Authority
KR
South Korea
Prior art keywords
resistor
main
emi filter
output terminal
coupling
Prior art date
Application number
KR1020060095343A
Other languages
English (en)
Other versions
KR100824114B1 (ko
Inventor
도모키 이노우에
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20070038412A publication Critical patent/KR20070038412A/ko
Application granted granted Critical
Publication of KR100824114B1 publication Critical patent/KR100824114B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H1/0007—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network of radio frequency interference filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/075—Ladder networks, e.g. electric wave filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Filters And Equalizers (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은, EMI 필터의 삽입손실을 작게하면서 ESD 내량을 크게 한다.
EMI 필터(20)는 입력단자(Vin), 출력단자(Vout), 저항(R1) 및, 다이오드(D1,D2)를 포함한다. 저항(R1)은 폴리실리콘 저항(Rp)과 링 저항(R11,R12)으로 이루어진다. 폴리실리콘 저항(Rp)은 입력 및 출력단자(Vin,Vout) 사이에 연결된다. 링 저항(R11,R12)은 각각 소정 거리에서 폴리실리콘 저항의 일단 및 타단측 상에 제공된다. 더욱이, 다이오드(D1)는 각각 입력단자(Vin)와 기준전위(Vss)에 연결된 캐소드 및 애노드 전극을 갖는다. 마찬가지로, 다이오드(D2)는 각각 출력단자(Vout)와 기준전위(Vss)에 연결된 캐소드 및 애노드 전극을 갖는다. 링 저항(R11,R12)은 폴리실리콘 저항(Rp)에 전자계적으로 결합되도록 구형 형상이다. 고주파 신호가 입력단자(Vin)에 인가될 때, 폴리실리콘 저항(Rp)을 통해 흐르는 저항은 자계를 발생시켜 링 저항(R11,R12)이 전자계적으로 전류를 유도하게 된다.

Description

이엠아이 필터{EMI FILTER}
도 1은 본 발명의 실시예 l에 따른 EMI 필터를 나타낸 회로도,
도 2는 본 발명의 실시예 1에 따른 EMI 필터를 나타낸 상면도,
도 3은 본 발명의 실시예 1에 따른 도 2의 III-III선에 따르는 확대 단면도,
도 4는 본 발명의 실시예 1에 따른 도 2의 IV-IV선에 따르는 확대 단면도,
도 5는 본 발명의 실시예 1에 따른 EMI 필터의 진폭과 주파수의 관계를 나타낸 특성도,
도 6은 본 발명의 실시예 2에 따른 EMI 필터를 나타낸 단면도,
도 7은 본 발명의 실시예 3에 따른 EMI 필터를 나타낸 상면도,
도 8은 본 발명의 실시예 4에 따른 EMI 필터를 나타낸 회로도,
도 9는 본 발명의 실시예 5에 따른 EMI 필터를 나타낸 회로도이다.
[부호 설명]
1 --- P형 반도체기판
2 --- N+ 애노드층
3 --- P+ 반전방지층
4 --- 절연막
5 --- 개구부
6, 6a∼6d --- N+ 폴리실리콘막
7 --- 콘택트 개구부
8 --- 캐소드 전극
9 --- 애노드 전극
10a∼10d --- N+층
11 --- 자계
20, 20a, 20b, 20c --- EMI 필터
C1 --- 콘덴서
D1, D2 --- 다이오드
R1, R1a, R1b, R2, R3 --- 저항
Rp --- 폴리실리콘 저항
R11, R1la, R12, R12a, R1lb∼R13b, R21b∼R23b --- 링 저항
Vin --- 입력단자
Vout --- 출력단자
Vss --- 저전위측 전원(접지)
본 발명은, EMI(Electro Magnetic Interference) 필터에 관한 것으로, 특히 ESD(Electro-Static Discharge) 보호다이오드를 갖는 EMI 필터에 관한 것이다.
반도체 집적회로의 고집적화, 고기능화의 진전에 수반해서, 전자기기로부터 발생하는 복사 노이즈를 억제하는 EMI 필터가 여러 가지의 분야에 이용되고 있다. 근년, 이러한 EMI 필터에 ESD 보호 기능을 부가시켜, 복사 노이즈를 저감시키면서 외부 고전압 서지로부터 소자 파괴를 방지하는 ESD 보호 부착 EMI 필터가 개발되고 있다. EMI 필터로는 저항 및 용량으로 구성되는 RC형, 인덕터 및 용량으로 구성되는 LC형, 인덕터형, 콘덴서형 등이 있고, 일반적인 신호선, 고속 신호선 및, 전원선 등에 적용된다.
ESD 보호용으로서는, 외부고전압 서지에 대한 보호 능력이 높은 제너다이오드 등이 이용되고 있다. 그리고, ESD 보호 다이오드의 용량 성분을 콘덴서로서 이용해서 ESD의 발생이 없는 통상시에는, 이 용량과 저항으로 구성되는 필터에 의해 복사 노이즈를 억제하는 LPF(Low Pass Filter) 등이 개발되고 있다 (예컨대, 비특허문헌 1 참조).
그런데, 상기한 RC형 등의 EMI 필터에 있어서, 삽입손실을 저감하는 목적으로 저주파대에서의 임피던스를 작게 한 저항을 이용한 경우, 외부고전압 서지 인가시에 ESD 보호 다이오드 및 저항에 큰 전류가 흐르므로, 소정의 ESD 내량을 유지할 수 없게 된다고 하는 문제점이 있다. 한편, 저주파대에서의 임피던스가 큰 저항 을 이용한 경우, 소정의 ESD 내량을 유지할 수는 있지만 소정의 삽입 손실을 유지할 수가 없게 된다고 하는 문제점이 있다.
[비특허 문헌 1] Vishay사, Datasheet, "GTF701-HS3(2 Line EMI-Filter with ESD-Protect ion)"
본 발명은, 삽입손실(insertion loss)이 작으면서 ESD 내량이 큰 EMI 필터를 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 본 발명에 따른 EMI 필터는, DC로부터 소정 주파수까지의 범위로 되는 제1입력신호와 소정 주파수 보다 낮지 않은 범위의 제2입력신호가 공급되는 입력단자와; 출력단자; 입력단자와 출력단자 사이에 연결된 주저항; 주저항이 제1입력신호를 출력단자로 전달할 때 전류를 전자계적으로 유도하도록 소정 거리에서 주저항을 따라 제공되는 제1결합저항 및; 각각 입력단자와 기준전위에 연결된 캐소드 및 애노드 전극을 갖춘 제1다이오드를 구비하여 구성된 것을 특징으로 한다.
또한, 본 발명의 다른 실시예에 따른 EMI 필터는, DC로부터 소정 주파수까지의 범위로 되는 제1입력신호와 소정 주파수 보다 낮지 않은 범위의 제2입력신호가 공급되는 입력단자와; 출력단자; 입력단자에 연결된 제1주저항; 입력 및 출력단자 에 관하여 제1주저항에 직렬로 연결된 제2주저항; 제1주저항이 제1입력신호를 출력단자로 전달할 때 전자계적으로 전류를 유도하도록 소정 거리에서 제1주저항의 일측 상에 제공된 제1결합저항; 제1주저항이 제1입력신호를 출력단자로 전달할 때 전자계적으로 전류를 유도하도록 소정 거리에서 제1주저항의 타측 상에 제공된 제2결합저항; 제2주저항이 제1입력신호를 출력단자로 전달할 때 전자계적으로 전류를 유도하도록 소정 거리에서 제2주저항의 일측 상에 제공된 제3결합저항; 제2주저항이 제1입력신호를 출력단자로 전달할 때 전자계적으로 전류를 유도하도록 소정 거리에서 제2주저항의 타측 상에 제공된 제4결합저항; 각각 입력단자와 기준전위에 연결된 캐소드 및 애노드 전극을 갖춘 제1다이오드; 각각 출력단자와 기준전위에 연결된 캐소드 및 애노드 전극을 갖춘 제2다이오드 및; 제1 및 제2주저항의 연결 노드와 기준전위 사이에 연결된 캐패시터를 구비하여 구성된 것을 특징으로 한다.
또한, 본 발명의 또 다른 실시예에 따른 EMI 필터는, DC로부터 소정 주파수까지의 범위로 되는 제1입력신호와 소정 주파수 보다 낮지 않은 범위의 제2입력신호가 공급되는 입력단자와; 출력단자; 입력단자에 연결된 제1주저항; 입력 및 출력단자에 관하여 제1주저항에 직렬로 연결된 제2주저항; 제1주저항이 제1입력신호를 출력단자로 전달할 때 전자계적으로 전류를 유도하도록 소정 거리에서 제1주저항의 일측 상에 제공된 제1결합저항; 제1주저항이 제1입력신호를 출력단자로 전달할 때 전자계적으로 전류를 유도하도록 소정 거리에서 제1주저항의 타측 상에 제공된 제2결합저항; 제2주저항이 제1입력신호를 출력단자로 전달할 때 전자계적으로 전류를 유도하도록 소정 거리에서 제2주저항의 일측 상에 제공된 제3결합저항; 제2주저항 이 제1입력신호를 출력단자로 전달할 때 전자계적으로 전류를 유도하도록 소정 거리에서 제2주저항의 타측 상에 제공된 제4결합저항 및; 제1 및 제2주저항의 연결 노드와 기준전위 사이에 연결된 다이오드를 구비하여 구성된 것을 특징으로 한다.
이하, 본 발명의 실시예에 대해 도면을 참조하면서 설명한다.
이하 설명에 있어서 저항이라는 용어로 표현된 구성요소는 그 실제 기능이 저항과 인덕턴스를 함께 포함하는 기능을 갖추고 있는 구성요소이다.
(실시예 1)
먼저, 본 발명의 실시예 1에 따른 ESD 보호 다이오드 부착 EMI 필터에 대해 도면을 참조해서 설명한다. 도 1은 EMI 필터를 나타낸 회로도, 도 2는 EMI 필터를 나타낸 상면도, 도 3은 도 2의 III-III선에 따른 확대 단면도, 도 4는 도 2의 IV-IV선에 따른 확대 단면도이다. 본 실시예에서는, ESD 보호 다이오드로 제너다이오드를 이용하고 있다.
도 1에 나타낸 바와 같이, EMI 필터(20)에는, 다이오드(D1), 다이오드(D2) 및, 저항(R1)이 설치되어 있다. EMI 필터(20)는, 통상시, 입력단자(Vin)로부터 입력되는 신호가 소정의 통과 대역(소정의 주파수 이하)이면 통과시켜 출력단자(Vout)로부터 그 신호를 출력하고, 소정의 차단 대역(소정의 주파수 이상)이면 그 신호를 컷하는 RC형 LPF(Low Pass Filter)이다. 그리고, EMI 필터(20)는, ESD 발생시, 입력단자(Vin)로부터 입력되는 ESD 펄스신호인 외부고전압 서지를 다이오드(D1 및 D2)에 의해 대폭 강압해서 출력단자(Vout)측에 설치되어 있는 기술하지 않은 소자나 집적회로의 정전파괴 또는 정전열화를 방지한다. 또한, RC형 LPF는 코일 등의 인덕터와 저항으로 구성되는 LC형 LPF와 비교해서 반도체 집적회로로서 일체화하기 쉬워 필터의 점유 면적을 작게 할 수 있다.
다이오드(D1)는 캐소드가 입력단자(Vin)측에 접속되고, 애노드가 접지로서의 저전위측 전원(Vss)에 접속된 제너다이오드로, 통상 동작시 다이오드 용량이 콘덴서로서 작용한다.
저항(R1)은 일단이 입력단자(Vin) 및 다이오드(D1)의 캐소드에 접속되고, 타단이 출력단자(Vout) 및 다이오드(D2)의 캐소드에 접속되어 있다. 입력단자(Vin)에 고주파 신호가 입력된 경우, 저항(R1)은 신호를 전송하는 전송선로로 간주할 수가 있어, 회로 모델로서 저항(R), 인덕터(L) 및, 콘덴서(C)로 구성되는 것으로 나타낼 수가 있다. 또한, 저항(R1)의 상세한 구성 및 구조에 대해서는 후에 상세히 설명한다.
다이오드(D2)는 캐소드가 출력단자(Vout)측에 접속되고, 애노드가 접지로서의 저전위측 전원(Vss)에 접속된 제너다이오드로, 통상 동작시 다이오드 용량이 콘덴서로서 작용한다.
도 2에 나타낸 바와 같이, EMI 필터(20)는 다이오드(D1), 다이오드(D2), 폴리실리콘 저항(Rp), 링 저항(R11) 및, 링 저항(R12)으로 구성되어 있다. 여기서, 폴리실리콘 저항(Rp), 링 저항(R11) 및, 링 저항(R12)은 저항(R1)을 구성하고 있다.
다이오드(D1) 및 다이오드(D2)는 원형상의 콘택트 개구부(7) 및 원형상의 캐소드 전극(8)을 가지고 있다. 콘택트 개구부(7)는 캐소드 전극(8)의 내부에 설치 되어 있다.
폴리실리콘 저항(Rp)은 스트라이프 형상을 갖고, 일단이 다이오드(D1)의 캐소드 전극(8)에 접속되며, 타단이 다이오드(D2)의 캐소드 전극(8)에 접속되어, 입력단자(Vin)로부터 입력되는 신호를 출력단자(Vout)로 전하는 저항으로서 기능한다.
링 저항(R11) 및 링 저항(R12)은 구형(矩形) 루프 형상을 갖고, 폴리실리콘 저항(Rp)의 양측에 병렬해서 소정 거리 이간되어 각각 설치되어 있다.
여기서, 입력단자(Vin)에 신호가 입력되면 폴리실리콘 저항(Rp)에 출력단자(Vout) 방향으로 전류가 흐른다. 이 신호가 고주파 신호인 경우, 폴리실리콘 저항(Rp) 주변에 자계가 발생해서 링 저항(R11) 및 링 저항(R12)에 유도 전류가 생성된다. 또한, 자계에 대한 설명은 후술한다.
이 유도 전류는 링 저항(R11) 및 폴리실리콘 저항(Rp)과, 링 저항(R12) 및 폴리실리콘 저항(Rp)의 간격이 좁을수록 큰 값으로 된다. 또, 폴리실리콘 저항(Rp)과 서로 대항하는 부분의 링 저항(R11) 및 링 저항(R12)의 길이가 길수록 폴리실리콘 저항(Rp)에 흐르는 전류에 영향을 미치고, 예컨대 길수록 폴리 실리콘 저항에 흐르는 전류를 억제한다. 한편, 이 신호가 DC로부터 저주파 대역인 경우, 링 저항(R11) 및 링 저항(R12)에 유도 전류가 생성되지 않는다.
이 때문에, 폴리실리콘 저항(Rp)에 흐르는 전류는 고주파 대역인 경우에는 DC로부터 저주파 대역인 경우와 비교해서 감소한다. 즉, 폴리실리콘 저항(Rp)의 임피던스는 고주파 대역인 경우, 저주파 대역인 경우와 비교해서 커지게 된다.
도 3 에 나타낸 바와 같이, EMI 필터(20)에서는 P형 반도체기판(1)의 표면(제1주면)에는 N+ 애노드층(2) 및 P+ 반전방지층(3)이 선택적으로 형성되어 있다. N+ 애노드층(2)과 P+ 반전방지층(3)은 소정 거리 이간 형성되어 있다. P+ 반전방지층(3)은 다이오드(D1), 다이오드(D2)에 역방향 전압이 인가되었을 때, P형 반도체기판(1)의 표면이 N형 반전하는 것을 방지한다.
이 N+ 애노드층(2) 및 P+ 반전방지층(3)을 덮는 절연막(4)에 개구부(5)가 N+ 애노드층(2)의 일부를 노출하도록 설치되어 있다. 이 노출된 N+ 애노드층(2), 그 주변의 절연막(4) 상 및, 다이오드(D1)의 N+ 애노드층(2)과 다이오드(D2)의 N+ 애노드층(2) 사이의 절연막(4) 상에는 폴리실리콘 저항(Rp)으로서의 N+ 폴리실리콘막(6)이 형성되어 있다.
여기서, N+ 애노드층(2)은 N+ 폴리실리콘막(6)으로부터의 고온 열확산으로 형성하고 있지만, 이온 주입 프로세스 및 고온 열처리 프로세스를 이용해서 형성해도 된다. 이 경우, N+ 애노드층(2)의 표면 농도를 N+ 폴리실리콘막(6)의 N형 불순물 농도와는 별도로 설정할 수가 있다.
이 N+ 폴리실리콘막(6)을 덮는 절연막(4)에, 콘택트 개구부(7)가 N+ 폴리실리콘막(6)의 일부를 노출하도록 설치되어 있다. 이 노출된 N+ 폴리실리콘막(6) 상 에는 다이오드(D1)의 캐소드 전극(8) 및 다이오드(D2)의 캐소드 전극(8)이 형성되어 있다.
또, P형 실리콘 기판(1)의 이면(제2주면)에는 애노드 전극(9)이 형성되어 있다. 여기서, 애노드 전극(9)과 P형 실리콘 기판이 직접 접하고 있지만, 이 사이에 P+ 층을 설치해도 된다.
도 4에 나타낸 바와 같이, EMI 필터(20)에서는, P+ 반전방지층(3)의 표면(제1주면)에 선택적으로 N+ 층(lOa∼10d)이 설치되어 있다. N+ 층(lOa) 및, N+ 층(lOb)은 링 저항(R11)을 구성하고, N+ 층(10c) 및 N+ 층(10d)은 링 저항(R12)을 구성하고 있다. 그리고, 입력단자(Vin)에 고주파 신호가 입력되면, 출력단자(Vout) 방향을 향해 폴리실리콘 저항(Rp) 중에 전류가 생성되어 폴리실리콘 저항(Rp) 주변에 자계가 발생한다.
다음에, ESD 보호 다이오드 부착 EMI 필터의 특성에 대해, 도 5를 참조해서 설명한다. 도 5는 EMI 필터의 진폭과 주파수의 관계를 나타낸 특성도로, 도면 중 실선 (a)는 본 실시예의 특성을 나타내고, 파선 (b)는 종래의 특성을 나타낸다. 여기서, 종래의 EMI 필터에서는, 저항의 양측에 링 저항이 설치되어 있지 않다.
도 5에 나타낸 바와 같이, 종래에는 RC형 LPF를 구성하는 저항의 값을 작게 설정하고 있다. 이 때문에, 통과 대역(저주파측)에서의 삽입손실을 작게 할 수 있지만, 차단 대역(고주파측)에서의 차단 능력으로서의 진폭을 부(負)측으로 크게 할 수가 없다. 즉, 신호 차단 능력이 낮다. 또, 저항의 값이 작기 때문에 외부고전압 서지가 단자에 인가되면 다이오드 및 저항에 비교적 큰 전류가 흐르므로, ESD 내량을 유지할 수 없다.
한편, 본 실시예에서는 RC형 LPF를 구성하는 폴리실리콘 저항(Rp)의 값을 종래와 마찬가지로 작게 설정하고 있다. 이 때문에, 통과 대역(저주파측)에서의 삽입손실을 종래와 마찬가지로 작게 할 수 있다. 그리고, RC형 LPF를 구성하는 폴리실리콘 저항(Rp)의 양측에 링 저항(R11) 및 링 저항(R12)을 설치하고 있기 때문에, 입력단자(Vin)에 ESD 펄스신호인 외부고전압 서지 또는 고주파 신호가 입력되면, 출력단자(Vout) 방향을 향해 폴리실리콘 저항(Rp) 중에 전류가 생성되어, 병행해서 설치된 링 저항(R11) 및 링 저항(R12)에 유도 전류가 발생한다. 이 때문에, 고주파 영역에서의 폴리실리콘 저항(Rp)의 임피던스의 값을 크게 할 수가 있어, 차단 대역(고주파측)에서의 차단 능력으로서의 진폭을 부측에 크게 할 수 있다. 즉, 종래 보다 신호 차단 능력을 향상시킬 수 있다. 또, 외부고전압 서지가 단자에 인가된 경우, 저항(R1)의 고주파 영역의 임피던스의 값이 크기 때문에, 다이오드(D1), 다이오드(D2) 및, 저항(R1)에 비교적 작은 전류가 밖에 흐르지 않아, ESD 내량을 유지할 수 있다.
또한, EMI 필터(20)의 ESD 내량을 향상시켜, 차단 대역에서의 차단 능력을 향상시키기 위해, 저항(R1)의 저항값을 크게 한 경우, 통과 대역에서의 삽입손실이 열화되어 소정의 규격을 만족할 수 없다고 하는 문제가 발생한다.
상기한 바와 같이, 본 실시예의 EMI 필터에서는 폴리실리콘 저항(Rp), 링 저 항(R11), 링 저항(R12)으로 구성되는 저항(R1)과, ESD 발생시에 보호 다이오드로서 기능하고, 통상 사용시에 EMI 필터의 콘덴서로서 기능하는 다이오드(D1) 및 다이오드(D2)가 설치되어 있다. 폴리실리콘 저항(Rp)은 일단이 다이오드(D1)의 캐소드 전극(8)에 접속되고, 타단이 다이오드(D2)의 캐소드 전극(8)에 접속된 EMI 필터의 저항으로서 기능한다. 링 저항(R11) 및 링 저항(R12)은 폴리실리콘 저항(Rp)의 양측에 병렬해서 소정 거리 이간되어 각각 설치되어 있다. 입력단자(Vin)에 ESD 펄스 신호인 외부고전압 서지나 고주파 신호가 입력되면, 폴리실리콘 저항(Rp) 주변에 자계가 발생하여 링 저항(R11) 및 링 저항(R12)에 유도 전류가 생성된다.
이 때문에, 입력단자(Vin)에 저주파 신호가 입력된 경우, 폴리실리콘 저항(Rp)의 임피던스를 작게 할 수 있어 입력단자(Vin)에 ESD 펄스 신호인 외부고전압 서지나 고주파 신호가 입력된 경우, 폴리실리콘 저항(Rp)의 임피던스를 크게 할 수가 있다.
따라서, 통상 사용시, 입력단자(Vin)에 DC로부터 소정 주파수까지의 신호(통과 대역 신호)가 입력된 경우에 삽입손실을 작게 할 수 있어, 입력단자(Vin)에 소정 주파수 이상의 고주파 신호(차단 대역 신호)가 입력된 경우에 진폭을 부측으로 크게 할 수 있고, 이 신호를 종래 보다 차단할 수가 있다. 그리고, ESD 발생시, 폴리실리콘 저항(Rp)에 흐르는 전류를 억제할 수가 있으므로 ESD 내량을 유지할 수가 있다.
또한, 본 실시예에서는 링 저항(R11 및 R12)을 구형 루프 형상으로 하고 있지만, 원형 루프 형상, 누에형 루프 형상, 또는 계란형 루프 형상 등으로 해도 된 다. 또, N+ 폴리실리콘막(6)을 저항으로서 이용하고 있지만, 폴리실리콘 저항(Rp) 이외의 폴리사이드 저항, 서밋(cermet) 저항, 또는 금속 박막 저항 등을 이용해도 된다.
(실시예 2)
다음에, 본 발명의 실시예 2에 따른 ESD 보호 다이오드 부착 EMI 필터에 대해, 도면을 참조해서 설명한다. 도 6은 EMI 필터를 나타낸 단면도이다. 본 실시예에서는 링 저항을 필드 상에 형성하고 있다.
이하, 실시예 1과 동일한 구성 부분에는 동일한 참조부호를 붙이고 그에 대한 상세한 설명은 생략하며, 다른 부분만 설명한다.
도 6에 나타낸 바와 같이, EMI 필터(20a)에서는 P+ 층(3) 상에 절연막(4)을 매개로 N+ 폴리실리콘막(6a∼6d) 및, 폴리실리콘 저항(Rp)이 선택적으로 각각 형성되어 있다. 저항(R1a)은 폴리실리콘 저항(Rp), 링 저항(R11a) 및, 링 저항(R12a)으로 구성되어 있다. N+ 폴리실리콘막(6a) 및 N+ 폴리실리콘막(6b)은 링 저항(R11a)을 구성하고, N+ 폴리실리콘막(6c) 및 N+ 폴리실리콘막(6d)은 링 저항(R12a)을 구성하고 있다. 링 저항(R11a) 및 링 저항(R12a)은 실시예 1과 마찬가지로 구형 루프 형상을 갖추고, 폴리실리콘 저항(Rp)과 서로 대항해서 병렬로 설치되어 있다. 또한, EMI 필터(20a)는 저항(R1a), 다이오드(D1) 및, 다이오드(D2)로 구성되어 있지만, 다이오드(D1) 및 다이오드(D2)에 대한 설명은 생략한다.
상기한 바와 같이, 본 실시예의 EMI 필터에서는 폴리실리콘 저항(Rp)과 필드 상의 N+ 폴리실리콘막으로 구성되는 링 저항(R11a) 및 링 저항(R12a)으로 구성되는 저항(R1a)과, ESD 발생시에 보호 다이오드로서 기능하고 통상 사용시에 EMI 필터의 콘덴서로서 기능하는 다이오드(D1) 및 다이오드(D2)가 설치되어 있다. 폴리실리콘 저항(Rp)은 일단이 다이오드(D1)의 캐소드 전극(8)에 접속되고, 타단이 다이오드(D2)의 캐소드 전극(8)에 접속된 EMI 필터의 저항으로서 기능한다. 링 저항(R11a) 및 링 저항(R12a)은 폴리실리콘 저항(Rp)의 양측에 병렬해서 소정 거리 이간해서 각각 설치되어 있다. 입력단자(Vin)에 ESD 펄스 신호인 외부고전압 서지나 고주파 신호가 입력되면, 폴리실리콘 저항(Rp) 주변에 자계가 발생해서 링 저항(R11a) 및 링 저항(R12a)에 유도 전류가 생성된다.
이 때문에, 입력단자(Vin)에 저주파 신호가 입력된 경우, 폴리실리콘 저항(Rp)의 임피던스를 작게 할 수 있고, 입력단자(Vin)에 ESD 펄스 신호인 외부고전압 서지나 고주파 신호가 입력된 경우, 폴리실리콘 저항(Rp)의 임피던스를 크게 할 수가 있다.
따라서, 통상 사용시, 입력단자(Vin)에 DC로부터 소정의 주파수까지의 신호(통과 대역 신호)가 입력된 경우에 삽입손실을 작게 할 수 있고, 입력단자(Vin)에 소정 주파수 이상의 고주파 신호(차단 대역 신호)가 입력된 경우에 진폭을 부측으로 크게 할 수 있어 이 신호를 종래 보다 차단 할 수가 있다. 그리고, ESD 발생시, 폴리실리콘 저항(Rp)에 흐르는 전류를 억제할 수가 있으므로 ESD 내량을 유지 할 수가 있다. 더욱이, 링 저항(R11a) 및 링 저항(R12a)은 필드 상의 N+ 폴리실리콘막으로 구성되어 있으므로, 확산 저항을 이용한 실시예 1 보다 고저항화가 용이하고, 패턴폭을 미세하게 할 수 있어, 실시예 1 보다 점유 면적을 작게 할 수 있다.
또한, 본 실시예에서는 링 저항(R11a) 및 링 저항(R12a)에 N+ 폴리실리콘막(6)을 이용하고 있지만, 폴리사이드 저항, 서밋 저항, 또는 금속 박막 저항 등을 이용해도 된다.
(실시예 3)
다음에, 본 발명의 실시예 3에 따른 ESD 보호 다이오드 부착 EMI 필터에 대해, 도면을 참조해서 설명한다. 도 7은 EMI 필터를 나타낸 상면도이다. 본 실시예에서는 링 저항의 수를 변경하고 있다.
이하, 실시예 1과 동일한 구성 부분에는 동일한 참조부호를 붙이고, 그에 대한 상세한 설명은 생략하며, 다른 부분만 설명한다.
도 7에 나타낸 바와 같이, EMI 필터(20b)는 다이오드(D1), 다이오드(D2), 폴리실리콘 저항(Rp), 링 저항(R11b∼R13b) 및, 링 저항(R2lb∼R23b)으로 구성되어 있다. 여기서, 폴리실리콘 저항(Rp), 링 저항(R11b∼R13b) 및, 링 저항(R2lb∼R23b)은 저항(R1b)을 구성하고 있다.
링 저항(R11b∼R13b)은 원형 루프 형상을 갖추고, 폴리실리콘 저항(Rp)의 한쪽 측에 병렬해서 소정 거리 이간되어 각각 설치되어 있다. 한편, 링 저항(R2lb ∼R23b)은 원형 루프 형상을 갖추고, 폴리실리콘 저항(Rp)의 다른쪽 측에 병렬해서 소정 거리 이간되어 각각 설치되어 있다. 여기서, 링 저항 간격은 일정하게 하는 것이 바람직하고, 링 저항(R11b∼R13b)과 폴리실리콘 저항(Rp)의 간격을 링 저항(R2lb∼R23b)과 폴리실리콘 저항(Rp)의 간격과 동일하게 하는 것이 바람직하다.
상기한 바와 같이, 본 실시예의 EMI 필터에서는 폴리실리콘 저항(Rp), 링 저항(R11b∼R13b), 링 저항(R2lb∼R23b)으로 구성되는 저항(R1b)과, ESD 발생시에 보호 다이오드로서 기능하고 통상 사용시에 EMI 필터의 콘덴서로서 기능하는 다이오드(D1) 및 다이오드(D2)가 설치되어 있다. 폴리실리콘 저항(Rp)은 일단이 다이오드(D1)의 캐소드 전극(8)에 접속되고, 타단이 다이오드(D2)의 캐소드 전극(8)에 접속된 EMI 필터의 저항으로서 기능한다. 링 저항(R11b∼R13b) 및, 링 저항(R21b∼R23b)은 폴리실리콘 저항(Rp)의 양측에 병렬해서 소정 거리 이간되어 각각 설치되어 있다. 입력단자(Vin)에 ESD 펄스 신호인 외부고전압 서지나 고주파 신호가 입력되면, 폴리실리콘 저항(Rp) 주변에 자계가 발생해서 링 저항(R11b∼R13b) 및, 링 저항(R22b∼R23b)에 유도 전류가 생성된다.
이 때문에, 입력단자(Vin)에 저주파 신호가 입력된 경우, 폴리실리콘 저항(Rp)의 임피던스를 작게 할 수 있고, 입력단자(Vin)에 ESD 펄스 신호인 외부고전압 서지나 고주파 신호가 입력된 경우, 폴리실리콘 저항(Rp)의 임피던스를 크게 할 수가 있다.
따라서, 통상 사용시, 입력단자(Vin)에 DC로부터 소정의 주파수까지의 신호(통과 대역 신호)가 입력된 경우에 삽입손실을 작게 할 수 있고, 입력단자(Vin)에 소정 주파수 이상의 고주파 신호(차단 대역 신호)가 입력된 경우에 진폭을 부측으로 크게 할 수 있어, 이 신호를 종래보다 차단할 수가 있다. 그리고, ESD 발생시, 폴리실리콘 저항(Rp)에 흐르는 전류를 억제할 수가 있기 때문에 ESD 내량을 유지할 수가 있다.
또한, 본 실시예에서는 링 저항을 폴리실리콘 저항(Rp)의 양측에 각각 3개 설치하고 있지만, 각각 2개, 또는 4개 이상 설치해도 된다.
(실시예 4)
다음에, 본 발명의 실시예 4에 따른 ESD 보호 다이오드 부착 EMI 필터에 대해 도면을 참조해서 설명한다. 도 8은 EMI 필터를 나타낸 회로도이다. 본 실시예에서는, 저항의 수를 변경하고, 콘덴서를 추가하고 있다.
이하, 실시예 1과 동일한 구성 부분에는 동일한 참조부호를 붙이고 그에 대한 상세한 설명을 생략하며, 다른 부분만 설명한다.
도 8에 나타낸 바와 같이, EMI 필터(20c)에는 다이오드(D1), 다이오드(D2), 저항(R2), 저항(R3) 및, 콘덴서(C1)가 설치되어 있다.
저항(R2)은 일단이 다이오드(D1)의 캐소드에 접속되고, 타단이 콘덴서(C1)의 일단 및 저항(R3)의 일단에 접속되어 있다. 그리고, 저항(R2)은 실시예 1과 마찬가지로 폴리실리콘 저항과 그 양측에 병렬 배치된 링 저항으로 이루어진다. 콘덴서(C1)는 타단이 접지로서의 저전위측 전원(Vss)에 접속되어 있다. 저항(R3)은 타단이 다이오드(D2)의 캐소드에 접속되어 있다. 그리고, 저항(R3)은 실시예 1과 마찬가지로 폴리실리콘 저항과 그 양측에 병렬 배치된 링 저항으로 이루어진다. 여기서, EMI 필터(20c)는 통상 동작시, 다이오드(D1)의 용량, 다이오드(D2)의 용량, 콘덴서(C1)의 용량, 저항(R2) 및, 저항(R3)으로 구성되는 RC형 LPF(Low Pass FiIter)로서 기능한다. 한편, ESD 발생시, 외부고전압 서지를 다이오드(D1 및 D2)가 대폭 강압해서 출력단자(Vout) 측으로 출력한다.
상기한 바와 같이, 본 실시예의 EMI 필터에서는, 폴리실리콘 저항과 그 양측에 병렬 배치 된 링 저항으로 구성되는 저항(R2)과, 폴리실리콘 저항과 그 양측에 병렬 배치된 링 저항으로 구성되는 저항(R3), ESD 발생시에 보호 다이오드로서 기능하는 다이오드(D1)와 다이오드(D2) 및, 콘덴서(C1)가 설치되어 있다. 입력단자(Vin)에 ESD 펄스 신호인 외부고전압 서지나 고주파 신호가 입력되면, 저항(R2) 및 저항(R3) 내부에 설치된 폴리실리콘 저항 주변에서 자계가 발생해서 저항(R2) 및 저항(R3) 내부에 설치된 링 저항에 유도 전류가 생성된다.
이 때문에, 입력단자(Vin)에 저주파 신호가 입력된 경우, 폴리실리콘 저항의 임피던스를 작게 할 수 있고, 입력단자(Vin)에 ESD 펄스 신호인 외부고전압 서지나 고주파 신호가 입력된 경우, 폴리실리콘 저항의 임피던스를 크게 할 수가 있다.
따라서, ESD 발생시, 폴리실리콘 저항에 흐르는 전류를 억제할 수가 있으므로 ESD 내량을 유지할 수가 있다. 그리고, 통상 사용시, 콘덴서(C1), 저항(R2) 및, 저항(R3)으로 구성되는 필터로서, 입력단자(Vin)에 DC로부터 소정 주파수까지의 신호(통과 대역 신호)가 입력된 경우에 삽입손실을 작게 하고, 입력단자(Vin)에 소정 주파수 이상의 고주파 신호(차단 대역 신호)가 입력된 경우에 진폭을 부측으로 크게 하며, 이 신호를 종래보다 차단할 수가 있다.
본 발명은, 상기 실시예로 한정되는 것이 아니고, 발명의 취지를 일탈하지 않는 범위에서 여러 가지로 변경해도 된다.
예컨대, 도 9에 나타낸 바와 같이, EMI 필터(20d)에는 입력단자 및 출력단자(Vin,Vout) 사이에 직렬로 연결된 저항(R2,R3)과, 캐소드 및 애노드 전극이 저항(R2,R3)의 연결노드와 저전위측 전원(Vss) 사이에 연결된 제너다이오드(D3)가 제공된다. 저항(R2,R3)은 도 4 및 도 6에 도시된 것과 동일한 구조 및 공정으로 형성된다. 저항(R2,R3)이 링 저항을 포함하는 한편 제너다이오드(D3)가 캐패시터로서 기능하므로, EMI 필터(20d)는 실질적으로 EMI 필터(20,20a,20b,20c)와 동일한 특성을 나타내도록 설계될 수 있다.
더욱이, 예컨대 EMI 필터를 양측에 링 저항이 배치된 저항을 2개 설치하고, 이 저항 사이에 ESD 보호 다이오드를 설치한 구성으로 해도 된다.
본 발명에 의하면, 삽입손실이 작으면서 ESD 내량이 큰 EMI 필터를 제공할 수 있다.

Claims (17)

  1. DC로부터 소정 주파수까지의 범위로 되는 제1입력신호와 소정 주파수 보다 낮지 않은 범위의 제2입력신호가 공급되는 입력단자와;
    출력단자;
    입력단자와 출력단자 사이에 연결된 주저항;
    주저항이 제1입력신호를 출력단자로 전달할 때 전류를 전자계적으로 유도하도록 소정 거리에서 주저항을 따라 제공되는 제1결합저항 및;
    각각 입력단자와 기준전위에 연결된 캐소드 및 애노드 전극을 갖춘 제1다이오드를 구비하여 구성된 것을 특징으로 하는 이엠아이(EMI) 필터.
  2. 제1항에 있어서, 각각 출력단자와 기준전위에 연결된 캐소드 및 애노드 전극을 갖춘 제2다이오드를 더 구비하여 구성된 것을 특징으로 하는 EMI 필터.
  3. 제1항에 있어서, 제1결합저항이 제2도전형 반도체층에 형성된 제1도전형 반도체로 이루어지고, 주저항이 제2도전형 반도체층 상에 제공된 절연층에 형성된 폴리실리콘으로 이루어진 것을 특징으로 하는 EMI 필터.
  4. 제1항에 있어서, 주저항 및 결합저항이 반도체 기판 상에 제공된 절연층에 형성된 폴리실리콘으로 이루어진 것을 특징으로 하는 EMI 필터.
  5. 제1항에 있어서, 주저항이 출력단자로 제1입력신호를 전달할 때, 전류를 유도하도록 소정 거리에서 주저항에 관하여 제1결합저항에 대면하여 제공된 제2결합저항을 더 구비하여 구성된 것을 특징으로 하는 EMI 필터.
  6. 제1항에 있어서, 제1결합저항이 구형, 원형, 누에형, 계란형 형상인 것을 특징으로 하는 EMI 필터.
  7. 제2항에 있어서, 제1 및 제2다이오드가 제너다이오드인 것을 특징으로 하는 EMI 필터.
  8. DC로부터 소정 주파수까지의 범위로 되는 제1입력신호와 소정 주파수 보다 낮지 않은 범위의 제2입력신호가 공급되는 입력단자와;
    출력단자;
    입력단자에 연결된 제1주저항;
    입력 및 출력단자에 관하여 제1주저항에 직렬로 연결된 제2주저항;
    제1주저항이 제1입력신호를 출력단자로 전달할 때 전자계적으로 전류를 유도하도록 소정 거리에서 제1주저항의 일측 상에 제공된 제1결합저항;
    제1주저항이 제1입력신호를 출력단자로 전달할 때 전자계적으로 전류를 유도하도록 소정 거리에서 제1주저항의 타측 상에 제공된 제2결합저항;
    제2주저항이 제1입력신호를 출력단자로 전달할 때 전자계적으로 전류를 유도하도록 소정 거리에서 제2주저항의 일측 상에 제공된 제3결합저항;
    제2주저항이 제1입력신호를 출력단자로 전달할 때 전자계적으로 전류를 유도하도록 소정 거리에서 제2주저항의 타측 상에 제공된 제4결합저항;
    각각 입력단자와 기준전위에 연결된 캐소드 및 애노드 전극을 갖춘 제1다이오드;
    각각 출력단자와 기준전위에 연결된 캐소드 및 애노드 전극을 갖춘 제2다이오드 및;
    제1 및 제2주저항의 연결 노드와 기준전위 사이에 연결된 캐패시터를 구비하여 구성된 것을 특징으로 하는 이엠아이(EMI) 필터.
  9. 제8항에 있어서, 제1 내지 제4결합저항은 제2도전형 반도체층에 형성된 제1 도전형 반도체층으로 이루어지고, 제1 및 제2주저항은 제2도전형 반도체층 상에 제공된 절연층에 형성된 폴리실리콘으로 이루어진 것을 특징으로 하는 EMI 필터.
  10. 제8항에 있어서, 제1 및 제2주저항과 제1 내지 제4결합저항은 반도체 기판 상에 제공된 절연층에 형성된 폴리실리콘으로 이루어진 것을 특징으로 하는 EMI 필터.
  11. 제8항에 있어서, 제1 내지 제4결합저항이 구형, 원형, 누에형, 계란형 형상인 것을 특징으로 하는 EMI 필터.
  12. 제8항에 있어서, 제1 및 제2다이오드가 제너다이오드인 것을 특징으로 하는 EMI 필터.
  13. DC로부터 소정 주파수까지의 범위로 되는 제1입력신호와 소정 주파수 보다 낮지 않은 범위의 제2입력신호가 공급되는 입력단자와;
    출력단자;
    입력단자에 연결된 제1주저항;
    입력 및 출력단자에 관하여 제1주저항에 직렬로 연결된 제2주저항;
    제1주저항이 제1입력신호를 출력단자로 전달할 때 전자계적으로 전류를 유도하도록 소정 거리에서 제1주저항의 일측 상에 제공된 제1결합저항;
    제1주저항이 제1입력신호를 출력단자로 전달할 때 전자계적으로 전류를 유도하도록 소정 거리에서 제1주저항의 타측 상에 제공된 제2결합저항;
    제2주저항이 제1입력신호를 출력단자로 전달할 때 전자계적으로 전류를 유도하도록 소정 거리에서 제2주저항의 일측 상에 제공된 제3결합저항;
    제2주저항이 제1입력신호를 출력단자로 전달할 때 전자계적으로 전류를 유도하도록 소정 거리에서 제2주저항의 타측 상에 제공된 제4결합저항 및;
    제1 및 제2주저항의 연결 노드와 기준전위 사이에 연결된 다이오드를 구비하여 구성된 것을 특징으로 하는 이엠아이(EMI) 필터.
  14. 제13항에 있어서, 제1 내지 제4결합저항은 제2도전형 반도체층에 형성된 제1도전형 반도체층으로 이루어지고, 제1 및 제2주저항은 제2도전형 반도체층 상에 제공된 절연층에 형성된 폴리실리콘으로 이루어진 것을 특징으로 하는 EMI 필터.
  15. 제13항에 있어서, 제1 및 제2주저항과 제1 내지 제4결합저항은 반도체 기판 상에 제공된 절연층에 형성된 폴리실리콘으로 이루어진 것을 특징으로 하는 EMI 필터.
  16. 제13항에 있어서, 제1 내지 제4결합저항이 구형, 원형, 누에형, 계란형 형상인 것을 특징으로 하는 EMI 필터.
  17. 제13항에 있어서, 제1 및 제2다이오드가 제너다이오드인 것을 특징으로 하는 EMI 필터.
KR1020060095343A 2005-10-05 2006-09-29 이엠아이 필터 KR100824114B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005292570A JP2007103724A (ja) 2005-10-05 2005-10-05 Ｅｍｉフィルタ
JPJP-P-2005-00292570 2005-10-05

Publications (2)

Publication Number Publication Date
KR20070038412A true KR20070038412A (ko) 2007-04-10
KR100824114B1 KR100824114B1 (ko) 2008-04-21

Family

ID=37995514

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060095343A KR100824114B1 (ko) 2005-10-05 2006-09-29 이엠아이 필터

Country Status (3)

Country Link
US (1) US7378900B2 (ko)
JP (1) JP2007103724A (ko)
KR (1) KR100824114B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101528459B1 (ko) * 2013-03-26 2015-06-12 주식회사 실리콘웍스 표시 장치용 소스 드라이버
US9881579B2 (en) 2013-03-26 2018-01-30 Silicon Works Co., Ltd. Low noise sensitivity source driver for display apparatus

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100951695B1 (ko) * 2007-12-24 2010-04-07 (주)페타리 아이솔레이터 및 그 제조 방법
JP5337395B2 (ja) * 2008-03-28 2013-11-06 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー ノイズフィルタ及びノイズフィルタ内蔵アンプ回路
US8089095B2 (en) * 2008-10-15 2012-01-03 Semiconductor Components Industries, Llc Two terminal multi-channel ESD device and method therefor
JP2010278243A (ja) * 2009-05-28 2010-12-09 Sanyo Electric Co Ltd 半導体保護装置
WO2011021411A1 (ja) * 2009-08-21 2011-02-24 株式会社村田製作所 Ｅｓｄ保護デバイス
US8941395B2 (en) * 2010-04-27 2015-01-27 3M Innovative Properties Company Integrated passive circuit elements for sensing devices
JP6302738B2 (ja) * 2014-05-07 2018-03-28 日本アンテナ株式会社 入力保護回路
CN104283201B (zh) * 2014-09-11 2017-02-15 北京大学 输入级esd保护电路
US10033347B2 (en) * 2015-05-21 2018-07-24 Steven E. Summer DC/DC electrical configuration for operating over a large span of input voltages
JP6212517B2 (ja) * 2015-06-29 2017-10-11 アンリツ株式会社 Ｅｓｄ保護回路
JP7244180B2 (ja) * 2019-03-26 2023-03-22 ラピスセミコンダクタ株式会社 電圧クランプ回路及び集積回路。
EP3858426A1 (en) * 2020-01-28 2021-08-04 Murata Manufacturing Co., Ltd. Biological-electrode protection modules and their fabrication methods

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173133A (ja) * 1996-12-12 1998-06-26 Fujitsu Ltd 半導体装置
US6304126B1 (en) 1997-09-29 2001-10-16 Stmicroelectronics S.A. Protection circuit that can be associated with a filter
FR2769142B1 (fr) * 1997-09-29 1999-12-17 Sgs Thomson Microelectronics Circuit de protection associable a un filtre
KR19990038893A (ko) * 1997-11-07 1999-06-05 윤종용 반도체 칩의 정전기 보호용 소자
TWI220787B (en) * 2003-10-24 2004-09-01 Asustek Comp Inc Electric device with electrostatic discharge protection structure thereof
JP2005167096A (ja) 2003-12-04 2005-06-23 Matsushita Electric Ind Co Ltd 半導体保護装置
JP4402944B2 (ja) * 2003-12-04 2010-01-20 パナソニック株式会社 半導体保護装置
JP2005228807A (ja) 2004-02-10 2005-08-25 Matsushita Electric Ind Co Ltd 回路保護装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101528459B1 (ko) * 2013-03-26 2015-06-12 주식회사 실리콘웍스 표시 장치용 소스 드라이버
US9881579B2 (en) 2013-03-26 2018-01-30 Silicon Works Co., Ltd. Low noise sensitivity source driver for display apparatus

Also Published As

Publication number Publication date
US20070096849A1 (en) 2007-05-03
US7378900B2 (en) 2008-05-27
KR100824114B1 (ko) 2008-04-21
JP2007103724A (ja) 2007-04-19

Similar Documents

Publication Publication Date Title
KR100824114B1 (ko) 이엠아이 필터
US6822295B2 (en) Overvoltage protection device using pin diodes
US7262681B2 (en) Integrated semiconductor inductor and method therefor
CN100481454C (zh) 半导体器件
JP3566512B2 (ja) 静電気保護回路
JPH02187093A (ja) 印刷配線板
KR20080085226A (ko) 집적 반도체 디바이스를 보호하기 위한 회로 장치, 집적 회로 소자 및 그 제조 방법
US6995450B2 (en) Semiconductor device with a frequency selective guard ring
US5835986A (en) Electrostatic discharge (ESD) structure and buffer driver structure for providing ESD and latchup protection for integrated circuit structures in minimized I/O space
JPH11168175A (ja) フィルタに係合できる保護回路
US7564101B2 (en) Semiconductor device for protecting a circuit formed on a semiconductor chip from destruction caused by an electrostatic discharge
CN109983576B (zh) 静电放电保护装置
JP2018032712A (ja) ノイズフィルタ、及び当該ノイズフィルタが形成された回路基板
US20080067602A1 (en) Multi-pad shared current dissipation with heterogenic current protection structures
US6684371B2 (en) Layout of semiconductor integrated circuit
JP2005011938A (ja) 高周波用電子回路及び高周波用電子回路へのチップ型三端子コンデンサの実装構造
US11043485B2 (en) Electronic device having semiconductor device with protective resistor
KR102480343B1 (ko) 전기적 충격 보호소자 및 이를 구비한 휴대용 전자장치
JPH0422004B2 (ko)
JP3487115B2 (ja) 静電気保護回路および静電気保護回路を具えた半導体装置
JP2004266044A (ja) 半導体装置
JPH06283673A (ja) 静電気放電保護構造体
US8299531B1 (en) CMOS ESD clamp with input and separate output voltage terminal for ESD protection
JP2010278243A (ja) 半導体保護装置
JP2000228824A (ja) 静電気対策回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120322

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee