KR101528459B1

KR101528459B1 - 표시 장치용 소스 드라이버

Info

Publication number: KR101528459B1
Application number: KR1020140030914A
Authority: KR
Inventors: 오광일; 한윤택; 전현규
Original assignee: 주식회사 실리콘웍스
Priority date: 2013-03-26
Filing date: 2014-03-17
Publication date: 2015-06-12
Also published as: KR20140117278A

Abstract

본 발명은 전원 잡음에 대하여 둔감한 표시 장치용 소스 드라이버를 개시하며, 소스 드라이버의 외부에서 유입되거나 내부에서 발생한 전원 잡음이 소스 드라이버의 동작에 영향을 미치는 것을 필터링하는 구성을 갖는다. 본 발명은 동일 신호선을 통하여 클럭 신호와 데이터 신호를 전송 받는 경우에 적용될 수 있으며, 고속 동작과 대화면 구현을 수행하는 표시 장치를 구동하는 소스 드라이버가 전원 잡음에 대하여 둔감한 특성을 갖도록 하기 위하여 실시될 수 있다.

Description

표시 장치용 소스 드라이버{SOURCE DRIVER FOR DISPLAY APPARATUS}

본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 고속으로 디스플레이 데이터를 처리하고 대화면을 구현하는 것을 안정적으로 수행하는 전원 잡음에 둔감한 표시 장치용 소스 드라이버에 관한 것이다.

화상을 디스플레이하기 위한 표시 장치로서 액정 표시 장치가 널리 보급되어 사용되고 있다.

종래의 액정 표시 장치는 데이터 신호를 처리하고 타이밍 제어 신호를 생성하는 타이밍 컨트롤러(Timing Controller) 및 타이밍 컨트롤러에서 전송되는 데이터 신호와 타이밍 제어 신호를 사용하여 표시 패널을 구동하는 패널 구동부를 포함한다.

패널 구동부는 데이터 신호를 처리하는 소스 드라이버와 소스 구동 신호가 표시 패널에 구동되는 것을 제어하는 게이트 드라이버를 포함한다. 상기한 타이밍 컨트롤러, 소스 드라이버 및 게이트 드라이버는 각각 집적회로로 구현될 수 있다.

소스 드라이버는 동작 특성상 화상을 표현하기 위한 전압을 특정 시간에 집중하여 표시 패널에 출력한다. 소스 드라이버는 표시 패널의 데이터 라인들을 구동하기 위한 많은 수의 출력 포트를 갖는다. 즉, 소스 드라이버는 많은 수의 출력포트에서 화상을 표현하기 위한 전압을 특정 시간에 집중하여 출력한다. 그러므로, 표시 패널을 구동할 때 큰 전원 잡음이 소스 드라이버에 발생하게 된다. 상기와 같이 내부에서 발생하는 전원 잡음이나 외부에서 유입되는 전원 잡음은 소스 드라이버의 동작에 영향을 미칠 수 있다.

종래의 액정 표시 장치에서 소스 드라이버는 데이터 신호의 전송 속도가 크게 빠르지 않고 표시 패널은 크기가 작았다. 그러므로, 소스 드라이버는 상기한 전원 잡음이 존재함에도 불구하고 데이터 신호를 검출하는데 어려움이 없었고 오작동이 발생할 염려가 없었다.

그리고, 종래의 액정 표시 장치에서 데이터 신호의 검출에 필요한 클럭 신호도 독립적인 신호선을 이용하여 타이밍 컨트롤러에서 소스 드라이버로 전송된다. 그러므로 소스 드라이버는 전원 잡음에 강한 특성을 가졌다.

한편, 대면적의 높은 리프레쉬율을 가지는 액정 표시 장치는 타이밍 컨트롤러와 소스 드라이버 사이의 데이터 신호의 송수신을 고속으로 수행할 필요성이 있다. 이를 위하여 액정 표시 장치는 다양한 인터페이스를 이용할 수 있으며, 일례로 클럭 신호가 데이터 신호에 임베드된 클럭 임베디드 데이터 시그널링(CEDS : Clock Embedded Data Signaling) 방식의 인터페이스가 예시될 수 있다. 즉, 타이밍 컨트롤러는 클럭 신호가 데이터 신호에 임베드된 클럭 임베디드 데이터 신호(이하, 'CED 신호'라 함)를 소스 드라이버에 전송한다.

상기한 CEDS 방식의 인터페이스 환경에서, 소스 드라이버는 CED 신호를 수신하고, CED 신호에서 클럭 신호와 데이터 신호를 복원하며, 복원된 클럭 신호를 사용하여 데이터 신호를 처리하여 소스 구동 신호로 출력한다. 그러나, 상기한 CEDS 방식 인터페이스 환경에서, 소스 드라이버는 전원 잡음에 취약한 문제점을 갖는다.

소스 드라이버에 큰 전원 잡음이 발생하거나 유입되면, 소스 드라이버는 CED 신호에서 클럭 신호를 복원하고 데이터 신호를 검출하는 과정 중에 전원 잡음에 의하여 순간적으로 오작동할 가능성이 있다.

소스 드라이버가 전원 잡음에 의하여 오동작하는 것에 대하여 보다 상세히 예시하여 설명한다.

액정 표시 장치는 여러 전원 소스를 가지며, 특히 표시 패널의 구동을 위한 고 전압원을 갖는다.

이들 고 전압원은 동일 인쇄회로기판 상에 실장된 서로 다른 목적의 부품에 사용될 수 있으며, 전원 잡음은 각 부품에서 고 전압원에 의한 스위칭이 이루어질 때 발생할 수 있다.

예시로, 액정 표시 장치는 9V, 4.5V 및 24V 등의 고전압원을 가질 수 있다. 소스 드라이버는 CEDS 방식의 인터페이스를 위하여 클럭-데이터 복원 회로(Clock-Data Recovery Circuit)를 내장한다. 클럭-데이터 복원 회로는 CED 신호에서 클럭 신호와 데이터 신호를 복원하며 이를 위하여 사용하는 전압은 상대적으로 낮은 1.8V이다.

고 전압원의 10％ 수준으로 전원 잡음이 발생하여도, 전원 잡음은 0.9V, 0.45V 및 2.4V 등의 수준으로 발생할 수 있다. 이와 같은 전원 잡음이 소스 드라이버 내의 클럭-데이터 복원 회로에 영향을 주면, 클럭-데이터 복원 회로는 올바르게 데이터 신호를 감지하지 못하는 등의 오작동을 수행할 수 있다.

특히, 상기한 전원 잡음은 표시 패널의 구동을 위하여 소스 드라이버가 소스 구동 신호를 특정 시간에 집중하여 출력할 때 발생할 수 있다.

예시적으로, 소스 구동 신호의 출력을 위하여 고 전압원을 사용하는 소스 드라이버의 증폭기의 출력이 로우(Low)에서 하이(High)(예시적으로 9V)로 천이할 때, 접지 전압(GND)에 전원 잡음이 발생할 수 있다. 이와 같은 전원 잡음이 소스 드라이버의 클럭-데이터 복원복원 회로로 유입되면, 클럭-데이터 복원 회로에서 락(Lock) 페일(Fail)이 발생할 수 있다.

락(Lock) 상태는 CED 신호에서 복원된 클럭 신호가 안정적인 상태를 유지하면 복원된 상태의 클럭 신호가 지속적으로 출력하도록 설정되는 상태이다. 상기 락 페일은 클럭 신호가 안정적인 상태를 유지함에도 불구하고 전원 잡음의 영향에 의하여 락 상태가 해제되는 것을 의미한다.

상기한 전원 잡음이 유입되는 경우, 소스 드라이버는 클럭 신호가 안정적임에도 불구하고 락 페일에 의하여 락 상태가 해제되고 클럭 신호의 안정화를 위한 클럭 훈련을 수행하는 오작동을 수행할 수 있다.

일예로, 소스 드라이버의 증폭기의 출력 전압이 9V인 경우, 전원 잡음이 소스 드라이버의 증폭기 출력 전압의 5％ 수준인 0.451V로 발생하여도, 해당 시점에 소스 드라이버 내의 클럭-데이터 복원 회로에서 상기한 락 페일이 발생할 수 있다.

상기한 바와 같은 이유로 소스 드라이버는 고속 동작이나 대화면 구현을 위하여 전원 잡음에 둔감하게 설계할 필요성이 있다.

본 발명은 외부에서 유입되거나 내부에서 발생하는 전원 잡음에 둔감한 표시 장치용 소스 드라이버를 제공함을 목적으로 한다.

또한, 본 발명은 클럭-데이터 복원 회로가 전원 잡음에 대하여 안정성을 갖는 전원 잡음에 둔감한 표시 장치용 소스 드라이버를 제공함을 다른 목적으로 한다.

또한, 본 발명은 클럭 신호가 데이터 신호에 임베드된 CED 신호를 이용하는 CEDS 인터페이스 방식에서 전원 잡음에 대응한 필터 기능을 구현하여 전원 잡음에 둔감한 표시장치용 소스 드라이버를 제공함을 또다른 목적으로 한다.

또한, 본 발명은 전원 잡음에 민감한 클럭-데이터 복원 회로 내의 클럭 복원 회로 또는 클럭 복원 회로 내의 복원된 클럭 신호의 지연을 수행하는 지연 회로에 전원 잡음에 대응한 필터 기능을 구현한 표시 장치용 소스 드라이버를 제공함을 또다른 목적으로 한다.

본 발명에 따른 표시 장치용 소스 드라이버는, 동일 신호선을 통하여 전송되는 클럭 신호와 데이터 신호를 수신하여, 상기 클럭 신호와 상기 데이터 신호를 복원하는 클럭-데이터 복원 회로; 및 상기 클럭-데이터 복원 회로와 전기적으로 연결되는 동작 전압 단자와 접지 전압 단자 중 하나 이상에 연결되어 전원 잡음을 필터링하는 필터 회로;를 포함함을 특징으로 한다.

또한, 본 발명에 따른 표시 장치용 소스 드라이버는, 하나 이상의 전압 단자; 클럭 신호를 포함하는 신호를 수신하며, 상기 클럭 신호를 이용하여 미리 설정된 동작을 수행하는 회로; 및 상기 전압 단자와 상기 회로 사이에 연결되며, 전원 잡음이 상기 전압 단자를 통하여 상기 회로로 전달되는 것을 필터링하는 필터 회로;를 포함함을 특징으로 한다.

따라서, 본 발명에 의하면 외부 또는 내부의 전원 잡음에 소스 드라이버가 둔감해질 수 있어서, 전원 잡음이 발생하여도 소스 드라이버가 정상적인 동작을 수행할 수 있는 효과가 있다.

특히, 본 발명에 의하면 외부에서 유입되는 전원 잡음이 클럭-데이터 복원 회로의 동작에 미치는 영향을 줄일 수 있으며, 클럭 신호와 데이터 신호를 정상적으로 인식할 수 있는 있는 효과가 있다.

또한, 본 발명에 의하면 CEDS 인터페이스 방식에 의한 CED 신호에서 클럭 신호를 복원하는 것이 전원 잡음에 영향을 받는 것을 필터링할 수 있어서 고속 및 대화면의 표시 장치를 안정적으로 구동시킬 수 있는 효과가 있다.

또한, 본 발명에 의하면 클럭-데이터 복원 회로 내의 전원 잡음에 민감한 클럭 복원 회로 또는 클럭 복원 회로 내의 지연 회로에 전원 잡음을 필터링하는 필터가 적용될 수 있어서 소스 드라이버의 동작이 안정화될 수 있는 효과가 있다.

도 1은 일반적인 표시 장치를 표시하는 배치도.
도 2는 본 발명의 실시예에 따른 소스 드라이버를 표시하는 블록도.
도 3은 도 2의 클럭-데이터 복원 회로에 필터 기능을 구현한 바람직한 실시예를 나타내는 블록도.
도 4 내지 도 6은 도 3의 변형 실시예의 구체적인 회로를 예시한 회로도.
도 7은 도 4 내지 도 6에 구성되는 저항을 구현하기 위한 메탈 라인의 형성 방법을 예시한 레이아웃도.
도 8은 도 4 내지 도 6에 구성되는 저항을 구현하기 위한 폴리 실리콘 라인의 형성 방법을 예시한 레이아웃도.
도 9는 도 4 내지 도 6에 구성되는 저항을 구현하기 위한 디퓨젼 저항의 형성 방법을 예시한 레이아웃도.
도 10은 도 4 내지 도 6에 구성되는 캐패시터의 일예로 구성 가능한 MOS 캐패서터를 예시한 회로도.
도 11은 도 10의 MOS 캐패시터의 구조를 설명하는 단면도.
도 12는 도 4 내지 도 6에 구성되는 캐패시터의 일예로 MIM 캐패시터를 예시한 단면도.
도 13은 본 발명의 다른 실시예를 표시하는 블록도.
도 14는 본 발명의 또다른 실시예를 표시하는 블록도.

본 명세서 및 특허청구범위에 사용된 용어는 통상적이거나 사전적 의미로 한정되어 해석되지 아니하며, 본 발명의 기술적 사항에 부합하는 의미와 개념으로 해석되어야 한다.

본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예이며, 본 발명의 기술적 사상을 모두 대변하는 것이 아니므로, 본 출원 시점에서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있다.

도 1을 참조하면, 표시장치는 일반적으로 표시 패널(10)과 인쇄회로기판(12)을 포함한다. 표시 패널(10)은 LCD(Liquid Crystal Display), OLED(Organic Light Emitting Diodes), LED(Light Emitting Diodes) 등 평판 표시 패널일 수 있다. 본 발명의 표시 패널(10)은 LED로 구성된 것으로 예시한다.

표시 패널(10)과 인쇄회로기판(12)은 필름(14)을 통하여 전기적인 접속을 이룰 수 있다. 필름(14)은 소스 드라이버(20)를 실장할 수 있으며 표시 패널(10) 및 인쇄회로기판(12)과 전기적 접속을 위한 도전성 패턴(도시되지 않음)이 형성될 수 있고 소스 드라이버(20)가 실장된 이면이 도전성 접착에 의하여 표시 패널(10)과 인쇄회로기판(12)을 물리적 및 전기적으로 결합될 수 있다.

인쇄회로기판(12) 상에는 타이밍 컨트롤러(16)와 전원관리회로(18) 등이 실장될 수 있다.

본 발명의 실시예는 CEDS 인터페이스 방식에 의하여 타이밍 컨트롤러(16)와 소스 드라이버(20) 간의 신호 전송을 구현할 수 있다. CED 신호는 동일한 진폭을 갖는 클럭 신호와 데이터 신호를 포함하며, CED 신호의 클럭 신호와 데이터 신호는 동일한 신호선을 통하여 전송되고, CED 신호 상에 클럭 신호가 주기적으로 존재한다. 그리고, CED 신호는 클럭 신호가 데이터 신호에 임베드된 구조를 가질 수 있고, 데이터 신호는 RGB 데이터와 제어 데이터 중 적어도 하나를 포함할 수 있다. RGB 데이터는 통상의 화면을 표현하기 위한 데이터를 의미한다.

타이밍 컨트롤러(16)는 외부에서 데이터 신호 및 클럭 신호를 수신한다. 그리고, 타이밍 컨트롤러(16)는 CED 신호를 소스 드라이버(20)에 전송한다. CED 신호는 대개 1.8V의 전압을 사용할 수 있다. 또한 타이밍 컨트롤러(16)는 게이트 클럭과 게이트 구동 신호를 게이트 드라이버(22)에 제공할 수 있다.

그리고, 전원관리회로(18)는 1.8V, 9V 및 4.5V와 같은 다양한 전압을 생성하며 타이밍 컨트롤러(16), 소스 드라이버(20) 및 게이트 드라이버(22) 등에 필요한 전압을 제공할 수 있다.

소스 드라이버(20)는 타이밍 컨트롤러(16)에서 CED 신호를 수신하고, 소스 구동 신호를 표시 패널(10)로 제공한다.

그리고, 게이트 드라이버(22)는 표시 패널(10) 상에 칩-온-필름(Chip-on-film)이나 칩-온-글래스(Chip-on-glass) 타입으로 실장될 수 있으며, 타이밍 컨트롤러(16)에서 제공되는 게이트 클럭과 게이트 구동 신호를 수신하고 게이트 구동 신호를 표시 패널(10)에 제공한다.

표시 패널(10)은 소스 드라이버 집적회로(20)에서 출력되는 소스 구동 신호와 게이트 드라이버(22)의 게이트 구동 신호에 의하여 화상을 표현할 수 있다.

상기한 구성에서, 소스 드라이버(20)는 도 1과 달리 타이밍 컨트롤러(16)를 내장하도록 구성될 수 있다. 이 경우 게이트 드라이버(22)는 다수의 소스 드라이버(20) 중 어느 하나로부터 게이트 클럭과 게이트 구동 신호를 수신하도록 구성될 수 있다. 또한, 소스 드라이버(20)는 타이밍 컨트롤러(16)를 내장하는 경우도 CED 신호를 전달받을 수 있으며, 이 경우 CED 신호는 CEDS 인터페이스 방식에 의하여 동일 신호선을 통하여 소스 드라이버(20)에 전송될 수 있다.

상술한 표시 장치는 다양한 전원을 이용하며, 소스 드라이버(20)는 다양한 전원에 의한 전원 잡음에 영향을 받을 수 있다.

한편, 소스 드라이버(20)는 도 2과 같이 예시될 수 있다.

소스 드라이버(20)는 클럭-데이터 복원 회로(Clock-Data Recovery Circuit, CDR)(30), 데이터 레지스터(32), 래치부(34), 디지털-아날로그 변환부(36), 출력 버퍼(38) 및 멀티플렉서(40)를 포함하여 구성될 수 있다.

클럭-데이터 복원 회로(30)는 CED 신호를 수신하고 데이터 신호와 클럭 신호를 복원하고 출력하는 구성을 갖는다.

데이터 레지스터(32)는 클럭-데이터 복원 회로(30)에서 제공되는 데이터 신호를 라인 단위와 같은 일정 분량을 저장한 후 출력하는 구성을 갖는다.

그리고, 래치부(34)는 데이터 레지스터(32)에서 출력되는 데이터 신호를 래치하여 디지털-아날로그 변환부(36)로 전달하는 구성을 갖는다.

디지털-아날로그 변환부(36)는 디지털 값을 갖는 데이터 신호를 화상으로 구현하기 위한 아날로그 값을 갖는 전압으로 변환하여 출력하는 구성을 갖는다.

출력 버퍼(38)는 디지털-아날로그 변환부(36)에서 출력되는 아날로그 신호를 구동하여 소스 구동 신호로 출력하는 구성을 갖는다.

그리고, 멀티플렉서(40)는 출력 버퍼(38)에서 출력되는 신호 중 표시 패널(10)에 인가할 신호를 선택하는 구성을 갖는다.

상기한 바와 같이 소스 드라이버(20)를 구성하는 클럭-데이터 복원 회로(30), 데이터 레지스터(32), 래치부(34), 디지털-아날로그 변환부(36), 출력 버퍼(38) 및 멀티플렉서(40)는 일반적으로 개시되는 수준의 구성이므로 이들에 대한 구체적인 구성 및 동작의 설명은 생략한다.

클럭-데이터 복원 회로(30)는 상술한 바와 같이 CED 신호를 수신하고, CED 신호를 이용하여 데이터 신호와 클럭 신호를 복원하여 출력할 수 있다.

클럭-데이터 복원 회로(30)는 동작 전압 단자와 접지 전압 단자를 가지며, 동작 전압 단자에는 전원관리회로(18)의 동작 전압(Vcc)이 인가되고, 접지 전압 단자에는 전원관리회로(18)의 접지 전압(GND)이 인가된다. 본 발명의 실시예에 따른 소스 드라이버(20)는 도 3와 같이 Vcc 단자와 GND 단자 중 적어도 하나 이상에 구성되는 필터 회로를 포함할 수 있다.

보다 구체적으로, 본 발명의 실시예에 따른 소스 드라이버는 도 3과 같이 Vcc 단자와 클럭-데이터 복원 회로(30)의 Vcc 인가 노드 사이에 필터 회로(50)를 포함할 수 있고, GND 단자와 클럭-데이터 복원 회로(30)의 GND 인가 노드 사이에 필터 회로(52)를 포함할 수 있다.

여기에서, 필터 회로들(50, 52)은 전원 잡음을 저감할 수 있는 평활 특성을 갖는 로우패스필터(Low Pass Filter)로 구성될 수 있다. 또한, 필터 회로들(50, 52)은 전원 잡음을 저감할 수 있도록 저항과 캐패시터가 병렬로 조합되는 RC 필터로 구성될 수 있다. 즉, 도 3의 실시예는 도 4와 같이 구현될 수 있다.

도 4를 참조하면, 소스 드라이버(20)의 Vcc 단자와 클럭-데이터 복원 회로(30)의 Vcc 인가 노드 사이에 저항(Rc)이 구성되며, 소스 드라이버(20)의 GND 단자와 클럭-데이터 복원 회로(30)의 GND 인가 노드 사이에 저항(Rs)이 구성되고, 클럭-데이터 복원 회로(30)에 병렬로 캐패시터(C)가 구성된다. 즉, 클럭-데이터 복원 회로(30)의 Vcc 인가 노드와 GND 인가 노드 사이에 캐패시터(C)가 구성된다.

여기에서, 필터 회로(50)는 캐패시터(C)와 저항(Rc)이 커플링되어서 구현될수 있고, 필터 회로(52)는 캐패시터(C)와 저항(Rs)이 커플링되어서 구현될 수 있다. 즉, 본 발명의 실시예에서 필터 회로(50)와 필터 회로(52)는 캐패시터(C)를 공유하는 구조로 구성될 수 있다. 그리고, 캐패시터(C)는 클럭-데이터 복원 회로(30)의 고유 캐패시터를 이용하여 구성될 수 있다.

본 발명의 실시예는 도 3 및 도 4와 같이 소스 드라이버(20)의 Vcc 단자와 GND 단자 모두에 필터 회로를 구성하는 것이 가장 효과적이다. 그러나, 이와 달리, 본 발명은 도 5 또는 도 6과 같이 Vcc 단자와 GND 단자 중 어느 하나에만 필터 회로가 구현되는 것으로 실시되어도 전원 잡음을 차단하는 효과를 가질 수 있다.

도 5의 실시예는 Vcc 단자를 통하여 전원 잡음이 유입되는 것을 차단하기 위한 것이며, 도 6의 실시예는 GND 단자를 통하여 전원 잡음이 유입되는 것을 차단하기 위한 것이다.

그리고, 도 4 내지 도 6에서 Na는 클럭-데이터 복원 회로(30)의 Vcc 인가 노드를 표시하고, Nb는 클럭-데이터 복원 회로(30)의 GND 인가 노드를 표시한다.

상술한 실시예에서, 전원 잡음은 Vcc 단자와 GND 단자 중 적어도 하나로 유입될 수 있다. 전원 잡음은 필터 회로(50) 또는 필터 회로(52)의 저항들(Rc, Rs) 및 캐패시터(C)에 의한 로우 패스 필터링 효과에 의하여 감쇄될 수 있다.

그러므로, Vcc 단자 또는 GND 단자 중 적어도 하나로 유입되는 전원 잡음이 Vcc 인가 노드(Na) 또는 GND 인가 노드(Nb)를 통하여 클럭-데이터 복원 회로(30)로 유입되는 것이 필터링될 수 있다.

본 발명의 실시예에 의하면 소스 드라이버(20) 내부의 클럭-데이터 복원 회로(30)와 같은 부품에 전원 잡음이 유입되는 것이 제어될 수 있다. 따라서, 소스 드라이버(20)는 전원 잡음에 둔감한 특성을 가질 수 있고 데이터 인식 오류와 같은 오동작을 수행하는 것이 방지될 수 있다. 그러므로, 표시 패널(10)에는 화상이 정상적으로 출력될 수 있다.

특히, 본 발명에 의하면 CED 신호와 같이 클럭 신호와 데이터 신호가 동일한 신호선을 통하여 소스 드라이버에 전달되는 경우, 내부 또는 외부에서 발생한 전원 잡음에 의하여 소스 드라이버에 락 페일이 발생하는 것이 방지될 수 있다. 그러므로 소스 드라이버는 클럭 복원을 정상적으로 수행할 수 있다.

또한, 본 발명에 의하면 CEDS 인터페이스 방식에 의하여 전송되는 CED 신호를 이용하여 클럭 신호와 데이터 신호를 복원하고 고속 동작과 대화면 구현을 수행하는 표시 장치의 소스 드라이버의 경우에도, 소스 드라이버가 필터링 기능에 의하여 전원 잡음에 둔감한 특성을 가질 수 있고 안정적으로 동작될 수 있다.

또한, 본 발명의 실시예에서 상기한 필터 회로들(50, 52)에 포함되는 저항들(Rc, Rs)은 메탈(Metal) 저항, 폴리 실리콘(Poly Silicon) 저항 또는 디퓨젼(Diffusion) 저항 등으로 구현될 수 있으며, 그 결과 본 발명의 실시예는 소스 드라이버의 구성의 간소화가 가능하다.

필터 회로(50, 52)의 저항들(Rc, Rs)을 메탈 저항으로 구현하는 경우는 도 7과 같이 예시될 수 있으며, 저항들(Rc, Rs)은 단자(100)와 단자(102) 사이에 메탈 저항(104)이 연결된 구성을 가질 수 있다. 메탈 저항(104)은 큰 저항값을 갖도록 조절하기 위하여 예시적으로 사행 형상의 패턴을 갖도록 형성될 수 있으며, 저항값은 패턴의 전체 길이 및 폭에 의하여 결정될 수 있다. 그리고, 메탈 저항(104)의 재질은 알루미늄, 알루미늄 합금, 텅스텐, 텡스텐 합금, 구리, 구리 합금, 백금 및 금을 포함하는 금속들 중 제작자의 의도에 따라 다양하게 선택될 수 있다.

그리고, 필터 회로들(50, 52)의 저항(Rc, Rs)을 폴리 실리콘 저항으로 구현하는 경우는 도 8과 같이 예시될 수 있으며, 단자(100)와 단자(102) 사이에 폴리 실리콘 저항(106)이 연결된 구성을 갖는다. 폴리 실리콘 저항(106)은 큰 저항값을 갖도록 조절하기 위하여 일정한 면적을 갖는 패드(Pad) 타입의 패턴으로 형성될 수 있으며, 저항값은 패턴의 면적에 의하여 결정될 수 있다. 도 8의 실시예로 구성되는 폴리 실리콘 저항(106)은 패턴이 장방형상으로 형성된 것으로 예시된다.

그리고, 필터 회로들(50, 52)의 저항들(Rc, Rs)을 디퓨젼 저항으로 구현하는 경우는 도 9와 같이 예시될 수 있다. 저항들(Rc, Rs)은 단자(100)와 단자(102) 사이에 디퓨젼 저항(N-diff)이 연결된 구성을 갖는다. 디퓨젼 저항(N-diff)은 큰 저항값을 갖도록 조절하기 위하여 일정한 면적과 불순물 농도를 갖는 바(Bar) 타입 또는 패드(Pad) 타입의 패턴으로 형성될 수 있으며, 저항값은 디퓨젼 저항(N-diff)을 형성하는 패턴의 면적과 불순물 농도에 의하여 결정될 수 있다.

도 9의 실시예로 구성되는 디퓨젼 저항(N-diff)은 P형 영역(P-sub) 내에 N형 불순물을 포함하는 N형 디퓨젼(Diffusion) 영역을 형성함에 의하여 구성될 수 있다. N형 디퓨젼 영역은 저항으로 작용하기 위하여 바(Bar) 타입 또는 패드(Pad) 타입의 패턴으로 형성되고 통상의 확산 공정에 의하여 형성될 수 있다.

P형 영역(P-sub)은 N형 디퓨젼 영역에 의하여 설정되는 디퓨젼 저항(N-diff)을 위한 아이솔레이션 기능을 제공하는 것이며 주변 영역에 대하여 디퓨젼 저항(N-Diff)이 절연성을 가질 수 있도록 작용한다. P형 영역(P-sub)은 P형 불순물이 주입 또는 확산된 웰과 같이 N형 디퓨젼 영역을 영역 내에 포함하도록 구성됨이 바람직하다.

도 7 내지 도 9에서 단자(100)와 단자(102)는 Vcc 단자와 클럭-데이터 복원 회로(30)의 Vcc 노드(또는 노드 Na)이거나 클럭-데이터 복원 회로(30)의 GND 인가 노드(또는 노드 Nb)와 GND 단자로 구성될 수 있다. 또한 도 7 내지 도 9의 단자(100)와 단자(102)는 메탈 저항(104), 폴리 실리콘 저항(106) 또는 디퓨젼 저항과 다른 레이어에 형성되는 전기적인 컨택으로 구성될 수 있다.

또한, 본 발명의 실시예에서 상기한 필터 회로들(50, 52)에 포함되는 캐패시터(C)는 도 10 및 도 11과 같이 MOS(Metal Oxide Semiconductor) 캐패시터로 구성되거나 또는 도 12와 같이 MIM(Metal-Insulator-Metal) 캐패시터로 구성될 수 있다.

도 10은 MOS 캐패시터의 등가 회로를 예시한 것이고, 도 11은 MOS 캐패시터의 단면 구조를 예시한 것이다.

도 10 및 도 11에서 노드(110) 및 노드(112)는 클럭-데이터 복원 회로(30)의 Vcc 인가 노드(Na)와 GND 인가 노드(Nb)에 해당한다.

도 10 및 도 11을 참조하여 알 수 있듯이, MOS 캐패시터는 드레인과 소스 및 게이트가 공통으로 연결되고 드레인과, 소스, 게이트 및 게이트 채널이 공통으로 연결된 구조를 가지며, 상기한 구조적 특성에 의하여 캐패시터 특성을 갖는다.

또한, 본 발명의 실시예에서 필터 회로들(50, 52)에 포함되는 캐패시터(C)는 도 12와 같이 MIM(Metal-Insulator-Metal) 캐패시터로 구성될 수 있다.

도 12를 참조하면, MIM 캐패시터(130)는 상하로 이격 적층된 상부 전극(132)과 하부 전극(134) 사이에 유전층(136)이 형성된 구성을 가지며, 상부 전극(132)과 하부 전극(134)은 도전성 물질를 이용하여 형성될 수 있으며, 유전층(136)은 절연성 산화막과 같은 유전체를 이용하여 형성될 수 있다.

그리고, MIM 캐패시터(130)는 클럭-데이터 복원 회로(30)에 연결된 배선(120, 122)과 연결된다. 보다 구체적으로, 배선(120)은 컨택을 형성하는 Vcc 인가 노드(110)를 통하여 하부 층으로 형성되는 상부 전극(132)과 연결되며, 배선(122)은 다른 컨택을 형성하는 GND 인가 노드(112)를 통하여 하부 층으로 형성되는 하부 전극(134)과 연결된다.

여기에서, 배선(120, 122)은 동일 레이어 상에 형성됨이 바람직하며, Vcc 인가 노드(110) 즉 Na와 GND 인가 노드(112) 즉 Nb를 형성하는 컨택들은 층간 절연막을 관통한 비아 홀(Via Hole)을 이용하여 형성될 수 있다.

상술한 바와 같이 본 발명의 실시예는 전원 잡음에 대한 필터링 기능을 구현하기 위하여 필터 회로들(50, 52)에 포함되는 저항들(Rc, Rs)과 캐패시터(C)를 소스 드라이버 내에 간단히 구현할 수 있으며, 저항값과 캐패시턴스를 다양하게 설정할 수 있다.

한편, 본 발명의 실시예에 따른 소스 드라이버(20)는 도 13 및 도 14와 같이 클럭-데이터 복원 회로(30) 내의 전원 잡음에 민감한 클럭 복원 회로 또는 클럭 복원 회로 내의 지연 회로에 대하여 전원 잡음을 필터링하는 필터를 적용할 수 있다. 도 13은 클럭-데이터 복원 회로(30) 내의 클럭 복원 회로에 적용한 실시예이고, 도 14는 클럭 복원 회로 내의 지연 회로에 적용한 실시예이다.

먼저, 도 13을 참조하면, 클럭-데이터 복원 회로(30)는 수신부(Rx)(310), 데이터 복원 회로(320) 및 클럭 복원 회로(330)를 포함한다.

수신부(310)는 CED 신호를 수신하고 CED 신호를 증폭한 후 데이터 복원 회로(320)와 클럭 복원 회로(330)에 제공한다. 데이터 복원 회로(320)는 클럭 복원 회로(330)의 클럭 신호(CLK)를 이용하여 CED 신호에서 데이터 신호를 복원한 후 출력한다. 클럭 복원 회로(330)는 CED 신호에 포함된 클럭 신호를 복원하며 복원된 클럭 신호(CLK)는 데이터 복원 회로(320)에 제공한다.

본 발명의 실시예는 도 13과 같이 클럭-데이터 복원 회로(30) 내의 구성 요소들 중 동작 전압 마진의 확보가 필요한 것에 대하여 전원 잡음을 필터링하기 위한 필터 회로의 적용을 배제할 수 있다. 클럭 복원 회로(330)는 데이터 복원 회로(320)에 비하여 동작 전압 마진에 둔감하다. 그러므로, 데이터 복원 회로(320)에 필터 회로를 적용하는 것이 배제되고, 클럭 복원 회로(330)에 필터 회로가 적용될 수 있다.

도 13의 실시예는 도 6의 실시예에 대응하는 필터 회로를 구성하였으나, 이에 제한되지 않고 본 발명은 도 4 또는 도 5에 대응하는 필터 회로를 구성할 수 있다.

또한, 클럭 복원 회로(330) 내의 구성 요소들 중에도 동작 전압 마진의 확보가 필요한 것과 동작 전압 마진에 둔감한 것으로 구분될 수 있다. 이 경우, 동작 마진에 둔감한 구성요소에 필터 회로가 적용될 수 있으며, 이에 대한 실시예가 도 14와 같이 구성될 수 있다.

도 14의 실시예는 도 13의 실시예에서 클럭 복원 회로(300)의 상세 블록을 예시한 것이며, 도 14의 구성요소 중 도 13과 동일한 것은 중복 설명을 생략한다.

클럭 복원 회로(330)는 클럭 처리부(332)와 지연 회로(334)를 포함한다. 도 14는 지연 회로(334)가 전압 조정 지연 라인(Voltage Controlled Delay Line : VCDL)으로 구성된 것을 예시한다. 전압 조정 지연 라인은 지연 유니트 체인을 포함하며 각 지연 유니트의 지연 시간이 바이어스되는 전압 레벨에 의하여 조절되는 구성을 갖는다.

클럭 처리부(332)는 CED 신호를 수신하며 CED 신호에 포함된 클럭 신호와 지연 회로(334)에서 제공되는 지연 클럭 신호(DCLK)를 비교하여 복원된 마스터 클럭 신호(MCLK)를 지연 회로(334)에 제공한다. 클럭 처리부(332)는 클럭 신호(CLK)가 안정되지 않은 경우 락 상태가 될 때까지 클럭 트레이닝을 수행하여 마스터 클럭 신호(MCLK)를 제공하며, 클럭 신호(CLK)가 안정된 락 상태이면 클럭 트레이닝을 종료하고 클럭 복원을 수행하여 마스트 클럭 신호(MCLK)를 제공한다.

지연 회로(334)는 복수 개의 지연 유니트(도시되지 않음)를 포함하는 지연 유니트 체인을 포함하며, 마스터 클럭 신호(MCLK)는 지연 유니트 체인에 의하여 지연된다. 지연 회로(334)는 지연 유니트 체인 상의 각 지연 유니트 별로 지연 클럭 신호(DCLK)를 생성할 수 있다. 지연 회로(334)는 각 지연 유니트 별 지연 클럭 신호들 중 선택된 일부를 클럭 처리부(332)에 지연 클럭 신호(DCLK)로 제공할 수 있다. 또한, 지연 회로(334)는 각 지연 유니트 별 지연 클럭 신호들 중 선택된 하나를 데이터 복원 회로(32)에 복원된 클럭 신호(CLK)로 제공할 수 있다.

본 발명의 실시예는 도 14과 같이 데이터 복원 회로(330) 내의 구성 요소들 중 동작 전압 마진의 확보가 필요한 것에 대하여 전원 잡음을 필터링하기 위한 필터 회로의 적용을 배제할 수 있다. 지연 회로(334)는 클럭 처리부(332)에 비하여 동작 전압 마진에 둔감하다. 그러므로, 클럭 처리부(332)에 필터 회로를 적용하는 것이 배제되고, 지연 회로(334)에 필터 회로가 적용될 수 있다.

도 14의 실시예는 도 6의 실시예에 대응하는 필터 회로를 구성하였으나, 이에 제한되지 않고 본 발명은 도 4 또는 도 5에 대응하는 필터 회로를 구성할 수 있다.

상술한 바와 같이 본 발명의 실시예들은 전원 잡음에 대한 필터링 기능을 클럭-데이터 복원 회로(30)의 구성요소 중 일부 또는 클럭 복원 회로(330)의 구성 요소 중 일부에 제한하여 구성될 수 있다. 그러므로, 클럭-데이터 복원 회로(30) 또는 클럭 복원 회로(330)의 동작 마진을 확보하면서 전원 잡음에 대한 필터링이 구현될 수 있다.

10 : 표시 패널 12 : 인쇄회로기판
14 : 필름 16 : 타이밍 컨트롤러
18 : 전원관리회로 20 : 소스 드라이버
22 : 게이트 드라이버 30 : 클럭-데이터 복원 회로
32 : 데이터 레지스터 34 : 래치부
36 : 디지털-아날로그 변환부 38 : 출력 버퍼
40 : 멀티플렉서 50, 52 : 필터 회로
310 : 수신부 320 : 데이터 복원 회로
330 : 클럭 복원 회로 332 : 클럭 처리부
334 : 지연 회로

Claims

동일 신호선을 통하여 클럭 신호와 데이터 신호를 수신하여, 상기 클럭 신호와 상기 데이터 신호를 복원하는 클럭-데이터 복원 회로; 및
상기 클럭-데이터 복원 회로의 동작 전압 인가 노드와 동작 전압 단자 사이 및 상기 클럭-데이터 복원 회로의 접지 전압 인가 노드와 접지 전압 단자 사이 중 적어도 어느 하나에 구비되고, 전원 잡음이 상기 동작 전압 단자 또는 상기 접지 전압 단자를 통해서 상기 클럭-데이터 복원 회로에 유입되는 것을 차단하는 필터 회로;
를 포함하는 표시 장치용 소스 드라이버.
제1 항에 있어서,
상기 클럭-데이터 복원 회로는 동일한 진폭을 갖는 상기 클럭 신호와 상기 데이터 신호를 상기 신호선을 통하여 수신하며,
상기 클럭 신호는 주기적으로 존재하고, 상기 클럭 신호가 상기 데이터 신호에 임베드된 표시 장치용 소스 드라이버.
삭제
삭제
제1 항에 있어서,
상기 필터 회로는 RC 필터로 구성되는 표시 장치용 소스 드라이버.
제5 항에 있어서,
상기 필터 회로는 상기 클럭-데이터 복원 회로의 고유 캐패시턴스를 이용하여 구성되는 표시 장치용 소스 드라이버.
삭제
동일 신호선을 통하여 클럭 신호와 데이터 신호를 수신하고, 상기 클럭 신호와 상기 데이터 신호를 복원하는 클럭-데이터 복원 회로;
상기 클럭-데이터 복원 회로의 동작 전압 인가 노드와 동작 전압 단자 사이에 구비되고, 전원 잡음이 상기 동작 전압 단자를 통해서 상기 클럭-데이터 복원 회로에 유입되는 것을 차단하는 제1 필터 회로; 및
상기 클럭-데이터 복원 회로의 접지 전압 인가 노드와 접지 전압 단자 사이에 구비되고, 전원 잡음이 상기 접지 전압 단자를 통해서 상기 클럭-데이터 복원 회로에 유입되는 것을 차단하는 제2 필터 회로;를 포함하는 표시 장치용 소스 드라이버.
제8 항에 있어서,
상기 제1 필터 회로와 상기 제2 필터 회로는 상기 클럭-데이터 복원 회로와 병렬로 형성되는 캐패시터를 공유하는 표시 장치용 소스 드라이버.
제1 항에 있어서,
상기 필터 회로는 저항을 포함하며, 상기 저항은 메탈 저항, 폴리 실리콘 저항 및 디퓨젼 저항 중 어느 하나로 구성되는 표시 장치용 소스 드라이버.
제1 항에 있어서,
상기 필터 회로는 캐패시터를 포함하며, 상기 캐패시터는 MOS 캐패시터나 MIM 캐패시터 중 어느 하나로 구성되는 표시 장치용 소스 드라이버.
제1 항에 있어서,
상기 클럭-데이터 복원 회로는 상기 클럭 신호가 상기 데이터 신호에 임베드된 신호를 수신하는 표시 장치용 소스 드라이버.
동작 전압 단자 및 접지 전압 단자;
클럭 신호를 포함하는 신호를 수신하며, 상기 클럭 신호를 이용하여 미리 설정된 동작을 수행하는 클럭 복원 회로; 및
상기 동작 전압 단자와 상기 클럭 복원 회로 사이 및 상기 접지 전압 단자와 상기 클럭 복원 회로 사이 중 적어도 어느 하나에 구비되고, 전원 잡음이 상기 동작 전압 단자 또는 상기 접지 전압 단자를 통해서 상기 클럭 복원 회로에 유입되는 것을 차단하는 필터 회로;
를 포함하는 것을 특징으로 하는 표시 장치용 소스 드라이버.
삭제
제13 항에 있어서, 상기 클럭 복원 회로는 지연 회로를 포함하고,
상기 전압 단자와 상기 지연 회로 사이에 상기 필터 회로가 연결됨을 특징으로 하는 표시 장치용 소스 드라이버.
제15 항에 있어서,
상기 지연 회로는 상기 클럭 복원 회로 내의 클럭 처리부와 DLL을 구성하며, 내부에 지연된 클럭 신호들 중 하나를 복원된 클럭 신호로 제공하는 표시 장치용 소스 드라이버.
제15 항에 있어서,
상기 지연 회로는 전압 제어 지연 라인을 포함하는 표시 장치용 소스 드라이버.
제13 항에 있어서,
상기 필터 회로는 RC 필터 또는 로우패스 필터로 구성되는 표시 장치용 소스 드라이버.
제13 항에 있어서,
상기 필터 회로는 상기 회로의 고유 캐패시턴스를 이용하여 구성되는 표시 장치용 소스 드라이버.