JP3487115B2 - 静電気保護回路および静電気保護回路を具えた半導体装置 - Google Patents
静電気保護回路および静電気保護回路を具えた半導体装置Info
- Publication number
- JP3487115B2 JP3487115B2 JP03219797A JP3219797A JP3487115B2 JP 3487115 B2 JP3487115 B2 JP 3487115B2 JP 03219797 A JP03219797 A JP 03219797A JP 3219797 A JP3219797 A JP 3219797A JP 3487115 B2 JP3487115 B2 JP 3487115B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resistor
- protection circuit
- diode
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Elimination Of Static Electricity (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は集積回路の内部回路
を静電気から保護するための静電気保護回路および静電
気保護回路を具えた半導体装置に関する。
を静電気から保護するための静電気保護回路および静電
気保護回路を具えた半導体装置に関する。
【０００２】
【従来の技術】ＩＣやＬＳＩ等の集積回路は静電気の影
響を受け易く、特にパッケージの材質が表面をメタライ
ズされていないプラスチック、セラミック等の絶縁物の
場合には、このパッケージが他の絶縁物と接触、摩擦す
ることで集積回路全体が数百〜数ｋＶに帯電し、この帯
電した集積回路のリードピンを導体、あるいは人体に近
づけると放電し、内部回路が破壊される。そのために、
集積回路には内部回路の入・出力端子と外部端子の間に
静電気保護回路が設けられている。
響を受け易く、特にパッケージの材質が表面をメタライ
ズされていないプラスチック、セラミック等の絶縁物の
場合には、このパッケージが他の絶縁物と接触、摩擦す
ることで集積回路全体が数百〜数ｋＶに帯電し、この帯
電した集積回路のリードピンを導体、あるいは人体に近
づけると放電し、内部回路が破壊される。そのために、
集積回路には内部回路の入・出力端子と外部端子の間に
静電気保護回路が設けられている。
【０００３】従来の静電気保護回路を図１および図２に
示す。図１は集積回路の内部回路を保護するための入力
側の回路を示し、集積回路の内部回路１の入力端子１Ａ
と内部回路１への入力のための外部端子２との間に、第
１のダイオード３、第２のダイオード４、および抵抗５
からなる静電気保護回路が挿入されている。第１のダイ
オードと第２のダイオードは直列に接続されて第１のダ
イオードのカソードがプラス側電源６に、第２のダイオ
ードのアノードがマイナス側の電源８に接続され、二つ
のダイオードの接続点は一方で入力端子１Ａに、他方で
抵抗５の一端に接続され、抵抗５の他端は入力のための
外部端子２に接続されている。図２は集積回路の内部回
路を保護するための出力側の回路を示し、図１と同じ構
成の保護回路が内部回路１の出力端子１Ｂと出力のため
の外部端子８との間に挿入されている。
示す。図１は集積回路の内部回路を保護するための入力
側の回路を示し、集積回路の内部回路１の入力端子１Ａ
と内部回路１への入力のための外部端子２との間に、第
１のダイオード３、第２のダイオード４、および抵抗５
からなる静電気保護回路が挿入されている。第１のダイ
オードと第２のダイオードは直列に接続されて第１のダ
イオードのカソードがプラス側電源６に、第２のダイオ
ードのアノードがマイナス側の電源８に接続され、二つ
のダイオードの接続点は一方で入力端子１Ａに、他方で
抵抗５の一端に接続され、抵抗５の他端は入力のための
外部端子２に接続されている。図２は集積回路の内部回
路を保護するための出力側の回路を示し、図１と同じ構
成の保護回路が内部回路１の出力端子１Ｂと出力のため
の外部端子８との間に挿入されている。
【０００４】静電気による過渡電流は、抵抗５からダイ
オード３あるいはダイオード４のいずれかを通ってプラ
ス側電源あるいはマイナス側電源に流れ、内部回路１は
過渡電流から保護される。
オード３あるいはダイオード４のいずれかを通ってプラ
ス側電源あるいはマイナス側電源に流れ、内部回路１は
過渡電流から保護される。
【０００５】
【発明が解決しようとする課題】上述した静電気保護回
路において、内部回路の入力インピーダンスもしくは出
力インピーダンスを高めようとする場合には、抵抗５の
幅を小さくする必要がある。しかしながら、一般にモノ
リシック抵抗の静電気耐圧を高めようとする場合には、
電流密度を小さくする必要がある。そのためには、抵抗
の幅を大きくする必要がある。このように、従来の静電
気保護回路では、集積回路の素子特性のために要求され
る高インピーダンス化と、静電気による過渡電流からの
保護のための低電流密度化とが矛盾し、双方を同時に解
決することができない。また、抵抗５によって高インピ
ーダンス化を図るときは、抵抗の長さを大きくする必要
があり、低電流密化のために抵抗の幅を大きくすること
との相乗によってレイアウト面積が増加するので、集積
化の面から限界があった。
路において、内部回路の入力インピーダンスもしくは出
力インピーダンスを高めようとする場合には、抵抗５の
幅を小さくする必要がある。しかしながら、一般にモノ
リシック抵抗の静電気耐圧を高めようとする場合には、
電流密度を小さくする必要がある。そのためには、抵抗
の幅を大きくする必要がある。このように、従来の静電
気保護回路では、集積回路の素子特性のために要求され
る高インピーダンス化と、静電気による過渡電流からの
保護のための低電流密度化とが矛盾し、双方を同時に解
決することができない。また、抵抗５によって高インピ
ーダンス化を図るときは、抵抗の長さを大きくする必要
があり、低電流密化のために抵抗の幅を大きくすること
との相乗によってレイアウト面積が増加するので、集積
化の面から限界があった。
【０００６】本発明は静電気から保護のための過渡電流
の低電流密度化と素子の高インピーダンス化の要求の双
方を同時に満たし、かつ、集積度の向上に寄与し得る静
電気保護回路を提供することを目的とする。
の低電流密度化と素子の高インピーダンス化の要求の双
方を同時に満たし、かつ、集積度の向上に寄与し得る静
電気保護回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、本発明による静電気保護回路は、集積回路の内部回
路の端子と外部端子との間に挿入され、前記内部回路を
静電気による過渡電流から保護する静電気保護回路にお
いて、一端が前記外部端子に接続された第１の抵抗と、
カソードが高電位に接続され、アノードが前記第１の抵
抗の他端に接続された第１のダイオードと、アノードが
低電位に接続され、カソードが前記第１の抵抗の他端に
接続された第２のダイオードと、一端が前記内部回路の
前記端子に接続され、他端が前記第１の抵抗の他端に接
続され、前記第１の抵抗の抵抗値よりも大きい抵抗値を
有する第２の抵抗とを備えたことを特徴とする。
に、本発明による静電気保護回路は、集積回路の内部回
路の端子と外部端子との間に挿入され、前記内部回路を
静電気による過渡電流から保護する静電気保護回路にお
いて、一端が前記外部端子に接続された第１の抵抗と、
カソードが高電位に接続され、アノードが前記第１の抵
抗の他端に接続された第１のダイオードと、アノードが
低電位に接続され、カソードが前記第１の抵抗の他端に
接続された第２のダイオードと、一端が前記内部回路の
前記端子に接続され、他端が前記第１の抵抗の他端に接
続され、前記第１の抵抗の抵抗値よりも大きい抵抗値を
有する第２の抵抗とを備えたことを特徴とする。
【０００８】
【０００９】さらに、本発明による静電気保護回路は、
集積回路の内部回路の端子と外部端子との間に挿入さ
れ、前記内部回路を静電気による過渡電流から保護する
静電気保護回路において、それぞれ、抵抗と、カソード
が高電位に接続され、アノードが前記抵抗の一端に接続
された第１のダイオードと、アノードが低電位に接続さ
れ、カソードが前記抵抗の一端に接続された第２のダイ
オードとからなる第１〜第ｎのｎ個の回路を備え、第１
の回路の抵抗の他端が前記外部端子に接続され、第２の
回路の抵抗の他端が第１の回路の抵抗の前記一端に接続
されるよう、第１の回路から第ｎの回路まで順次接続
し、第ｎの回路の抵抗の一端が前記内部回路の前記端子
に接続され、前記第１〜第ｎの回路のそれぞれの抵抗の
抵抗値が前記第１の回路の抵抗から第ｎの回路の抵抗に
向かって順次大きいことを特徴とする。
集積回路の内部回路の端子と外部端子との間に挿入さ
れ、前記内部回路を静電気による過渡電流から保護する
静電気保護回路において、それぞれ、抵抗と、カソード
が高電位に接続され、アノードが前記抵抗の一端に接続
された第１のダイオードと、アノードが低電位に接続さ
れ、カソードが前記抵抗の一端に接続された第２のダイ
オードとからなる第１〜第ｎのｎ個の回路を備え、第１
の回路の抵抗の他端が前記外部端子に接続され、第２の
回路の抵抗の他端が第１の回路の抵抗の前記一端に接続
されるよう、第１の回路から第ｎの回路まで順次接続
し、第ｎの回路の抵抗の一端が前記内部回路の前記端子
に接続され、前記第１〜第ｎの回路のそれぞれの抵抗の
抵抗値が前記第１の回路の抵抗から第ｎの回路の抵抗に
向かって順次大きいことを特徴とする。
【００１０】本発明による半導体装置は、集積回路と、
上述した静電気保護回路が同一の半導体基板に形成され
ていることを特徴とする。
上述した静電気保護回路が同一の半導体基板に形成され
ていることを特徴とする。
【００１１】
【発明の実施の形態】本発明の一実施形態を図３に示
す。集積回路の内部回路の出力端子１Ｂに第２の抵抗１
１の一端が接続され、抵抗１１の他端はダイオード３、
４、第１の抵抗５と共通に接続されている。本発明にお
いては、第２の抵抗１１の抵抗値を第１の抵抗５の抵抗
値より大きくする。すなわち、第１の抵抗５に過渡電流
を低電流密度化させる役割を、第２の抵抗１１に高イン
ピーダンス化の役割を分担させる。もちろん、図３と同
じ構成の保護回路を入力側に設けることも可能である。
す。集積回路の内部回路の出力端子１Ｂに第２の抵抗１
１の一端が接続され、抵抗１１の他端はダイオード３、
４、第１の抵抗５と共通に接続されている。本発明にお
いては、第２の抵抗１１の抵抗値を第１の抵抗５の抵抗
値より大きくする。すなわち、第１の抵抗５に過渡電流
を低電流密度化させる役割を、第２の抵抗１１に高イン
ピーダンス化の役割を分担させる。もちろん、図３と同
じ構成の保護回路を入力側に設けることも可能である。
【００１２】第２の抵抗１１の抵抗値を所定の値に設定
することで、要求される入・出力インピーダンスを現実
的なレイアウト面積で実現することができる。一方、過
渡電流は第１の抵抗５と、二つのダイオード３、４のい
ずれかを通って所定の電位に流れるが、第１の抵抗５の
抵抗値を選ぶことによって過渡電流は低電流密度化され
るので、所望の静電気耐圧を得ることができる。
することで、要求される入・出力インピーダンスを現実
的なレイアウト面積で実現することができる。一方、過
渡電流は第１の抵抗５と、二つのダイオード３、４のい
ずれかを通って所定の電位に流れるが、第１の抵抗５の
抵抗値を選ぶことによって過渡電流は低電流密度化され
るので、所望の静電気耐圧を得ることができる。
【００１３】
【実施例】実施例１
以下の工程によって図３に示した静電気保護回路を作製
した。
した。
【００１４】集積回路の内部回路が作製されている半絶
縁性ＧａＡｓ基板にフォトレジストによって第１の抵抗
５および第２の抵抗１１のパターンを形成し、Ｓｉイオ
ンの選択的イオン注入によって第１の抵抗５、第２の抵
抗１１を形成した。第１の抵抗５の寸法は幅１０μｍ、
長さ４０μｍで抵抗値は２ｋΩ、第２の抵抗１１の寸法
は幅３μｍ、長さ１３８μｍで抵抗値は２３ｋΩであ
る。イオン注入の条件は加速電圧１８０ｋｅＶ、ドーズ
量２×１０12／ｃｍ2 であった。抵抗５、抵抗１１を配
線に接続するための電極部はＡｕＧｅ／Ｎｉにより形成
し、抵抗５、抵抗１１の電極部の直接下部に当たる部分
はイオン注入ドーズ量を増やして電極との接触抵抗値を
減少させている。この構造での抵抗５の過渡電流耐性は
１．７×１０-2Ａ／μｍであった。
縁性ＧａＡｓ基板にフォトレジストによって第１の抵抗
５および第２の抵抗１１のパターンを形成し、Ｓｉイオ
ンの選択的イオン注入によって第１の抵抗５、第２の抵
抗１１を形成した。第１の抵抗５の寸法は幅１０μｍ、
長さ４０μｍで抵抗値は２ｋΩ、第２の抵抗１１の寸法
は幅３μｍ、長さ１３８μｍで抵抗値は２３ｋΩであ
る。イオン注入の条件は加速電圧１８０ｋｅＶ、ドーズ
量２×１０12／ｃｍ2 であった。抵抗５、抵抗１１を配
線に接続するための電極部はＡｕＧｅ／Ｎｉにより形成
し、抵抗５、抵抗１１の電極部の直接下部に当たる部分
はイオン注入ドーズ量を増やして電極との接触抵抗値を
減少させている。この構造での抵抗５の過渡電流耐性は
１．７×１０-2Ａ／μｍであった。
【００１５】二つのダイオード３および４は、抵抗５、
１１と同様に半絶縁性ＧａＡｓ基板の所定の領域に、Ｓ
ｉイオンの選択的イオン注入によって形成された幅５０
μｍ、長さ２．６μｍの活性層に、Ｔｉ／Ｐｔ／Ａｕの
３層の金属で形成されるゲート電極をショットキ接続さ
せて形成している。このダイオード３、４の過渡電流耐
性はそれぞれ１．１×１０-2Ａ／μｍ2 であった。
１１と同様に半絶縁性ＧａＡｓ基板の所定の領域に、Ｓ
ｉイオンの選択的イオン注入によって形成された幅５０
μｍ、長さ２．６μｍの活性層に、Ｔｉ／Ｐｔ／Ａｕの
３層の金属で形成されるゲート電極をショットキ接続さ
せて形成している。このダイオード３、４の過渡電流耐
性はそれぞれ１．１×１０-2Ａ／μｍ2 であった。
【００１６】第１の抵抗５、第２の抵抗１１、第１のダ
イオード３および第２のダイオード４の四つの素子で構
成される保護回路を内部回路（この例ではレーザーダイ
オードのドライバー回路）の出力端子に設けることで、
このドライバー回路の静電気耐性を、従来の保護回路に
よる３００Ｖから１０００Ｖにまで高めることができ
た。
イオード３および第２のダイオード４の四つの素子で構
成される保護回路を内部回路（この例ではレーザーダイ
オードのドライバー回路）の出力端子に設けることで、
このドライバー回路の静電気耐性を、従来の保護回路に
よる３００Ｖから１０００Ｖにまで高めることができ
た。
【００１７】さらに、本実施例の抵抗の面積は、第１の
抵抗の面積が１０μｍ×４０μｍ＝４００μｍ2 、第２
の抵抗の面積が３μｍ×１３８μｍ＝４１４μｍ2 で、
抵抗の合計面積は８１４μｍ2 であった。図２に示した
従来の静電気保護回路における抵抗５の寸法は、一般
に、幅１０μｍ、長さ５００μｍ、面積５０００μｍ2
程度なので、本発明によれば、回路のレイアウト面積を
従来より大幅に減少させることができる。
抵抗の面積が１０μｍ×４０μｍ＝４００μｍ2 、第２
の抵抗の面積が３μｍ×１３８μｍ＝４１４μｍ2 で、
抵抗の合計面積は８１４μｍ2 であった。図２に示した
従来の静電気保護回路における抵抗５の寸法は、一般
に、幅１０μｍ、長さ５００μｍ、面積５０００μｍ2
程度なので、本発明によれば、回路のレイアウト面積を
従来より大幅に減少させることができる。
【００１８】本実施例では第１および第２の抵抗をイオ
ン注入によって形成した例を説明したが、これに限られ
るものではなく、ＮｉＣｒ、ＮｉＣｒＳｉ等を材料と
し、モノリシックに形成される金属薄膜抵抗を採用して
も同等の効果を得ることができる。
ン注入によって形成した例を説明したが、これに限られ
るものではなく、ＮｉＣｒ、ＮｉＣｒＳｉ等を材料と
し、モノリシックに形成される金属薄膜抵抗を採用して
も同等の効果を得ることができる。
【００１９】実施例２
図４に本発明による静電気保護回路の第２の実施例を示
す。本実施例は静電気保護回路を内部回路の出力側に設
けた例で、図４においては、説明の便宜のために、ダイ
オードは回路記号で、抵抗はレイアウトパターンで示し
てある。この静電気保護回路は、基本的には、それぞれ
１個の抵抗と２個のダイオードからなる回路をｎ個接続
して構成したものである。第１の回路は抵抗Ｒ1 、ダイ
オードＤ11 、Ｄ12からなり、図３に示した実施例と同
様に、抵抗Ｒ1 の一端は、カソードが高電位に接続され
たダイオードＤ11のアノード、およびアノードが低電位
に接続されたダイオードＤ12のカソードに接続されてい
る。同様に、第２の回路は抵抗Ｒ2 、ダイオードＤ21、
Ｄ22からなり、抵抗Ｒ2 の一端は、カソードが高電位に
接続されたダイオードＤ21のアノード、およびアノード
が低電位に接続されたダイオードＤ22のカソードに接続
され、第ｎの回路は抵抗Ｒn 、ダイオードＤn1、Ｄn2か
らなり、抵抗Ｒn の一端は、カソードが高電位に接続さ
れたダイオードＤn1のアノード、およびアノードが低電
位に接続されたダイオードＤn2のカソードに接続されて
いる。そして、これらｎ個の回路は、第１の回路の抵抗
Ｒ1 の他端が外部出力端子８に、第２の回路の抵抗Ｒ2
の他端が第１の回路の抵抗Ｒ1の一端に接続され、以下
同様に第ｎの回路まで順次接続されている。最後の第ｎ
の回路の抵抗Ｒn の一端は内部回路の出力端子１Ｂに接
続されている。ここで、抵抗Ｒ1 〜Ｒn の長さＬを一定
にし、それらの幅Ｗ1 〜Ｗn を順次小さくする。すなわ
ち、Ｒ1 からＲn まで、抵抗値を順次大きくする。この
ことによって、集積回路の高インピーダンス化を図るこ
とができる。さらに、抵抗値が大きいほど、またダイオ
ードの面積が大きいほど、内部回路に流入する過渡電流
が小さくなるので、保護効果が増大する。一方、抵抗の
耐圧は抵抗の幅が大きいほど高く、ダイオードの耐圧は
ダイオードの面積が大きいほど高い。以上のことから、
抵抗Ｒ1 〜Ｒn の長さＬを一定にし、幅をＷ1 〜Ｗn と
し、ダイオードの面積（各回路の２個のダイオードのそ
れぞれの面積は実質的に等しい）をＳ1 〜Ｓn としたと
き、
す。本実施例は静電気保護回路を内部回路の出力側に設
けた例で、図４においては、説明の便宜のために、ダイ
オードは回路記号で、抵抗はレイアウトパターンで示し
てある。この静電気保護回路は、基本的には、それぞれ
１個の抵抗と２個のダイオードからなる回路をｎ個接続
して構成したものである。第１の回路は抵抗Ｒ1 、ダイ
オードＤ11 、Ｄ12からなり、図３に示した実施例と同
様に、抵抗Ｒ1 の一端は、カソードが高電位に接続され
たダイオードＤ11のアノード、およびアノードが低電位
に接続されたダイオードＤ12のカソードに接続されてい
る。同様に、第２の回路は抵抗Ｒ2 、ダイオードＤ21、
Ｄ22からなり、抵抗Ｒ2 の一端は、カソードが高電位に
接続されたダイオードＤ21のアノード、およびアノード
が低電位に接続されたダイオードＤ22のカソードに接続
され、第ｎの回路は抵抗Ｒn 、ダイオードＤn1、Ｄn2か
らなり、抵抗Ｒn の一端は、カソードが高電位に接続さ
れたダイオードＤn1のアノード、およびアノードが低電
位に接続されたダイオードＤn2のカソードに接続されて
いる。そして、これらｎ個の回路は、第１の回路の抵抗
Ｒ1 の他端が外部出力端子８に、第２の回路の抵抗Ｒ2
の他端が第１の回路の抵抗Ｒ1の一端に接続され、以下
同様に第ｎの回路まで順次接続されている。最後の第ｎ
の回路の抵抗Ｒn の一端は内部回路の出力端子１Ｂに接
続されている。ここで、抵抗Ｒ1 〜Ｒn の長さＬを一定
にし、それらの幅Ｗ1 〜Ｗn を順次小さくする。すなわ
ち、Ｒ1 からＲn まで、抵抗値を順次大きくする。この
ことによって、集積回路の高インピーダンス化を図るこ
とができる。さらに、抵抗値が大きいほど、またダイオ
ードの面積が大きいほど、内部回路に流入する過渡電流
が小さくなるので、保護効果が増大する。一方、抵抗の
耐圧は抵抗の幅が大きいほど高く、ダイオードの耐圧は
ダイオードの面積が大きいほど高い。以上のことから、
抵抗Ｒ1 〜Ｒn の長さＬを一定にし、幅をＷ1 〜Ｗn と
し、ダイオードの面積（各回路の２個のダイオードのそ
れぞれの面積は実質的に等しい）をＳ1 〜Ｓn としたと
き、
【００２０】
【数１】Ｓ1 ／Ｗ1 ＝Ｓ2 ／Ｗ2 ＝・・・＝Ｓn ／Ｗn
となるように各抵抗の幅とダイオードの面積を設定する
ことによって、最も静電耐圧と高インピーダンス化の両
立を実現することができる。
ことによって、最も静電耐圧と高インピーダンス化の両
立を実現することができる。
【００２１】同じ構成の静電気保護回路を内部回路の入
力側に設け得ることは当然である。
力側に設け得ることは当然である。
【００２２】ｎ個の回路の数を幾つにするかは、要求さ
れる特性とレイアウト面積からの制約を考慮して定め得
ることである。ダイオードＤn1とＤn2の接続点と内部回
路の入出力端子との間に、第１の実施例と同様に抵抗を
設けてもよい。
れる特性とレイアウト面積からの制約を考慮して定め得
ることである。ダイオードＤn1とＤn2の接続点と内部回
路の入出力端子との間に、第１の実施例と同様に抵抗を
設けてもよい。
【００２３】
【発明の効果】以上説明したように、本発明によれば、
静電気による過渡電流からの保護と高インピーダンス化
を両立でき、さらに、保護回路のレイアウト面積を減少
して集積度の向上に寄与することができる。
静電気による過渡電流からの保護と高インピーダンス化
を両立でき、さらに、保護回路のレイアウト面積を減少
して集積度の向上に寄与することができる。
【図面の簡単な説明】
【図１】従来の静電気保護回路の一例を示す回路図であ
る。
る。
【図２】従来の静電気保護回路の他の例を示す回路図で
ある。
ある。
【図３】本発明による静電気保護回路の一実施例を示す
回路図である。
回路図である。
【図４】本発明による静電気保護回路の他の実施例を示
す図である。
す図である。
１ 集積回路の内部回路
１Ａ 内部回路の入力端子
１Ｂ 内部回路の出力端子
２ 外部入力端子
３，４ ダイオード
５ 抵抗
６ プラス電源
７ マイナス電源
８ 外部出力端子
１１ 第２の抵抗
Ｒ1 〜Ｒn 抵抗
Ｄ11〜Ｄn2 ダイオード
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H05F 3/02
H01L 21/822
H01L 23/60
H01L 27/04
Claims (7)
- 【請求項１】 集積回路の内部回路の端子と外部端子と
の間に挿入され、前記内部回路を静電気による過渡電流
から保護する静電気保護回路において、 一端が前記外部端子に接続された第１の抵抗と、 カソードが高電位に接続され、アノードが前記第１の抵
抗の他端に接続された第１のダイオードと、 アノードが低電位に接続され、カソードが前記第１の抵
抗の他端に接続された第２のダイオードと、 一端が前記内部回路の前記端子に接続され、他端が前記
第１の抵抗の他端に接続され、前記第１の抵抗の抵抗値
よりも大きい抵抗値を有する第２の抵抗と を備えたこと
を特徴とする集積回路の静電気保護回路。 - 【請求項２】 前記高電位はプラス側電源電位であり、
前記低電位はマイナス側電源電位であることを特徴とす
る請求項１に記載の静電気保護回路。 - 【請求項３】 前記集積回路と、前記第１および第２の
抵抗と、前記第１および第２のダイオードとは、それぞ
れ化合物半導体からなることを特徴とする請求項１また
は２に記載の静電気保護回路。 - 【請求項４】 前記第１および第２の抵抗は、前記化合
物半導体の所定の領域に不純物を選択的にイオン注入し
て形成される注入抵抗であることを特徴とする請求項３
に記載の静電気保護回路。 - 【請求項５】 前記第１および第２の抵抗は、前記第１
および第２のダイオードとモノリシックに形成された金
属薄膜抵抗であることを特徴とする請求項１または２に
記載の静電気保護回路。 - 【請求項６】 集積回路の内部回路の端子と外部端子と
の間に挿入され、前記内部回路を静電気による過渡電流
から保護する静電気保護回路において、 それぞれ、抵抗と、カソードが高電位に接続され、アノ
ードが前記抵抗の一端に接続された第１のダイオード
と、アノードが低電位に接続され、カソードが前記抵抗
の一端に接続された第２のダイオードとからなる第１〜
第ｎのｎ個の回路を備え、 第１の回路の抵抗の他端が前記外部端子に接続され、第
２の回路の抵抗の他端が第１の回路の抵抗の前記一端に
接続されるよう、第１の回路から第ｎの回路まで順次接
続し、第ｎの回路の抵抗の一端が前記内部回路の前記端
子に接続され、前記第１〜第ｎの回路のそれぞれの抵抗
の抵抗値が前記第１の回路の抵抗から第ｎの回路の抵抗
に向かって順次大きいことを特徴とする集積回路の静電
気保護回路。 - 【請求項７】 集積回路と、請求項１ないし６のいずれ
かに記載の静電気保護回路とは、同一の半導体基板に形
成されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03219797A JP3487115B2 (ja) | 1997-02-17 | 1997-02-17 | 静電気保護回路および静電気保護回路を具えた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03219797A JP3487115B2 (ja) | 1997-02-17 | 1997-02-17 | 静電気保護回路および静電気保護回路を具えた半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10233293A JPH10233293A (ja) | 1998-09-02 |
| JP3487115B2 true JP3487115B2 (ja) | 2004-01-13 |
Family
ID=12352190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03219797A Expired - Fee Related JP3487115B2 (ja) | 1997-02-17 | 1997-02-17 | 静電気保護回路および静電気保護回路を具えた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3487115B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6170807B2 (ja) * | 2013-10-21 | 2017-07-26 | アスモ株式会社 | モータ制御装置 |
-
1997
- 1997-02-17 JP JP03219797A patent/JP3487115B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10233293A (ja) | 1998-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2850801B2 (ja) | 半導体素子 | |
| US6587320B1 (en) | Apparatus for current ballasting ESD sensitive devices | |
| US6222710B1 (en) | Semiconductor device | |
| EP0215493A1 (en) | Protected MOS transistor circuit | |
| EP0371663B1 (en) | Integrated circuit output buffer having improved ESD protection | |
| JP3163758B2 (ja) | 双方向過電圧保護装置 | |
| JP3487115B2 (ja) | 静電気保護回路および静電気保護回路を具えた半導体装置 | |
| US6894881B1 (en) | ESD protection methods and devices using additional terminal in the diode structures | |
| KR970030780A (ko) | 반도체 집적 회로 장치 | |
| US6061218A (en) | Overvoltage protection device and method for increasing shunt current | |
| JPH08330521A (ja) | 半導体装置 | |
| EP0087155B1 (en) | Means for preventing the breakdown of an insulation layer in semiconductor devices | |
| JPH0312784B2 (ja) | ||
| JPH1050937A (ja) | 集積回路の静電保護回路 | |
| JP2780289B2 (ja) | 半導体装置 | |
| KR20000060692A (ko) | 이에스디(ｅｓｄ) 보호회로 및 그의 제조 방법 | |
| EP0620598B1 (en) | Input/output protective circuit | |
| JP3185723B2 (ja) | 半導体装置 | |
| JP3112593B2 (ja) | 保護回路内蔵ｉｃ | |
| JPH0373574A (ja) | 半導体集積回路 | |
| JP2001332747A (ja) | ダイオード素子 | |
| JPS59138354A (ja) | 集積回路 | |
| JPH0590522A (ja) | 半導体装置 | |
| JPH0422004B2 (ja) | ||
| JPS5911677A (ja) | モノリシツク集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071031 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101031 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |