KR20070030828A - 반도체장치와 반도체장치 제조용 기판 및 그들의 제조방법 - Google Patents

반도체장치와 반도체장치 제조용 기판 및 그들의 제조방법 Download PDF

Info

Publication number
KR20070030828A
KR20070030828A KR1020067026137A KR20067026137A KR20070030828A KR 20070030828 A KR20070030828 A KR 20070030828A KR 1020067026137 A KR1020067026137 A KR 1020067026137A KR 20067026137 A KR20067026137 A KR 20067026137A KR 20070030828 A KR20070030828 A KR 20070030828A
Authority
KR
South Korea
Prior art keywords
semiconductor device
conductive portion
metal foil
substrate
layer
Prior art date
Application number
KR1020067026137A
Other languages
English (en)
Other versions
KR100884662B1 (ko
Inventor
치카오 이케나가
겐타로우 세키
가즈히토 호소카와
다쿠지 오케유이
게이스케 요시카와
가즈히로 이케무라
Original Assignee
다이니폰 인사츠 가부시키가이샤
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이니폰 인사츠 가부시키가이샤, 닛토덴코 가부시키가이샤 filed Critical 다이니폰 인사츠 가부시키가이샤
Priority to KR1020067026137A priority Critical patent/KR100884662B1/ko
Publication of KR20070030828A publication Critical patent/KR20070030828A/ko
Application granted granted Critical
Publication of KR100884662B1 publication Critical patent/KR100884662B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

기재층(51)과 접착제층(52)을 가진 접착시트(50)와, 접착제층(52) 상에 복수의 독립된 도전부(20)를 가진 반도체장치 제조용 기판(B)이 사용된다. 전극(11)이 형성되어 있는 반도체소자(10)가 기판(B) 상에 고착되고, 복수의 도전부(20) 위쪽과 반도체소자(10)의 전극(11)이 와이어(30)에 의해 전기적으로 접속된다. 반도체소자(10)와 와이어(30) 및 도전부(20)가 밀봉수지(40)로 밀봉된다. 도전부(20)는 돌출부분(20a)을 갖고, 또 도전부(20)의 측면(60a)이 조면화되어 도전부(20)와 밀봉수지(40)의 접합강도가 높아지게 된다.

Description

반도체장치와 반도체장치 제조용 기판 및 그들의 제조방법{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE PRODUCING SUBSTRATE AND PRODUCTION METHODS THEREFOR}
본 발명은 표면실장형(表面實裝型) 반도체장치의 기술분야에 속하는 것으로, 상세하게는 리드레스 구조를 가진 표면실장형 반도체장치의 기술분야에 속한다.
일반적으로, 반도체장치는 그 구성부재의 하나로 금속제 리드 프레임을 이용하고 있는데, 다핀화를 실현하기 위해서는 리드프레임에서의 리드의 피치를 미세화할 것이 요구된다. 그러나, 이에 수반해서 리드 자체의 폭을 작게 하면, 리드의 강도가 저하되어, 리드의 굽혀짐 등에 의한 단락현상이 생기고 만다. 따라서, 리드의 피치를 확보하기 위해 패키지를 대형화하는 것이 피할 수 없도록 되어 있었다. 이와 같이, 리드 프레임을 이용한 반도체장치는 패키지 사이즈가 크면서 뚜꺼워지게 된다. 그 때문에, 리드프레임의 영향이 없는, 소위 리드레스 구조를 가진 표면실장형 반도체장치가 제안되어 있다.
특허문헌 1 : 일본국 특허공개 평9-252014호 공보
특허문헌 2 : 일본국 특하공개 제2001-210743호 공보
특허문헌 1에 기재된 반도체장치를 도 11의 (a) 및 도 11의 (b)에 나타내었다. 이 반도체장치의 제조방법은, 먼저 기재(101)에 금속박을 첩부(貼付)하고, 소정 부분에 금속박을 남기도록 당해 금속박의 에칭을 실행한 후, 반도체소자(102)와 동등한 크기를 가진 금속박(103a; 다이패드) 상에 접착제(104)를 이용해서 반도체소자(102)를 고착시키고, 또 와이어(105)로 반도체소자(102)와 금속박(103b)의 전기적 접속을 실행하고, 금형을 이용해서 밀봉수지(106)로 트랜스퍼몰드를 한다(도 11의 (a)). 마지막으로, 성형된 밀봉수지(106)를 기재(101)로부터 분리함으로써 반도체소자를 패키지로서 완성하도록 되어 있다(도 11(b)). 그러나, 이러한 제조방법으로 얻어지는 반도체장치는 단자인 금속박(103b)이 밀봉수지(106)와의 접합강도 향상에 대한 대책이 마련되어 있지 않고서 반도체장치의 다핀화 및 소형화가 진행됨으로써, 금속박(103b)을 미세화한 경우에 박리되기가 쉽고, 금속박(103b)이 박리되면 와이어(105)가 단선이 되기 때문에, 금속박(103b)과 수지의 접합강도 향상에 대한 대책이 과제로 되고 있다.
또, 특허문헌 1에 기재된 제조방법에서는, 금속박의 에칭공정 및, 밀봉수지의 몰딩공정에서 기재와 금속박이 충분히 밀착되어 있을 것이 요구되는 한편, 몰딩공정 후에는 기재와 밀봉수지, 기재와 금속박이 용이하게 분리될 수 있는 것이 요구된다. 이와 같이, 기재와 금속박은 밀착특성에서 상반되는 특성이 요구된다. 즉, 에칭에 사용하는 약품에 대해서는 내구성이 요구되고, 몰딩공정에서의 고온 하 및 밀봉수지가 금형 내를 흐를 때에 가해지는 압력 하에서는 반도체소자가 어긋나지 않게 될 내구성이 필요함에도 불구하고, 몰딩 후에는 기재와 밀봉수지, 기재와 금속박이 용이하게 분리될 수 있어야 할 것이 요구된다. 그러나, 기재로서 예시되고 있는, 테플론(등록상표) 재료, 실리콘 재료 또는 테플론(등록상표) 코팅을 한 금속 등으로는 이와 같은 밀착특성을 만족시킬 수가 도저히 없게 된다.
특허문헌 2에 기재된 반도체장치를 도 12의 (a) 및 도 12의 (b)에 나타내었다. 이 반도체장치는 다음의 방법으로 제조한다. 먼저, 기재로 되는 금속판에 됫박모양의 오목홈(201a)를 형성한 금속판(201)을 얻는다. 다음에, 반도체소자(202)를 접착제(203)로 금속판(201)에 고착시키고, 그 후에 설계상 필요한 장소에 와이어본딩을 해서 와이어(204)를 형성하고, 밀봉수지(205)로 트랜스퍼 몰딩을 한다(도 12의 (a)). 다음, 금속판(201) 및 접착제(203)를 연마하고, 다시 설계에 맞은 치수로 밀봉수지(205)와 함께 금속판(201)을 절단해서 반도체장치를 얻는다(도 12의 (b)).
그러나, 이 제조방법에서도, 얻어지는 반도체장치가, 단자인 금속판(201)과 밀봉수지(205)의 접합강도의 향상에 대해서는 대책이 강구되어 있지 않고, 특허문헌 1의 경우와 마찬가지로 반도체장치의 다핀화 및 소형화를 기하는 데에는 금속판(201)의 미세화가 필요하고, 금속판(201)을 미세화하면 밀봉수지로부터 박리되기가 쉬워, 밀봉수지(205)와 금속판(201)의 접합강도의 향상이 필요하도록 되어 있어서, 다핀의 소형이고 신뢰성이 높은 반도체장치의 요망에 대해서는 과제가 남아 있다.
이와 같이, 종래의 제조방법에서는, 다핀이고 소형의 반도체장치를 실현하려는 경우, 도전부(단자)가 미세화되어 밀봉수지와 도전부의 접합강도가 저하됨으로 써 수지로부터 박리되기가 쉬운 문제가 있어서, 접합강도를 향상시킨, 신뢰성이 높은 다핀이고 소형인 반도체장치의 개발이 요구되고 있다. 한편, 반도체장치의 박형화의 요구에 대해서도, 종래의 방법으로 박형화한 반도체장치를 얻는 데에는, 반도체소자(칩) 그 자체를 얇게 연마할 필요가 있어서, 그 제조공정에서 반도체소자의 갈라짐이나 결함이 발생하기 쉽고, 이것이 비용 상승으로 이어지도록 되어 있다.
본 발명은, 이와 같은 문제점을 감안해서 이루어진 것으로, 그 목적으로 하는 바는, 신뢰성이 높은 다핀이고 소형인 리드레스 구조의 반도체장치를 제공함에 있다. 구체적으로는, 밀봉수지와 도전부의 접합강도가 뛰어난 표면실장형 반도체장치를 제공하고, 아울러 반도체장치 제조용 기판 및 그들의 제조방법을 제공함에 있다. 또 다른 목적은, 박형화가 가능한 리드레스 구조의 반도체장치 및 반도체장치 제조용 기판 및 그들의 제조방법을 제공함에 있다.
본 발명은, 전극을 가진 반도체소자, 반도체소자의 주위에 배치된 복수의 도전부와, 반도체소자의 전극과 도전부를 접속하는 와이어와, 반도체소자, 도전부 및 와이어를 밀봉하는 밀봉수지를 갖되, 도전부가 동 또는 동합금으로 된 금속박과, 적어도 금속박의 상측에 설치된 도전부 도금층을 갖고, 도전부의 위쪽의 도전부 도금층은 금속박으로부터 바깥쪽으로 돌출하는 돌출부분을 형성하고, 도전부는 그 이면이 밀봉수지의 바깥쪽으로 노출되어 있는 것을 특징으로 하는 반도체장치이다.
본 발명은, 도전부가 금속박의 아래쪽에 도전부 도금층을 갖고서, 이 아래쪽 도전부 도금층이, 밀봉수지로부터 바깥쪽으로 돌출해 있는 것을 특징으로 하는 반도체장치이다.
본 발명은, 도전부의 금속박의 측면이 조화되어 거칠게 되어 있는 것을 특징으로 하는 반도체 장치이다.
본 발명은, 기재층과, 이 기재층 상에 설치된 접착제층을 가진 접착시트와, 접착시트의 접착제층 상에 설치된 복수의 도전부를 갖추되, 도전부가 동 또는 동합금으로 된 금속박과, 적어도 금속박의 상측에 설치된 도전부 도금층을 갖고서, 도전부 위쪽의 도전부 도금층이 금속박으로부터 바깥쪽으로 돌출하는 돌출부분을 형성하도록 된 것을 특징으로 하는 반도체장치 제조용 기판이다.
본 발명은, 도전부가 금속박의 아래쪽에 도전부 도금층을 갖되, 이 아래쪽의 도전부 도금층이 접착제층 내에 메워져 있는 것을 특징으로 하는 반도체장치 제조용 기판이다.
본 발명은, 도전부의 금속박의 측면이 조화되어 거칠게 되어 있는 것을 특징으로 하는 반도체 장치 제조용 기판이다.
본 발명은, 기재층이 금속재로 된 것을 특징으로 하는 반도체장치 제조용 기판이다.
본 발명은, 도전부의 동 또는 동합금으로 된 금속박의 두께가, 0.01 ~ 0.1mm인 것을 특징으로 하는 반도체장치 제조용 기판이다.
본 발명은, 도전부의 도전부 도금층이 동의 확산배리어층으로서의 니켈도금층과, 이 니켈도금층에 설치되어 단층 또는 다층의 귀금속 도금층을 가진 다층 구조로 이루어지되, 귀금속 도금층에 이용하는 귀금속이 적어도 Au, Ag, Pd 중 어느 하나인 것을 특징으로 하는 반도체장치 제조용 기판이다.
본 발명은, 접착시트의 기재층의 200℃에서의 탄성률이 1.0GPa 이상이고, 또한 접착제층의 200℃에서의 탄성률이 0.1MPa 이상인 것을 특징으로 하는 반도체장치 제조용 기판이다.
본 발명에서, 접착시트의 접착제층을 구성하는 접착제의 100 ~ 150℃에서의 경화 전의 탄성률이 0.1MPa 이하이고, 200℃에서의 경화 후의 탄성률이 0.1MPa 이상인 것이 바람직하다. 접착제의 종류는 특히 한정되지 않으나, 열경화형 접착재를 사용하는 것이 바람직하다.
본 발명에서, 상기 열경화형 접착제는, 특히 그 조성은 한정되지 않으나, 예컨대 에폭시수지, 에폭시 경화제, 탄성체를 함유하는 것 등을 사용하는 것이 바람직하다.
본 발명은, 접착시트의 접착제층의 시험용 금속박에 대한 접착력이, 0.1 ~ 15N/20mm인 것을 특징으로 하는 반도체장치 제조용 기판이다.
본 발명은, 반도체장치용 기판이, 반도체소자 고착영역을 갖고 됫박모양으로 배치된 복수의 블록을 함유하고, 각 블록 사이는 절단영역에 의해 구획되고, 도전부는 이 절단영역에 걸리지 않게 배치되어 있는 것을 특징으로 하는 반도체장치 제조용 기판이다.
본 발명은, 도전부의 소재로서 동 또는 동합금으로 된 금속박을 준비하는 공정과, 금속박의 도전부에 대응하는 부분에 부분도금을 실시해서 부분도금층을 형성하는 공정과, 부분도금층이 형성된 금속박을 기재층 및 접착제층을 가진 접착 시트의 접착제층 측에 가압해서 첩부하는 공정과, 부분도금층을 레지스트로 해서 금속박을 에칭함으로써 도전부를 형성하는 공정 및, 접착시트를 가공해서 외형을 정하는 공정을 구비한 것을 특징으로 하는 반도체장치 제조용 기판의 제조방법이다.
본 발명은, 부분도금층을 레지스트로 해서 금속박을 에칭하여 도전부를 형성시키는 공정에서, 도전부의 금속박의 측면을 에칭으로 조화하는 것을 특징으로 하는 반도체장치 제조용 기판의 제조방법이다.
본 발명은, 기재층과, 이 기재층 상에 설치된 접착제층을 가진 접착시트와, 접착시트의 접착제층 상에 설치된 복수의 도전부를 갖되, 도전부가 동 또는 동합금으로 된 금속박과, 적어도 금속박의 상측에 설치된 도전부 도금층을 갖고, 도전부의 위쪽의 도전부 도금층은 금속박으로부터 바깥쪽으로 돌출하는 돌출부분을 형성하는 반도체장치 제조용 기판을 준비하는 공정과, 반도체장치 제조용 기판의 접착제층에 전극을 가진 반도체소자를 고착시키고, 도전체와 반도체소자의 전극을 와이어로 전기적으로 접속하는 공정과, 반도체소자와 와이어 및 도전부를 밀봉수지로 밀봉하는 공정과, 밀봉수지로부터 접착시트를 분리하는 공정과, 밀봉수지를 반도체소자 마다 개편화(個片化)하는 공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법이다.
본 발명의 반도체장치와 그 제조방법에 의하면, 외부와의 접속부위인 도전부와 밀봉수지의 접합강도가 매우 높고, 도전부를 미세화하여도 신뢰성이 뛰어난 반도체장치를 얻을 수가 있다. 또, 본 발명의 반도체장치의 도전부의 아래쪽 면에 실시된 도금층이 반도체장치의 이면으로부터 도금두께 분만큼 돌출한 상태로 수지밀봉되어 있어서, 반도체장치를 프린트기판에 실장할 때에 실장의 신뢰성을 높일 수가 있게 된다. 그리고, 본 발명의 반도체장치는, 리드 프레임을 이용하지 않은 리드레스 구조이기 때문에, 도전부를 미세화해서 피치를 좁힐 수가 있음과 더불어, 종래 있었던 다이패드를 생략하여, 반도체소자의 하부면이 반도체장치의 이면에 노출된 형태로 박형화를 도모한 반도체장치를 실현할 수 있다. 또, 본 발명의 반도체장치 제조용 기판을 이용함으로써, 그 제조공정에서 다이패드가 없더라도 반도체소자를 고정할 수 있어서, 그 위치 어긋남이 없는 상태로 수지밀봉을 할 수가 있게 된다.
도 1은, 본 발명에 따른 반도체장치의 1예를 나타낸 개략구성도,
도 2는, 도 1의 반도체장치에서의 도전부의 확대도,
도 3은, 본 발명에 따른 반도체장치의 다른 예를 나타낸 개략구성도,
도 4는, 본 발명에 따른 반도체장치의 또 다른 예를 나타낸 개략구성도,
도 5는, 도 4의 반도체장치에서의 도전부의 확대도,
도 6의 (a) ~ 도 6의 (d)는, 도 1에 나타난 반도체장치의 제조방법을 나타낸 공정도,
도 7은, 도 6의 공정으로 도전부를 형성한 시점에서의 접착시트(기판)의 평면도를 모식적으로 나타낸 설명 예,
도 8의 (a) ~ 도 8의 (e)는, 기판작성의 순서를 나타낸 공정도,
도 9의 (a) 및 도 9의 (b)는, 도전부에서의 금속박의 측면을 조면화하는 모습을 나타낸 설명도,
도 10의 (a) 및 도 10의 (b)는, 본 발명의 반도체장치의 제조방법에서의 기판작성공정에서 접착시트에 도전부를 형성한 상태의 상면도,
도 11의 (a) 및 도 11의 (b)는, 리드레스 구조를 한 종래의 반도체장치의 1예를 나타낸 설명도,
도 12의 (a) 및 도 12의 (b)는, 리드레스 구조를 한 종래의 반도체장치의 다른 예를 나타낸 설명도이다.
이하, 본 발명의 실시예에 대해 도면을 참조하면서 상세히 설명한다.
도 1 및 도 2에 도시된 것과 같이, 반도체장치(P)는 전극(11)을 가진 반도체소자(10)와, 반도체소자(10)의 주위에 배치된 복수의 도전부(20)와, 반도체소자(10)의 전극(11)과 도전부(20)를 전기적으로 접속하는 와이어(30)와, 반도체소자(10)와 도전부(20) 및 와이어(30)을 밀봉하는 밀봉수지(40)를 구비하고 있다.
이 중 도전부(20)는 동 또는 동합금으로 된 금속박(60)과, 금속박(60)의 상하 양쪽에 설치된 도전부 도금층(20a)을 갖되, 이 도전부 도금층(20a)이 금속박(60)에 대해 바깥쪽으로 돌출하는 돌출부로 된다.
또, 와이어(30)는 도전부(20) 위쪽의 도전부 도금층(20a)에 접속되어 있고, 이 위쪽의 도전부 도금층(20a)은 와이어(30)에 접속되는 기능면으로 된다.
그리고, 반도체소자(10)의 이면(裏面)은 밀봉수지(40)의 이면(Pa; 반도체장치의 이면으로도 됨)으로부터 바깥쪽으로 노출되고, 또 도전부(20) 아래쪽의 도전부 도금층(20a)은 그 두께 분만큼 밀봉수지(40)의 이면(Pa)으로부터 바깥쪽으로 돌출해 있다. 또, 도전부(20)의 금속박(60)은, 그 측면(60a)이 조면화(粗面化)되어 거칠게 되어 있다.
이와 같이, 도 1의 반도체장치(P)는, 반도체소자(10)의 하면과 도전부(20) 아래쪽의 도전부 도금층(20a)이 밀봉수지(40)의 표면에 노출되는 구조로서, 다이패드나 반도체소자 고착용의 접착제층을 갖지 않은 리드레스 구조로 되어 있다. 더구나 도전부(20)의 위쪽의 돌출부분(20a)이 밀봉수지(40) 중에서 앵커효과를 발휘함과 더불어, 도전부(20)의 측면(60a)이 조면화되어 밀봉수지(40)와 확고하게 서로 맞물려 있기 때문에, 도전부(20)을 미세화하여도 도전부(20)와 밀봉수지(40)의 접합강도가 높아지게 되어 있다. 그리고, 도전부(20) 아래쪽의 면에 설치된 돌출부분(20a)는 도전부 도금층으로 이루어지되, 도전부(20)가 반도체장치(P)의 이면(Pa)으로부터 도전부 도금층(20a)의 두께 분만큼 돌출한 상태로 수지밀봉되어 있기 때문에, 반도체장치(P)를 프린트기판에 실장할 때에, 실장기판 상의 요철이나 이물(異物)에 의해 도전부(단자)가 뜨는 것을 막을 수가 있어, 실장시의 신뢰성을 향상시킬 수 있다. 그리고, 납땜 크림이 눌려 부수어져 단락되는 것을 막아주는 효과도 있다.
도 3은 본 발명에 따른 반도체장치의 다른 예를 나타낸 개략구성도이다. 이 도 3에 도시된 반도체장치(P)는, 종래와 같이 다이패드를 이용한 예인바, 도전부(20)와 다이패드부(21)가 각각 상하로 돌출부분(20a, 21a)을 가진 구성으로 되어 있어서, 도전부(20)를 미세화하여도 그 돌출부분(20a)이 밀봉수지(40)의 중에서 앵커효과를 발휘하기 때문에 밀봉수지(40)와의 접합강도가 높아, 신뢰성이 높은 반도체장치를 구성할 수 있다. 그리고, 도전부(20) 아래쪽의 면에 설치된 돌출부분(20a)이 도금층으로 이루어지고, 도전부(20)는 반도체장치(P)의 이면(Pa)으로부터 도전부 도금층(20a)의 두께 분만큼 돌출한 상태로 수지밀봉되어 있기 때문에, 반도체장치(P)를 프린트기판에 실장할 때에, 실장기판 상의 요철이나 이물에 의해 도전부(단자)가 뜨는 것을 막을 수가 있어서, 실장시의 신뢰성을 높일 수가 있게 된다. 그리고, 납땜 크림이 눌려 부수어져 단락되는 것을 막는 효과도 있다. 여기서, 다이패드부(21)의 이면측에는 돌출부분(21a)을 설치하지 않고, 도전부(20) 만으로 돌출부분(20a)을 설치하는 형태도 채용할 수 있다.
도 4는 본 발명에 따른 반도체장치의 또 다른 예를 나타낸 개략구성도이다. 이 도 4에 도시된 반도체장치는, 도전부(導電部; 20)가 위쪽의 기능면에만 돌출부분(20a)을 가진 형상을 하고 있는 점을 제외하고는 도 1의 것과 마찬가지인 리드레스 구조를 하고 있다. 이 반도체장치에서도, 도전부(20)의 돌출부분(20a)이 밀봉수지(40) 중에서 앵커효과를 발휘함과 더불어, 도 5로 확대하여 나타낸 것과 같이, 도전부(20)는 금속박(60) 측면(60a)의 표면거칠기가 거칠어져 있어서 밀봉수지(40)와 서로 맞물린 상태로 된다.
종래의 반도체장치에서는, 다이패드의 두께가 대략 100 ~ 200㎛, 반도체소자 고착용 접착제층의 두께는 대략 10 ~ 50㎛이다. 그 때문에, 반도체소자의 두께 및 반도체소자 상부를 덮는 밀봉수지의 두께가 같은 경우에는, 상기의 반도체장치에 의하면 다이패드 및 접착제층이 필요하지 않기 때문에, 두께 110 ~ 250㎛의 박형화가 가능해진다.
도 6의 (a) ~ 도 6의 (d)는 도 1에 도시된 반도체장치의 제조방법을 나타낸 공정도로서, 동 도면에 따라 아래와 같이 제조순서를 설명한다.
먼저, 도 6의 (a)에 도시된 것과 같이, 기재층(51)과, 접착제층(52)을 가진 접착시트(50)를 준비하고서, 상기 접착시트(50)에서의 접착제층(52) 상에 부분적으로 복수의 도전부(20)를 형성시켜 기판(B)을 만든다. 도시된 것과 같이, 도전부(20)는 상하로 각각 돌출부분(20a)을 갖고 있는데, 이 도전부(20)를 가진 반도체장치 제조용 기판(B)의 작성공정에 대해서는 뒤에 설명한다.
도전부(20)를 형성한 시점에서의 접착시트(50), 즉 기판의 평면도를 모식적으로 나타낸 것이 도 7이다. 반도체소자(10)의 전극 수에 대응한 도전부(20)가 접착시트(50) 상에 복수 개로 형성되어 있으나, 복수 개의 도전부(20)는 모두 전기적으로 독립하도록 되어 있다.
다음, 도 6의 (b)에 도시된 것과 같이, 전극(11)이 형성되어 있는 반도체소자(10)를 전극(11)이 형성되어 있지 않은 측이 기판(B) 측으로 되도록 기판(B) 상의 소정 위치에 접착제층(52)을 매개로 고착시킨다. 다음, 복수의 도전부(20)와 반도체소자(10)의 전극(11)을 와이어(30)로 전기적으로 접속한다. 한편, 칩의 사이즈가 작아서 반도체소자(10)의 접착시트(50)에 대한 고착력이 불충분한 경우는, 은페 이스트나 다이아 터치 필름과 같은 시판되는 다이아 터치재로 반도체소자(10)를 접착시트(50) 상에 확고하게 고착시키도록 하여도 상관이 없다. 이 경우에도 다이패드는 불필요하기 때문에, 종래의 반도체장치와 비교해서 두께 100 ~ 200㎛의 박형화가 가능하였다. 한편, 반도체장치로서의 두께의 제한이 느슨한 경우는, 도 3에 도시한 반도체장치(P)의 경우와 같이, 다이패드부(21)를 설치한 반도체장치 제조용 기판을 사용할 수도 있다.
다음, 도 6의 (c)에 도시된 것과 같이, 반도체소자(10)와 와이어(30) 및 도전부(20)를 밀봉수지(40)로 밀봉해서 접착시트(50) 상에 반도체장치(P)를 형성한다. 밀봉수지(40)에 의한 밀봉은 통상적인 트랜스퍼몰딩법으로 금형을 이용해서 실시한다. 한편, 몰딩 후에는, 필요에 따라 밀봉수지(40)의 후경화가열(後硬化加熱)을 실행하도록 한다. 후경화가열은, 뒤에 설명하는 접착시트(50)의 분리 전이어도 후이어도 상관이 없다. 계속해서, 도 6의 (d)에 도시된 것과 같이, 밀봉수지(40)로부터 접착시트(50)를 분리해서 도 1에 나타난 반도체장치(P)를 얻는다.
상기의 기판작성공정, 즉 접착시트(50)에서의 접착제층(52) 상에 부분적으로 도전부(20)를 형성시켜 반도체장치 제조용 기판(B)을 제조하는 순서를 도 8의 (a) ~ 도 8의 (e)에 나타내었다. 이 공정을 설명하면 다음의 같다.
먼저, 도 8의 (a)에 도시된 것과 같이 도전부의 소재로서 동 또는 동합금으로 된 금속박(60)을 준비한다. 이 금속박(60)으로는 강도의 관점에서 두께가 0.01 ~ 0.1mm인 것을 사용한다. 그리고 먼저, 금속박(60)의 양면에 드라이필름 레지스트(61)를 붙여, 도 8의 (a)에 도시된 것과 같이, 포토리소그래피법으로 도전부 의 형상과는 역의 패턴으로 금속박(60)의 양면의 드라이필름 레지스트(61)를 각각 패터닝한다.
다음, 도 8의 (b)에 도시된 것과 같이, 드라이필름 레지스트(61)를 마스크로 해서, 동의 확산배리어층(63)으로서의 니켈 도금층과, 귀금속 도금층(64)을 도전부의 형상으로 부분도금한 후, 도 8의 (c)에 도시된 것과 같이, 드라이필름 레지스트(61)를 제거해서 도전부 도금층(부분도금층; 62)을 형성한다. 여기서, 귀금속 도금층(64)에 이용되는 귀금속으로는 적어도 Au, Ag, Pd 중의 어느 하나로 한다. 또, 귀금속 도금층(64)은 단층이어도 좋고 다층으로 구성하여도 좋다.
계속해서, 도 8의 (d)에 도시된 것과 같이, 확산배리어층(63)과 귀금속 도금층(64)으로 된 도전부 도금층(62)이 형성된 금속박(60)을, 접착시트(50)의 접착제층(52) 측에다 가압하면서 도전부 도금층(62)이 접착제층(52)에 메워진 상태로 첩부한다. 이렇게 첩부한 상태에서, 도 8의 (e)에 도시된 것과 같이, 도전부 도금층(62)을 레지스트로 해서 금속박(60)을 에칭하여 도전부(20)를 형성한다. 이 경우, 금속박(60)의 측면(60a)을 에칭함으로써, 도시된 것과 같이 금속박(60)의 상하에 도전부 도금층(62)으로 된 돌출부분(20a)이 설치된 형상으로 한다. 다음, 도 9의 (a)에 도시된 것과 같이, 금속박(60)의 측면(60a)에 화학처리를 해서, 도 9의 (b)에 도시된 것과 같이 금속박(60)의 측면(60a)을 조면화한다. 이와 같이, 금속박(60)의 상하 양면에 돌출부분(20a)를 형성함과 더불어, 금속박(60)의 측면(60a)을 조면화한 후, 프레스가공 등의 절단수단으로 접착시트(50)의 외형을 가공하여 접착시트(50)의 외형을 정한다.
이와 같이, 도 8의 (a) ~ 도 8의 (e)의 공정도는, 상하 양면에 돌출부분을 가진 형태의 도전부를 형성하는 경우를 나타내고 있으나, 도 4에 나타낸 반도체장치(P)와 같이, 금속박의 기능면(와이어를 본딩 접속하는 면)에만 돌출부분(20a)을 가진 도전부(20)를 형성하는 경우는, 금속박(60)의 기능면에만 도전부 도금층(62)을 실시하고, 도금되어 있지 않은 측의 면에서 금속박(60)을 접착시트에 첩부하고, 이 첩부된 상태에서 금속박(60)의 에칭을 하도록 한다. 이에 따라, 기능면에만 돌출부분(20a)을 가진 도전부(20)를 형성할 수 있다. 그리고, 계속되는 도전부(20)의 측면의 조면화처리는 도 9의 (a) 및 도 9의 (b)에서 설명한 것과 마찬가지로 해서 실행한다. 또, 도 3에 나타낸 반도체장치(P)와 같이, 도전부(20)와 다이패드부(21)를 형성하는 경우는, 도 8의 (a)의 공정에서 다이패드부에 대응하는 부위를 열도록 드라이필름 레지스트(61)을 패터닝하면 좋다.
한편, 본 발명의 반도체장치의 제조방법은, 반도체장치를 복수 개 모아서 한번에 제조하는 것이 실용적이다. 도 10의 (a) 및 도 10의 (b)에 그 예를 나타내었다. 도 10의 (a)는, 복수 개의 반도체장치 제조용 기판(B)을 포함한 접착시트(50)의 평면도를 모식적으로 나타낸 설명도로서, 접착시트(50)의 상부면에는 1개의 반도체소자를 고착시키는 영역(71)과 그 주위에 형성된 도전부를 1개의 블록(70)으로 나타내고 있는바, 그 블록(70)이 됫박모양으로 다수 형성되어 있다. 한편, 도 10의 (b)는 1개의 블록(70)의 확대도로서, 반도체소자 고착영역(71)의 주위에 도전부(20)가 필요한 수 만큼 형성되어 있다.
도 10의 (a)에서, 예컨대 접착시트(50)의 폭(W)이 65mm로서, 소정의 공정을 거쳐 접착시트(50)의 상에 복수 개의 블록(70)이 형성되어, 연속적으로 롤에 감겨진 기재가 만들어진다. 이와 같이 해서 얻어진 폭 65mm의 접착시트(50)를, 다음의 반도체소자 탑재공정 및 수지밀봉공정에 필요한 블록 수가 되도록 적절히 절단해서 반도체장치 제조용 기판(B)으로 사용한다. 이와 같이 복수 개의 반도체소자를 일괄해서 수지밀봉하는 경우에는, 수지밀봉 후에 접착시트를 분리하고 나서, 다이서컷 또는 펀칭으로 소정의 치수로 절단해서 개편화함으로써 반도체장치(P)를 얻게 된다.
그런데, 도 10의 (a)의 반도체장치 제조용 기판(B)에서, 다이서컷 또는 펀칭으로 소정의 치수로 절단되는 절단영역(72), 즉 절단수단이 미치는 범위를 커버하도록 절단선에 소정의 폭을 갖도록 한 영역 내에 도전부(20)가 존재하면, 절단에 수반해서 금속분(金屬粉)이 발생하게 되고, 그 금속분이 반도체장치에 부착된 상태 그대로이면 이후의 실장공정에서 금속분에 의한 쇼트를 발생시킬 가능성이 있다. 이와 같은 결함에 대한 대책으로는, 절단영역(72)에 걸리지 않도록 도전부(20)를 배치해 놓는 것이 바람직하다. 또, 이와 같은 배치의 반도체장치 제조용 기판(B)을 이용해서 제조한 반도체장치(P)는, 개편화(個片化)한 후에 그 측면에 도전부(20)가 노출되지 않고, 프린트기판에 실장된 상태에서는 단자(도전부)가 바깥쪽으로부터 가려진 상태로 되어, 단자를 직접 액세스하는 부정(不正)을 방지할 수 있는 효과도 있다.
도전부 도금층(62)의 구체적인 예로서는, 확산배리어층(63)으로서의 도금 두께 5㎛의 니켈 도금 위에, 귀금속 도금층으로서 도금 두께 0.1㎛의 파라듐 도금과 도금 두께 0.06㎛의 금 도금(64)을 겹쳐 형성하는 예를 들 수 있다. 물론 이에 한정되는 것은 아니고, 제조하는 반도체장치(P)의 요구에 대응해서 여러 가지 조합과 두께로 형성할 수도 있다. 또, 도전부 도금층(62)의 총 두께는 반도체장치의 요구에 대응해서 결정할 수 있지만, 통상적으로는 0.05 ~ 50㎛의 범위가 적합하다.
본 발명의 반도체장치의 제조방법에 이용하는 접착시트(50)는, 수지밀봉공정이 완료되기까지 반도체소자(10)나 도전부(20)를 확실하게 고착시키고, 또한 밀봉수지(40)로부터 분리될 때에는 용이하게 박리될 수 있는 것이 바람직하였다. 이와 같은 접착시트(50)는, 앞에서 설명한 것과 같이 기재층(61)과 접착제층(62)을 갖게 된다. 기재층(61)의 두께는, 특히 제한되지 않으나, 통상, 12 ~ 200㎛ 정도, 바람직하기는 50 ~ 150㎛이다. 또, 접착제층(62)의 두께는, 특히 제한되지 않으나, 통상 1 ~ 50㎛ 정도, 바람직하기는 5 ~ 20㎛이다.
또, 접착시트(50)로는, 그 기재층(61)의 200℃에서의 탄성률이 1.0GPa 이상이고, 또한 접착제층(62)의 200℃에서의 탄성률이 0.1MPa 이상인 것을 쓰는 것이 바람직하였다. 접착제층(62)으로서 이와 같은 탄성율의 것을 이용함으로써, 도 8의 (d)에 나타나 있는 공정에서 가압을 해서 붙여줌으로써 도전부 도금층(62)의 부분이 접착제층(62) 중에 밀어넣어 메워져, 도 6의 (d)에 도시된 반도체장치(P)의 완성단계에서는 도전부(20)에서의 하부면의 돌출부분(20a)이 밀봉수지의 표면으로부터 돌출한 스탠드 오프라 불리는 상태가 되도록 할 수가 있어, 반도체장치 실장시의 신뢰성을 향상시키는 효과가 있다.
와이어본딩 등이 실시되는 반도체소자 탑재공정에서는, 온도는 대략 150 ~ 200℃ 정도의 고온조건에 놓이게 된다. 그 때문에, 접착시트(50)의 기재층(51) 및 접착제층(52)에는 이에 견딜 수 있는 내열성이 요구된다. 이러한 관점에서, 기재층(51)으로는, 200℃에서의 탄성률이 1.0GPa 이상, 바람직하기는 10Gpa 이상인 것을 쓰는 것이 적절하다. 기재층(51)의 탄성률은, 통상 1.0GPa ~ 1000GPa 정도인 것이 바람직하다. 또, 접착제층(52)으로는, 탄성률이 0.1MPa 이상, 바람직하기는 0.5MPa 이상, 더 바람직하기는 1MPa 이상인 것을 쓰는 것이 적절하다. 접착제층(52)의 탄성률은, 통상 0.1 ~ 100MPa 정도인 것이 바람직하다. 이러한 탄성률의 접착제층(52)은 반도체소자 탑재공정 등에서 연화(軟化)·유동(流動)을 일으키기 어려워, 보다 더 안정된 결선이 가능하게 된다. 한편, 탄성률의 측정은 상세히는 실시예에 기재된 방법에 의한다.
접착시트(50)의 기재층(51)은 유기물이어도 무기물이어도 좋으나, 반송시의 취급성, 몰드시의 휘어짐 등을 고려하면 금속박을 쓰는 것이 좋다. 이와 같은 금속박으로서는, SUS박, Ni박, Al박, 동박, 동합금박 등을 들 수 있는바, 염가로 입수가능한 것 및 종류의 풍부함에서 보아 동이나 동합금 중에서 선택하는 것이 좋다. 또, 이와 같은 기재층(51)으로 되는 금속박은, 접착제층(52)과의 투묘성(投錨性)을 확보하기 위해 한쪽 면을 조화처리(粗化處理)를 한 것이 바람직하다. 조화처리의 수법으로는, 종래 공지의 샌드 블레스트 등의 물리적인 조화수법, 또는 에칭, 도금 등의 화확적인 조화수법 중 어느 것으로도 가능하다.
접착시트(50)의 접착제층(52)을 형성하는 접착제로는, 특히 한정되지 않으나, 에폭시수지, 에폭시 경화제, 탄성체를 함유하는 열경화성 접착제를 쓰는 것이 좋다. 열경화성 접착제의 경우, 통상 기재의 첩합(貼合)은, 미경화의 이른바 B 스테이지 상태, 즉 150℃ 이하의 비교적 저온에서 첩합을 실시할 수가 있고, 또한 첩합 후에 경화를 시킴으로써 탄성률을 향상시키고 내열성을 향상시킬 수가 있다.
여기서, 에폭시 수지로는, 글리시딜 아민형 에폭시수지, 비스페놀 F형 에폭시수지, 비스페놀 A형 에폭시수지, 페놀노보락형 에폭시수지, 크레졸노보락형 에폭시수지, 비페닐형 에폭시수지, 나프타렌형 에폭시수지, 지방족 에폭시수지, 지환족 에폭시수지, 복소환식(複素環式) 에폭시수지, 스피로환 함유 에폭시수지, 할로겐화 에폭시수지 등을 들 수 있는바, 이들을 단독 또는 2종 이상 혼합해서 사용할 수 있다. 에폭시 경화제로는, 각종 이미다졸계 화합물 및 그 유도체, 아민계 화합물, 디시안디아미드, 히드라진 화합물, 페놀수지 등을 들 수 있는바, 이들을 단독 또는 2종 이상을 혼합해서 사용할 수가 있다. 또, 탄성체로는, 아크릴수지, 아크릴로니트릴 부타디엔 공중합체, 페녹시 수지, 폴리아미드 수지 등을 들 수 있는바, 이들을 단독 또는 2종 이상을 혼합해서 사용할 수 있다.
또, 접착제층(52)의 시험용 금속박에 대한 접착력은, 0.1 ~ 15N/20mm인 것이 바람직하다. 또는 0.3 ~ 5N/20mm인 것이 더 바람직하다. 여기서, 접착력은 도전부의 크기에 따라 상기 범위 내에서 적절히 선택할 수가 있다. 즉, 도전부의 사이즈가 큰 경우는 접착력은 비교적 작게, 도전부의 사이즈가 작은 경우는 접착력은 크게 설정하는 것이 좋다. 이러한 접착력을 가진 접착시트(50)는, 적당한 접착력을 가져, 기판작성공정 ~ 반도체소자 탑재공정에서는 접착제층에 고착된 도전부의 어긋남이 일어나기 어렵게 된다. 또 시트분리공정에서는, 반도체장치로부터의 접착시 트(50)의 분리성이 양호하고, 반도체장치에 대한 대미지를 적게 할 수가 있다. 한편, 접착력의 측정은 상세히는 실시예에 기재된 방법에 의한다.
또, 접착시트(50)에는, 필요에 따라 정전방지기능을 부여할 수가 있다. 접착시트(50)에 정전방지기능을 부여하는데에는, 기재층(51), 접착제층(52)에 대전방지제, 도전성 필러(filler)를 혼합하는 방법이 있다. 또, 기재층(51)와 접착제층(52)과의 계면이나, 기재층(51)의 이면에 대전방지제를 도포하는 방법이 있다. 이 정전방지기능을 부여함으로써, 접착시트를 반도체장치로부터 분리할 때에 발생하는 정전기를 억제할 수가 있다.
대전방지제로는, 정전방지기능을 가진 것이라면 특히 제한은 없다. 구체적인 예로는, 예컨대 아크릴계 양성(兩性), 아크릴계 양이온, 무수말레인산-스티렌계 음이온 등의 계면활성제 등이 사용될 수 있다. 대전방지층용의 재료로는, 구체적으로는, 본디프 PA, 본디프 PX, 본디프 P(일본국 코니시사 제) 등을 들 수 있다. 또, 도전성 필러로는, 관용되는 것을 사용될 수 있는바, 예컨대 Ni, Fe, Cr, Co, Al, Sb, Mo, Cu, Ag, Pt, Au 등의 금속, 이들의 합금 또는 산화물, 카본블랙 등의 카본 등이 예시될 수 있다. 이들은 단독으로 또는 2종 이상을 조합해서 사용할 수 있다. 도전성 필러는, 분체상(粉體狀), 섬유상(纖維狀)의 어느 쪽이어도 좋다. 기타, 접착시트 중에는 노화방지제, 안료, 가소제, 충전제, 점착부여제와 같은 종래에도 공지된 각종 첨가물을 첨가할 수가 있다.
(실시예 1)
〔접착시트의 제작〕
비스페놀 A형 에폭시수지(저팬에폭시레진사 제 「에피코트 1002」) 100 중량부, 아크릴로니트릴 부타디엔 공중합체(니폰제온사 제 「닛폴 1072J」) 35 중량부, 페놀수지(아라카와화학사 제 「P-180」) 4 중량부, 이미다졸(시고꾸화인사 제 「C11Z」) 2 중량부를, 메틸에틸케톤 350 중량부에 용해시켜 접착제 용액을 얻었다. 이를 두께 100㎛의 편면조화(片面粗化) 동합금박(저팬에너지사 제 「BHY-13B-7025」; 51)에 도포한 후, 150℃에서 3분간 건조시켜줌으로써, 두께 15㎛의 접착제층을 형성한 접착시트(50)을 얻었다. 이 접착시트(50)에서의 접착제층(52)의 경화 전의 100℃에서의 탄성률은 2.5 × 10-3Pa이고, 경화 후의 200℃에서의 탄성률은 4.3MPa이고, 동박에 대한 접착력은 12N/20mm이었다. 한편, 기재층(51)으로 이용한 동박의 200℃에서의 탄성률은 130GPa이었다.
[반도체장치 제조용 기판의 제작]
먼저, 두께 40㎛의 동박(「Olin7025」; 60)의 양면에 드라이필름 레지스트(61; 토쿄응화제 「오디일 AR330」)를 라미네이트하였다. 그리고, 그 드라이필름 레지스트를 포토리소그래피법으로 도전부와는 역의 패턴으로 패터닝하였다. 다음, 패터닝된 드라이필름 레지스트를 마스크로 해서, 동박의 양면에 니켈 도금과 Au 도금을 순차로 실시해서 도전부 도금층(62)을 형성하고, 그 후 드라이필름 레지스트를 제거하였다. 계속해서, 니켈 도금층과 Au 도금층의 적층물이 부분적으로 배치된 동박(60)을 접착시트(50)에 접착제층(52) 측을 매개로 첩부하였다. 이 때, 접착시트(50)에 대향하는 측의 도금적층물이 접착제층에 메워진 상태로 되도록 가압하면 서 첩부하게 된다. 그리고, 도금부(62)와 접착제층(52) 사이에 간극이 생기지 않도록 충분히 가열가압하였다. 다음에, 이 첩부된 상태에서, Au 도금층을 레지스트로 해서 동박을 에칭하여 도전부(20)를 형성하였다. 이 에칭가공에 즈음하여, 동박(60)의 측면도 에칭함으로써, 동박의 상하로 Au와 니켈로 된 돌출부분(20a)을 형성시켰다. 계속해서 (황산 + 과산화수소)계의 약액에 침지하여, 동박(60)의 측면(60a)을 처리해서 Ra(표면거칠기)가 0.2㎛ 이상이 되도록 제어해서 조면화하였다. 마지막으로, 프레스가공으로 접착시트의 외형을 가공하였다.
그리고, 도 10의 (a) 및 도 10의 (b)의 예(W는 65mm)에서 도시한 것과 같은 패턴으로, 접착시트(50) 상에 도전부(20)를 형성시켰다. 1개의 블록(70)에서의 사각형의 각 변에 16개의 도전부(20)를 형성시켜, 합계 64개의 도전부(20)를 형성시켰다.
〔반도체소자의 탑재〕
시험용 알루미늄 증착 실리콘 칩(6mm × 6mm; 10)을 상기 접착시트(50)의 접착제층(52) 면(도 10의 (b)의 71에 상당)에 고착시켰다. 구체적으로는, 175℃, 0.3MPa, 1초간의 조건에서 첩부한 후, 150℃에서 1시간 건조시켜 고착시켰다. 다음, 직경 25㎛의 금 와이어를 이용해서 실리콘 칩의 전극과 도전부 사이를 본딩하였다. 와이어본딩의 수는 1개의 칩당 64점이다.
상기 1단위(4개 × 4개)의 10단위에 대해, 즉 알루미늄 증착 칩 160개에 대해 와이어본딩을 실행하였다. 와이어본딩의 성공률은 100%이었다. 계속해서, 트랜스퍼성형으로 밀봉수지(닛도전공 제 「HC-100」; 40)를 몰딩하였다. 수지몰딩 후, 실온에서 접착시트를 박리하였다. 그리고, 175℃에서 5시간, 건조기 중에서 후경화를 실행하였다. 그 후, 다이서에서 1블록 단위로 절단해서 반도체장치(P)를 얻었다.
이 반도체장치(P)에 대해 연X선장치(마이크로포커스 X선 텔레비젼 투시장치 : 시마즈 제작소제 「SMX-100」)로 내부관찰을 실행하였더니, 와이어 변형이나 칩 어긋남 등이 없고, 더구나 도전부(20)와 밀봉수지(40)의 접합강도가 매우 높은 반도체장치(P)가 얻어질 수 있음을 확인하였다. 또, 도전부(20)는 그 아래쪽의 돌출부분(20a)이 밀봉수지(40)로부터 돌출한 상태로 되어 있었다.
한편, 와이어본딩 조건, 트랜스퍼몰딩 조건, 탄성률 측정방법, 접착력 측정방법, 와이어본딩 성공률에 관해서는 다음과 같다.
〔와이어본딩 조건〕
장치 : 주식회사 신카와 제 「UTC-300BI SUPER」
초음파 주파수 : 115KHz
초음파 출력시간 : 15밀리 세컨드
초음파 출력 : 120mW
본딩 하중 : 1018N
서치 하중 : 1037N
〔트랜스퍼몰딩 조건〕
장치 : TOWA 성형기
성형온도 : 175℃
시간 :90초
클램프 압력 : 200KN
트랜스퍼 스피드 : 3mm/초
트랜스퍼 압 : 5KN
〔탄성률 측정방법〕
기재층, 접착제층 모두
평가기기 : 레오메트릭스사 제의 점탄성 분광계 「ARES」
승온속도 : 5℃/min
주파수 :1Hz
측정모드 : 인장(引張)모드
〔접착력 측정방법〕
폭 20mm, 길이 50mm의 접착시트(50)를, 120℃ × 0.5MPa × 0.5m/min의 조건에서, 35㎛ 동박(저팬에너지제 「C7025」)에 라미네이트한 후, 150℃의 열풍오븐에서 1시간 방치한 후, 온도 23℃, 습도 65% RH의 분위기 조건에서, 인장속도 300mm/min, 180°방향으로 35㎛ 동박을 잡아당겨, 그 중심 값을 접착강도로 하였다.
〔와이어본딩 성공률〕
와이어본딩의 풀 강도를, 주식회사 레스카 제의 본딩테스터 「PTR-30」을 이용해서, 측정모드 : 풀테스트, 측정 스피드 : 0.5mm/sec로 측정하였다. 풀 강도가 0.04N 이상인 경우를 성공, 0.04N보다 작은 경우를 실패로 하였다. 와이어본딩 성 공률은, 이들 측정결과로부터 성공의 비율을 산출한 값이다.
(실시예 2)
실시예 1에서, 금속박으로 18㎛의 동-니켈 합금박(저팬에너지 제 「C7025」)를 이용한 것 이외는 실시예 1과 마찬가지로 해서 반도체장치를 제조하였다. 와이어본딩의 성공률은 100% 이었다. 반도체장치의 내부관찰을 실행하였더니, 와이어 변형이나 칩 어긋남 등이 없고 도전부와 밀봉수지와의 접합강도가 매우 높은 반도체장치가 얻어질 수 있음을 확인하였다.
이상, 본 발명의 실시예에 대해 상세히 설명하였으나, 본 발명에 따른 반도체장치 및 그 제조방법은, 상기 실시예 하등 한정되는 것은 아니고, 본 발명의 취지를 벗어나지 않는 범위에서 여러 가지로 변경하여 실시할 수 있음은 물론이다.

Claims (17)

  1. 전극을 가진 반도체소자와,
    상기 반도체소자의 주위에 배치된 복수의 도전부와,
    상기 반도체소자의 전극과 상기 도전부를 접속하는 와이어와,
    사이 반도체소자와 도전부 및 와이어를 밀봉하는 밀봉수지를 갖추되,
    상기 도전부는 동 또는 동합금으로 된 금속박과, 적어도 금속박의 위쪽에 설치된 도전부 도금층을 갖고,
    상기 도전부의 위쪽의 도전부 도금층은 금속박으로부터 바깥쪽으로 돌출하는 돌출부분을 형성하고,
    도전부는 그 이면이 밀봉수지의 바깥쪽으로 노출되어 있는 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 상기 도전부는 금속박의 아래쪽에 도전부 도금층을 갖되, 이 아래쪽의 도전부 도금층이 밀봉수지로부터 바깥쪽으로 돌출해 있는 것을 특징으로 하는 반도체장치.
  3. 제1항에 있어서, 상기 도전부의 금속박의 측면이 조화되어 거칠게 되어 있는 것을 특징으로 하는 반도체장치.
  4. 기재층와과 이 기재층 상에 설치된 접착제층을 가진 접착시트와,
    상기 접착시트의 접착제층 상에 설치된 복수의 도전부를 갖추되,
    상기 도전부는 동 또는 동합금으로 된 금속박과, 적어도 금속박의 상측에 설치된 도전부 도금층을 갖고서,
    상기 도전부의 위쪽의 도전부 도금층이 금속박으로부터 바깥쪽으로 돌출하는 돌출부분을 형성하도록 된 것을 특징으로 하는 반도체장치 제조용 기판.
  5. 제4항에 있어서, 상기 도전부는 금속박의 아래쪽에 도전부 도금층을 갖고서, 이 아래쪽의 도전부 도금층이 접착제층 내에 메워져 있는 것을 특징으로 하는 반도체장치 제조용 기판.
  6. 제4항에 있어서, 상기 도전부의 금속박의 측면이 조화되어 거칠게 되어 있는 것을 특징으로 하는 반도체장치 제조용 기판.
  7. 제4항에 있어서, 상기 기재층이 금속재로 된 것을 특징으로 하는 반도체장치 제조용 기판.
  8. 제4항에 있어서, 상기 도전부의 동 또는 동합금으로 된 금속박의 두께가 0.01 ~ 0.1mm 인 것을 특징으로 하는 반도체장치 제조용 기판.
  9. 제4항에 있어서, 상기 도전부의 도전부 도금층이, 동의 확산배리어층으로서의 니켈도금층과, 이 니켈도금층에 설치되고 단층 또는 다층의 귀금속 도금층을 가진 다층구조로 이루어지되, 귀금속 도금층에 이용하는 귀금속이 적어도 Au, Ag, Pd 중 어느 하나인 것을 특징으로 하는 반도체장치 제조용 기판.
  10. 제4항에 있어서, 상기 접착시트의 기재층의 200℃에서의 탄성률이 1.0GPa 이상이고, 또한 접착제층의 200℃에서의 탄성률이 0.1MPa 이상인 것을 특징으로 하는 반도체장치 제조용 기판.
  11. 제4항에 있어서, 접착시트의 접착제층을 구성하는 접착제의 100 ~ 150℃에서 의 경화 전의 탄성률이 0.1MPa 이하이고, 200℃에서의 경화 후의 탄성률이 0.1MPa 이상인 것을 특징으로 하는 반도체장치 제조용 기판.
  12. 제11항에 있어서, 열경화형 접착제가, 에폭시수지, 에폭시 경화제, 탄성체를 함유한 것임을 특징으로 하는 반도체장치 제조용 기판.
  13. 제4항에 있어서, 상기 접착시트의 접착제층의 시험용 금속박에 대한 접착력이 0.1 ~ 15N/20mm인 것을 특징으로 하는 반도체장치 제조용 기판.
  14. 제4항에 있어서, 상기 반도체장치용 기판이, 반도체소자 고착영역을 갖고서, 됫박모양으로 배치된 복수의 블록을 포함하고, 각 블록 사이는 절단영역에 의해 구획되고서, 도전부가 이 절단영역에 걸리지 않게 배치되어 있는 것을 특징으로 하는 반도체장치 제조용 기판.
  15. 도전부의 소재로서 동 또는 동합금으로 된 금속박을 준비하는 공정과,
    금속박의 도전부에 대응하는 부분에 부분도금을 실시해서 부분도금층을 형성 하는 공정과,
    부분도금층이 형성된 금속박을 기재층 및 접착제층을 가진 접착시트의 접착제층 측에다 가압해서 첩부하는 공정과,
    부분도금층을 레지스트로 해서 금속박을 에칭함으로써 도전부를 형성하는 공정 및,
    접착시트를 가공해서 외형을 정하는 공정을 구비한 것을 특징으로 하는 반도체장치 제조용 기판의 제조방법.
  16. 제15항에 있어서, 상기 부분도금층을 레지스트로 해서 금속박을 에칭하여 도전부를 형성시키는 공정에서, 도전부의 금속박의 측면을 에칭으로 조화하도록 된 것을 특징으로 하는 반도체장치 제조용 기판의 제조방법.
  17. 기재층과, 이 기재층 상에 설치된 접착제층을 가진 접착시트와, 접착시트의 접착제층 상에 설치된 복수의 도전부를 갖추되, 도전부가 동 또는 동합금으로 된 금속박과, 적어도 금속박의 상측에 설치된 도전부 도금층을 갖고서, 도전부 위쪽의 도전부 도금층이 금속박으로부터 바깥쪽으로 돌출하는 돌출부분을 형성하는 반도체장치 제조용 기판을 준비하는 공정과,
    상기 반도체장치 제조용 기판의 접착제층에 전극을 가진 반도체소자를 고착 시키고, 도전체와 반도체소자의 전극을 와이어로 전기적으로 접속하는 공정과,
    반도체소자와 와이어 및 도전부를 밀봉수지로 밀봉하는 공정과,
    밀봉수지로부터 접착시트를 분리하는 공정과,
    밀봉수지를 반도체소자마다 개편화하는 공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법.
KR1020067026137A 2004-07-15 2005-07-13 반도체장치와 반도체장치 제조용 기판 및 그들의 제조방법 KR100884662B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020067026137A KR100884662B1 (ko) 2004-07-15 2005-07-13 반도체장치와 반도체장치 제조용 기판 및 그들의 제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00208323 2004-07-15
KR1020067026137A KR100884662B1 (ko) 2004-07-15 2005-07-13 반도체장치와 반도체장치 제조용 기판 및 그들의 제조방법

Publications (2)

Publication Number Publication Date
KR20070030828A true KR20070030828A (ko) 2007-03-16
KR100884662B1 KR100884662B1 (ko) 2009-02-18

Family

ID=41348986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067026137A KR100884662B1 (ko) 2004-07-15 2005-07-13 반도체장치와 반도체장치 제조용 기판 및 그들의 제조방법

Country Status (1)

Country Link
KR (1) KR100884662B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101402450B1 (ko) * 2010-06-14 2014-06-03 에스에이치 메테리얼스 코퍼레이션 리미티드 반도체소자 탑재용 기판 및 그 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3691335B2 (ja) * 2000-03-28 2005-09-07 三洋電機株式会社 回路装置の製造方法
JP2002299549A (ja) * 2001-03-29 2002-10-11 Matsushita Electric Ind Co Ltd 積層型半導体装置およびその製造方法
JP2004119726A (ja) * 2002-09-26 2004-04-15 Sanyo Electric Co Ltd 回路装置の製造方法
JP2004207300A (ja) * 2002-12-24 2004-07-22 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101402450B1 (ko) * 2010-06-14 2014-06-03 에스에이치 메테리얼스 코퍼레이션 리미티드 반도체소자 탑재용 기판 및 그 제조 방법

Also Published As

Publication number Publication date
KR100884662B1 (ko) 2009-02-18

Similar Documents

Publication Publication Date Title
KR100999754B1 (ko) 반도체장치 및 그 제조방법
JP4842812B2 (ja) 半導体装置用基板の製造方法
KR100881476B1 (ko) 반도체장치와 반도체장치 제조용 기판 및 반도체장치제조용 기판의 제조방법
US5949142A (en) Chip size package and method of manufacturing the same
US20040232539A1 (en) Rearrangemet sheet, semiconductor device and method of manufacturing thereof
TWI536522B (zh) 電路配線結構及使用該結構之半導體裝置之製造方法
US7115989B2 (en) Adhesive sheet for producing a semiconductor device
KR20040030302A (ko) 회로 장치의 제조 방법
KR20020096985A (ko) 회로 장치 및 그 제조 방법
KR20040027345A (ko) 회로 장치의 제조 방법
KR20020096968A (ko) 회로 장치의 제조 방법
KR20020096950A (ko) 회로 장치의 제조 방법
KR100884662B1 (ko) 반도체장치와 반도체장치 제조용 기판 및 그들의 제조방법
JP4679000B2 (ja) 板状体
JP4902627B2 (ja) 半導体装置
JP4140963B2 (ja) 半導体装置の製造方法及びその方法に使用する接着テープ並びにその方法によって製造される半導体装置
JP4234518B2 (ja) 半導体搭載用基板製造方法、半導体パッケージ製造方法、半導体搭載用基板及び半導体パッケージ
JPH05129514A (ja) リードフレームおよびその製造方法
JPH05218280A (ja) リードフレームおよびその製造方法
JPH1064954A (ja) 半導体装置の製造方法および製造装置
JPH09321169A (ja) 半導体パッケージ、半導体パッケージ回路板および半導体パッケージ用部材
JPH0485864A (ja) 半導体素子用リードフレーム
JP2008141105A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130110

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140114

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee