JP2004207300A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP2004207300A JP2004207300A JP2002371457A JP2002371457A JP2004207300A JP 2004207300 A JP2004207300 A JP 2004207300A JP 2002371457 A JP2002371457 A JP 2002371457A JP 2002371457 A JP2002371457 A JP 2002371457A JP 2004207300 A JP2004207300 A JP 2004207300A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- wiring pattern
- adhesive
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】外部端子としての導電材料の使用量が少なく、外部端子とインターポーザとの接触面積の大きい外部端子を有する半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【解決手段】半導体装置は、基板１０と、基板１０の第１の面１２に搭載された半導体チップ２０と、基板１０の第２の面１４に形成されてなる配線パターン３０と、複数の柱状のろう材４０と、ろう材４０を配線パターン３０に接着させる接着剤４２とを含む。
【選択図】 図１
【解決手段】半導体装置は、基板１０と、基板１０の第１の面１２に搭載された半導体チップ２０と、基板１０の第２の面１４に形成されてなる配線パターン３０と、複数の柱状のろう材４０と、ろう材４０を配線パターン３０に接着させる接着剤４２とを含む。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】
従来、ＢＧＡ（Ball Grid Array）やＣＳＰ（Chip Size/Scale Package）等のエリアアレイ型のパッケージにおいては、ハンダボールを外部端子として利用していた。しかし、外部端子の導電材料の量は、基板をマザーボード等に実装するための最低限の量であることが好ましい。また、外部端子は、配線パターン上に設けるときに接触面積が大きい形状であることが好ましい。
【０００３】
本発明の目的は、導電材料の使用量が少なく、外部端子と配線パターンとの接触面積が大きい外部端子を有する半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【０００４】
【課題を解決するための手段】
（１）本発明に係る半導体装置は、
基板と、
前記基板の第１の面に搭載された半導体チップと、
前記半導体チップと電気的に接続された、前記基板の第２の面に形成されてなる配線パターンと、
複数の柱状のろう材と、
前記ろう材を前記配線パターンに接着させる接着剤と、
を含む。本発明によれば、柱状のろう材が半導体装置の外部端子となる。そのため、外部端子として使用するろう材の量を減らすことができる。また、ろう材が柱状であるため、配線パターンとの接触面積を大きくすることができる。
（２）この半導体装置において、
前記接着剤はフラックスであってもよい。これによれば、ろう材と配線パターンとを電気的に接続しやすくなるため、信頼性の高い半導体装置を提供することができる。
（３）本発明に係る回路基板には、上記半導体装置が実装されてなる。
（４）本発明に係る電子機器は、上記半導体装置を有する。
（５）本発明に係る半導体装置の製造方法は、
複数の柱状のろう材を、接着剤によって、第１の面に半導体チップが搭載された基板の第２の面に形成された配線パターンに接着することを含む。本発明によれば、柱状のろう材を有する半導体装置を製造することができる。そのため、外部端子として使用するろう材の使用量を減らすことができる。また、ろう材が柱状であるため、配線パターンとの接触面積を大きくすることができる。
（６）この半導体装置において、
前記接着剤をフラックスとしてもよい。これによれば、ろう材と配線パターンとを電気的に接続しやすくなるため、信頼性の高い半導体装置を製造することができる。
【０００５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
【０００６】
図１は、本発明を適用した実施の形態に係る半導体装置の断面図である。本実施の形態に係る半導体装置は、基板１０を有する。基板１０は、配線基板又はインターポーザと称してもよい。基板１０の平面形状は矩形であることが一般的であるが、これに限られるものではない。
【０００７】
基板１０は有機系又は無機系のいずれの材料で形成されてもよく、これらの複合構造からなるものであってもよい。基板１０として、例えば、ポリエチレンテレフタレート（ＰＥＴ）からなる基板又はフィルムを使用してもよい。あるいは、基板１０としてポリイミド樹脂からなるフレキシブル基板を使用してもよい。フレキシブル基板としてFPC(Flexible Printed Circuit)や、TAB(Tape Automated Bonding)技術で使用されるテープを使用してもよい。また、無機系の材料から形成された基板１０として、例えばセラミック基板やガラス基板が挙げられる。有機系及び無機系の材料の複合構造として、例えばガラスエポキシ基板が挙げられる。
【０００８】
本実施の形態に係る半導体装置は、半導体チップ２０を有する。半導体チップ２０は、基板１０に搭載されてもよい。基板１０における半導体チップ２０が搭載される面を、第１の面１２と称してもよい。図１に示す例では、半導体チップ２０は、基板１０の第１の面１２にフェースダウンボンディングされている。半導体チップ２０には、集積回路が形成されてもよい。半導体チップ２０は、例えば、フラッシュメモリ、ＳＲＡＭ、ＤＲＡＭ、ＡＳＩＣ又はＭＰＵ等であってもよい。半導体チップ２０の平面形状は、多くの場合矩形（正方形又は長方形）をなす。
【０００９】
半導体チップ２０の一方の面（能動面）には、複数の電極２２が形成されている。電極２２は、半導体チップ２０の能動面の少なくとも１辺（多くの場合、平行な２辺又は４辺）に沿って並んでいてもよい。図１に示すように、電極２２は、パッド２４とバンプ２６を含んでもよい。パッド２４は、例えば、アルミニウムや銅などで、半導体チップ２０に薄く平らに形成してもよい。バンプ２６は、無電解メッキで形成してもよいし、ワイヤーボンディングによって形成するボールバンプであってもよい。パッド２４とバンプ２６との間にバンプ金属の拡散防止層として、ニッケル、クロム、チタン等を付加してもよい。あるいは、バンプ２６を無くしてパッドだけで電極２２を形成してもよい。
【００１０】
また、半導体チップ２０の能動面には、図示しないパッシベーション膜が形成されてもよい。パッシベーション膜は、例えば、ＳｉＯ２、ＳｉＮ、ポリイミド樹脂等で形成することができる。
【００１１】
本実施の形態に係る半導体装置は、配線パターン３０を有する。配線パターン３０は、基板１０に形成されてもよい。配線パターン３０は、基板１０における半導体チップ２０が搭載された面（第１の面１２）とは反対側の面に形成してもよい。基板１０における配線パターン３０が形成される面を、第２の面１４と称してもよい。配線パターン３０は、半導体チップ２０と電気的に接続されていてもよい。配線パターン３０は、例えば、銅箔等の金属箔を図示しない接着材料を介して基板１０に貼り付けて、フォトリソグラフィを適用した後にエッチングして形成してもよい。この場合、３層基板が構成される。あるいは、接着材料なしで配線パターン３０を形成して２層基板を構成してもよい。例えばスパッタリング等によって、配線パターン３０を形成してもよい。あるいは、無電解メッキで配線パターン３０を形成するアディティブ法を適用してもよい。また、配線パターン３０はランド部を有してもよい。また、配線パターン３０が電気的な接続をとる部分を避けて、配線パターン３０の表面に絶縁膜を形成してもよい。
【００１２】
本実施の形態に係る半導体装置は、他の配線パターン３２を有してもよい。配線パターン３２は、基板１０における第１の面１２に形成されてもよい。配線パターン３２は、配線パターン３０と同様に構成されてもよい。配線パターン３２は、半導体チップ２０の電極２２と電気的に接続されていてもよい。また、配線パターン３２は、配線パターン３０と電気的に接続されてもよい。図１に示す例では、基板１０にスルーホール３４が形成されており、配線パターン３０と配線パターン３２とは、スルーホール３４を介して電気的に接続されている。これにより、配線パターン３０と半導体チップ２０とを電気的に接続することができる。
【００１３】
本実施の形態に係る半導体装置は、複数の柱状のろう材４０を有してもよい。ろう材４０は、基板１０の第２の面１４の側に形成されてもよい。ろう材４０は、配線パターン３０に形成されてもよい。ろう材４０は、半導体装置１をマザーボード等の実装基板に実装する際に、外部端子となる部材である。ろう材４０はハンダによって形成されてもよい。ろう材４０は、円柱形あるいは角柱形であってもよい。ろう材４０を柱状にすることで、球状とする場合に比べ、ろう材４０の原料（例えばハンダ等）の使用量を減らすことができる。図１に示す例では、ろう材４０が、半導体チップ２０の実装領域の内側のみに形成されているので、この半導体装置は、Fan-In型である。ただし、ろう材４０を、半導体チップ２０の実装領域の外側のみに形成して、Fan-Out型としてもよい。また、ろう材４０を半導体チップ２０の内側及び外側に形成して、Fan-In/Out型としてもよい。
【００１４】
本実施の形態に係る半導体装置は、接着剤４２を有してもよい。接着剤４２によって、ろう材４０を配線パターン３０に接着してもよい。本実施の形態に係る半導体装置のろう材４０は柱状である。そのため、ろう材４０と配線パターン３０との接触面積を大きくすることができ、接着剤４２によって、ろう材４０を配線パターン３０に接合することが可能となる。
【００１５】
接着剤４２は、半導体装置１を実装基板に実装する工程（リフロー工程）において、配線パターン３０とろう材４０との対向面から排除されるものであってもよい。この場合、接着剤４２は導電性を有しない接着剤であってもよい。ただし、導電性の接着剤を接着剤４２としてもよい。また、接着剤４２は接着力を有するフラックスであってもよい。フラックスを接着剤４２として使用することにより、配線パターン３０と外部端子との電気的な接続が安定するため、信頼性の高い半導体装置を製造することができる。
【００１６】
図１に示す例では、半導体チップ２０は基板１０にフェースダウンボンディング（フリップチップ実装）されており、基板１０と半導体チップ２０との間にアンダーフィル材５０が形成されている。アンダーフィル材５０は、液状又はゲル状で用意される接着剤であってもよいし、シート状で用意される接着シートであってもよい。接着剤は、エポキシ樹脂を主な材料とするものであってもよい。接着剤は、絶縁性のもの、例えばNCF(Non Conductive Film)や、NCP(Non Conductive Paste)であってもよい。
【００１７】
アンダーフィル材５０は、導電粒子が分散された異方性導電接着剤(ACA)、例えば異方性導電膜(ACF)や異方性導電ペースト(ACP)であってもよい。異方性導電接着剤は、バインダに導電粒子（フィラー）が分散されたもので、分散材が添加されてもよい。異方性導電接着剤のバインダとして、熱硬化性の接着剤を使用してもよい。
【００１８】
基板１０における、少なくともアンダーフィル材５０を設ける領域は、粗面となっていてもよい。基板１０の表面は、サンドブラストを用いて機械的に荒らしてもよい。あるいは基板１０の表面を、プラズマ、紫外線、オゾン等を用いて物理的に荒らしてもよく、エッチング材を用いて化学的に荒らしてもよい。基板１０の表面を荒らすことで、基板１０とアンダーフィル材５０との接着面積を増大させたり、物理的、化学的な接着力を増大させたりして、両者をより強く接着させることができる。なお、アンダーフィル材５０の収縮力を利用して、電極２２と配線パターン３２とを圧接させ、半導体装置の電気的な接続信頼性を高めることができる。
【００１９】
本実施の形態に係る半導体装置は、上述のように構成されており、以下その製造方法を説明する。
【００２０】
はじめに、配線パターン３０が形成された基板１０と、半導体チップ２０とを用意する。そして、半導体チップ２０を、基板１０における配線パターン３０が形成された面とは反対側の面に搭載する。さらに、接着剤４２によって、配線パターン３０に柱状のろう材４０を接着して、本実施の形態に係る半導体装置を製造してもよい。接着力を有するフラックスを接着剤４２としてもよい。なお、基板１０における半導体チップ２０が搭載される面を、第１の面１２としてもよく、配線パターン３０が形成された面を、第２の面１４としてもよい。第１の面１２には、他の配線パターン３２が形成されてもよく、基板１０は、配線パターン３０と配線パターン３２とを電気的に接続するスルーホール３４を有してもよい。基板１０と半導体チップ２０との間に、アンダーフィル材５０をさらに形成して、図１に示す半導体装置１を製造してもよい。
【００２１】
本実施の形態に係る半導体装置のろう材４０は柱状をなすため、ろう材４０と配線パターン３０との接触面積が大きくなる。そのため、接着剤によって接合強度を確保することができ、ろう材を溶融させる工程(リフロー工程)を経ることなく、半導体装置１を製造することができる。すなわち、熱によるストレスを与えることなく、半導体装置を製造することができる。なお、柱状のろう材４０は、例えば、シート状のハンダをプレスにて打ち抜く等して形成してもよい。
【００２２】
図２には、本実施の形態に係る半導体装置１を実装した回路基板１０００が示されている。また、半導体装置１を有する電子機器として、図３にはノート型パーソナルコンピュータ２０００が示され、図４には携帯電話３０００が示されている。
【００２３】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】本発明を適用した実施の形態に係る半導体装置を示す図である。
【図２】本発明を適用した実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図３】本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【図４】本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【符号の説明】
１０ 基板、 １２ 第１の面、 １４ 第２の面、 ２０ 半導体チップ、
２２ 電極、 ３０ 配線パターン、 ４０ ろう材、 ４２ 接着剤
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】
従来、ＢＧＡ（Ball Grid Array）やＣＳＰ（Chip Size/Scale Package）等のエリアアレイ型のパッケージにおいては、ハンダボールを外部端子として利用していた。しかし、外部端子の導電材料の量は、基板をマザーボード等に実装するための最低限の量であることが好ましい。また、外部端子は、配線パターン上に設けるときに接触面積が大きい形状であることが好ましい。
【０００３】
本発明の目的は、導電材料の使用量が少なく、外部端子と配線パターンとの接触面積が大きい外部端子を有する半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【０００４】
【課題を解決するための手段】
（１）本発明に係る半導体装置は、
基板と、
前記基板の第１の面に搭載された半導体チップと、
前記半導体チップと電気的に接続された、前記基板の第２の面に形成されてなる配線パターンと、
複数の柱状のろう材と、
前記ろう材を前記配線パターンに接着させる接着剤と、
を含む。本発明によれば、柱状のろう材が半導体装置の外部端子となる。そのため、外部端子として使用するろう材の量を減らすことができる。また、ろう材が柱状であるため、配線パターンとの接触面積を大きくすることができる。
（２）この半導体装置において、
前記接着剤はフラックスであってもよい。これによれば、ろう材と配線パターンとを電気的に接続しやすくなるため、信頼性の高い半導体装置を提供することができる。
（３）本発明に係る回路基板には、上記半導体装置が実装されてなる。
（４）本発明に係る電子機器は、上記半導体装置を有する。
（５）本発明に係る半導体装置の製造方法は、
複数の柱状のろう材を、接着剤によって、第１の面に半導体チップが搭載された基板の第２の面に形成された配線パターンに接着することを含む。本発明によれば、柱状のろう材を有する半導体装置を製造することができる。そのため、外部端子として使用するろう材の使用量を減らすことができる。また、ろう材が柱状であるため、配線パターンとの接触面積を大きくすることができる。
（６）この半導体装置において、
前記接着剤をフラックスとしてもよい。これによれば、ろう材と配線パターンとを電気的に接続しやすくなるため、信頼性の高い半導体装置を製造することができる。
【０００５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
【０００６】
図１は、本発明を適用した実施の形態に係る半導体装置の断面図である。本実施の形態に係る半導体装置は、基板１０を有する。基板１０は、配線基板又はインターポーザと称してもよい。基板１０の平面形状は矩形であることが一般的であるが、これに限られるものではない。
【０００７】
基板１０は有機系又は無機系のいずれの材料で形成されてもよく、これらの複合構造からなるものであってもよい。基板１０として、例えば、ポリエチレンテレフタレート（ＰＥＴ）からなる基板又はフィルムを使用してもよい。あるいは、基板１０としてポリイミド樹脂からなるフレキシブル基板を使用してもよい。フレキシブル基板としてFPC(Flexible Printed Circuit)や、TAB(Tape Automated Bonding)技術で使用されるテープを使用してもよい。また、無機系の材料から形成された基板１０として、例えばセラミック基板やガラス基板が挙げられる。有機系及び無機系の材料の複合構造として、例えばガラスエポキシ基板が挙げられる。
【０００８】
本実施の形態に係る半導体装置は、半導体チップ２０を有する。半導体チップ２０は、基板１０に搭載されてもよい。基板１０における半導体チップ２０が搭載される面を、第１の面１２と称してもよい。図１に示す例では、半導体チップ２０は、基板１０の第１の面１２にフェースダウンボンディングされている。半導体チップ２０には、集積回路が形成されてもよい。半導体チップ２０は、例えば、フラッシュメモリ、ＳＲＡＭ、ＤＲＡＭ、ＡＳＩＣ又はＭＰＵ等であってもよい。半導体チップ２０の平面形状は、多くの場合矩形（正方形又は長方形）をなす。
【０００９】
半導体チップ２０の一方の面（能動面）には、複数の電極２２が形成されている。電極２２は、半導体チップ２０の能動面の少なくとも１辺（多くの場合、平行な２辺又は４辺）に沿って並んでいてもよい。図１に示すように、電極２２は、パッド２４とバンプ２６を含んでもよい。パッド２４は、例えば、アルミニウムや銅などで、半導体チップ２０に薄く平らに形成してもよい。バンプ２６は、無電解メッキで形成してもよいし、ワイヤーボンディングによって形成するボールバンプであってもよい。パッド２４とバンプ２６との間にバンプ金属の拡散防止層として、ニッケル、クロム、チタン等を付加してもよい。あるいは、バンプ２６を無くしてパッドだけで電極２２を形成してもよい。
【００１０】
また、半導体チップ２０の能動面には、図示しないパッシベーション膜が形成されてもよい。パッシベーション膜は、例えば、ＳｉＯ２、ＳｉＮ、ポリイミド樹脂等で形成することができる。
【００１１】
本実施の形態に係る半導体装置は、配線パターン３０を有する。配線パターン３０は、基板１０に形成されてもよい。配線パターン３０は、基板１０における半導体チップ２０が搭載された面（第１の面１２）とは反対側の面に形成してもよい。基板１０における配線パターン３０が形成される面を、第２の面１４と称してもよい。配線パターン３０は、半導体チップ２０と電気的に接続されていてもよい。配線パターン３０は、例えば、銅箔等の金属箔を図示しない接着材料を介して基板１０に貼り付けて、フォトリソグラフィを適用した後にエッチングして形成してもよい。この場合、３層基板が構成される。あるいは、接着材料なしで配線パターン３０を形成して２層基板を構成してもよい。例えばスパッタリング等によって、配線パターン３０を形成してもよい。あるいは、無電解メッキで配線パターン３０を形成するアディティブ法を適用してもよい。また、配線パターン３０はランド部を有してもよい。また、配線パターン３０が電気的な接続をとる部分を避けて、配線パターン３０の表面に絶縁膜を形成してもよい。
【００１２】
本実施の形態に係る半導体装置は、他の配線パターン３２を有してもよい。配線パターン３２は、基板１０における第１の面１２に形成されてもよい。配線パターン３２は、配線パターン３０と同様に構成されてもよい。配線パターン３２は、半導体チップ２０の電極２２と電気的に接続されていてもよい。また、配線パターン３２は、配線パターン３０と電気的に接続されてもよい。図１に示す例では、基板１０にスルーホール３４が形成されており、配線パターン３０と配線パターン３２とは、スルーホール３４を介して電気的に接続されている。これにより、配線パターン３０と半導体チップ２０とを電気的に接続することができる。
【００１３】
本実施の形態に係る半導体装置は、複数の柱状のろう材４０を有してもよい。ろう材４０は、基板１０の第２の面１４の側に形成されてもよい。ろう材４０は、配線パターン３０に形成されてもよい。ろう材４０は、半導体装置１をマザーボード等の実装基板に実装する際に、外部端子となる部材である。ろう材４０はハンダによって形成されてもよい。ろう材４０は、円柱形あるいは角柱形であってもよい。ろう材４０を柱状にすることで、球状とする場合に比べ、ろう材４０の原料（例えばハンダ等）の使用量を減らすことができる。図１に示す例では、ろう材４０が、半導体チップ２０の実装領域の内側のみに形成されているので、この半導体装置は、Fan-In型である。ただし、ろう材４０を、半導体チップ２０の実装領域の外側のみに形成して、Fan-Out型としてもよい。また、ろう材４０を半導体チップ２０の内側及び外側に形成して、Fan-In/Out型としてもよい。
【００１４】
本実施の形態に係る半導体装置は、接着剤４２を有してもよい。接着剤４２によって、ろう材４０を配線パターン３０に接着してもよい。本実施の形態に係る半導体装置のろう材４０は柱状である。そのため、ろう材４０と配線パターン３０との接触面積を大きくすることができ、接着剤４２によって、ろう材４０を配線パターン３０に接合することが可能となる。
【００１５】
接着剤４２は、半導体装置１を実装基板に実装する工程（リフロー工程）において、配線パターン３０とろう材４０との対向面から排除されるものであってもよい。この場合、接着剤４２は導電性を有しない接着剤であってもよい。ただし、導電性の接着剤を接着剤４２としてもよい。また、接着剤４２は接着力を有するフラックスであってもよい。フラックスを接着剤４２として使用することにより、配線パターン３０と外部端子との電気的な接続が安定するため、信頼性の高い半導体装置を製造することができる。
【００１６】
図１に示す例では、半導体チップ２０は基板１０にフェースダウンボンディング（フリップチップ実装）されており、基板１０と半導体チップ２０との間にアンダーフィル材５０が形成されている。アンダーフィル材５０は、液状又はゲル状で用意される接着剤であってもよいし、シート状で用意される接着シートであってもよい。接着剤は、エポキシ樹脂を主な材料とするものであってもよい。接着剤は、絶縁性のもの、例えばNCF(Non Conductive Film)や、NCP(Non Conductive Paste)であってもよい。
【００１７】
アンダーフィル材５０は、導電粒子が分散された異方性導電接着剤(ACA)、例えば異方性導電膜(ACF)や異方性導電ペースト(ACP)であってもよい。異方性導電接着剤は、バインダに導電粒子（フィラー）が分散されたもので、分散材が添加されてもよい。異方性導電接着剤のバインダとして、熱硬化性の接着剤を使用してもよい。
【００１８】
基板１０における、少なくともアンダーフィル材５０を設ける領域は、粗面となっていてもよい。基板１０の表面は、サンドブラストを用いて機械的に荒らしてもよい。あるいは基板１０の表面を、プラズマ、紫外線、オゾン等を用いて物理的に荒らしてもよく、エッチング材を用いて化学的に荒らしてもよい。基板１０の表面を荒らすことで、基板１０とアンダーフィル材５０との接着面積を増大させたり、物理的、化学的な接着力を増大させたりして、両者をより強く接着させることができる。なお、アンダーフィル材５０の収縮力を利用して、電極２２と配線パターン３２とを圧接させ、半導体装置の電気的な接続信頼性を高めることができる。
【００１９】
本実施の形態に係る半導体装置は、上述のように構成されており、以下その製造方法を説明する。
【００２０】
はじめに、配線パターン３０が形成された基板１０と、半導体チップ２０とを用意する。そして、半導体チップ２０を、基板１０における配線パターン３０が形成された面とは反対側の面に搭載する。さらに、接着剤４２によって、配線パターン３０に柱状のろう材４０を接着して、本実施の形態に係る半導体装置を製造してもよい。接着力を有するフラックスを接着剤４２としてもよい。なお、基板１０における半導体チップ２０が搭載される面を、第１の面１２としてもよく、配線パターン３０が形成された面を、第２の面１４としてもよい。第１の面１２には、他の配線パターン３２が形成されてもよく、基板１０は、配線パターン３０と配線パターン３２とを電気的に接続するスルーホール３４を有してもよい。基板１０と半導体チップ２０との間に、アンダーフィル材５０をさらに形成して、図１に示す半導体装置１を製造してもよい。
【００２１】
本実施の形態に係る半導体装置のろう材４０は柱状をなすため、ろう材４０と配線パターン３０との接触面積が大きくなる。そのため、接着剤によって接合強度を確保することができ、ろう材を溶融させる工程(リフロー工程)を経ることなく、半導体装置１を製造することができる。すなわち、熱によるストレスを与えることなく、半導体装置を製造することができる。なお、柱状のろう材４０は、例えば、シート状のハンダをプレスにて打ち抜く等して形成してもよい。
【００２２】
図２には、本実施の形態に係る半導体装置１を実装した回路基板１０００が示されている。また、半導体装置１を有する電子機器として、図３にはノート型パーソナルコンピュータ２０００が示され、図４には携帯電話３０００が示されている。
【００２３】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】本発明を適用した実施の形態に係る半導体装置を示す図である。
【図２】本発明を適用した実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図３】本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【図４】本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【符号の説明】
１０ 基板、 １２ 第１の面、 １４ 第２の面、 ２０ 半導体チップ、
２２ 電極、 ３０ 配線パターン、 ４０ ろう材、 ４２ 接着剤
Claims (6)
- 基板と、
前記基板の第１の面に搭載された半導体チップと、
前記半導体チップと電気的に接続された、前記基板の第２の面に形成されてなる配線パターンと、
複数の柱状のろう材と、
前記ろう材を前記配線パターンに接着させる接着剤と、
を含む半導体装置。 - 請求項１記載の半導体装置において、
前記接着剤はフラックスである半導体装置。 - 請求項１又は請求項２記載の半導体装置が実装された回路基板。
- 請求項１又は請求項２記載の半導体装置を有する電子機器。
- 複数の柱状のろう材を、接着剤によって、第１の面に半導体チップが搭載された基板の第２の面に形成された配線パターンに接着することを含む半導体装置の製造方法。
- 請求項５記載の半導体装置において、
前記接着剤をフラックスとする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002371457A JP2004207300A (ja) | 2002-12-24 | 2002-12-24 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002371457A JP2004207300A (ja) | 2002-12-24 | 2002-12-24 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004207300A true JP2004207300A (ja) | 2004-07-22 |
Family
ID=32810333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002371457A Withdrawn JP2004207300A (ja) | 2002-12-24 | 2002-12-24 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004207300A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100884662B1 (ko) * | 2004-07-15 | 2009-02-18 | 다이니폰 인사츠 가부시키가이샤 | 반도체장치와 반도체장치 제조용 기판 및 그들의 제조방법 |
| US7943427B2 (en) | 2004-07-15 | 2011-05-17 | Dai Nippon Printing Co., Ltd. | Semiconductor device, substrate for producing semiconductor device and method of producing them |
-
2002
- 2002-12-24 JP JP2002371457A patent/JP2004207300A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100884662B1 (ko) * | 2004-07-15 | 2009-02-18 | 다이니폰 인사츠 가부시키가이샤 | 반도체장치와 반도체장치 제조용 기판 및 그들의 제조방법 |
| US7943427B2 (en) | 2004-07-15 | 2011-05-17 | Dai Nippon Printing Co., Ltd. | Semiconductor device, substrate for producing semiconductor device and method of producing them |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3633559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US8450853B2 (en) | Semiconductor device and a method of manufacturing the same, and an electronic device | |
| KR101255335B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| US6521483B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| JP2006294692A (ja) | 半導体装置およびその製造方法 | |
| JP2002076057A5 (ja) | ||
| JP2006060128A (ja) | 半導体装置 | |
| JP2004134606A (ja) | 配線基板及びその製造方法、半導体装置、回路基板並びに電子機器 | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3654116B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US20030183944A1 (en) | Semiconductor device and manufacturing method for the same, circuit board, and electronic device | |
| JP2005191541A (ja) | 半導体装置、半導体チップ、半導体装置の製造方法及び電子機器 | |
| WO2000019515A1 (fr) | Dispositif semi-conducteur et procede de fabrication de celui-ci, carte de circuit imprime et equipement electronique | |
| JP2005311293A (ja) | 半導体チップ、半導体装置、半導体装置の製造方法及び電子機器 | |
| JP4465891B2 (ja) | 半導体装置 | |
| JP3549316B2 (ja) | 配線基板 | |
| TW200531235A (en) | Multi-chip package structure | |
| JPH08330355A (ja) | 半導体装置 | |
| JP2004207300A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004259749A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4822019B2 (ja) | 配線基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器 | |
| JP2004288815A (ja) | 半導体装置及びその製造方法 | |
| JP2008147367A (ja) | 半導体装置及びその製造方法 | |
| JP2003264257A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3841135B2 (ja) | 半導体装置、回路基板及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050701 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060307 |