KR20070029040A - 박막트랜지스터, 반도체장치, 표시장치, 결정화방법, 및박막트랜지스터의 제조방법 - Google Patents

박막트랜지스터, 반도체장치, 표시장치, 결정화방법, 및박막트랜지스터의 제조방법 Download PDF

Info

Publication number
KR20070029040A
KR20070029040A KR1020060048616A KR20060048616A KR20070029040A KR 20070029040 A KR20070029040 A KR 20070029040A KR 1020060048616 A KR1020060048616 A KR 1020060048616A KR 20060048616 A KR20060048616 A KR 20060048616A KR 20070029040 A KR20070029040 A KR 20070029040A
Authority
KR
South Korea
Prior art keywords
thin film
crystal
grains
semiconductor thin
film
Prior art date
Application number
KR1020060048616A
Other languages
English (en)
Other versions
KR101216719B1 (ko
Inventor
토모야 가토
마사키요 마츠무라
요시아키 나카자키
Original Assignee
가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타 filed Critical 가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타
Publication of KR20070029040A publication Critical patent/KR20070029040A/ko
Application granted granted Critical
Publication of KR101216719B1 publication Critical patent/KR101216719B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 목적은 고이동도 및 이동도나 문턱전압 특성에 불균일이 적은 박막트랜지스터를 제공하는 것이다. 50nm 이하의 두께를 가지며 절연기판(1)상에 위치하는 비단결 반도체박막(3)을 역피크패턴 광강도분포의 레이저광으로 조사하여 횡방향의 단일방향으로 결정을 성장시킨다. 따라서, 결정성장방향에서 폭방향보다 길이가 긴 밴드형상 결정립(4)이 폭방향으로 서로 인접하여 배치되어 결정립 어레이(5)를 이룬다. 이러한 결정립 어레이(5)의 다수의 결정립(4)을 포함하는 영역에 결정성장방향으로 전류가 흐를 수 있도록 TFT의 소스영역(S)과 드레인영역(D)을 형성한다.

Description

박막트랜지스터, 반도체장치, 표시장치, 결정화방법, 및 박막트랜지스터의 제조방법{Thin Film Transistor, Semiconductor Device, Display, Crystallization Method, And Method of Manufacturing Thin Film Transistor}
도 1은 본 발명의 TFT에서 채널영역이 형성되는 결정화영역의 결정면과 TFT의 이동도와의 관계를 나타내는 도이다.
도 2는, 본 발명의 결정화방법에 의해 형성된 결정립 어레이를 도시한 평면도이다.
도 3은, 채널영역이 도2의 결정립 어레이로 구성되는 TFT의 구성을 도시한 단면도이다.
도 4는, 비정질 실리콘층의 두께가 변화하는 시점에서 횡방향에서의 결정립의 위치와 결정립의 폭과의 관계를 도시한 것이다.
도 5는, 비정질 실리콘층의 두께가 변화하는 시점에서 박막의 두께와 결정립의 폭과의 관계를 도시한 것이다.
도 6은, 비정질 실리콘층의 두께가 변화하는 시점에서 막 표면에 수직인 방향에서의 막 두께와 결정방위와의 관계를 도시한 것이다.
도 7은, 비정질 실리콘층의 두께가 변화하는 시점에서 결정성장방향에서의 막 두께와 결정방위와의 관계를 도시한 것이다.
도 8은, 비정질 실리콘층의 두께가 변화하는 시점에서 결정립의 폭방향에서의 막 두께와 결정방위와의 관계를 도시한 것이다.
도 9는, 도 2에 도시한 결정립어레이를 형성하기 위한 결정화장치의 구조도이다.
도 10a 내지 도10d는, 도 9의 결정화장치에서 위상시프터의 구조, 투과광의 광강도분포, 및 피처리기판의 구조를 설명하기 위한 것이다.
도 11은, 30nm의 막 두께를 가지는 비정질 실리콘층이 형성되는 시점에서 막면에 대한 수직방향, 결정성장방향, 및 폭방향에서 결정방위를 도시한 것이다.
도 12는, 30nm의 막 두께를 가지는 비정질 실리콘층이 형성되는 시점에서 막면에 수직방향, 결정성장방향, 및 폭방향에서 결정방위를 도시한 다른 실시예를 나타낸 것이다.
도 13a 내지 도 13d는, 본 발명의 방법이 적용되는 보텀게이트형 TFT 제조공정을 도시한 단면도이다.
도 14a 내지 도 14c는, 본 발명의 방법이 적용되는 톱게이트형 TFT 제조공정을 도시한 단면도이다.
도 15는, 본 발명의 표시장치의 일실시예를 도시한 사시도이다.
도 16은, 40nm의 막 두께를 가지는 비정질 실리콘층이 형성되는 시점에서 막면에 수직방향, 결정성장방향, 및 폭방향에서 결정방위를 도시한 것이다.
도 17은, 50nm의 막 두께를 가지는 비정질 실리콘층이 형성되는 시점에서 막면에 수직방향, 결정성장방향, 및 폭방향에서 결정방위를 도시한 것이다.
본 발명은 박막트랜지스터, 반도체방치, 표시장치, 결정화방법, 및 박막트랜지스터의 제조방법에 관한 것이다.
박막트랜지스터(이하 TFT라고 한다)가 면상에 형성될 수 있는 특성을 가지기 때문에, 예를 들어 표시장치의 디스플레이 패널면상에 표시장치용 회로를 직접 형성하는 것이 가능하다. TFT의 초기 발전단계에서는, 기판상에 증착된 비정질 실리콘층에 채널영역이 형성되었다. 지금의 TFT에서는 비정질 실리콘층의 결정화에 의해 형성되는 다결정 실리콘막에 채널영역이 형성된다. 따라서, 캐리어 이동도가 약 10배 향상되었다.
다결정 실리콘막은 약 0.1㎛의 결정립크기를 갖는 단결정들이 불규칙적으로 분산되어 있는 구조로 되어 있다. 채널영역이 이러한 다결정 실리콘막에 형성되어 있는 TFT에서는, 미세 단결정들로 인하여 채널영역에는 수많은 결정입계가 존재한다. 결정입계는 채널영역에서 이동하는 전자나 정공에 대하여 저항역할을 한다. 결정입계의 수는 이웃하는 TFT들 간에 서로 다르기 때문에 TFT의 특성에 불균일이 초래된다. 그래서 단결정 실리콘막에 형성된 TFT는 TFT들 사이에 특성의 불균일이 나타난다고 하는 문제가 있다.
본 발명자들은 대입경 결정립을 형성하기 위한 결정화방법을 제시한 바 있는데, 이에 따르면 실리콘웨이퍼상에 형성되는 트랜지스터와 동등한 특성을 갖는 트 랜지스터를 얻기 위해 하나의 단결정안에 하나 또는 다수의 TFT들을 형성할 수 있으며(표면과학 Vol. 21, No 5, P278~287[2000]), 이 방법을 산업화하기 위한 기술을 개발완료하였다. TFT가 단결정 내부에 형성되므로 트랜지스터특성이 결정입계에 의해 나쁜 영향을 받지 않으며, 결정입계가 채널영역 내부에 존재하는 종래의 TFT와는 달리 TFT 특성이 크게 향상된다.
지금까지 액정표시장치와 같은 표시장치의 구동회로가 디스플레이 패널이 되는 유리기판상에 증착된 비정질 반도체막이나 다결정 반도체막에 형성되어 왔다. IT시장의 팽창에 따라, 취급되는 정보가 디지털화되고, 처리공정이 가속화되며, 또한 고품질의 이미지가 표시장치에서도 요구된다. 이러한 요구를 만족시키기 위해 예를 들면 각 화소를 구동하는 TFT를 결정질반도체로 형성하는 것이 바람직하다. 이렇게 함으로써, 스위칭속도를 증가시키고 고품질의 이미지가 가능하다.
또한, 화소 스위칭 회로에 덧붙여, 표시장치는 디지털 화상신호를 아날로그 화상신호로 변환하는 디지털-아날로그 변환기, 디지털 화상신호를 처리하는 게이트어레이 등의 신호처리회로, 신호선 구동회로나 주사선 구동회로 같은 구동회로를 포함한다. 화소스위칭회로와 마찬가지로 이러한 회로들도 동일한 디스플레이 패널기판상에 집적하는 것이 필요하다. 이러한 요구를 만족시키기 위해서는 보다 높은 캐리어 이동도를 가지는 TFT가 개발되어야 할 필요가 있다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 이동도가 높고 이동도와 문턱전압 특성에 불균일이 적은 박막트랜지스터를 제공 하고자 하는 데 있다. 본 발명의 다른 목적은 상술한 특성을 가지는 반도체장치, 구성요소로서 상기 박막트랜지스터를 포함하는 표시장치, 상기 특성을 실현하기 위한 결정화방법, 및 상기 박막트랜지스터의 제조방법을 제공하고자 하는 데 있다.
이러한 본 발명에 따르면, 박막 트랜지스터는,
기판;
상기 기판상에 직접 또는 간접적으로 배치되는 비단결정 반도체 박막; 상기 비단결정 반도체 박막상에 형성되며 종방향으로 신장되는 밴드형상 결정립들로 구성되며 폭방향으로 서로 인접하여 배치되는 결정립 어레이; 및
상기 결정립어레이의 다수의 결정립을 포함하며 상기 결정립의 종방향으로 전류가 흐르도록 형성되는 소스영역 및 드래인영역을 포함하며,
상기 결정립들은 비단결정 반도체 박막에 결정종들을 발생시키고, 상기 각 결정종으로부터 종방향으로 결정 성장시켜 형성된다.
바람직하기로는, 상기 결정립의 결정성장방향은 <110>이 우선방위이다.
이 박막 트랜지스터에서는, 상기 소스영역과 드래인 영역과의 사이에 위치하고 게이트 절연막에 접하는 채널영역의 면방위는 <001> 내지 <112>의 범위에 있다.
바람직하기로는, 상기 결정립은 4 내지 15㎛의 길이와 0.2 내지 0.6㎛의 폭을 가진다.
바람직하기로는, 상기 비단결정 반도체 박막의 두께는 50nm 미만이다.
바람직하기로는, 결정성장 방향을 수직으로 자르는 폭방향은 결정성장 방향 을 축으로 <110> 내지 <111> 범위에서의 회전방향이 우선방위이다.
본 발명의 반도체장치는,
기판;
상기 기판상에 직접 또는 간접적으로 배치되는 비단결정 반도체 박막; 및
상기 비단결정 반도체 박막상에 형성되며 종방향으로 신장되는 밴드형상 결정립들로 구성되며 폭방향으로 서로 인접하여 배치되는 결정립 어레이를 포함하고,
상기 결정립들은 비단결정 반도체 박막에 결정종들을 발생시키고, 상기 각 결정종으로부터 종방향으로 결정 성장시켜 형성되고,
결정 성장 방향은 <110>이 우선방위이다.
이 반도체장치에 있어서, 바람직하기로는, 상기 결정립은 4 내지 15㎛의 길이와 0.2 내지 0.6㎛의 폭을 가진다.
바람직하기로는, 상기 비단결정 반도체 박막의 두께는 50㎛ 미만이다.
바람직하기로는, 결정성장 방향을 수직으로 자르는 폭방향은 결정성장 방향을 축으로 <110> 내지 <111> 범위에서의 회전방향이 우선방위이다.
본 발명의 반도체장치는,
기판;
상기 기판상에 직접 또는 간접적으로 배치되는 비단결정 반도체 박막; 및
상기 비단결정 반도체 박막상에 형성되며 종방향으로 신장되는 밴드형상 결정립들로 구성되며 폭방향으로 서로 인접하여 배치되는 결정립 어레이를 포함하고,
상기 결정립들은 비단결정 반도체 박막에 결정종들을 발생시키고, 상기 각 결정종으로부터 종방향으로 결정 성장시켜 형성되고,
결정립의 박막면에 대한 수직방향은 결정성장방향을 축으로 <110> 내지 <111> 범위에서의 회전방향이 우선방위이다.
본 발명의 표시장치는,
기판;
상기 기판상에 직접 또는 간접적으로 배치되는 비단결정반도체 박막;
상기 비단결정 반도체 박막상에 형성되며 종방향으로 신장되는 밴드형상 결정립들로 구성되며 폭방향으로 서로 인접하여 배치되며, 상기 비단결정 반도체 박막에 결정종들을 발생시킨 후 각 결정종으로부터 종방향으로 결정을 성장시켜 상기 결정립을 형성하는 결정립 어레이;
상기 결정립 어레이의 다수의 결정립을 포함하는 소스영역과 드래인 영역을 포함하며 종방향으로 전류가 흐르도록 형성되는 박막트랜지스터; 및
상기 박막트랜지스터로 구성되는 화소 스위칭 회로를 포함한다.
본 발명의 결정화 방법은,
기판상에 직접 또는 간접적으로 비단결정 반도체 박막을 형성하는 단계;
상기 비단결정 반도체 박막상에 레이저광의 일부를 흡수하는 광흡수 절연막을 형성하는 단계; 및
상기 비단결정 반도체 박막에서, 종방향으로 신장되는 밴드형상 결정립으로 구성되며 폭방향으로 서로 인접하여 배치되는 결정립 어레이를 상기 절연막의 표면상에 연속적으로 형성하는 다수의 역피크패턴 광강도분포를 가지는 레이저광을 상 기 절연막에 조사하여 상기 결정립의 종방향은 <110>이 우선방위가 되도록 결정화하는 단계를 포함한다.
이 결정화 방법에 있어서, 바람직하기로는, 최대 광강도부의 광강도를 1이라 할 때, 역피크 패턴 광강도분포에서의 최소 광강도부의 광강도는 0.5~0.8의 범위이다.
본 발명의 박막트랜지스터의 제조방법은,
기판상에 직접 또는 간접적으로 비단결정 반도체 박막을 형성하는 단계;
상기 비단결정 반도체 박막상에 레이저광의 일부를 흡수하는 광흡수 절연막을 형성하는 단계;
상기 비단결정 반도체 박막에서, 종방향으로 신장되는 밴드형상 결정립으로 구성되며 폭방향으로 서로 인접하여 배치되는 결정립 어레이를 상기 절연막의 표면상에 연속적으로 형성하는 다수의 역피크패턴 광강도분포를 가지는 레이저광을 상기 절연막에 조사하여 상기 결정립의 종방향은 <110>이 우선방위가 되도록 결정화하는 단계; 및
상기 결정립 어레이의 다수의 결정립을 포함하는 영역에서 종방향으로 전류가 흐르도록 소스영역과 드레인 영역을 형성하는 단계를 포함한다.
본 발명에 따르면, 이동도가 높고 이동도나 문턱전압 특성에 불균일성이 없는 TFT를 얻는 것이 가능하다.
이하, 첨부도면을 참조하여 본 발명을 상세히 설명하기로 한다. 첨부도면에서, 동일한 부품에는 동일한 도면부호를 사용하고, 그에 관한 부수적인 설명은 생 략하기로 한다.
채널영역에서의 TFT의 이동도와 채널영역이 형성되는 결정의 방위면 사이에는 도1에 도시한 관계가 있다는 것이 알려져 있다. 도 1에서, TFT의 소스영역은 S, 드레인 영역은 D, 그리고 S와 D 사이의 전류의 방향은 화살표로 각각 나타내었다.
기판상의 비정질 실리콘층을 레이저광으로 조사하면 횡방향(즉, 기판표면에 평행한 방향)으로 일방향 성장에 의해 기판상에 결정화영역이 형성된다. 도 1의 상부에 나타낸 특성은 결정성장방향이 <110>인 결정화영역에서 형성된 TFT의 이동도 특성이다. TFT의 게이트절연막에 접촉하는 채널영역의 결정면방위가 {001} 내지 {112}의 범위에 있을 때 이동도(μFE)는 최대가 되고 685 내지 500cm2/Vs의 범위에 있다. 채널영역의 결정면방위가 {110}인 경우 이동도(μFE)는 450 내지 300cm2/Vs의 범위에 있다. 채널영역의 결정면방위가 {111}인 경우 이동도(μFE)는 300 내지 230cm2/Vs의 범위에 있다.
도 1의 하부에 나타낸 특성은 결정성장방향이 <100>인 결정화영역에서 형성된 TFT의 이동도 특성이다. 채널영역의 결정면방위가 {001}이면 이동도(μFE)는 500cm2/Vs이고, {010}이면 346cm2/Vs이다.
이상으로부터 채널영역이 결정면방위가 {001} 내지 {112}일 때 최적의 이동도를 갖는 TFT를 제작할 수 있다는 것을 알 수 있다.
이러한 TFT는 다음과 같은 단계, 즉 기판상에 직접 또는 간접적 방법으로 비 단결정 반도체박막을 형성하는 단계; 이 비단결정 반도체박막에 레이저광을 조사하여 결정종을 생성시키는 단계; 및 그리고 이 각 결정종으로부터 횡방향(즉, 기판표면에 평행한 방향)의 방향성으로 결정을 성장시켜서, 종방향으로 신장되는 밴드형상 결정립으로 구성되며 폭방향으로 서로 인접하여 배치되는 결정립 어레이를 얻는 단계; 그리고 결정립의 종방향으로 전류가 흐르도록 이 결정립 어레이의 다수의 결정립을 포함하는 영역에 소스영역과 드레인영역을 형성하는 단계를 통하여 제조된다.
도 2 및 도 3을 참고하여 TFT를 보다 자세히 설명하기로 한다. 도 2는 비정질 실리콘층을 결정화하여 형성한 확대된 결정립 어레이를 도시한 평면도이다. 도3은 채널영역이 도2의 결정립 어레이로 구성되는 TFT의 구성을 도시한 단면도이다. 기판절연층, 예를 들면 SiO2층(2)이 기판(1, 예를 들면 유리기판)상에 형성된다. 비정질 실리콘층과 같은 비단결정 반도체막이 이 SiO2층(2)상에 형성된다. 이 비정질 실리콘층은 50nm 이하, 예를 들면 30nm의 두께로 구성된다.
도 2에서, 결정립 어레이(5)는 PMELA법에 의해 비정질 실리콘박막층에서 형성된다. 이 결정립 어레이에서, 길쭉한 형상의 결정립(4)은 폭방향으로 서로 인접하여 배열되어 있다. 각 결정립(4)은 폭방향보다는 결정의 성장방향으로 길게 형성된 밴드형상이고, 길이가 4~15㎛, 폭이 0.2~0.6㎛이다. 이 결정립(4)의 성장방향은 <110>이 우선방위이다.
결정립 어레이(5)에서, 결정립(4)은 폭방향으로 배열되어 있다. 이 결정립 어레이(5)를 이용하여 TFT(6)가 형성된다. 이 TFT(6)에는 소스영역(S)과 드레인영역(D)이 구비되고 결정입계(7)를 따라 전자와 정공이 이동한다. 즉, 전류(정공의 이동방향)가 결정의 성장방향으로 흐를 수 있도록 소스영역(S)과 드레인영역(D)이 형성된다.
도2에 도시한 바와 같이, 소스영역(S)과 드레인영역(D) 사이에 형성되는 채널영역(C)은 다수의, 예를 들면 4~5개의 인접하는 결정립(4)을 포함하여 형성된다. 이 채널영역에서는, 결정립(4)의 폭은 종방향에서의 결정립의 위치에 관계없이 실질적으로 일정하다. 소스영역(S)과 드레인영역(D) 사이의 채널영역(C)상에는 게이트절연막(8), 예를 들면 표면산화막과 채널영역(C)의 SiO2막의 적층막이 배치된다.
소망하는 이동도 특성을 얻기 위한 조건은 게이트절연막(8)에 접하는 채널영역의 면방위는 {001} 내지 {112}의 범위에 있는 것이다. 게이트절연막(8)상에는 게이트전극(9)이 배치된다. 도 2에서, 도면부호 11은 결정성장의 개시점을 나타낸다.
다음에, 도2에 도시한 결정립 어레이(5)에 관하여 상세히 설명한다. 결정성장 개시점(11)에서 결정립(4)의 거리와 결정립(4)의 폭과의 관계를 도 4 및 도 5에 나타내었다. 도 4는 각 두께를 갖는 비정질 실리콘(100~30nm)에 대하여 결정성장 개시점으로부터의 거리와 결정립의 평균폭과의 관계를 나타낸다. 도 5는 비정질실리콘층의 두께와 결정성장 종착점에서의 평균폭과의 관계를 나타낸 다른 예이다.
도 4 및 도 5는 비정질 실리콘층의 두께가 감소하면 폭방향의 성장이 포화되는 위치가 결정성장 개시점(11)에 가까워지게 되고, TFT(6)의 채널영역의 면적이 확대되고, 평균폭은 감소한다. 즉, 폭방향에서 성장의 포화상태를 나타내는 면적이 크게 되면, 대입경 결정화영역에 이동도나 문턱전압 특성에 불균일이 발생하지 않는 TFT(6)를 형성하는 것이 가능하다는 것을 의미한다.
폭방향에서 포화성장특성을 나타내는 영역에 TFT(6)(도3)를 형성하면, 채널영역(C)에서 이동하는 전자나 정공이 결정입계(7)에 평행하게 이동한다. 그 결과, TFT의 이동도가 상승한다. 또한, 이동도 특성(μFE)이나 문턱전압 특성(Vth)에 불균일이 감소한다.
결정화영역을 효율좋게 이용하기 위해서는 보다 얇은 비정질 실리콘층을 형성할 필요가 있다. 폭이 감소하면 하나의 TFT(6)에 요구되는 서로 인접하여 배치되는 결정립의 수를 증가시키게 된다. 마찬가지로 결정립수가 증가하면, 이동도 특성(μFE)과 문턱전압 특성(Vth)에 불균일이 감소한다. 예를 들면, 100㎛의 비정질 실리콘층 두께인 경우 폭방향에서 성장이 포화되기 시작하는 위치는 결정성장 개시점(11)으로부터 3.5㎛이다(도2).
한편, 비정질 실리콘층의 두께가 50㎛인 경우에는 폭방향에서 성장이 포화되기 시작하는 위치는 결정성장 개시점(11)으로부터 0.5㎛이다. 비정질 실리콘층의 두께가 30㎛인 경우에는 폭방향에서 성장이 포화되기 시작하는 위치는 결정성장 개시점(11)으로부터 0.5㎛이다. 이러한 방식으로, 비정질 실리콘층의 두께가 50㎛보다 작으면, 이동도 특성(μFE)이나 문턱전압 특성(Vth)에 불균일이 적은 FTF(6)를 대입경 결정화영역에 형성할 수 있다. 결정립(4)의 길이가 4~15㎛이면 폭이 0.2~0.6㎛의 범위에서 이동도 특성(μFE)이나 문턱전압 특성(Vth)에 불균일이 적은 TFT(6)를 제작하는 것이 가능하다.
도 6, 도 7 및 도 8은 비정질 실리콘층의 두께와 결정방위와의 관계를 도시한 것이다. 이 도면들은 비정질 실리콘층의 두께와 관련하여 막면에 수직방향의 결정방위, 결정성장 방향의 결정방위, 및 폭방향의 결정방위를 나타낸다. 상기 도면들은 각 두께를 갖는 각 비정질 실리콘층의 EBSP(Electron Back Scattering Pattern)에 의한 구조의 배치와 방향을 나타내는 역극성점 챠트를 맵형태로 나타낸다.
도 7에서 알 수 있듯이, 비정질 실리콘층의 두께가 50nm보다 작으면 종방향, 즉 결정성장방향의 방위는 <110>이 우선방위이다. 또한, 결정립의 막면에 대한 수직방향의 우선방위는 결정성장방향을 축으로 {100} 내지 {112} 범위에서의 회전방향이 된다. 예를 들면, 결정성장방향의 우선방위가 <110>일 때, 상기 수직방향의 우선방위는 {100}내지 {112}의 범위에 있고, 이러한 결정화영역에 TFT를 형성하면 이동도가 크고 TFT특성에 불균일이 적은 TFT를 제조할 수 있다.
결정성장방향을 직각으로 가로지르는 폭방향의 우선방위는 결정성장방향을 축으로 <110> 내지 <111>의 범위에서의 회전방향이 된다. 이 데이터는 비정질 실리콘층(3)의 두께를 선택하는 것이 가능하고 그렇게 함으로써 결정방위를 제어하는 것이 가능하다는 것도 의미한다.
도 4 및 도 5에 도시한 바와 같이, 비정질 실리콘층(3)의 두께가 감소함에 따라 평균폭이 감소하고 길쭉한 형상의 결정립(4)어레이는 도2에 도시한 바와 같이 구성된다. 예를 들어, 비정질 실리콘층(3)의 두께가 30 내지 50nm일 경우 결정 립(4)의 길이는 8㎛이다. 비정질 실리콘층(3)의 두께가 100nm일 경우에는 막면 방향에서의 열확산에 의해 조사직후의 주기적인 V형 광강도분포가 더이상 유지되지 않는다. 시간의 경과에 따라 이 분포가 붕괴되므로 결정립(4)의 길이가 감소하게 되는 것이다. 여기서, 주기적인 V형 광강도분포라 함은 비단결정 반도체막에서 대입경의 결정화영역을 형성하기 위하여 후술하는 PMELA에 의한 광강도의 에너지 분포선이다.
더욱이, 도 6, 도 7 및 도 8에서 알 수 있는 바와 같이, 비정질 실리콘층(3)의 두께가 감소함에 따라 방위가 나타나기 시작한다. 이 두께가 30nm일 때에 종방향, 즉 결정성장방향의 우선방위는 <110>이고, 이 결정성장방향을 직각으로 가로지르는 폭방향의 우선방위는 결정성장방향을 축으로 <110> 내지 <111>의 범위에서의 회전방향이 된다. 그리고, 막면에 대한 수직방향의 우선방위는 결정성장방향을 축으로 {100} 내지 {112}의 범위에서의 회전방향이 된다. 이것은 막이 PMELA공정에 의해 결정화 과정을 거치기 때문이다.
다음에, 막면에 대한 수직방향, 결정성장방향, 및 폭방향 등에 있어서의 결정성장에 관하여 설명하기로 한다.
상술한 바와 같이, 광강도가 최소로 되는 선상 및 기판의 비정질 실리콘층(3)과 SiO2층(2)과의 계면에서 성장포텐셜을 가지는 결정핵이 조밀하게 발생한다. 두께감소와 두께가 50nm보다 작게 되는 비정질 실리콘층(3)의 두께방향의 결정성장의 억제를 수반하는 비정질 실리콘층(3)과 SiO2층(2)간의 계면 에너지의 증가영향으 로 상기 비정질 실리콘층(3)과 SiO2층(2)간의 계면에너지가 최소로 되는 {100}으로 비정질 실리콘층(3)의 막면에 대한 수직방향이 쉽게 방위설정된다.
폭방향에 관하여는, 서로 인접하여 조밀하게 발생하며 성장포텐셜을 가지는 결정핵이 횡방향으로 동시에 성장한다. 이 결정들은 폭방향으로 성장하지만, 인접해서 성장해오는 결정들에 의해 그 성장이 제한되고 압축응력이 발생하게 된다. 따라서, 폭방향은 가장 조밀한 면인 {111}으로 쉽게 방위설정된다. 횡방향 결정성장방향은 급격한 급속냉각 및 응고시스템의 온도구배방향이며, 고속의 성장단부인 {100} 및 {110}으로 결정이 쉽게 방위설정된다.
여기서, 기하학적 조건을 고려해 볼 때, 결정들은 수직방향의 {100}으로, 그리고 폭방향의 {111}으로 동시에 방위설정되지는 않는다. 이들은 서로 90도로 가로지르지 않는다. 마찬가지로, 횡방향 성장방향이 <100>이 될 수는 없다. 계면에너지의 영향이 큰 경우에 얻어지는 결정방위의 예로는 수직방향의 방위가 {100}, 결정성장방향의 방위가 <110>, 및 폭방향의 방위가 <110>인 결정방위를 포함한다. 폭방향에서의 압축응력의 영향이 큰 경우에 얻어지는 결정방위의 예로는 수직방향의 방위가 {112}, 결정성장방향의 방위가 <110>, 및 폭방향의 방위가 <111>인 결정방위를 포함한다.
다음에, 도 9를 참조하여 결정립 어레이(5)를 형성하기 위한 장치에 관하여 설명하기로 한다. 도 9는, 도 2에 도시한 길쭉한 형상의 결정립(4)이 PMELA법에 의해 폭방향으로 배열된 결정립 어레이(5)를 형성하는 장치의 일예를 나타낸다. 이 예의 장치는, 에너지선으로 레이저광을 사용하는 레이저 어닐링장치이다.
레이저어닐링장치(40)는 투영식광학계(33)를 포함한다. 이 광학계(33)에서는, XeCl 엑시머레이저 발진기(21), 호모지나이저(22), 제1 컨덴서 렌즈(23), 제2 컨덴서 렌즈(26), 마스크(27), 위상시프터(36), 및 텔레센트릭 축소렌즈(28)가 레이저광축(24)을 따라 순차적으로 배열되어 있다. 피처리기판(32)의 위치조정을 위한 XYZθ 스테이지(29)가 텔레센트릭 축소렌즈(28)의 결상위치에 배치된다. XYZθ 스테이지(29)는 결정화중에 필요시 피처리기판(32)을 가열할 수 있도록 히터(30)가 구비된다. 이러한 방식으로 레이저어닐링장치(40)가 구성된다.
마스크(27)와 축소렌즈(28)사이에 위상시프터(36)가 배치된다.위상시프터(36)는 입사레이저광의 위상을 변조하여 레이저광의 일부에 도 10d에 도시한 바와 같이 중간부에 최소 광강도를 갖는 역피크 패턴의 광강도분포를 발생한다.
위상시프터(36)는 석영기판(51)의 표면을 애칭하여 도 10a 및 도 10b에 개략적으로 나타낸 바와 같이, 주기적으로 상이한 크기(면적)을 갖는 단차부(그루브(52))로 구성되는 반복패턴을 형성하는 마스크이다. 이 단차부는 애칭에 의해 형성되는 그루브(52)에 의해 이루어진다. 도 10a에 도시한 바와 같이, 이 위상시프터(36)의 예에 있어서는, 기판상에서의 값으로 환산했을 때 16㎛의 간격으로 크기(면적)가 주기적으로 상이한 단차부로 배치된다. 예컨대, 이 단차부는 90°의위상차를 부여하기 위하여 154nm의 크기로 가공된다.
도 10a는 위상시프터(36)의 평면도이다. 변조된 영역의 상태를 나타내기 위하여 이 위상시프터의 일 유닛을 확대한 크기로 도시하였다. 도 10b는 도 10a의 단 면도이다. 도 10c는 피처리기판의 단면도이다. 도 10d는 도 10a의 위상시프터를 이용하여 광강도가 변조된 레이저광의 광강도분포를 나타내는 파형도이다. 이 파형도는 도 10a와 관련이 있다. 렌즈(28)(도 9)는 위상시프터(36)에 의해 피처리기판(32)의 표면상에 형성되는 상을 투영하기 위한 광학계이다.
XYZθ 스테이지(29)는 X, Y, 및 Z 각 방향으로, 그리고 Z축을 중심으로 회전될 수 있도록 스테이지 위치를 조정할 수 있도록 구성된다. XYZθ 스테이지(29)는 펄스 레이저광이 출사될 때마다 미리 저장된 프로그램에 의해 단계적으로 다음의 조사위치로 피처리기판(32)을 자동으로 이동할 수 있다.
다음으로, 도 9를 참조하여 상기 레이저 어닐링장치(40)를 사용한 결정화공정의 일예를 설명하기로 한다. XYZθ 스테이지(29)상에 재치된 피처리기판(32)의 기판(1)(즉, 유리기판)상에, 기판 절연막(2), 비정질 반도체층(즉, 50nm 이하, 예를 들어 30nm 두께의 비정질 실리콘층(3)), 및 광흡수 캡막(37)을 순차적으로 적층한다.
광흡수 캡막(37)은, 예를 들면, SiOx이고, 여기서 "x"는 2 미만의 값이다. "x"값은 1.4 내지 1.9, 보다 바람직하기로는 1.4 내지 1.8의 범위에 있다. SiOx막은 Si와 O의 서로 다른 조성비를 가지는 실리콘산화물막이다.
디스플레이용 기판(1)은 유리기판이나 플라스틱기판 등의 투명한 절연기판이다. 기판절연막(2)은 기판(1)으로부터 불순물이 확산하여 침투하는 것을 방지하고 결정화과정에서 열로부터 기판(1)을 보호하는 기능을 가진다. 비정질 실리콘층(3) 은 박막트랜지스터 등과 같은 기능요소를 형성하기 위하여 열처리공정에 의해 대결정립으로 구성되는 어레이로 변환된다.
광흡수 캡막(37)은 대결정립을 성장시키기 위하여 절연효과를 가지는 절연층이다. 이 광흡수 캡막(37)은 레이저광을 흡수하여 열을 발생시키고 비정질 실리콘층(3)에 의해 레이저광을 흡수하여 얻어진 열을 축열한다. 이 예에서는, 50nm이하의 막두께를 가지는 비정질 실리콘층의 결정화중에 비정질 실리콘층(3)의 길이를 증가시키기 위해서 광흡수 캡막(37)이 필요하다. 이러한 방식으로 피처리기판(32)이 형성된다.
다음에, 피처리기판(32)이 XYZθ 스테이지(29)상의 소정의 위치에 배치된다. XeCl 엑시머레이저 발진기(21)(도9)는 피처리기판(32)의 비정질 실리콘층(3)의 피조사영역을 용해할 정도의 충분한 에너지를 가지는 펄스 레이저광을 발사한다. 예를 들면, 이 레이저광의 에너지는 피처리기판(32)상에서 300 내지 700mJ/cm2이다.
매숏당 펄스 지속시간은 예를 들면 30nsec이다. 308nm파장을 갖는 길쭉한 빔형상의 레이저광이 XeCl 엑시머레이저 발진기(21)에서 출사된 후에는, 두 세트(각각, X-방향과 Y-방향의)의 소형 렌즈쌍으로 구성되는 호모지나이저(22)에 의해 이 레이저광은 발산형 빔으로 분할된다. 호모지나이저(22)는 레이저 발진기(21)에서 출사되는 레이저광의 광강도를 균질화하기 위해 사용된다.
제1 컨덴서렌즈(23)는 호모지나이저(22)에서 분할된 광선의 각 중심빔의 레이저광을 수렴한다. 제1 컨덴서렌즈(23)는 제2 컨덴서렌즈(26)와 공액관계에 있도 록 배치된다. 마스크(27)는 제2 컨덴서렌즈(26)의 출사광로에 배치된다. 이 마스크(27)는 효과가 없는 레이저광을 차단한다. 즉, 분할된 빔의 각 중심빔이 컨덴서렌즈(23)(볼록렌즈 #1)에 의해 마스크(27)상에 수렴된다. 각 레이저빔은 약간 발산형이기 때문에 마스크(27)의 전체면이 조명된다.
마스크(27)상의 모든 점들은 분할된 마이크로 출사영역으로부터 출사되는 모든 빔군에 의해 조사된다. 따라서, 레이저 출사면상에서 광강도의 면내 불균일이 존재하여도 마스크(27)의 광강도는 균질화된다. 마스크(27)의 각 영역을 통과하는 한 그룹의 빔 중에서 중심빔, 즉 호모지나이저(22)의 중심에 있는 렌즈쌍을 통과하는 한 그룹의 발산형 빔은 마스크(27) 근처의 제2 컨덴서렌즈(26)(볼록렌즈 #2)에 의해 평행빔으로 변환된다. 평행빔으로서의 레이저광이 위상시프터(36)를 경유하여 텔레센트릭 축소렌즈(28)를 통과하여 XYZθ 스테이지(29)상의 기판(1)으로 수직으로 입사한다.
입사 레이저광(25)의 위상은 위상시프터(36)에 의해 변조되어 역피크 패턴 광강도분포를 가지는 투과광을 출사한다. 축소렌즈(28)는 1/1 내지 1/20 예를 들면 1/5로 축소하기 위한 렌즈로서 피처리기판(32)의 표면과 공액관계로 배치된다. 축소렌즈(28)는 피처리기판(32)의 광흡수 캡막(37)의 표면상에 역피크패턴 광강도분포의 투과광의 상을 형성한다.
광흡수 캡막(37)은 입사 레이저광의 일부를 흡수하고, 나머지 대부분의 광은 비정질 실리콘층(3)에서 흡수된다. 그 결과, 비정질 실리콘층(3)의 수광영역이 도 10d의 광강도분포를 갖는 레이저광을 흡수하여 용해한다. 이 용해층이 비정질 실리 콘층(3)상의 캡막(37)을 가열한다.
펄스레이저광의 조사가 완료한 후에 이 용해영역의 온도가 하강하기 시작한다. 이때, 광흡수 캡막(37)이 고온상태로 되기 때문에 용해영역의 온도는 서서히 하강하게 된다. 비정질 실리콘층(3)의 최소 광강도부(B)는 도 10d에 나타낸 역피크패턴 광강도분포에서 점진적으로 응고점을 통과한다. 이 응고점의 횡방향 이동에 따라 결정이 성장한다.
응고점을 최초로 통과하는 최소점(B)이 결정화개시점(11)이다. 최소 광강도부(B)와 최대 광강도부(U)사이의 광강도가 결정립(4)의 길이를 결정한다. 역피크패턴 광강도분포에서 최대 광강도점(U)의 광강도가 1인 경우에, 최소 광강도점(B)의 광강도를 0.5 내지 0.8의 범위에서 선택하면 최적길이의 결정립 어레이를 얻을 수 있다. 최소 광강도점(B)의 광강도가 0.5 이하이면 조사영역에서 횡방향 결정성장이 나타나지 않는 비결정화영역이나 미소 결정영역이 형성된다. 최소 광강도점(B)의 광강도가 0.8이상이면 광강도의 상승구배가 보통수준으로 되어 길이가 긴 결정이 형성될 수 없다.
레이저광의 조사영역을 이동시키기 위하여 레이저 발진기(21)에서 출사되는 펄스레이저광의 출사 타이밍에 따라 매번 정해진 거리만큼씩 단계적으로 XYZθ 스테이지(29)를 이동시킴으로써 상기 결정화공정이 수행된다. 이러한 어닐링공정이 소정의 절차로 반복되어 차례차례 기판(1)상의 비정질 실리콘층(3)을 결정화한다. 이러한 결정화공정에 의하면, 한 변이, 예를 들면 1m 이상인 LCD용 기판(1)상의 비정질 실리콘층(3)을 결정화할 수 있다. 조사영역을 이동시키기 위해서는 레이저광 과 스테이지(29)를 상대이동시키는 것도 가능하다.
50nm 미만의 두께를 가지는 비정질 실리콘층(3)을 상기한 공정으로 결정화하는 경우에 결정방위를 제어할 수 있다는 것을 확인하였다.
또한, 마스크(27)의 동일한 곳을 통과하는 광빔 그룹이 기판 표면의 한곳으로 포커싱된다. 즉, 마스크(27)의 축소상이 균일한 광강도로 기판표면에 형성된다. 기판표면의 임의의 점을 조사하는 광빔그룹은 중심빔을 포함하는 분할빔으로 구성된다. 어느 특정 광빔과 중심빔간의 각도는 호모지나이저(22)의 기하학적 형상에 의해 결정되는 각, 즉, 텔레센트릭 렌즈(28)의 배율로 상기 광빔과 중심광빔 사이에서 마스크에 형성되는 각도를 곱해서 얻어지는 값이다.
투영식 공정에 의한 레이저 어닐링 중에, 위상시프터(36)의 패턴주기를 축소렌즈(28)의 배율로 곱하여 얻어진 값은 8 내지 30㎛의 범위가 적당하다. 이 값이 너무 크면 횡방향 결정성장이 중도에 정지하여 조사영역의 전체면이 결정립으로 되지 않는다. 만일, 이 값이 너무 작으면 횡방향 성장 결정립의 길이가 짧아져서 결정립의 대입경화가 달성되지 못한다.
투영식 공정에서는, XYZθ 스테이지(29)에 의해 단계별로 기판을 이동하는 것이 비교적 쉽고, 이 공정이 대량생산공정으로 적합하다. 레이저 어닐링 중에 어닐링된 막의 구조는 광흡수 SiOx막이 상부막으로, 절연막이 하부막으로 형성되는 구조로 될 필요가 있다. 따라서, 비정질 실리콘층(3)이 레이저광을 흡수하여 용해될 때 열이 비정질 실리콘층(3)에 저장되어 비정질 실리콘층(3)으로부터의 열확산에 의해 기판(1)의 온도가 급격히 상승하지 않는다.
다음으로, 도 9의 레이저 어닐링장치(40)(결정화장치(40))를 이용하여 피처리기판(32)의 비정질 실리콘층(3)을 결정화하는 공정의 실시예에 관하여 설명하기로 한다.
(실시예1)
결정화 조건으로서, 도 10c에 도시한 피처리기판(32)은 다음과 같은 적층구조로 구성하였다. 입사광측상의 최상측 캡막(37)은 SiOx(320nm 두께)/SiO2(30nm 두께) 적층막이다. 비단결정 반도체막은 비정질 실리콘층(3)(a-Si층)이다. 기판절연막은 SiO2(1000nm)이다. 기판(1)은 유리기판이다. 비정질 실리콘막(3)의 두께는 30, 40, 50, 및 100nm의 4레벨로 변화시켜 피처리기판(32)을 준비하였다.
기준 실시예로 두께 100nm의 비정질 실리콘층(3)을 포함하는 피처리기판을 준비한 것에 주목하여야 한다. 캡막(37)의 적층막은 광흡수 특성을 갖는 SiOx(320nm 두께)와 투과특성을 갖는 SiO2으로 구성된다. SiOx막은 Si와 O가 이산화규소막의 조성과는 상이한 실리콘 산화물로서, 감쇠상수(k)는 0.02이다. SiOx막은 "x"가 2.0보다 작은 실리콘 산화물막이다. 이상적으로는, Si(1.1 eVv:x=0까지)에서 SiO2(9eV:x=2)까지의 광학갭을 변화시킬 수 있다. 결정화에 사용하는 파장은, 예를 들면 흡수율이 0 내지 105cm-1의 범위에서 변화되도록 엑시머레이저를 제어할 수 있다. 특히, x가 1.4≤x≤1.9의 범위에 있는 경우에 만족스러운 결정성장이 확인되었 다. SiOx막의 광흡수계수(α)는 약 7000cm-1이다.
도 9의 레이저 어닐링장치는 마스크(27) 근처에 있는 위상시프터(36)의 상을 피처리기판(32)의 입사면에 형성하기 위한 광학계를 가진다. 즉, 레이저 어닐링장치(40)는 피처리기판(32) 표면에 위상시프터(36)를 투영하기 위한 장치로서 이들은 공액관계를 가진다. 위상시프터(36)의 패턴은 1/5배 배율을 갖는 결상광학계의 텔레센트릭 축소렌즈(28)에 의해 피처리기판(32)상에서 1/5로 축소된다.
도 10a에 도시한 바와 같이, 위상시프터(36)의 표면에는 서로 다른 면적을 가지는 점상 단차부(고단차(52), 저단차(51))가 배치되어 있다. 도 10a의 패턴을 갖는 위상시프터(36)를 통하여 피처리기판(32)을 레이저광으로 조사한다. 레이저광의 위상은 위상시프터(36)에 의해 변조되어, 도 10d에 도시한 바와 같이, 역피크 패턴(V형)이 반복되는 광강도분포가 형성된다.
V형 광강도분포의 주기는 16㎛가 되도록 위상시프터(36)가 형성된다. 위상시프터(36)의 위상차는, 예를 들면 90°이다. 위상시프터(36)는 레이저광의 위상을 변조하기 위한 공간강도 변조광학요소에 속한다. 비정질 실리콘층(a-Si층)(3)의 두께가 각각 30, 40, 50 및 100nm인 경우에 레이저광의 조사에너지에 따라 비정질 실리콘층(a-Si층)(3)을 결정화하기 위해 출사되는 레이저광의 플루언스는 500, 500, 500, 및 600mJ/cm2이다.
레이저광원(21)은 예를 들어 파장 308nm의 XeCl 엑시머레이저이며, 매 숏당 펄스지속시간은 30nsec이다. 플루언스는 결정화를 하기 위한 레이저광의 에너지밀 도를 나타내는 척도이다. 이 플루언스는 단위 면적당 한 펄스 조사시 에너지양을 의미하며, 특히 광원이나 조사영역(조사부)에서 측정되는 레이저광의 평균 광강도이다.
도 6 내지 도 8은 이러한 방식으로 결정화되는 결정립의 결정방위를 도시한다. 도 6은 30, 40, 50, 및 100nm 두께의 각 비정질 실리콘층(a-Si층)(3)을 레이저광으로 조사하여 결정화하였을 때 결정립의 막면에 대해 수직방향이 결정방위인 경우를 나타낸다. 수직방향인 결정방위는 막 두께가 30nm일 때 {100}면 근처로 강하게 배향된다(검은 부분).
막 두께가 40nm일 때에는 {111}면 근처로 결정방위가 강하게 배향된다(검은 부분). 막 두께가 50nm일 때에는 {100}면으로, 그리고 {110}면 근처로 약하게 배향된다(빗금부분). 막 두께가 100nm인 경우에는 {100}면과 {110}면 사이에서, 그리고 {110}면과 {111}면 사이로 약하게 배향된다(빗금부분).
도 7은 30, 40, 50, 및 100nm 막 두께를 갖는 각 비정질 실리콘층(a-Si층)(3)을 레이저광으로 조사하여 결정화하였을 때 결정성장방향의 결정방위를 나타낸다. 막 두께가 30nm일 때 결정성장 방향이 {110}면 근처로 강하게 배향된다는 것을 알 수 있다(검은 부분). 막 두께가 40nm일 때 결정성장방향은 마찬가지로 {110}면 근처로 강하게 배향된다는 것을 알 수 있다(검은 부분). 막 두께가 50nm일 때 결정성장방향은 {100}면 근처로 강하게 배향된다(검은 부분). 막 두께가 100nm일 때 결정성장방향은 {100}면과 {110}면 사이로 약하게 배향된다(빗금부분).
도 8은 30, 40, 50, 및 100nm 막 두께를 갖는 각 비정질 실리콘층(a-Si층 )(3)을 레이저광으로 조사하여 결정화하였을 때 폭결정 성장방향의 결정방위를 나타낸다. 막 두께가 30nm일 때 폭방향이 {111}면 근처로 강하게 배향된다는 것을 알 수 있다(검은 부분). 막 두께가 40nm일 때 결정성장방향은 {111}면 근처로 약하게 배향된다는 것을 나타낸다(빗금부분).
막 두께가 50nm일 때 결정성장방향은 {111} 근처로, 그리고 {110} 근처로 약하게 배향된다는 것을 나타낸다(빗금부분). 막 두께가 100nm일 때 결정성장방향은 {111}면 근처로 약하게 배향된다는 것을 나타낸다(빗금부분).
도 11은 도 6 내지 도 8의 30nm 두께의 비정질 실리콘층(a-Si층)(3)을 레이저광으로 조사하여 결정화하였을 때 결정립의 막면에 대한 수직방향, 결정성장방향, 및 폭방향의 결정방위 리스트를 도시한 것이다.
이 결과로부터, 막면에 대한 수직방향은 결정성장방향을 축으로 {100} 내지 {112}의 범위에서 회전하는 방향으로 우선 배향한다는 것을 알 수 있다. 결정성장방향은 <110>가 우선방위이다. 결정성장방향을 90도로 가로지르는 폭방향은 결정성장방향을 축으로 <110> 내지 <111>의 범위에서 회전하는 방향으로 우선배향한다. 상술한 바와 같이, 비정질 실리콘층(3)의 두께를 변화시킴으로써 결정방위를 제어할 수 있다.
(실시예 2)
결정화장치는 실시예 1에서와 마찬가지로 도 9의 투영식 광학계이다. 위상시프터(36)의 패턴주기는, 예를 들어 기판상에서의 변환된 값으로 16㎛이고, 단차부 디바이스(t)는, 예를 들어 154㎚이다. 위상차는, 예를들면 90°이다. 이 경우에 형 성되는 주기적인 V형 광강도 분포에서는, 강도의 최대치를 상대값 1로 할 때 최소치는 상대치 0.5이다.
결정화 조건으로서, 피처리긴판은 도 1에서와 동일한 아래의 막구조를 가진다. 캡막(37)은 SiOx(두께 320㎚)/SiO2(두께30㎚)의 적층구조이다. 비정질 실리콘층은 a-Si층(30㎚)이다. 기판 절연막은 SiO2막이다(1000㎚). 기판(1)은 유리기판이다. 레이저광의 조사 플루언스는, 예를 들면 500mJ/cm2이다. 이 레이저광의 레이저 광원(21)은, 예를 들어 308㎚ 파장을 갖는 XeCl엑시머레이저이고, 매 숏당 펄스지속시간은 실시예 1에서와 마찬가지로 30nsec이다.
도 12는 상술한 조건으로 막을 결정화했을 때 결정립의 막면에 대한 수직방향, 결정성장방향, 및 폭방향의 결정방위리스트를 도시한 것이다.도 12는 본 실시예의 결정화공정에 의해 얻어진 구조의 방위특성을 나타내는 역극성점 챠트이다.
이 결정화 공정에 의해 얻어진 결정립 어레이는 도 2에 도시한 길쭉한 형상의 밴드형상 결정립으로 구성되는 어레이이며, 결정립의 길이는 8㎛, 평균폭은 0.2㎛이다. 종방향, 즉 결정성장 방향의 우선방위는 <110>이다. 결정성장방향을 직각으로 자르는 폭방향의 우선방위는 결정성장방향을 축으로 <110> 내지 <111> 범위에서 회전하는 방향이다. 막면에 대한 수직방향의 우선방위는 결정성장방향을 축으로 {100} 내지 {112} 범위에서 회전하는 방향이다.
(실시예 3)
본 실시예에서는, 도 9의 투영식 광학계를 사용하였다. 그리고 도 10a에 도 시한 주기적으로 상이한 크기의 점상 패턴으로 구성되는 위상시프터(36)를 사용하였다. 위상시프터(36)의 패턴주기는, 예를 들면 기판상에서의 변환값으로 16㎛이고, 단차부 디바이스(t)는 103㎚이다. 위상시프터(36)의 위상차는, 예를 들어 60°이다. 이때 형성되는 V형상의 주기적 광강도 분포에서, 강도의 최대치의 상대값은 1이고 최소치의 상대값은 0.66이다.
결정화 조건으로서, 피처리기판(32)은 다음의 막구조를 가진다. 캡막(37)은 광흡수막 SiOx(320㎚)와 광투과 및 축열막 SiO2(30㎚)의 적층구조이다. 비정질 실리콘층(3)은 a-Si층(30㎚)이다. 기판절연막은 SiO2막이다(1000㎚). 기판(1)은 유리기판이다. 레이저광의 조사플루언스는, 예를 들면 500mJ/cm2이다. 레이저광원(21)은 예를 들면 308㎚파장의 XeCl 엑시머레이저이고, 매 숏당 펄스지속시간은 실시예 2에서와 마찬가지로 30nsec이다.
도 12는 본 실시예의 결정화 공정에 의해 얻어진 구조의 방위특성을 나타내는 역극성점 챠트이다. 이 결정화 공정에 의해 얻어진 결정립 어레이는 도 6에 도시한 길쭉한 형상의 밴드형상 결정립으로 구성되는 어레이이며, 결정립의 길이는 8㎛, 평균폭은 0.2㎛이다.
(실시예 4)
다음에, 도 13을 참조하여 상술한 바에 따라 형성된 결정화영역에 TFT를 형성하는 공정의 일예를 설명하기로 한다. 이하에서는 N-채널형 TFT를 형성하는 예를 설명하고자 하는데 이 공정이 N-채널형 TFT만으로 한정되지는 않는다. 불순물의 종 류(도핑물질의 종류)를 간단히 변화시키는 것을 제외하면 실질적으로 유사한 공정으로 P-채널형 TFT를 형성할 수 있다. 여기서는 보텀게이트구조의 TFT의 제조방법에 대하여 설명한다.
도13a에 도시한 바와 같이, 게이트 전극물질로 Al, Ta, Mo, W, Cr, 및 Cu 중 적어도 하나의 막, 또는 합금막을 기판(1), 예를 들면 유리제 절연기판상에 100 내지 300㎚ 두께로 증착한다. 이 금속막을 패터닝하여 보텀형게이트전극(61)으로 가공한다.
이어서, 도 13b에 도시한 바와 같이, 게이트 전극(61)과 노출된 절연기판상에 게이트 절연막(62, 63)을 증착한다. 이 게이트 절연막(62, 63)은 이중층 구조, 예를 들면, 질화막(SiNx)과 산화막(SiO2)으로 되어 있다. 게이트 절연막(62)의 게이트 질화막은 플라즈마 CVD법(PE-CVD공정)에 의해, 예를 들면 원료가스로서 SiH4가스와 NH3가스의 혼합물을 사용하여 형성할 수 있다. 이 게이트 질화막은 플라즈마 CVD 대신에 상압 CVD나 감압 CVD법으로 증착할 수도 있다.
질화막의 두께는, 예를 들면 50㎚이다. 게이트 절연막(63)으로서의 산화막은, 예를 들면 질화막상에 약 200㎚의 두께로 증착한다. 이 산화막상에 비단결정막, 예를 들면 비정질 실리콘층(3)을 50㎚이하, 예를 들면 30㎚의 두께로 얇게 연속적으로 증착한다. 더욱이, 예를 들어 SiO2/SiOx의 캡막(37)을 예를 들어, 30 및 320㎚의 두께로 순서대로 비정질 실리콘층(3)상에 증착한다. 게이트 절연막(62, 63), 비정질 실리콘층(3), 및 이중층구조의 캡막(37)은 증착챔버의 진공시스템을 깨뜨리지 않고(즉, 대기중에 노출시킴이 없이) 연속적으로 증착된다.
플라즈마 DVD법으로 상기한 증착공정을 수행하는 경우에 있어서, 질소분위기 중 550℃의 온도에서 약 2시간 동안 가열하면 비정질 실리콘층(3)에 포함된 수소가 비정질 실리콘층(3)으로부터 방출된다. 피결정화기판(32)은 이러한 방식으로 제조된다.
다음에, 피결정화기판(32)에 50㎚ 두께를 가지는 박막 비정질 실리콘층(3)의 결정화 공정을 수행한다. 이 결정화 공정은, 예를 들면 도 9의 레이저 어닐링 장치(40)를 이용하여 수행할 수 있다. 예를 들면, 레이저광(25)으로 캡막(37)을 조사하여, 예를 들면, 상술한 실시예 1 내지 3에 기재된 방법으로 비정질 실로콘층(3)의 조사영역이 결정화된다.
레이저광(25)으로는 엑시머 광빔이 사용될 수 있다. 레이저광(25)으로 조사하고자 하는 영역을 조정하여 포커싱한 다음 레이저광(25)으로 이 영역을 조사하고, 위상시프터(36)의 주기적 패턴이 조사영역으로 전달된다. 또한, 이 영역이 다른 영역과 중첩되지 않도록 조사영역을 변위시키면서, 레이지광(25)의 조사숏을 반복하여 소정의 조사영역을 결정화한다. 이와 같은 방식으로, 비정질 실리콘층(3)의 소정영역을 결정화되어 다결정 반도체 박막(65)이 형성된다.
다음에, 에칭 등의 방법으로 표면상의 캡절연막(37)을 벗겨내고 결정화영역이 형성된 비정질 실리콘층(3)의 표면을 노출시킨다. 이러한 방식을 통하여, 도6 내지 도 8에 도시한 바와 같이, 두께 50㎚ 이하의 얇은 비정질 실리콘층(3)으로부터 결정화된 영역의 표면에 대하여, 도 2에 도시한 바와 같이 폭방향으로보다는 결 정성장방향으로 더 긴 결정립 어레이를 형성하기 위해 결정성장방향이 <110>으로 우선배향한다.
도 13c에 도시한 바와 같이, TFT의 문턱전압(Vth)을 소망치로 제어할 목적으로 이온주입이 수행된다. 본 실시예에서는, 보론 B+을 이온주입하며, 그 양은 5×1011 내지 4×1012/cm2의 범위에 있다. 이러한 Vth 이온주입에서는 10keV에서 가속되는 이온빔을 사용한다.
이어서, 예를 들면 약 100㎚ 내지 300㎚ 두께로 상술한 공정, 예를 들면 플라즈마 CVD법에 의해 결정화된 다결정 반도체 박막(65)상에 SiO2를 증착한다. 본 실시예에서는, 실란가스 SH4와 산소가스가 플라즈마 분해되어 SiO2를 증착한다. 또한, 이렇게 증착된 SiO2는 소정형상으로 패터닝하여 스토퍼막(66)을 형성한다.
이 경우에, 스토퍼막(66)은 후면노출법에 의해 게이트 전극(61)과 매칭이 되도록 패터닝한다. 스토퍼막(66) 직하방에 위치하는 다결정 반도체 박막(65)부는 채널부(Ch)로 보호된다. 상술한 바와 같이, 미리 높은 문턱전압(Vth)을 얻기 위해 이온주입에 의해 B+ 이온을 비교적 소량으로 주입한다.
다음으로, 소토퍼막(66)을 마스크로 하여 이온도핑을 하여 반도체 박막(65)에 불순물(예로는, P+이온)을 주입하여 LDD영역을 형성한다. 이때, 주입량은 예를 들면 5×1012 내지 1×1013/cm2이고, 가속전압은 예를 들면 10KeV이다.
또한, 막의 반대편에서 스토퍼막(66)과 LDD영역을 코팅하기 위해 포토레지스트를 패터닝한다. 다음에, 마스크를 이용하여 고농도의 불순물(예로는, P+이온)을 주입하여 소스영역(S)과 드레인 영역(D)을 형성한다. 불순물 주입중에, 예를 들면 이온도핑(이온샤워)를 사용할 수 있다. 이 경우에, 질량분리를 수행하지 않고 전기장을 가속시킴으로써 불순물을 주입한다.
본 실시예에서는, 불순물의 양은 약 1×1015/cm2으로 주입하여 소스영역(S)과 드레인 영역(D)을 형성한다. 이온주입의 가속전압은, 예를 들면 10KeV이다.
도시하지는 않았지만, P채널형 TFT를 형성하는 경우에, 포토레지스트로 N채널형 TFT영역을 코팅한 후에, 불순물로서 P+이온 대신에 B+이온을 이용하여 약 1×1015/cm2의 양으로 이온도핑을 수행할 수도 있다. 여기서, 불순물 주입은 질량 분리형 이온주입장치를 사용하여 수행할 수 있다.
그후, 급속열처리(RTA)(104)에 의해 다결정 반도체 박막(65)에 주입된 불순물을 활성화시킨다. 경우에 따라서는, 엑시머레이저를 이용하여 고에너지 레이저 어닐링(ELA)을 수행할 수도 있다. 그 다음에, 반도체 박막(65)과 스토퍼막(66)의 불필요 부분을 동시에 패터닝하여 TFT의 모든 소자영역을 분리한다.
마지막으로, 도 13d에 도시한 바와 같이, SiO2를 약 100 내지 200㎚ 두께로 증착하여 층간절연막(67)을 형성한다. 층간절연막(67)을 형성한 후에, 플라즈마 CVD법으로 약 200 내지 400㎚ 두께의 SiNx를 증착하여 패시베이션막(68)을 형성한 다. 이 단계에서, 질소가스 또는 포밍가스 또는 진공상태의 350 내지 400℃에서 1시간 열처리를 수행하여 층간절연막(67)에 포함된 수소원자를 반도체 박막(65)으로 확산시킨다.
그 다음에, 소스(S)전극을 형성하기 위한 컨택트홀을 개구하고, 스퍼터링으로 Mo, Al 등의 전극물질층을 100 내지 200㎚ 두께로 증착한다. 다음에, 전극물질층을 소정형상으로 패터닝하여 배선전극(69)을 가공한다. 또한, 아크릴수지 등으로 된 평활층(70)을 약 1㎛ 두께로 형성한 다음, 드레인(D)전극용 컨택트홀을 개구한다. 평활층(70)상에 ITO 등의 투명전극막을 스퍼터링으로 증착한 후, 이 막을 소정형상으로 패터닝하여 화소전극(71)을 형성한다. 이러한 방식으로 TFT(112)를 제작한다.
(실시예 5)
다음에, 도 14a 내지 도 14c를 참조하여 톱게이트구조의 TFT 제작에 본 발명이 적용되는 경우의 공정을 설명하기로 한다. 먼저, 도 14a에 도시한 바와 같이, 두개의 버퍼층으로서의 기판막(81, 82)을 플라즈마 CVD법에 의해 절연기판(1)상에 연속적으로 증착한다.
제1층 기판막은 SiNx막(x〈2)로 구성되며, 막두께는 100 내지 500㎚이다. 제2층기판막(82)은 SiO2막으로 구성되며, 막두께는 비슷하게 100 내지 500㎚이다. 이 SiO2막으로 구성되는 기판막(82)상에 플라즈마 CVD법이나 LPCVD법을 이용하여 비정질 실리콘으로 되는 비단결 반도체 박막(4)을 50㎚이하(예로는, 30㎚)의 두께로 증 착한다.
또한, 비단결정 반도체 박막(3)상에 SiO2/SiOx의 캡막(37)을 각 30㎚ 및 320㎚의 두께로 이 순서대로 증착한다. 플라즈마 CVD법으로 비정질 실리콘으로 된 비단결정 반도체 박막(3)을 증착하는 경우에 있어서, 400 내지 450℃의 질소분위기에서 약 1시간 어닐링을 실시하여 막중의 수소를 방출시킨다.
다음에, 예를 들어 실시예 1 내지 3에서 상술한 바 있는 결정화 방법으로 비정질 반도체 박막(3)을 결정화한다. 레이저광(25)으로 피조사 영역을 조정한 후에, 위상시프터(36)의 주기적 패턴이 조사영역으로 전달될 수 있도록 레이저광(25)을 피조사영역에 포커싱하여 레이저광(25)으로 이 영역을 조사한다. 또한, 조사영역을 다른 영역과 중첩되지 않도록 변위시키면서 레이저광(25)의 조사숏을 반복하여 비정질 박도체 박막(3)의 소정영역을 결정화한다.
이어서, 에칭으로 캡막(37)을 벗겨낸다. 여기서, 필요시, 상기 실시예에서와 마찬가지 방식으로 높은 문턱전압(Vth)을 위하여 미리 이온주입을 수행한다. 상세하게는, B+이온을 약 5×1011 내지 4×1012/cm2의 양으로 반도체 박막(3)에 주입한다. 이 경우, 가속전압은 약 10KeV이다.
다음에, 도 14b에 도시한 바와 같이, 결정화된 반도체 박막(85)을 패터닝하여 섬형상으로 한다. 막상에, 플라즈마 CVD법, 상압CVD법, 감압CVD법, ECR-CVD법, 스퍼터링법 등에 의해 100 내지 400㎚ 두께의 SiO2를 증착하고, 게이트 절연막(83)을 형성한다. 이 실시예에서, 게이트 절연막(83)의 두께는 100㎚이다.
계속해서, 게이트 절연막(83)상에 Al, Ti, Mo, W, Ta, 도핑된 다결정 실리콘, 또는 이들의 합금을 200 내지 800㎚ 두께로 증착한다. 이 막을 소정형상으로 패터닝하여 게이트 전극(88)을 형성한다.
다음으로, 질량분리를 이용하는 이온주입법으로 P+이온을 주입하여 LDD영역을 형성한다. 게이트 전극(88)을 마스크로 하여 기판(1)의 전체면에 이온주입한다. 그 양은 6×1012 내지 5×1013/cm2이다. 가속전압은, 예를 들면 90KeV이다. 게이트 전극(88) 직하방에 위치하는 채널영역(Ch)이 보호되고 Vth 이온주입에 의해 미리 주입된 B+이온은 그대로 잔류한다.
LDD영역에 이온을 주입한 후에, 게이트 전극(88)과 그 주변을 코팅하기 위하여 레지스트 패턴을 형성한다. 레지스트 패턴을 마스크로 하여 질량 비분리형 이온 샤워도핑법으로 결정화된 반도체 박막(85)에 P+이온을 고농도로 주입하여 소스영역(S)과 드레인영역(D)을 형성한다. 이 경우에, 그 양은, 예를 들면, 약 1×1015/cm2이다. 가속전압은, 예를 들면 90KeV이다. 도핑가스로는, 수소로 희석한 20% PH3가스를 사용한다.
CMOS회로를 구성하기 위하여, P채널 TFT용 레지스트 패턴을 형성한 후에, 도핑가스로서 5 내지 20% B2H6/H2가스를 사용하여 이온을 주입한다. 그 양은 약 1×1015 내지 3×1015/cm2이고, 가속전압은, 예를 들면 90KeV이다. 질량분리형 이온주입 장치를 이용하여 소스영역(S)과 드레인영역(D)을 형성하는 것도 가능하다.
다음에, 결정화 반도체 박막(85)에 주입된 도핑물질이 활성화된다. 이 활성화는 실시예 4에서와 동일한 방법으로 자외선램프를 사용한 RTA(104)을 이용하여 실시한다.
마지막으로, 도 14c에 도시한 바와 같이, 게이트 전극(89)을 코팅하기 위해 PSG 등의 층간절연막(90)을 증착한다. 층간절연막(90)을 증착한 후에, 패시베이션막(91)을 형성하기 위하여 플라즈마 CVD법에 의해 SiNx를 200 내지 400㎚의 두께로 증착한다.
이 단계에서, 층간절연막(90)에 포함된 수소를 반도체 박막(85)으로 확산시키기 위해 350℃ 질소가스 분위기에서 1시간 어닐링을 실시한다. 그 후, 컨택트홀을 형성한다. 또한 패시베이션막(91)상에 스퍼터링법으로 Al-Si를 형성한 후, 이 층을 소정형상으로 패터닝하여 배선전극(92)으로 가공한다.
또한, 약 1㎛두께의 아크릴 수지 등의 평활층(93)을 형성한 다음, 이층에 컨택트홀을 형성한다. 평활층(93)상에 ITO 등의 투명전도막을 스퍼터링법으로 증착한 후, 이를 소정형상으로 패터닝하여 화소전극(94)을 형성한다.
도 14a 내지 도 14c에 도시한 TFT에서도, 도 13a 내지 도 13d에 도시한 TFT에 설명한 것과 유사한 방법으로 비단결정 반도체 박막(3)이 결정화된다. 그러나, 게이트 전극(89)의 패턴이 형성되기 전에 결정화가 수행된다는 점에서 실시예 5의 톱게이트 구조의 TFT는 실시예 4의 보텀게이트 구조의 TFT와 상이하다. 따라서, 유 리 등의 절연기판의 수축에 대해, 보텀게이트 구조의 반도체 장치보다 허용범위가 크다. 그러므로, 보다 큰 출력의 레이저 조사장치를 사용하여 결정화를 수행하는 것이 가능하다. 이러한 방식으로 TFT(113)을 제작한다.
(실시예 6)
다음에, 도 15를 참조하여, 실시예 5 또는 6의 TFT를 사용한 능동 매스릭스형 디스플레이의 일예에 대하여 설명하기로 한다.
디스플레이 패널(100)은 한쌍의 절연기판(101, 102), 및 이 절연기판 사이의 전자광학물질(103)을 포함하는 패널구조이다. 전자광학물질(103)로는 액정 물질이 널리 사용된다. 화소어레이부(104)와 구동회로부는 집적화되어 절연기판(101)의 하측에 형성된다. 구동회로부는 수직구동회로(105)와 수평구동회로(106)로 분할된다.
또한, 외부접속을 위한 단자부(107)가 절연기판(101)의 주변부의 상단에 형성된다. 단자부(107)는 배선(108)을 경유하여 수직구동회로(105) 및 수평구동회로(106)에 접속된다. 화소어레이부(104)에는 횡게이트배선(109)과 종게이트배선(110)이 형성된다. 이 전극을 구동하는 화소전극(111) 또는 TFT(112 또는 113)가 배선(109, 110) 사이의 절단부에 형성된다.
TFT(112 또는 113)의 게이트 전극(61, 89)이 대응하는 게이트 배선(109)에 접속되고, 드레인영역(D)이 대응하는 화소전극(111)에 접속되고, 그리고 소스영역이 신호배선(110)에 접속된다. 게이트 배선(109)은 수직구동회로(105)에 접속되고, 신호배선(110)은 수평구동회로(106)에 접속된다.
화소전극(111)을 스위칭 및 구동하기 위한 TFT(112 또는 113), 및 수직구동 회로(105)와 수평구동회로(106)에 포함되는 TFTs는 본 발명의 실시예에서 준비된다. 따라서, 이들 TFT는 종래예보다 이동도가 크다. 따라서, 구동회로 뿐만 아니라 고성능의 프로세싱 회로를 집적 및 형성할 수 있다.
(실시예 7)
상술한 각 실시예의 것들과는 상이한 크기를 가지는 위상시프터(36)(도 10a, 도 10b)로 도 9에 도시한 레이저 어닐링 장치(40)를 이용하여 결정화를 실시하였다. 위상시프터(36)의 상세내역은 다음과 같다: 패턴주기는 기판상의 환산치로 16㎛이고; 단차부 깊이는 103㎚이고; 위상차는 60°이다. 이 위상시프터(36)에 의해 얻어지는 레이저광의 광강도분포(도 10d)에서는, 최대 광강도의 상대치를 1로 할때, 최소 광강도의 상대치는 0.66이다.
이 실시예에서의 피처리기판(32)은 다음과 같은 막구조를 가진다. 캡막은 SiOx(320㎚) 및SiO2(30㎚)의 적층구조이다. 비정질 실리콘층은 a-Si(40㎚)이다. 하지절연막은 SiO2막이다(1100㎚). 기판은 유리기판이다. 레이저광의 조사 플루언스는 500mJ/cm2이다. 레이저광은 308㎚ 파장의 XeCl 엑시머레이저이고, 숏당 펄스 지속시간은 30nsec이다.
도 16은 레이저광으로 피처리기판(32)을 조사하여 결정화한 a-Si구조(40㎚)이다. 도 16은 결정구조의 방위특성을 나타내는 역극성점 챠트이다. 도 2에 도시한 바와 같이, 구조는 길이 8㎛, 평균폭 0.4㎛의 길쭉한 형상의 밴드형상 결정립(4) 어레이이다. 도 16에서 알 수 있는 바와 같이, 종방향, 즉 결정성장방향의 우선방 위는 <110>이고, 다른 방향으로의 불균일이 30㎚ 두께의 층에서보다 더 크다.
도 16의(a)에서 보는 바와 같이, 막면에 대한 수직방향은 {111}으로 배향되고, {100} 근처로 약하게 배향된다. 이것은 30㎚두께의 비정질 실리콘층의 경우와 상이하다. 결정화 직후 {100} 내지 {112}범위로의 방위가 결정성장방향 <110>를 축으로 쌍정변형을 수반하는 경우에 이와 같은 방위가 나타나는 것으로 예상된다. 이것은 30㎚ 두께의 층에서 보다 평균폭이 더 커서 쌍정변형이 쉽게 일어나기 때문이다.
도 16의 (b)에 도시한 바와 같이, 결정성장방향의 우선방위는 <110>로 아주 강하다. 본 실시예의 결정화 실리콘 막을 사용하여 TFT를 제작하는 경우에, 결정성장방향이 전류흐름방향에 일치하도록 트랜지스터를 배치한다. 이 경우에, 전류방향은 실질적으로 <110> 방향이지만, 막면에 대한 수직방향의 결정방위는 {001} 내지 {111}의 범위로 불균일하다. 따라서, 결정방위의 불균일의 영향을 감소시키기 위해서 패널폭을 확대할 필요가 있다. 이 결정화 Si막 구조는 30㎚두께의 막과 비교해서 열등하다.
도 16의 (c)로부터, 결정립(4)의 폭방향의 우선방위는 <111>로 약하다.
(실시예 8)
실시예 7과 동일한 크기를 갖는 위상시프터(36)(도 10a 및 도 10b)로 도 9의 레이저 어닐링 장치(40)를 이용하여 결정화를 실시하였다. 따라서, 위상시프터(36)에 의해 변조되는 레이저광의 광강도분포는 실시예 7에서와 같다. 즉, 최대 광강도 값(U)의 상대치를 1로 할 때 최소값(B)의 상대치는 0.66이다.
피처리기판(32)은 비정질 실리콘 층(3)의 두께에 있어서만 실시예 7에서와 다르다. 즉, 피처리기판(32)은 다음과 같은 막구조를 갖는다. 캡막은 SiOx(320㎚)와 SiO2(30㎚)의 적층막이다. 비정질 실리콘 층은 a-Si(50㎚)이다. 하지절연막은 SiO2(1100㎚)이다. 기판은 유리기판이다. 레이저광의 조건은 실시예 7의 것과 동일하다.
도 17은 50㎚ 두께의 비정질 실리콘 층(3)을 포함하는 피처리기판(32)을 결정화하여 얻어진 결정화 영역의 구조를 나타낸다. 도 17은 막구조의 방위특성을 나타내는 역극성점 챠트이다. 이 구조는 길이 8㎛, 평균폭 0.5㎛의 길쭉한 형상의 결정립(4) 어레이이다. 종방향, 즉 결정성장방향의 우선방위는 <100>이고, 이것은 30 또는 40㎚ 막두께를 갖는 막의 경우와는 크게 상이한 것이다. 막면에 대한 수직방향(도 17의 (a)) 및 결정성장방향을 직각으로 자르는 폭방향(도 17의 (c))는 약하게 배향되고, 이들 방향은 불균일하다.
이 실시예의 결정화 실리콘 막으로 TFT를 제작하는 경우에, 결정성정방향이 전류방향에 일치하도록 트랜지스터를 배치한다. 이 경우에, 전류방향은 실질적으로 <100>로 배향하지만, 막면에 대하여 수직인 결정방향은 불균일하다. 따라서, 결정방위의 불균일의 영향을 감소시키기 위해서는 채널폭을 확대할 필요가 있다. 이 결정화 Si막의 구조는 30㎚ 두께의 막과 비교하여 열등하다.
상술한 바와 같이, 본 발명에 의하면, 이동도가 크고 이동도나 문턱전압특성 에 불균일이 적은 TFT를 얻을 수 있다.

Claims (15)

  1. 기판;
    상기 기판상에 직접 또는 간접적으로 배치되는 비단결정 반도체 박막;
    상기 비단결정 반도체 박막상에 형성되며 종방향으로 신장되는 밴드형상 결정립들로 구성되며 폭방향으로 서로 인접하여 배치되는 결정립 어레이; 및
    상기 결정립어레이의 다수의 결정립을 포함하며 상기 결정립의 종방향으로 전류가 흐르도록 형성되는 소스영역 및 드래인영역을 포함하며,
    상기 결정립들은 비단결정 반도체 박막에 결정종들을 발생시키고, 상기 각 결정종으로부터 종방향으로 결정 성장시켜 형성되는 것을 특징으로 하는 박막트랜지터스.
  2. 제1항에 있어서, 상기 결정립의 결정성장방향은 <110>이 우선방위인 것을 특징으로 하는 박막트랜지터스.
  3. 제1항에 있어서, 상기 소스영역과 드래인 영역과의 사이에 위치하고 게이트 절연막에 접하는 채널영역의 면방위는 <001> 내지 <112>의 범위에 있는 것을 특징으로 하는 박막트랜지터스.
  4. 제1항에 있어서, 상기 결정립은 4 내지 15㎛의 길이와 0.2 내지 0.6㎛의 폭 을 가지는 것을 특징으로 하는 박막트랜지터스.
  5. 제1항에 있어서, 상기 비단결정 반도체 박막의 두께는 50nm 미만인 것을 특징으로 하는 박막트랜지터스.
  6. 제1항에 있어서, 결정성장 방향을 수직으로 자르는 폭방향은 결정성장 방향을 축으로 <110> 내지 <111> 범위에서의 회전방향이 우선방위인 것을 특징으로 하는 박막트랜지터스.
  7. 기판;
    상기 기판상에 직접 또는 간접적으로 배치되는 비단결정 반도체 박막; 및
    상기 비단결정 반도체 박막상에 형성되며 종방향으로 신장되는 밴드형상 결정립들로 구성되며 폭방향으로 서로 인접하여 배치되는 결정립 어레이를 포함하고,
    상기 결정립들은 비단결정 반도체 박막에 결정종들을 발생시키고, 상기 각 결정종으로부터 종방향으로 결정 성장시켜 형성되고,
    결정 성장 방향은 <110>이 우선방위인 것을 특징으로 하는 반도체 장치.
  8. 제7항에 있어서, 상기 결정립은 4 내지 15㎛의 길이와 0.2 내지 0.6㎛의 폭을 가지는 것을 특징으로 하는 반도체 장치.
  9. 제7항에 있어서, 상기 비단결정 반도체 박막의 두께는 50㎛ 미만인 것을 특징으로 하는 반도체 장치.
  10. 제7항에 있어서, 결정성장 방향을 수직으로 자르는 폭방향은 결정성장 방향을 축으로 <110> 내지 <111> 범위에서의 회전방향이 우선방위인 것을 특징으로 하는 반도체 장치.
  11. 기판;
    상기 기판상에 직접 또는 간접적으로 배치되는 비단결정 반도체 박막; 및
    상기 비단결정 반도체 박막상에 형성되며 종방향으로 신장되는 밴드형상 결정립들로 구성되며 폭방향으로 서로 인접하여 배치되는 결정립 어레이를 포함하고,
    상기 결정립들은 비단결정 반도체 박막에 결정종들을 발생시키고, 상기 각 결정종으로부터 종방향으로 결정 성장시켜 형성되고,
    결정립의 박막면에 대한 수직방향은 결정성장방향을 축으로 <110> 내지 <111> 범위에서의 회전방향이 우선방위인 것을 특징으로 하는 반도체 장치.
  12. 기판;
    상기 기판상에 직접 또는 간접적으로 배치되는 비단결정반도체 박막;
    상기 비단결정 반도체 박막상에 형성되며 종방향으로 신장되는 밴드형상 결정립들로 구성되며 폭방향으로 서로 인접하여 배치되며, 상기 비단결정 반도체 박 막에 결정종들을 발생시킨 후 각 결정종으로부터 종방향으로 결정을 성장시켜 상기 결정립을 형성하는 결정립 어레이;
    상기 결정립 어레이의 다수의 결정립을 포함하는 소스영역과 드래인 영역을 포함하며 종방향으로 전류가 흐르도록 형성되는 박막트랜지스터; 및
    상기 박막트랜지스터로 구성되는 화소 스위칭 회로를 포함하는 것을 특징으로 하는 표시장치.
  13. 기판상에 직접 또는 간접적으로 비단결정 반도체 박막을 형성하는 단계;
    상기 비단결정 반도체 박막상에 레이저광의 일부를 흡수하는 광흡수 절연막을 형성하는 단계; 및
    상기 비단결정 반도체 박막에서, 종방향으로 신장되는 밴드형상 결정립으로 구성되며 폭방향으로 서로 인접하여 배치되는 결정립 어레이를 상기 절연막의 표면상에 연속적으로 형성하는 다수의 역피크패턴 광강도분포를 가지는 레이저광을 상기 절연막에 조사하여 상기 결정립의 종방향은 <110>이 우선방위가 되도록 결정화하는 단계를 포함하는 것을 특징으로 하는 결정화 방법.
  14. 제13항에 있어서, 최대 광강도부의 광강도를 1이라 할 때, 역피크 패턴 광강도분포에서의 최소 광강도부의 광강도는 0.5~0.8의 범위인 것을 특징으로 하는 결정화 방법.
  15. 기판상에 직접 또는 간접적으로 비단결정 반도체 박막을 형성하는 단계;
    상기 비단결정 반도체 박막상에 레이저광의 일부를 흡수하는 광흡수 절연막을 형성하는 단계;
    상기 비단결정 반도체 박막에서, 종방향으로 신장되는 밴드형상 결정립으로 구성되며 폭방향으로 서로 인접하여 배치되는 결정립 어레이를 상기 절연막의 표면상에 연속적으로 형성하는 다수의 역피크패턴 광강도분포를 가지는 레이저광을 상기 절연막에 조사하여 상기 결정립의 종방향은 <110>이 우선방위가 되도록 결정화하는 단계; 및
    상기 결정립 어레이의 다수의 결정립을 포함하는 영역에서 종방향으로 전류가 흐르도록 소스영역과 드레인 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
KR1020060048616A 2005-09-08 2006-05-30 박막트랜지스터, 반도체장치, 표시장치, 결정화방법, 및박막트랜지스터의 제조방법 KR101216719B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00260490 2005-09-08
JP2005260490 2005-09-08

Publications (2)

Publication Number Publication Date
KR20070029040A true KR20070029040A (ko) 2007-03-13
KR101216719B1 KR101216719B1 (ko) 2012-12-28

Family

ID=37859026

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060048616A KR101216719B1 (ko) 2005-09-08 2006-05-30 박막트랜지스터, 반도체장치, 표시장치, 결정화방법, 및박막트랜지스터의 제조방법

Country Status (4)

Country Link
US (1) US7335910B2 (ko)
KR (1) KR101216719B1 (ko)
CN (1) CN1929151B (ko)
TW (1) TWI389316B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
KR20070094527A (ko) * 2006-03-17 2007-09-20 가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타 결정화방법, 박막트랜지스터의 제조방법, 박막 트랜지스터,표시장치, 반도체장치
JP5175476B2 (ja) * 2007-02-28 2013-04-03 三洋電機株式会社 回路装置の製造方法
TW200950099A (en) * 2008-01-31 2009-12-01 Corning Inc Thin film transistor having long lightly doped drain on SOI substrate and process for making same
WO2009108936A1 (en) * 2008-02-29 2009-09-03 The Trustees Of Columbia University In The City Of New York Lithographic method of making uniform crystalline si films
KR101094285B1 (ko) * 2009-12-04 2011-12-19 삼성모바일디스플레이주식회사 박막트랜지스터 및 이를 포함하는 표시장치
US9650105B2 (en) * 2015-05-27 2017-05-16 Shimano Inc. Bicycle operating device
CN109742154B (zh) * 2019-01-08 2023-10-31 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板及其制作方法和应用

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6582996B1 (en) * 1998-07-13 2003-06-24 Fujitsu Limited Semiconductor thin film forming method
JP2001023899A (ja) * 1999-07-13 2001-01-26 Hitachi Ltd 半導体薄膜とその半導体膜を用いた液晶表示装置及びその製造方法
JP4744700B2 (ja) * 2001-01-29 2011-08-10 株式会社日立製作所 薄膜半導体装置及び薄膜半導体装置を含む画像表示装置
KR100418745B1 (ko) * 2001-06-08 2004-02-19 엘지.필립스 엘시디 주식회사 실리콘 결정화방법
JP4109026B2 (ja) * 2001-07-27 2008-06-25 東芝松下ディスプレイテクノロジー株式会社 アレイ基板を製造する方法およびフォトマスク
TW582062B (en) * 2001-09-14 2004-04-01 Sony Corp Laser irradiation apparatus and method of treating semiconductor thin film
JP2003124230A (ja) * 2001-10-12 2003-04-25 Hitachi Ltd 薄膜トランジスタ装置、その製造方法及びこの装置を用いた画像表示装置
TWI267145B (en) * 2001-11-30 2006-11-21 Semiconductor Energy Lab Manufacturing method for a semiconductor device
JP4190798B2 (ja) * 2002-05-08 2008-12-03 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタ及びその製造方法
JP2003332350A (ja) * 2002-05-17 2003-11-21 Hitachi Ltd 薄膜半導体装置
KR100534577B1 (ko) * 2002-11-05 2005-12-07 삼성에스디아이 주식회사 특성이 우수한 디스플레이 디바이스
KR100496300B1 (ko) * 2003-04-02 2005-06-17 삼성에스디아이 주식회사 박막 트랜지스터를 구비한 평판표시장치
KR100662782B1 (ko) * 2004-04-14 2007-01-02 엘지.필립스 엘시디 주식회사 레이저 마스크 및 이를 이용한 결정화방법

Also Published As

Publication number Publication date
CN1929151A (zh) 2007-03-14
TWI389316B (zh) 2013-03-11
KR101216719B1 (ko) 2012-12-28
US20070063228A1 (en) 2007-03-22
TW200711138A (en) 2007-03-16
US7335910B2 (en) 2008-02-26
CN1929151B (zh) 2010-05-12

Similar Documents

Publication Publication Date Title
KR20070094527A (ko) 결정화방법, 박막트랜지스터의 제조방법, 박막 트랜지스터,표시장치, 반도체장치
KR101216719B1 (ko) 박막트랜지스터, 반도체장치, 표시장치, 결정화방법, 및박막트랜지스터의 제조방법
JP4403599B2 (ja) 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法
US6815269B2 (en) Thin-film transistor and method for manufacturing the same
US20050059223A1 (en) Laser-irradiated thin films having variable thickness
JP4850411B2 (ja) 薄膜トランジスタの製造方法
KR100700681B1 (ko) 반도체박막의 결정화 방법 및 박막 반도체장치의 제조방법
US20020102821A1 (en) Mask pattern design to improve quality uniformity in lateral laser crystallized poly-Si films
JP2007281421A (ja) 半導体薄膜の結晶化方法
US7682950B2 (en) Method of manufacturing laterally crystallized semiconductor layer and method of manufacturing thin film transistor using the same method
CN1716071A (zh) 结晶方法、薄膜晶体管制造方法、薄膜晶体管及显示装置
JP4769491B2 (ja) 結晶化方法、薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置
JP5117000B2 (ja) 薄膜トランジスタ及び半導体装置
JP4013074B2 (ja) 多結晶シリコン薄膜トランジスタの形成方法
JP2005285827A (ja) 半導体薄膜の結晶化方法並びに結晶化装置、薄膜トランジスタ、およびこの薄膜トランジスタを使用した表示装置
JP2006237042A (ja) レーザーアニール装置、これを用いた半導体薄膜の製造方法、および薄膜トランジスター
KR0170467B1 (ko) 비단결정 반도체 장치 및 그 제조 방법
KR100860007B1 (ko) 박막트랜지스터, 박막트랜지스터의 제조방법, 이를 구비한유기전계발광표시장치 및 그의 제조방법
JP2005093884A (ja) 半導体薄膜の結晶化方法、結晶化装置、位相シフタ、薄膜トランジスタおよび表示装置
JP2005285826A (ja) 半導体薄膜の結晶化方法並びに結晶化装置、薄膜トランジスタ、およびこの薄膜トランジスタを使用した表示装置
KR100575235B1 (ko) 레이저 광학계 및 이를 이용한 결정화 방법
JP2008243843A (ja) 結晶化方法、薄膜トランジスタの製造方法、レーザ結晶化用基板、薄膜トランジスタおよび表示装置
JP2007281444A (ja) 結晶化方法、薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、半導体装置
JP2007059695A (ja) 結晶化方法、薄膜トランジスタの製造方法、被結晶化基板、薄膜トランジスタおよび表示装置
JP2005150438A (ja) 半導体デバイスの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151211

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee