CN1929151B - 薄膜晶体管及其结晶制备方法、半导体器件和显示器 - Google Patents

薄膜晶体管及其结晶制备方法、半导体器件和显示器 Download PDF

Info

Publication number
CN1929151B
CN1929151B CN2006100842541A CN200610084254A CN1929151B CN 1929151 B CN1929151 B CN 1929151B CN 2006100842541 A CN2006100842541 A CN 2006100842541A CN 200610084254 A CN200610084254 A CN 200610084254A CN 1929151 B CN1929151 B CN 1929151B
Authority
CN
China
Prior art keywords
crystal
film
crystal grain
substrate
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006100842541A
Other languages
English (en)
Other versions
CN1929151A (zh
Inventor
加藤智也
松村正清
中崎能彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Liguid Crystal Advanced Technology Development Center K K
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Liguid Crystal Advanced Technology Development Center K K filed Critical Liguid Crystal Advanced Technology Development Center K K
Publication of CN1929151A publication Critical patent/CN1929151A/zh
Application granted granted Critical
Publication of CN1929151B publication Critical patent/CN1929151B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Abstract

本发明的目的在于提供一种具有高迁移率并且迁移率或阈电压特性波动很小的薄膜晶体管。厚度小于50nm并且设置在绝缘衬底(1)上的非单晶半导体薄膜(3)用具有反峰构图光强分布的激光照射以在横向单向地生长晶体。因此，在晶体生长方向具有比宽度长的尺寸的带状晶粒(4)，在宽度方向彼此相邻地排列形成晶粒阵列(5)。形成TFT的源区(S)和漏区(D)，使得电流在包括该晶粒阵列(5)的多个晶粒(4)的区域内在所述晶体生长方向流过。

Description

薄膜晶体管及其结晶制备方法、半导体器件和显示器
技术领域
本发明涉及薄膜晶体管、半导体器件、显示器、结晶方法和薄膜晶体管的制备方法。
背景技术
由于薄膜晶体管(本文后面称之为TFT)具有可以在任意物质的表面上形成晶体管的特性，因此可以直接在例如显示器的显示板表面上形成显示器的电路。在初始开发阶段的TFT中，已在沉积于衬底上的非晶硅层中形成沟道区。在现有TFT中，在通过使非晶硅层结晶而形成的多晶硅薄膜中形成沟道区。因此，使载流子迁移率大约增加10倍。
多晶硅薄膜具有粒径为约0.1μm的微单晶不规则分散的结构。在该多晶硅薄膜中形成沟道区的TFT中，由于微单晶因此在沟道区有大量晶粒间界。这些晶粒间界表示阻止电子或空穴在沟道区移动。由于在相邻TFT之间的晶粒间界的数量不同，因此在这些TFT的特性方面产生波动。以这种方式在多晶硅薄膜中形成的TFT具有在各TFT之间的特性产生波动的问题。
本发明人已提出了一种形成大尺寸晶粒的结晶方法，其中为了获得特性与硅晶片上形成的晶体管的特性相同的晶体管的目的，可以在一个单晶粒中形成一个或多个TFT(Surface Science Vol.21，No.5，P278-287[2000])，并且他们已继续进行了将该方法工业化的技术的开发。由于TFT形成于单晶粒中，因此晶体管特性未受到晶粒间界的负面影响，并且与晶粒间界存在于沟道区的传统TFT不同，TFT特性大大提高。
因此，已在为显示板的玻璃衬底上沉积的非晶半导体薄膜或多晶半导体薄膜中形成显示器如液晶显示器的驱动电路。随着IT市场的扩大，处理的信息数字化，处理加速，并且在显示器中也需要高图像质量。为了满足该要求，例如优选形成驱动晶体半导体中每一像素的TFT。这样增加了转换速度(switching speed)，并且也可以获得高图像质量。
而且，除了像素开关电路(switching circuit)之外，显示器包括：将数字视频数据转换成模拟视频信号的数字-模拟转换器；处理数字视频数据的信号处理电路如门阵列；驱动电路如信号线驱动电路或扫描线驱动电路等。需要将这些电路集成到与像素开关电路的相同的显示板衬底上。为了满足该需要，需要开发一种具有较高载流子迁移率的TFT。
发明内容
为了解决上述问题研究了本发明，并且本发明的一个目的是提供一种具有高迁移率并且迁移率和阈电压特性波动很小的薄膜晶体管。本发明的另一目的是提供一种具有上述特性的半导体器件、包括该薄膜晶体管作为构成元件的显示器、实现这些特性的结晶方法和该薄膜晶体管的制备方法。
在本发明中，一种薄膜晶体管包括：
衬底；
直接或间接地设置在所述衬底上的非单晶半导体薄膜(例如，非晶硅或多晶硅薄膜)；
晶粒阵列，它形成于所述非单晶半导体薄膜中并且由在纵向延伸并且在宽度方向彼此相邻排列的带状晶粒构成；和
源区和漏区，它们包括所述晶粒阵列中多个晶粒并且成型使得电流在所述晶粒的纵向流过，
其中所述晶粒是通过在所述非单晶半导体薄膜中产生晶种，然后在纵向由各个所述晶种生长晶体而形成的。
优选地，所述晶粒的晶体生长方向优先在<110>取向。
在所述薄膜晶体管中，设置在所述源区和所述漏区之间并且面对栅绝缘薄膜的沟道区的面的取向在{001}-{112}的范围内。
优选地，所述晶粒具有在4-15μm的范围内的长度和在0.2-0.6μm的范围内的宽度。
优选地，所述非单晶半导体薄膜具有小于50nm的厚度。
优选地，以直角与所述晶体生长方向交叉的所述宽度方向优先以围绕所述晶体生长方向作为轴在<110>-<111>的范围内旋转的方向取向。
本发明的一种半导体器件包括：
衬底；
直接或间接地设置在所述衬底上的非单晶半导体薄膜；和
晶粒阵列，它形成于所述非单晶半导体薄膜中并且由在纵向延伸并且在宽度方向彼此相邻排列的带状晶粒构成；
其中所述晶粒是通过在所述非单晶半导体薄膜中产生晶种，然后在纵向由各个所述晶种生长晶体而形成的，和
所述晶粒的晶体生长方向优先在<110>取向。
在所述半导体器件中，优选所述晶粒具有在4-15μm的范围内的长度和在0.2-0.6μm的范围内的宽度。
优选地，所述非单晶半导体薄膜具有小于50nm的厚度。
优选地，以直角与所述晶体生长方向交叉的宽度方向优先以围绕所述晶体生长方向作为轴在<110>-<111>的范围内旋转的方向取向。
本发明的一种半导体器件包括：
衬底；
直接或间接地设置在所述衬底上的非单晶半导体薄膜；和
晶粒阵列，它形成于所述非单晶半导体薄膜中并且由在纵向延伸并且在宽度方向彼此相邻排列的带状晶粒构成；
其中所述晶粒是通过在所述非单晶半导体薄膜中产生晶种，然后在纵向由各个所述晶种生长晶体而形成的，和
所述晶粒的薄膜平面的法线方向优先在围绕晶体生长方向作为轴在{100}-{112}的范围内旋转的方向取向。
本发明的一种显示器包括：
衬底；
直接或间接地设置在所述衬底上的非单晶半导体薄膜；
晶粒阵列，它形成于所述非单晶半导体薄膜中并且由在纵向延伸并且在宽度方向彼此相邻排列的带状晶粒构成，所述晶粒是通过在所述非单晶半导体薄膜中产生晶种，然后在纵向由各个所述晶种生长晶体而形成的；
具有源区和漏区的薄膜晶体管，所述源区和漏区包括所述晶粒阵列中多个晶粒并且成型使得电流在纵向流过；和
由这些薄膜晶体管构成的像素开关电路。
本发明的一种结晶方法包括：
在衬底上直接或间接地形成非单晶半导体薄膜；
形成光吸收性绝缘薄膜，它在所述非单晶半导体薄膜上吸收一部分激光；和
用具有光强分布的所述激光照射所述绝缘薄膜，其中多个反峰图案连续在所述绝缘薄膜的表面上形成，从而在所述非单晶半导体薄膜中形成晶粒阵列，所述晶粒阵列由在纵向延伸并且在宽度方向彼此相邻排列的带状晶粒构成，所述晶粒经过结晶使得纵向优先在{110}取向。
在所述结晶方法中，优选地，假定在所述反峰构图(inverse-peak-patterned)光强分布中最大强度部分的光强是1，那么最小强度部分的光强在0.5-0.8的范围内。
在本发明中，一种薄膜晶体管的制备方法，包括：
在衬底上直接或间接地形成非单晶半导体薄膜；
形成光吸收性绝缘薄膜，它在所述非单晶半导体薄膜上吸收一部分激光；
用具有光强分布的所述激光照射所述绝缘薄膜，其中多个反峰图案连续在所述绝缘薄膜的表面上形成，从而在所述非单晶半导体薄膜中形成晶粒阵列，所述晶粒阵列由在纵向延伸并且在宽度方向彼此相邻排列的带状晶粒构成，所述晶粒经过结晶使得纵向优先在{110}取向；
形成源区和漏区，使得电流在包括所述晶粒阵列中的多个晶粒的区域在纵向流过。
根据本发明，可以获得具有高迁移率并且迁移率或阈电压特性波动很小的薄膜晶体管。
附图说明
图1是显示本发明的TFT中形成沟道区的结晶区的晶面与TFT的迁移率之间的关系的图；
图2是显示通过本发明的结晶方法形成的晶粒阵列的平面图；
图3是显示沟道区是由图2的晶粒阵列构成的TFT的构造的横截面图；
图4是显示非晶硅层的厚度变化时晶粒在纵向的位置与晶粒的宽度之间的关系的图；
图5是显示非晶硅层的厚度变化时薄膜厚度与晶粒宽度之间的关系的图；
图6是显示非晶硅层的厚度变化时薄膜厚度与在薄膜表面的法线方向的晶体取向之间的关系的图；
图7是显示非晶硅层的厚度变化时薄膜厚度与晶体生长方向的晶体取向之间的关系的图；
图8是显示非晶硅层的厚度变化时薄膜厚度与晶粒宽度方向的晶体取向之间的关系的图；
图9是用于形成图2所示晶粒阵列的结晶设备的构造图；
图10A-10D是显示移相器的构造、透射光的光强分布、和在图9中所示的结晶设备中加工的衬底的构造的典型图；
图11是显示在厚度为30nm的非晶硅层结晶时薄膜面的法线方向、晶体生长方向和宽度方向的晶体取向的图；
图12是显示在厚度为30nm的非晶硅层结晶时薄膜面的法线方向、晶体生长方向和宽度方向的晶体取向的另一实施例的图；
图13A-13D是显示采用本发明方法的底-栅-型TFT制备方法的一系列步骤的横截面图；
图14A-14C是显示采用本发明方法的顶-栅-型TFT制备方法的一系列步骤的横截面图；
图15是显示本发明的显示器的一个实施方式的透视图；
图16是显示在厚度为40nm的非晶硅层结晶时薄膜面的法线方向、晶体生长方向和宽度方向的晶体取向的图；
图17是显示在厚度为50nm的非晶硅层结晶时薄膜面的法线方向、晶体生长方向和宽度方向的晶体取向的图。
发明详述
参照附图描述本发明的优选实施方式。在各图中，相同部件用相同附图标记表示，并省略多余的描述。
已发现TFT在沟道区的迁移率与形成沟道区的晶体的取向表面之间存在图1所示的关系。在图1中，TFT的源区用S表示，漏区用D表示，并且在S和D之间的电流方向用箭头显示。
当用激光照射衬底上的非晶硅层，并且晶体在横向(即，与衬底表面平行的方向)单向生长时，在衬底上形成结晶区。图1的上面部分显示的特性是晶体生长方向是<110>的结晶区中形成的TFT的迁移率特性。当与TFT的栅绝缘薄膜接触的沟道区的表面的晶体取向在{001}-{112}的范围内时，迁移率μEF最高并且在685-500cm2/Vs的范围内。当沟道区的表面的晶体取向是{110}时，迁移率μEF在450-300cm2/Vs的范围内。当沟道区的表面的晶体取向是{111}时，迁移率μEF在300-230cm2/Vs的范围内。
图1的下面部分显示的特性是在晶体生长方向是<100>的结晶区中形成TFT时的迁移率特性。当沟道区的表面的晶体取向是{001}时，迁移率μEF是500cm2/Vs。当沟道区的表面的晶体取向是{010}时，迁移率μEF是346cm2/Vs。
由上面的数据看出，具有最佳迁移率μEF的TFT是在沟道区的表面的晶体取向是{001}-{112}时制得的。
上面的TFT是通过下面的步骤制得的：在衬底上直接或间接地形成非单晶半导体薄膜；用激光照射该非单晶半导体薄膜以产生晶种；然后在横向(即，与衬底表面平行的方向)单向地由各自晶种生长晶体，由此获得由在纵向(即，晶体生长方向)延伸的带状晶粒构成并且在宽度方向彼此相邻排列的晶粒阵列；和在包括多个晶粒阵列的晶粒的区域形成源区和漏区以便电流在晶粒的纵向流过.
参照图2和3更详细地描述TFT。图2是显示通过结晶非晶硅层形成的放大的晶粒阵列的平面图。图3是显示沟道区由图2的晶粒阵列构成的TFT的构造的横截面图。在衬底1(例如，玻璃衬底)上形成衬底绝缘薄膜，例如SiO2层2。在该SiO2层2上形成非单晶半导体薄膜例如非晶硅层。该非晶硅层以50nm或更小的厚度例如30nm的厚度沉积。
如图2所示，通过PMELA法由薄的非晶硅层形成晶粒阵列5。在该晶粒阵列中，延伸的晶粒4在宽度方向彼此相邻地排列。每个晶粒4具有晶体生长方向比宽度方向长的带状形状，并且晶粒具有4-15μm的长度和0.2-0.6μm的宽度。晶粒4的生长方向优先在<110>取向。
在晶粒阵列5中，晶粒4在宽度方向排列。使用该晶粒阵列5形成TFT 6。该TFT 6提供有源区S和漏区D，以便电子和空穴沿晶粒界面7移动。换句话说，形成源区S和漏区D，使得电流(空穴移动方向)在晶体生长方向流动。
如图3所示，形成在源区S和漏区D之间包括多个例如4或5个相邻的晶粒4的沟道区Ch。在沟道区，无论晶粒在纵向的位置如何，晶粒4的宽度基本上恒定。栅绝缘薄膜8，例如表面氧化物薄膜和沟道区Ch的SiO2薄膜的层合薄膜放置在源区S和漏区D之间的沟道区Ch上。
获得令人满意的迁移率特性的条件是面对栅绝缘薄膜8的沟道区的面的取向是在{001}-{112}的范围内。栅电极9放置在栅绝缘薄膜8上。以这种方式构建TFT 6。在图2中，附图标记11代表晶体生长起始点。
接下来，详细描述图2所示的晶粒阵列5。图4和图5显示了晶粒4距离晶体生长起始点11的距离与晶粒4的宽度之间的关系。图4显示相对于具有各自厚度的非晶硅(100-30nm)距离晶体生长起始点11的距离与平均宽度之间的关系。图5显示非晶硅层的厚度与晶体生长终点的平均宽度之间的关系。
图4和图5显示当非晶硅层的厚度减小时，宽度方向的生长饱和的位置接近晶体生长起始点11，TFT 6的沟道区的区域扩大，并且平均宽度减少。换句话说，当显示在宽度方向生长的饱和状态的区域变大时，意味着可以形成在较大结晶区的迁移率或阈电压特性没有任何波动的TFT 6。
当在显示在宽度方向生长的饱和特性的区域内形成TFT 6(图3)时，在沟道区C内移动的电子或空穴与晶粒界面7平行地移动。当电子或空穴与晶粒界面7平行地移动时，TFT的迁移率上升。而且，迁移率特性(μFE)或阈电压特性(Vth)的波动减少。
为了有效地利用该结晶区，需要形成更薄的非晶硅层。宽度减少使得形成一个TFT 6所需的彼此邻近排列的晶粒数增加。类似地，晶粒增加可以降低迁移率特性(μFE)和阈电压特性(Vth)的波动。例如，在非晶硅层具有100μm的厚度的情况下，宽度方向的生长开始饱和的位置距离晶体生长起始点11为3.5μm(图2)。
另一方面，在非晶硅层具有50μm的厚度的情况下，宽度方向的生长开始饱和的位置距离晶体生长起始点11为0.5μm.在非晶硅层具有30μm的厚度的情况下，宽度方向的生长开始饱和的位置距离晶体生长起始点11为0.5μm.当非晶硅层的厚度小于50μm时，以这种方式可以生产在大结晶区迁移率特性(μFE)或阈电压特性(Vth)的波动较小的TFT 6。当晶粒4的长度是4-15μm时，可以生产在宽度为0.2-0.6μm的范围内迁移率特性(μFE)或阈电压特性(Vth)的波动较小的TFT 6。
图6、7和8显示了非晶硅层的厚度与晶体取向之间的关系。这些图显示了与非晶硅层的厚度相关的薄膜面的法线方向的晶体取向、晶体生长方向的晶体取向和宽度方向的晶体取向。这些图显示了通过电子背散射花样(EBSP)分析具有各自厚度的每一非晶硅层的结构的结果的图。各图显示了一个以图式显示该结构的构造和取向的反极性点的图。
从图7看出，在非晶硅层的厚度小于50nm的情况下，纵向即晶体生长方向的取向在<110>优先取向。而且，晶粒的薄膜面的法线方向优先在围绕晶体生长方向作为轴的{100}-{112}的范围内旋转的方向取向。例如，在晶体生长方向优先在<110>取向，并且法线方向在{100}-{112}的范围内取向的情况下，当在该结晶区形成TFT时，可以生产在TFT特性方面迁移率大并且波动较小的TFT。
与晶体生长方向以直角交叉的宽度方向优先在围绕晶体生长方向作为轴的{110}-{111}的范围内旋转的方向取向。这些数据说明可以选择非晶硅层3的厚度以控制晶体取向。
从图4和图5看出，随着非晶硅层3的厚度降低，平均宽度降低，并且构成延伸的晶粒4的阵列，如图2所示。例如，在非晶硅层3的厚度为30-50nm的情况下，晶粒4具有8μm的长度。在非晶硅层3的厚度为100nm的情况下，由于薄膜面方向的热扩散，因此在照射之后即刻的周期性V形光强分布不容易保持。由于该分布随时间的消逝而破坏，因此晶粒4的长度降低。这里，周期性V形光强分布是通过后面所述的PMELA法以在非单晶半导体薄膜中形成大粒径结晶区的能量线的光强分布。
而且，从图6、7和8看出，随着非晶硅层3的厚度降低，取向开始出现。当厚度为30nm时，纵向即晶体生长方向优先在<110>取向，与晶体生长方向以直角交叉的宽度方向优先在围绕晶体生长方向作为轴的{110}-{111}的范围内旋转的方向取向，并且薄膜面的法线方向优先在围绕晶体生长方向作为轴的{100}-{112}的范围内旋转的方向取向。这是由于通过PMELA法薄膜经过结晶过程。
在例如薄膜面的法线方向、晶体生长方向和宽度方向的方向描述晶体生长。如上所述，具有生长潜力的晶核在非晶硅层3与衬底的SiO2层2之间的界面和光强度最小化的线上密集地产生。由于伴随厚度降低而在非晶硅层3与SiO2层2之间的界面的能量的影响的增加以及对厚度小于50nm的非晶硅层3的厚度方向的晶体生长的限制，因此非晶硅层3的薄膜面的法线方向容易在非晶硅层3与SiO2层2之间的界面的能量为最小的{100}取向。
对于宽度方向，彼此相邻密集地产生并且具有生长潜力的晶核在横向同时生长。这些晶体在宽度方向生长，但是该生长受到相邻生长的晶体的限制，并且产生压缩应力。因此，宽度方向容易在为最致密面的{111}取向。横向晶体生长方向是非常快地骤冷和固化系统的温度梯度的方向，并且这些晶体容易在为具有高速的生长末端的{100}和{110}取向。
这里，考虑到几何条件，晶体不同时在法线方向的{100}和宽度方向的{111}取向.它们彼此不以直角交叉.类似地，生长的横向不能是<100>.在界面能的影响大的情况下发生的晶体取向的实例包括法线方向的取向是{100}的晶体取向、生长方向的取向是<110>的晶体取向和宽度方向的取向是<110>的晶体取向.在宽度方向的压缩应力的影响大的情况下发生的晶体取向的实例包括法线方向的取向是{112}的晶体取向、晶体生长方向的取向是<110>的晶体取向和宽度方向的取向是<111>的晶体取向.
接下来，参照图9描述形成晶粒阵列5的设备(结晶设备)。图9显示通过使用PMELA法形成在宽度方向排列图2所示的延伸的晶粒4的晶粒阵列5的一个设备的实例。在该实例中，设备是使用激光作为能量线的激光退火设备。
激光退火设备40包括投影式光学系统33。在该光学系统33中，沿激光轴24依次排列XeCl激基激光振荡器21、光束均匀器22、第一聚光透镜23、第二聚光透镜26、掩模27、移相器36和焦阑缩小透镜28。放置待处理的衬底32的XYZθ平板29放置在焦阑缩小透镜28的成像位置。XYZθ平板29包含加热器30以便在结晶期间根据需要可以对加工的衬底32加热。激光退火设备40以这种方式构造。
移相器36位于掩模27和缩小透镜28之间。移相器36调节入射激光的相，并在激光截面产生在中间位置具有最小光强的反峰构图的光强分布，如图10D所示。移相器36是包括提供有阶梯式部分的半透明衬底的光学设备，并且入射光经该阶梯式部分衍射以调节相。
移相器36是石英衬底51的表面经过蚀刻由此形成由具有周期性不同的尺寸(面积)的阶梯式点部分(凹槽52)构成的重复图案的掩模，如图10A和10B图示。阶梯式点部分是通过蚀刻形成的凹槽52形成的。在该实例的移相器36中，如图10A所示，排列有以在衬底上的转换值计其尺寸(面积)间隔为16μm的周期性不同的阶梯式点部分。该阶梯式部分加工成例如154nm的尺寸以获得90°的相差。
图10A是移相器36的平面图。为了显示调节区的状态，放大显示该移相器的一个单元。图10B是图10A的一个横截面图。图10C是待处理的衬底32的横截面图。图10D是显示在激光截面的光强分布的光强受到图10A的移相器36的调节的波形图。该波形图与图10A有关。透镜28(图9)是将通过移相器36形成的图像投影在待处理的衬底32的表面上的光学系统。
XYZθ平板29经过构造使得该平板的位置可以在X、Y和Z轴向的每一方向并围绕Z-轴可旋转地调节。XYZθ平板29可以在每次发出脉冲激光时通过预先存储的程序以逐步的方式自动地将加工的衬底32移动到下一个照射位置。
接下来，参照图9描述一个使用激光退火设备40的结晶方法的实例。在位于XYZθ平板29上的待处理的衬底32的衬底1(例如，玻璃衬底)上依次层合衬底绝缘薄膜2、非晶半导体层(例如，具有50nm和更小例如30nm的厚度的非晶硅层3)和光吸收性的盖薄膜37。
光吸收性的盖薄膜37例如是SiOx薄膜，并且“x”是小于2的值。值“x”优选在1.4-1.9的范围内，更优选在1.4-1.8的范围内。SiOx薄膜是Si和O的组成比不同的氧化硅薄膜。
用于显示器的衬底1是半透明绝缘衬底例如玻璃衬底或塑料衬底。衬底绝缘薄膜2具有防止杂质从衬底1扩散的功能，并且具有防止在结晶过程衬底1受热的功能。非晶硅层3通过热处理转变成由大晶粒构成的阵列以形成功能元件如薄膜晶体管。
光吸收性的盖薄膜37是对生长大晶粒具有绝缘效果的绝缘层。光吸收性的盖薄膜37吸收激光产生热量，并贮存由非晶硅层3吸收激光获得的热量。在本实施例中，在具有50nm或更小的厚度的非晶硅层的结晶期间要求光吸收性的盖薄膜37用于增加非晶硅层3的长度。以这种方式形成待处理的衬底32。
接下来，将待处理的衬底32放置在XYZθ平板29上的预定位置。XeCl激基激光振荡器21(图9)发出能量足够熔融待处理的衬底32的非晶硅层3的照射区的脉冲激光。该激光例如在待处理的衬底32上具有300-700mJ/cm2的能量。单位发射的脉冲持续时间例如是30纳秒。在激光25以波长为308nm的延长束从XeCl激基激光振荡器21发出之后，该光首先被由两组(分别是X-和Y-方向)小透镜构成的光束均匀器22分成发散光束。光束均匀器22用于在得自激光振荡器21的激光的截面使光强均匀化。
第一聚光透镜23将从光束均匀器22分光束的每一中心光束的激光会聚。第一聚光透镜23与第二聚光透镜26共轭地放置。掩模27放置在第二聚光透镜26的发射光路中。该掩模27拦截无效激光。即，将分光束的每一中心光束通过聚光透镜23(凸透镜#1)会聚到掩模27的中心。由于每一激光束是略为发散型，因此将掩模27的整个表面照亮。
掩模27上的所有点都用从分开的微发射区发出的所有光束群照射。因此，即使在激光发射面上在光强方面存在面内波动，掩模27的光强也变均匀。通过掩模27的每一区域的光束群的中心光束，即通过光束均匀器22中心的透镜对的发散光束群通过第二聚光透镜26(凸透镜#2)在掩模27附近转变成平行光束。激光以平行光束经移相器36通过焦阑缩小透镜28，并且垂直进入位于XYZθ平板29上的衬底1。
移相器36调节入射激光25的相，并发出具有反峰构图的光强分布的透射光。缩小透镜28是用于将从1/1缩小至1/20例如1/5的透镜，并且与待处理的衬底32的表面共轭地放置。缩小透镜28在待处理的衬底32的光吸收性的盖薄膜37的表面上形成具有反峰构图的光强分布的透射光的图像。
光吸收性的盖薄膜37吸收一部分入射激光，并且大多数的剩余光被非晶硅层3吸收。结果，非晶硅层3的光接收区吸收具有图10D中所示的光强分布的激光，并该区域将熔化。该熔融层加热非晶硅层3上的盖薄膜37。
在用脉冲激光照射结束之后，熔融区的温度开始降低。此时，由于光吸收性的盖薄膜37处于高温状态，因此熔融区的温度慢慢降低。非晶硅层3的最小强度部分B逐渐通过图10D所示的反峰构图的光强分布中的固化点。随着该固化点在横向移动，晶体生长。
首先通过固化点的最小部分B是结晶起始点11。在最小强度部分B和最大强度部分U之间的光强度决定晶粒4的长度。在反峰构图的光强分布中在最大强度部分U的光强度是1的情况下，当最小强度部分B的光强度在0.5-0.8的范围内选择时，可以获得具有最佳长度的晶粒阵列。当最小强度部分B具有0.5或更小的光强度时，在照射区形成晶体在横向没有生长的非结晶区或微晶区。当最小强度部分B具有0.8或更大的光强度时，光强度的上升梯度受到调节，并且不能形成长晶体。
这种结晶方法是通过根据来自激光振荡器21的脉冲激光的发射计时每隔预定距离逐步移动XYZθ平板29来移动照射区进行的.该退火过程以预定步骤重复，由此使非晶硅层3在衬底1上接连地结晶.根据该结晶方法，可以在用于LCD的具有边长例如大于1m的大面积的衬底1上使非晶硅层3结晶.为了移动照射区，可以将激光和平板29相对地移动.
已发现在使用上面方法使厚度小于50nm的非晶硅层3结晶的情况下可以控制晶体取向。
而且，通过掩模27的相同位置的光束群聚焦在衬底表面的一个点。即，用均匀光强度在衬底表面上形成掩模27的缩小图像。照射衬底表面的随机点的光束群由包括中心光束的分光束构成。在某一光束和中心光束之间形成的角度是由光束均匀器22的几何形状决定的角度，即通过将掩模中光束与中心光束之间形成的角度乘以焦阑透镜28的放大倍数获得的值。
在通过投影方法激光退火过程中，移相器36的构图时间乘以缩小透镜28的放大倍数获得的值优选在8-30μm的范围内。当该值过大时，晶粒在横向的生长中途停止，并且照射区的整个表面不能用晶粒覆盖。如果该值过小，那么长成的晶颗在横向的长度缩短，并且这不利于粒径的扩大。
在该投影法中，通过XYZθ平板29相对容易地逐渐移动衬底，并且该方法作为大规模生产的方法是有效的。在激光退火期间退火薄膜的结构需要是在上层形成光吸收性的SiOx薄膜并在下层形成绝缘薄膜的结构。因此，当非晶硅层3吸收激光并熔融时，在非晶硅层3中保持热，并且衬底1的温度因从非晶硅层3热扩散而不会快速升高。
接下来，描述使用图9的激光退火设备40(结晶设备40)使待处理的衬底32的非晶硅层3结晶的方法的一个实例。
具体实施方式
(实施方式1)
作为结晶条件，图10C所示的待处理的衬底32以下面的层合结构构成。在入射光侧的最上层的盖薄膜37是SiOx(厚320nm)/SiO2(厚30nm)的层合薄膜。非单晶半导体薄膜是非晶硅层3(a-Si层)。衬底绝缘薄膜是SiO2薄膜(厚1000nm)2。衬底1是玻璃衬底。非晶硅层3的厚度在30、40、50和100nm的四个水平变化，并且制备待处理的衬底32。
应注意的是，制备包括厚度为100nm的非晶硅层3的待处理的衬底32作为参照实例。盖薄膜37的层合薄膜由具有光吸收性特性的SiOx薄膜(厚320nm)和具有透射特性的SiO2薄膜构成。SiOx薄膜是Si和O的组成与二氧化硅薄膜的Si和O的组成不同的氧化硅薄膜，并且衰变系数k是0.02。SiOx薄膜是“x”小于2.0的氧化硅薄膜。理想地，光示缝隙(optical gap)可以从Si(至1.1eVv：x＝0)到SiO2(至9eV：x＝2)。用于结晶的激光例如激基激光的波长可以控制使得吸收系数在0-105cm-1的范围内变化。特别是在“x”在1.4≤x≤1.9的范围内的情况下，确认令人满意的晶体生长。SiOx薄膜的光吸收性系数α约为7000cm-1。
图9的激光退火设备40具有在待处理的衬底32的入射面上形成放置在掩模27附近的移相器36的图像的光学系统。即，激光退火设备40是将移相器36投影到待处理的衬底32的表面上的光学系统，并且它们具有共轭关系。应注意的是移相器36的图案在待处理的衬底32上经具有1/5倍的放大倍数的成像光学系统的焦阑缩小透镜而缩小至1/5。
如图10A所示，具有不同面积的点构图的阶梯式部分(高阶梯52、低阶梯51)排列于移相器36的表面上.待处理的衬底32用激光25经具有图10A所示的图案的移相器36照射.激光25的相经移相器36调节，并且形成反峰图案(V形)重复的光强分布，如图10D所示.在图10D中，将一个反峰图案放大并显示.
移相器36形成使得V形光强分布的周期是16μm。移相器36的相差例如是90°。移相器36是指调节激光的相的空间强度调节光学元件。在非晶硅层(a-Si层)的厚度分别是30nm、40nm、50nm和100nm的情况下，根据激光的辐射能发射用于结晶非晶硅层(a-Si层)3的激光的能量密度分别是500mJ/cm2、500mJ/cm2、500mJ/cm2和600mJ/cm2。
激光源21是波长例如为308nm的XeCl激基激光，并且单位发射的脉冲持续时间是30纳秒。能量密度是显示用于结晶的激光的能量密度的量度。能量密度是指单位面积的脉冲的一个发射的能量，并且特别是指在光源或照射区(辐射场)测定的激光的平均光强。
在图6-8中显示了以这种方式结晶的晶粒的晶体取向。图6显示为在厚度分别为30nm、40nm、50nm和100nm的非晶硅层(a-Si层)3用激光照射并结晶时在晶粒的薄膜面的法线方向的晶体取向。显示在薄膜的厚度为30nm时在法线方向的晶体取向在{100}面的附近强烈地取向(黑色部分)。
显示在厚度为40nm时晶体方向在{111}面的附近强烈地取向(黑色部分)。显示在厚度为50nm时晶体方向在{100}面以及{100}面的附近弱地取向(阴影线部分)。显示在厚度为100nm时晶体方向在{100}面和{110}面之间以及在{110}面和{111}面之间弱地取向(阴影线部分)。
图7显示了在厚度分别为30nm、40nm、50nm和100nm的非晶硅层(a-Si层)3用激光照射并结晶时晶体生长方向的晶体取向。显示在薄膜的厚度为30nm时晶体生长方向在{110}面的附近强烈地取向(黑色部分)。显示在厚度为40nm时晶体生长方向在{110}面的附近类似地强烈取向(黑色部分)。显示在厚度为50nm时晶体生长方向在{100}面的附近类似地强烈取向(黑色部分)。显示在厚度为100nm时晶体生长方向在{100}面和{110}面之间弱地取向(阴影线部分)。
图8显示了在厚度分别为30nm、40nm、50nm和100nm的非晶硅层3用激光照射并结晶时宽度晶体生长方向的晶体取向。显示在薄膜的厚度为30nm时该宽度方向在{111}面的附近强烈地取向(黑色部分)。
类似地显示在厚度为40nm时晶体生长方向在{111}面的附近弱地取向(阴影线部分)。显示在厚度为50nm时晶体生长方向在{111}面和{110}面的附近类似地弱取向(阴影线部分)。显示在厚度为100nm时晶体生长方向在{111}面的附近弱地取向(阴影线部分)。
图11显示了图6-8中在厚度为30nm的非晶硅层(a-Si层)3用激光照射并结晶时晶粒的薄膜面的法线方向、晶体生长方向和宽度方向的晶体取向的列举。
从这些结果看出，薄膜面的法线方向围绕晶体生长方向作为轴在{100}-{112}的范围内旋转的方向优先取向。晶体生长方向在<110>优先取向。以直角与晶体生长方向交叉的宽度方向围绕晶体生长方向作为轴在<110>-<111>的范围内旋转的方向优先取向。如上所述，可以改变非晶硅层3的厚度由此控制晶体取向。
(实施方式2)
以与实施方式1相同的方式，结晶设备是投影式光学系统.移相器36的图案的周期以在衬底上的转换值计例如是16μm，并且阶梯式部分设备t例如是154nm.相差例如是90°.在此时形成的周期性V形光强分布中，强度的最大值为相对值1，并且最小值为相对值0.5.
作为结晶条件，以与实施方式1相同的方式，待处理的衬底32具有以下薄膜结构。盖薄膜37具有SiOx(厚320nm)/SiO2(厚30nm)的层合结构。非晶硅层是a-Si层(30nm)。衬底绝缘薄膜是SiO2薄膜(1000nm)。衬底1是玻璃衬底。激光的辐射能量密度例如是500mJ/cm2。该激光的激光源21是波长例如为308nm的XeCl激基激光，并且以与实施方式1相同的方式单位发射的脉冲持续时间是30纳秒。
图12显示了在上面条件下使薄膜结晶时晶粒的薄膜面的法线方向、晶体生长方向和宽度方向的晶体取向的列举。图12是显示通过本实施方式的结晶方法获得的结构的取向特性的反极性点的图。
通过本结晶方法获得的晶粒阵列是由图2所示的延伸的带状晶粒构成的阵列，并且晶粒长8μm并且平均宽度为0.2μm。纵向，即晶体生长方向在<110>优先取向。以直角与晶体生长方向交叉的宽度方向围绕晶体生长方向作为轴在<110>-<111>的范围内旋转的方向优先取向。薄膜面的法线方向围绕晶体生长方向作为轴在{100}-{112}的范围内旋转的方向优先取向。
(实施方式3)
在本实施方式中，使用图9的投影式光学系统，并且以与实施方式1相同的方式使用由具有图10A所示周期性不同尺寸的点图案构成的移相器36。移相器36的图案的周期以在衬底上的转换值计例如是16μm，并且阶梯式部分设备t例如是103nm。移相器36的相差例如是60°。在此时形成的周期性V形光强分布中，强度的最大值为相对值1，并且最小值为相对值0.66。
作为结晶条件，待处理的衬底32具有以下薄膜结构。盖薄膜37具有SiOx(320nm)的光吸收性薄膜和SiO2(30nm)的透光且蓄热的薄膜的层合结构。非晶硅层3是a-Si层(30nm)。衬底绝缘薄膜是SiO2薄膜(1000nm)。衬底1是玻璃衬底。发射的激光的辐射能量密度例如是500mJ/cm2。激光源21是波长例如为308nm的XeCl激基激光，并且以与实施方式2相同的方式单位发射的脉冲持续时间是30纳秒。
图12是通过本实施方式的结晶方法获得的结构的取向特性的反极性点的图。通过本结晶方法获得的晶粒阵列是由图6所示的延伸的带状晶粒构成的阵列，并且晶粒长8μm并且平均宽度为0.2μm。
(实施方式4)
接下来，参照图13描述在如上所述形成的结晶区中形成TFT的方法的一个实例。应注意的是，本文描述了形成N-沟道型TFT的一个实施例，但是该方法并不仅限于N-沟道型TFT。以基本上相似的方法可以形成P-沟道型TFT，只是简单地改变杂质的类型(掺杂物的类型)。这里，将描述具有底栅(bottom gate)结构的TFT的制备方法。
如图13A所示，在衬底1例如由玻璃制成的绝缘衬底上，形成厚度为100-300nm的Al、Ta、Mo、W、Cr和Cu中至少一种作为栅电极的材料的薄膜或者合金薄膜。该金属薄膜经构图，并加工成底型栅电极61。
接着，如图13B所示，在栅电极61和暴露的绝缘衬底上沉积栅绝缘薄膜62、63.栅绝缘薄膜62、63具有例如氮化物薄膜(SiNx)和氧化物薄膜(SiO2)的双层结构。栅绝缘薄膜62的栅极氮化物薄膜例如可以使用SiH4气体和NH3气体的混合物作为原料气体通过等离子体CVD法(PE-CVD法)沉积。应注意的是，该栅极氮化物薄膜可以使用常压CVD或减压CVD代替等离子体CVD进行沉积。
氮化物薄膜具有例如50nm的厚度。作为栅绝缘薄膜63的氧化物薄膜以例如约200nm的厚度沉积在氮化物薄膜上。在该氧化物薄膜上连续沉积非单晶薄膜例如非晶硅层3，使厚度为50nm或更小，例如为30nm。而且，在非晶硅层3上依次沉积例如由SiO2/SiOx制成的盖薄膜37，其厚度例如分别为30nm和320nm。在不破坏沉积室的真空系统的情况下(例如，没有暴露于大气下)，将栅绝缘薄膜62、63、非晶硅层3和具有双层结构的盖薄膜37连续沉积。
在使用等离子体CVD法进行上面沉积方法的情况下，当在550℃的温度、氮气环境下加热约2小时时，将非晶硅层3中包含的氢从非晶硅层3排出。以这种方式制造待结晶的衬底32。
接下来，在待结晶的衬底32中进行厚度为50nm的薄的非晶硅层3的结晶过程。该结晶过程例如可以使用图9的激光退火设备40进行。例如，盖薄膜37用激光25照射，并且非晶硅层3的照射区通过例如上面第一到第三实施方式中所述的方法结晶。
作为激光25，可以使用激基光束。在将待用激光25照射的区域调整并聚焦之后，用激光25照射该区域，并将移相器36的周期性图案转移到该照射区。而且，在移动该照射区以使该区域不与其它区域重叠时，重复用激光25照射，并将预定区域的照射区结晶。以这种方式，将非晶硅层3的预定区域结晶，并形成多晶半导体薄膜65。
接下来，通过例如蚀刻的方法将表面上的盖绝缘薄膜37剥离，并将已形成结晶区的非晶硅层3的表面曝光。以这种方式，对于由厚度为50nm或更小的薄的非晶硅层3结晶的区域的表面，如图6-8所示，晶体生长方向在<110>优先取向形成在晶体生长方向比宽度方向长的晶粒阵列，如图2所示。
如图13C所示，为了将TFT的阈电压Vth控制到所需值的目的而进行离子注入。在本实施例中，将硼B+离子注入使得剂量在约5×1011-4×1012/cm2的范围内。在该Vth离子注入中，使用在10keV下加速的离子束。
接着，将SiO2以例如约100nm-300nm的厚度沉积在用前面的方法例如通过等离子体CVD法结晶的多晶半导体薄膜65上。在本实例中，将硅烷气体SiH4和氧气等离子体分解由此沉积SiO2。而且，以这种方式沉积的SiO2构图成预定形状，从而形成塞薄膜66。
在这种情况下，使用背面曝光技术将塞薄膜66构图以与栅电极61匹配。将位于塞薄膜66正下方的一部分多晶半导体薄膜65保护为沟道区Ch。如上所述，预先通过离子注入将B+离子以相对少剂量注入以获得高阈电压Vth。
接下来，使用塞薄膜66作为掩模通过离子掺杂将杂质(例如，P+离子)注入半导体薄膜65中，并形成LDD区。此时，该剂量例如是5×1012-1×1013/cm2，并且加速电压例如是10keV。
而且，将光刻胶构图涂布到塞薄膜66和该薄膜的相对面上的LDD区上。接下来，使用掩模以高浓度注入杂质(例如，P+离子)，并且形成源区S和漏区D.在注入杂质期间，例如可以使用离子掺杂(离子淋浴).在这种情况下，在不进行质量分离的情况下通过加速电场注入杂质.在本实施例中，以约1×1015/cm2的剂量注入杂质，并且形成源区S和漏区D。离子注入的加速电压例如是10keV。
应注意的是，尽管未显示，但是在形成P-沟道型TFT的情况下，在用光刻胶涂布N-沟道区TFT区之后，可以使用B+离子代替P+离子作为杂质以约1×1015/cm2的剂量进行离子掺杂。应注意的是这里可以使用质量分离型离子注入设备注入杂质。
之后，通过快速热退火(RTA)104将注入到多晶半导体薄膜65内的杂质激活。视情况而定，可以使用激基激光进行附能激光退火(energizedlaser annealing)(ELA)。之后，将半导体薄膜65和塞薄膜66的不需要的部分同时构图以将TFT的每个元件区分离。
最后，如图13D所示，将SiO2沉积为约100-200nm的厚度而形成夹层绝缘薄膜67。在形成夹层绝缘薄膜67之后，通过等离子体CVD法将SiNx沉积为约200-400nm的厚度而形成钝化薄膜68。在该阶段，在氮气和形成气体和真空下于约350-400℃下热处理1小时，以将夹层绝缘薄膜67中包含的氢原子扩散到半导体薄膜65中。
之后，将用于形成源S电极的接触孔打开，并通过溅射将Mo、Al等的电极材料层沉积为100-200nm的厚度。接下来，电极材料层构图成预定形状以起丝状电极(wiring electrode)69的作用。而且，在以约1μm的厚度形成由丙烯酸类树脂等制得的压平层(flatteninglayer)70之后，将用于漏D电极的接触孔打开。通过溅射在压平层70上沉积由ITO等制得的透明导电薄膜之后，将该薄膜构图成预定形状以形成像素电极(pixel electrode)71。以这种方式制得TFT 112。
(实施方式5)
接下来，参照图14-14C描述将本发明的方法用于具有顶栅(topgate)结构的TFT的制备的过程。首先，如图14A所示，将衬底薄膜81、82作为两个缓冲层通过等离子体CVD法连续沉积在绝缘衬底1上。
第一层衬底薄膜81由SiNx(x＜2)薄膜构成，并且该薄膜的厚度是100-500nm。第二层衬底薄膜82由SiN2薄膜构成，并且该薄膜的厚度类似地是100-500nm。将由非晶硅制成的非单晶半导体薄膜4通过等离子体CVD法或LPCVD法以50nm或更小(例如，30nm)的厚度沉积在由该SiO2薄膜构成的衬底薄膜82上。
而且，将由SiO2/SiOx制成的盖薄膜37在非单晶半导体薄膜3上依次分别沉积为30nm和320nm的厚度。在使用等离子体CVD法沉积由非晶硅制成的非单晶半导体薄膜3的情况下，在氮气环境、400-450℃的温度下进行退火约1小时以使薄膜中的氢解吸。
接下来，例如通过上面实施方式1-3中所述的结晶方法将该薄的非晶半导体薄膜3结晶。调节待用激光25照射的区域之后，将激光25聚焦到该待照射的区域上，以便可以将移相器36的周期性图案转移到照射区，并且用激光25照射该区域。而且，在移动该照射区以使该区域不与其它区域重叠时，重复用激光25照射，并将该薄的非晶半导体薄膜3的预定区域结晶。
接下来，通过蚀刻将盖薄膜37剥离。这里，如果需要的话，为了高阈电压Vth预先以与上面实施方式相同的方式进行离子注入。特别是，将B+离子注入到薄的半导体薄膜3中，使剂量在约5×1011-4×1012/cm2的范围内。在这种情况下，加速电压约为10keV。
接下来，如图14B所示，将结晶的硅半导体薄膜85构图成岛状.在该薄膜上，通过等离子体CVD法、常压CVD法、减压CVD法、ECR-CVD法、溅射法等以100-400nm的厚度沉积SiO2，并形成栅绝缘薄膜83。在本实施例中，栅绝缘薄膜83具有100nm的厚度。
接下来，将Al、Ti、Mo、W、Ta、掺杂多晶硅或它们的合金，以200-800nm的厚度沉积在栅绝缘薄膜83上。将该薄膜构图成预定形状，并形成栅电极88。
接下来，通过离子注入法使用质量分离将P+离子注入到结晶的半导体薄膜85中，并形成LDD区。使用栅电极88作为掩模将这些离子注入到衬底1的整个表面，剂量是6×1012-5×1013/cm2。加速电压例如是90keV。应注意的是，位于栅电极88正下方的沟道区Ch得到保护，并且预先通过Vth离子注入注入的B+离子原样保留。
在将这些离子注入到LDD区之后，形成抗蚀剂图案以涂布栅电极88及其外围。使用抗蚀剂图案作为掩模通过质量未分离型离子淋浴掺杂法以高密度将P+离子注入到结晶的半导体薄膜85中，并形成源区S和漏区D。在这种情况下，剂量例如是约1×1015/cm2。加速电压例如是90keV。在掺杂气体中，使用用氢稀释的20％PH3气体。
为了形成CMOS电路，在形成用于P-沟道TFT的抗蚀剂图案之后，使用5-20％的B2H6/H2气体作为掺杂气体注入离子。剂量是约1×1015-3×1015/cm2，并且加速电压例如是90keV。应注意的是，可以使用质量分离型离子注入设备形成源区S和漏区D。
接下来，将注入到结晶的半导体薄膜85内的掺杂物激活。该激活可以使用RTA 104通过使用紫外灯以与实施方式4相同的方式进行。
最后，如图14C所示，沉积由PSG灯制成的夹层绝缘薄膜90以涂布栅电极89。在沉积夹层绝缘薄膜90之后，通过等离子体CVD法将SiNx沉积为约200-400nm的厚度以形成钝化薄膜91。
在该阶段，在氮气、350℃下进行退火1小时以将夹层绝缘薄膜91中包含的氢原子扩散到半导体薄膜85中。之后，制成接触孔。而且，通过溅射在钝化薄膜91上沉积Al-Si之后，将该层构图成预定形状以起丝状电极92的作用。
而且，在以约1μm的厚度形成由丙烯酸类树脂等制得的压平层93之后，在该层中制造接触孔。通过溅射在压平层93上沉积由ITO等制得的透明导电薄膜之后，将该薄膜构图成预定形状以形成像素电极94。
甚至在图14A-14C所示的TFT中，通过参照图13A-13D中所示的TFT所述类似的方法将非单晶半导体薄膜3结晶。然而，实施方式6中具有顶栅结构的TFT与实施方式5中具有底栅结构的TFT的区别在于前者在形成栅电极89的图案之前进行结晶。因此，就由玻璃等制成的绝缘衬底的收缩而言，允许大于具有底栅结构的半导体设备的收缩。因此，可以使用具有较大输出功率的激光照射设备进行结晶。以这种方式制得TFT 113。
(实施方式6)
接下来，参照图15描述使用实施方式5或6的TFT的有源矩阵型显示器的一个实例。
显示板100具有包括一对绝缘衬底101、102的平板结构以及保持在这两个衬底之间的电光材料103。液晶材料广泛地用作电光材料103。将像素矩阵区104和驱动电路部分集成并形成于下面的绝缘衬底101上。驱动电路部分分成垂直驱动电路105和水平驱动电路106。
而且，在绝缘衬底101的周围部分的上端形成用于外部连接的末端部分107.末端部分107与垂直驱动电路105和水平驱动电路106经金属线108相连.在像素矩阵区104形成行栅极金属线109和列信号金属线110.在金属线109和110之间的相交部分形成像素电极111或驱动该电极的TFT 112(或113)。
TFT 112(或113)的栅电极61、89与相应的栅极金属线109相连，漏区D与相应的像素电极111相连，并且源区S与相应的信号金属线110相连。栅极金属线109与垂直驱动电路105相连，并且信号金属线110与水平驱动电路106相连。
在本发明的实施方式中制备用于转换和驱动像素电极111的TFT112(或113)、以及垂直驱动电路105和水平驱动电路106中所含的TFT。因此，这些TFT具有比传统实例的高的迁移率。因此，不仅驱动电路而且更高性能的处理电路都可以集成并形成。
(实施方式7)
使用图9中所示的激光退火设备40用尺寸与上述每一实施方式中的不同的移相器36(图10A，B)进行结晶。移相器36的细节如下：以衬底上的转换值计图案周期是16μm；阶梯式部分深度t是103nm；并且相差是60°。在通过该移相器36获得的激光的光强分布(图10D)中，强度的最大值为相对值1，并且最小值为相对值0.66。
用于本实施方式的待处理的衬底32具有以下薄膜结构。盖薄膜具有SiOx(320nm)和SiO2(30nm)的层合结构。非晶硅层由a-Si(40nm)制成。下面的绝缘薄膜由SiO2(1100nm)制成。衬底是玻璃衬底。激光的辐射能量密度是500mJ/cm2。该激光是波长为308nm的XeCl激基激光，并且单位发射的脉冲持续时间是30纳秒。
图16显示了通过用激光照射待处理的衬底32而结晶的a-Si(40nm)的结构。图16是显示结晶结构的取向特性的反极性点的图。如图2所示，该结构是延伸的带状晶粒4的阵列，其中晶粒长8μm并且平均宽度为0.4μm。从图16看出，纵向即晶体生长方向在<110>优先取向，在厚度为30nm的层中其它取向的波动大于<110>。
如图16(a)所示，薄膜面的法线方向在{111}取向，并且围绕{100}也弱地取向。这与非晶硅层具有30nm的厚度的情形不同。这种取向据推测是在结晶结束之后即刻在{100}-{112}的范围内的取向围绕作为轴的晶体生长方向<110>经受双晶变形的情形下产生的。这是由于平均宽度大于在厚度为30nm的层中的平均宽度，并且容易产生双晶变形。
如图16(b)所示，晶体生长方向在<110>强烈并且优先取向。在使用本实施方式的结晶的硅薄膜制备TFT的情况下，放置晶体管以便晶体生长方向与电流流动的方向一致。在这种情况下，电流的方向基本上在<110>取向，但是薄膜面的法线方向的晶体取向在{100}-{111}的范围内波动。因此，需要扩大沟道宽度以减少晶体取向波动的影响。该结晶的Si薄膜的结构比具有30nm的厚度的薄膜的结构差。
如图16(c)所示，晶粒4的宽度方向弱且优先地在<111>取向。
(实施方式8)
使用图9中所示的激光退火设备40用具有与实施方式7相同尺寸的移相器36(图10A，B)进行结晶。因此，已通过该移相器36调节相的激光的光强分布也与实施方式7的光强分布相同。即，假定光强的最大值U为相对值1，那么最小值B为相对值0.66。
待处理的衬底32与实施方式7的待处理的衬底32的区别仅在于非晶硅层3的厚度。即，本待处理的衬底32具有以下薄膜结构。盖薄膜具有SiOx(320nm)和SiO2(30nm)的层合结构。非晶硅层由a-Si(50nm)制成。下面的绝缘薄膜由SiO2(1100nm)制成。衬底是玻璃衬底。激光具有与实施方式7相同的条件。
图17显示了通过结晶包括具有50nm的厚度的非晶硅层3的待处理的相应衬底32而获得的结晶区的结构。图17是显示该结构的取向特性的反极性点的图。该结构是延伸的晶粒4的阵列，其中晶粒长8μm并且平均宽度为0.5μm。纵向即晶体生长方向在<100>优先取向，并且这与薄膜具有30nm或40nm的厚度的情形相差很大。薄膜面的法线方向(图17(a))和与晶体生长方向以直角交叉的宽度方向(图17(c))弱地取向，并且这些方向有波动。
在使用本实施方式的结晶的硅薄膜制备TFT的情况下，放置晶体管以便晶体生长方向与电流的方向一致。在这种情况下，电流的方向基本上在<100>取向，但是薄膜面的法线方向的晶体取向有波动。因此，需要扩大沟道宽度以减少晶体取向波动的影响。该结晶的Si薄膜的结构比具有30nm的厚度的薄膜的结构差。
如上所述，根据本实施方式，可以获得具有高迁移率并且在迁移率或阈电压特性方面波动较小的TFT。

Claims (15)

1.一种薄膜晶体管，特征在于包括：
衬底(1)；
直接或间接地设置在衬底(1)上的非单晶半导体薄膜(3)；
晶粒阵列(5)，它形成于非单晶半导体薄膜(3)中并且由带状晶粒(4)构成，每个晶粒为带状，并沿与所述衬底(1)平行的相同的纵向延伸，并且在宽度方向彼此相邻排列；和
源区(S)和漏区(D)，它们包括晶粒阵列(5)中多个晶粒(4)并且成型使得电流在晶粒(4)的纵向流过，
其中晶粒(4)是通过在非单晶半导体薄膜(3)中产生晶种(11)，然后在纵向由各个晶种(11)生长晶体而形成的。
2.如权利要求1的薄膜晶体管，特征在于晶粒(4)的晶体生长方向优先在<110>取向。
3.如权利要求1的薄膜晶体管，特征在于设置在源区(S)和漏区(D)之间并且面对栅绝缘薄膜(8)的沟道区(Ch)的面的取向在{001}-{112}的范围内。
4.如权利要求1的薄膜晶体管，特征在于晶粒(4)具有在4-15μm的范围内的长度和在0.2-0.6μm的范围内的宽度。
5.如权利要求1的薄膜晶体管，特征在于非单晶半导体薄膜(8)具有小于50nm的厚度。
6.如权利要求1的薄膜晶体管，特征在于以直角与所述晶体生长方向交叉的所述宽度方向优先以围绕所述晶体生长方向作为轴在<110>-<111>的范围内旋转的方向取向。
7.一种半导体器件，特征在于包括：
衬底(1)；
直接或间接地设置在衬底(1)上的非单晶半导体薄膜(3)；和
晶粒阵列(5)，它形成于非单晶半导体薄膜(3)中并且由带状晶粒(4)构成，每个晶粒为带状，并沿与所述衬底(1)平行的相同的纵向延伸，并且在宽度方向彼此相邻排列；
其中晶粒(4)是通过在非单晶半导体薄膜(3)中产生晶种(11)，然后在纵向由各个晶种(11)生长晶体而形成的，和
晶体生长方向优先在<110>取向。
8.如权利要求7的半导体器件，特征在于晶粒(4)具有在4-15μm的范围内的长度和在0.2-0.6μm的范围内的宽度。
9.如权利要求7的半导体器件，特征在于非单晶半导体薄膜(3)具有小于50nm的厚度。
10.如权利要求7的半导体器件，特征在于以直角与所述晶体生长方向交叉的宽度方向优先以围绕所述晶体生长方向作为轴在<110>-<111>的范围内旋转的方向取向。
11.一种半导体器件，特征在于包括：
衬底(1)；
直接或间接地设置在衬底(1)上的非单晶半导体薄膜(3)；和
晶粒阵列(5)，它形成于非单晶半导体薄膜(3)中并且由带状晶粒(4)构成，每个晶粒为带状，并沿与所述衬底(1)平行的相同的纵向延伸，并且在宽度方向彼此相邻排列；
其中晶粒(4)是通过在非单晶半导体薄膜(3)中产生晶种(11)，然后在纵向由各个晶种(11)生长晶体而形成的，和
晶粒(4)的薄膜平面的法线方向优先在围绕晶体生长方向作为轴在{100}-{112}的范围内旋转的方向取向。
12.一种显示器，特征在于包括：
衬底(1)；
直接或间接地设置在衬底(1)上的非单晶半导体薄膜(3)；
晶粒阵列(5)，它形成于非单晶半导体薄膜(3)中并且由带状晶粒(4)构成，每个晶粒为带状，并沿与所述衬底(1)平行的相同的纵向延伸，并且在宽度方向彼此相邻排列，所述晶粒(4)是通过在非单晶半导体薄膜(3)中产生晶种(11)，然后在纵向由各个晶种(11)生长晶体形成的；
具有源区(S)和漏区(D)的薄膜晶体管，所述源区和所述漏区包括晶粒阵列(5)中多个晶粒(4)并且成型使得电流在纵向流过；和
由这些薄膜晶体管构成的像素开关电路。
13.一种结晶方法，特征在于包括：
在衬底上直接或间接地形成非单晶半导体薄膜(3)；
形成光吸收性绝缘薄膜(37)，它在非单晶半导体薄膜(3)上吸收一部分激光；和
用具有光强分布的所述激光照射绝缘薄膜(37)，其中多个反峰图案连续在所述绝缘薄膜(37)的表面上形成，从而在非单晶半导体薄膜(3)中形成晶粒阵列(5)，所述晶粒阵列由带状晶粒(4)构成，每个晶粒为带状，并沿与所述衬底(1)平行的相同的纵向延伸，并且在宽度方向彼此相邻排列，所述晶粒(4)经过结晶使得纵向优先在<110>取向。
14.如权利要求13的结晶方法，特征在于在形成所述反峰图案的光的光强分布中，最小强度部分的光强是最大强度部分的光强的0.5-0.8倍。
15.一种薄膜晶体管的制备方法，特征在于包括：
在衬底上直接或间接地形成非单晶半导体薄膜(3)；
形成光吸收性绝缘薄膜(37)，它在非单晶半导体薄膜(3)上吸收一部分激光；
用具有光强分布的激光照射绝缘薄膜(37)，其中多个反峰图案连续在所述绝缘薄膜的表面上形成，从而在所述非单晶半导体薄膜(3)中形成晶粒阵列(5)，所述晶粒阵列由带状晶粒(4)构成，每个晶粒为带状，并沿与所述衬底(1)平行的相同的纵向延伸，并且在宽度方向彼此相邻排列，所述晶粒(4)经过结晶使得纵向优先在<110>取向；
形成源区(S)和漏区(D)，使得电流在包括晶粒阵列(5)中多个晶粒(4)的区域在纵向流过。
CN2006100842541A 2005-09-08 2006-05-30 薄膜晶体管及其结晶制备方法、半导体器件和显示器 Expired - Fee Related CN1929151B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005260490 2005-09-08
JP260490/2005 2005-09-08

Publications (2)

Publication Number Publication Date
CN1929151A CN1929151A (zh) 2007-03-14
CN1929151B true CN1929151B (zh) 2010-05-12

Family

ID=37859026

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100842541A Expired - Fee Related CN1929151B (zh) 2005-09-08 2006-05-30 薄膜晶体管及其结晶制备方法、半导体器件和显示器

Country Status (4)

Country Link
US (1) US7335910B2 (zh)
KR (1) KR101216719B1 (zh)
CN (1) CN1929151B (zh)
TW (1) TWI389316B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US7560321B2 (en) * 2006-03-17 2009-07-14 Advanced Lcd Technologies Development Center Co., Ltd. Crystallization method, thin film transistor manufacturing method, thin film transistor, display, and semiconductor device
JP5175476B2 (ja) * 2007-02-28 2013-04-03 三洋電機株式会社 回路装置の製造方法
TW200950099A (en) * 2008-01-31 2009-12-01 Corning Inc Thin film transistor having long lightly doped drain on SOI substrate and process for making same
WO2009108936A1 (en) * 2008-02-29 2009-09-03 The Trustees Of Columbia University In The City Of New York Lithographic method of making uniform crystalline si films
KR101094285B1 (ko) * 2009-12-04 2011-12-19 삼성모바일디스플레이주식회사 박막트랜지스터 및 이를 포함하는 표시장치
US9650105B2 (en) * 2015-05-27 2017-05-16 Shimano Inc. Bicycle operating device
CN109742154B (zh) * 2019-01-08 2023-10-31 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板及其制作方法和应用

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608326B1 (en) * 1999-07-13 2003-08-19 Hitachi, Ltd. Semiconductor film, liquid-crystal display using semiconductor film, and method of manufacture thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6582996B1 (en) * 1998-07-13 2003-06-24 Fujitsu Limited Semiconductor thin film forming method
JP4744700B2 (ja) * 2001-01-29 2011-08-10 株式会社日立製作所 薄膜半導体装置及び薄膜半導体装置を含む画像表示装置
KR100418745B1 (ko) * 2001-06-08 2004-02-19 엘지.필립스 엘시디 주식회사 실리콘 결정화방법
JP4109026B2 (ja) * 2001-07-27 2008-06-25 東芝松下ディスプレイテクノロジー株式会社 アレイ基板を製造する方法およびフォトマスク
TW582062B (en) * 2001-09-14 2004-04-01 Sony Corp Laser irradiation apparatus and method of treating semiconductor thin film
JP2003124230A (ja) * 2001-10-12 2003-04-25 Hitachi Ltd 薄膜トランジスタ装置、その製造方法及びこの装置を用いた画像表示装置
TWI267145B (en) * 2001-11-30 2006-11-21 Semiconductor Energy Lab Manufacturing method for a semiconductor device
JP4190798B2 (ja) * 2002-05-08 2008-12-03 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタ及びその製造方法
JP2003332350A (ja) * 2002-05-17 2003-11-21 Hitachi Ltd 薄膜半導体装置
KR100534577B1 (ko) * 2002-11-05 2005-12-07 삼성에스디아이 주식회사 특성이 우수한 디스플레이 디바이스
KR100496300B1 (ko) * 2003-04-02 2005-06-17 삼성에스디아이 주식회사 박막 트랜지스터를 구비한 평판표시장치
KR100662782B1 (ko) * 2004-04-14 2007-01-02 엘지.필립스 엘시디 주식회사 레이저 마스크 및 이를 이용한 결정화방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608326B1 (en) * 1999-07-13 2003-08-19 Hitachi, Ltd. Semiconductor film, liquid-crystal display using semiconductor film, and method of manufacture thereof

Also Published As

Publication number Publication date
KR101216719B1 (ko) 2012-12-28
CN1929151A (zh) 2007-03-14
TWI389316B (zh) 2013-03-11
KR20070029040A (ko) 2007-03-13
US20070063228A1 (en) 2007-03-22
US7335910B2 (en) 2008-02-26
TW200711138A (en) 2007-03-16

Similar Documents

Publication Publication Date Title
CN1929151B (zh) 薄膜晶体管及其结晶制备方法、半导体器件和显示器
KR100379859B1 (ko) 표시용반도체칩의제조방법
US7144793B2 (en) Method of producing crystalline semiconductor material and method of fabricating semiconductor device
KR20070094527A (ko) 결정화방법, 박막트랜지스터의 제조방법, 박막 트랜지스터,표시장치, 반도체장치
KR100274293B1 (ko) 결정성 반도체막 형성방법, 박막 트랜지스터 제조방법, 태양 전지 제조 방법 및 액티브 매트릭스형 액정 장치
KR100333153B1 (ko) 반도체장치제작방법
JP3254072B2 (ja) 半導体装置の作製方法
KR100627181B1 (ko) 박막 반도체 장치의 제조 방법, 표시 장치의 제조 방법,박막 트랜지스터의 제조 방법 및 반도체 박막의 형성 방법
JP3411408B2 (ja) 半導体装置の作製方法
KR20010039788A (ko) 반도체박막의 결정화 방법 및 박막 반도체장치의 제조방법
JP3477969B2 (ja) アクティブマトリクス基板の製造方法及び液晶表示装置
CN1716071A (zh) 结晶方法、薄膜晶体管制造方法、薄膜晶体管及显示装置
JPH04340725A (ja) 薄膜トランジスタの製造方法
JP5117000B2 (ja) 薄膜トランジスタ及び半導体装置
JP2003249448A (ja) 半導体装置の製造方法、半導体装置の製造装置、半導体膜の製造装置、および半導体装置
KR20080085503A (ko) 디렉셔널 결정화 방법을 이용한 평판 디스플레이 소자와그의 제조방법, 반도체 소자와 그의 제조방법
JPH0982639A (ja) 半導体装置およびその製造方法
JP4147492B2 (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
JPH0883914A (ja) 多結晶半導体装置及びその製造方法
JP2008243843A (ja) 結晶化方法、薄膜トランジスタの製造方法、レーザ結晶化用基板、薄膜トランジスタおよび表示装置
JPH0786304A (ja) 半導体装置の作製方法
Della Sala Electronic materials via laser radiation
JP2001196600A (ja) 半導体装置及びその作製方法
JP2001028339A (ja) 半導体装置作製方法
JP2005039259A (ja) 結晶化方法、結晶化装置、薄膜トランジスタおよび表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHARP CORPORATION

Free format text: FORMER OWNER: LIGUID CRYSTAL ADVANCED TECHNOLOGY DEVELOPMENT CENTER K.K.

Effective date: 20130305

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130305

Address after: Osaka

Patentee after: Sharp Corporation

Address before: Kanagawa

Patentee before: Liguid Crystal Advanced Technology Development Center K. K.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100512

Termination date: 20160530