JPH0786304A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法

Info

Publication number
JPH0786304A
JPH0786304A JP5180754A JP18075493A JPH0786304A JP H0786304 A JPH0786304 A JP H0786304A JP 5180754 A JP5180754 A JP 5180754A JP 18075493 A JP18075493 A JP 18075493A JP H0786304 A JPH0786304 A JP H0786304A
Authority
JP
Japan
Prior art keywords
film
region
substrate
silicon film
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5180754A
Other languages
English (en)
Inventor
Kouyuu Chiyou
宏勇 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP5180754A priority Critical patent/JPH0786304A/ja
Priority to US08/260,413 priority patent/US5488000A/en
Priority to TW083105532A priority patent/TW253979B/zh
Priority to KR1019940014175A priority patent/KR100291970B1/ko
Priority to CN94108851A priority patent/CN1052571C/zh
Priority to CNB991181115A priority patent/CN1156887C/zh
Publication of JPH0786304A publication Critical patent/JPH0786304A/ja
Priority to US08/897,363 priority patent/US6319761B1/en
Priority to US08/897,359 priority patent/US6713330B1/en
Priority to KR1019970076174A priority patent/KR100291974B1/ko
Priority to CNB991180569A priority patent/CN1139104C/zh
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】 特性の優れた結晶性珪素膜を得る。 【構成】 基板101上の下地膜102上に選択的にニ
ッケル膜を形成し、さらに非晶質珪素膜104を形成
し、加熱により結晶化させる。さらに赤外光を照射して
アニールを行うことによって、結晶性の優れた結晶性珪
素膜を得る。そしてこの結晶性珪素膜を利用してTFT
を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ガラス等の絶縁基板上
に設けられたTFT(薄膜トランジスタ)を有する半導
体装置及びその作製方法に関するものである。
【0002】
【従来の技術】ガラス等の絶縁基板上にTFTを有する
装置としては、TFTを画素の駆動に用いるアクティブ
型液晶表示装置やイメージセンサー等が知られている。
【0003】これらの装置に用いられるTFTには、薄
膜状の珪素半導体を用いるのが一般的である。薄膜状の
珪素半導体としては、非晶質珪素半導体(a−Si)か
らなるものと結晶性を有する珪素半導体からなるものの
2つに大別される。非晶質珪素半導体は作製温度が低
く、気相法で比較的容易に作製することが可能で量産性
に富むため、最も一般的に用いられているが、導電率等
の物性が結晶性を有する珪素半導体に比べて劣るため、
今後より高速特性を得る為には、結晶性を有する珪素半
導体からなるTFTの作製方法の確立が強く求められて
いた。尚、結晶性を有する珪素半導体としては、多結晶
珪素、微結晶珪素、結晶成分を含む非晶質珪素、結晶性
と非晶質性の中間の状態を有するセミアモルファス珪素
等が知られている。
【0004】これら結晶性を有する薄膜状の珪素半導体
を得る方法としては、 (1) 成膜時に結晶性を有する膜を直接成膜する。 (2) 非晶質の半導体膜を成膜しておき、レーザー光
のエネルギーにより結晶性を有せしめる。 (3) 非晶質の半導体膜を成膜しておき、熱エネルギ
ーを加えることにより結晶性を有せしめる。 と言った方法が知られている。しかしながら、(1)の
方法は良好な半導体物性を有する膜を基板上に全面に渡
って均一に成膜することが技術上困難であり、また成膜
温度が600℃以上と高いので、安価なガラス基板が使
用できないというコストの問題もあった。また、(2)
の方法は、現在最も一般的に使用されているエキシマレ
ーザーを例にとると、レーザー光の照射面積が小さいた
め、スループットが低いという問題がまずあり、また大
面積基板の全面を均一に処理するにはレーザーの安定性
が充分ではなく、次世代の技術という感が強い。(3)
の方法は、(1)、(2)の方法と比較すると大面積に
対応できるという利点はあるが、やはり加熱温度として
600℃以上の高温にすることが必要であり、安価なガ
ラス基板を用いることを考えると、さらに加熱温度を下
げる必要がある。特に現在の液晶表示装置の場合には大
画面化が進んでおり、その為ガラス基板も同様に大型の
物を使用する必要がある。この様に大型のガラス基板を
使用する場合には、半導体作製に必要不可欠な加熱工程
における縮みや歪みといったものが、マスク合わせ等の
精度を下げ、大きな問題点となっている。特に現在最も
一般的に使用されている7059ガラスの場合には、歪
み点が593℃であり、従来の加熱結晶化方法では大き
な変形を起こしてしまう。また、温度の問題以外にも現
在のプロセスでは結晶化に要する加熱時間が数十時間以
上にも及ぶので、さらにその時間を短くすることも必要
である。
【0005】
【発明が解決しようとする課題】本発明は、上記の問題
を解決する手段を提供するものである。より具体的には
非晶質珪素からなる薄膜を加熱により結晶化させる方法
を用いた場合において、良好な結晶性と、加熱温度の低
温化、言い換えるならばガラス基板への影響を低減でき
るプロセスの確立を目的とする。
【課題を解決するための手段】
【0006】本発明は、600度以下の加熱によって結
晶化された非単結晶半導体膜に対し、強光を照射し、さ
らに結晶性を助長せしめると同時に膜質を緻密化するこ
とを特徴とする。特に、結晶化を助長せしめる金属元
素、例えばニッケルを利用して加熱によって結晶化を行
った珪素膜に対し強光、具体的には赤外光(例えば波長
1.3μmにピークを有する赤外光)を照射することに
より、珪素膜を加熱し、さらにアニールを行うことによ
り、結晶性を助長せしめることを特徴とする。
【0007】本発明に利用することのできる結晶化を助
長させる元素としては、8族元素であるFe、Co、N
i、Ru、Rh、Pd、Os、Ir、Ptを用いること
ができる。また3d元素であるSc、Ti、V、Cr、
Mn、Cu、Znも利用することができる。さらに、実
験によれば、Au、Ag、においても結晶化の作用が確
認されている。特に上記元素の中で、顕著な効果が得ら
れ、その作用で結晶化した結晶性珪素膜を用いてTFT
の動作が確認されているのがNiである。
【0008】
【作用】600度以下の加熱によって結晶化させた薄膜
珪素半導体に対し、赤外光の照射を行うことで、珪素膜
を選択的に加熱することができ、さらに結晶性を助長さ
せることができる。この際、ガラス基板へは赤外光が吸
収されにくいので、ガラス基板をそれ程加熱することな
しアニールを行うことができる。
【0009】
【実施例】〔実施例1〕本実施例は、ガラス基板上に形
成された結晶性珪素膜を用いたPチャネル型TFT(P
TFTという)とNチャネル型TFT(NTFTとい
う)とを相補型に組み合わせた回路を形成する例であ
る。本実施例の構成は、アクティブ型の液晶表示装置の
画素電極のスイッチング素子や周辺ドライバー回路、さ
らにはイメージセンサや集積回路に利用することができ
る。
【0010】図1に本実施例の作製工程の断面図を示
す。まず、基板(コーニング7059)101上にスパ
ッタリング法によって厚さ2000Åの酸化珪素の下地
膜102を形成する。つぎにメタルマスクまたは酸化珪
素膜等によって形成されたマスク103を設ける。この
マスク103は、スリット状に下地膜102を露呈させ
る。即ち、図1(A)の状態を上面から見ると、スリッ
ト状に下地膜102は露呈しており、他ぼ部分はマスク
されている状態となっている。上記マスク103を設け
た後、スパッタリング法によって、厚さ5〜200Å、
例えば20Åの珪化ニッケル膜(化学式NiSix
0.4≦x≦2.5、例えば、x=2.0)を100の
領域に選択的に成膜する。この状態で、ニッケルが10
0の領域に選択的に導入されることになる。
【0011】つぎに、マスク103を取り除く。そし
て、プラズマCVD法によって、厚さ500〜1500
Å、例えば1000Åの真性(I型)の非晶質珪素膜1
04を成膜する。そして、0.5〜5μmここでは1〜
1.5μmにピークをもつ赤外光を数秒〜数分間照射
し、100の領域において非晶質珪素膜をニッケルシリ
サイドとする。この工程は、ニッケルを珪素膜中に効果
的に拡散させるのに有効である。
【0012】そして、水素還元雰囲気下(好ましくは、
水素の分圧が0.1〜1気圧),550℃、または不活
性雰囲気化(大気圧),550℃、で4時間アニールし
て結晶化させる。この際、珪化ニッケル膜が選択的に成
膜された100の領域においては、基板101に対して
垂直方向に結晶性珪素膜104の結晶化が起こる。そし
て、領域100以外の領域では、矢印105で示すよう
に、領域100から横方向(基板と平行な方向)に結晶
成長が行われる。
【0013】この工程の後に、前述の赤外光の照射によ
るアニールを行ない、珪素膜104の結晶化をさらに助
長させる。このアニールの際、その表面に保護膜として
窒化珪素膜を形成してくことが好ましい。これは、珪素
膜104の表面の状態を良くするためである。また、こ
の珪素膜104の表面の状態を良くするためには、H2
雰囲気中またはHCl雰囲気中でこのアニールを行うこ
とも有効である。
【0014】このアニールは、珪素膜を選択的に加熱す
ることになるので、ガラス基板への加熱を最小限に抑え
ることができる。そして、珪素膜中の欠陥や不体結合手
を減少させるのに非常に効果がある。
【0015】また、この赤外光のアニールが加熱による
結晶化工程の後に行われることは重要である。加熱によ
る結晶化を行わずに、非晶質珪素膜に対し、この赤外光
によるアニールを行った場合、μmオーダーの大粒径を
有した結晶性珪素膜を得ることができる。しかしなが
ら、この結晶は粒界が明確な構造を有しており、デバイ
スに利用するには適さないもとなってしまう。例えばチ
ャネル形成領域中に明確な粒界が幾つも存在しており、
キャリアの移動が阻害されてしまうような構造となって
しまい好ましくない。
【0016】これに対して、上記のような加熱による結
晶化によって、まず基板に平行な方向に結晶成長させた
珪素膜に対し、赤外光によるアニールを行った場合に
は、基板に平行な方向に針状、あるいは柱状に結晶成長
した結晶構造をさらに緻密にさせることができる。これ
は、1次元方向への異方性を有する結晶成長をさらに助
長せしめるものであり、この方向へのキャリアの移動
は、結晶粒界の影響をほとんど受けないという特長を有
する。
【0017】上記工程の結果、非晶質珪素膜を結晶化さ
せて、結晶性珪素膜104を得ることができる。その
後、素子間分離を行ない、TFTの活性層領域を確定す
る。この際、チャネル形成領域となる部分に105で示
す結晶成長の先端部が存在しないようにすることは重要
である。こうすることで、ソース/ドレイン間を移動す
るキャリアがチャネル形成領域において、ニッケル元素
の影響を受けないようにすることができる。
【0018】つぎにスパッタリング法によって厚さ10
00Åの酸化珪素膜106をゲイト絶縁膜として成膜す
る。スパッタリングには、ターゲットとして酸化珪素を
用い、スパッタリング時の基板温度は200〜400
℃、例えば350℃、スパッタリング雰囲気は酸素とア
ルゴンで、アルゴン/酸素=0〜0.5、例えば0.1
以下とする。
【0019】このゲイト絶縁膜となる酸化珪素膜106
の成膜後に、赤外光の照射によるアニールを再度行な
う。このアニールによって、主に酸化珪素膜106と珪
素膜104との界面及びその近傍における準位を消滅さ
せることができる。これは、ゲイト絶縁膜とチャネル形
成領域との界面特性が極めて重要である絶縁ゲイト型電
界効果半導体装置にとっては極めて有用である。
【0020】引き続いて、スパッタリング法によって、
厚さ6000〜8000Å、例えば6000Åのアルミ
ニウム(0.1〜2%のシリコンを含む)を成膜する。
そして、アルミニウム膜をパターニングして、ゲイト電
極107、109を形成する。さらに、このアルミニウ
ムの電極の表面を陽極酸化して、表面に酸化物層10
8、110を形成する。この陽極酸化は、酒石酸が1〜
5%含まれたエチレングリコール溶液中で行った。得ら
れた酸化物層108、110の厚さは2000Åであっ
た。なお、この酸化物108と110とは、後のイオン
ドーピング工程において、オフセットゲイト領域を形成
する厚さとなるので、オフセットゲイト領域の長さを上
記陽極酸化工程で決めることができる。
【0021】次に、イオン注入によって、活性層領域
(ソース/ドレイン、チャネルを構成する)に一導電型
を付与する不純物を添加する。このドーピング工程にお
いて、ゲイト電極107とその周囲の酸化層108、ゲ
イト電極109とその周囲の酸化層110をマスクとし
て不純物(燐およびホウ素)を注入する。ドーピングガ
スとして、フォスフィン(PH3 )およびジボラン(B
26 )を用い、前者の場合は、加速電圧を60〜90
kV、例えば80kV、後者の場合は、40〜80k
V、例えば65kVとする。ドース量は1×1015〜8
×1015cm-2、例えば、燐を2×1015cm-2、ホウ
素を5×1015とする。ドーピングに際しては、一方の
領域をフォトレジストで覆うことによって、それぞれの
元素を選択的にドーピングする。この結果、N型の不純
物領域114と116、P型の不純物領域111と11
3が形成され、Pチャネル型TFT(PTFT)の領域
とNチャネル型TFT(NTFT)との領域を形成する
ことができる。
【0022】その後、レーザー光の照射によってアニー
ル行う。レーザー光としては、KrFエキシマレーザー
(波長248nm、パルス幅20nsec)を用いた
が、他のレーザーであってもよい。レーザー光の照射条
件は、エネルギー密度が200〜400mJ/cm2
例えば250mJ/cm2 とし、一か所につき2〜10
ショット、例えば2ショット照射する。このレーザー光
の照射時に基板を200〜450℃程度に加熱すること
は有用である。このレーザアニール工程において、先に
結晶化された領域にはニッケルが拡散しているので、こ
のレーザー光の照射によって、再結晶化が容易に進行
し、P型を付与する不純物がドープされた不純物領域1
11と113、さらにはNを付与する不純物がドープさ
れた不純物領域114と116は、容易に活性化させる
ことができる。
【0023】この工程は、赤外光によるランプアニール
による方法でもよい。赤外線は珪素へは吸収されやす
く、1000度以上の熱アニールにも匹敵する効果的な
アニールを行うことができる。その反面、ガラス基板へ
は吸収されにくいので、ガラス基板を高温に加熱するこ
とがなく、また短時間の処理ですむので、ガラス基板の
縮みが問題となる工程においては最適な方法であるとい
える。
【0024】続いて、厚さ6000Åの酸化珪素膜11
8を層間絶縁物としてプラズマCVD法によって形成す
る。この層間絶縁物としてはポリイミドを利用してもよ
い。さらにコンタクトホールを形成して、金属材料、例
えば、窒化チタンとアルミニウムの多層膜によってTF
Tの電極・配線117、120、119を形成する。最
後に、1気圧の水素雰囲気で350℃、30分のアニー
ルを行い、TFTを相補型に構成した半導体回路を完成
する。(図1(D))
【0025】上記に示す回路は、PTFTとNTFTと
を相補型に設けたCMOS構造であるが、上記工程にお
いて、2つのTFTを同時に作り、中央で切断すること
により、独立したTFTを2つ同時に作製することも可
能である。
【0026】図2に、図1(D)を上面から見た概要を
示す。図2における符号は図1の符号に対応する。図2
に示すように結晶化の方向は矢印で示す方向であり、ソ
ース/ドレイン領域の方向(ソース領域とドレイン領域
を結んだ線方向)に結晶成長が行われている。この構成
のTFTの動作時において、キャリアはソース/ドレイ
ン間を針状あるいは柱状に成長した結晶に沿って移動す
る。即ちキャリアは針状あるいは柱状の結晶の結晶粒界
に沿って移動する。従って、キャリアが移動する際に受
ける抵抗を低減することができ、高移動度を有するTF
Tを得ることができる。
【0027】本実施例においては、Niを導入する方法
として、非晶質珪素膜104下の下地膜102上に選択
的にNiを薄膜(極めて薄いので、膜として観察するこ
とは困難である)として形成し、この部分から結晶成長
を行わす方法を採用したが、非晶質珪素膜104を形成
後に、選択的に珪化ニッケル膜を成膜する方法でもよ
い。即ち、結晶成長は非晶質珪素膜の上面から行っても
よいし、下面から行ってもよい。また、予め非晶質珪素
膜を成膜し、さらにイオンドーピング法を用いて、ニッ
ケルイオンをこの非晶質珪素膜104中に選択的に注入
する方法を採用してもよい。この場合は、ニッケル元素
の濃度を制御することができるという特徴を有する。ま
たプラズマ処理やCVD法による方法でもよい。
【0028】〔実施例2〕本実施例は、アクティブ型の
液晶表示装置において、Nチャネル型TFTをスイッチ
ング素子として各画素に設けた例である。以下において
は、一つの画素について説明するが、他に多数(一般に
は数十万)の画素が同様な構造で形成される。また、N
チャネル型ではなくPチャネル型でもよいことはいうま
でもない。また、液晶表示装置の画素部分に設けるので
はなく、周辺回路部分にも利用できる。また、イメージ
センサや他の装置に利用することができる。即ち薄膜ト
ランジタと利用するのであれば、特にその用途が限定さ
れるものではない。
【0029】本実施例の作製工程の概略を図3に示す。
本実施例において、基板201としてはコーニング70
59ガラス基板(厚さ1.1mm、300×400m
m)を使用した。まず、下地膜202(酸化珪素)をス
パッタリング法で2000Åの厚さに形成する。この後
選択的にニッケルを導入するために、メタルマスクや酸
化珪素膜、またはフォトレジスト等により、マスク20
3を形成する。そして、スパッタリング法により珪化ニ
ッケル膜を成膜する。この珪化ニッケル膜は、スパッタ
リング法によって、厚さ5〜200Å、例えば20Åの
厚さに形成する。この珪化ニッケル膜は、化学式NiS
x 、0.4≦x≦2.5、例えば、x=2.0で示さ
れる。このようにして、選択的に領域204に珪化ニッ
ケル膜が形成される。
【0030】この後、LPCVD法もしくはプラズマC
VD法で非晶質珪素膜205を1000Åの厚さに形成
する。この後、赤外光の照射によるアニールを行ない、
この珪化ニッケル膜のニッケルと非晶質珪素膜205と
のシリサイドを形成する。この工程は、同時に非晶質珪
素膜中にニッケルを効果的に拡散させるためのものであ
る。そして、400℃で1時間脱水素化を行った後、加
熱アニールによって結晶化を行う。このアニール工程
は、水素還元雰囲気下(好ましくは、水素の分圧が0.
1〜1気圧)、550℃で4時間行った。またこの加熱
アニール工程を窒素等の不活性雰囲気中で行ってもよ
い。
【0031】このアニール工程において、非晶質珪素膜
205下の204の領域には、珪化ニッケル膜が形成さ
れているので、この部分から結晶化が起こる。この結晶
化の際、図3(B)の矢印で示すように、珪化ニッケル
が成膜されている部分204では、基板201に垂直方
向にシリコンの結晶成長が進行する。また、同様に矢印
で示されるように、珪化ニッケルが成膜されいていない
領域(領域205以外の領域)においては、基板に対
し、平行な方向に結晶成長が行われる。
【0032】この加熱工程の後、マスク103を取り除
く。そして、赤外光の照射によって、珪素膜205を再
び加熱アニールする。こうして、結晶性珪素よりなる珪
素膜205を得ることができる。次に、上記半導体膜2
05をパターニングして島状の半導体領域(TFTの活
性層)を形成する。この際、矢印の如く結晶成長した結
晶の先端部が活性層、特にチャネル形成領域に存在しな
いようにすることが重要である。具体的には、図3
(B)の矢印の先端部が結晶成長に終点(端部)である
場合、ニッケルが導入された204の部分とこの矢印の
終点(図面左端)の部分の結晶性珪素膜205をエッチ
ングで除去し、結晶性珪素膜205の基板に平行な方向
に結晶成長した中間部分を活性層として利用することが
有用である。これは、ニッケルが結晶成長先端部に集中
している事実を踏まえ、この先端部に集中したニッケル
がTFTの特性に悪影響を及ぼすことを防ぐためであ
る。
【0033】さらにテトラ・エトキシ・シラン(TEO
S)を原料として、酸素雰囲気中のプラズマCVD法に
よって、酸化珪素のゲイト絶縁膜(厚さ70〜120n
m、典型的には100nm)206を形成する。基板温
度はガラスの縮みやソリを防止するために400℃以
下、好ましくは200〜350℃とする。
【0034】この後、再び赤外光の照射による加熱を行
ない、珪素膜205と酸化珪素膜206との間の界面特
性を向上させる。次に公知のシリコンを主成分とした膜
をCVD法で形成し、パターニングを行うことによっ
て、ゲイト電極207を形成する。その後、N型の不純
物として、リンをイオン注入法で注入し、自己整合的に
ソース領域208、チャネル形成領域209、ドレイン
領域210を形成する。そして、KrFレーザー光を照
射することによって、イオン注入のために結晶性の劣化
した珪素膜の結晶性を改善させる。このときにはレーザ
ー光のエネルギー密度は250〜300mJ/cm2
する。このレーザー照射によって、このTFTのソース
/ドレインのシート抵抗は300〜800Ω/cm2
なる。また、この工程を赤外光のランプアニールによっ
て行うのは有用である。
【0035】本実施例においては、ゲイト電極207が
珪素を主成分としたものであるので、上記イオン注入及
びその後のアニールによって、ゲイト電極の膜質を固く
することができる。
【0036】その後、酸化珪素またはポリイミドによっ
て層間絶縁物211を形成し、さらに、画素電極212
をITOによって形成する。そして、コンタクトホール
を形成して、TFTのソース/ドレイン領域にクロム/
アルミニウム多層膜で電極213、214を形成し、こ
のうち一方の電極214はITO212にも接続するよ
うにする。最後に、水素中で200〜300℃で2時間
アニールして、水素化を完了する。このようにして、T
FTを完成する。この工程は、同時に他の多数の画素領
域においても同時に行われる。
【0037】本実施例で作製したTFTは、ソース領
域、チャネル形成領域、ドレイン領域を構成する活性層
として、キャリアの流れる方向に結晶成長させた結晶性
珪素膜を用いているので、結晶粒界をキャリアが横切る
ことがなく、即ちキャリアが針状あるいは柱状の結晶の
結晶粒界に沿って移動することになるから、キャリアの
移動度の高いTFTを得ることができる。本実施例で作
製したTFTはNチャネル型であり、その移動度は、9
0〜130(cm2 /Vs)であった。従来の600
℃、48時間の熱アニールによる結晶化によって得られ
た結晶シリコン膜を用いたNチャネル型TFTに移動
が、80〜100(cm2 /Vs)であったことと比較
すると、これはこれは大きな特性の向上である。また結
晶化の工程の際の赤外光の照射によるアニールと、ゲイ
ト絶縁膜形成後の赤外光の照射によるアニールを行わな
いと、概して移動度が低く、オンオフ比も低いものしか
得られなかった。
【0038】〔実施例3〕本実施例は、実施例1の構成
をさらに発展させたものであって、結晶化を助長させる
ための金属の濃度が低い領域のみを用いてTFTを形成
する例である。
【0039】図4に本実施例の作製工程を示す。図4に
おいて、図1と同じ符号は図1に示すものその作製方法
は同じである。まずガラス基板101上に下地膜102
を形成し、マスク103を用いて100の領域に珪化ニ
ッケル膜を実施例1と同様にして成膜する。こうして1
00の領域にニッケルを導入した後、赤外光によるアニ
ールを行なう。そして、マスク103を取り除く。さら
に非晶質珪素膜104を成膜する。次に550度、4時
間の加熱アニールを行い、珪素膜104の結晶化を行
う。この際、矢印105で示されるように、基板に対し
て平行な方向に結晶成長が行われる。またこの加熱によ
るアニールの後に赤外光の照射によるアニールを再び行
ない、さらに結晶性を助長させる。
【0040】この状態で図4(B)に示す状態が実現さ
れる。この状態において、42で示す領域が、ニッケル
が直接導入された領域であり、ニッケルが高濃度に存在
する領域である。そして、41、43で示す領域が、結
晶成長の終点であり、やはりニッケルが高濃度に存在す
る領域である。これらの領域は、その間の結晶化してい
る領域に比較してニッケルの濃度が1桁近く高いことが
判明している。
【0041】本実施例においては、このニッケル濃度の
高い領域を利用しないことを特長とする。そこで、図4
(C)に示すように、マスクとなるレジスト44、45
を形成し、41、42、43の部分をエッチングによっ
て取り除く。このエッチングは垂直方向に異方性を有す
るRIE法によって行う。
【0042】エッチング終了後にマスク44、45を取
り除くことによって、図4(D)の形状を得る。この状
態において、基板101に対して平行な方向に結晶成長
が行われ、しかもそのニッケル濃度が比較的低い結晶性
珪素膜46と47を得ることができる。この結晶性珪素
膜46と47とは、それぞれがTFTの活性層やその他
の半導体装置、例えば薄膜ダイオードを構成する薄膜半
導体として機能するものであり、配向性を有した結晶性
珪素膜である。また、その膜中でのニッケル濃度は、1
17〜1019cm-3程度である。
【0043】ここでは、この珪素膜46と47とをTF
Tの活性層として利用し、相補型に構成されTFT回路
を得た構成を図4(E)に示す。図4(E)に示す構成
は、図1(D)に示す構成と殆ど同じであるが、図1
(D)に示す構造においては、2つのTFTの活性層が
連続してつながっており、その中間領域においてニッケ
ル濃度が高いという点が異なる。
【0044】図4(E)に示すような構成を採用した場
合には、活性層中にニッケル濃度が高い領域が存在しな
いので、動作の安定性を高めることができる。
【0045】また、本実施例においても、ゲイト絶縁膜
の形成後に、赤外光の照射によるアニールを行ない、活
性層46、47とゲイト絶縁膜との界面特性を向上させ
ることは極めて有効である。
【0046】
【効果】加熱によって結晶化が行われた結晶性珪素膜に
対して、赤外光によるアニールを続けて行うことによ
り、結晶性を助長せしめると同時に膜質を緻密化させる
ことができ、良好な結晶性を有した珪素膜を得ることが
できる。さらに、珪素膜上に絶縁膜を形成した後、赤外
光の照射によってアニールを行うことによって、界面準
位を減らすことができ、特に絶縁ゲイト型半導体装置の
形成に極めて効果がある。
【図面の簡単な説明】
【図1】 実施例の作製工程を示す。
【図2】 実施例の概要を示す。
【図3】 実施例の作製工程を示す。
【図4】 実施例の作製工程を示す。
【符号の説明】
101 ガラス基板 102 下地膜(酸化珪素膜) 103 マスク 104 珪素膜 105 結晶化の方向 106 ゲイト絶縁膜 107 ゲイト電極 108 陽極酸化層 109 ゲイト電極 110 陽極酸化層 111 ソース/ドレイン領域 112 チャネル形成領域 113 ドレイン/ソース領域 114 ソース/ドレイン領域 115 チャネル形成領域 116 ドレイン/ソース領域 117 電極 118 層間絶縁物 120 電極 119 電極 201 ガラス基板 202 下地膜(酸化珪素膜) 203 マスク 204 ニッケル微量添加領域 205 珪素膜 206 ゲイト絶縁膜 207 ゲイト電極 208 ソース/ドレイン領域 209 チャネル形成領域 210 ドレイン/ソース領域 211 層間絶縁物 213 電極 214 電極 212 ITO(画素電極)

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 基板上に非単結晶珪素膜を形成する工程
    と、 前記非単結晶珪素膜を加熱によって結晶化させる工程
    と、 該工程にひき続いて強光の照射によって結晶化を助長さ
    せる工程と、 を有する半導体装置の作製方法。
  2. 【請求項2】 基板上に非単結晶珪素膜を形成する工程
    と、 該工程の前または後に結晶化を助長させる金属元素を前
    記非晶質珪素膜に導入する工程と、 強光の照射により、前記金属元素を前記非単結晶珪素膜
    中に拡散させる工程と、 前記非単結晶珪素膜を加熱により結晶化させる工程と、 を有する半導体装置の作製方法。
  3. 【請求項3】 請求項2において、加熱による結晶化の
    後に強光によるアニールを行うことを特長とする半導体
    装置の作製方法。
  4. 【請求項4】 半導体膜上に絶縁膜を形成する工程と、 強光の照射によって、前記半導体膜と絶縁膜との間の界
    面特性を改善する工程と、 を有する半導体装置の作製方法。
  5. 【請求項5】 請求項4において、半導体膜が絶縁ゲイ
    ト型電界効果半導体装置の活性層であり、絶縁膜がゲイ
    ト絶縁膜であることを特長とする半導体装置の作製方
    法。
JP5180754A 1993-06-22 1993-06-25 半導体装置の作製方法 Pending JPH0786304A (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP5180754A JPH0786304A (ja) 1993-06-25 1993-06-25 半導体装置の作製方法
US08/260,413 US5488000A (en) 1993-06-22 1994-06-14 Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
TW083105532A TW253979B (ja) 1993-06-22 1994-06-17
CNB991181115A CN1156887C (zh) 1993-06-22 1994-06-22 半导体器件及其制造方法
CN94108851A CN1052571C (zh) 1993-06-22 1994-06-22 半导体器件及其制造方法
KR1019940014175A KR100291970B1 (ko) 1993-06-22 1994-06-22 반도체디바이스및그제조방법
US08/897,363 US6319761B1 (en) 1993-06-22 1997-07-21 Method of fabricating a thin film transistor
US08/897,359 US6713330B1 (en) 1993-06-22 1997-07-21 Method of fabricating a thin film transistor
KR1019970076174A KR100291974B1 (ko) 1993-06-22 1997-12-29 반도체장치 및 그제조방법
CNB991180569A CN1139104C (zh) 1993-06-22 1999-08-19 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5180754A JPH0786304A (ja) 1993-06-25 1993-06-25 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP11885599A Division JPH11329967A (ja) 1999-04-26 1999-04-26 半導体装置作製方法

Publications (1)

Publication Number Publication Date
JPH0786304A true JPH0786304A (ja) 1995-03-31

Family

ID=16088737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5180754A Pending JPH0786304A (ja) 1993-06-22 1993-06-25 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JPH0786304A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003528460A (ja) * 2000-03-23 2003-09-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ トランジスタの製造方法
JP2010515280A (ja) * 2007-01-09 2010-05-06 エルジー エレクトロニクス インコーポレイティド 水平金属誘導結晶化を利用する低温多結晶シリコン光起電力装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6178120A (ja) * 1984-09-25 1986-04-21 Sony Corp 薄膜単結晶の製造方法
JPS63211759A (ja) * 1987-02-27 1988-09-02 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH03284831A (ja) * 1990-03-30 1991-12-16 Kyocera Corp 半導体薄膜の形成方法
JPH0582442A (ja) * 1991-09-18 1993-04-02 Sony Corp 多結晶半導体薄膜の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6178120A (ja) * 1984-09-25 1986-04-21 Sony Corp 薄膜単結晶の製造方法
JPS63211759A (ja) * 1987-02-27 1988-09-02 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH03284831A (ja) * 1990-03-30 1991-12-16 Kyocera Corp 半導体薄膜の形成方法
JPH0582442A (ja) * 1991-09-18 1993-04-02 Sony Corp 多結晶半導体薄膜の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003528460A (ja) * 2000-03-23 2003-09-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ トランジスタの製造方法
JP2010515280A (ja) * 2007-01-09 2010-05-06 エルジー エレクトロニクス インコーポレイティド 水平金属誘導結晶化を利用する低温多結晶シリコン光起電力装置の製造方法

Similar Documents

Publication Publication Date Title
US5696388A (en) Thin film transistors for the peripheral circuit portion and the pixel portion
JP3450376B2 (ja) 半導体装置の作製方法
JP3067949B2 (ja) 電子装置および液晶表示装置
US6051453A (en) Process for fabricating semiconductor device
JP3072005B2 (ja) 半導体装置及びその製造方法
JP2762215B2 (ja) 薄膜トランジスタおよび半導体装置の作製方法
US20010000154A1 (en) Thin film type monolithic semiconductor device
JP3411408B2 (ja) 半導体装置の作製方法
JPH0794756A (ja) 半導体装置の作製方法
US6713330B1 (en) Method of fabricating a thin film transistor
JP3076490B2 (ja) 半導体装置の製造方法
JP3202687B2 (ja) 半導体装置の作製方法
JPH0786304A (ja) 半導体装置の作製方法
JP3202688B2 (ja) 半導体装置の作製方法
JP2789417B2 (ja) 半導体装置の作製方法
JP2852855B2 (ja) 半導体装置の作製方法
JP3408242B2 (ja) 半導体装置の作製方法
JPH11329967A (ja) 半導体装置作製方法
JP3375693B2 (ja) 薄膜トランジスタを有する半導体装置の作製方法
JP3393857B2 (ja) 半導体装置の作製方法
JP3393863B2 (ja) 半導体装置の作成方法
JP3680256B2 (ja) 半導体装置の作製方法
JPH0982639A (ja) 半導体装置およびその製造方法
JP3906128B2 (ja) 半導体装置の作製方法
JP2896124B2 (ja) 半導体装置の作製方法