KR20070003616A - 스위칭 전원 회로 - Google Patents

Abstract

스위칭 전원 회로는: 교류 전압을 입력받아 정류하는 정류기와; 정류된 전압을 평활화하는 평활기(smoother)와; 스위칭을 행하는 스위칭 소자를 포함하는 스위칭 유닛과; 상기 스위칭 소자를 스위칭 구동하는 스위칭 구동 유닛과; 중간 부하의 범위에서 적정한 제로 전압 스위칭을 얻기 위한 결합 계수를 갖는 1차 권선 및 2차 권선을 포함하는 절연 컨버터 트랜스와; 1차측 병렬 공진 커패시터의 커패시턴스와 누설 인덕턴스 성분을 포함하며 전압 공진 동작을 제공하는 1차측 병렬 공진 회로와; 2차측 직렬 공진 커패시터의 커패시턴스와 누설 인덕턴스 성분을 포함하는 2차측 직렬 공진 회로와; 정류 동작에 의해 2차측 직류 출력 전압을 생성하는 2차측 직류 출력 전압 생성 유닛과; 상기 전압의 레벨을 안정화시키는 컨트롤러; 및 스위칭 출력의 중첩에 의한 정류 전류를 단속적으로 차단하는 역률 개선 유닛을 포함한다.

스위칭 전원 회로

Description

스위칭 전원 회로{SWITCHING POWER SUPPLY CIRCUIT}

도 1은 본 발명의 제 1의 실시예에 따른 스위칭 전원 회로의 구성예를 나타내는 회로도.

도 2는 본 발명의 일 실시예의 스위칭 전원 회로에 포함되는 절연 컨버터 트랜스의 구조예를 나타내는 단면도.

도 3은 제 1의 실시예의 전원 회로의 주요 부분의 동작을 상용 교류 전원 주기에 의해 나타내는 파형도.

도 4는 제 1의 실시예의 전원 회로에 관한, 부하 변동에 대한 정류 평활 전압, 역률 및 AC→DC 전력 변환 효율의 특성을 나타내는 도면.

도 5는 제 1의 실시예의 전원 회로에 관한, AC 입력 전압 변동에 대한 정류 평활 전압, 역률 및 AC→DC 전력 변환 효율의 특성을 나타내는 도면.

도 6은 본 발명의 제 2의 실시예에 따른 스위칭 전원 회로의 구성예를 나타내는 회로도.

도 7은 본 발명의 제 3의 실시예에 따른 스위칭 전원 회로의 구성예를 나타내는 회로도.

도 8은 본 발명의 제 4의 실시예에 따른 스위칭 전원 회로의 구성예를 나타내는 회로도.

도 9는 본 발명의 제 5의 실시예에 따른 스위칭 전원 회로의 구성예를 나타내는 회로도.

도 10은 본 발명의 제 5의 실시예 및 제 6의 실시예에서 사용되는 고주파 초크 코일의 구조도.

도 11은 제 5의 실시예의 전원 회로에 관한, 부하 변동에 대한 정류 평활 전압, 역률 및 AC→DC 전력 변환 효율의 특성을 나타내는 도면.

도 12는 제 5의 실시예의 전원 회로에 관한, AC 입력 전압 변동에 대한 정류 평활 전압, 역률 및 AC→DC 전력 변환 효율의 특성을 나타내는 도면.

도 13은 제 6의 실시예에 따른 스위칭 전원 회로의 구성예를 나타내는 회로도.

도 14는 실시예의 전원 회로의 수정예로서의 전압 피드백 시스템의 구성예를 나타내는 회로도.

도 15는 실시예의 전원 회로의 수정예로서의 다른 전압 피드백 시스템의 구성예를 나타내는 회로도.

도 16은 액티브 필터의 기본적 회로 구성을 나타내는 회로도.

도 17의 (A) 내지 (D)는 도 16에 도시된 액티브 필터에 있어서 동작을 나타내는 파형도.

도 18은 액티브 필터의 제어 회로계의 구성을 나타내는 회로도.

도 19는 액티브 필터를 실장하는 종래의 전원 회로의 구성예를 나타내는 회로도.

도 20의 (A) 내지 (C)는 도 19의 전원 회로의 파워 초크 코일의 인덕터로 흐르는 전류와 스위칭 소자의 스위칭 동작을 나타내는 파형도.

도 21은 AC 입력 전압이 100V일 때 얻어지는 도 19의 전원 회로의 정류 평활 전압, AC 입력 전압, 및 AC 입력 전류의 파형을 나타내는 파형도.

도 22는 도 19의 전원 회로에 관한, 부하 변동에 대한 전력 변환 효율, 역률 및 정류 평활 전압의 각 특성을 나타내는 특성도.

도 23은 도 19의 전원 회로에 관한, AC 입력 전압 변동에 대한 전력 변환 효율, 역률 및 정류 평활 전압의 각 특성을 나타내는 특성도.

(도면의 주요 부분에 대한 부호의 설명)

1 : 제어 회로 2 : 발진 및 구동 회로

10, 11, 12, 13 : 역률 개선 회로 Di : 브리지 정류 회로

Ci : 평활 커패시터 Q1 : 스위칭 소자

PIT : 절연 컨버터 트랜스 Cr : 1차측 병렬 공진 커패시터

C2 : 2차측 직렬 공진 커패시터 N1 : 1차 권선

N2 : 2차 권선 N3 : 3차 권선

Do1 ∼Do4 : (2차측) 정류 다이오드 Co : (2차측) 평활 커패시터

CN : 필터 커패시터 D1 : 스위칭 다이오드

L10 : 고주파 초크 코일 L10A, L10B : 초크 코일 권선부

PRT : 가변 고주파 초크 코일

참조 문헌

본 발명은 일본 특허청에 2005년 6월 30일자로 출원된 일본 특허 출원 제2005-192425호와, 2005년 8월 19일자로 출원된 일본 특허 출원 제2005-238473호와, 2005년 7월 5일자로 출원된 일본 특허 출원 제2005-196474호, 및 2005년 7월 5일자로 출원된 일본 특허 출원 제2005-196475호를 우선권으로 주장한다.

기술 분야

본 발명은, 각종 전자기기의 전원으로서 포함되는 스위칭 전원 회로에 관한다.

배경 기술

근래, 고주파의 비교적 큰 전류 및 전압에 견딜 수 있는 스위칭 소자의 개발에 의해, 상용 전원을 정류하여 원하는 직류 전압을 얻는 전원 회로의 대부분은 스위칭 시스템을 채용한다.

스위칭 전원 회로는 스위칭 주파수를 높게 하는 것에 의해 트랜스와 그 밖의 디바이스를 소형에 함과 동시에, 대전력의 DC-DC 컨버터로서 각종의 전자기기의 전원으로서 사용된다.

일반적으로 상용 전원을 정류하면, 평활 회로로 흐르는 전류는 왜곡 파형이 되기 때문에, 전원의 이용 효율을 나타내는 역률이 문제가 될 정도로 감소된다.

또한, 이와 같은 왜곡 전류 파형으로 인해 발생하는 고조파를 억압하기 위한 대책이 필요하다.

따라서, 역률 개선을 도모한 관련 기술로서, 이른바 액티브 필터를 이용하는 방법이 알려져 있다(예를 들면 일본 특개평6-327246호(도 16) 참조).

이와 같은 액티브 필터의 기본 구성은, 예를 들면 도 16에 나타난다.

도 16을 참조하면, 상용 교류 전원(AC)에 브리지 정류 회로(Di)를 접속하고 있다. 이 브리지 정류 회로(Di)의 정극/음극 라인에 대해서 출력 커패시터(Cout) 가 병렬로 접속된다. 브리지 정류 회로(Di)의 정류 출력이 출력 커패시터(Cout)에 공급되고, 출력 커패시터(Cout)의 양단 전압으로서 DC 전압(Vout)을 얻을 수 있다. 이 DC 전압(Vout)은, 예를 들면 후단의 DC-DC 컨버터 등의 부하(110)에 입력 전압으로서 공급된다.

또한, 역률 개선을 위한 구성으로는, 도면에 도시된 바와 같이, 인덕터(L), 고속 리커버리형의 다이오드(D), 저항기(Ri), 스위칭 소자(Q), 및 승산기(111)를 구비한다.

인덕터(L)와 다이오드(D)는 브리지 정류 회로(Di)의 정극 출력 단자와 출력 커패시터(Cout)의 정극 단자 사이에서 서로 직렬로 접속된다.

저항기(Ri)는, 브리지 정류 회로(Di)의 음극 출력 단자(1차측 어스)와 출력 커패시터(Cout)의 음극 단자 사이에 삽입된다.

이 회로에서 스위칭 소자(Q)로서는 MOS-FET가 선택되고, 스위칭 소자(Q)는 인덕터(L)와 다이오드(D)의 접속점과 1차측 어스 사이에 삽입된다.

승산기(111)에 대해서는, 피드포워드 회로(feedforward circuit)로서, 전류 검출 라인(LI) 및 파형 입력 라인(Lw)이 접속되고, 피드백 회로로서 전압 검출 라인(LV)이 접속된다.

승산기(111)는, 전류 검출 라인(LI)을 통해 입력되는, 브리지 정류 회로(Di)의 음극 출력 단자로부터 흐르는 정류 전류의 레벨을 검출한다.

또한, 파형 입력 라인(Lw)으로부터 입력되는, 브리지 정류 회로(Di)의 정극 출력 단자로부터의 정류 전압의 파형을 검출한다. 즉, 상용 교류 전원(AC)으로부터 AC 입력 전압의 절대값을 검출한다.

또한, 승산기(111)는 전압 검출 라인(Lv)을 통해 입력되는 출력 커패시터(Cout) 양단의 DC 전압에 기초하여 DC 입력 전압의 변동 차분을 검출한다.

승산기(111)는 스위칭 소자(Q)를 구동하기 위한 구동 신호를 출력한다.

전류 검출 라인(LI)은 브리지 정류 회로(Di)의 음극 출력 단자를 통해 흐르는 정류 전류를 승산기(111)에 공급한다. 승산기(111)는 전류 검출 라인(LI)으로부터 입력되는 정류 전류의 레벨을 검출한다. 또한, 승산기(111)는 전압 검출 라인(Lv)을 통해 입력되는 출력 커패시터(Cout) 양단의 DC 전압(Vout)에 기초하여 DC 입력 전압의 변동 차분을 검출한다. 또한, 승산기(111)는, 파형 입력 라인(Lw)을 통해 입력되는, 브리지 정류 회로(Di)의 정극 출력 단자로부터의 정류 전류의 파형도 검출한다. 즉, 승산기(111)는 AC 입력 전압의 절대값을 검출한다.

승산기(111)는, 우선, 상술한 전류 검출 라인(LI)을 통해 검출되는 정류 전류 레벨과 전압 검출 라인(Lv)을 통해 검출되는 DC 입력 전압의 변동 차분을 서로 승산한다. 계속해서, 승산기(111)는, 승산 결과와 파형 입력 라인(Lw)을 통해 검출되는 AC 입력 전압의 파형으로부터, AC 입력 전압(VAC)의 파형과 동일한 파형을 갖는 전류 지령치(current command value)를 생성한다.

또한, 승산기(111)는 전류 지령치를 실제 AC 입력 전류 레벨(전류 검출 라인(LI)으로부터의 입력에 기초하여 검출됨)과 비교하고, 그들 사이의 차이에 따른 PWM(Pulse Width Modulation) 신호에 대해 PWM 제어를 수행하여, PWM 신호에 기초한 구동 신호를 생성한다. 그리고, 스위칭 소자(Q)는 이 드라이브 신호에 의해 스위칭 구동된다. 이 결과, AC 입력 전류는 AC 입력 전압과 동일 파형이 되도록 제어되고, 역률이 거의 1로 향상된다. 또한, 승산기에 의해 생성된 전류 지령치는 정류 평활 전압(rectified and smoothed voltage)의 변동 차분에 따라 그 진폭이 변화하도록 제어되기 때문에, 정류 평활 전압의 변동도 억제된다.

도 17의 (A)는, 도 16에 도시한 액티브 필터 회로에 입력되는 입력 전압(Vin) 및 입력 전류(Iin)을 나타내고 있다. 전압(Vin)은 브리지 정류 회로(Di)의 정류 출력으로서의 전압 파형에 대응하고, 전류(Iin)는 브리지 정류 회로(Di)의 정류 출력으로서의 전류 파형에 대응한다. 여기에서, 전류(Iin)의 파형은, 브리지 정류 회로(Di)의 정류 출력 전압(전압(Vin))과 같은 도통각으로 되어 있지만, 이것은, 상용 교류 전원(AC)으로부터 브리지 정류 회로(Di)로 흐르는 AC 입력 전류의 파형도, 전류(Iin)와 같은 도통각을 갖는다는 것을 나타낸다. 즉, 거의 1에 가까운 역률이 얻어진다.

또한, 도 17의 (B)는, 출력 커패시터(Cout)로 입력되고 출력 커패시터(Cout) 로부터 출력되는 에너지(전력)(Pchg)의 변화를 나타낸다. 출력 커패시터(Cout)는, 입력 전압(Vin)이 높을 때에 에너지를 저장하고, 입력 전압(Vin)이 낮은 때에 에너지를 방출하여, 출력 전력의 흐름을 유지한다.

도 17의 (C)는, 상기 출력 커패시터(Cout)에 대한 충방전 전류(Ichg)의 파형을 나타내고 있다. 이 충방전 전류(Ichg)는, 상기 도 17의 (B)의 입출력 에너지 (Pchg)의 파형과 동위상으로 되어 있는 것으로도 알 수 있는 것처럼, 에너지(Pchg)에 대한 출력 커패시터(Cout)의 축적/방출 동작에 대응하여 흐르는 전류이다.

상기 충방전 전류(Ichg)는, 입력 전류(Iin)와는 달리, AC 입력 전압의 제 2의 고조파와 거의 동일한 파형을 갖는다. 출력 커패시터(Cout)와의 사이의 에너지의 흐름으로 인해, 도 17의 (D)에 도시된 바와 같이 제 2의 고조파 성분에 리플 전압(Vdc)이 생긴다. 이 리플 전압(Vdc)은, 무효인 에너지 보존을 위해, 도 17의 (C)에 나타내는 충방전 전류(Ichg)에 대하여, 90°의 위상차를 갖는다. 출력 커패시터(Cout)의 규격은, 제 2의 고조파의 리플 전류와, 상기 제 2의 고조파의 리플 전류를 변조하는 부스트 컨버터 스위치로부터의 고주파 리플 전류의 처리를 고려하여 결정된다.

도 18은 도 16의 회로 구성에 기초하는 기본적인 제어 회로계를 포함하는 액티브 필터의 구성예를 나타낸다. 도 18에서 도 16과 동일한 부분에는 동일한 도면 부호를 병기하고 그 설명은 생략한다.

브리지 정류 회로(Di)의 정극 출력 단자와 출력 커패시터(Cout)의 정극 단자간에는, 스위칭 프리레귤레이터(115)가 마련된다. 이 스위칭 프리레귤레이터(115) 는, 도 16의 스위칭 소자(Q), 인덕터(L), 및 다이오드(D)에 의해 형성되는 부분과 동일하다.

승산기(111)를 포함하는 제어 회로계는 전압 오차 증폭기(112), 제산기(113), 제곱기(114)를 더 포함한다.

전압 오차 증폭기(112)에서는, 출력 커패시터(Cout)의 DC 전압(Vout)을, 분압 저항기(Rvo-Rvd)에 의해 분압하고 연산 증폭기(112a)의 비반전 입력에 입력한다. 연산 증폭기(112a)의 반전 입력에는 기준 전압(Vref)이 입력된다. 연산 증폭기(112a)는, 기준 전압(Vref)과 분압된 DC 전압(Vout) 사이의 오차에 따른 레벨의 전압을, 피드백 저항기(Rv1)와 커패시터(Cv1)에 의해 결정되어지는 이득(gain)에 의해 증폭하고, 증폭된 전압을 오차 출력 전압(Vvea)으로서 제산기(113)에 출력한다.

제곱기(114)에는, 이른바 피드포워드 전압(Vff)이 입력된다. 이 피드포워드 전압(Vff)은, 입력 전압(Vin)을 평균화 회로(116)(Rf11, Rf12, Rf13, Cf11, Cf12)에 의해 평균화하는 것에 의해 생성되는 출력(평균 입력 전압)이다. 제곱기(114)는 이 피드포워드 전압(Vff)을 제곱하고 결과 전압을 제산기(113)에 출력한다.

제산기(113)는 전압 오차 증폭기(112)로부터의 오차 출력 전압(Vvea)을, 제곱기(114)로부터 출력되는 평균 입력 전압의 제곱치에 의해 제산하고. 이 제산 결과로서의 신호를 승산기(111)에 출력한다.

즉, 제곱기(114), 제산기(113), 승산기(111)를 포함하는 시스템으로 전압 루프가 형성된다. 그리고, 전압 오차 증폭기(112)로부터 출력되는 오차 출력 전 압(Vvea)은, 승산기(111)에서 정류 입력 신호(Iac)에 의해 승산되기 이전에, 평균 입력 전압(Vff)의 제곱에 의해 제산된다. 이 회로에 의해, 전압 루프의 이득은 변경되지 않고, 평균 입력 전압(Vff)의 제곱으로서 일정하게 유지된다. 평균 입력 전압(Vff)은, 전압 루프에서 순방향으로 전송되는 개루프(loop) 향상의 기능을 갖는다.

승산기(111)에는, 상기 제산기(113)에 의해 오차 출력 전압(Vvea)을 제산한 결과로서의 출력과, 저항기(Rvac)를 통한 브리지 정류 회로(Di)의 정극 출력 단자(정류 출력 라인)의 정류 출력(Iac)이 입력된다. 도 18에서, 정류 출력은 전압이 아니라 전류(Iac)로서 나타내고 있다. 승산기(111)는 이들 입력을 서로 승산하여 전류 프로그래밍 신호(승산기 출력 신호)(Imo)를 생성하고 출력한다. 상기 신호(Imo)는 도 16의 전류 지령치에 상당한다. 전류 프로그래밍 신호의 평균 진폭을 변경하는 것에 의해 출력 전압(Vout)을 제어한다. 구체적으로는, 전류 프로그래밍 신호의 평균 진폭의 변화에 의존하는 PWM 신호가 생성되고, 이 PWM 신호에 기초한 구동 신호에 의해 스위칭 구동이 수행된다. 이렇게 하여, 출력 전압(Vout)의 레벨이 제어된다.

따라서, 전류 프로그래밍 신호는 입력 전압과 출력 전압을 제어하기 위한 평균 진폭의 파형을 갖는다. 액티브 필터는 출력 전압(Vout)뿐만 아니라 입력 전압(Vin)도 제어한다. 피드포워드 회로에서 전류 루프가 정류 라인 전압에 기초하여 프로그램된다고 말할 수 있기 때문에, 후단의 컨버터(부하(110))로의 입력은 저항성 입력이다.

도 19는 도 16의 구성에 기초한 액티브 필터를 후단의 구성으로서의 전류 공진형 컨버터에 결합하는 것에 의해 얻어지는 전원 회로의 구성예를 도시한다. 도 19의 전원 회로는, AC 입력 전압(VAC)으로서 나타내어지는 85 내지 264V의 상용 AC 전원 입력 레벨에 적합하며, 300W 내지 0W의 부하 전력(Po)의 가변 범위에 적합한 구성을 채용한다. 전류 공진형 컨버터는 타려식의 하프 브리지 결합 시스템(separately-excited half-bridge connection system)에 기초한 구성을 채용한다.

도 19의 전원 회로에 있어서, 도시된 결합 구조에 기초하여, 상용 교류 전원선(AC)에 대해, 두 개의 라인 필터 트랜스(LFT)와 세 개의 어크로스 커패시터(across-line capacitors; CL)로 이루어지는 커먼 모드 노이즈 필터가 마련되고, 커먼 모드 노이즈 필터의 후단에 브리지 정류 회로(Di)가 접속된다.

브리지 정류 회로(Di)의 정류 출력 라인은, 하나의 초크 코일(LN)과 두 개의 필터 커패시터(필름 커패시터)(CN, CN)를 도면에 도시된 바와 같이 서로 결합하는 것에 의해 얻어지는 노말 모드 노이즈 필터(125)에 접속된다.

브리지 정류 회로(Di)의 정극 출력 단자는, 초크 코일(LN), 파워 초크 코일(CPC)의 인덕터(Lpc), 및 고속 리커버리형의 정류 다이오드(D20)의 직렬 접속을 통해 평활 커패시터(Ci)의 정극 단자에 결합된다. 이 평활 커패시터(Ci)는 도 16 및 도 17의 출력 커패시터(Cout)에 상당한다. 파워 초크 코일(PCC)의 인덕터(Lpc)와 다이오드(D20)는 도 16에 도시된 인덕터(L)와 다이오드(D)에 각각 상당한다.

정류 다이오드(D20)는 커패시터(Csn)와 저항기(Rsn)의 직렬 접속에 의해 형 성되는 RC 스너버(snubber) 회로에 병렬 접속된다.

스위칭 소자(Q3)는 도 16의 스위칭 소자(Q)에 상당한다. 구체적으로는, 액티브 필터에서 스위칭 소자의 실제 구현을 위해, 이 회로의 스위칭 소자(Q3)는, (저항기(R3)를 통해), 파워 초크 코일(Lpc)과 고속 리커버리형의 정류 다이오드(D20)의 접속 노드와 1차측 어스 사이에 마련된다.

스위칭 소자(Q3)로서 MOS-FET가 선택된다.

역률/출력 전압 제어용 IC(120)는 역률이 1에 가까워지도록 역률을 향상시키는 액티브 필터의 동작을 제어하기 위한 집적 회로(IC)이다.

역률/출력 전압 제어용 IC(120)는 승산기, 제산기, 전압 오차 증폭기, PWM 제어 회로, 및 스위칭 소자를 스위칭 구동하기 위한 구동 신호를 출력하는 구동 회로를 포함한다. 도 18에 도시된 승산기(111), 전압 오차 증폭기(112), 제산기(113) 및 제곱기(114)와 등가의 회로계가 이 역률/출력 전압 제어용 IC(120)에 포함된다.

평활 커패시터(Ci) 양단의 전압(정류 평활 전압(Ei))을 분압 저항기(R5 및 R6)에 의해 제산한 결과로서의 전압이 역률/출력 전압 제어용 IC(120)의 단자(T1)에 입력되도록 피드백 회로가 형성된다.

또한, 피드포워드 회로로서, 분압 저항기(R1 및 R2)의 직렬 회로가 브리지 정류 회로(Di)의 정극 출력 단자와 1차측 어스 사이에 마련된다. 분압 저항기(R1 및 R2) 사이의 접속 노드는 단자(T5)에 접속된다. 이렇게 하여, 브리지 정류 회로(Di)로부터의 정류 출력이 단자(T5)에 입력된다. 이와 같이, 피드포워드 회로는 도 16의 전류 검출 라인(LI)과 등가의 라인으로서 형성된다.

역률/출력 전압 제어용 IC(120)용의 동작 전원이 단자(T4)에 공급된다. 구체적으로는, 파워 초크 코일(PCC)의 인덕터(Lpc)에 트랜스 결합된 권선(N5)에서 교류 전압이 여기된다. 여기된 교류 전압은 다이오드(D11)와 커패시터(C11)로 이루어진 반파 정류 회로에 의해 낮은 DC 전압으로 변환되고, 이 DC 전압은 단자(T4)에 입력된다.

단자(T)는 시동 저항기(Rs)를 통해 브리지 정류 회로의 정극 출력 단자에 결합된다. 상용 교류 전원(AC)이 인가되어 전원 회로가 활성화되면, 브리지 정류 회로(Di)의 정극 출력 단자로부터 얻어지는 정류 출력은 시동 저항기(Rs)를 통해 단자(T)에 공급된다. 역률/출력 전압 제어용 IC(120)는 이렇게 공급된 정류 출력을 그 시동 전원으로 사용하여 동작을 시작하게 된다.

단자(T3)로부터, 스위칭 소자를 구동하기 위한 구동 신호(게이트 전압)가 스위칭 소자(Q3)의 게이트로 출력된다.

스위칭 소자(Q3)는 인가되는 구동 신호에 응답하여 스위칭 동작을 구현한다.

스위칭 소자(Q3)의 소스와 1차측 어스 사이에 저항기(R3)가 마련되고, 스위칭 소자(Q3)의 소스와 저항기(R3) 사이의 접속 노드는 단자(T2)에 연결된다. 저항기(R3)는 스위칭 소자(Q3)를 통해 흐르는 과전류를 전압으로서 검출하기 위한 것이다. 과전류에 대응하는 레벨을 갖는 전압이 단자(T2)를 통해 검출되면, 역률/출력 전압 제어용 IC(120)는 스위칭 소자(Q3)의 스위칭 동작을 정지시키는 동작과 같은 보호 동작을 수행한다.

스위칭 소자(Q3)의 스위칭 구동은, 도 16 및 도 17을 참조로 상기 설명된 것 과 같이, 정류 출력 전류의 도통각(conduction angle)이 정류 출력 전압 파형의 도통각과 거의 같아지도록, PWM 제어에 기초한 구동 신호에 의해 구현된다. 정류 출력 전류 파형의 도통각이 정류 출력 전압의 도통각과 거의 같아지는 상태는 사용 교류 전원(AC)으로부터 흐르는 AC 입력 전류의 도통각이 AC 입력 전압(VAC)의 도통각과 거의 같아지는 상태와 등가이며, 결과적으로, 역률이 거의 1이 되도록 제어된다. 즉, 역률 향상이 달성된다.

상기의 구성을 갖는 실제 액티브 필터의 역률 향상 동작이 도 20 및 도 21을 참조로 설명될 것이다.

도 20은 부하 변동에 따른 스위칭 소자(Q3)의 스위칭 동작과 파워 초크 코일(PCC)의 인덕터(Lpc)를 통해 흐르는 전류(I1)를 도시한다. 도 20의 (A)는 경부하인 경우의 동작을 도시한다. 도 20의 (B)는 중간 부하인 경우의 동작을 도시한다. 도 20의 (C)는 중부하(heavy load)인 경우의 동작을 도시한다.

도 20의 (A) 내지 (C)의 비교로부터 명확한 바와 같이, 스위칭 주기가 일정하게 유지되는 동안, 부하가 중부하가 될수록, 스위칭 소자(Q3)의 스위칭 동작에서의 ON 기간은 길어진다. 즉, PWM 제어에 기초한 스위칭 구동이 구현된다.

이 스위칭 동작에 따르면, 경부하인 경우, 전류(I1)는, 전류(I1)가 흐르지 않는 기간이 존재하는 불연속 모드로 흐른다. 중간 부하 조건하에서, 전류(I1)는 임계 모드(critical mode)로 흐른다. 중부하 범위에서는, 연속 모드로 흐른다. 이와 같은 전류(I1)의 동작 모드의 천이는 인덕터(Lpc)의 선택에 의존한다. 실제 회로를 AC 100V 시스템의 상용 AC 전원 입력에 대해 적합하게 동작시키기 위해서는, 예를 들면, 140μＨ의 인덕턴스를 갖는 인덕터(Lpc)가 선택된다. 부하 조건에 따라 인덕터(Lpc)를 통해 평활 커패시터(Ci)로 흐르는 전류(I1)를 이렇게 조정함으로써, AC 입력 전압(VAC)의 레벨 변동과 부하 변동에 대해 정류 평활 전압(Ei)이 안정화될 수 있다. 도 19의 회로에 있어서, 정류 평활 전압은 85 내지 264V의 AC 입력 전압(VAC)의 범위에 대해 380V로 일정하게 유지된다. 정류 평활 전압(Ei)은 평활 커패시터(Ci) 양단의 전압이며, 도 18의 전압(Vout)에 상당한다. 상기 전압(Ei)은 후단의 전류 공진형 컨버터에 대한 DC 입력 전압으로서 기능한다.

도 21은 AC 입력 전압(VAC)과의 비교에 기초한 AC 입력 전류(IAC)와 정류 평활 전압(Ei)의 파형을 도시한다. 도 21의 이들 파형은 AC 입력 전압(VAC)이 100V일 때에 실험 결과로서 얻어졌다.

도 21에 도시된 바와 같이, 100V의 AC 입력 전압(VAC)의 입력에 따른 AC 입력 전류(IAC)는 AC 입력 전압(VAC)의 도통 기간에 거의 대응하는 도통 기간을 갖는다. 즉, 역률 향상이 달성된다.

역률 향상과 더불어, 정류 평활 전압(Ei)의 380V의 평균값으로의 안정화가 나타난다. 실제 정류 평활 전압(Ei)의 파형은 도 21에 도시된 바와 같이 380V에 대해 10 Vp-p의 리플 변동을 갖는다.

액티브 필터의 후단에 있는 전류 공진형 컨버터는 DC 입력 전압으로서 정류 평활 전압(Ei)을 공급받고, 젼력 변환을 위한 스위칭 동작을 수행한다. 전류 공진형 컨버터는 도면에 도시된 바와 같이 두 개의 트랜지스터 스위칭 소자(Q1 및 Q2)를 포함한다. 스위칭 소자(Q1 및 Q2)는 스위칭 소자(Q1)가 하이측에 있고 스위칭 소자(Q2)가 로우측에 있도록 서로 하프 브리지 접속된다. 스위칭 소자(Q1 및 Q2)는 정류 평활 전압(Ei)(DC 입력 전압)에 병렬 접속된다. 즉, 하프 브리지 접속 시스템에 기초한 전류 공진형 컨버터가 형성된다.

이 전류 공진형 컨버터는 타려식이고, 따라서, 스위칭 소자(Q1 및 Q2)로서 MOS-FET가 사용된다.

클램프 다이오드(DD1 및 DD2)는 이들 스위칭 소자(Q1 및 Q2)에, 각각, 병렬 접속되고, 이것에 의해 스위칭 회로를 형성한다. 이들 클램프 다이오드(DD1 및 DD2)는 스위칭 소자(Q1 및 Q2)가 오프 상태에 있을 때 역방향 전류의 경로를 형성한다.

스위칭 소자(Q1 및 Q2)는 발진 및 구동 회로(2)에 의해 적절한 스위칭 주파수로 스위칭 구동되어, 교대적으로 턴온 및 턴오프하게 된다. 발진 및 구동 회로(2)는 2차측 DC 출력 전압(Eo)의 레벨에 따라 제어 회로(1)에 의해 수행되는 제어에 기초하여 스위칭 주파수를 변화시키도록 동작하고, 이것에 의해, 2차측 DC 출력 전압(Eo)을 안정화시킨다.

스위칭 소자(Q1 및 Q2)의 스위칭 출력을 1차측에서 2차측으로 전송하기 위해서 절연 컨버터 트랜스(PIT)가 마련된다.

절연 컨버터 트랜스(PIT)의 1차 권선(N1)의 한 단부는 직렬 공진형 커패시터(C1)를 통해 스위칭 소자(Q1 및 Q2) 사이의 접속 노드(스위칭 출력 노드)에 접속되고, 나머지 한 단부는 1차측 어스에 접속된다. 직렬 공진형 커패시터(C1)의 커패시턴스와 1차 권선(N1)의 누설 인덕턴스(L1)는 직렬 공진형 회로를 형성한다. 이 직렬 공진형 회로는 스위칭 소자(Q1 및 Q2)로부터의 스위칭 출력을 제공받아 공진 동작을 수행한다. 이렇게 하여, 스위칭 소자(Q1 및 Q2)로 형성된 스위칭 회로의 동작으로서 전류 공진형 동작이 얻어진다.

절연 컨버터 트랜스(PIT)의 2차측에 2차 권선(N2)이 감겨진다.

2차 권선(N2)은 도면에 도시된 바와 같이 중앙 탭(center tap)을 구비하며, 이 중앙 탭은 2차측 어스에 접속된다. 또한, 도시한 바와 같이 정류 다이오드(Do1 및 Do2)와 평활 커패시터(Co)가 마련되어 양파 정류 회로(double-wave rectifier circuit)를 형성한다. 이렇게 하여, 평활 커패시터(Co) 양단 전압으로서 2차측 DC 출력 전압(Eo)이 얻어진다. 2차측 DC 출력 전압(Eo)은 부하(도시되지 않음)에 제공되고, 제어 회로(1)에 대한 검출 전압으로서 분기되어 입력된다. 제어 회로(1)는 입력되는 2차측 DC 출력 전압(Eo)의 레벨에 따른 제어 신호를 발진 및 구동 회로(2)에 공급한다. 발진 및 구동 회로(2)는 제어 신호에 따라 2차측 DC 출력 전압(Eo)이 안정화되도록 스위칭 주파수를 변화시키면서 스위칭 소자(Q1 및 Q2)를 구동한다. 즉, 스위칭 주파수 제어 시스템에 기초한 안정화가 수행된다.

도 22는, AC→DC 전력 변환 효율(종합 효율), 역률, 및 정류 평활 전압(Ei)의 각 특성을 부하의 함수로서 나타내고 있다. 이 도면에서는, AC 입력 전압(VAC) 이 100V인 경우(AC 100V 시스템)의 300Ｗ∼0Ｗ의 부하 전력(Po)의 변동에 대한 특성을 나타내고 있다. 또한, 도 23은, AC 입력 전압(VAC)의 함수로서, AC→DC 전력 변환 효율(종합 효율), 역률, 및 정류 평활 전압(Ei)의 각 특성을 나타내고 있다. 이 도면에서는, 부하 전력(Po)=300Ｗ로 일정한 부하 조건하에서의, 85V∼264V의 AC 입력 전압(VAC)의 변동에 대한 특성을 나타내고 있다.

우선, 도 22를 참조하면, AC→DC 전력 변환 효율(ηAC→DC)은, 부하 전력(Po)이 중부하의 조건이 됨에 따라서 저하한다. 반면, 동일한 부하 조건하에서 AC 입력 전압(VAC)이 변하는 경우, 도 23에 도시된 바와 같이, AC 입력 전압(VAC) 의 레벨이 높아짐에 따라, 효율(ηAC→DC)은 높아진다.

300W의 부하 전력(Po)의 부하 조건하에서 실제 회로로부터 다음의 실험 결과가 얻어졌다: AC 입력 전압(VAC)이 100V인 경우, ηAC→DC는 약 83.0％였고; 230V인 경우에는, ηAC→DC는 약 89.0％였다.

도 22로 다시 돌아가면, 역률(PF)은 부하 전력(Po)의 변동에 대해 거의 일정하게 되는 특성을 나타낸다. 또한, 도 23에 도시된 바와 같이, 역률(PF)은 전압(VAC)이 높아짐에 따라 약간 감소되는 경향이 있지만 AC 입력 전압(VAC)의 변동에 대해 거의 일정한 것으로 간주될 수도 있다.

300W의 부하 전력(Po)의 부하 조건하에서 실제 회로로부터 다음의 실험 결과가 얻어졌다: AC 입력 전압(VAC)이 100V인 경우 역률(PF)은 약 0.96이었고; AC 입력 전압(VAC)이 230V인 경우 역률(PF)은 약 0.94였다.

정류 평활 전압(Ei)에 관해서는, 도 22 및 도 23에 도시된 바와 같이, 부하 전력(Po)의 변동 및 AC 입력 전압(VAC)의 변동 둘 다에 대해 항구성(constancy)이 나타난다.

상기 설명으로부터 명확한 바와 같이, 도 19의 전원 회로는, 도 16 및 도 17 에 도시된 과거에 공지된 액티브 필터를 구비한다. 역률 향상은 이러한 구성의 채택을 통해 의도된다.

그러나, 도 19의 구성을 갖는 전원 회로는 다음과 같은 문제점을 갖는다.

구체적으로는, 도 19의 전원 회로의 전력 변환 효율은, 도 19에도 도시된 바와 같이, 전단(former-stage)의 액티브 필터의 AC→DC 전력 변환 효율과 후단의 전류 공진형 컨버터의 DC→DC 전력 변환 효율간의 종합의 결과로서 얻어진다.

즉, 도 19의 회로의 종합 전력 변환 효율은 이들 전력 변환 효율의 승산의 결과로부터 얻어지고, 그만큼 낮은 값으로 되는 경향이 있다.

도 19의 회로의 실험에 따르면, 액티브 필터에 대응하는 부분의 AC→DC 전력 변환 효율(ηAC→DC)은 AC 입력 전압(VAC)이 100V일 때 약 88.5%였고, 230V일 때 약 95%였다. 또한, 전류 공진형 컨버터의 DC→DC 전력 변환 효율(ηDC→DC)은 부하 전력(Po)이 300W이고 정류 평활 전압(Ei)이 380V일 때 약 94%였다.

따라서, 앞서 설명한 바와 같이, 도 19의 회로의 전체 AC→DC 전력 변환 효율(ηAC→DC)은 AC 입력 전압(VAC)이 100V일 때 약 83.0%로 감소되고, 230V일 때 약 89.0%로 감소된다.

또한, 액티브 필터 회로가 하드 스위칭 동작을 수행하기 때문에, 노이즈 발생 정도는 상당히 크고, 이것에 의해 상대적으로 심각한 노이즈의 억제 대책이 필요하게 된다.

따라서, 도 19에 도시된 회로에서, 두 개의 라인 필터 트랜스(line-filter transformers)와 세 개의 어크로스 커패시터로 형성되는 노이즈 필터가 상용 교류 전원(ac)의 라인에 마련된다. 즉, 적어도 두 단의 필터가 사용된다.

또한, 정류 출력 라인은 하나의 초크 코일(LN)과 두 개의 필터 커패시터(CN)로 이루어지는 노말 모드 노이즈 필터를 구비한다. 또한, 정류용의 고속 리커버리형의 다이오드(D20)에 대해 RC 스너버 회로가 마련된다.

이와 같이, 실제 회로는 상당히 많은 수의 부품으로 형성되는 대노이즈 대책을 필요로 하고, 이것에 의해 비용이 상승하고 전원 회로 기판의 실장 면적이 더 커지게 된다.

또한, 범용 IC로서의 역률/출력 전압 제어용 IC(120)에 의해 동작되는 스위칭 소자(Q3)의 스위칭 주파수는 60㎑로 고정되지만, 후단의 전류 공진형 컨버터의 스위칭 주파수는 80㎑ ∼200㎑의 범위에서 가변한다. 이와 같이 두 스위칭 소자의 스위칭 타이밍이 서로 독립적이기 때문에, 두 소자의 스위칭 동작으로 인해 1차측 어스 전위가 서로 간섭하게 되어, 불안정하게 되고, 예를 들면 이상 발진이 발생하게 된다. 이것에 의해, 회로 설계가 어렵게 되고 신뢰성이 떨어지는 등의 문제점이 발생하게 된다.

상기의 문제점을 고려하여, 본 발명의 일 실시예는 다음의 구성을 갖는 스위칭 전원 회로를 제공한다.

구체적으로는, 스위칭 전원 회로는 AC 전압을 제공받아 정류 평활 전압을 생성하는 정류 평활 유닛과, DC 입력 전압으로서 상기 정류 평활 전압을 제공받아 스위칭을 수행하는 스위칭 소자를 포함하는 스위칭 유닛, 및 상기 스위칭 소자를 스 위칭 구동하는 스위칭 구동 유닛을 포함한다.

또한, 상기 스위칭 전원 회로는 적어도 1차 권선과 2차 권선이 내부에 감겨진 절연 컨버터 트랜스를 포함한다. 1차 권선은 스위칭 유닛의 스위칭 동작으로부터 발생하는 스위칭 출력을 제공받는다. 1차 권선에서 얻어진 스위칭 출력은 2차 권선에서 교류 전압을 유도한다. 절연 컨버터 트랜스는 중간 부하로 간주되는 소정의 부하 조건의 범위에서도 적정한 제로 전압 스위칭이 보장될 수 있을 정도의 1차측과 2차측의 결합 계수가 설정되는 구조를 갖는다.

또한, 스위칭 전원 회로는, 적어도 1차측 병렬 공진 커패시터의 커패시턴스와 절연 컨버터 트랜스의 1차 권선을 포함하는 누설 인덕턴스로 이루어지는 1차측 병렬 공진 회로를 포함한다. 1차측 병렬 공진 회로는 스위칭 유닛의 동작으로서 전압 공진형 동작을 제공한다.

또한, 스위칭 전원 회로는 2차측 직렬 공진 커패시터를 절연 컨버터 트랜스의 2차 권선에 직렬 접속하는 것에 의해 발생하며, 2차측 직렬 공진 커패시터의 커패시턴스와 2차 권선을 포함하는 누설 인덕턴스 성분으로 형성되는 2차측 직렬 공진 회로를 포함한다.

또한, 스위칭 전원 회로는 절연 컨버터 트랜스의 2차 권선에서 유도되는 교류 전압을 제공받으며, 정류 동작을 수행하여 2차측 DC 출력 전압을 생성하는 2차측 직류 출력 전압 생성 유닛을 포함한다.

또한 전원 회로는, 스위칭 출력 피드백 동작으로서, 스위칭 유닛의 스위칭 동작으로 인해 1차 권선에서 발생하는 스위칭 출력 전류가 전력으로서 재생되고 정 류 평활 유닛을 형성하는 평활 커패시터에 피드백되는 동작을 적어도 수행하는 역률 개선 유닛을 포함한다. 역률 개선 유닛은, 역률 개선 스위칭 소자의 사용에 의해, 스위칭 출력 피드백에 응답하여 정류 평활 유닛의 정류 동작으로부터 발생하는 정류 전류를 단속적으로 차단한다.

본 명세서에서 결합 계수라는 용어는 전자기 결합도를 나타낸다. 1의 계수가 가장 높은 결합도에 대응하고, 0의 계수가 가장 낮은 결합도(비결합 상태)에 대응한다.

본 발명의 일 실시예에 따른 상기 상술된 구성을 갖는 전원 회로는 1차측 전압 공진형 컨버터와 2차측 직렬 공진 회로를 포함하는 스위칭 컨버터로서 기본 구성을 채택한다. 또한, 역률 개선을 달성하기 위해서, 스위칭 소자의 스위칭 출력에 응답하여 절연 컨버터 트랜스의 1차 권선에서 얻어지는 전류(스위칭 출력 전류)가 전력으로서 재생되어 정류 전류 경로(정류 평활 전압을 생성하기 위한 평활 커패시터)에 피드백되고, 역률 개선 스위칭 소자는 피드백 전압으로 인한 정류 전류에 대한 스위칭을 수행한다.

이러한 구성에 의해, 역률 개선 회로를 포함하는 전원 회로를 구성함에 있어서, DC 입력 전압을 안정화시키기 위한 액티브 필터를 스위칭 컨버터에 제공할 필요가 없어진다.

발명을 실시하기 위한 최선의 형태

도 1은, 본 발명을 실시하기 위한 최선의 형태(이하, 실시예라고도 한다)에 있어서, 제 1의 실시예로서의 스위칭 전원 회로의 구성예를 나타내는 회로도이다. 도 1의 전원 회로는, 그 기본 구성으로서 싱글 엔드 방식에 의한 전압 공진형 스위칭 컨버터를 포함한다.

도 1의 스위칭 전원 회로에 있어서는, 먼저, 상용 교류 전원(AC)의 라인에 대해, 하나의 커먼 모드 초크 코일(CMC)와, 2개의 어크로스 커패시터(CL)가 마련된다. 커먼 모드 초크 코일(CMC) 및 어크로스 커패시터(CL, CL)에 의해, 상용 교류 전원(AC)의 라인에 중첩되는 커먼 모드의 노이즈를 제거하는 노이즈 필터가 형성된다.

AC 입력 전압(VAC)은 4개의 저속형의 정류 소자(다이오드)를 브리지 접속하는 것에 의해 형성되는 브리지 정류 회로(Di)에 의해 정류되고, 그 정류 출력은 평활 커패시터(Ci)에 충전된다. 이것에 의해 평활 커패시터(Ci)의 양단 전압으로서 정류 평활 전압(Ei)이 얻어진다. 정류 평활 전압(Ei)은 AC 입력 전압(VAC)의 레벨과 동일한 레벨을 갖는다. 이 정류 평활 전압(Ei)은, 후단의 스위칭 컨버터를 위한 DC 입력 전압으로 기능한다.

본 실시예에 있어서, 브리지 정류 회로(Di)의 정극 출력 단자와 평활 커패시터(Ci)의 정극 단자 사이의 라인에는, 역률 개선 회로(10)가 개재하여 설치된다. 이 역률 개선 회로(10)의 구성 및 동작에 관해서는 후술한다.

도 1에 있어서, 상기 정류 평활 전압(Ei)을 DC 입력 전압으로서 공급받고 스위칭 동작을 행하는 스위칭 컨버터는, 예를 들면 하나의 트랜지스터의 스위칭 소자(Q1)를 포함하는 싱글 엔드 방식의 전압 공진형 컨버터로서 형성된다. 본 실시예에 있어서, 스위칭 소자로서 고내압의 MOS-FET가 선택된다. 본 실시예의 전압 공진 형 컨버터는 발진 및 구동 회로(2)가 스위칭 소자를 스위칭 구동하는 타려식(separate excitation system)에 기초하여 구동된다.

발진 및 구동 회로(2)로부터 출력되는 스위칭 구동 신호(전압)은 스위칭 소자(Q1)의 게이트에 인가된다.

스위칭 소자(Q1)의 드레인은 후술될 절연 컨버터 트랜스(PIT)의 1차 권선(N1)의 감기 시작 단부에 결합된다. 1차 권선(N1)의 감기 끝 단부는 역률 개선 회로(10)의 후술될 고주파 초크 코일(L10)을 통해 평활 커패시터(Ci)의 정극 단자에 결합된다. 즉, 본 실시예에 있어서, 스위칭 소자(Q1)에 직렬 접속된 1차 권선(N1)을 통해 DC 입력 전압(Ei)이 스위칭 소자(Q1)에 제공된다. 스위칭 소자(Q1)의 소스는 1차측 어스에 결합된다.

스위칭 소자(Q1)로서 MOS-FET가 선택되기 때문에, 도면에 도시된 바와 같이, 스위칭 소자(Q1)는, 스위칭 소자(Q1)의 소스와 드레인 사이에 바디 다이오드가 병렬로 접속되도록 하여 바디 다이오드(DD)를 내장한다. 바디 다이오드(DD)의 아노드는 스위칭 소자(Q1)의 소스에 접속되고, 그 캐소드는 스위칭 소자(Q1)의 드레인에 접속된다. 바디 다이오드(DD)는, 스위칭 소자(Q1)의 ON/OFF 동작(스위칭 동작)에 의해 기인하는, 스위칭 전류의 경로를 역방향으로 형성한다.

또한, 스위칭 소자(Q1)의 드레인과 소스 사이의 채널에 1차측 병렬 공진 커패시터(Cr)가 병렬로 접속된다.

절연 컨버터 트랜스의 1차 권선(N1)의 누설 인덕턴스와 1차측 병렬 공진 커패시터(Cr)의 커패시턴스는 스위칭 소자(Q1)를 통해 흐르는 스위칭 전류에 대한 1 차측 병렬 공진 회로(전압 공진 회로)를 형성한다. 이 1차측 병렬 공진 회로의 공진 동작은 스위칭 소자(Q1)의 스위칭 동작으로서 전압 공진형 동작을 제공한다. 이 동작으로 인해, 스위칭 소자(Q1) 양단의 전압(V1)(드레인과 소스 사이의 전압)은 스위칭 소자(Q1)의 오프 기간 동안 사인파의 공진 펄스 전압 파형을 갖는다.

예를 들면 타려식에 의해 스위칭 소자(Q1)를 구동시키기 위해, 발진 및 구동 회로(2)는 발진 회로와 이 발진 회로로 인해 얻어지는 발진 신호에 기초하여 MOS-FET를 스위칭 구동하기 위한 게이트 전압인 드라이브 신호를 생성하고, 구동 신호를 스위칭 소자(Q10의 게이트에 인가한다. 이렇게 하여, 스위칭 소자(Q1)는 구동 신호의 주기에 따른 스위칭 주파수에 따라 온/오프 동작을 연속적으로 수행한다. 즉, 스위칭 소자(Q1)는 스위칭 동작을 수행한다.

절연 컨버터 트랜스(PIT)는, 1차측과 2차측을 DC 전송의 관점에서 절연한 상태에서, 1차측 스위칭 컨버터로부터의 스위칭 출력을 2차측에 전송한다.

도 2는, 도 1의 전원 회로가 구비한 절연 컨버터 트랜스(PIT)의 구조예를 나타내는 단면도이다.

도 2에 도시된 바와 같이, 절연 컨버터 트랜스(PIT)는, 페라이트재에 의한 E자 형상 코어(CR1, CR2)를 서로의 자각(magnetic legs)이 대향하도록 조합시킨 EE 형 코어(EE자형 코어)를 구비한다.

그리고, 1차측과 2차측의 권선부(winding parts)가 서로 독립하는 분할 형상을 가지며, 수지 등에 의해 형성되는 보빈(B)이 마련된다. 1차 권선(N1)은 보빈(B)의 하나의 권선부에 감겨진다. 2차 권선(N2)은 나머지 하나의 권선부에 감겨진다.

이와 같이 1차 및 2차 권선이 주위에 감겨진 보빈(B)은 EE자형 코어(CR1, CR2)에 끼워져서, 상이한 권선 영역의 1차측과 2차측 권선이 EE자형 코어의 중앙 레그 둘레에 감겨지는 상태로 된다. 이와 같이 하여, 절연 컨버터 트랜스(PIT)의 전체 구조가 완성된다.

EE자형코어의 중앙 레그에 있어서, 예를 들면 약 1.6㎜ 이상의 갭 길이를 갖는 갭(G)이 도면에 도시된 바와 같이 형성된다. 이렇게 하여, 결합 계수(k)가 예를 들면 약 0.75인 소결합 상태가 얻어진다. 즉, 종래 기술인 도 19에 도시된 전원 회로의 절연 컨버터 트랜스(PIT)와 비교하여, 도 1의 절연 컨버터 트랜스(PIT)에서의 소결합의 정도가 더 높다. 상기 갭(G)은 EE자형 코어(CR1 및 CR2)의 중앙 레그를 그 각각의 두 개의 바깥쪽 레그보다 더 짧게 설정하는 것에 의해 형성될 수 있다.

상기 설명한 바와 같이, 절연 컨버터 트랜스(PIT)의 1차 권선의 한 단부는 스위칭 소자(Q1)의 드레인에 접속된다. 이와 같이 하여, 스위칭 소자(Q1)로부터의 스위칭 출력이 1차 권서(N1)에 전송되고, 따라서 1차 권선(N1)에서 교류 전압이 발생한다.

절연 컨버터 트랜스(PIT)의 2차측에서는, 1차 권선(N1)에 의해 유도되는 교류 전압이 2차 권선(N2)에서 생성된다.

2차 권선(N2)에 대해서는 2차측 직렬 공진 커패시터(C2)가 직렬 접속된다. 이렇게 하여, 2차 권선(N2)의 누설 인덕턴스(L2)와 2차측 직렬 공진 커패시터(C2)의 커패시턴스는 2차측 직렬 공진 회로를 형성한다. 이 2차측 직렬 공진 회로는 후술될 2차측 정류 회로의 정류 동작과 관련하여 공진 동작을 수행한다. 이렇게 하 여, 2차 권선(N2)을 통해 흐르는 2차 권선 전류는 사인파형을 갖게 된다. 즉, 전류 공진형 동작이 2차측에서 달성된다.

본 실시예의 2차측 정류 회로는 두 개의 정류 다이오드(Do1 및 Do2)와 하나의 평활 커패시터(Co)를, 상술한 바와 같이 2차측 직렬 공진 커패시터(C2)가 직렬 접속된 2차 권선(N2)에 결합하는 것에 의해 배전압 반파 정류 회로로서 형성된다. 배전압 반파 정류 회로의 접속 구조는 다음과 같다. 2차 권선(N2)의 감기 시작 단부는 2차측 직렬 공진 커패시터(C2)를 통해 정류 다이오드(Do1)의 아노드와 정류 다이오드(Do2)의 캐소드에 접속된다. 정류 다이오드(Do1)의 캐소드는 평활 커패시터(Co)의 정극 단자에 접속된다. 2차측 어스에는, 2차 권선(N2)의 감기 시작 단부와, 정류 다이오드(Do2)의 아노드, 및 평활 커패시터(Co)의 음의 전극이 접속된다.

이렇게 형성된 배전압 반파 정류 회로의 정류 동작은 다음과 같다.

2차 권선에서 얻어지는 교류 전압의 한 극성에 대응하는 반주기의 기간에 있어서, 정류 다이오드(Do2)에 순방향 전압이 인가되어 정류 다이오드(Do2)는 도통하고, 이것에 의해 2차측 직렬 공진 커패시터(C2)를 정류 전류로 충전하는 동작을 수행하게 된다. 이렇게 하여, 2차측 직렬 공진 커패시터(C2)의 양단에 2차 권선(N2)에서 유도되는 교류 전압의 레벨과 동일한 레벨을 갖는 전압이 생성된다. 2차 권선에서 얻어지는 교류 전압의 나머지 한 극성에 대응하는 반주기의 기간에 있어서, 정류 다이오드(Do1)는 순방향 전압을 제공받아 도통하게 된다. 이 때 평활 커패시터(Co)는 2차 권선 전압과 2차측 직렬 공진 커패시터(C2) 양단 전압을 중첩하여 생기는 전위에 의해 충전된다.

이렇게 하여, 평활 커패시터(Co) 양단에, 2차 권선(N2)에서 유도되는 교류 전압의 레벨의 두배의 레벨과 동일한 레벨을 갖는 2차측 DC 출력 전압이 생성된다. 이 정류 동작에 있어서, 평활 커패시터(C))의 충전은 2차 권선(N2)에서 여기되는 교류 전압의 한 극성의 반주기의 기간에서 수행된다. 즉, 배전압 반파 정류로서의 정류 동작이 수행된다.

이 2차측 DC 출력 전압(Eo)은 부하에 제공된다. 또한, 상기 전압(Eo)은 분기되어 검출 전압으로서 제어 회로(1)로 출력된다.

제어 회로(1)는 입력되는 2차측 DC 출력 전압(Eo)의 레벨 변화에 따른 검출 출력을 발진 및 구동 회로(2)에 제공한다. 발진 및 구동 회로(2)는, 제어 회로(1)로부터 입력되는 검출 출력에 따른 한 스위칭 주기 내의 TON 및 TOFF 기간 사이의 스위칭 주파수 또는 시비율(도통각)을 가변하도록 하여, 스위칭 소자(Q1)를 구동한다. 이 동작은 2차측 DC 출력 전압에 대한 정전압 제어 동작이 된다.

전압 공진형 컨버터의 기본적인 정전압 제어 동작에 있어서, 스위칭 소자(Q1)의 온 기간(TON)은 그 오프 기간(TOFF가 일저하게 유지되는 동안 가변되어, 스위칭 주파수를 가변시키게 된다. 그러나, 전압 공진형 컨버터가 본 실시예와 같이 2차측 직렬 공진 회로를 포함하면, 하나의 스위칭 주기에서 도통각이 제어되는 PWM 제어 동작과 같은 다른 정전압 제어 동작이 상술한 바와 같이 또한 수행된다. 즉, 정전압 제어 동작의 전체로서, 스위칭 주파수 제어와 PWM 제어를 포함하는 복합 제어가 수행된다.

스위칭 소자(Q1)의 도통각과 스위칭 주파수의 이와 같은 가변 제어에 의해, 1차 및 2차측의 공진 임피던스와 전원 회로의 전력 전송 유효 기간이 변하게 된다. 이들 변화에 의해, 절연 컨버터 트랜스(PIT)에서 1차 권선(N1)으로부터 2차 권선(N2)으로 전송되는 전력의 양이 변하게 되고, 2차측 저류 회로에서 부하로 제공되어야만 하는 전력의 양이 변하게 된다. 이것에 의해, 2차측 DC 출력 전압(Eo)의 레벨은 그 레벨 변화가 무효로 되도록 제어된다. 즉, 2차측 DC 출력 전압(Eo)의 안정화가 도모된다.

이하, 역률 개선 회로(10)에 관하여 설명한다.

역률 개선 회로(10)는, AC 입력 전압(VAC)으로부터 DC 입력 전압(Ei)을 생성하기 위한 정류 평활 회로의 정류 전류 경로의 중간에 마련되고, 자기 결합에 기초한 전력 소생 시스템의 사용에 의해 역률을 개선하기 위한 구성을 채용한다.

역률 개선 회로(10)에 있어서, 고속 리커버리형의 스위칭 다이오드(D1)(역률 개선 스위칭 소자)의 아노드는 브리지 정류 회로(Di)의 정극 출력 단자에 접속된다. 스위칭 다이오드(D1)의 캐소드는 고주파 초크 코일(L10)에 직렬 접속되고, 초크 코일(L10)을 통해 평활 커패시터(Ci)의 정극 단자에 접속된다. 즉, 브리지 정류 회로(Di)의 정극 출력 단자와 평활 커패시터(Ci)의 정극 단자 사이에, 스위칭 다이오드(D1)(아노드에서 캐소드)와 고주파 초크 코일(L10)의 직렬 회로가 마련된다.

또한, 스위칭 다이오드(D1)와 고주파 초크 코일(L10)의 직렬 회로에 필터 커패시터(CN)가 병렬 접속된다. 필터 커패시터(CN)는 노말 모드 노이즈를 억제하기 위한 것이다.

또한, 1차 권선(N1)의 한 단부(본 실시예에서, 감기 시작 단부)는 고주파 초 크 코일(L10)과 스위칭 다이오드(D1)의 캐소드 사이의 접속 노드에 결합된다. 이 접속 노드는 본 실시예에서 스위칭 출력 피드백 노드로서 기능한다.

역률 개선 회로(10)의 이와 같은 회로 구성에 의해 다음의 동작이 수행된다. 구체적으로는, 스위칭 소자(Q1)의 스위칭 동작에 응답하여 1차 권선(N1)에서 생기는 스위칭 출력 전류(1차측 병렬 공진 회로의 공진 동작에 의해 생기는 1차측 병렬 공진 전류)가 전력으로서 재생되고 고주파 초크 코일(L10)로 인해 얻어지는 자기 결합을 통해 평활 커패시터(Ci)에 다시 공급된다.

이것에 의해, 예를 들면, 1차 권선(N1)과 역률 개선 회로(10)의 접속 노드와 1차측 어스 사이의 전압은, 스위칭 주기를 갖는 교류 전압 성분을 정류 평활 전압(Ei)과 중첩하는 것에 의해 생성되는 파형을 갖는다. 정류 평활 전압(Ei)에 중첩된 이와 같은 교류 전압 성분을 고속 리커버리형의 스위칭 다이오드(D1)에 인가하는 것으로 인해, AC 입력 전압(VAC)의 정극/음극 레벨의 절대치가 예를 들면 그 피크값의 대략 절반보다 더 클 때 다이오드(D1)는 스위칭 동작을 수행하여, 정류 전류가 평활 커패시터(Ci)로 유입하는 것을 단속적으로 차단한다.

이렇게 흐르는 정류 전류의 포락선(envelop)의 도통 기간은, 브리지 정류 회로(Di)로부터의 정류 출력 전압의 레벨이 평활 커패시터(Ci) 양단 전압의 레벨보다 더 낮은 것으로 되는 기간 동안에도 전류가 흐르는 것이다. 또한, AC 입력 전압(VAC)에 기초하여 흐르는 AC 입력 전류(IAC)의 도통 기간은 이 정류 전류의 도통 기간과 거의 일치한다. 구체적으로는, AC 입력 전류(IAC)의 도통각은 역률 개선 회로를 포함하지 않는 구성과 비교하여 증가되고, AC 입력 전류(IAC)의 파형은 AC 입 력 전압(VAC)의 파형에 가깝게 된다. 즉, 역률 개선이 달성된다.

상기 상술한 도 1의 구성을 갖는 실제 전원 회로에 대한 실험을 위해, 회로의 주요 부분은, 후술될 실험 결과가 얻어지도록, 다음의 파라미터를 갖도록 선택되었다.

절연 컨버터 트랜스(PIT)는 도 2에 도시된 구성에 기초하였고, EE자형 코어(CR1, CR2)에 대해 EER-35 코어가 선택되었다. 갭(G1)은 2.2㎜의 갭 길이를 갖는 것으로 설계되었다. 1차 및 2차 권선(N1 및 N2)의 턴수는 각각 38T와 30T로 설정되었다. 이러한 절연 컨버터 트랜스(PIT)의 구조에 따라, 1차 및 2차측 사이의 결합 계수(k)는 0.67로 설정되었다.

고주파 초크 코일(L10)에 대해서는, EE-22 코어가 선택되었고 1.4㎜의 갭이 형성되어, 인덕턴스(L10)는 27μH로 설정되었다.

잘 알려진 바와 같이, 상술한 EER 및 EE 코어는 제품으로서의 코어의 형식 및 규격 중 하나이다. 이러한 형식에는 ER 형식도 있다. EER, ER 및 EE 형식의 코어의 모든 단면은 E자형 또는 EE자형이다. 따라서, EER, ER 및 EE 형식의 모든 코어는 본원 명세서에서 E자형 코어 및 EE자형 코어로서 취급된다.

1차측 병렬 공진 커패시터(Cr), 필터 커패시터(CN) 및 2차측 직렬 공진 커패시터(C2)의 커패시턴스는 다음과 같이 선택된다: Cr=7500㎊, CN=1㎌, C2=0.047㎌.

허용 가능한 부하 전력 범위는 300W의 최대 부하 전력(Pomax)에서 0W(무부하)의 최소 부하 전력(Pomin) 사이였다. 2차측 DC 출력 전압(Eo)의 규격 레벨은 175V였다.

도 1의 전원 회로에 대한 실험 결과는 도 3의 파형도로 도시된다. 도 3은 도 1의 구성을 갖는 전원 회로의 주요 부분의 동작을 상용 AC 전원의 주기에 기초하여 나타낸다.

전류(I1)는 역률 개선 회로(10)의 스위칭 다이오드(D1)에서 고주파 초크 코일(L10)로 흐르는 전류이다. 도 3에 도시된 바와 같이, 전류(I1)는 스위칭 주기(스위칭 소자(Q1)의 스위칭 주기)를 갖는 교류이고, AC 입력 전압(VAC)의 절대치가 소정치 보다 더 큰 기간 동안 반사인파 포락선을 가지고 흐른다. 전류(I1)가 교류인 이유는 스위칭 출력 피드백 노드에 대한 스위칭 출력 전류의 전류로서의 피드백에 응답하여 정류 평활 전압에 교류 전압이 중첩되고, 이 중첩 성분은 스위칭 다이오드(D1)가 정류 전류에 대한 스위칭을 수행하도록 하기 때문이다.

평활 커패시터(Ci)로 흐르는 전류(I2)는 스위칭 주기를 가지며 도시된 파형을 가지고 흐르는 교류이다. 전류(I2)는 1차 권선(N1)에서 얻어지는 1차 권선 전류와 전류(I1)가 합성된 다음, 합성된 전류가 고주파 초크 코일(L10)을 통해 흘러 얻어지는 것으로 된다.

전압(V2)은, 스위칭 출력 피드백 노드인 스위칭 다이오드(D1)와 고주파 초크 코일(L10)의 접속 노드와 1차측 어스 사이의 전압이다. 도 3에 도시된 바와 같이, 전압(V2)은, 전류(I1)의 비도통 기간과 거의 일치하는 기간에 소정의 AC 전원 주기를 갖는 브리지 정류 회로(Di)로부터의 정류 출력 전압에 스위칭 주기를 갖는 교류 파형이 중첩되는 파형을 갖는다. 스위칭 주기에 따른 스위칭 다이오드(D1)의 턴온/턴오프로 인해, 전류(I1)의 도통 기간 동안 교류 파형 성분은 전압(V2)에서 나타나 지 않는다.

필터 커패시터(CN)의 동작 때문에 브리지 정류 회로(Di)의 출력 단자의 전압(V3)에는 고주파 신호가 중첩되지 않는다.

AC 입력 전류(IAC)는, 전류(I1)의 도통 기간에 발생하며 AC 입력 전압(VAC)의 극성에 대응하는 반대 극성을 갖는 반사인파를 포함하는 도시된 파형을 갖는다. 이 파형은, 예를 들면 도 1의 회로에서 역률 개선 회로(10)를 제거하는 것에 의해 얻어지는 구성과 비교하여 도통각이 증가하며, 따라서 역률 개선이 달성된다.

도 3은 2차측 DC 출력 전압(Eo)도 도시한다. 2차측 DC 출력 전압(Eo)의 평균값은 안정화 목표(175V)인 규격 레벨이며, 상용 AC 전원 주기의 절반의 주기를 갖는 리플이 2차측 DC 출력 전압(Eo)에 중첩된다. 리플의 전압 레벨은 100 mVp-p이다.

도 4는, 도 1의 전원 회로에 대한 실험 결과로서, 100V의 AC 입력 전압(VAC)의 입력 전압 조건 하에서 300W의 최대 부하 전력(Pomax)과 0W의 최소 부하 전력(0W) 사이의 범위의 부하 변동과 관련된, 정류 평활 전압(DC 입력 전압)(Ei), 역률(PF) 및 AC→DC 전력 변환 효율(ηAC→DC)을 나타내고 있다.

또한, 도 5는, 도 1의 전원 회로에 대한 실험 결과로서, 300W의 최대 부하 전력(Pomax)의 일정한 부하 조건 하에서 85V 내지 144V의 범위의 AC 입력 전압(VAC)의 변동과 관련된, 정류 평활 전압(DC 입력 전압)(Ei), 역률(PF) 및 AC→DC 전력 변환 효율(ηAC→DC)을 나타내고 있다.

스위칭 컨버터에 대한 DC 입력 전압인 정류 평활 전압(Ei)은, 도 5에 도시된 바와 같이 AC 입력 전압(VAC)에 따라 변한다. 부하 변동에 대해, 도 4에 도시된 바와 같이, 정류 평활 전압(Ei)은 부하가 경부하가 될수록 증가하는 경향을 가지며, 부하 전력(Po)이 100W보다 더 클 때 130V 내지 140V 사이의 범위 내에서 변한다. 또한, 측정 결과로부터, 정류 평활 전압(Ei)은 300W 내지 0W의 부하 전력(Po)의 범위에 대해 23.0V의 변동폭(ΔEo)을 갖는다는 것을 알 수 있다.

역률 개선 회로(10)의 동작에 따른 역률(PF)은, 도 4에 도시된 바와 같이, 부하가 중부하가 될수록 증가하는 경향을 갖는다. 부하 변동에 대한 역률(PF)의 측정 특성은 다음과 같다: 300W 내지 50W의 부하 전력(Po)의 변동 범위에 대해 PF는 0.75보다 크고, 부하 전력이 300W의 최대 부하 전력(Pomax)일 때 PF는 0.88이다. 따라서, 실용화에 충분한 역률이 얻어진다고 말할 수 있다. AC 입력 전압(VAC)의 변동에 대해, 역률(PF)은, 도 5에 도시된 바와 같이, AC 입력 전압(VAC)이 커질수록 완만한 기울기로 감소하는 특성을 나타낸다.

AC→DC 전력 변환 효율(ηAC→DC)에 대해서는, 도 4 및 도 5에 도시된 바와 같이, 부하 변동에 대해 거의 일정하지만, AC 입력 전압 변동에 대해서는, AC 입력 전압(VAC)이 커질수록 AC→DC 전력 변환 효율(ηAC→DC)이 완만한 기울기로 증가한다. 측정 결과로서, 300W의 최대 부하 전력(Pomax)과 100V의 AC 입력 전압(VAC)의 조건하에서, 효율(AC→DC)은 92.3%였다. 비교로서, 도 19의 전원 회로의 AC→DC 전력 변환 효율은, 동일한 조건(300W, 100V)하에서 83%였기 때문에, 도 1의 회로는 약 9.3% 향상된다. 또한, 이와 함께, 본 실시예의 AC 입력 전력은 도 19의 전원 회로의 것과 비교하여 약 36.5W만큼 감소된다.

하기의 설명은 상술한 본 실시예에 따른 전원 회로와, 역률 개선을 수행하기 위한 액티브 필터를 포함하는 종래 기술인 도 19의 전원 회로간의 비교에 기초한 것이다.

우선, 도 4 및 도 5에 도시된 실험 결과의 설명으로부터도 명백한 것처럼, 도 1의 전원 회로는 도 19의 전원 회로보다 개선된 전력 변환 효율(ηAC→DC)을 갖는다.

이러한 개선은 주로 전력 소생 시스템에 기초한 역률 개선 회로를 포함하는 구성에 주로 기인하기 때문에 액티브 필터를 포함할 필요가 없다. 즉, 액티브 필터의 구성과는 달리, 본 실시예는 전단 및 후단의 두 개의 변환 효율의 승산으로 인한 전체 효율의 감소를 포함하지 않는다.

또한, 도 1의 회로가 액티브 필터를 포함할 필요가 없기 때문에, 회로 부품의 수가 감소될 수 있다.

구체적으로는, 도 19에 관한 설명으로부터 명백한 바와 같이, 액티브 필터는 하나의 컨버터의 형성을 포함하고, 이로 인해 하나의 스위칭 소자와 이 스위칭 소자를 구동하기 위한 IC와 같은 많은 수의 부품으로 구성된다.

한편, 도 1의 전원 회로에 있어서는, 역률 개선에 필요한 부가적인 부품으로서 적어도 필터 커패시터(CN), 스위칭 다이오드(D1) 및 고주파 초크 코일(L10)을 포함하는 것으로 충분하다. 따라서, 부품 수가 액티브 필터와 비교하여 크게 감소된다.

이것에 의해, 도 1의 전원 회로는 도 19의 회로보다 훨씬 적은 비용으로 역 율 개선의 기능을 갖는 전원 회로로서 달성될 수 있다. 또한, 부품 수의 큰 감소로 인해 회로 기판의 크기와 중량이 유효하게 감소될 수 있다. 특히, 고주파 초크 코일(L10)과 같은 인덕터 소자는 큰 부품으로서 분류된다. 그러나, 본 실시예에 있어서, 고주파 초크 코일(L10)에 대해 설정될 수 있는 인덕턴스는 27μH만큼 작기 때문에, 상술한 바와 같이 코일(L10)에 대해 EE-22와 같은 작은 코어를 사용할 수 있다. 이것은 회로 기판의 소형화 및 경량화를 방해하지 않는다. 한편, 예를 들면, 도 19에 도시된 파워 초크 코일(PCC)은 약 140μH의 인덕턴스를 가지며, 따라서 EE-22보다 큰 EER-35가 선택된다.

또한, 도 1의 전원 회로에 있어서, 공진형 컨버터와 역률 개선 회로(10)의 동작은 소위 소프트 스위칭 동작이다. 따라서, 스위칭 노이즈 레벨이 도 19의 액티브 필터와 비교하여 크게 감소된다.

따라서, 도 1에 도시된 바와 같이, 예를 들면, 한 쌍의 커먼 모드 초크 코일(CMC)과 두 개의 어크로스 커패시터(CL)로 형성되는 한 단의 노이즈 필터가 제공되는 경우에도, 전자파 장해 규격(electromagnetic interference regulations)을 충분히 만족할 수 있다. 또한, 정류 출력 라인에서의 노말 모드 노이즈에 대한 측정은 도 1에 도시된 바와 같이 하나의 필터 커패시터(CN)를 마련하는 것에 의해 수행된다.

이와 같은 노이즈 필터에 대한 부품 수의 감소는 전원 회로의 가격 절감과, 회로 기판의 크기 및 중량에서의 감소를 촉진시킨다.

또한, 도 1의 전원 회로에 있어서, 1차측 스위칭 컨버터를 형성하는 스위칭 소자는 하나의 트랜지스터 소자이며, 2차측의 정류 다이오드 등은 스위칭 소자(Q1)와 동기하여 스위칭 동작을 수행한다. 따라서, 도 19의 전원 회로에서와는 달리, 액티브 필터의 1차측 어스 전위와 후속단의 스위칭 컨버터의 1차측 어스 전위는 서로 간섭하지 않고 스위칭 주파수의 변화에 관계 없이 안정화될 수 있다.

도 1의 전원 회로에서 얻어지는 역률(PF)은 도 4 및 도 5를 참조로 상기 설명된 바와 같다. 이러한 역률 특성에 의해, 회로는 예를 들면 전원 고조파 왜곡 규격(power supply harmonic distortion regulations)을 충족할 수 있고, 실용화에 충분한 값을 제공할 수 있다.

상술된 바와 같이, 도 1에 도시된 본 실시예의 전원 회로는 액티브 필터를 갖는 전원 회로에 수반되는 여러 가지 문제점을 해결하는 역률이 개선된 전원을 달성한다.

본 실시예의 전원 회로는, 그 기본 구성으로서, 1차측에 싱글 엔드 방식의 전압 공진형 컨버터를 포함한다.

일반적으로, 1차측에 전압 공진형 컨버터를 포함하는 전원 회로는 현 상태로는 실용화될 수 없을 것으로 생각되는데, 그 이유는 허용 가능한 부하 전력의 범위가 좁고 부하가 경부하일 때 ZVS(Zero Voltage Switching) 동작을 유지할 수 없기 때문이다. 따라서, 본 발명가는 1차측 전압 공진형 컨버터에 대해 2차측 직렬 공진 회로가 마련되고 2차측 정류 회로로서 배전압 반파 정류 회로가 형성되는 전원 회로에 대해 실험을 수행하였다. 실험 대상으로서의 전원 회로는, 도 1의 전원 회로에서 역률 개선 회로(10)를 제거하고 그 다음 1차 권선(N1)의 감기 시작 단부를 평 활 커패시터(Ci)의 정의 전극에 연결하는 것에 의해 얻어지는 회로 구성을 갖는다.

이 회로의 절연 컨버터 트랜스(PIT)는 기본적으로 도 2와 동일한 구조를 갖는다. 결합 계수(k)가 0.81로 설정되도록 갭(G)은 1㎜의 갭 길이를 갖도록 설계되었다. 이렇게 구성된 전원 회로에 대한 실험 결과로서, 이 회로는 전압 공진형 컨버터를 구비하는 종래 기술의 전원 회로보다 실현화에 더 가까워지는 특성을 얻을 수 있는 것이 확인되었다.

그러나, 실험 대상으로서의 이 전원 회로는 부하가 중간 부하인 경우에 이상 동작을 수반한다는 것이 확인되었다. 구체적으로는, 부하가 중간 부하인 경우, 스위칭 소자(Q1)의 오프 기간(TOFF)의 종료 이전에 전류가 스위칭 소자(Q1)를 통해 정의 방향(드레인에서 소스)으로 흐르게 되어, ZVS 동작이 달성될 수 없게 된다. 따라서, 실험 대상으로서의 전원 회로의 구성을 갖는 경우에도, 여전히 실용화는 곤란하다.

한편, 도 1에 도시된 본 실시예의 전원 회로에 있어서는, 중간 부하와 관련하여 ZVS를 보장할 수 없는 이상 동작이 제거되고 소정의 허용 가능한 부하 전력(300W 내지 0W)의 전 범위에 걸쳐 정상적인 스위칭 동작이 달성되는 것이 확인되었다. 즉, 본 실시예의 전원 회로는, 2차측 직렬 공진 회로를 포함하는 싱글 엔드 방식의 전압 공진형 컨버터로서, 실용화가 실현되고 있다.

중간 부하와 관련된 이상 동작의 제거는, 결합 계수(k)가 예를 들면 0.7 이하인 소결합 상태를 절연 컨버터 트랜스(PIT)가 갖는다는 특징에 주로 기인한다.

상기 상술된 중간 부하와 관련된 이상 동작은, 전압 공진형 컨버터가 2차측 직렬 공진 회로를 포함하는 경우 즉각 발생한다는 것이 확인되었다. 구체적으로는, 이상 동작은 전압 공진형 컨버터를 형성하는 1차측 병렬 공진 회로와 2차측 직렬 공진 회로간의 동시 동작에 의한 상호 작용에 기인한다.

따라서, 만약, 본 실시예의 전원 회로와 같이, 절연 컨버터 트랜스(PIT)의 결합 계수(k)가 종래 기술의 회로의 값보다 낮은 소요치로 설정되면, 상기 상술된 1차측 병렬 공진 회로와 2차측 직렬 공진 회로 사이의 상호 작용은 약화되고, 그에 따라 중간 부하와 관련된 이상 동작을 제거하게 된다.

결합 계수(k)가 본 실시예의 절연 컨버터 트랜스(PIT)의 것과 동일하게 되는 정도까지의 소결합도의 향상은, 종래 기술의 전압 공진형 컨버터에서는 회피되었다. 그 이유는 이러한 소결합이 1차측에서 2차측으로의 전력 전송 손실의 증가로 인해 전력 변환 효율을 저하시키기 때문이다.

그러나, 본 실시예는 1차측 전압 공진형 컨버터를 포함하는 전원 회로의 경우에도 양호한 전력 변환 효율 특성을 갖는다.

본 실시예에서의 높은 전력 변환 효율의 성취는 다음의 구성에 의한 것이다.

원래, 2차측 직렬 공진 회로와 결합된 전압 공진형 컨버터를 포함하는 전원 회로가 높은 전력 변환 효율을 얻는데 유리하다는 것이 알려져 있다. 또한, 전압 공진형 컨버터에 대해 싱글 엔드 방식이 사용되어 스위칭 소자의 수가 필요 최소한의 수인 1이 되면, 하프 브리지 결합 시스템, 풀 브리지 결합 시스템, 및 푸시풀 시스템과 같은 복수의 스위칭 소자를 포함하는 구성과 비교하여 컨버터의 스위칭 손실은 더 작다. 이와 같이 감소된 스위칭 손실에 의해 전력 변환 효율도 향상된 다.

또한, 본 실시예는 중간 부하와 관련된 이상 동작의 발생을 방지하여 상기 상술한 바와 같이 적절한 ZVS 동작을 허용한다. 이와 같은 이상 동작 현상에 있어서, 스위칭 소자(Q1)는 턴 온되고, 스위칭 소자(Q1)의 원래 턴 온 타이밍 이전에 정의 스위칭 전류가 소스와 드레인 사이를 흐르게 된다. 스위칭 전류의 이러한 동작에 의해, 스위칭 손실이 증가하게 된다. 본 실시예는 이상 동작에 대응하는 스위칭 전류의 동작의 발생을 방지하고, 따라서 스위칭 손실의 증가를 제거한다. 이 특징도 또한 전력 변환 효율의 향상의 한 요인이다.

또한, 본 발명가는 1차측 병렬 공진 회로와 2차측 직렬 공진 회로 각각의 공진 주파수(fo1 및 fo2)를 변동시키는 것에 의해서도, 전력 변환 효율 특성(ηAC→DC)이 변하게 된다는 것을 확인하였다. 따라서, 가능한 한 양호한 전력 변환 효율 특성이 달성되도록 1차측 병렬 공진 회로와 2차측 직렬 공진 회로의 공진 주파수(fo1 및 fo2)를 설정하는 것에 의해, 본 실시예의 전원 회로의 전력 변환 효율도 또한 향상될 수 있다.

예를 들면, 1차측 병렬 공진 회로와 2차측 직렬 공진 회로의 공진 주파수(fo1 및 fo2) 사이의 관계가 변동되면, 스위칭 소자(Q1)를 통해 흐르는 스위칭 전류의 파형이 공진 주파수의 영향으로 인해 변하는 것이 확인되었다. 일 예로서, 1차측 병렬 공진 회로와 2차측 직렬 공진 회로의 공진 주파수(fo1 및 fo2) 사이의 관계에 따라, 스위칭 소자(Q1)를 통해 흐르는 스위칭 전류는, 스위칭 소자(Q1)의 턴 오프 타이밍 이전에 전류 피크가 나타나고 턴 오프 타이밍에서의 전류 레벨이 피크 레벨보다 낮은 파형을 갖는다. 이 파형은 2차측 직렬 공진 회로의 공진 동작에 의해 얻어지는 전류 공진 파형에 따른 파형 성분을 포함한다. 턴 오프 타이밍에서의 스위칭 전류의 레벨이 이렇게 억제되면, 턴 오프 타이밍에서의 스위칭 손실이 그에 따라 감소되고, 그 결과 전력 변환 효율을 향상시키게 된다.

상술된 바와 같이, 본 실시예에 있어서, 1차측 병렬 공진 회로의 공진 주파수(fo1)와 2차측 직렬 공진 회로의 공진 주파수(fo2)는, 전원 회로 동작의 안정성을 고려하여, 가능한 한 높은 전력 변환 효율이 얻어지도록 최적으로 설정된다.

또한, 도 1의 전원 회로에 있어서, 절연 컨버터 트랜스(PIT)는 소정의 값보다 작은 결합 계수(k)에 기초한 소결합 상태가 되도록 설계되어, 2차 권선(N2)의 편자(bias magnetization)를 해소하게 된다. 이것에 의해, 2차측 정류 회로의 정류 다이오드(Do1 및 Do2)를 통해 흐르는 2차측 정류 전류의 피크 레벨의 치우침(bias)이 해소되고, 동등한 피크 레벨로 나타나게 된다. 정류 전류 사이의 불균형은 정류 다이오드에서의 도통 손실로 인해 전력 손실을 증가시키게 된다. 반면, 본 실시예와 같이 2차측 정류 전류 사이의 불균형이 없다면, 불균형에 기인하는 전력 손실도 또한 해소되어, 전력 변환 효율 향상의 또 다른 요인을 제공하게 된다.

도 6은 본 발명의 제 2의 실시예에 따른 전원 회로의 구성예를 도시한다. 도 6에서 도 1과 동일한 부분에는 동일한 도면 부호를 병기하고 그 설명은 생략한다.

도 6의 전원 회로는 역률 개선 회로(11)를 포함한다. 역률 개선 회로(11)는 도 1에 도시된 제 1의 실시예의 역률 개선 회로(10)의 구성에 저속의 정류 다이오드(D1A)를 추가하는 것으로 이루어진다.

정류 다이오드(D1A)의 아노드는 브리지 정류 회로(Di)의 정의 출력 단자에 접속되고, 그 캐소드는 평활 커패시터(Ci)의 정의 전극에 접속된다. 따라서, 역률 개선 회로(11)에 있어서, 다이오드(D1A)는 스위칭 다이오드(D1)와 고주파 초크 코일(L10)의 직렬 회로에 병렬 접속된다. 본 실시예의 필터 커패시터(CN)는 스위칭 다이오드(D1)와 고주파 초크 코일(L10)의 직렬 회로에 병렬 접속되고, 정류 다이오드(D1A)에 병렬 접속된다.

이렇게 형성된 역률 개선 회로(11)를 구비하는 제 2의 실시예의 전원 회로에 있어서, 브리지 정류 회로(Di)의 정의 출력 단자로부터의 정류 출력으로서 얻어지는 정류 전류는, 스위칭 다이오드(D1)와 고주파 초크 코일(L10)의 직렬 회로와, 정류 다이오드(D1A)로 분기되어 흐른다. 이와 같은 동작에 있어서도, 역률 개선 회로(11)의 기본적인 동작은 역률 개선 회로(10)의 것과 동일하다. 구체적으로는, 전력으로서 스위칭 출력 전류를 소생하여 피드백하는 것에 의해 스위칭 주기를 갖는 교류 전압이 정류 전류 경로에 중첩된다. 이 교류 전압에 의해, 스위칭 다이오드(D1)는 정류 전류에 대한 스위칭을 수행하고 따라서 AC 입력 전류(IAC)의 도통각을 증가시키고, 그 결과 역률 개선이 수행된다.

또한, 브리지 정류 회로(Di)로부터의 정류 전류가 상술된 바와 같이 정류 다이오드(D1A)로도 분기되어 흐르기 때문에, 스위칭 다이오드(D1)를 통해 흐르는 정류 전류의 양은 감소된다. 이것은 스위칭 다이오드(D1)에서의 스위칭 손실을 감소시키고 따라서 전력 변환 효율을 향상시킨다. 이 이점은 부하가 중부하가 될수록 더 유효하게 되며, 따라서 전원 회로를 통해 흐르는 전류는 특히 더 커지게 된다.

도 7은 본 발명의 제 3의 실시예에 따른 전원 회로의 구성예를 도시한다. 도 7에서 도 1 및 도 6과 동일한 부분에는 동일한 도면 부호를 병기하고 그 설명은 생략한다.

도 7의 전원 회로는 역률 개선 회로(12)를 구비한다. 역률 개선 회로(12)에 포함된 고주파 초크 코일(L10)은 소정의 턴 수의 권선에 따라 소정의 위치에 배치되는 탭을 구비하며, 그 결과 이 탭을 경계로 하여 권선이 두 개의 초크 코일 권선부(L10A 및 L10B)로 분할된다. 초크 코일 권선부(L10A)의 중앙 탭측 단부에 대향하는 단부(고주파 초크 코일(L10)의 감기 시작 단부)는 스위칭 다이오드(D1)의 캐소드에 접속된다. 초크 코일 권선부(L10B)의 중앙 탭측 단부에 대향하는 단부(고주파 초크 코일(L10)의 감기 끝 단부)는 평활 커패시터(Ci)의 정의 전극에 접속된다.

본 실시예의 스위칭 출력 피드백 노드는 고주파 초크 코일(L10)의 탭(초크 코일 권선부(L10A 및 L10B) 사이의 접속 노드)이고, 1차 권선(N1)의 감기 끝 단부는 상기 탭에 접속된다. 또한, 스위칭 다이오드(D1)와 고주파 초크 코일(L10)(초크 코일 권선부(L10A 및 L10B)의 직렬 회로에 병렬 접속된다.

이렇게 형성된 역률 개선 회로(12)에 있어서, 브리지 정류 회로(Di)로부터 출력되는 정류 전류는, 스위칭 다이오드(D1)에서 고주파 초크 코일(L10)(L10A에서 L10B로)로의 경로를 통해 평활 커패시터(Ci)로 흐른다. 이 때, 1차 권선(N1)에서 얻어지는 스위칭 출력 전류는 스위칭 출력 피드백 노드에 결합된 초크 코일 권선부(L10A 및 L10B)에 대한 전력으로서 재생되고, 고주파 초크 코일(L10)을 통해 평활 커패시터(Ci)로 피드백된다. 초크 코일 권선부(L10A 및 L10B)가 탭의 형성으로 인한 하나의 인덕터의 분할로부터 발생하기 때문에, 초크 코일 권선부(L10A 및 L10B)는 자기 결합의 관계로서 서로 밀하게(tightly) 결합된 것으로 간주될 수 있다(결합 계수는 1). 따라서, 스위칭 출력을 역률 개선 회로(12)에 피드백하는 동작은 전압 피드백 동작을 포함하는 것으로 간주될 수 있다. 구체적으로는, 이 전압 피드백 동작에 있어서, 1차 권선(N1)으로 전송되는 스위칭 출력에 따른 교류 전압이 하나의 초크 코일 권선부(L10B)에서 전압으로서 유도되고, 이 교류 전압은 초크 코일 권선부(L10A 및 L10B) 사이의 밀한 결합(tight coupling)을 통해 나머지 하나의 초크 코일 권선부(L10A)에서도 또한 유도된다. 이와 같이, 역률 개선 회로(12)는, 자기 결합에 기초한 전력 재생 시스템이 자기 결합에 기초한 전압 피드백 시스템과 결합되는 스위칭 출력 피드백 시스템을 채용한다. 이 스위칭 출력 피드백에 응답하여, 스위칭 다이오드(D1)는 정류 전류에 대한 스위칭을 수행하도록 동작하여 앞서 상술된 실시예와 유사하게 역률 향상을 달성한다.

도 8은 본 발명의 제 4의 실시예에 따른 전원 회로의 구성예를 도시한다. 도 8에서 도 1과 동일한 부분에는 동일한 부호를 병기하고 그 설명은 생략한다.

도 8에 도시된 역률 개선 회로에서도, 고주파 초크 코일(L10)은 권선 상의 소정의 중간 위치에 배치되는 탭을 구비하며, 그 결과 코일(L10)의 권선이 이 탭을 경계로 하여 양측의 초크 코일 권선부(L10A 및 L10B)로 분할된다. 그러나, 본 실시예에 있어서, 초크 코일 권선부(L10A 및 L10B) 사이의 접속 노드로서의 탭은 스위칭 다이오드(D1)의 캐소드에 접속된다. 1차 권선(N1)의 감기 끝 단부는 초크 코일 권선부(L10B)의 중앙 탭에 결합된 단부에 대향하는 단부(고주파 초크 코일(L10)의 감기 시작 단부)에 접속된다. 초선부(L10A)의 중앙 탭에 결합된 단부에 대향하는 단부(고주파 초크 코일(L10)의 감기 시작 단부)는 평활 커패시터(Ci)의 정의 전극에 접속된다.

이러한 접속 구조에 따르면, 브리지 정류 회로(Di)의 정의 출력 단자와 평활 커패시터(Ci)의 정의 전극 사이의 정류 전류 라인의 중간에 스위칭 다이오드(D1)와 초크 코일 권선부(L10A)의 직렬 회로가 마련된다. 또한, 1차 권선(N1)은 초크 코일 권선부(L10B)의 인덕턴스를 통해, 스위칭 출력 피드백 노드인 초크 코일 권선부(L10A 및 L10B) 사이의 접속 노드(탭)에 결합된다.

이렇게 구성된 역률 개선 회로(13)는, 1차 권선(N1)에서 얻어지는 스위칭 출력 전류가 전력으로서 재생되고 초크 코일 권선부(L10B)와 초크 코일 권선부(L10A)를 통해 평활 커패시터(Ci)에 피드백되는 동작을 제공한다. 즉, 자기 결합에 기초한 전력 재생 시스템에 의한 스위칭 출력 피드백이 수행된다. 또한, 역률 개선 회로(13)는 전압 피드백 동작을 제공하는 것으로도 간주될 수 있다. 구체적으로는, 1차 권선(N1)에 전송되는 스위칭 출력에 따른 교류 전압이 초크 코일 권선부(L10B)에서 전압으로서 유도되고, 이 교류 전압은 초크 코일 권선부(L10A 및 L10B) 사이의 밀한 결합을 통해 초크 코일 권선부(L10A)에서도 유도된다. 이와 같이, 역률 개선 회로(13)도, 자기 결합에 기초한 전력 재생 시스템이 자기 결합에 기초한 전압 피드백 시스템과 결합되는 스위칭 출력 피드백 시스템을 또한 채용한다. 스위칭 다이오드(D1)는 이 동작을 통해 피드백되는 스위칭 출력에 응답하여 정류 전류에 대한 스위칭을 수행하며, 이렇게 하여 역률 향상이 수행된다.

고주파 초크 코일(L10)이 상기 상술된 제 3 및 제 4의 실시예와 같은 탭을 구비하는 구성에 기초하여 스위칭 출력이 1차 권선(N1)에 피드백되면, 중부하시의 전력 변환 효율은 향상된다. 이것은 전력 재생 및 전압 피드백이 복합적인 방식으로 나타나는 역률 개선 동작 때문이다. 이와 같은 전력 재생 및 전압 피드백의 복합 동작은 스위칭 출력의 피드백 양을 증가시킨다. 따라서 소요 역률을 얻기 위해서는, 스위칭 출력 피드백 양의 증가에 따라 1차 권선(N1)에서 사용되는 전력의 양이 감소되는 전원 회로 설계가 이용 가능하다. 이것에 의해 전력 소실이 감소한다.

제 3 및 제 4의 실시예에 있어서, 역률은 초크 코일 권선부(L10A)의 수에 따라 변동될 수 있다. 초크 코일 권선부(L10B)의 턴 수가 커질수록 역률이 더 커지지만 그 만큼 전력 손실이 ㅂ발생한다는 것이 확인되었다. 본 실시예에 있어서, 필요한 역률과 전력 손실 사이의 균형의 관점에서, 초크 코일 권선부(L10A 및 L10B)의 턴 수는 L10A>L10B의 관계가 만족되도록 설정된다.

제 3 및 제 4의 실시예는 제 2의 실시예의 특징을 채용할 수 있다. 구체적으로는, 제 3 및 제 4의 실시예의 역률 개선 회로(12 및 13)는, 브리지 정류 회로(Di)로부터의 정류 전류가 스위칭 다이오드(D1)를 포함하는 경로와 정류 다이오드(D1A)의 경로로 분기되도록 저속 리커버리형의 정류 다이오드(DA1)를 구비할 수도 있다. 제 3 및 제 4의 실시예(역률 개선 회로(12)(도 7) 및 역률 개선 회로(13)(도 8))의 둘 다에서, 정류 다이오드(D1A)의 아노드는 브리지 정류 회로(Di)의 정의 출력 단자에 접속되고, 그 캐소드는 평활 커패시터(Ci)의 정의 전극에 접속된다. 이러한 구성으로 인해, 중부하시 전력 변환 효율이 더 향상된다는 이점이 예측될 수 있다.

도 9는 본 발명의 제 5의 실시예에 따른 전원 회로의 구성을 도시한다. 도 9에서 도 1과 동일한 부분에는 동일한 도면 부호를 병기하고 그 설명은 생략한다.

주요 소자의 파라미터는 다음과 같다: 절연 컨버터 트랜스(PIT)는 EER-35를 채용하고 2.2㎜의 갭(G)을 가지며, 1차 및 2차 권선(N1 및 N2)의 턴 수는 각각 36T와 30T이며, 결합 계수(k)는 0.67이며, 1차측 병렬 공진 커패시터(Cr)의 커패시턴스는 6800㎊이며, 2차측 직렬 공진 커패시터(C2)의 커패시턴스는 0.047㎌이다.

도 9의 역률 개선 회로(14)에 있어서, 도 1의 제 1의 실시예의 역률 개선 회로(10)에 포함된 고주파 초크 코일(L10) 대신 가변 고주파 초크 코일(PRT)이 사용된다.

도 10은 가변 고주파 초크 코일(PRT)의 구조예를 나타낸다. 가변 고주파 초크 코일(PRT)은 네 개의 자극(magnetic poles)을 구비하며, 동일한 형상을 갖는 코어(CR11 및 CR12)를 결합하는 것에 의해 얻어지는 3차원 코일과, 고주파 초크 코일 권선(N10), 및 역률 개선용 제어 권선(Nc)(이하, PFC 제어 권선(Nc))으로 이루어진다. 도 10에 도시된 바와 같이 고주파 초크 코일 권선(N10)과 PFC 제어 권선(Nc)은 서로 수직하게 자극 둘레에 감긴다. 이러한 구조를 갖는 가변 고주파 초크 코일(PRT)의 고주파 초크 코일 권선(N10)의 양 단에서 보면, 고주파 초크 코일 권선(N10)은 인덕터(L10)로서 기능한다. 이 3차원 코어가 PFC 제어 권선(Nc)을 통해 흐르는 전류의 크기에 따라 포화 상태가 변하는 포화 코어(saturable core)이기 때문에, PFC 제어 권선(Nc)을 통해 흐르는 전류의 크기에 따라 코일의 인덕턴스가 제 어될 수 있다. 가변 고주파 초크 코일(PRT)의 코어는 16×16×22㎜의 크기를 갖는 페라이트 자성 코어(ferrite magnetic core)이다. 고주파 초크 코일 권선(N10)고 PFC 제어 권선(Nc)의 턴 수는 각각 10T와 1000T이다.

제 5의 실시예는, 가변 고주파 초크 코일(PRT)을 제어하기 위해, 제 1의 실시예의 구성에 부가하여 다음의 회로, 즉: 브리지 정류 회로(Di)를 통해 흐르는 전류에 대응하는 신호(SDi)를 검출하기 위한 회로; 정류 평활 전압(Ei)의 크기에 대응하는 신호(SEi)를 검출하기 위한 회로; 및 상기 신호(SDi)의 크기 및 /또는 상기 신호(SEi)의 크기에 따라 가변 고주파 초크 코일(PRT)의 고주파 초크 코일 권선(N10)에서 생기는 인덕터(L10)의 인덕턴스의 크기를 제어하는 역률 제어 회로(3)를 더 포함한다.

브리지 정류 회로(Di)를 통해 흐르는 전류에 대응하는 신호(SDi)의 검출은 저항기(R51) 양단의 전압을 검출하는 것을 통해 수행된다. 정류 평활 전압(Ei)의 크기에 대응하는 신호(SEi)의 검출은 저항기(R52 및 R53)의 사용을 통한 정류 평활 전압(Ei)의 분압을 통해 수행된다.

역률 제어 회로(3)는 다음과 같이 제어를 수행한다. 역률 제어 회로(3)는 PFC 제어 권선(Nc)에 전류를 인가하여 가변 고주파 초크 코일(PRT)의 인덕터(L10)의 인덕턴스의 크기를 제어한다. 이 전류는, 정류 평활 전압(Ei)의 크기에 따르는 상기 신호(SEi) 및 /또는 상용 교류 전원(AC)에서 브리지 정류 회로(Di)로 흐르는 전류의 절대치의 크기에 따르는 상기 신호(SDi)에 기초한 것이다. 구체적으로는, PFC 제어 권선(Nc)으로 흐르는 전류의 크기는 50㎃(밀리암페어)에서 5㎃의 범위에 있고, 그에 따라 인덕터(L10)의 인덕턴스는 10μH에서 50μH의 범위에서 변동한다.

이와 같이, 신호(SDi) 및 /또는 신호(SEi)에 기초한 전류가 PFC 제어 권선(Nc)에 인가되어 가변 고주파 초크 코일(PRT)의 인덕터(L10)의 인덕턴스의 크기를 제어하게 되고, 결과적으로 병렬 공진 전류의 크기가 변경될 수 있다. 즉, AC 입력 전압(VAC)과 부하 전력의 변화에 따라 인덕터(L10)의 인덕턴스의 크기를 제어함으로써 역률이 양호하게 향상될 수 있다.

도 11은, 제 5의 실시예의 전원 회로에 대한 실험 결과로서, 100V의 AC 입력 전압(VAC)의 입력 전압 조건 하에서 300W의 최대 부하 전력(Pomax)에서 0W의 최소 부하 전력(Pomin) 사이의 범위에서의 부하 변동과 관련된 정류 평활 전압(DC 입력 전압)(Ei), 역률(PF) 및 AC→DC 전력 변환 효율(ηAC→DC)을 나타낸다. 도 11에 있어서, 점선은 PFC 제어 권선(Nc)이 없는 경우에 얻어지는 특성을 나타내고, 실선은 PFC 제어 권선(Nc)이 마련되고 역률 제어 회로(3)가 동작하는 경우에 얻어지는 특성을 나타낸다.

또한, 도 12는, 제 5의 실시예에 대한 실험 결과로서, 300W의 최대 부하 전력(Pomax)의 일정한 부하 조건하에서 85V에서 144V의 범위에서의 AC 입력 전압(VAC)의 변동과 관련된 정류 평활 전압(DC 입력 전압)(Ei), 역률(PF) 및 AC→DC 전력 변환 효율(ηAC→DC)을 나타낸다.

도 11 및 도 12로부터 명백한 바와 같이, PFC 제어 권선(Nc)이 마련되고 인덕터(L10)의 인덕턴스가 역률 제어 회로(3)에 의해 제어되는 제 5의 실시예의 전원 회로는, 제 1의 실시예의 전원 회로에 의해 제공되는 상기 상술된 여러 가지 이점 에 부가하여, 부하 변동에 관계 없이 0.85 이상의 양호한 역률을 얻는 이점을 제공한다.

제어 회로(3)는 제어를 위해 상기 신호(SDi 및 SEi) 중 어느 하나를 사용할 수도 있다.

도 13은 제 5의 실시예의 수정예로서의 본 발명의 제 6의 실시예에 따른 전원 회로의 구성예를 도시한다. 도 13에서 도 9와 동일한 부분에는 동일한 도면 부호를 병기하고 그 설명은 생략한다. 도 13의 전원 회로는 역률 개선 회로(15)를 구비한다. 또한, 절연 컨버터 트랜스(PIT)는 1차 권선(N1)과 2차 권선(N2) 외에, 3차 권선을 포함한다. 제 6의 실시예는 가변 고주파 초크 코일(L10), 스위칭 다이오드(D) 및 필터 커패시터(CN)를 포함한다. 가변 고주파 초크 코일(L10)은 평활 커패시터(Ci)에 1차 권선(N1)에서 얻어지는 스위칭 출력 전류의 한 방향의 성분을 제공하기 위한 것이다. 스위칭 다이오드(D1)는 브리지 정류 회로(Di)에 3차 권선(N3)에서 얻어지는 스위칭 출력 전류의 다른 방향(상기 한 방향과 반대)의 성분을 제공하기 위한 것이다. 필터 커패시터(CN)는 1차 권선에서 얻어지는 스위칭 출력 전류의 바이패스를 위해 마련된다.

이와 같이, 가변 고주파 초크 코일(L10)을 통해 흐르는 전류와 스위칭 다이오드(D)를 통해 흐르는 전류를 상이한 권선으로부터 얻는 것에 의해, 역률이 개선될 수 있고 회로 설계의 자유도가 향상될 수 있다.

이하, 도 14 및 도 15를 참조하여, 본 발명의 제 6의 실시예에 공통인 수정예로서, 1차 권선에서 얻어지는 스위칭 전압이 피드백되는 전압 피드백 시스템의 사용에 의해 자기 결합에 기초한 역률 개선을 달성하는 구성의 변형예에 관해 설명한다.

도 14의 전원 회로의 역률 개선 회로(16)를 형성하기 위해서, 소정의 턴 수를 갖는 3차 권선(N3)이 절연 컨버터 트랜스(PIT)의 1차측 둘레에 감겨진다. 도면에 도시된 바와 같이, 3차 권선(N3)은 그 감기 시작 단부가 1차 권선(N1)의 감기 끝 단부에 접속되도록 마련된다. 실제에 있어서, 예를 들면, 1차 권선(N1)의 권선에 소정의 턴 수를 더 감는 것에 의해 3차 권선(N3)을 제공할 수 있다. 이 경우, 1차 및 3차 권선(N1 및 N3)은 서로 자기 결합된 것으로 간주될 수 있다. 따라서, 1차 권선(N1)에 전송되는 스위칭 출력으로서의 교류 전압이 3차 권선(N3)에서 유도된다.

또한, 역률 개선 회로(16)에 있어서, 고속 리커버리형의 스위칭 다이오드(D1)(역률 개선 스위칭 소자)의 아노드는 브리지 정류 회로(Di)의 정의 출력 단자에 접속된다. 스위칭 다이오드(D1)의 캐소드는 고주파 초크 코일(L10)에 직렬 접속되고, 초크 코일(L10)을 통해 3차 권선(N3)의 감기 끝 단부에 결합된다. 3차 권선(N3)의 감기 시작 단부와 1차 권선(N1) 사이의 접속 노드로서의 1차측 권선에 대한 탭은 평활 커패시터(Ci)의 정의 전극에 접속된다. 즉, 브리지 정류 회로(Di)의 정의 출력 단자와 평활 커패시터(Ci)의 정의 전극 사이에 스위칭 다이오드(D1)(아노드에서 캐소드), 고주파 초크 코일(L10) 및 3차 권선(N3)의 직렬 회로가 마련된다.

또한, 스위칭 다이오드(D1)와, 고주파 초크 코일(L10) 및 3차 권선(N3)의 직 렬 회로에 필터 커패시터(CN)가 병렬 접속된다. 필터 커패시터(CN)는 노말 모드 노이즈를 억제하기 위한 것이다.

이렇게 형성된 역률 개선 회로(160의 동작은 다음과 같다.

도 14의 전원 회로의 1차측 스위칭 컨버터는 전압 공진형 컨버터이다. 따라서, 스위칭 소자(Q1)가 오프 상태에 있는 기간 동안, 1차 권선(N1)과 1차측 병렬 공진 커패시터(Cr) 사이에서 충/방전 전류가 흐르는 전압 공진형 동작이 얻어진다. 이것에 의해, 스위칭 소자(Q1)가 오프 상태에 있는 기간 동안 1차측 병렬 공진 커패시터(Cr)(스위칭 소자(Q1)) 양단의 전압(V1)으로서 사인파의 펄스 전압(공진 펄스 전압)이 발생한다. 1차 권선(N1)에 자기적으로 결합되는 3차 권선(N3)을 역률 개선 회로(16)가 포함하기 때문에, 1차 권선(N1)에서 이렇게 생성된 공진 펄스 전압은 3차 권선(N3)에서 유도된다. 즉, 스위칭 주기를 갖는 교류 전압이 3차 권선에서 유도된다.

브리지 정류 회로(Di)로부터 평활 커패시터(Ci)로 정류 전류가 흐르게 되는 정류 전류 경로의 중간에 스위칭 다이오드(D1) 및 고주파 초크 코일(L10)과 함께 3차 권선(N3)이 마련된다. 따라서, 3차 권선(N3)에서 유도되는 교류 전압은 브리지 정류 회로(Di)로부터의 정류 출력 전압에 중첩된다. 즉, 이 전원 회로는, 스위칭 소자(Q1)의 스위칭 출력이 1차 및 3차 권선(N1 및 N3) 사이의 자기 결합을 통해 정류 전류 경로로 전압으로서 피드백되는 전압 피드백 시스템을 채용한다.

피드백 전압이 정류 전류 경로에 이와 같이 중첩되기 때문에, 스위칭 다이오드(D1)에 인가되는 전압은 스위칭 주기를 갖는 교류 전압 성분을 정류 평활 전 압(Ei)에 중첩하는 것에 의한 파형을 갖는다. 정류 평활 전압(Ei)에 중첩된 이 교류 전압 성분의 고속 리커버리형의 스위칭 다이오드(D1)로의 인가로 인해, AC 입력 전압(VAC)의 정/음의 레벨의 절대값이 예를 들면 그 피크 값의 대략 절반보다 더 클 때 다이오드(D1)는 스위칭 동작을 수행하고, 결과적으로 평활 커패시터(Ci)로 향하는 정류 전류를 단속적으로 차단하게 된다.

이와 같이 흐르는 정류 전류의 포락선의 도통 기간은, 브리지 정류 회로(Di)로부터의 정류 출력 전압의 레벨이 평활 커패시터(Ci) 양단의 전압의 레벨보다 더 낮은 기간 동안에도 전류가 흐를 정도로 된다. 또한, AC 입력 전압(VAC)에 기초하여 흐르는 AC 입력 전류(IAC)의 도통 기간은 이 정류 전류의 도통 기간과 실질적으로 일치한다. 구체적으로는, AC 입력 전류(IAC)의 도통각은 역률 개선 회로를 포함하지 않는 구성과 비교하여 증가되고, AC 입력 전류(IAC)의 파형은 AC 입력 전압(VAC)의 것에 가까워진다. 즉, 역률 개선이 달성된다.

상기 상술된 도 14의 구성을 갖는 실제 전원 회로에 대한 실험을 위해, 회로의 주요 부분은 다음의 파라미터를 갖도록 선택되고, 결과적으로 후술될 실험 결과가 얻어진다.

절연 컨버터 트랜스(PIT)는 도 2에 도시된 구조에 기초하며, EE자형 코어(CR1, CR2)에 대해 EER-35 코어가 선택되었다. 갭(G1)은 2.2㎜의 갭 길이를 갖도록 설계되었다. 1차 및 2차 권선(N1 및 N2)의 턴 수는 각각 40T와 30T로 설정되었다. 이러한 절연 컨버터 트랜스(PIT)의 구조에 따라, 절연 컨버터 트랜스(PIT)의 1차측 및 2차측 사이의 결합 계수(k)는 0.7보다 작은 값, 예를 들면 약 0.67로 설정 되었다.

3차 권선(N3)의 턴 수는 9T로 설정되었다.

고주파 초크 코일(L10)에 대해서, EE-22 코어가 선택되고 1.4㎜의 갭이 형성되어, 그 인덕턴스가 27μH로 설정되었다.

공지된 바와 같이, 상기 상술된 EER 및 EE 코어는 제품 코어의 형식 및 규격 중 하나이다. 이러한 형식에는 ER 형식도 포함되는 것이 알려져 있다. EER, ER 및 EE 형식의 모든 코어의 단면은 E자형 또는 EE자형이다. 따라서, EER, ER 및 EE 형식의 모든 코어는 본원에서는 E자형 및 EE자형 코어로서 취급된다.

1차측 병렬 공진 커패시터(Cr), 필터 커패시터(CN) 및 2차측 직렬 공진 커패시터(C2)의 커패시턴스는 다음과 같이 선택되었다: Cr=7500㎊, CN=1㎌, C2=0.047㎌.

허용 가능한 부하 전력 범위는 300W의 최대 부하 전력(Pomax)에서 0W의 최소 부하 전력(Pomin)까지였다. 2차측 DC 출력 전압(Eo)의 규격 레벨은 175V였다.

도 14의 전원 회로에 대한 실험 결과로서, 다음의 결과가 얻어졌다.

역률 개선 회로(16)의 동작에 따른 역률(PF)은, 300W의 최대 부하전력(Pomax)에서 약 100W의 부하 전력(Po)까지의 부하 변동에 대해 부하가 경부하가 될수록 증가하는 경향을 가지며, 100W보다 작은 부하 전력(Po)의 범위에서는 경부하가 될수록 감소하는 경향을 갖는다. 전체적으로, 300W에서 25W까지의 부하 전력의 변동 범위에 대해서 역률(PF)은 0.75보다 크고, 따라서, 실용화에 충분한 역률이 얻어진다고 말할 수 있다. AC 입력 전압(VAC)의 변동에 대해, AC 입력 전 압(VAC)이 커질수록 역률(PF)은 완만한 기울기로 감소하는 특성을 나타낸다.

부하가 경부하가 될수록 역률(PF)의 레벨이 증가하는 상기 상술된 경향의 이유는 정전압 제어가 PWM 제어에 기초하기 때문이다. 구체적으로는, 부하의 감소와 관련된 2차측 DC 출력 전압(Eo)의 레벨에서의 증가에 응답하여, 스위칭의 한 주기 내에서의 스위칭 소자(Q1)의 오프 기간이 스위칭 소자(Q1)의 구동에서 연장된다. 그에 따라, 온 기간은 감소되며, 이것에 의해, 온 기간 동안 1차측 병렬 공진 커패시터(Cr)로의/로부터의 전류의 충/방전에 기인하여 발생하는 공진 펄스 전압(전압(V1)으로서 나타난다)의 피크 레벨이 상승하게 된다. 이와 같이, 부하가 경부하이면, 피크 레벨이 증가된 공진 펄스 전압이 피드백되어, 전압 피드백 양을 증가시킨다. 전압 피드백 양의 이와 같은 증가는 역률을 향상시키고, 전압 피드백 시스템을 채용하는 역률 개선 회로(16)에 의해 향상된다. 또한, 피드백 양의 증가는 평활 커패시터(Ci)에 중첩되는 전압의 레벨도 또한 향상시키고, 정류 평활 전압(Ei)의 레벨도 또한 상승시킨다.

AC→DC 전력 변환 효율(ηAC→DC)은, 부하 변동에 대해 거의 일정하지만, AC 입력 전압 변동에 대해서는 AC 입력 전압(VAC)이 커질수록 완만한 기울기로 증가한다. 측정 결과로서, 100V의 AC 입력 전압(VAC)과 300W의 최대 부하 전력(Pomax)의 조건하에서, 효율(ηAC→DC)은 90.8%였다. 비교로서, 동일한 조건(Pomax=300W, VAC=100V)하에서, 도 19의 전원 회로의 AC→DC 전력 변환 효율은 83%였고, 따라서, 도 14의 회로가 약 7.8%의 향상을 달성한다. 또한, 이와 함께, 도 14의 회로의 AC 입력 전력은 도 19의 전원 회로에서의 AC 입력 전력과 비교하여 약 31.1W만큼 감소 된다.

이하, 도 15에 도시된 전원 회로의 역률 개선 회로(17)를 설명한다.

역률 개선 회로(17)는 상용 교류 전원(AC)으로부터 DC 입력 전압(Ei)을 생성하기 위한 정류 평활 회로의 정류 전류 경로의 중간에 역률 개선 회로(17)가 마련되고, 전압 피드백 시스템의 사용에 의해 역률 개선을 달성하는 구성을 채용한다.

도면에 도시된 바와 같이, 역률 개선 회로(17)에 있어서, 고속 리커버리형의 스위칭 다이오드(역률 개선 스위칭 소자)(D1)는 브리지 정류 회로(Di)의 정의 출력 단자에 접속된다. 스위칭 다이오드(D1)의 캐소드는 역률 개선 트랜스(power factor improvement transformer; VFT)의 2차 권선(N12)에 직렬 접속되고, 2차 권선(N2)을 통해 평활 커패시터(Ci)의 정의 전극에 연결된다. 즉, 정류 평활 전압(Ei)을 생성하기 위한 정류 전류 경로에서, 브리지 정류 회로(Di)의 정의 출력 단자와 평활 커패시터(Ci)의 정의 전극 사이의 라인의 중간에 스위칭 다이오드(D1)와 2차 권선(N12)의 직렬 회로가 마련된다. 2차 권선(N12)은 스위칭 주기를 가지고 단속적으로 흐르는 교류인 정류 전류에 대해서, 인덕턴스, 즉 초크 코일로서 작용한다.

스위칭 다이오드(D1)의 스위칭 동작에 의해 발생하는 스위칭 주기를 갖는 교류 성분을 흡수하기 위해 필터 커패시터(CN)가 마련되어 노말 모드 노이즈를 억제한다. 이 회로에 있어서, 필터 커패시터(CN)는 스위칭 다이오드(D1)와 2차 권선(N2)의 직렬 회로에 병렬 접속된다.

역률 개선 트랜스(VFT)는, 1차 권선(역률 개선 1차 권선)(N11)과 2차 권선(역률 개선 2차 권선)(N12)이 서로 자기적으로 결합하도록 코어 둘레에 감겨지는 구조를 갖는다. 역률 개선 트랜스(VFT)는, 분할된 권선 위치가 정의되는 소의 스플릿 보빈을 포함한다. 1차 권선(N11)과 2차 권선(N12)은 스플릿 보빈의 각각의 권선 위치에서 떨어져 감긴다. 이러한 구조에 의해, 1차측 및 2차측 사이의 결합도로서 소결합에 대응하는 소정의 결합 계수가 제공된다.

이렇게 구성된 역률 개선 회로(17)에 있어서, 절연 컨버터 트랜스(PIT)의 1차 권선(N1)에서 얻어지는 스위칭 출력으로서의 전류와 전압은, 1차 권선(N1)과 평활 커패시터(Ci) 사이에 직렬로 마련되는 역률 개선 트랜스(VFT)의 1차 권선(N11)에 전송된다. 이것에 의해, 역률 개선 트랜스(VFT)의 1차 권선(N11)에 스위칭 주기를 갖는 전압이 생성된다. 역률 개선 트랜스(VFT)에 있어서, 1차 권선(N11)에서 얻어지는 교류 전압은 2차 권선(N12)에서 교류 전압을 유도한다.

역률 개선 트랜스(VFT)의 2차 권선(N12)은 스위칭 다이오드(D1)에 직렬 접속되며, 상용 교류 전원(AC)의 정류로부터 발생하는 정류 전류가 통과하게 되는 경로의 중간에 마련된다. 따라서, 2차 권선(N12)에서 유도되는 교류 전압은 정류 출력 전압에 중첩된다. 구체적으로는, 역률 개선 트랜스(VFT)로 인해, 역률 개선 트랜스(VFT)의 자기 결합을 통해 1차측 직렬 공진 전류가 정류 전류 경로에 존재하는 평활 커패시터(Ci)로 전압으로서 피드백된다. 전압으로서 스위칭 출력을 피드백하여 역률을 개선하는 이러한 역률 개선 회로 시스템은 전압 피드백 시스템으로서 칭해진다.

스위칭 다이오드(D1)는 상기 상술된 중첩된 교류 전압에 기인하는 정류 전류에 대한 스위칭을 구현하도록(단속적으로 차단하도록) 동작한다. 이 동작의 결과로 서, AC 입력 전압(VAC)의 레벨이 평활 커패시터(Ci) 양단의 전압의 레벨보다 낮은 기간 동안에도 정류 전류가 흐른다. 즉, 정류 전류의 도통각이 증가된다.

정류 전류의 도통각의 이러한 증가에 따라, AC 입력 전류(IAC)의 도통각도 또한 증가된다. 이것에 의해, AC 입력 전류(IAC)의 평균 파형은 AC 입력 전압(VAC)의 파형과 비슷하게 되고, 이것에 의해 역률이 향상된다.

도 15의 상술된 구성을 갖는 실제 전원 회로에 대한 실험을 위해, 회로의 주요 부분은 다음의 파라미터를 갖도록 선택되고, 결과적으로 후술될 실험 결과가 얻어진다.

절연 컨버터 트랜스(PIT)는 도 2에 도시된 구조에 기초하며, EE자형 코어(CR1, CR2)에 대해 EER-35 코어가 선택되었다. 갭(G1)은 2.2㎜의 갭 길이를 갖도록 설계되었다. 1차 및 2차 권선(N1 및 N2)의 턴 수는 각각 33T와 30T로 설정되었다. 이러한 절연 컨버터 트랜스(PIT)의 구조에 따라, 절연 컨버터 트랜스(PIT)의 1차측 및 2차측 사이의 결합 계수(k)는 0.7보다 작은 값, 예를 들면 약 0.67로 설정되었다.

역률 개선 트랜스(VFT)에 대해서, EE-25 코어가 선택되고 1.6㎜의 갭이 형성되었다. 또한, 소정의 턴 수가 감겨진 1차 권선 및 2차 권선(N11 및 N12)이 감겨져서, 1차 권선 및 2차 권선(N11 및 N12)의 인덕턴스(L11 및 L12)가 각각 60μH 및 27μH로 설정되었다.

공지된 바와 같이, 상기 상술된 EER 및 EE 코어는 제품 코어의 형식 및 규격 중 하나이다. 이러한 형식에는 ER 형식도 포함되는 것이 알려져 있다. EER, ER 및 EE 형식의 모든 코어의 단면은 E자형 또는 EE자형이다. 따라서, EER, ER 및 EE 형식의 모든 코어는 본원에서는 E자형 및 EE자형 코어로서 취급된다.

1차측 병렬 공진 커패시터(Cr), 필터 커패시터(CN) 및 2차측 직렬 공진 커패시터(C2)의 커패시턴스는 다음과 같이 선택되었다: Cr=0.01㎌, CN=1㎌, C2=0.047㎌.

허용 가능한 부하 전력 범위는 300W의 최대 부하 전력(Pomax)에서 0W(무부하)의 최소 부하 전력(Pomin)까지였다. 2차측 DC 출력 전압(Eo)의 규격 레벨은 175V였다.

도 15의 전원 회로에 대한 실험 결과로서, 다음의 결과가 얻어졌다.

역률 개선 회로(17)의 동작에 따른 역률(PF)은, 300W의 최대 부하전력(Pomax)에서 약 100W의 부하 전력(Po)까지의 부하 변동에 대해 부하가 경부하가 될수록 약 0.8 내지 0.75의 범위에서 감소하는 경향을 가지며, 100W보다 작은 부하 전력(Po)의 범위에서는 경부하가 될수록 증가하는 경향을 갖는다. 전체적으로, 300W에서 25W까지의 부하 전력의 변동 범위에 대해서 역률(PF)은 0.75보다 크고, 따라서, 실용화에 충분한 역률이 얻어진다고 말할 수 있다. AC 입력 전압(VAC)의 변동에 대해, 역률(PF)은 85V에서 140V까지의 전압(VAC)의 범위에 대해 약 0.8로 거의 일정하게 되는 특성을 나타낸다.

부하가 경부하가 될수록 역률(PF)의 레벨이 증가하는 상기 상술된 경향의 이유는 정전압 제어가 PWM 제어에 기초하기 때문이다. 구체적으로는, 부하의 감소와 관련된 2차측 DC 출력 전압(Eo)의 레벨에서의 증가에 응답하여, 스위칭의 한 주기 내에서의 스위칭 소자(Q1)의 오프 기간이 스위칭 소자(Q1)의 구동에서 연장된다. 그에 따라, 온 기간은 감소되며, 이것에 의해, 온 기간 동안 1차측 병렬 공진 커패시터(Cr)로의/로부터의 전류의 충/방전에 기인하여 발생하는 공진 펄스 전압(전압(V1)으로서 나타난다)의 피크 레벨이 상승하게 된다. 이와 같이, 부하가 경부하일 때, 피크 레벨이 증가된 공진 펄스 전압이 피드백되어, 전압 피드백 양을 증가시킨다. 전압 피드백 양의 이와 같은 증가는 역률을 향상시키고, 전압 피드백 시스템을 채용하는 역률 개선 회로(17)에 의해 향상된다. 또한, 피드백 양의 증가는 평활 커패시터(Ci)에 중첩되는 전압의 레벨도 또한 향상시키고, 정류 평활 전압(Ei)의 레벨도 또한 상승시킨다.

AC→DC 전력 변환 효율(ηAC→DC)은, 부하 변동에 대해 거의 일정하지만, AC 입력 전압 변동에 대해서는 AC 입력 전압(VAC)이 커질수록 완만한 기울기로 증가한다. 측정 결과로서, 100V의 AC 입력 전압(VAC)과 300W의 최대 부하 전력(Pomax)의 조건하에서, 효율(ηAC→DC)은 91.1%였다. 비교로서, 동일한 조건(Pomax=300W, VAC=100V)하에서, 도 19의 전원 회로의 AC→DC 전력 변환 효율은 83%였고, 따라서, 도 15의 회로가 약 8.1%의 향상을 달성한다. 또한, 이와 함께, 도 15의 회로의 AC 입력 전력은 도 19의 전원 회로에서의 AC 입력 전력과 비교하여 약 32.2W만큼 감소된다.

본 발명은 실시예로서 상기 상술된 구성에 제한되는 것은 아니다. 예를 들면, 1차측 전압 공진형 컨버터와 2차측 직렬 공진 회로를 포함하는 2차측 정류 회로의 구성의 상세의 회로 구성으로서, 다른 구성도 또한 이용 가능하다.

또한, 스위칭 소자로서, 예를 들면, IGBT(Insulated Gate Bipolar Transistor) 또는 바이폴라 트랜지스터가 MOS-FET 대신 사용될 수도 있다. 또한, 상기 상술된 실시에가 타려식 스위칭 컨버터를 채용하지만, 본 발명은 자려식 스위칭 컨버터(self-excited switching converter)를 채용하는 구성에도 적용될 수 있다.

당업자라면, 첨부된 특허청구범위 또는 그 등가의 범위 내에 있는 한, 설계상의 필요와 다른 요인에 따라 여러 가지 변형예, 수정예, 조합예, 부분 조합예 및 변경예 등이 이루어질 수 있음을 이해할 것이다.

상기 상술한 바와 같이, 본 발명의 일 실시예에 따른 스위칭 전원 회로는 액티브 필터 없이 역률 개선 기능을 갖는 스위칭 전원 회로로서 기능할 수 있다. 액티브 필터가 없음으로 인해, 스위칭 전원 회로의 전력 변환 효율이 향상하게 된다. 이것에 의해, 예를 들면, 히트 싱크 등을 제거하거나 또는 소형화할 수 있다. 또한, 액티브 필터를 포함하는 구성과 비교하여 부품 수가 현저히 감소되고, 결과적으로 회로의 크기와 중량이 감소하고 비용이 절감되게 된다. 또한, 액티브 필터의 하드 스위칭 동작에 비해, 본 발명의 일 실시예의 스위칭 컨버터는, 전압 공진형 컨버터에 기초하기 때문에 소프트 스위칭 동작을 수행한다. 이 때문에, 스위칭 노이즈가 현격히 감소되어 노이즈 필터를 보강할 필요가 없어지며, 이것에 의해서도, 크기와 중량이 감소하고 비용이 절감되게 된다.

또한, 본 발명의 일 실시예의 구성에 따르면, 상이한 스위칭 주파수를 갖는 동시적 동작이 없기 때문에, 1차측 및 2차측의 어스 전위 사이의 간섭의 문제점이 해결된다. 따라서, 어스 전위는 안정화되고, 이것에 의해 회로 기판의 신뢰성이 향상하고 패턴 설계가 용이하게 된다.

Claims (8)

1. 교류 전압을 제공받고 상기 교류 전압을 정류하는 정류기와;

   평활 커패시터를 포함하며 상기 정류기로부터의 정류 전압을 평활화하는 평활 유닛과;

   상기 평활 유닛에 의해 평활화된 정류 전압을 직류 입력 전압으로서 제공받으며 스위칭을 수행하는 스위칭 유닛과;

   상기 스위칭 유닛을 스위칭 구동하는 스위칭 구동 유닛과;

   적어도, 상기 스위칭 유닛의 스위칭 동작으로부터 발생하는 스위칭 출력이 공급되는 1차 코일과, 상기 1차 코일에 얻어지는 스위칭 출력에 의해 교류 전압이 유도되는 2차 코일이 감겨지며, 중간 부하로 간주되는 소정의 부하 조건의 범위에서도 적정한 제로 전압 스위칭이 보장될 수 있을 정도의 1차측과 2차측의 결합 계수가 설정되는 구조를 갖는 절연 컨버터 트랜스와;

   상기 절연 컨버터 트랜스의 1차 권선을 포함하는 누설 인덕턴스 성분과 1차측 병렬 공진 커패시터의 커패시턴스로 형성되며, 상기 스위칭 유닛의 동작으로서 전압 공진형 동작을 제공하는 1차측 병렬 공진 회로와;

   2차측 직렬 공진 커패시터를 상기 절연 컨버터 트랜스의 2차 권선에 직렬로 접속하는 것으로부터 생기며, 2차 권선을 포함하는 누설 인덕턴스 성분과 상기 2차측 직렬 공진 커패시터의 커패시턴스로 형성되는 2차측 직렬 공진 회로와;

   상기 절연 컨버터 트랜스의 2차 권선에서 유도되는 교류 전압을 제공받으며, 정류 동작을 수행하여 2차측 직류 출력 전압을 생성하는 2차측 직류 출력 전압 생성 유닛과;

   상기 스위칭 구동 유닛에 상기 2차측 직류 출력 전압의 레벨에 따른 검출 출력을 제공하여 상기 2차측 직류 출력 전압의 레벨을 안정화시키는 컨트롤러; 및

   상기 정류기의 정류 동작으로부터 발생하는 정류 출력에 상기 스위칭 출력을 중첩시키는 것에 의한 정류 전류를 단속적으로 차단하는 역률 개선 스위칭 소자를 포함하는 역률 개선 유닛을 포함하고,

   상기 중첩은 상기 1차 권선에서 얻어지는 스위칭 출력의 상기 평활 커패시터로의 피드백에 기인하는 것을 특징으로 하는 스위칭 전원 회로.
2. 제 1항에 있어서,

   상기 역률 개선 유닛은 상기 역률 개선 스위칭 소자와 함께 직렬 회로를 형성하는 고주파 초크 코일을 포함하고, 상기 직렬 회로는 상기 정류기와 상기 평활 유닛 사이에 마련되는 것을 특징으로 하는 스위칭 전원 회로.
3. 제 2항에 있어서,

   상기 절연 컨버터 트랜스의 1차 권선의 한 단부는 병렬 접속된 상기 1차측 병렬 공진 커패시터와 상기 스위칭 유닛에 접속되고, 상기 1차 권선의 나머지 한 단부는 상기 고주파 초크 코일과 상기 역률 개선 스위칭 소자 사이의 접속 노드에 결합되어, 상기 1차 권선에서 얻어지는 스위칭 출력으로서의 스위칭 출력 전류가 상기 평활 커패시터를 위해 상기 고주파 초크 코일을 통해 재생되는 것을 특징으로 하는 스위칭 전원 회로.
4. 제 3항에 있어서,

   상기 역률 개선 유닛은 상기 직렬 회로에 병렬로 마련되는 필터 커패시터와, 상기 필터 커패시터에 병렬로 접속되며 상기 정류기의 정류 동작으로부터 발생하는 정류 전류가 상기 평활 커패시터로 분기되는 것을 허용하는 정류 소자를 더 포함하는 것을 특징으로 하는 스위칭 전원 회로.
5. 제 3항에 있어서,

   상기 고주파 초크 코일은, 상기 1차 권선에서 얻어지는 스위칭 출력 전류를 상기 평활 커패시터에 인가하기 위한 고주파 초크 코일 권선과 역률 개선 제어 권선을 포화 코어의 둘레에 감는 것에 의해 형성되는 가변 고주파 초크 코일이고, 상기 고주파 초크 코일 권선에서 생기는 인덕턴스의 값은, 상기 정류 평활 전압의 크기 및 /또는 상기 교류 전압의 입력으로 인해 상기 정류기로 흐르는 전류의 절대치의 크기에 의존하는 전류를 상기 역률 개선 제어 권선에 인가하는 것에 의해 제어되는 것을 특징으로 하는 스위칭 전원 회로.
6. 제 2항에 있어서,

   상기 절연 컨버터 트랜스는 상기 스위칭 출력으로서의 스위칭 출력 전압을 승압하는 3차 권선을 포함하고, 상기 역률 개선 스위칭 소자와 상기 고주파 초크 코일의 직렬 회로가 상기 3차 권선을 통해 형성되는 것을 특징으로 하는 스위칭 전원 회로.
7. 제 6항에 있어서,

   상기 절연 컨버터 트랜스는 상기 스위칭 출력으로서의 스위칭 출력 전압을 승압하는 3차 권선을 포함하고, 상기 역률 개선 스위칭 소자와 상기 고주파 초크 코일의 직렬 회로가 상기 3차 권선을 통해 형성되며,

   상기 3차 권선에 의해 승압된 상기 스위칭 출력 전압은, 상기 정류기의 정류 동작으로부터 발생하는 정류 전압에 상기 스위칭 출력 전압이 중첩되도록, 상기 평활 커패시터에 피드백되는 것을 특징으로 하는 스위칭 전원 회로.
8. 제 2항에 있어서,

   상기 역률 개선 유닛은 서로 소하게(loosely) 결합된 1차 권선과 2차 권선을 구비하며 상기 절연 컨버터 트랜스의 1차 권선에서 얻어지는 스위칭 출력을 피드백하는 역률 개선 트랜스를 포함하고,

   상기 절연 컨버터 트랜스의 1차 권선의 한 단부는 서로 병렬로 접속된 상기 1차측 병렬 공진 커패시터와 상기 스위칭 유닛에 접속되고, 상기 절연 컨버터 트랜스의 1차 권선의 나머지 한 단부는 상기 역률 개선 트랜스의 1차 권선을 통해 상기 평활 커패시터에 결합되며,

   상기 역률 개선 트랜스의 2차 권선은 상기 고주파 초크 코일로서 작용하는 것을 특징으로 하는 스위칭 전원 회로.

Images