JPH09215332A - 力率改善型ａｃ／ｄｃコンバータ - Google Patents

Abstract

(57)【要約】 【課題】 主回路（メインコンバータ）におけるスイッ
チング素子の損失を低減し、出力の向上を可能とする力
率改善型ＡＣ／ＤＣコンバータを提供する。 【解決手段】 少なくとも１次側回路のエネルギーのバ
ランスを保つ平滑コンデンサＣ２と、１次側のエネルギ
ーを２次側に伝達するスイッチングトランスＴ１と、こ
のスイッチングトランスＴ１の１次側回路をオン・オフ
するスイッチング素子Ｑ１とを有する主回路と、この主
回路より入力側にあって高周波による短絡ルートを有す
る力率改善回路２とを備えた力率改善型ＡＣ／ＤＣコン
バータにおいて、前記力率改善回路２の変調トランスＭ
Ｔの１次側である高周波短絡ルートに、主回路のスイッ
チング素子Ｑ１とは別にサブスイッチ素子Ｑ２を設ける
ことにより、スイッチング素子の負担を軽減すると共
に、このスイッチング素子Ｑ１を流れる電流を検出する
保護回路の、入力電圧の瞬時値による影響をなくした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は交流入力を、スイッ
チング素子によるスイッチング動作とスイッチングトラ
ンスにより、所望の電圧の直流出力に変換するスイッチ
ング電源、すなわちＡＣ／ＤＣコンバータに関する。

【０００２】

【従来の技術】従来よりワンコンバータタイプのスイッ
チング電源において、力率を改善し、高調波を低減する
ため、入力電流を正弦波状に整形するための回路が種々
提案されている。図２３はこのような力率を改善するた
め、本願と同一出願人によりなされた、特願平７−２６
２４０４号にかかる力率改善型ＡＣ／ＤＣコンバータの
構成を示した回路図である。

【０００３】図において、１は１次側回路、２は２次側
回路、３は力率改善回路、４はスイッチング素子Ｑ１の
制御手段、つまりスイッチング動作を制御して所定の出
力を発生させるための制御回路、５はダイオードＤ４，
Ｄ５により構成される２次側整流回路、ＢＤは交流電源
ＡＣを整流するためのダイオードブリッジによる整流回
路、Ｌ１はチョークコイル、ＭＴは変調トランス、Ｃ２
は平滑コンデンサ、Ｑ１はＭＯＳＦＥＴやトランジスタ
等の高速スイッチング動作が可能な半導体であるスイッ
チング素子、Ｄ３はスイッチングトランスＴ１の３次巻
線ＮＲに接続され逆起電力を吸収するためのリセットダ
イオード、Ｔ１は１次側回路１１と２次側回路１２とを
結合するスイッチングトランス、Ｌ２は２次側チョーク
コイル、Ｃ３は２次側平滑回路である。

【０００４】このような構成の回路において、入力交流
電源を変調トランスＭＴを介してスイッチング素子Ｑ１
により短絡し（高周波による短絡ルート）、あるいは、
変調トランスＭＴのリーケージとコンデンサＣ１との疑
似共振動作により、高周波を重畳することで、所謂ディ
ザー効果を生じさせ、力率の改善を図るものである（リ
ンギングディザー方式と呼ぶ）。ここで、高周波による
短絡ルートとは、整流回路ＢＤのプラス側出力→変調ト
ランスＭＴの１次巻線Ｎ１→ダイオードＤ２→スイッチ
ング素子Ｑ１に至るルートである。なお、その詳しい動
作については同出願の公報等を参照されたい。

【０００５】

【発明が解決しようとする課題】ところで、このような
構成の回路では、主回路（メインコンバータ）のスイッ
チング素子と力率改善回路３の高周波短絡用のスイッチ
素子とを同一のスイッチング素子Ｑ１で兼用している。
このため、スイッチング素子Ｑ１の損失が増大し（通常
約２倍程度）、スイッチング素子Ｑ１の発熱による破損
のおそれや、回路設計上の制約を受ける等、といった弊
害を生じていた。

【０００６】この発明はかかる点に鑑みなされたもの
で、その目的とするところは、主回路（メインコンバー
タ）におけるスイッチング素子の損失を低減し、出力の
向上を図ることのできる力率改善型ＡＣ／ＤＣコンバー
タを提供することにある。

【０００７】

【課題を解決するための手段】上記課題を解決するため
本発明は、少なくとも１次側回路のエネルギーのバラン
スを保つ平滑コンデンサＣ２と、１次側のエネルギーを
２次側に伝達するスイッチングトランスＴ１と、このス
イッチングトランスＴ１の１次側回路をオン・オフする
スイッチング素子Ｑ１とを有する主回路と、この主回路
より入力側にあって高周波による短絡ルートと波形重畳
ルートを有する力率改善回路２とを備えた力率改善型Ａ
Ｃ／ＤＣコンバータにおいて、前記力率改善回路２の変
調トランスＭＴの１次側である高周波短絡ルートに、主
回路のスイッチング素子Ｑ１とは別にサブスイッチ素子
Ｑ２を設けることとした。

【０００８】また、前記力率改善回路１はコンデンサＣ
１と変調トランスＭＴとを備え、このコンデンサＣ１と
変調トランスＭＴのリーケージインダクタンスとによる
疑似共振作用の波形を入力波形に重畳する波形重畳ルー
トと、変調トランスＭＴの１次側からサブスイッチ素子
Ｑ２に至る高周波の短絡ルートを有することとした。

【０００９】また、１次側回路のエネルギーのバランス
を保つ平滑コンデンサＣ２と、この平滑コンデンサＣ２
を有する１次側回路から２次側回路にエネルギーを伝達
するスイッチングトランスＴ１と、このスイッチングト
ランスＴ１の１次側回路をオン・オフするスイッチング
素子Ｑ１とを備えた主回路と、その一端が直接入力側と
接続される１次巻線Ｎ１と、コンデンサＣ１とダイオー
ドＤ１による並列回路を介してその一端が入力側と接続
される２次巻線Ｎ２とを備えた変調トランスＭＴと、こ
の変調トランスＭＴの１次巻線Ｎ１の他端側にその被制
御端子の一方が接続されたサブスイッチ素子Ｑ２と、前
記変調トランスＭＴの１次巻線Ｎ１の他端側から２次巻
線Ｎ２の他端側に導通するダイオードＤ２とを備えるこ
ととした。

【００１０】あるいは、平滑コンデンサＣ２と、この平
滑コンデンサＣ２を有する１次側回路から２次側回路に
エネルギーを伝達するスイッチングトランスＴ１と、こ
のスイッチングトランスＴ１の１次側回路をオン・オフ
するスイッチング素子Ｑ１とを備えたコンバータ回路に
設けられ、その一端が直接入力側と接続される１次巻線
Ｎ１と、コンデンサＣ１とダイオードＤ１とによる並列
回路を介してその一端が入力側と接続される２次巻線Ｎ
２とを備えた変調トランスＭＴと、この変調トランスＭ
Ｔの１次巻線Ｎ１の他端側にその被制御端子の一方が接
続されたサブスイッチ素子Ｑ２と、前記変調トランスＭ
Ｔの１次巻線Ｎ１の他端側から２次巻線Ｎ２の他端側に
導通するダイオードＤ２とを備えた力率改善回路として
もよい。

【００１１】さらに、前記力率改善回路１は、変調トラ
ンスＭＴの１次巻線Ｎ１の他端側から２次巻線の他端側
Ｎ２に導通するダイオードＤ２とインダクタＬ１との直
列回路を備えることとした。

【００１２】また、前記力率改善回路１のインダクタは
スイッチングトランスＴ１の一部であることとした。

【００１３】また、前記力率改善回路１のインダクタは
変調トランスＭＴの一部であることとした。

【００１４】また、上記変調トランスＭＴは複数の中間
フランジ２８ａ，２８ｂ，２８ｃを有すると共にこの中
間フランジ２８ａ，２８ｂ，２８ｃによって区切られた
各胴部２３ａ，２３ｂ，２３ｃ，２３ｄのいずれかに各
巻線Ｎ１，Ｎ２，Ｎ３を巻回し、かつ１次および２次巻
線Ｎ１，Ｎ２と３次巻線Ｎ３とを離間させて巻回してな
る構成とした。

【００１５】

【発明の実施の形態】次に、本発明の実施の形態につい
て説明する。図１は、本発明にかかる力率改善型ＡＣ／
ＤＣコンバータの基本構成を示した回路図である。図に
おいて、２は力率改善回路、Ｑ１はトランジスタ、ｍｏ
ｓＦＥＴ等の高速電流制御が可能なスイッチング素子、
Ｑ２は同様に、トランジスタ、ｍｏｓＦＥＴ等のサブス
イッチ素子、ＭＴは所定のリーケージインダクタンスを
有する変調トランス、Ｔ１は１次側回路のエネルギーを
２次側回路に伝達するためのスイッチングトランス、Ｃ
２は平滑コンデンサ、１は周知の電力制御手段であるＰ
ＷＭ、ＦＭ制御が可能な制御手段である。

【００１６】しかして、入力端子の一端側である端子Ｉ
ＮからコンデンサＣ１の一端と、ダイオードＤ１のアノ
ード、および変調トランスＭＴの１次巻線の一端側に接
続されている。前記コンデンサＣ１の他端と、ダイオー
ドＤ１のカソードから変調トランスＭＴの２次巻線Ｎ２
の一端側に接続され、この２次巻線Ｎ２の他端は、ダイ
オードＤ２のカソードと、平滑コンデンサＣ２の一端、
およびスイッチングトランスＴ１の１次巻線Ｎｐ１、３
次巻線Ｎｒのそれぞれ一端側に接続されている。変調ト
ランスＭＴの１次巻線Ｎ１の他端は、サブスイッチ素子
Ｑ２の被制御端子の一方（ドレイン）と前記ダイオード
Ｄ２のアノードに接続されている。前記スイッチングト
ランスＴ１の１次巻線Ｎｐ１の他端は、スイッチング素
子Ｑ１の被制御端子の一方（ドレイン）に接続されてい
る。

【００１７】入力端子の他端である端子ＧＮＤからは、
サブスイッチ素子Ｑ２の被制御端子の他方（ソース）
と、平滑コンデンサＣ２の他端と、スイッチング素子Ｑ
１の被制御端子の他方（ソース）と、ダイオードＤ３の
アノードに接続され、このダイオードＤ３のカソード
は、前記スイッチングトランスＴ１の３次巻線Ｎｒの他
端に接続されている。また、サブスイッチ素子Ｑ２とス
イッチング素子Ｑ１の制御端子（ゲート）は、それぞれ
制御手段１に接続されている。

【００１８】なお、入力端子ＩＮおよびＧＮＤには、交
流電源から全波整流された脈流波形が印加される。ま
た、スイッチングトランスＴ１の２次巻線Ｎｓ１にはダ
イオードによる全波整流回路が接続され、スイッチング
動作により２次側に発生した電圧を直流に変換して利用
できるようになっている。

【００１９】そして、スイッチング素子Ｑ１の他にサブ
スイッチ素子Ｑ２を設け、このサブスイッチ素子Ｑ２を
スイッチング素子Ｑ１と同期して動作させ、入力端子Ｉ
Ｎ→変調トランスＭＴの１次巻線Ｎ１→サブスイッチ素
子Ｑ２という高周波による短絡ルートを形成することに
より、スイッチング素子Ｑ１に流れる電流が減り、スイ
ッチング素子Ｑ１の損失を低減することができる。

【００２０】ところで、図２３に示すような従来の回路
においては、スイッチング素子Ｑ１の過電流保護のた
め、例えば図２に示すような回路が用いられていた。す
なわち、スイッチング素子Ｑ１の被制御端子の他方（ソ
ース）とＧＮＤとの間に、電流検出用の抵抗Ｒ１１を設
け、この抵抗Ｒ１１の両端に発生した電圧波形を抵抗Ｒ
１２、コンデンサＣ１１、抵抗Ｒ１３によりフィルタリ
ングして、制御手段１（例えばＰＷＭ制御用のＩＣ）の
ＯＣＰ入力に与えることにより制御を行っていた。

【００２１】しかしながら、このような制御手段１の過
電流保護入力（ＯＣＰ）は直流的に一定のしきい値であ
ることが前提となっている場合が多い。従って、図２３
のような回路では、スイッチング素子Ｑ１の被制御端子
（ドレイン）に流入する電流は、スイッチングトランス
Ｔ１の１次巻線Ｎｐ１からのものと、変調トランスＭＴ
の１次巻線Ｎ１からのものとが合成された電流となる。
つまり、入力電圧の瞬時値に対してスイッチング素子Ｑ
１に流れる電流ＩＤは、図３に示す波形のＸで示される
部分が変動し、この電流波形を検出するため、例えば図
４に示すように、一定のしきい値ＴＬに対して、入力正
弦波の半周期の内、瞬時値の高い部分ではしきい値ＴＬ
を超えたり、超えなかったりする期間ができる。このた
め、制御手段１はスイッチング素子Ｑ１に与える制御信
号を電流が減少するように制御し、回路全体の動作が不
安定となる。

【００２２】このため、制御手段１のＯＣＰ入力におけ
るしきい値ＴＬを、入力される波形の瞬時値に対応して
変化させる必要があるが、制御手段１の構成が複雑にな
ると共に、市販の制御ＩＣを使用することを考えると一
般的でない。そこで、図１の力率改善型ＡＣ／ＤＣコン
バータのようにサブスイッチ素子Ｑ２を設けることによ
り、入力電圧の瞬時値に対して変化する電流成分は全て
サブスイッチ素子Ｑ２に流れ、スイッチング素子Ｑ１に
はスイッチングトランスの１次巻線Ｎｐ１からの電流の
みが流れる。そして、スイッチング素子Ｑ１に流れる電
流は、その殆どが２次側の負荷のみに依存するようにな
り、過負荷以外では不安定動作は解消する。

【００２３】次に、この様な力率改善型ＡＣ／ＤＣコン
バータの動作について、図５〜図８を参照しつつ説明す
る。ここで、図５は入力瞬時値が高い場合でスイッチン
グ素子Ｑ１およびサブスイッチ素子Ｑ２がＯＮの場合、
図６は入力瞬時値が高い場合でスイッチング素子Ｑ１お
よびサブスイッチ素子Ｑ２がＯＦＦの場合、図７は入力
瞬時値が低い場合でスイッチング素子Ｑ１およびサブス
イッチ素子Ｑ２がＯＮの場合、図８は入力瞬時値が低い
場合でスイッチング素子Ｑ１およびサブスイッチ素子Ｑ
２がＯＦＦの場合を示す。

【００２４】図５において、入力瞬時値が高く、スイッ
チング素子Ｑ１およびサブスイッチ素子Ｑ２がＯＮであ
るので、入力端子ＩＮＮから高周波短絡ルート、つまり
変調トランスＭＴの１次側Ｎ１からサブスイッチ素子Ｑ
２へ電流が流れる。また、メインコンバータ回路の平滑
コンデンサＣ２に蓄えられたエネルギーは、スイッチン
グトランスＴ１の１次巻線Ｎｐ１を介してスイッチング
素子Ｑ１へと流れる。これにより、スイッチングトラン
スＴ１の２次側Ｎｓ１に巻線比に対応した電圧が生じ
る。

【００２５】図６において、スイッチング素子Ｑ１およ
びサブスイッチ素子Ｑ２がＯＦＦすると、入力端子ＩＮ
ＮからダイオードＤ１（Ｖｆを超えるため）、変調トラ
ンスＭＴの２次側Ｎ２を介して平滑コンデンサＣ２に電
流が流れる。また、変調トランスＭＴの１次側に、サブ
スイッチ素子Ｑ２のＯＮ期間中に蓄えられたエネルギー
は、このサブスイッチ素子Ｑ２のＯＦＦ期間中にダイオ
ードＤ２を介して平滑コンデンサＣ２に回生され、リセ
ットされる。この電流は不連続モードとなり、変調トラ
ンスＭＴがリセットされる場合は疑似共振の波形は発生
しない。

【００２６】次に、図７の入力瞬時値が低い場合、スイ
ッチング素子Ｑ１およびサブスイッチ素子Ｑ２がＯＮで
あると、平滑コンデンサＣ２に蓄積されたエネルギー
は、変調トランスＭＴの２次側Ｎ２、コンデンサＣ１方
向に流れ、さらに変調トランスＭＴの１次側Ｎ１を介し
て、サブスイッチ素子Ｑ２に電流が流れる。変調トラン
スＭＴでは、対象な形の電流が互いに逆方向に流れる
が、この動作によってコモンモードコイルの様に結合す
るインダクタンスはキャンセルされるようになり、残っ
たリーケージインダクタンスにエネルギーが蓄えられ
る。

【００２７】また、コンデンサＣ１は、平滑コンデンサ
Ｃ２の端子電圧と入力電圧の瞬時値の差分だけ充電され
る。なお、この期間メインコンバータ回路（主回路）で
は平滑コンデンサＣ２からスイッチングトランスＴ１の
１次巻線Ｎｐを経由して、スイッチング素子Ｑ１へと電
流が流れ、通常のＤＣ／ＤＣコンバータの動作が行われ
る。

【００２８】次に、図８において、スイッチング素子Ｑ
１およびサブスイッチ素子Ｑ２がＯＦＦすると、スイッ
チングトランスＴ１のリセットは３次巻線Ｎｒとダイオ
ードＤ３によって行われるが、平滑コンデンサＣ２の端
子電圧が、入力電圧の瞬時値よりも高いので、変調トラ
ンスＭＴの１次側Ｎ１に流れていた電流は、平滑コンデ
ンサＣ２に回生されない。

【００２９】これは、変調トランスＭＴの１次側Ｎ１と
サブスイッチ素子Ｑ２およびダイオードＤ２は分解して
考えると、昇圧チョッパのようでもあるが、サブスイッ
チ素子Ｑ２のＯＮ／ＯＦＦデューティがスイッチング素
子Ｑ１と同期して最大で５０パーセント程度（通常３０
〜４０％）であるので、平滑コンデンサＣ２を昇圧する
エネルギーが十分でないばかりか、サブスイッチ素子Ｑ
２のＯＮ期間中に流れる電流は、変調トランスＭＴのリ
ーケージインダクタンスとコンデンサＣ１による直列共
振によって、サブスイッチ素子Ｑ２がＯＦＦするタイミ
ングまでに、ほぼゼロになる共振電流（矩形の波形では
なく、なだらかな円弧を描く波形になる）となるよう、
定数が設定されているからである。

【００３０】この結果、変調トランスＭＴのリーケージ
インダクタンスに蓄えられていたエネルギーとコンデン
サＣ１に充電されたエネルギーとによって、サブスイッ
チ素子Ｑ２のＯＦＦのタイミングで疑似共振の振動波形
が発生し、入力波形に重畳される。これで、ディザー効
果が得られ、入力端子ＩＮ側からコンデンサＣ１、変調
トランスＭＴの２次側Ｎ２を介して、平滑コンデンサＣ
２へ電流を流し込むことができる。

【００３１】なお、従来の周波数固定型の昇圧チョッパ
型アクティブフィルタでは、昇圧回路におけるスイッチ
ング素子の制御デューティは、入力電圧の瞬時値が低い
場合は、最大で９０パーセント以上開く。これにより、
十分な昇圧が得られ、さらに入力電圧の瞬時値が低くて
も入力側から十分電流を吸い込むことができる。本発明
においては、上記のように、デューティを開かない（約
５０パーセント以下）ためサブスイッチＱ２が十分電流
を吸い込めない分、波形重畳によるディザー効果によ
り、電流不足分を補っている。

【００３２】この様に、入力電圧の瞬時値の高いときに
は、主として高周波短絡ルートにより、また、入力電圧
の瞬時値の低いときには、主として疑似共振作用による
波形重畳を行って、ディザー効果による入力電流波形の
整形が行われる。

【００３３】

【実施例】次に、本発明のより具体的な実施例について
説明する。図９は本発明にかかる力率改善型ＡＣ／ＤＣ
コンバータの第１実施例を示した回路図である。図にお
いて、Ｒ１，Ｃ３はスナバ回路、Ａ１はスイッチング素
子Ｑ１とサブスイッチ素子Ｑ２を駆動するためのドライ
バーアンプで、例えばトーテムポール接続されたトラン
ジスタ等による、高速動作が可能なアンプを使用する。
また、トランジスタＱ３、抵抗Ｒ７、コンデンサＣ４、
抵抗Ｒ５はサブスイッチ素子Ｑ２の過渡的な過電流状態
から保護するための回路である。

【００３４】さらに、コンデンサＣ５、ダイオードＤ６
はサブスイッチ素子Ｑ２とスイッチング素子Ｑ１の駆動
信号の干渉を防止（上記トランジスタＱ３の動作によ
り）するものである。また、平滑コンデンサＣ２の電圧
上昇が問題となる場合には、この電圧を検出して、ＦＭ
制御とＰＷＭ制御を兼用することにより、解消できる。
その他の構成は図１の回路と同一であり、同一構成要素
には同一符号を付して説明を省略する。

【００３５】この様な図９の回路（１２ｖＤＣ、１２．
５Ａ ＭＡＸ）の、出力１００Ｗ、１２０Ｗ、１５０Ｗ
時における、入力電流Ｉ、入力電圧Ｅの波形をそれぞれ
図１０、図１２、図１４に示す。また、この時の各次数
毎の高調波電流の測定値を、基準値（ＩＥＣクラスＤに
よる）とともに図１１、図１３、図１５に示す。

【００３６】図１０、１２、１４からわかるように、交
流入力波形の略全周期にわたって電流が流れている。こ
の時の力率と効率はそれぞれ 出力 １００Ｗ： 力率 ０．９８２ ・ 効率７７．２％ 出力 １２０Ｗ： 力率 ０．９７４ ・ 効率７７．２％ 出力 １５０Ｗ： 力率 ０．９４３ ・ 効率７７．１％ であり、優れた値を示している。

【００３７】図１１、１３、１５において、高調波電流
はすべて基準値（ＩＥＣクラスＤ）より低い値を示して
おり、高調波電流の抑制効果も大きいことがわかる。な
お、図の縦軸は対数目盛りであるため、測定限界（０．
００１％）付近でバラツキが誇張されているが、問題と
はならない。

【００３８】図１６は、本発明にかかる力率改善型ＡＣ
／ＤＣコンバータの、第２実施例を示した回路図であ
る。この例では、変調トランスＭＴの１次側からダイオ
ードＤ２あるいはコンデンサＣ３と抵抗Ｒ１の直列回路
を介してスイッチングトランスＴ１に至る回路に、イン
ダクタであるチョークコイルＬ１を追加したものであ
る。つまり、抵抗Ｒ１の他端およびダイオードＤ２のカ
ソードと、スイッチングトランスＴ１の１次巻線Ｎｐ１
の一端との間にチョークコイルＬ１が接続される。

【００３９】このインダクタとしてのチョークコイルＬ
１は平滑コンデンサＣ２の過剰な電圧上昇、特に軽負荷
時の電圧上昇を防止するものである。その他の構成は図
９の回路と同様であり、同一構成要素には同一符号を付
して説明を省略する。

【００４０】図１７は、本発明にかかる力率改善型ＡＣ
／ＤＣコンバータの、第３実施例を示した回路図であ
る。この例では、図１６のチョークコイルＬ１の代わり
に、インダクタをスイッチングトランスＴ１の補助巻線
Ｎｐ２で構成したものである。この様にすることによ
り、チョークコイルＬ１が不要となり、部品点数が減少
し、スペースを確保できる。

【００４１】図１８は、本発明にかかる力率改善型ＡＣ
／ＤＣコンバータの、第４実施例を示した回路図であ
る。この例では、図１６のチョークコイルＬ１の代わり
に、インダクタを、変調トランスＭＴの３次巻線Ｎ３で
構成したものである。この様にすることにより、上記同
様に、チョークコイルＬ１が不要となり、部品点数が減
少し、スペースを確保できる。

【００４２】この様な、３次巻線Ｎ３を備えた変調トラ
ンスＭＴの構成例を図１９に示す。図１９（ａ）は変調
トランスＭＴに使用されるコイルボビン２１の斜視図、
（ｂ）はその正面図、（ｃ）は側面図、（ｄ）は底面図
である。また、図中２１はコイルボビン、２３ａ，２３
ｂ，２３ｃ，２３ｄは胴部、２５はピン端子、２６，２
７はフランジ、２８ａ，２８ｂ，２８ｃは中間フラン
ジ、２２はコアを収容する貫通口、２９は同様にコアを
収容する溝部である。

【００４３】しかして、３つの中間フランジ２８ａ，２
８ｂ，２８ｃにより、４箇所の仕切られた胴部２３ａ，
２３ｂ，２３ｃ，２３ｄが形成され、この各胴部２３
ａ，２３ｂ，２３ｃ，２３ｄに巻線が巻回される。そし
て、例えば、胴部２３ａに１次巻線Ｎ１を、胴部２３ｂ
に２次巻線Ｎ２を、胴部２３ｃには巻線を設けず、胴部
２３ｄに離間して３次巻線Ｎ３を設けて、１次、２次巻
線Ｎ１，Ｎ２との結合が悪くなるようにし、あえてリー
ケージインダクタンスを大きくする。また、リーケージ
インダクタンスは中間フランジ２８ａ等の厚みにより容
易に調整できる。

【００４４】図２０および図２１は、上記第２実施例か
ら第４実施例における力率改善型ＡＣ／ＤＣコンバータ
の入力電流Ｉ、入力電圧Ｅの波形と、この時の各次数毎
の高調波電流の測定値を、基準値（ＩＥＣクラスＤによ
る）とともに示したものである。図２０から明らかなよ
うに図９の回路の場合に比べ、電流波形Ｉにデッドアン
グルが見られ、力率は０．８５前後まで低下するが、力
率改善回路の負担が軽減するため、２〜３％の効率の向
上が望める。高調波電流は基準値より十分低い値となっ
ている。

【００４５】図２２は、本発明の他の実施例である力率
改善回路を示したもので、図９の力率改善回路２を抜き
出して、モジュール化したものである。すなわち、各端
子のうち端子Ｉｎは入力整流回路のプラス出力側に接続
し、端子Ｇｎｄの一方は入力整流回路のマイナス出力側
に接続し、端子Ｇｎｄの他方は平滑コンデンサＣ２のマ
イナス側に接続する。端子Ｄｒｉｖｅには制御手段１か
らの制御信号、つまり主回路のスイッチング素子Ｑ１に
与えられる信号と同期した信号が与えられる。変調トラ
ンスＭＴの２次側Ｎ２の他端に接続するＮ２Ｏｕｔと１
次巻線Ｎ１の他端からダイオードＤ２を介してそのカソ
ード側に接続されるＮ１Ｏｕｔとを別個に設けたのは、
装着されるコンバータへの対応を良くするためである。
通常、Ｎ１ＯｕｔとＮ２Ｏｕｔは平滑コンデンサＣ２の
プラス側に接続する。

【００４６】この様に、モジュール化することにより、
従来のコンバータ回路にも容易に装着でき、力率の改善
を図ることができる。従って、このような力率改善回路
２を複数の機種への適用、つまり汎用性が向上すること
となる。しかも、制御は従来のスイッチング素子Ｑ１に
与えていたのと同様な信号を与えるだけでよい。

【００４７】

【発明の効果】以上の様に本発明によれば、スイッチン
グ素子とは別にサブスイッチ素子を設けているので、ス
イッチング素子の負担が軽減され、発熱が抑制されると
共に、過電流検出回路の誤作動も防止できる。

【００４８】また、変調トランスの１次側回路からダイ
オードを経てスイッチングトランスの１次巻線に至る回
路にインダクタを設けているので、平滑コンデンサの過
剰な電圧上昇を防止できる。

【００４９】あるいは、力率改善回路をモジュール化し
ているので、従来からあるコンバータ回路にも容易に適
用でき、対応する機種の汎用性が向上する。 という効
果を有する。

【図面の簡単な説明】

【図１】本発明にかかる力率改善回路の基本構成を示し
た回路図である。

【図２】過電流のための検出回路の１例を示した回路図
である。

【図３】スイッチング素子の被制御端子に流れる電流波
形を示したもので、入力波形の瞬時値により波形が変動
する様子を表している。

【図４】図３に示される入力電圧の変動に対応した、ス
イッチング素子の電流波形の変動により、制御手段の過
電流保護入力（ＯＣＰ）の端子電圧が変動する様子を示
した波形図である。

【図５】入力電圧の瞬時値が高い場合であって、スイッ
チング素子とサブスイッチ素子がＯＮの場合の動作を示
した図である。

【図６】入力電圧の瞬時値が高い場合であって、スイッ
チング素子とサブスイッチ素子がＯＦＦの場合の動作を
示した図である。

【図７】入力電圧の瞬時値が低い場合であって、スイッ
チング素子とサブスイッチ素子がＯＮの場合の動作を示
した図である。

【図８】入力電圧の瞬時値が低い場合であって、スイッ
チング素子とサブスイッチ素子がＯＦＦの場合の動作を
示した図である。

【図９】本発明にかかる力率改善型ＡＣ／ＤＣコンバー
タの第１実施例を示した回路図である。

【図１０】図９の回路において、１００Ｗ出力時の入力
電流Ｉと電圧Ｅの波形を示した図である。

【図１１】図９の回路において、１００Ｗ出力時の高調
波電流の実測値と基準値を示したグラフである。

【図１２】図９の回路において、１２０Ｗ出力時の入力
電流Ｉと電圧Ｅの波形を示した図である。

【図１３】図９の回路において、１２０Ｗ出力時の高調
波電流の実測値と基準値を示したグラフである。

【図１４】図９の回路において、１５０Ｗ出力時の入力
電流Ｉと電圧Ｅの波形を示した図である。

【図１５】図９の回路において、１２０Ｗ出力時の高調
波電流の実測値と基準値を示したグラフである。

【図１６】本発明にかかる力率改善型ＡＣ／ＤＣコンバ
ータの第２実施例を示した回路図である。

【図１７】本発明にかかる力率改善型ＡＣ／ＤＣコンバ
ータの第３実施例を示した回路図である。

【図１８】本発明にかかる力率改善型ＡＣ／ＤＣコンバ
ータの第４実施例を示した回路図である。

【図１９】図１８の回路に用いられる変調トランスの構
成例を示す外観図で、（ａ）はこの変調トランスに使用
されるコイルボビン２１の斜視図、（ｂ）はその正面
図、（ｃ）は側面図、（ｄ）は底面図である。

【図２０】図１６〜図１８の回路の、１００Ｗ出力時の
入力電流Ｉと電圧Ｅの波形を示した図である。

【図２１】図１６〜図１８の回路の、１００Ｗ出力時の
高調波電流の実測値と基準値を示したグラフである。

【図２２】本発明の他の実施例である、モジュール化し
た力率改善回路を示した回路図である。

【図２３】従来の回路例を示した回路図である。

【符号の説明】

１ 制御手段 ２ 力率改善回路 ＭＴ 変調トランス Ｑ１ スイッチング素子 Ｑ２ サブスイッチ素子 Ｑ３ トランジスタ Ｔ１ スイッチングトランス Ｃ２ 平滑コンデンサ Ａ１ ドライバーアンプ Ｌ１ チョークコイル

Claims (8)

【特許請求の範囲】
1. 【請求項１】 スイッチングトランスと、このスイッチ
   ングトランスの１次側回路をオン・オフするスイッチン
   グ素子とを有する主回路と、高周波短絡ルートを有する
   力率改善回路と、を備えた力率改善型ＡＣ／ＤＣコンバ
   ータにおいて、 前記力率改善回路の高周波短絡ルートにサブスイッチ素
   子を設けてなることを特徴とする力率改善型ＡＣ／ＤＣ
   コンバータ。
2. 【請求項２】 前記力率改善回路はコンデンサと変調ト
   ランスとを有し、このコンデンサと変調トランスのリー
   ケージインダクタンスによる疑似共振作用の波形を入力
   波形に重畳する波形重畳ルートと、変調トランスの１次
   側からサブスイッチ素子に至る高周波短絡ルートとを備
   えてなることを特徴とする請求項１記載の力率改善型Ａ
   Ｃ／ＤＣコンバータ。
3. 【請求項３】 平滑コンデンサと、この平滑コンデンサ
   を有する１次側回路から２次側回路にエネルギーを伝達
   するスイッチングトランスと、このスイッチングトラン
   スの１次側回路をオン・オフするスイッチング素子とを
   備えた主回路 と、直接入力側と接続される１次巻線と、コンデンサと
   ダイオードによる並列回路を介して入力側と接続される
   ２次巻線とを有する変調トランスと、この変調トランス
   の２次巻線の他端側にその被制御端子の一方が接続され
   たサブスイッチ素子と、前記変調トランスの２次巻線の
   他端側から１次巻線の他端側に導通するダイオードとを
   有する力率改善回路とを備えてなることを特徴とする力
   率改善型ＡＣ／ＤＣコンバータ。
4. 【請求項４】 平滑コンデンサと、この平滑コンデンサ
   を有する１次側回路から２次側回路にエネルギーを伝達
   するスイッチングトランスと、このスイッチングトラン
   スの１次側回路をオン・オフするスイッチング素子とを
   備えたコンバータ回路に設けられ、 直接入力側と接続
   される１次巻線と、コンデンサとダイオードによる並列
   回路を介して入力側と接続される２次巻線とを備えた変
   調トランスと、この変調トランスの２次巻線の他端にそ
   の被制御端子の一方が接続されたサブスイッチ素子と、
   前記変調トランスの２次巻線の他端から１次巻線の他端
   に導通するダイオードとを備えたことを特徴とする力率
   改善回路。
5. 【請求項５】 前記力率改善回路は、変調トランスの２
   次巻線の他端側から１次巻線の他端側に導通するダイオ
   ードとインダクタとの直列回路を備えたことを特徴とす
   る請求項１ないし３のいずれか１項に記載の力率改善型
   ＡＣ／ＤＣコンバータ。
6. 【請求項６】 前記力率改善回路のインダクタはスイッ
   チングトランスの一部であることを特徴とする請求項５
   記載の力率改善型ＡＣ／ＤＣコンバータ。
7. 【請求項７】 前記力率改善回路のインダクタは変調ト
   ランスの一部であることを特徴とする請求項５記載の力
   率改善型ＡＣ／ＤＣコンバータ。
8. 【請求項８】 請求項７記載の変調トランスは複数の中
   間フランジを有すると共にこの中間フランジによって区
   切られた各胴部のいずれかに各巻線を巻回し、かつ１次
   および２次巻線と３次巻線とを離間させて巻回してなる
   ことを特徴とする変調トランス。