JP2007181342A - スイッチング電源回路 - Google Patents
スイッチング電源回路 Download PDFInfo
- Publication number
- JP2007181342A JP2007181342A JP2005378161A JP2005378161A JP2007181342A JP 2007181342 A JP2007181342 A JP 2007181342A JP 2005378161 A JP2005378161 A JP 2005378161A JP 2005378161 A JP2005378161 A JP 2005378161A JP 2007181342 A JP2007181342 A JP 2007181342A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching
- circuit
- switching element
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
【課題】力率改善機能を有する電源回路として、電力変換効率の向上、回路構成部品の削減を図るとともに、二次側直列共振回路を備える電圧共振形コンバータの実用化を図る。
【解決手段】絶縁コンバータトランスＰＩＴの結合係数を疎結合として、中間負荷時において、スイッチング素子のオフ期間が終了する以前のタイミングでスイッチング素子に電流が流れる異常動作を解消する。また、絶縁コンバータトランスＰＩＴの一次巻線Ｎ1に得られるスイッチング出力電流を電力として回生するためのスイッチングダイオードＤ1、スイッチングダイオードD2、インダクタL10、スイッチング素子Q2及びクランプ用コンデンサC3を有する力率改善回路を備える。
【選択図】図１
【解決手段】絶縁コンバータトランスＰＩＴの結合係数を疎結合として、中間負荷時において、スイッチング素子のオフ期間が終了する以前のタイミングでスイッチング素子に電流が流れる異常動作を解消する。また、絶縁コンバータトランスＰＩＴの一次巻線Ｎ1に得られるスイッチング出力電流を電力として回生するためのスイッチングダイオードＤ1、スイッチングダイオードD2、インダクタL10、スイッチング素子Q2及びクランプ用コンデンサC3を有する力率改善回路を備える。
【選択図】図１
Description
本発明は、各種電子機器の電源として備えられるスイッチング電源回路に関する。
近年、高周波の比較的大きい電流及び電圧に耐えることができるスイッチング素子の開発によって、商用電源を整流して所望の直流電圧を得る電源回路としては、大部分がスイッチング方式の電源回路になっている。
スイッチング電源回路はスイッチング周波数を高くすることによりトランスその他のデバイスを小型にすると共に、大電力のＤＣ−ＤＣコンバータとして各種の電子機器の電源として使用される。
スイッチング電源回路はスイッチング周波数を高くすることによりトランスその他のデバイスを小型にすると共に、大電力のＤＣ−ＤＣコンバータとして各種の電子機器の電源として使用される。
ところで、一般に商用電源を整流すると平滑回路に流れる電流は歪み波形になるため、電源の利用効率を示す力率が損なわれるという問題が生じる。
また、このような歪み電流波形となることによって発生する、高調波を抑圧するための対策が必要とされている。
そこで、従来において力率改善を図る技術として、いわゆるアクティブフィルタを用いる手法が知られている（例えば上記特許文献１参照）。
また、このような歪み電流波形となることによって発生する、高調波を抑圧するための対策が必要とされている。
そこで、従来において力率改善を図る技術として、いわゆるアクティブフィルタを用いる手法が知られている（例えば上記特許文献１参照）。
このようなアクティブフィルタの基本構成としては、例えば図９に示すようになる。
図９においては、商用交流電源ＡＣにブリッジ整流回路Ｄｉを接続している。このブリッジ整流回路Ｄｉの正極／負極ラインに対しては並列に出力コンデンサＣoutが接続される。ブリッジ整流回路Ｄｉの整流出力が出力コンデンサＣoutに供給されることで、出力コンデンサＣoutの両端電圧として直流電圧Ｖoutが得られる。この直流電圧Ｖoutは、例えば後段のＤＣ−ＤＣコンバータなどの負荷１１０に入力電圧として供給される。
図９においては、商用交流電源ＡＣにブリッジ整流回路Ｄｉを接続している。このブリッジ整流回路Ｄｉの正極／負極ラインに対しては並列に出力コンデンサＣoutが接続される。ブリッジ整流回路Ｄｉの整流出力が出力コンデンサＣoutに供給されることで、出力コンデンサＣoutの両端電圧として直流電圧Ｖoutが得られる。この直流電圧Ｖoutは、例えば後段のＤＣ−ＤＣコンバータなどの負荷１１０に入力電圧として供給される。
また、力率改善のための構成としては、図示するようにして、インダクタＬ、高速リカバリ型のダイオードＤ、抵抗Ｒｉ、スイッチング素子Ｑ、及び乗算器１１１を備える。
インダクタＬ、ダイオードＤは、ブリッジ整流回路Ｄｉの正極出力端子と、出力コンデンサＣoutの正極端子との間に、直列に接続されて挿入される。
抵抗Ｒｉは、ブリッジ整流回路Ｄｉの負極出力端子（一次側アース）と出力コンデンサＣoutの負極端子との間に挿入される。
また、スイッチング素子Ｑ1は、この場合にはＭＯＳ−ＦＥＴが選定されており、図示するようにしてインダクタＬとダイオードＤの接続点と、一次側アース間に挿入される。
インダクタＬ、ダイオードＤは、ブリッジ整流回路Ｄｉの正極出力端子と、出力コンデンサＣoutの正極端子との間に、直列に接続されて挿入される。
抵抗Ｒｉは、ブリッジ整流回路Ｄｉの負極出力端子（一次側アース）と出力コンデンサＣoutの負極端子との間に挿入される。
また、スイッチング素子Ｑ1は、この場合にはＭＯＳ−ＦＥＴが選定されており、図示するようにしてインダクタＬとダイオードＤの接続点と、一次側アース間に挿入される。
乗算器１１１に対しては、フィードフォワード回路として、電流検出ラインＬI及び波形入力ラインＬwが接続され、フィードバック回路として電圧検出ラインＬVが接続される。
乗算器１１１は、電流検出ラインＬIから入力される、ブリッジ整流回路Ｄｉの負極出力端子に流れる整流電流レベルを検出する。
また、波形入力ラインＬwから入力される、ブリッジ整流回路Ｄｉの正極出力端子の整流電圧波形を検出する。これは、即ち、商用交流電源ＡＣ（交流入力電圧）の波形を絶対値化して検出していることに相当する。
また、電圧検出ラインＬVから入力される、出力コンデンサＣoutの直流電圧Ｖoutに基づいて、直流入力電圧の変動差分を検出する。
そして、乗算器１１１からは、スイッチング素子Ｑを駆動するためのドライブ信号が出力される。
乗算器１１１は、電流検出ラインＬIから入力される、ブリッジ整流回路Ｄｉの負極出力端子に流れる整流電流レベルを検出する。
また、波形入力ラインＬwから入力される、ブリッジ整流回路Ｄｉの正極出力端子の整流電圧波形を検出する。これは、即ち、商用交流電源ＡＣ（交流入力電圧）の波形を絶対値化して検出していることに相当する。
また、電圧検出ラインＬVから入力される、出力コンデンサＣoutの直流電圧Ｖoutに基づいて、直流入力電圧の変動差分を検出する。
そして、乗算器１１１からは、スイッチング素子Ｑを駆動するためのドライブ信号が出力される。
電流検出ラインＬIから乗算器１１１に対しては、ブリッジ整流回路Ｄｉの負極出力端子に流れる整流電流が入力される。乗算器１１１では、この電流検出ラインＬIから入力された整流電流レベルを検出する。また、電圧検出ラインＬVから入力される、出力コンデンサＣoutの直流電圧Ｖoutに基づいて、直流入力電圧の変動差分を検出する。また、波形入力ラインＬwから入力される、ブリッジ整流回路Ｄｉの正極出力端子の整流電圧波形を検出する。これは、即ち、商用交流電源ＡＣ（交流入力電圧）の波形を絶対値化して検出していることに相当する。
乗算器１１１では、先ず、上記のようにして電流検出ラインＬIから検出した整流電流レベルと、上記電圧検出ラインＬVから検出した直流入力電圧の変動差分と乗算する。そして、この乗算結果と、波形入力ラインＬwから検出した交流入力電圧の波形とによって、交流入力電圧ＶACと同一波形の電流指令値を生成する。
さらに、この場合の乗算器１１１では、上記電流指令値と実際の交流入力電流レベル（電流検出ラインＬ1からの入力に基づいて検出される）を比較し、この差に応じてＰＷＭ信号についてＰＷＭ制御を行い、ＰＷＭ信号に基づいたドライブ信号を生成する。そして、スイッチング素子Ｑは、このドライブ信号によってスイッチング駆動される。この結果、交流入力電流は交流入力電圧と同一波形となるように制御されて、力率がほぼ１に近付くようにして力率改善が図られることになる。また、この場合には、乗算器によって生成される電流指令値は、整流平滑電圧の変動差分に応じて振幅が変化するように制御されるため、整流平滑電圧の変動も抑制されることになる。
図１０（ａ）は、図９に示したアクティブフィルタ回路に入力される入力電圧Ｖin及び入力電流Ｉinを示している。電圧Ｖinは、ブリッジ整流回路Ｄｉの整流出力としての電圧波形に対応し、電流Ｉinは、ブリッジ整流回路Ｄｉの整流出力としての電流波形に対応する。ここで、電流Ｉinの波形は、ブリッジ整流回路Ｄｉの整流出力電圧（電圧Ｖin）と同じ導通角となっているが、これは、商用交流電源ＡＣからブリッジ整流回路Ｄｉに流れる交流入力電流の波形も、この電流Ｉinと同じ導通角となっていることを示す。つまり、ほぼ１に近い力率が得られている。
また、図１０（ｂ）は、出力コンデンサＣoutに入出力するエネルギー（電力）Ｐchgの変化を示す。出力コンデンサＣoutは、入力電圧Ｖinが高いときにエネルギーを蓄え、入力電圧Ｖinが低いときにエネルギーを放出して、出力電力の流れを維持する。
図１０（ｃ）は、上記出力コンデンサＣoutに対する充放電電流Ｉchgの波形を示している。この充放電電流Ｉchgは、上記図１０（ｂ）の入出力エネルギーＰchgの波形と同位相となっていることからも分かるように、出力コンデンサＣoutにおけるエネルギーＰchgの蓄積／放出動作に対応して流れる電流である。
図１０（ｃ）は、上記出力コンデンサＣoutに対する充放電電流Ｉchgの波形を示している。この充放電電流Ｉchgは、上記図１０（ｂ）の入出力エネルギーＰchgの波形と同位相となっていることからも分かるように、出力コンデンサＣoutにおけるエネルギーＰchgの蓄積／放出動作に対応して流れる電流である。
上記充放電電流Ｉchgは、入力電流Ｉinとは異なり、交流ライン電圧（商用交流電源ＡＣ）の第２高調波とほぼ同一の波形となる。交流ライン電圧には、出力コンデンサＣoutとの間のエネルギーの流れによって、図１０（ｄ）に示すようにして、第２高調波成分にリップル電圧Ｖdｃが生じる。このリップル電圧Ｖdｃは、無効なエネルギー保存のために、図１０（ｃ）に示す充放電電流Ｉchgに対して、９０°の位相差を有する。出力コンデンサＣoutの定格は、第２高調波のリップル電流と、その電流を変調するブースト・コンバータ・スイッチからの高周波リップル電流を処理することを考慮して決定するようにされる。
また、図１０には、先の図９の回路構成を基として、基本的なコントロール回路系を備えたアクティブフィルタの構成例を示している。なお、図９と同一とされる部分については同一符号を付して説明を省略する。
ブリッジ整流回路Ｄｉの正極出力端子と、出力コンデンサＣoutの正極端子間には、スイッチングプリレギュレータ１１５が備えられる。このスイッチングプリレギュレータ１１５は、図９においては、スイッチング素子Ｑ、インダクタＬ、及びダイオードＤなどにより形成される部位となる。
ブリッジ整流回路Ｄｉの正極出力端子と、出力コンデンサＣoutの正極端子間には、スイッチングプリレギュレータ１１５が備えられる。このスイッチングプリレギュレータ１１５は、図９においては、スイッチング素子Ｑ、インダクタＬ、及びダイオードＤなどにより形成される部位となる。
そして、乗算器１１１を含むコントロール回路系は、他に、電圧誤差増幅器１１２、除算器１１３、二乗器１１４を備えて成る。
電圧誤差増幅器１１２では、出力コンデンサＣoutの直流電圧Ｖoutを、分圧抵抗Ｒvo−Ｒvdにより分圧してオペアンプ１１２ａの非反転入力に入力する。オペアンプ１１２ａの反転入力には基準電圧Ｖrefが入力される。オペアンプ１１２ａでは、基準電圧Ｖrefに対する分圧された直流電圧Ｖoutの誤差に応じたレベルの電圧を、帰還抵抗Ｒvl、コンデンサＣvlによって決定される増幅率により増幅して、誤差出力電圧Ｖveaとして除算器１１３に出力する。
電圧誤差増幅器１１２では、出力コンデンサＣoutの直流電圧Ｖoutを、分圧抵抗Ｒvo−Ｒvdにより分圧してオペアンプ１１２ａの非反転入力に入力する。オペアンプ１１２ａの反転入力には基準電圧Ｖrefが入力される。オペアンプ１１２ａでは、基準電圧Ｖrefに対する分圧された直流電圧Ｖoutの誤差に応じたレベルの電圧を、帰還抵抗Ｒvl、コンデンサＣvlによって決定される増幅率により増幅して、誤差出力電圧Ｖveaとして除算器１１３に出力する。
また、二乗器１１４には、いわゆるフィードフォワード電圧Ｖffが入力される。このフィードフォワード電圧Ｖffは、入力電圧Ｖinを平均化回路１１６（Ｒf11，Ｒf12，Ｒf13，Ｃf11，Ｃf12）により平均化した出力（平均入力電圧）とされる。二乗器１１４では、このフィードフォワード電圧Ｖffを二乗して除算器１１３に出力する。
除算器１１３では、電圧誤差増幅器１１２からの誤差出力電圧Ｖveaについて、二乗器１１４から出力された平均入力電圧の二乗値により除算を行い。この除算結果としての信号を乗算器１１１に出力する。
つまり、電圧ループは、二乗器１１４、除算器１１３、乗算器１１１の系から成るものとされる。そして、電圧誤差増幅器１１２から出力される誤差出力電圧Ｖveaは、乗算器１１１で整流入力信号Ｉvacにより乗算される前の段階で、平均入力電圧（Ｖff）の二乗により除算されることになる。この回路によって、電圧ループの利得は、平均入力電圧（Ｖff）の二乗として変化することなく、一定に維持される。平均入力電圧（Ｖff）は、電圧ループ内において順方向に送られる開ループ補正の機能を有する。
つまり、電圧ループは、二乗器１１４、除算器１１３、乗算器１１１の系から成るものとされる。そして、電圧誤差増幅器１１２から出力される誤差出力電圧Ｖveaは、乗算器１１１で整流入力信号Ｉvacにより乗算される前の段階で、平均入力電圧（Ｖff）の二乗により除算されることになる。この回路によって、電圧ループの利得は、平均入力電圧（Ｖff）の二乗として変化することなく、一定に維持される。平均入力電圧（Ｖff）は、電圧ループ内において順方向に送られる開ループ補正の機能を有する。
乗算器１１１には、上記除算器１１３により誤差出力電圧Ｖveaを除算した出力と、抵抗Ｒvacを介したブリッジ整流回路Ｄｉの正極出力端子（整流出力ライン）の整流出力（Ｉac）が入力される。ここでは、整流出力を電圧によるのではなく、電流（Ｉac）として示している。乗算器１１１では、これらの入力を乗算することによって、電流プログラミング信号（乗算器出力信号）Ｉmoを生成して出力する。これは、図９にて説明した電流指令値に相当する。出力電圧Ｖoutは、この電流プログラミング信号の平均振幅を可変することで制御される。つまり、電流プログラミング信号の平均振幅の変化に応じたＰＷＭ信号が生成され、このＰＷＭ信号に基づいたドライブ信号によってスイッチング駆動が行われることによって、出力電圧Ｖoutのレベルをコントロールするものである。
したがって、電流プログラミング信号は、入力電圧と出力電圧を制御する平均振幅の波形を有する。なお、アクティブフィルタは、出力電圧Ｖoutのみではなく、入力電流Ｖinも制御するようになっている。そして、フィードフォワード回路における電流ループは、整流ライン電圧によってプログラムされるということがいえるので、後段のコンバータ（負荷１１０）への入力は抵抗性になる。
したがって、電流プログラミング信号は、入力電圧と出力電圧を制御する平均振幅の波形を有する。なお、アクティブフィルタは、出力電圧Ｖoutのみではなく、入力電流Ｖinも制御するようになっている。そして、フィードフォワード回路における電流ループは、整流ライン電圧によってプログラムされるということがいえるので、後段のコンバータ（負荷１１０）への入力は抵抗性になる。
図１２は、図９に示した構成に基づくアクティブフィルタの後段に対して電流共振形コンバータを接続して成る電源回路の構成例を示している。この図に示す電源回路は、交流入力電圧ＶAC＝８５Ｖ〜２６４Ｖとして示される商用交流電源入力レベルに対応し、負荷電力Ｐｏ＝３００Ｗ〜０Ｗの条件に対応可能な構成を採っている。また、電流共振形コンバータとしては、他励式のハーフブリッジ結合方式による構成を採る。
この図１２に示す電源回路においては、商用交流電源ＡＣに対して、図示する接続態様により、２組のラインフィルタトランスＬＦＴと３組のアクロスコンデンサＣLによるコモンモードノイズフィルタが設けられ、この後段にブリッジ整流回路Ｄｉが接続される。
また、ブリッジ整流回路Ｄｉの整流出力ラインには、１組のチョークコイルＬNと、２組のフィルタコンデンサ（フィルムコンデンサ）ＣN，ＣNを図示するようにして接続して成るノーマルモードノイズフィルタ１２５が接続される。
また、ブリッジ整流回路Ｄｉの整流出力ラインには、１組のチョークコイルＬNと、２組のフィルタコンデンサ（フィルムコンデンサ）ＣN，ＣNを図示するようにして接続して成るノーマルモードノイズフィルタ１２５が接続される。
ブリッジ整流回路Ｄｉの正極出力端子は、上記チョークコイルＬNと、パワーチョークコイルＰＣＣのインダクタＬpcと、高速リカバリ型の整流ダイオードＤ20の直列接続を介して、平滑コンデンサＣｉの正極端子と接続される。この平滑コンデンサＣｉは、図９、図１０における出力コンデンサＣoutに相当する。また、パワーチョークコイルＰＣＣのインダクタＬpcと、ダイオードＤ20は、それぞれ、図９に示したインダクタＬとダイオードＤに相当する。
また、この図における整流ダイオードＤ20には、コンデンサＣsn、抵抗Ｒsnの直列接続から成るＲＣスナバ回路が並列に接続される。
また、この図における整流ダイオードＤ20には、コンデンサＣsn、抵抗Ｒsnの直列接続から成るＲＣスナバ回路が並列に接続される。
スイッチング素子Ｑ3は、図９におけるスイッチング素子Ｑ10に相当する。つまり、実際にアクティブフィルタのスイッチング素子を実装するのにあたって、この場合にはスイッチング素子Ｑ3をパワーチョークコイルＬpcと高速リカバリ型の整流ダイオードＤ20の接続点と、一次側アース（抵抗Ｒ3を介する）との間に挿入するようにしている。
この場合のスイッチング素子Ｑ3にはＭＯＳ−ＦＥＴが選定されている。
この場合のスイッチング素子Ｑ3にはＭＯＳ−ＦＥＴが選定されている。
力率・出力電圧制御用ＩＣ１２０は、この場合には力率を１に近づけるように力率改善を行うアクティブフィルタの動作を制御する集積回路（ＩＣ）とされている。
この場合、力率・出力電圧制御回路２０は、乗算器、除算器、誤差電圧増幅器、ＰＷＭ制御回路、及びスイッチング素子をスイッチング駆動するためのドライブ信号を出力するドライブ回路等を備えて構成される。図１０に示した乗算器１１１、電圧誤差増幅器１１２、除算器１１３、及び二乗器１１４などに相当する回路部は、この力率・出力電圧制御ＩＣ２０内に含められる。
この場合、力率・出力電圧制御回路２０は、乗算器、除算器、誤差電圧増幅器、ＰＷＭ制御回路、及びスイッチング素子をスイッチング駆動するためのドライブ信号を出力するドライブ回路等を備えて構成される。図１０に示した乗算器１１１、電圧誤差増幅器１１２、除算器１１３、及び二乗器１１４などに相当する回路部は、この力率・出力電圧制御ＩＣ２０内に含められる。
この場合、フィードバック回路は平滑コンデンサＣｉの両端電圧（整流平滑電圧Ｅｉ）を分圧抵抗Ｒ5，Ｒ6により分圧した電圧値を、力率・出力電圧制御ＩＣ２０の端子Ｔ1に入力するようにして形成される。
また、フィードフォワード回路としては、ブリッジ整流回路Ｄｉの正極出力端子と一次側アース間に対して、分圧抵抗Ｒ1−Ｒ2の直列接続を設け、この分圧抵抗Ｒ1−Ｒ2の接続点を端子Ｔ5と接続するようにしている。これにより、端子Ｔ5には、ブリッジ整流回路Ｄｉの整流出力が分圧されて入力されることになる。このようにして、図９における電流検出ラインＬIに相当するラインとしてのフィードフォワード回路が形成されている。
また、端子Ｔ4には、力率・出力電圧制御ＩＣ２０の動作電源が供給される。この端子Ｔ4には、パワーチョークコイルＰＣＣにおける、インダクタＬpcとトランス結合された巻線Ｎ5に励起された交番電圧が、図示するダイオードＤ11及びコンデンサＣ11とから成る半波整流回路により低圧直流電圧に変換されて供給される。
また、端子Ｔ4は、起動抵抗Ｒsを介して、ブリッジ整流回路Ｄｉの正極出力端子と接続される。商用交流電源ＡＣが投入されてこの電源回路が起動するときには、ブリッジ整流回路Ｄｉの正極出力端子にて得られる整流出力が起動抵抗Ｒsを介して端子Ｔ4に供給される。力率・出力電圧制御ＩＣ２０は、このようにして供給される整流出力を起動用電源として、動作を開始する。
また、端子Ｔ4は、起動抵抗Ｒsを介して、ブリッジ整流回路Ｄｉの正極出力端子と接続される。商用交流電源ＡＣが投入されてこの電源回路が起動するときには、ブリッジ整流回路Ｄｉの正極出力端子にて得られる整流出力が起動抵抗Ｒsを介して端子Ｔ4に供給される。力率・出力電圧制御ＩＣ２０は、このようにして供給される整流出力を起動用電源として、動作を開始する。
また、端子Ｔ3からは、スイッチング素子を駆動するためのドライブ信号（ゲート電圧）がスイッチング素子Ｑ3のゲートに対して出力される。
スイッチング素子Ｑ3は、印加されるドライブ信号に応じてスイッチング動作を行う。
スイッチング素子Ｑ3は、印加されるドライブ信号に応じてスイッチング動作を行う。
また、スイッチング素子Ｑ3のソースと一次側アース間には抵抗Ｒ3を挿入しており、このスイッチング素子Ｑ3のソースと抵抗Ｒ3との接続点を端子Ｔ2と接続するようにしている。この場合の抵抗Ｒ3は、スイッチング素子Ｑ3に流れる過電流を電圧として検出するために設けられる。過電流に対応するとされるレベルの電圧が端子Ｔ2にて検出されると、力率・出力電圧制御ＩＣ２０は、例えばスイッチング素子Ｑ3のスイッチング動作を停止させるなどの保護動作を行うようにされている。
そして、スイッチング素子Ｑ3のスイッチング駆動は、図９及び図１０により説明したようにして、整流出力電流の導通角が、整流出力電圧波形とほぼ同等の導通角となるように、ＰＷＭ制御に基づくドライブ信号によって行われる。整流出力電流の導通角が整流出力電圧波形とほぼ同等の導通角となるということは、即ち、商用交流電源ＡＣから流入する交流入力電流の導通角が、交流入力電圧ＶACの波形とほぼ同じ導通角となることであり、結果的に、力率がほぼ１となるように制御されることになる。つまり、力率改善が図られる。
ここで、実際における上記構成によるアクティブフィルタの力率改善動作について、図１３及び図１４により示す。
先ず、図１３においては、負荷変動に応じたスイッチング素子Ｑ3のスイッチング動作と、パワーチョークコイルＰＣＣのインダクタＬpcに流れる電流Ｉ1が示される。図１３（ａ）は、軽負荷時の動作を示し、図１３（ｂ）は中間負荷時の動作を示し、図１３（ｃ）は重負荷時の動作を示す。
図１３（ａ）（ｂ）（ｃ）を比較して分かるように、スイッチング素子Ｑ3は、スイッチング周期が一定とされたうえで、重負荷の傾向となるのに従ってオン期間が長くなっていくスイッチング動作となっている。つまり、ＰＷＭ制御によるスイッチング駆動が行われている。
このようなスイッチング動作に応じて、電流Ｉ1は、軽負荷時においては、導通しない期間が形成される不連続モードで流れる。また、中間負荷とされる条件では臨界モードにより流れる。そして、重負荷とされる負荷条件範囲では、連続モードで流れるようにされる。このような電流Ｉ1の動作モードの遷移は、インダクタＬpcの選定により得られるもので、例えば実際には、１００Ｖ系の商用交流電源の入力に対応させる場合にはＬpc＝140μＨを選定する。このようにして負荷条件に応じて、インダクタＬpcを介して平滑コンデンサＣｉに流入する電流Ｉ1を調整することで、商用交流電源ＡＣ（交流入力電圧ＶAC）のレベル変動と負荷変動とに対する整流平滑電圧Ｅｉの安定化が図られる。この場合には、交流入力電圧ＶAC＝８５Ｖ〜２６４Ｖの範囲に対して、３８０Ｖで定電圧化するようにされる。整流平滑電圧Ｅｉは、平滑コンデンサＣｉの両端電圧であり、図１０ではＶoutに相当し、後段の電流共振形コンバータに対する直流入力電圧となる。
先ず、図１３においては、負荷変動に応じたスイッチング素子Ｑ3のスイッチング動作と、パワーチョークコイルＰＣＣのインダクタＬpcに流れる電流Ｉ1が示される。図１３（ａ）は、軽負荷時の動作を示し、図１３（ｂ）は中間負荷時の動作を示し、図１３（ｃ）は重負荷時の動作を示す。
図１３（ａ）（ｂ）（ｃ）を比較して分かるように、スイッチング素子Ｑ3は、スイッチング周期が一定とされたうえで、重負荷の傾向となるのに従ってオン期間が長くなっていくスイッチング動作となっている。つまり、ＰＷＭ制御によるスイッチング駆動が行われている。
このようなスイッチング動作に応じて、電流Ｉ1は、軽負荷時においては、導通しない期間が形成される不連続モードで流れる。また、中間負荷とされる条件では臨界モードにより流れる。そして、重負荷とされる負荷条件範囲では、連続モードで流れるようにされる。このような電流Ｉ1の動作モードの遷移は、インダクタＬpcの選定により得られるもので、例えば実際には、１００Ｖ系の商用交流電源の入力に対応させる場合にはＬpc＝140μＨを選定する。このようにして負荷条件に応じて、インダクタＬpcを介して平滑コンデンサＣｉに流入する電流Ｉ1を調整することで、商用交流電源ＡＣ（交流入力電圧ＶAC）のレベル変動と負荷変動とに対する整流平滑電圧Ｅｉの安定化が図られる。この場合には、交流入力電圧ＶAC＝８５Ｖ〜２６４Ｖの範囲に対して、３８０Ｖで定電圧化するようにされる。整流平滑電圧Ｅｉは、平滑コンデンサＣｉの両端電圧であり、図１０ではＶoutに相当し、後段の電流共振形コンバータに対する直流入力電圧となる。
また、図１４に、交流入力電流ＩAC及び整流平滑電圧Ｅｉの波形を、交流入力電圧ＶACとの対比により示す。なお、この図においては、交流入力電圧ＶAC＝１００Ｖ時の実験結果を示している。
この図に示されるように、交流入力電圧ＶAC＝１００Ｖの入力に応じた交流入力電流ＩACとしては、交流入力電圧ＶACの導通期間とほぼ一致するようにされた波形となっている。つまり、力率の改善が図られている。
また、このような力率の改善と共に、整流平滑電圧Ｅｉは、３８０Ｖの平均値で安定化されることが示される。また、実際の整流平滑電圧Ｅｉの波形としては、図示するように、３８０Ｖに対して１０Ｖp-pのリップル変動を持つ。
この図に示されるように、交流入力電圧ＶAC＝１００Ｖの入力に応じた交流入力電流ＩACとしては、交流入力電圧ＶACの導通期間とほぼ一致するようにされた波形となっている。つまり、力率の改善が図られている。
また、このような力率の改善と共に、整流平滑電圧Ｅｉは、３８０Ｖの平均値で安定化されることが示される。また、実際の整流平滑電圧Ｅｉの波形としては、図示するように、３８０Ｖに対して１０Ｖp-pのリップル変動を持つ。
アクティブフィルタの後段の電流共振形コンバータは、上記整流平滑電圧Ｅｉを直流入力電圧として入力して電力変換のためのスイッチング動作を行うもので、図示するようにして、２石のスイッチング素子Ｑ1，Ｑ2を備えて成る。この場合には、スイッチング素子Ｑ1がハイサイドで、スイッチング素子Ｑ2がローサイドとなるようにしてハーフブリッジ接続し、整流平滑電圧Ｅｉ（直流入力電圧）に対して並列に接続している。つまり、ハーフブリッジ結合方式による電流共振形コンバータを形成している。
この場合の電流共振形コンバータは他励式とされ、これに対応して上記スイッチング素子Ｑ1，Ｑ2には、ＭＯＳ−ＦＥＴが用いられている。これらスイッチング素子Ｑ1，Ｑ2に対しては、それぞれ並列にクランプダイオードＤD1，ＤD2が接続され、これによりスイッチング回路が形成される。これらクランプダイオードＤD1，ＤD2は、スイッチング素子Ｑ1，Ｑ2のターンオフ時における逆方向電流を流す経路を形成する。
スイッチング素子Ｑ1，Ｑ2は、発振・ドライブ回路２によって、交互にオン／オフとなるタイミングによって所要のスイッチング周波数によりスイッチング駆動される。また、発振・ドライブ回路２は、図示する制御回路１が実行する二次側直流出力電圧Ｅoのレベルに応じた制御に基づき、スイッチング周波数を可変制御するように動作し、これにより、二次側直流出力電圧Ｅoの安定化を図るようにされる。
スイッチング素子Ｑ1，Ｑ2は、発振・ドライブ回路２によって、交互にオン／オフとなるタイミングによって所要のスイッチング周波数によりスイッチング駆動される。また、発振・ドライブ回路２は、図示する制御回路１が実行する二次側直流出力電圧Ｅoのレベルに応じた制御に基づき、スイッチング周波数を可変制御するように動作し、これにより、二次側直流出力電圧Ｅoの安定化を図るようにされる。
絶縁コンバータトランスＰＩＴは、上記スイッチング素子Ｑ1，Ｑ2のスイッチング出力を一次側から二次側に伝送するために設けられる。
絶縁コンバータトランスＰＩＴの一次巻線Ｎ1の一方の端部は、スイッチング素子Ｑ1，Ｑ2の接続点（スイッチング出力点）に対して接続され、他方の端部は、直列共振コンデンサＣ1を介して一次側アースに接続される。ここで、直列共振コンデンサＣ1は、自身のキャパシタンスと一次巻線Ｎ1のリーケージインダクタンス(L1)とによって直列共振回路を形成する。この直列共振回路は、スイッチング素子Ｑ1，Ｑ2のスイッチング出力が供給されることで共振動作を生じるが、これによって、スイッチング素子Ｑ1，Ｑ2から成るスイッチング回路の動作を電流共振形とする。
絶縁コンバータトランスＰＩＴの一次巻線Ｎ1の一方の端部は、スイッチング素子Ｑ1，Ｑ2の接続点（スイッチング出力点）に対して接続され、他方の端部は、直列共振コンデンサＣ1を介して一次側アースに接続される。ここで、直列共振コンデンサＣ1は、自身のキャパシタンスと一次巻線Ｎ1のリーケージインダクタンス(L1)とによって直列共振回路を形成する。この直列共振回路は、スイッチング素子Ｑ1，Ｑ2のスイッチング出力が供給されることで共振動作を生じるが、これによって、スイッチング素子Ｑ1，Ｑ2から成るスイッチング回路の動作を電流共振形とする。
絶縁コンバータトランスＰＩＴの二次側には二次巻線Ｎ2が巻装される。
この場合の二次巻線Ｎ2に対しては、図示するようにしてセンタータップを施し、このセンタータップを二次側アースに接続した上で、図示するようにして整流ダイオードＤo1，Ｄo2、及び平滑コンデンサＣoを設けることで両波整流回路を形成している。これにより、平滑コンデンサＣoの両端電圧として二次側直流出力電圧Ｅｏが得られる。この二次側直流出力電圧Ｅｏは、図示しない負荷側に供給されるとともに、制御回路１のための検出電圧としても分岐して入力される。制御回路１は、入力される二次側直流出力電圧Ｅｏのレベルに応じた制御信号を発振・ドライブ回路２に対して供給する。発振・ドライブ回路２は、この制御信号に応じて二次側直流出力電圧Ｅｏが安定化されるようにスイッチング周波数を可変するようにしてスイッチング素子Ｑ1，Ｑ2を駆動するようにされる。つまり、スイッチング周波数制御方式による安定化が行われるものである。
この場合の二次巻線Ｎ2に対しては、図示するようにしてセンタータップを施し、このセンタータップを二次側アースに接続した上で、図示するようにして整流ダイオードＤo1，Ｄo2、及び平滑コンデンサＣoを設けることで両波整流回路を形成している。これにより、平滑コンデンサＣoの両端電圧として二次側直流出力電圧Ｅｏが得られる。この二次側直流出力電圧Ｅｏは、図示しない負荷側に供給されるとともに、制御回路１のための検出電圧としても分岐して入力される。制御回路１は、入力される二次側直流出力電圧Ｅｏのレベルに応じた制御信号を発振・ドライブ回路２に対して供給する。発振・ドライブ回路２は、この制御信号に応じて二次側直流出力電圧Ｅｏが安定化されるようにスイッチング周波数を可変するようにしてスイッチング素子Ｑ1，Ｑ2を駆動するようにされる。つまり、スイッチング周波数制御方式による安定化が行われるものである。
図１５は、負荷変動に対するAC→DC電力変換効率（総合効率）、力率、及び整流平滑電圧Ｅｉの各特性を示している。この図では、交流入力電圧ＶAC＝１００Ｖ時（ＡＣ１００Ｖ系）における負荷電力Ｐｏ＝３００Ｗ〜０Ｗの変動に対する特性が示されている。また、図１６は、交流入力電圧ＶACの変動に対するAC→DC電力変換効率（総合効率）、力率、及び整流平滑電圧Ｅｉの各特性を示している。この図では、負荷電力Ｐｏ＝３００Ｗで一定の負荷条件の下での、交流入力電圧ＶAC＝８５Ｖ〜２６４Ｖの変動に対する特性が示される。
先ず、AC→DC電力変換効率（ηAC→DC）は、図１５に示すようにして、負荷電力Ｐｏが重負荷の条件となるのに従って低下していく。また、交流入力電圧ＶACの変動に対しては、同じ負荷条件の下では、図１６に示されるように、交流入力電圧ＶACのレベルが高くなっていくのに応じて高くなっていく傾向となっている。
実際においては、負荷電力Ｐｏ＝３００Ｗの負荷条件で、交流入力電圧ＶAC＝１００Ｖ時には、ηAC→DC＝８３．０％程度となり、交流入力電圧ＶAC＝２３０Ｖ時にはηAC→DC＝８９．０％程度となる結果が得られている。
実際においては、負荷電力Ｐｏ＝３００Ｗの負荷条件で、交流入力電圧ＶAC＝１００Ｖ時には、ηAC→DC＝８３．０％程度となり、交流入力電圧ＶAC＝２３０Ｖ時にはηAC→DC＝８９．０％程度となる結果が得られている。
また、力率ＰＦについては、図１５に示すように、負荷電力Ｐｏの変動に対してほぼ一定となる特性が得られている。また、交流入力電圧ＶACの変動に対する力率ＰＦの変動特性も、図１６に示すようにして、交流入力電圧ＶACの上昇に応じて低下する傾向ではあるものの、ほぼ一定とみてよい特性となっていることが分かる。
実際としては、負荷電力Ｐｏ＝３００Ｗの負荷条件で、交流入力電圧ＶAC＝１００Ｖ時には力率ＰＦ＝０．９６程度、交流入力電圧ＶAC＝２３０Ｖ時には力率ＰＦ＝０．９４程度が得られる。
実際としては、負荷電力Ｐｏ＝３００Ｗの負荷条件で、交流入力電圧ＶAC＝１００Ｖ時には力率ＰＦ＝０．９６程度、交流入力電圧ＶAC＝２３０Ｖ時には力率ＰＦ＝０．９４程度が得られる。
また、整流平滑電圧Ｅｉについては、図１５、図１６に示されるように、負荷電力Ｐｏ、交流入力電圧ＶACの変動に対して一定となる結果が得られている。
これまでの説明から分かるように、図１２に示した電源回路は、従来から知られている図９及び図１０に示したアクティブフィルタを実装して構成されている。このような構成を採ることによって、力率改善を図っている。
しかしながら、図１２に示した構成による電源回路では、次のような問題を有している。
先ず、図１２に示す電源回路における電力変換効率としては、図示もしているように、前段のアクティブフィルタに対応するAC→DC電力変換効率と、後段の電流共振形コンバータのDC→DC電力変換効率とを総合したものとなる。
つまり、図１２に示される回路の総合的な電力変換効率としては、これらの電力変換効率の値を乗算した値となるものであり、その分低下傾向となってしまう。
実験によれば、図１２の回路におけるアクティブフィルタに対応する部分でのAC→DC電力変換効率は、交流入力電圧ＶAC＝１００Ｖ時ではηAC→DC＝８８．５％程度、交流入力電圧ＶAC＝２３０Ｖの条件ではηAC→DC＝９５％程度となる。また、電流共振形コンバータ側でのDC→DC電力変換効率は、負荷電力Ｐｏ＝３００Ｗ、整流平滑電圧Ｅｉ＝３８０Ｖ時にηDC→DC＝９４％程度である。
従って、図１２の回路における総合的なAC→DC電力変換効率としては、先にも説明したように、交流入力電圧ＶAC＝１００Ｖ時ではηAC→DC＝８３．０％程度に低下し、交流入力電圧ＶAC＝２３０Ｖ時としてもηAC→DC＝８９．０％程度に低下してしまう。
先ず、図１２に示す電源回路における電力変換効率としては、図示もしているように、前段のアクティブフィルタに対応するAC→DC電力変換効率と、後段の電流共振形コンバータのDC→DC電力変換効率とを総合したものとなる。
つまり、図１２に示される回路の総合的な電力変換効率としては、これらの電力変換効率の値を乗算した値となるものであり、その分低下傾向となってしまう。
実験によれば、図１２の回路におけるアクティブフィルタに対応する部分でのAC→DC電力変換効率は、交流入力電圧ＶAC＝１００Ｖ時ではηAC→DC＝８８．５％程度、交流入力電圧ＶAC＝２３０Ｖの条件ではηAC→DC＝９５％程度となる。また、電流共振形コンバータ側でのDC→DC電力変換効率は、負荷電力Ｐｏ＝３００Ｗ、整流平滑電圧Ｅｉ＝３８０Ｖ時にηDC→DC＝９４％程度である。
従って、図１２の回路における総合的なAC→DC電力変換効率としては、先にも説明したように、交流入力電圧ＶAC＝１００Ｖ時ではηAC→DC＝８３．０％程度に低下し、交流入力電圧ＶAC＝２３０Ｖ時としてもηAC→DC＝８９．０％程度に低下してしまう。
また、アクティブフィルタ回路はハードスイッチング動作であることから、ノイズの発生レベルが非常に大きいため、比較的重度のノイズ抑制対策が必要となる。
このため、図１２に示した回路では、商用交流電源ＡＣのラインに対して、２組のラインフィルタトランスと、３組のアクロスコンデンサによるノイズフィルタを形成している。つまり、２段以上のフィルタが必要となっている。
また、整流出力ラインに対しては、１組のチョークコイルＬNと、２組のフィルタコンデンサＣNから成るノーマルモードノイズフィルタを設けている。さらに、整流用の高速リカバリ型のダイオードＤ20に対しては、ＲＣスナバ回路を設けている。
このようにして、実際の回路としては非常に多くの部品点数によるノイズ対策が必要であり、コストアップ及び電源回路基板の実装面積の大型化を招いている。
このため、図１２に示した回路では、商用交流電源ＡＣのラインに対して、２組のラインフィルタトランスと、３組のアクロスコンデンサによるノイズフィルタを形成している。つまり、２段以上のフィルタが必要となっている。
また、整流出力ラインに対しては、１組のチョークコイルＬNと、２組のフィルタコンデンサＣNから成るノーマルモードノイズフィルタを設けている。さらに、整流用の高速リカバリ型のダイオードＤ20に対しては、ＲＣスナバ回路を設けている。
このようにして、実際の回路としては非常に多くの部品点数によるノイズ対策が必要であり、コストアップ及び電源回路基板の実装面積の大型化を招いている。
さらに、汎用ＩＣとしての力率・出力電圧制御用ＩＣ１２０によって動作するスイッチング素子Ｑ3のスイッチング周波数は６０ｋHzで固定であるのに対して、後段の電流共振形コンバータのスイッチング周波数は８０ｋHz〜２００ｋHzの範囲で可変する。このようにして両者のスイッチングタイミングが個々に独立して行われることで、両者のスイッチング動作により、一次側アース電位は干渉しあって不安定になり、例えば異常発振が生じやすくなる。これにより、例えば回路設計が難しいものとなったり、信頼性を劣化させたりするなどの問題も招くことになる。
そこで本発明は、商用交流電源を入力して整流平滑電圧を生成する整流平滑手段と、上記整流平滑電圧を直流入力電圧として入力してスイッチングを行うスイッチング素子を備えて形成したスイッチング手段と、上記スイッチング素子をスイッチング駆動するスイッチング駆動手段と、少なくとも、上記スイッチング手段のスイッチング動作により得られるスイッチング出力が供給される一次巻線と、該一次巻線に得られたスイッチング出力により交番電圧が誘起される二次巻線とを巻装して形成され、中間負荷とされる所定の負荷条件範囲においても適正なゼロ電圧スイッチングが得られるようにして、上記絶縁コンバータトランスの一次側と二次側の結合係数が設定された構造を有する絶縁コンバータトランスと、少なくとも、上記絶縁コンバータトランスの一次巻線を含む漏洩インダクタンス成分と一次側並列共振コンデンサのキャパシタンスとによって形成されて、上記スイッチング手段の動作を電圧共振形とする一次側並列共振回路と、上記絶縁コンバータトランスの二次巻線に対して直列となる関係により二次側直列共振コンデンサを接続することで、上記二次巻線を含む漏洩インダクタンス成分と、上記二次側直列共振コンデンサのキャパシタンスとによって形成される二次側直列共振回路と、上記絶縁コンバータトランスの二次巻線に誘起される交番電圧を入力して整流動作を行って、二次側直流出力電圧を生成するように構成された二次側直流出力電圧生成手段と、上記スイッチング素子がオフのときにオンとなる補助スイッチング素子と電圧クランプ用コンデンサとの直列接続回路として形成され、上記スイッチング素子に接続される電圧クランプ回路と、上記スイッチング素子がオフとされるときに発生するパルス電圧を上記電圧クランプ回路を介して上記平滑コンデンサに帰還するスイッチングダイオードと、を有する力率改善回路と、を備えることとした。
なお、本願発明において「結合係数」とは、電磁的な結合の度合いを示すものであり、数値として１が最も結合の度合いが高いことを示し、数値として０が最も結合の度合いが低い（結合していない）ことを示す。
上記構成による本願発明の電源回路は、一次側電圧共振形コンバータに二次側直列共振回路を備えたスイッチングコンバータとしての基本構成を採る。そのうえで、力率改善を図るのにあたっては、スイッチング素子がオフのときにオンとなる補助スイッチング素子と電圧クランプ用コンデンサとの直列接続回路として形成され、上記スイッチング素子に接続される電圧クランプ回路と、上記スイッチング素子がオフとされるときに発生するパルス電圧を上記電圧クランプ回路を介して上記平滑コンデンサに帰還するスイッチングダイオードと、を有するものとしている。
これにより、例えば力率改善回路を備える電源回路を構成するのにあたっては、スイッチングコンバータへの直流入力電圧の安定化を図るアクティブフィルタを備える必要は無いこととなる。
これにより、例えば力率改善回路を備える電源回路を構成するのにあたっては、スイッチングコンバータへの直流入力電圧の安定化を図るアクティブフィルタを備える必要は無いこととなる。
上記のようにして本発明のスイッチング電源回路は、力率改善機能を備えるスイッチング電源回路としてアクティブフィルタを省略することができる。アクティブフィルタが省略されることで、スイッチング電源回路の電力変換効率特性が向上する。このことは、例えば放熱版などの省略、縮小につながる。また、アクティブフィルタを備える構成と比較すると部品点数も大幅に削減されることとなり、回路の小型軽量化、及び低コスト化が図られる。また、アクティブフィルタはハードスイッチング動作であるのに対して、本発明のスイッチングコンバータは、電圧共振形コンバータを基としていることで、ソフトスイッチング動作となる。これによっては、スイッチングノイズが大幅に低減されるから、ノイズフィルタを強化する必要もなくなるので、上記小型軽量化及び低コスト化に寄与することになる。
さらに、本発明としての構成によれば、異なるスイッチング周波数が同時的に動作することはないために、一次側と二次側のアース電位の干渉の問題も解消されるので、アース電位が安定することとなって、信頼性も向上し、また、回路基板のパターン設計なども容易となる。さらに、また、スイッチング素子の耐圧も低いものとできる。
さらに、本発明としての構成によれば、異なるスイッチング周波数が同時的に動作することはないために、一次側と二次側のアース電位の干渉の問題も解消されるので、アース電位が安定することとなって、信頼性も向上し、また、回路基板のパターン設計なども容易となる。さらに、また、スイッチング素子の耐圧も低いものとできる。
図１は、本発明を実施するための最良の形態（以下、実施の形態ともいう）における、実施の形態としてのスイッチング電源回路の構成例を示す回路図である。この図に示す電源回路は、シングルエンド方式による電圧共振形スイッチングコンバータとしての基本構成を採る。そして、力率改善回路、さらに、この電圧共振型スイッチングコンバーのスイッチング素子Q１の耐圧を低いものでも利用できるように電圧クランプ回路を設けている。以下の説明においては、まず、電圧共振形スイッチングコンバータの説明をおこない、その後、力率改善回路について説明する。
この図に示すスイッチング電源回路においては、まず、商用交流電源ＡＣのラインに対して、図示するようにして、１組のコモンモードチョークコイルＣＭＣと、２本のアクロスコンデンサＣLが挿入される。これらコモンモードチョークコイルＣＭＣ、及びアクロスコンデンサＣL，ＣLにより、商用交流電源ＡＣのラインに重畳するコモンモードのノイズを除去するノイズフィルタが形成される。
この図に示すスイッチング電源回路においては、まず、商用交流電源ＡＣのラインに対して、図示するようにして、１組のコモンモードチョークコイルＣＭＣと、２本のアクロスコンデンサＣLが挿入される。これらコモンモードチョークコイルＣＭＣ、及びアクロスコンデンサＣL，ＣLにより、商用交流電源ＡＣのラインに重畳するコモンモードのノイズを除去するノイズフィルタが形成される。
商用交流電源ＡＣ（交流入力電圧ＶAC）は、４本の低速型の整流素子（ダイオード）をブリッジ接続して形成したブリッジ整流回路Ｄｉにより整流され、その整流出力は平滑コンデンサＣｉに充電される。これにより平滑コンデンサＣｉの両端電圧として整流平滑電圧Ｅｉが得られる。この場合の整流平滑電圧Ｅｉは、交流入力電圧ＶACの等倍に対応したレベルとなる。この整流平滑電圧Ｅｉが、後段のスイッチングコンバータのための直流入力電圧となる。
ただし、本実施の形態においては、ブリッジ整流回路Ｄｉの正極出力端子と、平滑コンデンサＣｉの正極端子との間のラインには、力率改善回路が介在するようにして設けられる。この力率改善回路の構成及びその動作については後述する。
ただし、本実施の形態においては、ブリッジ整流回路Ｄｉの正極出力端子と、平滑コンデンサＣｉの正極端子との間のラインには、力率改善回路が介在するようにして設けられる。この力率改善回路の構成及びその動作については後述する。
この図において、上記整流平滑電圧Ｅｉを直流入力電圧として入力してスイッチング動作を行うスイッチングコンバータは、例えば１石のスイッチング素子Ｑ1を備えたシングルエンド方式の電圧共振形コンバータとして形成される。この場合のスイッチング素子Ｑ1には高耐圧のＭＯＳ−ＦＥＴが選定されている。また、この場合の電圧共振形コンバータの駆動方式は、発振・ドライブ回路２によりスイッチング素子をスイッチング駆動する他励式である。
スイッチング素子Ｑ1のゲートに対しては、発振・ドライブ回路２から出力されるスイッチング駆動信号（電圧）が印加されるようになっている。
また、スイッチング素子Ｑ1のドレインは、後述する絶縁コンバータトランスＰＩＴの一次巻線Ｎ1の巻始め端部と接続される。一次巻線Ｎ1の巻き終わり端部は、後述する力率改善回路の高周波チョークコイルＬ10を介するようにして平滑コンデンサＥｉの正極端子と接続される。つまり、この場合には、直流入力電圧（Ｅｉ）は、一次巻線Ｎ1の直列接続を介してスイッチング素子Ｑ1に供給されるようになっている。スイッチング素子Ｑ1のソースは一次側アースに接続される。
また、スイッチング素子Ｑ1のドレインは、後述する絶縁コンバータトランスＰＩＴの一次巻線Ｎ1の巻始め端部と接続される。一次巻線Ｎ1の巻き終わり端部は、後述する力率改善回路の高周波チョークコイルＬ10を介するようにして平滑コンデンサＥｉの正極端子と接続される。つまり、この場合には、直流入力電圧（Ｅｉ）は、一次巻線Ｎ1の直列接続を介してスイッチング素子Ｑ1に供給されるようになっている。スイッチング素子Ｑ1のソースは一次側アースに接続される。
この場合のスイッチング素子Ｑ1には、ＭＯＳ−ＦＥＴが選定されていることから、図示するようにして、ソース−ドレイン間に対して並列に接続されるようにしてボディダイオードＤDを内蔵する。このボディダイオードＤDとしては、アノードがスイッチング素子Ｑ1のソースと接続され、カソードがスイッチング素子Ｑ1のドレインと接続される状態を形成する。このボディダイオードＤDは、スイッチング素子Ｑ1のオン／オフ動作（スイッチング動作）により生じる、逆方向のスイッチング電流を流す経路を形成する。
そして、スイッチング素子Ｑ1のドレイン−ソース間に対しては、一次側並列共振コンデンサＣｒが並列に接続される。
一次側並列共振コンデンサＣｒは、自身のキャパシタンスと絶縁コンバータトランスＰＩＴの一次巻線Ｎ1のリーケージ（漏洩）インダクタンスＬ1とによって、スイッチング素子Ｑ1に流れるスイッチング電流に対する一次側並列共振回路（電圧共振回路）を形成する。この一次側並列共振回路が共振動作を行うことによって、スイッチング素子Ｑ1のスイッチング動作として電圧共振形の動作が得られる。これに応じて、スイッチング素子Ｑ1の両端電圧（ドレイン−ソース間電圧）Ｖ1としては、そのオフ期間において正弦波状の共振パルス電圧波形が得られる。
一次側並列共振コンデンサＣｒは、自身のキャパシタンスと絶縁コンバータトランスＰＩＴの一次巻線Ｎ1のリーケージ（漏洩）インダクタンスＬ1とによって、スイッチング素子Ｑ1に流れるスイッチング電流に対する一次側並列共振回路（電圧共振回路）を形成する。この一次側並列共振回路が共振動作を行うことによって、スイッチング素子Ｑ1のスイッチング動作として電圧共振形の動作が得られる。これに応じて、スイッチング素子Ｑ1の両端電圧（ドレイン−ソース間電圧）Ｖ1としては、そのオフ期間において正弦波状の共振パルス電圧波形が得られる。
発振・ドライブ回路２は、例えば他励式によりスイッチング素子Ｑ1を駆動するために、発振回路と、この発振回路により得られた発振信号に基づいて、ＭＯＳ−ＦＥＴをスイッチング駆動するためのゲート電圧であるドライブ信号を生成して、スイッチング素子Ｑ1のゲートに印加するようにされる。これにより、スイッチング素子Ｑ1は、ドライブ信号の周期に応じたスイッチング周波数に従って連続的にオン／オフ動作を行う。つまり、スイッチング動作を行う。
絶縁コンバータトランスＰＩＴは、一次側と二次側とを直流的に絶縁した状態で、一次側スイッチングコンバータのスイッチング出力を二次側に伝送する。
図２は、図１の電源回路が備える絶縁コンバータトランスＰＩＴの構造例を示す断面図である。
この図に示すように、絶縁コンバータトランスＰＩＴは、フェライト材によるＥ字形状コアＣＲ１、ＣＲ２を互いの磁脚が対向するように組み合わせたＥＥ型コア（ＥＥ字形コア）を備える。
そして、一次側と二次側の巻装部について相互に独立するようにして分割した形状により、例えば樹脂などによって形成される、ボビンＢが備えられる。このボビンＢの一方の巻装部に対して一次巻線Ｎ１及び制御巻線Ｎｇを巻装する。また、他方の巻装部に対して二次巻線Ｎ2を巻装する。
このようにして一次側巻線、制御巻線Ｎｇ及び二次側巻線が巻装されたボビンＢを上記ＥＥ字形コア（ＣＲ１，ＣＲ２）に取り付けることで、一次側巻線及び制御巻線Ｎｇと、二次側巻線とがそれぞれ異なる巻装領域により、ＥＥ字形コアの中央磁脚に巻装される状態となる。このようにして絶縁コンバータトランスＰＩＴ全体としての構造が得られる。
図２は、図１の電源回路が備える絶縁コンバータトランスＰＩＴの構造例を示す断面図である。
この図に示すように、絶縁コンバータトランスＰＩＴは、フェライト材によるＥ字形状コアＣＲ１、ＣＲ２を互いの磁脚が対向するように組み合わせたＥＥ型コア（ＥＥ字形コア）を備える。
そして、一次側と二次側の巻装部について相互に独立するようにして分割した形状により、例えば樹脂などによって形成される、ボビンＢが備えられる。このボビンＢの一方の巻装部に対して一次巻線Ｎ１及び制御巻線Ｎｇを巻装する。また、他方の巻装部に対して二次巻線Ｎ2を巻装する。
このようにして一次側巻線、制御巻線Ｎｇ及び二次側巻線が巻装されたボビンＢを上記ＥＥ字形コア（ＣＲ１，ＣＲ２）に取り付けることで、一次側巻線及び制御巻線Ｎｇと、二次側巻線とがそれぞれ異なる巻装領域により、ＥＥ字形コアの中央磁脚に巻装される状態となる。このようにして絶縁コンバータトランスＰＩＴ全体としての構造が得られる。
そのうえで、ＥＥ字形コアの中央磁脚に対しては、図のようにして、例えばギャップ長2.2mm程度のギャップＧを形成する。これによって、結合係数ｋとしては、0.8以下の疎結合の状態を得るようにしている。つまり、従来技術として図２１に示した電源回路の絶縁コンバータトランスＰＩＴよりも、さらに疎結合の状態としている。なお、ギャップＧは、Ｅ型コアＣＲ１，ＣＲ２の中央磁脚を、２本の外磁脚よりも短くすることで形成することができる。
絶縁コンバータトランスＰＩＴの一次巻線Ｎ1の一端は、前述もしたように、スイッチング素子Ｑ1のドレインと接続されている。これにより、スイッチング素子Ｑ1のスイッチング出力が一次巻線Ｎ1に伝達され、一次巻線Ｎ1には交番電圧が生じる。
絶縁コンバータトランスＰＩＴの二次側では、一次巻線Ｎ1により誘起された交番電圧が二次巻線Ｎ2に発生する。
この二次巻線Ｎ2に対しては、二次側直列共振コンデンサＣ4を直列となる接続関係によりに接続している。これにより、二次巻線Ｎ2のリーケージインダクタンスＬ2と二次側直列共振コンデンサＣ4のキャパシタンスとによって二次側直列共振回路を形成する。この二次側直列共振回路は、後述する二次側整流回路の整流動作に応じて共振動作を行うが、これにより、二次巻線Ｎ2に流れる二次巻線電流は正弦波状となる。つまり、二次側において電流共振動作が得られる。
この二次巻線Ｎ2に対しては、二次側直列共振コンデンサＣ4を直列となる接続関係によりに接続している。これにより、二次巻線Ｎ2のリーケージインダクタンスＬ2と二次側直列共振コンデンサＣ4のキャパシタンスとによって二次側直列共振回路を形成する。この二次側直列共振回路は、後述する二次側整流回路の整流動作に応じて共振動作を行うが、これにより、二次巻線Ｎ2に流れる二次巻線電流は正弦波状となる。つまり、二次側において電流共振動作が得られる。
この場合の二次側整流回路は、上記のようにして二次側直列共振コンデンサＣ4が直列接続された二次巻線Ｎ2に対して、２本の整流ダイオードＤo1，Ｄo2と、１本の平滑コンデンサＣｏを接続することで、倍電圧半波整流回路として形成される。この倍電圧半波整流回路の接続態様としては、まず、整流回路二次巻線Ｎ2の巻き終わり端部側に対して、二次側直列共振コンデンサＣ4を介して整流ダイオードＤo1のアノードと、整流ダイオードＤo2のカソードを接続する。また、整流ダイオードＤo1のカソードを平滑コンデンサＣｏの正極端子に接続する。二次巻線Ｎ2の巻始め端部と、整流ダイオードＤo2のアノードと、平滑コンデンサＣｏの負極端子は、二次側アースに対して接続する。
このようにして形成される倍電圧半波整流回路の整流動作は次のようになる。
先ず、二次巻線に得られる交番電圧の一方の極性に対応する半周期においては、整流ダイオードＤo2に順方向電圧が印加されることになるので、整流ダイオードＤo2が導通し、整流電流を二次側直列共振コンデンサＣ4に対して充電する動作が得られる。これによって、二次側直列共振コンデンサＣ4には、二次巻線Ｎ2に誘起される交番電圧レベルの等倍に対応したレベルの両端電圧が生成される。次の、二次巻線に得られる交番電圧の他方の極性に対応する半周期においては、整流ダイオードＤo2に順方向電圧が印加されて導通する。このとき、平滑コンデンサＣoに対しては、二次巻線電圧Ｖ1の電位と、上記二次側直列共振コンデンサＣ4の両端電圧とが重畳された電位により充電が行われる。
これによって平滑コンデンサＣoの両端電圧としては、二次巻線Ｎ2に誘起される交番電圧レベルの２倍に対応したレベルによる二次側直流出力電圧Ｅoが得られることになる。この整流動作では、平滑コンデンサＣoに対しては、二次巻線Ｎ2に励起される交番電圧の一方の半周期にのみ充電が行われる。つまり、倍電圧半波としての整流動作が得られている。
この二次側直流出力電圧Ｅoは、負荷に供給される。また、分岐して制御回路１に対して検出電圧として出力される。
先ず、二次巻線に得られる交番電圧の一方の極性に対応する半周期においては、整流ダイオードＤo2に順方向電圧が印加されることになるので、整流ダイオードＤo2が導通し、整流電流を二次側直列共振コンデンサＣ4に対して充電する動作が得られる。これによって、二次側直列共振コンデンサＣ4には、二次巻線Ｎ2に誘起される交番電圧レベルの等倍に対応したレベルの両端電圧が生成される。次の、二次巻線に得られる交番電圧の他方の極性に対応する半周期においては、整流ダイオードＤo2に順方向電圧が印加されて導通する。このとき、平滑コンデンサＣoに対しては、二次巻線電圧Ｖ1の電位と、上記二次側直列共振コンデンサＣ4の両端電圧とが重畳された電位により充電が行われる。
これによって平滑コンデンサＣoの両端電圧としては、二次巻線Ｎ2に誘起される交番電圧レベルの２倍に対応したレベルによる二次側直流出力電圧Ｅoが得られることになる。この整流動作では、平滑コンデンサＣoに対しては、二次巻線Ｎ2に励起される交番電圧の一方の半周期にのみ充電が行われる。つまり、倍電圧半波としての整流動作が得られている。
この二次側直流出力電圧Ｅoは、負荷に供給される。また、分岐して制御回路１に対して検出電圧として出力される。
制御回路１は、入力された二次側直流出力電圧Ｅoのレベル変化に応じた検出出力を発振・ドライブ回路２に供給する。発振・ドライブ回路２では、入力された制御回路１の検出出力に応じてスイッチング周波数、あるいは１スイッチング周期におけるオン期間ＴONとオフ期間ＴOFFの時比率（導通角）を可変するようにして、スイッチング素子Ｑ1を駆動する。この動作が二次側直流出力電圧に対する定電圧制御動作となる。
電圧共振形コンバータの基本的な定電圧制御動作は、スイッチング素子Ｑ1のオフ期間ＴOFFは一定とされたうえで、オン期間ＴONを可変制御してスイッチング周波数を可変する動作となる。しかしながら、本実施の形態のようにして、二次側直列共振回路を備える場合には、上記もしているように、１スイッチング周期内の導通角を制御する、ＰＷＭ(Pulse Width Modulation)制御としての定電圧制御動作も生じる。つまり、定電圧制御動作全体としては、スイッチング周波数制御とＰＷＭ制御との複合的な制御が行われるものとなる。
上記のようにしてスイッチング素子Ｑ1のスイッチング周波数及び導通角が可変制御されることにより、電源回路における一次側、二次側の共振インピーダンス、電力伝送有効期間が変化し、絶縁コンバータトランスＰＩＴの一次巻線Ｎ1から二次巻線Ｎ2側に伝送される電力量、また、二次側整流回路から負荷に供給すべき電力量が変化することになる。これにより、二次側直流出力電圧Ｅｏのレベル変動がキャンセルされるようにして、二次側直流出力電圧Ｅｏのレベルを制御する動作が得られることになる。つまり、二次側直流出力電圧Ｅｏの安定化が図られる。
続いて、力率改善回路について説明する。
この力率改善回路は、商用交流電源ＡＣから直流入力電圧（Ｅｉ）を得るための整流平滑回路における整流電流経路に対して挿入されるようにして設けられるもので、電力回生方式として磁気結合形により力率改善を図る構成を採る。
この力率改善回路は、商用交流電源ＡＣから直流入力電圧（Ｅｉ）を得るための整流平滑回路における整流電流経路に対して挿入されるようにして設けられるもので、電力回生方式として磁気結合形により力率改善を図る構成を採る。
力率改善回路においては、先ず、ブリッジ整流回路Ｄｉの正極出力端子に対して、高速リカバリ型であるスイッチングダイオードＤ1（力率改善用スイッチング素子）のアノードが接続され、スイッチングダイオードＤ1のカソードは、高周波チョークコイルＬ10の直列接続を介して、スイッチング素子Q1に対して接続される。つまり、ブリッジ整流回路Ｄｉの正極出力端子とスイッチング素子Q1に対して、スイッチングダイオードＤ1−高周波チョークコイルＬ10−スイッチング素子Q1の直列接続回路が挿入される。
一方、スイッチングダイオードＤ1のカソードは、スイッチングダイオードＤ2のアノードと直列に接続され、スイッチングダイオードＤ２のカソードは、補助スイッチQ2に接続されている。このようにして、スイッチング素子Q1がオフとされるときに発生するパルス電圧をスイッチングダイオードD1及スイッチングダイオードD２で極性を選択し、補助スイッチング素子Q2とクランプ用コンデンサC3で形成される電圧クランプ回路を介して平滑コンデンサCiに帰還されようする。また、上記スイッチングダイオードＤ1のアノードと平滑コンデンサCiに対しては、フィルタコンデンサＣNの各々の端子を接続している。フィルタコンデンサＣNは、ノーマルモードノイズを抑制するために設けられる。
一方、スイッチングダイオードＤ1のカソードは、スイッチングダイオードＤ2のアノードと直列に接続され、スイッチングダイオードＤ２のカソードは、補助スイッチQ2に接続されている。このようにして、スイッチング素子Q1がオフとされるときに発生するパルス電圧をスイッチングダイオードD1及スイッチングダイオードD２で極性を選択し、補助スイッチング素子Q2とクランプ用コンデンサC3で形成される電圧クランプ回路を介して平滑コンデンサCiに帰還されようする。また、上記スイッチングダイオードＤ1のアノードと平滑コンデンサCiに対しては、フィルタコンデンサＣNの各々の端子を接続している。フィルタコンデンサＣNは、ノーマルモードノイズを抑制するために設けられる。
このような力率改善回路の回路構成によると、スイッチング素子Ｑ1がオフのときに発生するパルス電圧を、電圧クランプ回路を介して、平滑コンデンサＣｉに印加する。このようにして、スイッチング素子のスイッチング動作に応じてスイッチング出力電流（一次側並列共振回路の共振動作により得られる一次側並列共振電流）を電力として回生して、平滑コンデンサＣｉに帰還する動作が得られることになる。
上記のようにして流れる整流電流のエンベロープの導通期間は、ブリッジ整流回路Ｄｉから出力される整流出力電圧レベルが平滑コンデンサＣｉの両端電圧よりも低いとされる期間にも流れるものとなっている。そして、交流入力電圧ＶACを基として流れる交流入力電流ＩACの導通期間も、この整流電流の導通期間にほぼ一致したものとなる。つまり、交流入力電流ＩACの導通角は、力率改善回路を備えない場合よりも拡大されているものであり、交流入力電流ＩACの波形としては、交流入力電圧ＶACの波形に近付くものとなっている。つまり、力率改善が図られていることになる。
上記のようにして流れる整流電流のエンベロープの導通期間は、ブリッジ整流回路Ｄｉから出力される整流出力電圧レベルが平滑コンデンサＣｉの両端電圧よりも低いとされる期間にも流れるものとなっている。そして、交流入力電圧ＶACを基として流れる交流入力電流ＩACの導通期間も、この整流電流の導通期間にほぼ一致したものとなる。つまり、交流入力電流ＩACの導通角は、力率改善回路を備えない場合よりも拡大されているものであり、交流入力電流ＩACの波形としては、交流入力電圧ＶACの波形に近付くものとなっている。つまり、力率改善が図られていることになる。
上記構成による図１の電源回路の実際として、後述する実験結果を得るのにあたっては、要部を下記のように選定した。
先ず、絶縁コンバータトランスＰＩＴについては、図２に示す構造を基としてＥＥ字形コア（ＣＲ1，ＣＲ2）については、コア材として、EER-35を選定して、ギャップＧ1については、上述したように2.2mmのギャップ長を設定した。一次巻線Ｎ1及び二次巻線Ｎ2の各巻数（ターン数）Ｔについては、Ｎ1＝55T、Ｎ2＝30T、Ｎ1＝1Tを選定した。このときの一次巻線N1のインダクタンスL1の値は、425μH、二次巻線N2のインダクタンスL2の値は、142μHであった。
また、高周波チョークコイルＬ10については、チョークコイルＬ10のインダクタンスである、インダクタンスL10＝400μHとなるようにして構成した。
なお、上記EER、EEのコアは、よく知られているように、製品としてのコアの型式、規格の１つであり、この型式には、ERのあることも知られている。本願においてＥ字形状、ＥＥ字形などという場合には、断面がＥ字、あるいはＥＥ字形状であることに応じて、EER、ER、EEの何れのタイプの場合についてもＥ字形状、あるいはＥＥ字形のコアであるとして扱うものとする。
また、一次側並列共振コンデンサＣｒ、フィルタコンデンサＣN、及び二次側直列共振コンデンサＣ4の各キャパシタンスについては、
Ｃｒ＝2200pＦ
ＣN＝１μF
Ｃ4＝0.047μＦ
を選定した。
先ず、絶縁コンバータトランスＰＩＴについては、図２に示す構造を基としてＥＥ字形コア（ＣＲ1，ＣＲ2）については、コア材として、EER-35を選定して、ギャップＧ1については、上述したように2.2mmのギャップ長を設定した。一次巻線Ｎ1及び二次巻線Ｎ2の各巻数（ターン数）Ｔについては、Ｎ1＝55T、Ｎ2＝30T、Ｎ1＝1Tを選定した。このときの一次巻線N1のインダクタンスL1の値は、425μH、二次巻線N2のインダクタンスL2の値は、142μHであった。
また、高周波チョークコイルＬ10については、チョークコイルＬ10のインダクタンスである、インダクタンスL10＝400μHとなるようにして構成した。
なお、上記EER、EEのコアは、よく知られているように、製品としてのコアの型式、規格の１つであり、この型式には、ERのあることも知られている。本願においてＥ字形状、ＥＥ字形などという場合には、断面がＥ字、あるいはＥＥ字形状であることに応じて、EER、ER、EEの何れのタイプの場合についてもＥ字形状、あるいはＥＥ字形のコアであるとして扱うものとする。
また、一次側並列共振コンデンサＣｒ、フィルタコンデンサＣN、及び二次側直列共振コンデンサＣ4の各キャパシタンスについては、
Ｃｒ＝2200pＦ
ＣN＝１μF
Ｃ4＝0.047μＦ
を選定した。
対応負荷電力は、最大負荷電力Ｐｏmax＝１５０Ｗ、最小負荷電力Ｐｏmin＝０Ｗ（無負荷）とし、二次側直流出力電圧Ｅｏの定格レベルは１７５Ｖとしている。
ここで、最大負荷電力を１５０Wとしたのは、力率改善回路を付加したことによって、スイッチング素子Q1と補助スイッチング素子Q2を構成するMOS−FETには鋸歯状波の電流I1と共振電流である電流I2とが重畳して流れるために、スイッチング素子Q1と補助スイッチQ2とのスイッチング電力損失は増加し、効率が低下する傾向となる。
このために、本実施形態においては、１００V系で最大負荷電力が１５０W以下の場合に最も効果的である。
ここで、スイッチングダイオードＤ1とスイッチングダイオードＤ2とを直列に接続し、スイッチングダイオードＤ1のカソードとスイッチングダイオードＤ2のアノードとの接続点にインダクタL１０を接続する理由を説明する。スイッチングダイオードＤ1がオフとなるときに、スイッチングダイオードＤ1の寄生容量とインダクタL１０が有するインダクタンスとによって電圧共振が生じる。このとき、スイッチングダイオードＤ2と補助スイッチング素子Q２とによってインダクタンスL１０は短絡状態とされ、ピーク電圧は半分となる。スイッチングダイオードＤ1とスイッチングダイオードＤ2とを直列に接続して、耐電圧を向上させている。スイッチングダイオードＤ1とスイッチングダイオードＤ2の各々は、例えば、４００V耐圧で、スイッチングダイオードＤ1は電流３Aのもの、スイッチングダイオードＤ1は電流１Aのものを用いた。
また、スイッチングダイオードＤ1とスイッチングダイオードＤ2及びインダクタンスL10とによって、負荷電力Ｐｏの変動に対して、スイッチング素子Q1のオフ期間は、一定であり、スイッチング素子Q1のオン期間期間が負荷電力Ｐｏの減少と入力交流電圧VACの上昇に伴って減少して、スイッチング周波数が増加することによって、二次側直流出力電圧Ｅｏは定電圧化される。なお、スイッチング素子Q1は、１０A、６００Vの仕様のものを用い、補助スイッチング素子Q2としては、５A、６００Vの仕様のものを用いた。
ここで、最大負荷電力を１５０Wとしたのは、力率改善回路を付加したことによって、スイッチング素子Q1と補助スイッチング素子Q2を構成するMOS−FETには鋸歯状波の電流I1と共振電流である電流I2とが重畳して流れるために、スイッチング素子Q1と補助スイッチQ2とのスイッチング電力損失は増加し、効率が低下する傾向となる。
このために、本実施形態においては、１００V系で最大負荷電力が１５０W以下の場合に最も効果的である。
ここで、スイッチングダイオードＤ1とスイッチングダイオードＤ2とを直列に接続し、スイッチングダイオードＤ1のカソードとスイッチングダイオードＤ2のアノードとの接続点にインダクタL１０を接続する理由を説明する。スイッチングダイオードＤ1がオフとなるときに、スイッチングダイオードＤ1の寄生容量とインダクタL１０が有するインダクタンスとによって電圧共振が生じる。このとき、スイッチングダイオードＤ2と補助スイッチング素子Q２とによってインダクタンスL１０は短絡状態とされ、ピーク電圧は半分となる。スイッチングダイオードＤ1とスイッチングダイオードＤ2とを直列に接続して、耐電圧を向上させている。スイッチングダイオードＤ1とスイッチングダイオードＤ2の各々は、例えば、４００V耐圧で、スイッチングダイオードＤ1は電流３Aのもの、スイッチングダイオードＤ1は電流１Aのものを用いた。
また、スイッチングダイオードＤ1とスイッチングダイオードＤ2及びインダクタンスL10とによって、負荷電力Ｐｏの変動に対して、スイッチング素子Q1のオフ期間は、一定であり、スイッチング素子Q1のオン期間期間が負荷電力Ｐｏの減少と入力交流電圧VACの上昇に伴って減少して、スイッチング周波数が増加することによって、二次側直流出力電圧Ｅｏは定電圧化される。なお、スイッチング素子Q1は、１０A、６００Vの仕様のものを用い、補助スイッチング素子Q2としては、５A、６００Vの仕様のものを用いた。
さらに、続いて、電圧クランプ回路について詳細に説明する。アクティブ素子としては、補助スイッチング素子Ｑ２が用いられ、この補助スイッチング素子Ｑ２を制御するためにコンバータトランスＰＩＴには、一次巻線Ｎ１と直列であって電圧が加算される方向に、制御巻線Ｎｇが設けられ、この制御巻線Ｎｇからの電圧が抵抗Ｒｇ１と抵抗Ｒｇ２とで分圧されて補助スイッチング素子Ｑ２として機能するＭＯＳＦＥＴのゲートに加えられるようになされている。
補助スイッチング素子Ｑ２のドレインには、電圧クランプ用コンデンサＣ３が接続されている。すなわち、電圧クランプ用コンデンサＣ３と補助スイッチング素子Ｑ２とは直列接続回路を形成している。そして、この電圧クランプ用コンデンサＣ３と補助スイッチング素子Ｑ２との直列接続回路は、平滑コンデンサＣｉとコンバータトランスＰＩＴの一次巻線Ｎ１の他方の端子とに対して、並列に接続されている。電圧クランプ用コンデンサＣ３の値は、０．０６８μＦとし、抵抗Ｒｇ１の値は２２０Ω（オーム）、抵抗Ｒｇ２の値は１００Ωとしている。
なお、制御巻線Ｎｇは、一次巻線Ｎ１から積み上げるように巻かれているが、補助スイッチング素子Ｑ２として機能するＭＯＳＦＥＴＦＥＴのソースが一次巻線Ｎ１の一方の端子に接続されているので、巻線を積み上げるように接続されているのであり、別巻線として設けても良いものである。又、上記したような回路形態では、制御巻線Ｎｇによって発生する電圧の極性は、スイッチング素子Ｑ１がオフ（非導通）となる場合に補助スイッチング素子Ｑ２がオン（導通）となるように接続されている。抵抗Ｒｇ１と抵抗Ｒｇ２の抵抗値の比率を変化させることによって、補助スイッチング素子Ｑ２がオン（導通）となる時間が調整可能とされている。又、補助スイッチング素子Ｑ２はボディダイオードＤＤ２を内蔵しており、一方向きの電流に対しては、オン・オフの切り替え制御を可能とし、他方向の電流はオン状態とし、両方向に電流を通過させることができるようになされている。このようにして、スイッチング素子Ｑ1がオフのときに発生するパルス電圧を、電圧クランプ回路を介して、平滑コンデンサＣｉに印加することができる。
図１の電源回路の実験結果として、図３の波形図を挙げる。図３（A）は、上記構成による図１の電源回路における要部の動作を、スイッチング周期により示しており、図３（B）は、上記構成による図１の電源回路における要部の動作を、商用交流電源周期により示している。
図３（B）に示すように、力率改善回路において、スイッチングダイオードＤ1、スイッチングダイオードＤ２及び高周波チョークコイルＬ10に流れる電流Ｉ1は、図示するようにして、交流入力電圧ＶACの絶対値が所定以上となる期間に応じて、半波の正弦波状のエンベロープにより流れるスイッチング周期（スイッチング素子Ｑ1のスイッチング周期）の交番電流となる。交番電流となるのは、スイッチング出力電流が電流として帰還されるのに応じて交番電圧が重畳し、この重畳分によりスイッチングダイオードＤ1、スイッチングダイオードＤ２が整流電流をスイッチングするからである。
そして、この場合の交流入力電流ＩACは、図示するようにして、電流Ｉ1の導通期間に対応して発生する半波の正弦波が、交流入力電圧ＶACの極性に応じて反転する波形となる。このような波形は、例えば図1に示した回路から力率改善回路を省略した構成と比較した場合には、導通角が拡大されているものであり、その分の力率改善が図られているものであるとしてみることができる。
図３（B）に示すように、力率改善回路において、スイッチングダイオードＤ1、スイッチングダイオードＤ２及び高周波チョークコイルＬ10に流れる電流Ｉ1は、図示するようにして、交流入力電圧ＶACの絶対値が所定以上となる期間に応じて、半波の正弦波状のエンベロープにより流れるスイッチング周期（スイッチング素子Ｑ1のスイッチング周期）の交番電流となる。交番電流となるのは、スイッチング出力電流が電流として帰還されるのに応じて交番電圧が重畳し、この重畳分によりスイッチングダイオードＤ1、スイッチングダイオードＤ２が整流電流をスイッチングするからである。
そして、この場合の交流入力電流ＩACは、図示するようにして、電流Ｉ1の導通期間に対応して発生する半波の正弦波が、交流入力電圧ＶACの極性に応じて反転する波形となる。このような波形は、例えば図1に示した回路から力率改善回路を省略した構成と比較した場合には、導通角が拡大されているものであり、その分の力率改善が図られているものであるとしてみることができる。
図４は、図１に示した電源回路ついての実験結果として、交流入力電圧ＶAC＝１００Ｖの入力電圧条件で、最大負荷電力Ｐｏmax＝１５０Ｗ〜最小負荷電力Ｐｏmin＝０Ｗ（無負荷）の範囲での負荷変動に対する整流平滑電圧（直流入力電圧）Ｅｉ、力率（ＰＦ）、及びAC→DC電力変換効率（ηAC→DC）、TON／TOFF（スイッチング素子Q1のオン期間とオフ期間との比）を示している。
図４からみてとれるように、最大負荷時の力率PFの値は0.996に達している。これは、インダクタL10の値を、一次巻線N1のインダクタンスL1の値よりも少なく設定しているので、インダクタンスL10に流れる電流は、鋸歯状波の電流は不連続動作モードとなるためである。そして、交流入力電流IACは正弦波状態となる。図４において、破線はインダクタL10のインダクタンスの値が８００μHの場合であり、実線はインダクタL10のインダクタンスの値が４００μHの場合を示すものである。
図４からみてとれるように、最大負荷時の力率PFの値は0.996に達している。これは、インダクタL10の値を、一次巻線N1のインダクタンスL1の値よりも少なく設定しているので、インダクタンスL10に流れる電流は、鋸歯状波の電流は不連続動作モードとなるためである。そして、交流入力電流IACは正弦波状態となる。図４において、破線はインダクタL10のインダクタンスの値が８００μHの場合であり、実線はインダクタL10のインダクタンスの値が４００μHの場合を示すものである。
これまでに説明した実施の形態の電源回路と、アクティブフィルタを備えることにより力率改善を図る先行技術である、図１２に示した電源回路とを比較した場合には、次のようなことがいえる。
先ず、上記図４及び図７により示した実験の説明からもわかるように、図１に示した電源回路では、図１２の電源回路の場合よりも電力変換効率（ηAC→DC）が向上している。
これは、主としては、電力回生方式による力率改善回路を備える構成としたことで、アクティブフィルタを不要としたことによる。すなわち、本実施の形態では、アクティブフィルタを備える場合のように前段と後段の２つの電力変換効率値の積により総合効率が低下することはない。
先ず、上記図４及び図７により示した実験の説明からもわかるように、図１に示した電源回路では、図１２の電源回路の場合よりも電力変換効率（ηAC→DC）が向上している。
これは、主としては、電力回生方式による力率改善回路を備える構成としたことで、アクティブフィルタを不要としたことによる。すなわち、本実施の形態では、アクティブフィルタを備える場合のように前段と後段の２つの電力変換効率値の積により総合効率が低下することはない。
また、図１に示した回路では、アクティブフィルタを不要としたことで、回路構成部品の点数削減が図られる。
つまりアクティブフィルタは、１組のコンバータを構成するものであり、図１２による説明からも分かるように、実際には、１本のスイッチング素子と、これらを駆動するためのＩＣ等を始め、多くの部品点数により構成される。
これに対し、図１に示す電源回路においては、力率改善のために必要な追加部品として、少なくともフィルタコンデンサＣN、スイッチングダイオードＤ1、高周波チョークコイルＬ10、力率改善用並列共振コンデンサＣｒを備えればよく、アクティブフィルタと比較すれば非常に少ない部品点数とすることができる。
これにより、図１に示す電源回路としては、力率改善機能を有する電源回路として、図１６に示す回路よりもはるかに低コストとすることができる。また、部品点数が大幅に削減されることで、回路基板についても有効に小型軽量化を図ることができる。特に、高周波チョークコイルＬ10のようなインダクタとしての部品は大型な部類であるが、本実施の形態では、先にも述べたように、高周波チョークコイルＬ10に設定できるインダクタンスは27μHと小さく、例えばEE-22などの小型のコアを選定できることから、回路基板の小型軽量化を妨げない。比較として、例えば、図１２に示したパワーチョークコイルＰＣＣは、140μH程度が必要となるので、EE-22よりも大型のEER-35が選定される。
つまりアクティブフィルタは、１組のコンバータを構成するものであり、図１２による説明からも分かるように、実際には、１本のスイッチング素子と、これらを駆動するためのＩＣ等を始め、多くの部品点数により構成される。
これに対し、図１に示す電源回路においては、力率改善のために必要な追加部品として、少なくともフィルタコンデンサＣN、スイッチングダイオードＤ1、高周波チョークコイルＬ10、力率改善用並列共振コンデンサＣｒを備えればよく、アクティブフィルタと比較すれば非常に少ない部品点数とすることができる。
これにより、図１に示す電源回路としては、力率改善機能を有する電源回路として、図１６に示す回路よりもはるかに低コストとすることができる。また、部品点数が大幅に削減されることで、回路基板についても有効に小型軽量化を図ることができる。特に、高周波チョークコイルＬ10のようなインダクタとしての部品は大型な部類であるが、本実施の形態では、先にも述べたように、高周波チョークコイルＬ10に設定できるインダクタンスは27μHと小さく、例えばEE-22などの小型のコアを選定できることから、回路基板の小型軽量化を妨げない。比較として、例えば、図１２に示したパワーチョークコイルＰＣＣは、140μH程度が必要となるので、EE-22よりも大型のEER-35が選定される。
また、図１に示す電源回路では、共振形コンバータ及び力率改善回路の動作はいわゆるソフトスイッチング動作であるから、図１２に示したアクティブフィルタと比較すればスイッチングノイズのレベルは大幅に低減される。
このため、図１にも示したように、例えば１組のコモンモードチョークコイルＣＭＣと２つのアクロスコンデンサＣLから成る１段のノイズフィルタを備えれば、電源妨害規格をクリアすることが充分に可能とされる。また、整流出力ラインのノーマルモードノイズについては、図１にも示しているように、１つのフィルタコンデンサＣNのみにより対策を行っている。
このようにしてノイズフィルタとしての部品点数が削減されることによっても、電源回路のコストダウンと、回路基板の小型軽量化は促進される。
このため、図１にも示したように、例えば１組のコモンモードチョークコイルＣＭＣと２つのアクロスコンデンサＣLから成る１段のノイズフィルタを備えれば、電源妨害規格をクリアすることが充分に可能とされる。また、整流出力ラインのノーマルモードノイズについては、図１にも示しているように、１つのフィルタコンデンサＣNのみにより対策を行っている。
このようにしてノイズフィルタとしての部品点数が削減されることによっても、電源回路のコストダウンと、回路基板の小型軽量化は促進される。
また、図１に示す電源回路の場合、一次側のスイッチングコンバータを形成するスイッチング素子は1石であり、二次側の整流ダイオードなどもスイッチング素子Ｑ1に同期してスイッチング動作するものである。従って、一次側アース電位としては、図１２の電源回路のように、アクティブフィルタ側と、その後段のスイッチングコンバータとの間で干渉することが無く、スイッチング周波数の変化に関わらず安定させることができる。
また、インダクタL10の値を一次巻線N１に生じる漏れインダクタンスL1の値よりも小さく選択する場合には、インダクタンスL10に流れる電流は鋸歯状波電流は不連続動作モードとなり、最大負荷時に力率PFの値が０．９９６にまで達する非常に良好なる力率を得ることができる。また、このような力率改善回路によって、増加する直流出力電圧Eoに発生するリップル電圧の値は極めて小さい。スイッチングダイオードD1にさらにスイッチングダイオードD2を追加することによって、スイッチングダイオードD1に加わる逆電圧の値を半分（スイッチングダイオードD2がない場合には、スイッチングダイオードD1に加わる逆電圧は８００Vであるが、スイッチングダイオードD2を採用することによって、スイッチングダイオードD1に加わる逆電圧は４００Vとできる）にできる。この結果、最大負荷電力Ｐｏmax＝１５０Ｗにおいて、スイッチングダイオードD2がない場合には、効率ηAC−＞DCの値が８６．４％であったものが、８８。７％となり、２．３％の向上が図れた。なお、図１に示す電源回路により得られる各々の負荷電力における力率ＰＦとしては、図７にて説明した通りであり、このような力率特性によれば、例えば電源高調波歪み規制をクリアすることができ、実用上充分な力率が得られているといえる。
このようにして図１に示す本実施の形態の電源回路は、アクティブフィルタを備える電源回路が有する各種の問題を解決した力率改善電源を得ているものである。
このようにして図１に示す本実施の形態の電源回路は、アクティブフィルタを備える電源回路が有する各種の問題を解決した力率改善電源を得ているものである。
また、本実施の形態の電源回路は、その基本構成として、一次側においてシングルエンド方式の電圧共振形コンバータを備える。
一般的に、一次側に電圧共振形コンバータを備える電源回路は、負荷電力の制御範囲が狭く、また、軽負荷時におけるＺＶＳ(Zero Voltage Switching：ゼロ電圧スイッチング)が維持できないために、そのままでは実用化は不可能であると考えられている。そこで、本願発明者は、一次側電圧共振形コンバータに対して二次側直列共振回路を設け、二次側整流回路として倍電圧半波整流回路を形成した電源回路を構成して実験を行った。この実験対象となった電源回路の回路形態としては、図1に示す電源回路から力率改善回路を省略し、一次巻線Ｎ1の巻き終わり端部を平滑コンデンサＣｉの正極端子に対して接続したものとなる。
また、絶縁コンバータトランスＰＩＴについても、基本的には図２と同様の構造を採るが、ギャップＧについては1mmのギャップ長を設定し、結合係数ｋについてはｋ＝0.81程度を設定している。このようにして構成した電源回路について実験を行ったところ、それまでの電圧共振形コンバータを備える電源回路よりも、実現化に近付く特性が得られることが確認された。
しかしながら、この実験対象の電源回路では、中間負荷時において、スイッチング素子Ｑ1のオフ期間（ＴOFF）が終了しないうちにスイッチング素子Ｑ1に正極方向（この場合はドレイン→ソース方向）に電流が流れてＺＶＳの動作が得られないという異常動作を生じることが確認された。このために、実験対象の電源回路の構成であっても、依然として実用化は困難な状況であった。
一般的に、一次側に電圧共振形コンバータを備える電源回路は、負荷電力の制御範囲が狭く、また、軽負荷時におけるＺＶＳ(Zero Voltage Switching：ゼロ電圧スイッチング)が維持できないために、そのままでは実用化は不可能であると考えられている。そこで、本願発明者は、一次側電圧共振形コンバータに対して二次側直列共振回路を設け、二次側整流回路として倍電圧半波整流回路を形成した電源回路を構成して実験を行った。この実験対象となった電源回路の回路形態としては、図1に示す電源回路から力率改善回路を省略し、一次巻線Ｎ1の巻き終わり端部を平滑コンデンサＣｉの正極端子に対して接続したものとなる。
また、絶縁コンバータトランスＰＩＴについても、基本的には図２と同様の構造を採るが、ギャップＧについては1mmのギャップ長を設定し、結合係数ｋについてはｋ＝0.81程度を設定している。このようにして構成した電源回路について実験を行ったところ、それまでの電圧共振形コンバータを備える電源回路よりも、実現化に近付く特性が得られることが確認された。
しかしながら、この実験対象の電源回路では、中間負荷時において、スイッチング素子Ｑ1のオフ期間（ＴOFF）が終了しないうちにスイッチング素子Ｑ1に正極方向（この場合はドレイン→ソース方向）に電流が流れてＺＶＳの動作が得られないという異常動作を生じることが確認された。このために、実験対象の電源回路の構成であっても、依然として実用化は困難な状況であった。
これに対して、図１に示した本実施の形態の電源回路では、中間負荷時においてＺＶＳが得られなくなる異常動作が解消され、所定の対応負荷電力（Ｐｏ：１５０Ｗ〜０Ｗ）の全範囲において正常なスイッチング動作が得られることが実験により確認された。つまり、本実施の形態の電源回路は、二次側直列共振回路を備えるシングルエンド方式の電圧共振形コンバータとして、実用化が実現されている。
本実施の形態の電源回路のようにして、絶縁コンバータトランスＰＩＴの結合係数ｋについて、従来よりも低い所要値を設定すれば、上記した一次側並列共振回路と二次側直列共振回路の相互作用は希薄となって、中間負荷時における異常動作も無くなっていくことになる。
本実施の形態の絶縁コンバータトランスＰＩＴが有する結合係数ｋにまで疎結合の状態とすることは、従来の電圧共振形コンバータでは、一次側から二次側への電力伝送ロスの増加による電力変換効率の低下を招くということを理由に、これまで行われてこなかったという背景がある。
しかしながら、本実施の形態では、一次側電圧共振形コンバータを備える電源回路としてみた場合においても、良好な電力変換効率特性を有する。
しかしながら、本実施の形態では、一次側電圧共振形コンバータを備える電源回路としてみた場合においても、良好な電力変換効率特性を有する。
本実施の形態において高電力変換効率が得られているのは、次のような構成に基づいている。
先ず、電圧共振形コンバータに対して二次側直列共振回路を備える電源回路の構成は、本来、電力変換効率に関しては有利であることが知られている。また、電圧共振形コンバータとしてシングルエンド方式を採用してスイッチング素子を必要最小限の１石とすることで、例えばハーフブリッジ結合方式、フルブリッジ結合方式、プッシュプル方式などの複数のスイッチング素子を備える構成と比較してスイッチング損失を減少させていることも、電力変換効率の向上要因となっている。
先ず、電圧共振形コンバータに対して二次側直列共振回路を備える電源回路の構成は、本来、電力変換効率に関しては有利であることが知られている。また、電圧共振形コンバータとしてシングルエンド方式を採用してスイッチング素子を必要最小限の１石とすることで、例えばハーフブリッジ結合方式、フルブリッジ結合方式、プッシュプル方式などの複数のスイッチング素子を備える構成と比較してスイッチング損失を減少させていることも、電力変換効率の向上要因となっている。
そのうえで、本実施の形態としては、上記もしているように中間負荷時における異常動作を解消して、適正なＺＶＳ動作が得られるようにしている。この異常動作の現象としては、ターンオンより以前のタイミングでスイッチング素子Ｑ1がオンとなって、正極性のスイッチング電流がソース−ドレイン間を流れる動作となるのであるが、このようなスイッチング電流の動作によっては、スイッチング損失を増加させる。本実施の形態では、異常動作に対応するスイッチング電流の動作が生じないことで、これによるスイッチング損失の増加も無くなり、このことが、電力変換効率の向上要因の１つとなっているものである。
図５を参照して、上述した実施形態の変形例について、説明をする。
図５に示すスイッチング電源回路は、一次側は、１個のスイッチング素子を用いた電圧共振コンバータ、二次側は、電流共振回路を有し、一次側と二次側とを、０．８以下の疎結合トランスで結合して多重共振形コンバータを構成する点については、上述の実施形態と同様である。
また、この多重共振形コンバータの一次巻線N1と並列に、クランプ用コンデンサC3と補助スイッチング素子Q2の直列回路を接続し、制御巻線Ｎｇによって自励ドライブ方式のアクティブ電圧クランプ回路を構成し、整流素子Diに接続されたインダクタL10とスイッチングダイオードD1の直列回路の他端をスイッチング素子Q1に接続して構成される昇圧コンバータにと協調して働く力率改善回路を有する点についても、ノーマルノイズを抑制するフィルムコンデンサＣNを有する点も上述の実施形態と異なるものではない。また、インダクタL10のインダクタンスL10のインダクタンス値は、一次巻線N１の漏れインダクタンスL1の値より小さく選択し、インダクタL10を流れる電流は、補助スイッチQ2がオフになる期間に零となる不連続動作モードで動作させる場合には、さらに良好なる効率を得られる点も上述の実施形態におけると同様である。上述の実施形態と同様の部分には同一の符号を付して説明を省略する。また、各部の波形も図３（A）、図３（B）に示すものと同様であるので、これについても説明を省略する。
図５に示すスイッチング電源回路は、一次側は、１個のスイッチング素子を用いた電圧共振コンバータ、二次側は、電流共振回路を有し、一次側と二次側とを、０．８以下の疎結合トランスで結合して多重共振形コンバータを構成する点については、上述の実施形態と同様である。
また、この多重共振形コンバータの一次巻線N1と並列に、クランプ用コンデンサC3と補助スイッチング素子Q2の直列回路を接続し、制御巻線Ｎｇによって自励ドライブ方式のアクティブ電圧クランプ回路を構成し、整流素子Diに接続されたインダクタL10とスイッチングダイオードD1の直列回路の他端をスイッチング素子Q1に接続して構成される昇圧コンバータにと協調して働く力率改善回路を有する点についても、ノーマルノイズを抑制するフィルムコンデンサＣNを有する点も上述の実施形態と異なるものではない。また、インダクタL10のインダクタンスL10のインダクタンス値は、一次巻線N１の漏れインダクタンスL1の値より小さく選択し、インダクタL10を流れる電流は、補助スイッチQ2がオフになる期間に零となる不連続動作モードで動作させる場合には、さらに良好なる効率を得られる点も上述の実施形態におけると同様である。上述の実施形態と同様の部分には同一の符号を付して説明を省略する。また、各部の波形も図３（A）、図３（B）に示すものと同様であるので、これについても説明を省略する。
しかしながら、平滑コンデンサCiの直流電圧Eiを検出して誤差増幅器とフォトカプラPCとを介して、補助スイッチング素子Q2を制御する点において、上述の実施形態と異なる。直流電圧Eiが大きくなると抵抗Rg1と並列に接続されたフォトカプラPCの抵抗の値が小さくなって、より、長時間補助スイッチング素子Q2が導通することとなる。この結果、低い負荷電力Poにおける効率、力率、TON／TOFFの各々の特性が向上する。
図６の破線は、フォトカプラPCがない場合の効率ηAC−＞DC、力率PF、TON／TOFFの各々を示し、図６の実線は、フォトカプラPCが有る場合の効率ηAC−＞DC、力率PF、TON／TOFFの各々を示すものである。
図６に明らかなように、図６に示すスイッチング電源回路は、上述した実施形態のスイッチング電源回路の優位な特徴と効果をすべて備え、さらに、低負荷電力Poにおいて、
特に顕著に、効率ηAC−＞DCおよび力率PFが向上し、TON／TOFFの変化の範囲が少ないものとできる。
図６の破線は、フォトカプラPCがない場合の効率ηAC−＞DC、力率PF、TON／TOFFの各々を示し、図６の実線は、フォトカプラPCが有る場合の効率ηAC−＞DC、力率PF、TON／TOFFの各々を示すものである。
図６に明らかなように、図６に示すスイッチング電源回路は、上述した実施形態のスイッチング電源回路の優位な特徴と効果をすべて備え、さらに、低負荷電力Poにおいて、
特に顕著に、効率ηAC−＞DCおよび力率PFが向上し、TON／TOFFの変化の範囲が少ないものとできる。
続いて、二次側整流回路のバリエーションを、図７、図８に示す。
なお、これら図７、図８については、二次巻線Ｎ2及び二次側整流回路の構成のみが抜き出されて示されているが、図示されていない他の部分は、絶縁コンバータトランスＰＩＴの構造も含めて、先に説明した実施の形態としての構成が採られればよい。
なお、これら図７、図８については、二次巻線Ｎ2及び二次側整流回路の構成のみが抜き出されて示されているが、図示されていない他の部分は、絶縁コンバータトランスＰＩＴの構造も含めて、先に説明した実施の形態としての構成が採られればよい。
先ず、図７に示す電源回路では、二次側整流回路として倍電圧全波整流回路を備える。
この場合の倍電圧全波整流回路としては、先ず、二次巻線Ｎ2についてセンタータップを施すことで、このセンタータップを境界にして二次巻線部Ｎ2A，Ｎ4Bに２分割する。二次巻線部Ｎ2A，Ｎ4Bには、同じ所定巻数（ターン数）が設定される。二次巻線Ｎ2のセンタータップは、二次側アースに接続される。
また、二次巻線Ｎ2における二次巻線部Ｎ2A側の端部に対しては二次側直列共振コンデンサＣ4Aを直列に接続し、二次巻線Ｎ2における二次巻線部Ｎ2B側の端部に対しては二次側直列共振コンデンサＣ4Bを直列に接続する。これにより、二次巻線部Ｎ2Aのリーケージインダクタンス成分と二次側直列共振コンデンサＣ4Aのキャパシタンスから成る第１の二次側直列共振回路と、二次巻線部Ｎ2Bのリーケージインダクタンス成分と二次側直列共振コンデンサＣ4Bのキャパシタンスから成る第２の二次側直列共振回路とが形成される。
この場合の倍電圧全波整流回路としては、先ず、二次巻線Ｎ2についてセンタータップを施すことで、このセンタータップを境界にして二次巻線部Ｎ2A，Ｎ4Bに２分割する。二次巻線部Ｎ2A，Ｎ4Bには、同じ所定巻数（ターン数）が設定される。二次巻線Ｎ2のセンタータップは、二次側アースに接続される。
また、二次巻線Ｎ2における二次巻線部Ｎ2A側の端部に対しては二次側直列共振コンデンサＣ4Aを直列に接続し、二次巻線Ｎ2における二次巻線部Ｎ2B側の端部に対しては二次側直列共振コンデンサＣ4Bを直列に接続する。これにより、二次巻線部Ｎ2Aのリーケージインダクタンス成分と二次側直列共振コンデンサＣ4Aのキャパシタンスから成る第１の二次側直列共振回路と、二次巻線部Ｎ2Bのリーケージインダクタンス成分と二次側直列共振コンデンサＣ4Bのキャパシタンスから成る第２の二次側直列共振回路とが形成される。
そして、二次巻線Ｎ2における二次巻線Ｎ2A側の端部を、上記二次側直列共振コンデンサＣ4Aの直列接続を介して整流ダイオードＤo1のアノードと整流ダイオードＤo2のカソードとの接続点に対して接続する。また、二次巻線Ｎ2における二次巻線Ｎ4B側の端部を、二次側直列共振コンデンサＣ4Bの直列接続を介して、整流ダイオードＤo3のアノードと整流ダイオードＤo4のカソードとの接続点に対して接続する。
整流ダイオードＤo1，Ｄo3の各カソードは、平滑コンデンサＣｏの正極端子に接続する。平滑コンデンサＣoの負極端子は二次側アースに接続される。また、整流ダイオードＤo2，Ｄo4の各アノードの接続点は二次側アースに接続する。
整流ダイオードＤo1，Ｄo3の各カソードは、平滑コンデンサＣｏの正極端子に接続する。平滑コンデンサＣoの負極端子は二次側アースに接続される。また、整流ダイオードＤo2，Ｄo4の各アノードの接続点は二次側アースに接続する。
上記接続形態では、二次巻線部Ｎ2A，二次側直列共振コンデンサＣ4A、整流ダイオードＤo1，Ｄo2、及び平滑コンデンサＣｏから成る、第１の二次側直列共振回路を備える第１の倍電圧半波整流回路と、二次巻線部Ｎ2B，二次側直列共振コンデンサＣ4B、整流ダイオードＤo1，Ｄo2、及び平滑コンデンサＣｏから成る、第２の二次側直列共振回路を備える第２の倍電圧半波整流回路とが形成されることになる。
第１の倍電圧半波整流回路では、二次巻線Ｎ2に誘起される交番電圧の、一方の極性の半周期の期間において、［二次巻線部Ｎ2A→整流ダイオードＤo2→二次側直列共振コンデンサＣ4A→二次巻線部Ｎ2A］の整流電流経路により整流動作を行い、二次巻線部Ｎ2Aの交番電圧の電位により二次側直列共振コンデンサＣ4Aに対する充電を行う。他方の極性の半周期の期間において、［二次巻線部Ｎ2A→二次側直列共振コンデンサＣ4A→整流ダイオードＤo1→平滑コンデンサＣｏ→二次巻線部Ｎ2A］の整流電流経路により整流動作を行うことで、二次側直列共振コンデンサＣ4Aの両端電圧と二次巻線Ｎ2Aの交番電圧の重畳電位により、平滑コンデンサＣｏに対する充電を行う。
また、第２の倍電圧半波整流回路は、二次巻線Ｎ2に誘起される交番電圧の、上記他方の極性の半周期の期間において、［二次巻線部Ｎ2B→整流ダイオードＤo4→二次側直列共振コンデンサＣ4B→二次巻線部Ｎ2B］の整流電流経路により整流動作を行って、二次巻線部Ｎ2Aの交番電圧の電位により、二次側直列共振コンデンサＣ4Bを充電し、上記一方の極性の半周期の期間において、［二次巻線部Ｎ2B→二次側直列共振コンデンサＣ4B→整流ダイオードＤo3→平滑コンデンサＣｏ→二次巻線部Ｎ2B］の整流電流経路により整流動作を行って、二次側直列共振コンデンサＣ4Bの両端電圧と二次巻線Ｎ4Bの交番電圧の重畳電位により平滑コンデンサＣｏに対する充電を行う。
第１の倍電圧半波整流回路では、二次巻線Ｎ2に誘起される交番電圧の、一方の極性の半周期の期間において、［二次巻線部Ｎ2A→整流ダイオードＤo2→二次側直列共振コンデンサＣ4A→二次巻線部Ｎ2A］の整流電流経路により整流動作を行い、二次巻線部Ｎ2Aの交番電圧の電位により二次側直列共振コンデンサＣ4Aに対する充電を行う。他方の極性の半周期の期間において、［二次巻線部Ｎ2A→二次側直列共振コンデンサＣ4A→整流ダイオードＤo1→平滑コンデンサＣｏ→二次巻線部Ｎ2A］の整流電流経路により整流動作を行うことで、二次側直列共振コンデンサＣ4Aの両端電圧と二次巻線Ｎ2Aの交番電圧の重畳電位により、平滑コンデンサＣｏに対する充電を行う。
また、第２の倍電圧半波整流回路は、二次巻線Ｎ2に誘起される交番電圧の、上記他方の極性の半周期の期間において、［二次巻線部Ｎ2B→整流ダイオードＤo4→二次側直列共振コンデンサＣ4B→二次巻線部Ｎ2B］の整流電流経路により整流動作を行って、二次巻線部Ｎ2Aの交番電圧の電位により、二次側直列共振コンデンサＣ4Bを充電し、上記一方の極性の半周期の期間において、［二次巻線部Ｎ2B→二次側直列共振コンデンサＣ4B→整流ダイオードＤo3→平滑コンデンサＣｏ→二次巻線部Ｎ2B］の整流電流経路により整流動作を行って、二次側直列共振コンデンサＣ4Bの両端電圧と二次巻線Ｎ4Bの交番電圧の重畳電位により平滑コンデンサＣｏに対する充電を行う。
上記した整流動作によれば、平滑コンデンサＣｏに対しては、二次巻線Ｎ2の交番電圧の、一方の極性の半周期では、二次巻線部Ｎ2Bの誘起電圧と二次側直列共振コンデンサＣ4Bの両端電圧の重畳電位による整流電流の充電が行われ、他方の極性の半周期では、二次巻線部Ｎ2Aの誘起電圧と二次側直列共振コンデンサＣ4Aの両端電圧の重畳電位による整流電流の充電が行われることとなる。これにより、平滑コンデンサＣｏの両端電圧である二次側直流出力電圧Ｅｏとしては、二次巻線部Ｎ2A，Ｎ4Bの誘起電圧レベルの２倍に対応するレベルが得られることになる。つまり、倍電圧全波整流回路が得られている。
図８に示す電源回路では、二次巻線Ｎ2と二次側直列共振コンデンサＣ4の直列接続回路（二次側直列共振回路）に接続される二次側整流回路として、４本の整流ダイオードＤo1，Ｄo2，Ｄo3，Ｄo4から成るブリッジ整流回路と、１本の平滑コンデンサＣｏから成るブリッジ全波整流回路を備える。
この場合、二次巻線Ｎ2の巻き終わり端部は、二次側直列共振コンデンサＣ4を介して整流ダイオードＤo1のアノードと整流ダイオードＤo2のカソードの接続点に接続する。また、二次巻線Ｎ2の巻始め端部を、整流ダイオードＤo3のアノードと整流ダイオードＤo4のカソードの接続点に接続する。整流ダイオードＤo1のカソードと整流ダイオードＤo3のカソードを平滑コンデンサＣｏの正極端子に接続する。平滑コンデンサＣｏの負極端子は二次側アース電位にて、整流ダイオードＤo2のアノードと整流ダイオードＤo4のアノードの接続点と接続される。
この場合、二次巻線Ｎ2の巻き終わり端部は、二次側直列共振コンデンサＣ4を介して整流ダイオードＤo1のアノードと整流ダイオードＤo2のカソードの接続点に接続する。また、二次巻線Ｎ2の巻始め端部を、整流ダイオードＤo3のアノードと整流ダイオードＤo4のカソードの接続点に接続する。整流ダイオードＤo1のカソードと整流ダイオードＤo3のカソードを平滑コンデンサＣｏの正極端子に接続する。平滑コンデンサＣｏの負極端子は二次側アース電位にて、整流ダイオードＤo2のアノードと整流ダイオードＤo4のアノードの接続点と接続される。
上記のようにして形成される全波整流回路によっては、二次巻線Ｎ2に誘起（励起）される交番電圧の一方の半周期において、ブリッジ整流回路の整流ダイオード［Ｄo1，Ｄo4］の組が導通して、平滑コンデンサＣoに対して整流電流を充電する動作が得られる。また、二次巻線Ｎ2に誘起される交番電圧の他方の半周期においては、整流ダイオード［Ｄo2，Ｄo3］の組が導通して平滑コンデンサＣoに対して整流電流を充電する動作が得られる。
これによって平滑コンデンサＣoの両端電圧として、二次巻線Ｎ2に誘起される交番電圧のレベルの等倍に対応したレベルの二次側直流出力電圧Ｅoが生成される。
これによって平滑コンデンサＣoの両端電圧として、二次巻線Ｎ2に誘起される交番電圧のレベルの等倍に対応したレベルの二次側直流出力電圧Ｅoが生成される。
なお、本発明としては、上記各実施の形態として示した構成に限定されるものではない。例えば、一次側電圧共振形コンバータの細部の回路形態や、二次側直列共振回路を含んで形成する二次側整流回路の構成などは他にも考えられるものである。
また、スイッチング素子については、例えばＩＧＢＴ(Insulated Gate Bipolar Transistor)、バイポーラトランジスタなど、ＭＯＳ−ＦＥＴ以外の素子を選定することも考えられる。また、上記各実施の形態では、他励式のスイッチングコンバータを挙げているが、自励式として構成した場合にも本発明は適用できる。
また、スイッチング素子については、例えばＩＧＢＴ(Insulated Gate Bipolar Transistor)、バイポーラトランジスタなど、ＭＯＳ−ＦＥＴ以外の素子を選定することも考えられる。また、上記各実施の形態では、他励式のスイッチングコンバータを挙げているが、自励式として構成した場合にも本発明は適用できる。
１ 制御回路、２ 発振・ドライブ回路、１０，１１，１２，１３ 力率改善回路、Ｄｉ ブリッジ整流回路、Ｃｉ 平滑コンデンサ、Ｑ1 スイッチング素子、Q2 補助スイッチング素子、ＰＩＴ 絶縁コンバータトランス、Ｃr 一次側並列共振コンデンサ、C3 クランプ用コンデンサ、Ｃ4 二次側直列共振コンデンサ、Ｎ1 一次巻線、Ｎ2 二次巻線、Ｄo1〜Ｄo4 （二次側）整流ダイオード、Ｃo （二次側）平滑コンデンサ、ＣN フィルタコンデンサ、Ｄ1、D2 スイッチングダイオード、Ｌ10 高周波チョークコイル、PC フォトカップラ
Claims (2)
- 商用交流電源を入力して整流平滑電圧を生成する整流平滑手段と、
上記整流平滑電圧を直流入力電圧として入力してスイッチングを行うスイッチング素子を備えて形成したスイッチング手段と、
上記スイッチング素子をスイッチング駆動するスイッチング駆動手段と、
少なくとも、上記スイッチング手段のスイッチング動作により得られるスイッチング出力が供給される一次巻線と、該一次巻線に得られたスイッチング出力により交番電圧が誘起される二次巻線とを巻装して形成され、中間負荷とされる所定の負荷条件範囲においても適正なゼロ電圧スイッチングが得られるようにして、上記絶縁コンバータトランスの一次側と二次側の結合係数が設定された構造を有する絶縁コンバータトランスと、
少なくとも、上記絶縁コンバータトランスの一次巻線を含む漏洩インダクタンス成分と一次側並列共振コンデンサのキャパシタンスとによって形成されて、上記スイッチング手段の動作を電圧共振形とする一次側並列共振回路と、
上記絶縁コンバータトランスの二次巻線に対して直列となる関係により二次側直列共振コンデンサを接続することで、上記二次巻線を含む漏洩インダクタンス成分と、上記二次側直列共振コンデンサのキャパシタンスとによって形成される二次側直列共振回路と、
上記絶縁コンバータトランスの二次巻線に誘起される交番電圧を入力して整流動作を行って、二次側直流出力電圧を生成するように構成された二次側直流出力電圧生成手段と、
上記スイッチング素子がオフのときにオンとなる補助スイッチング素子と電圧クランプ用コンデンサとの直列接続回路として形成され、上記スイッチング素子に接続される電圧クランプ回路と、上記スイッチング素子がオフとされるときに発生するパルス電圧を上記電圧クランプ回路を介して上記平滑コンデンサに帰還するスイッチングダイオードと、を有する力率改善回路と、
を備えることを特徴とするスイッチング電源回路。 - さらに、上記整流平滑手段からの上記直流入力電圧の電圧値に応じて抵抗値が変化する、上記整流平滑手段から絶縁された可変抵抗器を有し、上記補助スイッチ素子のオンとなる時間を上記可変抵抗器の抵抗値に応じて制御する請求項１に記載のスイッチング電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005378161A JP2007181342A (ja) | 2005-12-28 | 2005-12-28 | スイッチング電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005378161A JP2007181342A (ja) | 2005-12-28 | 2005-12-28 | スイッチング電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007181342A true JP2007181342A (ja) | 2007-07-12 |
Family
ID=38305917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005378161A Pending JP2007181342A (ja) | 2005-12-28 | 2005-12-28 | スイッチング電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007181342A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114417765A (zh) * | 2022-01-18 | 2022-04-29 | 南昌航空大学 | 一种rc缓冲吸收电路参数计算的方法和系统 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001095252A (ja) * | 1999-09-24 | 2001-04-06 | Sony Corp | スイッチング電源回路 |
| JP2003224974A (ja) * | 2001-11-16 | 2003-08-08 | Sony Corp | スイッチング電源回路 |
-
2005
- 2005-12-28 JP JP2005378161A patent/JP2007181342A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001095252A (ja) * | 1999-09-24 | 2001-04-06 | Sony Corp | スイッチング電源回路 |
| JP2003224974A (ja) * | 2001-11-16 | 2003-08-08 | Sony Corp | スイッチング電源回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114417765A (zh) * | 2022-01-18 | 2022-04-29 | 南昌航空大学 | 一种rc缓冲吸收电路参数计算的方法和系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4525617B2 (ja) | スイッチング電源回路 | |
| US7339801B2 (en) | Switching power supply circuit | |
| EP1816537A2 (en) | Switching power supply circuit | |
| US20070035971A1 (en) | Switching power supply circuit | |
| JP2006109687A (ja) | スイッチング電源回路 | |
| JP2006197753A (ja) | スイッチング電源回路 | |
| JP2007189779A (ja) | スイッチング電源回路 | |
| JP2006262640A (ja) | スイッチング電源回路 | |
| JP2007014139A (ja) | スイッチング電源回路 | |
| JP2007043787A (ja) | スイッチング電源回路 | |
| JP2007189780A (ja) | スイッチング電源回路 | |
| JP2007181342A (ja) | スイッチング電源回路 | |
| JP2007181252A (ja) | スイッチング電源回路 | |
| JP2007020252A (ja) | スイッチング電源回路 | |
| JP2007028753A (ja) | スイッチング電源回路 | |
| JP2007185075A (ja) | スイッチング電源回路 | |
| JP2007166806A (ja) | スイッチング電源回路 | |
| JP2007043875A (ja) | スイッチング電源回路 | |
| JP2007074779A (ja) | スイッチング電源回路 | |
| JP4479722B2 (ja) | スイッチング電源回路 | |
| JP2007028729A (ja) | スイッチング電源回路 | |
| JP2007043786A (ja) | スイッチング電源回路 | |
| JP2007043807A (ja) | スイッチング電源回路 | |
| JP2006149171A (ja) | スイッチング電源回路 | |
| JP2007143263A (ja) | スイッチング電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111018 |