JP2007325394A - スイッチング電源回路 - Google Patents

スイッチング電源回路 Download PDF

Info

Publication number
JP2007325394A
JP2007325394A JP2006151891A JP2006151891A JP2007325394A JP 2007325394 A JP2007325394 A JP 2007325394A JP 2006151891 A JP2006151891 A JP 2006151891A JP 2006151891 A JP2006151891 A JP 2006151891A JP 2007325394 A JP2007325394 A JP 2007325394A
Authority
JP
Japan
Prior art keywords
capacitor
power
winding
primary
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006151891A
Other languages
English (en)
Inventor
Masayuki Yasumura
昌之 安村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006151891A priority Critical patent/JP2007325394A/ja
Publication of JP2007325394A publication Critical patent/JP2007325394A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】力率改善機能を有し、電力変換効率の向上、回路構成部品の削減を図るスイッチング電源回路を提供する。
【解決手段】このスイッチング電源回路は、直列共振コンデンサC1に流れる共振電流を電圧帰還トランスVFTに流し、さらに、1次側平滑コンデンサCiに帰還することによって力率を改善する力率改善部を有する。そして、力率改善部を構成するコンデンサCNLは1次側整流素子Diの入力側に配されている。そして、力率改善部のコンデンサCNLはコモンモードフィルタ部のアクロスコンデンサとしても機能するので、良好なる力率改善効果を生じるとともに、部品点数を少なくすることによって電源効率の向上が達成され、コンデンサCNLの高周波特性を良好なものとして、ノーマルモードノイズとコモンモードノイズの低減が達成される。
【選択図】図6

Description

本発明は、各種電子機器の電源として備えられるスイッチング電源回路に関する。
近年、商用電源を整流して所望の直流電圧を得る電源回路としては、大部分がスイッチング方式の電源回路とされている。スイッチング電源回路はスイッチング周波数を高くすることによりトランスその他のデバイスを小型にすると共に、大電力のDC−DCコンバータとして各種の電子機器の電源として使用されている。
ところで、商用電源は正弦波の交流電圧であるが、商用電源を整流素子と平滑コンデンサとを用いる平滑・整流回路において整流および平滑を行う場合には、平滑・整流回路のピークホールド作用のために、商用電源からスイッチング電源回路には、交流電圧のピーク電圧付近の短時間だけ電流が流れ込むこととなり、商用電源から電源回路に流れ込む電流は、正弦波とは大きく異なる歪み波形になってしまう。そして、電力の有効利用の程度を示す指標となる力率が損なわれるという問題が生じる。また、このような歪み電流波形となることによって発生する商用電源周期の高調波を抑圧するための対策が必要とされてしまう。これらの問題を解決するために、従来において力率改善を図る技術として、いわゆるアクティブフィルタを用いる手法が知られている(例えば特許文献1参照)。
図14にこのようなアクティブフィルタの基本構成を示す。図14においては、商用の交流電源ACにコモンモードノイズを抑圧するための2個のコモンモードチョークコイルCMC1およびコモンモードチョークコイルCMC2と3個のアクロスコンデンサCLとからなるラインフィルタを介して、ブリッジ整流器として構成される1次側整流素子Diを接続している。この1次側整流素子Diの出力側の正極と負極のラインに対しては、ノーマルモードノイズを防止するためのインダクタLNと2個のコンデンサCNとを介してステップアップ型のコンバータが接続され、その出力には並列に2次側平滑コンデンサCoutが接続され、その両端電圧として直流電圧Voutが得られる。この直流電圧Voutは、DC−DCコンバータ110の入力電圧として供給される。そして、DC−DCコンバータ110の2次側には出力直流電圧Eoutが得られる。
そして、力率改善のための構成としては、インダクタL100、高速リカバリ型の高速スイッチングダイオードD100、スイッチング素子Q100からなるステップアップ型のコンバータ、および乗算器111を主なる構成要素とするステップアップ型のコンバータの制御部と、を備える。インダクタL100、高速スイッチングダイオードD100は、インダクタL100と、2次側平滑コンデンサCoutの正極端子との間に、直列に接続されて挿入される。抵抗Riは、1次側整流素子Diの負極出力端子(1次側アース)と2次側平滑コンデンサCoutの負極端子およびスイッチング素子Q100のソースとの間に挿入される。また、スイッチング素子Q100は、例えば、MOS−FETとされ、インダクタL100と高速スイッチングダイオードD100の接続点と、1次側アース間に挿入される。また、高速スイッチングダイオードD100の空乏層容量と漏れインダクタンスとで生じる共振を吸収するための抵抗RsnとコンデンサCsnとから成るスナバ回路が設けられている。
乗算器111に対しては、電流検出ラインLiおよび波形入力ラインLwが接続され、さらに電圧検出ラインLvが接続される。そして、乗算器111は、電流検出ラインLiから入力される1次側整流素子Diの負極出力端子に流れる整流電流Iinに応じた信号を抵抗Riの両端から検出する。また、波形入力ラインLwから入力される1次側整流素子Diの正極出力端子の整流電圧Vinに応じた信号を検出する。この整流電圧Vinは、商用の交流電源ACからの交流入力電圧の波形を絶対値化したものである。さらに、電圧検出ラインLvから入力される2次側平滑コンデンサCoutの直流電圧Voutに基づいて、直流入力電圧の変動差分(所定の基準電圧と直流電圧Voutとの差分を増幅した信号を変動差分と称する)を検出する。そして、乗算器111からは、スイッチング素子Q100を駆動するためのドライブ信号が出力される。
乗算器111によって制御部されるステップアップ型のコンバータでは、電流検出ラインLiから検出した整流電流Iinに応じた信号と、上記電圧検出ラインLvから検出した直流入力電圧の変動差分とを乗算し、この乗算結果と、波形入力ラインLwから検出した整流電圧Vinに応じた信号との誤差を検出する。そしてこの誤差信号を増幅した後に、PWM(Pulse Width Modulation)変換を行い、ハイレベルとローレベルとの2値信号によって、スイッチング素子Q100を制御する。このようにして、2入力フィードバック系が構成され、直流電圧Voutの値が所定の値とされるとともに、整流電圧Vinに対して整流電流Iinを相似形の波形とする。この結果、商用の交流電源ACから1次側整流素子Diに印加される交流入力電圧VACと、1次側整流素子Diに流れ込む交流入力電流IACの波形も相似形となって、力率がほぼ1に近付くようにして力率改善が図られることになる。
しかしながら、図14に示した構成による電源回路では、次のような問題を有している。図14に示す電源回路における電力変換効率としては、前段のアクティブフィルタに対応するAC電力からDC電力への変換効率と、後段のDC−DCコンバータ110におけるDC電力からDC電力への変換効率とを総合したものとなる。つまり、図14に示される回路の総合的な電力変換効率(総合効率)としては、これらの電力変換効率の値を乗算した値となるものであり、各々1以下となる数の積であるので、総合効率は低下してしまう。
また、アクティブフィルタ回路はハードスイッチング動作であることから、ノイズの発生が大きいため、厳重なノイズ抑制対策が必要となる。このため、図14に示した回路では、商用の交流電源ACのラインに対して、コモンモードノイズに対応するためにコモンモードチョークコイルCMC1とコモンモードチョークコイルCMC2、アクロスコンデンサCLによるコモンノイズフィルタを設けている。また、ノーマルモードノイズに対応するために、1個のインダクタLNと2個のコンデンサCNから成るノーマルモードノイズフィルタを設けている。さらに、整流用の高速リカバリ型の高速スイッチングダイオードD100に対しては、抵抗RsnとコンデンサCsnとから成るスナバ回路を設けている。このようにして、多くの部品点数によるノイズ対策が必要であり、コストアップおよび電源回路基板の実装面積の大型化を招いている。
さらに、スイッチング素子Q100のスイッチング周波数は、例えば、60kHzで固定であるのに対して、後段のDC/DCコンバータ110として、スイッチング周波数を変化させて出力直流電圧Eoutを一定とするコンバータ(例えば、電流共振コンバータ)を採用する場合には、そのスイッチング周波数は80kHz〜200kHzの範囲で可変となる。このようにして両者のスイッチングタイミング(クロック)は別個独立であるので、各々のクロックを基準に働く両者のスイッチング動作により、アース電位は干渉しあって不安定になり、例えば異常発振が生じやすくなる。これにより、例えば回路設計が難しいものとなったり、信頼性を劣化させたりするなどの問題も招くことになる。
これらの欠点を改善する別のスイッチング電源回路として一個のDC/DCコンバータによって力率改善機能と定電圧機能とを有するスイッチング電源回路が知られている(特許文献2を参照)。
特許文献2に開示された図15に示すスイッチング電源回路は、1次側が電流共振回路と部分電圧共振回路を備える複合共振形コンバータとして構成され、1次側の入力電圧平滑用電界コンデンサに共振パルス電圧を帰還する電圧帰還方式の力率改善回路を備えるものである。
この図15に示すスイッチング電源回路においては、商用の交流電源ACは、力率改善整流回路210内に設けられている4つの高速リカバリ型ダイオードによって形成される1次側整流素子Diによって全波整流される。そして、整流出力は、インダクタL210、3次巻線N203を介して1次側平滑コンデンサCiに充電され、整流平滑電圧Eiが得られることになる。
この電源回路には、力率改善整流回路210の後段として、上述したDC/DCコンバータ110と同様な構成を有するDC/DCコンバータが接続されている。
このDC/DCコンバータは、1次側平滑コンデンサCiの両端電圧である整流平滑電圧Eiを動作電源とする自励式の2つのバイポーラトランジスタによるスイッチング素子Q201、スイッチング素子Q202をハーフブリッジ結合している。また、スイッチング素子Q201、スイッチング素子Q202の各ベース−エミッタ間には各々、ボディダイオードDD1とボディダイオードDD2とが挿入される。
ここで、直列共振コンデンサC1と1次巻線N201とは直列に接続されているが、この直列共振コンデンサC1のキャパシタンス及び1次巻線N201に生じる漏洩インダクタンス(リーケージインダクタンス)L201により、スイッチングコンバータの動作を電流共振形とするための1次側電流共振回路を形成している。さらに、スイッチング素子Q202のコレクタ−エミッタ間に対して並列に部分電圧共振コンデンサCpが接続され、この部分電圧共振コンデンサCpと1次巻線N201によって発生するリーケージインダクタンスをインダクタンス成分とするインダクタL201によってスイッチング素子Q201,スイッチング素子Q202のターンオフ時にのみ電圧共振動作が得られる部分電圧共振回路が形成される。
力率改善整流回路210の構成について説明する。この力率改善整流回路210は、交流入力電力の整流作用を有するとともに、交流電力の入力側からみたDC/DCコンバータの力率を1にちかづける作用、すなわち、力率改善作用を有するものとされる。力率改善整流回路210においては、交流ラインに対して、コンデンサCNとインダクタLNによるノーマルモードノイズ抑圧用のフィルタが形成される。
3次巻線N203に誘起する電圧は、1次側電流共振コンバータのスイッチング動作に基づいて誘起する電圧であり、1次巻線N201の両端に発生する電圧に3次巻線N203と1次巻線N201の巻数比(N203/N201)を掛けた電圧に相応したパルス電圧である。このパルス電圧が、交流入力電圧VACの正負の絶対値が1/2以上の期間にブリッジ整流回路に電圧帰還される。
このように交流入力電圧VACの正負の絶対値が1/2以上の期間に、電流I1によって1次側整流素子Diをスイッチング動作させることにより、整流出力電圧レベルが1次側平滑コンデンサCiの両端電圧よりも低い期間にも1次側平滑コンデンサCiへの充電電流が流れるようにされる。この結果、交流入力電流の平均的な波形が交流入力電圧の波形に近付くようにされて交流入力電流の導通角が拡大され、力率改善が図られることになる。
コンバータトランスPITの2次側に発生する電圧は、高速スイッチングダイオードDo101ないし高速スイッチングダイオードDo104によって整流されて、2次側平滑コンデンサCo101および2次側平滑コンデンサCo102によって平滑されて、出力直流電圧Eout1および出力直流電圧Eout2を得るようになされている。また、ドライブトランスPRTはスイッチング素子Q201およびスイッチング素子Q202を駆動するとともに、制御回路201によってスイッチング素子周波数を可変制御することにより定電圧制御をおこなうために設けられるものである。
また、電子機器において発生するノイズであって電源ラインに悪影響を与える成分としては、ノーマルモードノイズとコモンモードノイズとがあることが広く知られている。ここで、ノーマルモードノイズとは、2本の電源ラインを互いに逆向きに流れるノイズ電流によって生じるノイズであり、コモンモードノイズは、2本の2本の電源ラインを同じ向きに流れるノイズ電流によって生じるノイズである。スイッチング電源回路においては、この両方のノイズ成分は、スイッチング素子がスイッチングして交流電力を回路において取り扱うことから生じるものであるが、いずれのノイズ成分も電源ライン、例えば、商用電源ラインを経由して、他の電子機器に妨害を与えることとなるので、十分に抑圧すべきであることも知られている。
特開平6−327246号公報 特開2003−189616号公報
これまでの説明から分かるように、図15に示した電源回路は、従来から知られている図14に示したアクティブフィルタを実装して構成されるスイッチング電源回路に較べて、構成部品の点数も少なく、ソフトスイッチング動作であるので、ノイズの発生はより少ないものである。しかしながら、スイッチング電源回路は、現在では、商用交流電源からの電力で動作するあらゆる電子機器に採用され、それらの機器の中には、装置全体のコストを安価なものとする必要があるものも多くこの観点よりスイッチング電源回路の低価格化が望まれている。
また、電源の効率に関しては、図15に示すスイッチング電源回路においては、負荷電力の減少に伴って力率が低下する。例えば、交流入力電圧VACの値が230Vのときにおいて、入力電力が75Wの時の力率は、0.75程度である。このときの最大負荷時の150Wのときの力率は0.9である。また、交流入力電圧VACの値が100Vのときにおいて、最大負荷時の150Wのときの力率は0.95以上となる。しかしながら、力率の改善に伴い電力損失が増加して電力効率は低減する。しかしながら、装置の小型化、環境問題に対する省電力化の要望の観点から電力損失をさらに小さなものとすることに対して、より一層の要求がなされている現状を鑑みる場合には、図14に示す回路および図15に示す回路における電源効率は十分なものとは言えない。
さらに、医療機器にこのようなスイッチング電源回路を用いる場合には、商用の交流電源ACに対する電源妨害である雑音端子電圧の規格は民生機器の規格よりもさらに厳格なものであり、より一層、スイッチング電源回路から発生するノイズのレベルを低くしなければならない。しかしながら、このような目的に対しては、図14に示す回路および図15に示す回路におけるノイズの発生は、なお、大きく、さらに、商用の交流電源ACに対するノイズの発生を防止する必要がある。
本発明は、上述した課題を解決し、従来に較べて、部品点数をより少なくし、ノイズの発生をより少なくし、より効率の改善を図り、力率改善機能を有するスイッチング電源回路を提供することを目的とする。
本発明のスイッチング電源回路は、交流電源からの入力交流電力を1次側直流電力に変換する1次側整流平滑部と、前記1次側直流電力を交流電力に変換しさらに2次側直流電力に変換するコンバータ部と、力率を改善する力率改善部と、前記力率改善部と前記交流電源との間に介在されるコモンモードフィルタ部と、を備えるスイッチング電源回路であって、前記1次側整流平滑部は、交流電源からの入力交流電力を入力して整流する1次側整流素子と、1次側平滑コンデンサと、を具備し、前記コンバータ部は、1次巻線および前記1次巻線と磁気的に疎結合とされる2次巻線を有するコンバータトランスと、前記1次側平滑コンデンサからの前記1次側直流電力を前記交流電力に変換して前記1次巻線に供給するスイッチング素子と、前記スイッチング素子をオン・オフ駆動する発振・ドライブ回路と、前記2次巻線に接続される2次側整流回路によって出力される前記2次側直流電力の電圧の値を所定の値とするような制御信号を前記発振・ドライブ回路に供給する制御回路と、漏れインダクタとして機能する前記1次巻線と直列共振コンデンサとによって形成される直列共振回路と、を具備し、前記力率改善部は、第1巻線と第2巻線とが磁気的結合を有して形成される電圧帰還トランスと、前記1次側整流素子の入力側の各々の端子の間に接続されたコンデンサと、を具備し、前記1次側整流素子の出力側の各々の極性端子に前記第1巻線の一方の端子と前記第2巻線の一方の端子とが各々接続され、前記1次側整流素子の出力側のいずれかの極性端子に前記直列共振コンデンサが接続され、前記電圧帰還トランスの前記第1巻線の他方の端子と前記第2巻線の他方の端子との間に前記1次側平滑コンデンサが接続されて形成され、前記コモンモードフィルタ部は、コモンモードチョークコイルとアクロスコンデンサとして機能する前記力率改善部の前記コンデンサと、を具備する。
このスイッチング電源回路は、直列共振コンデンサに流れる共振電流を電圧帰還トランスに流し、さらに、1次側平滑コンデンサに帰還することによって力率を改善する力率改善部を有する。そして、力率改善部が具備するコンデンサは1次側整流素子の入力側に配されている。そして、この力率改善部のコンデンサは、ノーマルモードノイズを抑圧するフィルタとして機能するとともに、コモンモードノイズを抑圧するコモンモードフィルタ部のアクロスコンデンサとしても機能する。このような構成によって良好なる力率改善効果を生じるとともに、部品点数を少なくすることによる電源効率の向上、ノーマルモードノイズとコモンモードノイズの低減を達成する。
本発明のスイッチング電源回路によれば、従来に較べて、部品点数をより少なくし、ノイズの発生もより少なくし、より効率の改善を図る力率改善機能を有するスイッチング電源回路を提供することができる。
まず、力率改善機能と、定電圧機能とをDC/DCコンバータに持たせたワンコンバータ方式の電源について説明する。
図1にワンコンバータ方式のスイッチング電源回路の一実施形態を示す。図1に示すワンコンバータ方式の電源回路は、1次側電流共振回路と1次側の部分電圧共振回路とを組み合わせ、1次巻線N1と2次巻線N2とが磁気的に疎結合とされるコンバータトランスPITの2次巻線N2に接続された全波整流回路から出力直流電圧Eoを得るようにされたDC/DCコンバータである。そしてこのDC/DCコンバータは、いわゆる、複合共振形コンバータとして形成されて定電圧機能を有し、さらに力率改善回路10を組み合わせて力率改善機能を有するものである。ここで、疎結合とは、1次巻線N1と2次巻線N2との磁気的な結合係数が、例えば、0.9から0.7程度の範囲を言うものである。なお、図1においては、2次側回路としては全波整流を備えるものであるが、これに替えて、2次側回路としては両波整流回路または倍圧整流回路を備えるものとして、定電圧機能および力率改善機能を害することなく良好に動作するものである。
図1に示すワンコンバータ方式のスイッチング電源回路におけるDC/DCコンバータ部の説明を簡単にする。
コンバータトランスPITは、1次側と2次側とを絶縁するとともに電圧の変換を行う機能を有するが、さらに、複合共振スイッチングコンバータとして機能させるための共振回路の一部を構成するインダクタL1としても機能する。ここで、インダクタL1は、コンバータトランスPITによって形成される漏れインダクタンス成分をそのインダクタンス値として有するものである。
コンバータトランスPITは、フェライト材によるコアと1次巻線N1と2次巻線N2とによって構成されている。このコンバータトランスPITにおいては1次巻線N1と2次巻線N2との磁気的な結合は疎結合とされている。このようにして、大きなインダクタンス値を漏れインダクタンス成分として得るようにしている。
また、スイッチング素子Q1は、MOS−FETが選定され、ソース−ドレイン間に並列にボディダイオードDD1を内蔵する。また、スイッチング素子Q2も同様にMOS−FETが選定され、ソース−ドレイン間に並列にボディダイオードDD2を内蔵する。このような、スイッチング素子Q1とスイッチング素子Q2とが相補的にスイッチング動作をすることによって、直列共振コンデンサC1とインダクタL1とによって形成される1次側の直列共振回路に直列共振電流を流し、部分電圧共振コンデンサCpとインダクタL1とによって形成される1次側の部分電圧共振回路に部分共振電流を流す。
コンバータトランスPITの2次側では、1次巻線N1により誘起された交番電圧に相似した電圧波形が2次巻線N2に発生する。この2次巻線N2に対して2次側整流素子Doを接続している。2次側整流素子Doの出力側には2次側平滑コンデンサCoが接続されている。これにより、2次側平滑コンデンサCoの両端から出力直流電圧Eoを得ている。
制御回路1は、入力された出力直流電圧Eoと所定の値の基準電圧値との差に応じた検出出力を発振・ドライブ・OCP回路2に供給する。発振・ドライブ・OCP回路2では、入力された制御回路1の検出出力に応じて主としてはスイッチング周波数を可変するようにして、スイッチング素子Q1およびスイッチング素子Q2を駆動する。また、スイッチング周波数とともに一周期におけるスイッチング素子Q1のオンまたはスイッチング素子Q2のオンとなる時間の比率である時比率を変化させるようにしても良い。
このようにしてスイッチング素子Q1およびスイッチング素子Q2のスイッチング周波数が可変制御されることにより、この可変制御の周波数に対して1次側の直列共振回路のインピーダンスが変化し、コンバータトランスPITの1次巻線N1から2次巻線N2側に伝送される電力量、また、2次側整流回路から負荷に供給すべき電力量が変化することになる。これにより、出力直流電圧Eoの大きさを基準電圧と一致させる動作が得られることになる。つまり、出力直流電圧Eoの安定化が図られる。ここで、1次側の部分電圧共振回路は、スイッチング素子Q1およびスイッチング素子Q2のオンとオフの切替のタイミングにおける損失を低減するように作用する。
図1に示すワンコンバータ方式のスイッチング電源回路における力率改善回路10では、コンバータトランスPITに設けられた3次巻線N3の一方の巻端に高速スイッチングダイオードD1と力率改善用インダクタLoとの直列回路を接続し、3次巻線N3の他方の巻端と力率改善用インダクタLoに接続されない側の高速スイッチングダイオードD1の端子との間にノーマルモードのノイズを抑制するためのコンデンサCNを接続している。
力率改善回路10のこのような接続態様によって、3次巻線N3に発生する共振パルス電圧を1次側平滑コンデンサCiに帰還して力率の改善を図っている。このように共振動作に応じて発生する電圧を1次側平滑コンデンサCiに帰還するとともに、1次側整流素子Diの導通角を拡大して力率を改善する方式を電圧帰還方式の力率改善回路と以下では総称する。
また、図2に示すのは別の方式の力率改善回路11である。1次側整流素子Diの交流入力側については、記載を省略したが、図1に示すものと同様な構成を有するものとされている。力率改善回路11では、直列共振コンデンサC1と1次巻線N1の一端とに対して直列に電圧帰還トランスVFTの第2巻線Lo’を接続して、電圧帰還トランスVFTの第2巻線Lo’に1次側直列共振電流を流している。そして、電圧帰還トランスVFTの第2巻線Lo’に誘起する共振パルス電圧を1次側平滑コンデンサCiに帰還するとともに、第1巻線Loに流れる電流によって、1次側整流素子Diの導通角を拡大して力率を改善する電圧帰還方式の力率改善回路である。
また、図3に示すのはさらに別の方式の力率改善回路12である。力率改善回路12では、直列共振コンデンサC1と1次巻線N1の一端とが接続されて形成される直列回路の一方の側に対して、スイッチング素子Q1とボディダイオードDD1との並列回路とスイッチング素子Q2とボディダイオードDD2との並列回路の接続点を接続し、直列共振コンデンサC1と1次巻線N1の一端とが接続されて形成される直列回路の他方の側に対して、力率改善用インダクタLoおよび高速スイッチングダイオードD1を接続している。そして、力率改善用インダクタLoを介して1次側平滑コンデンサCiに直列共振電流を流して、力率改善用インダクタLoに誘起する共振パルス電圧を1次側平滑コンデンサCiに帰還するとともに、高速スイッチングダイオードD1に流れる電流によって1次側整流素子Diの導通角を拡大して力率改善を図っている。このようにして、誘起する共振パルス電圧を1次側平滑コンデンサCiに帰還して、このときに高速スイッチングダイオードD1に流れる電流に対応する電流を交流電源AC側から流して力率を改善する電力回生方式の力率改善回路である。
上述した、図1および図3に示すスイッチング電源回路では、力率改善回路10および力率改善回路13を構成するための部品は、力率改善用インダクタLo、高速スイッチングダイオードD1およびコンデンサCNの3点である。また、図2に示すスイッチング電源回路では、力率改善回路11を構成するための部品は、電圧帰還トランスVFT、高速スイッチングダイオードD1およびコンデンサCNの3点である。
上述した図1ないし図3に共通する過負荷検出回路について説明する。図1ないし図3に示すいずれのスイッチング電源回路も電流検出用の抵抗Rを備えている。この電流検出回路は、図1および図2に示す回路では、1次巻線N1に流れる電流の大きさを直接検出するようにされている。また、図3に示すスイッチング電源回路では、1次側整流素子Diに流れる電流の大きさを検出するようになされている。
ここで、図1および図2に示すスイッチング電源回路では、出力直流電圧Eoが供給される図示しない負荷で消費される電力が負荷電力Poの最大値である、例えば、150Wから大幅に増加する場合には、1次巻線N1に流れる電流の大きさは、負荷電力Poの値が150Wにおける場合に較べて大幅に増加することとなる。
すなわち、抵抗Rに流れる電流の大きさに比例した電圧である電圧VOPの値を検出してこの値が、予め定めた所定値以上であるか否かを検出することによって過負荷を検出することができる。そして、過負荷を検出した場合には、後述する発振・ドライブ・OCP回路2の一部である過電流制限(OCP)部が、1次巻線N1に供給される電力の量を低減することによって、1次側回路、2次側回路を含めたスイッチング電源回路が過負荷状態となることを避けて、負荷で消費される電力の量が過負荷とならない範囲となった場合には、再び、1次巻線N1に供給される電力量が制限されない通常の動作モードとすることができる。これによって、スイッチング電源回路の過剰なる発熱を防止し、破壊に至るのを防止することができる。
また、図3に示す回路においては、負荷で消費される電力が負荷電力Poの最大値である150Wから大幅に増加する場合には、1次側整流素子Diに流れる電流の大きさは、負荷電力Poの値が150Wにおける場合に較べて大幅に増加することとなる。すなわち、抵抗Rに流れる電流の大きさに比例した電圧である電圧VOPの値を検出してこの値が、予め定めた所定値以上であるか否かを検出することによって過負荷を検出することができる。そして、過負荷を検出した場合には、過負荷制限部が、1次巻線N1に供給される電力の量を低減することによって、1次側回路、2次側回路を含めたスイッチング電源回路が過負荷状態となることを避けて、負荷で消費される電力の量が過負荷とならない範囲となった場合には、再び、1次巻線N1に供給される電力量が制限されない通常の動作モードとすることができる。これによって、スイッチング電源回路の過剰なる発熱を防止し、破壊に至るのを防止することができる。
ここで、図1および図2に示すスイッチング電源回路では、1次巻線N1に流れる電流は正負の両方に流れ、抵抗Rから検出される電圧VOPは正負の両極性の値となる。図3に示すスイッチング電源回路では、抵抗Rに流れる電流の方向は一方向であり、抵抗Rから検出される電圧VOPは負極性の値となる。ここで、抵抗Rは上述したように過負荷を検出する過負荷検出回路として機能するものである。
図5に発振・ドライブ・OCP回路2の一部である過負荷制限部の構成の一例を示す。過負荷制限部は絶対値検出(ABS)部21、平均値検出(ABS)部22、コンパレータ(COMP)部23、第1アンド(AND1)部24、第2アンド(AND2)部25、第1ドライバ(DRIVE1)部26、第2ドライバ(DRIVE2)部27の各部を有している。絶対値検出部21は高速のスイッチングダイオードとオペアンプとから構成されている。また、平均値検出部22は抵抗とコンデンサのローパスフィルタとから構成されている。また、第1アンド部24および第2アンド部25はトランジスタの組み合わせで構成されたアンドロジックであり、2つの入力のいずれもがハイレベルの場合に出力がハイレベルとなるようになされている。第1ドライバ(DRIVER1)はスイッチング素子Q1のゲートをドライブするようにレベルシフトと電力増幅とをおこなう部分であり、第2ドライバ(DRIVER2)はスイッチング素子Q2のゲートをドライブするようにレベルシフトと電力増幅とをおこなう部分である。
発振・ドライブ・OCP回路2に入力された電圧VOPは、絶対値検出部21で絶対値に変換される。すなわち、図1および図2に示すスイッチング電源回路では、電圧VOPは正負の両極性の電圧であるが、絶対値検出部21を経ることによって正極性のみの電圧となる。この場合において負極性の電圧は極性が反転されることとなる。また、図3に示すスイッチング電源回路では、電圧VOPは負極性の電圧であるが絶対値検出部21を経ることによって正極性の電圧となる。
絶対値検出部21からの電圧は脈流電圧であるが、平均値検出部22は所定時定数でこれを平均化する部分である。これによって、平均値検出部22からの所定時定数で変化する直流電圧とされる。ここで、所定時定数の大きさは、必要以上に頻繁に過負荷制限部が動作することなく、スイッチング電源回路が破壊に至る前に過負荷を検出できるように選択されている。
コンパレータ部23は、平均値検出部22からの所定時定数で変化する直流電圧の値と予め定めた基準電圧VTHの値とを比較する。そして、平均値検出部22からの直流電圧の値が基準電圧VTHよりも小さい場合には、コンパレータ部23からの電圧はハイレベルであり、平均値検出部22からの直流電圧の値が基準電圧VTHよりも大きい場合には、コンパレータ部23からの電圧はローレベルである。ここで、基準電圧VTHの定め方によって、どの程度の過負荷でこの過負荷制限部を機能させるかが定められることとなる。例えば、最大負荷電力である150Wの2割を越える180W以上の負荷電力に対応する過電流によって過負荷制限部がその動作を開始するようにしている。
つまり、負荷に供給される電力の大きさが180Wに相応する以上の電流が抵抗Rに流れる場合には、第1アンド部24および第2アンド部25の各々の一方の入力端子に入力される信号がローレベルとなって、第1アンド部24に入力されるスイッチング素子Q1を制御する信号である信号PWM1および第2アンド部25に入力されるスイッチング素子Q2を制御する信号である信号PWM2のハイレベルまたはローレベルの如何にかかわらず、第1アンド部24の出力および第2アンド部25の出力の各々がローレベルとされる。この結果として、第1ドライバ部26および第2ドライバ部27からのスイッチング素子Q1およびスイッチング素子Q2の各々のゲートをドライブするための信号がローレベルとされる。そして、過負荷からスイッチング電源回路を保護する機能を生ずるようになる。
なお、このような、1次側の過電流を検出する過負荷の検出方式では、過負荷のみならずスイッチング電源回路の他の部分の動作の異常によって抵抗Rに過電流が流れた場合においても過電流を検出することができる。そして、スイッチング素子Q1およびスイッチング素子Q2のゲートを制御できる限りは、過電流に対する保護特性を有するものであり、このような過電流検出方式によって、過電流が流れる原因の如何にかかわらずスイッチング電源回路の異常発熱等を防止することができる。
図1ないし図3のスイッチング電源回路を代表するものとして、図3に示す力率改善回路12を備えるスイッチング電源回路について、その特性を説明する。
図4は、交流入力電圧VACの値が100Vまたは230Vの入力電圧条件下において負荷電力Poの値が、0W(無負荷)から150Wの範囲での負荷変動に対する力率PF、および交流入力電力に対する直流出力電力の電力変換効率ηAC→DCを示している。実線は交流入力電圧VACの値が100Vのときの特性、破線は交流入力電圧VACの値が230Vのときの特性を各々示すものである。
ここで、高調波歪規制値のクラスA規格では交流入力電力が75W以上の場合が規制の対象となるものである。したがって、負荷電力Poの値として、余裕をみて負荷電力Poが70Wにおいて、力率PFの値を0.75以上に設定するのが規制をクリアする観点からは望ましいことなる。このために、図3に示す回路において、交流入力電圧VACの値が230V、負荷電力Poが70Wのときの力率PFの値を0.75となるように力率改善用インダクタLoの値を設定している。図4から明らかなように、負荷電力Poが大きくなる程、力率PFの値は1にちかづき良好なるものになる。このようにして、負荷電力Poが70Wにおいて、力率PFの値を0.75以上となるように力率改善用インダクタLoの値を設定することによって、交流入力電圧VACの値が100Vのときも含めて、高調波歪規制値のクラスA規格を満たすこととなる。
上述した条件を満たすように力率改善用インダクタLoの値を設定する場合においては、図4から見て取れるように、例えば、交流入力電圧VACの値が230Vにおいて、負荷電力Poの値が150Wである場合には、力率PFの値は0.89となり、交流入力電圧VACの値が100Vにおいて、負荷電力Poの値が150Wである場合には、力率PFの値は0.96となる。
ここで、交流入力電力に対する直流出力電力の電力変換効率ηAC→DCの値に注目すると、高速スイッチングダイオードD1と1次側整流素子DiとDC/DCコンバータとの損失によって効率は1以下となり、交流入力電圧VACの値が100Vにおいて、負荷電力Poの値が150Wである場合には、電力変換効率ηAC→DCの値は90%となり、交流入力電圧VACの値が230Vにおいて、負荷電力Poの値が150Wである場合には、電力変換効率ηAC→DCの値は92%となる。
以上述べたように、図1ないし図3に示すスイッチング電源回路では、高調波歪規制値のクラスA規格を満たし、部品点数は、図14に背景技術として示すものに較べて大幅に少なくすることができ、電力変換効率ηAC→DCの値も良好なものとできる。しかしながら、上述した図1ないし図3に示すスイッチング電源回路を医療機器に用いる場合には、交流電源ACのラインに対する電源妨害である雑音端子電圧の規格は、家庭用の電機機器(家電機器)の規格よりも低レベルであり、さらに、ノイズの発生のレベルを低下させなければならない。また、図15図14に背景技術として示すものに較べると、ノイズ対策がより効果的になされスイッチング電源回路から交流電源ACラインに流れ出すノイズのレベルはより低いものである。
上述した、電源妨害、電力変換効率、力率改善の問題について、より良好なる特性を有するのが図6および図11ないし図13に示すスイッチング電源回路である。各々のスイッチング電源回路の細部の説明をする前に、それらに、共通する技術的特徴を以下に説明する。
図6および図11ないし図13に示すスイッチング電源回路は、交流電源からの入力交流電力を1次側直流電力に変換する1次側整流平滑部と、1次側直流電力を交流電力に変換しさらに2次側直流電力に変換するコンバータ部と、力率を改善する力率改善部と、力率改善部と交流電源との間に介在されるコモンモードフィルタ部と、を備えるものである。そして、力率改善部の構成部分とコモンモードフィルタ部の構成部分とが一部重複して、良好なる、電源妨害、電力変換効率、力率改善の特性を有する点に特徴を有するものである。ここで、コンバータ部は直列共振回路を有する共振形コンバータ回路とされている。また、コンバータ部は部分電圧共振回路を備えて、複合共振形コンバータとされても良いものである。
すなわち、コモンモードフィルタ部と1次側整流平滑部を構成する1次側整流素子との入力側とコモンモードフィルタ部との各々の極性に対する接続点にノーマルモードノイズを抑圧するためのコンデンサを接続し、この1次側整流素子の出力側の各々の極性に対する接続点に電圧帰還トランスの2つの巻線の各々を配し、2つの巻線のいずれかの巻線には1次側平滑コンデンサを接続し、2つの巻線のいずれかの巻線には直列共振回路を構成する直列共振コンデンサが接続されることを特徴とする。ここで、2つの巻線に流れる電流によって各々の巻線に発生する磁束の方向が加算される加極性方向となるように巻線の巻方向を選んでも良く、2つの巻線に流れる電流によって発生する各々の巻線によって発生する磁束の方向が減算される減極性方向となるように巻線の巻方向を選んでも良いものであるが、この巻線の巻方向については後述する。
また、いずれの場合においても、過負荷を検出する過負荷検出回路および図5に示すと同様の過負荷制限部とを備えるが、過負荷検出回路は図1ないし図3に示すスイッチング電源回路におけるように大電流が流れる経路に抵抗Rを挿入して抵抗における電力損失を発生させる構成とは異なり、図6および図11ないし図13に示すスイッチング電源回の過負荷検出回路は電力損失が少なくなるように直接に過負荷に応じた電圧を検出することを特徴とするものである。
まず、1次側整流平滑部は、交流電源からの入力交流電力を入力して整流する1次側整流素子Diと、1次側平滑コンデンサCiと、を具備することによって、入力交流電力を1次側直流電力に変換する。
また、コンバータ部は、いわゆる、DC/DCコンバータの中でも、共振形コンバータとして構成されており、その構成態様は以下のようなものとされている。1次巻線N1と、1次巻線N1と磁気的に疎結合とされる2次巻線N2と、を有するコンバータトランスPITを具備する。
また、1次側整流素子Diの出力側は、電圧帰還トランスVFTの第2巻線Lo’と直列に接続される1次側平滑コンデンサCiに供給された1次側直流電力を、交流電力に変換して1次巻線N1に供給するスイッチング素子Q1およびスイッチング素子Q2と、を具備する。
また、スイッチング素子Q1およびスイッチング素子Q2をオン・オフ駆動する発振・ドライブ・OCP回路2と、2次巻線N2に接続される2次側整流素子Do(または高速スイッチングダイオードDo1と高速スイッチングダイオードDo2)および2次側平滑コンデンサCo(または2次側平滑コンデンサCo1と2次側平滑コンデンサCo2)とによって出力される2次側直流電力の電圧である出力直流電圧Eoの値を所定の値とするような制御信号を発振・ドライブ・OCP回路2に供給する制御回路1と、を具備する。
また、漏れインダクタL1として機能する磁気的に疎結合とされた1次巻線N1と直列共振コンデンサC1とによって形成される直列共振回路を具備する。このようにして共振形コンバータが構成される。
さらに、漏れインダクタL1として機能する磁気的に疎結合とされた1次巻線N1と部分電圧共振コンデンサCpとによって形成される部分電圧共振回路を備えるようにしても良く、部分電圧共振回路を備える場合には、スイッチング素子Q1およびスイッチング素子Q2のオン・オフの切替によって生じる電力損失を低減する複合共振形コンバータが構成される。
また、力率改善部(力率改善回路)13ないし力率改善部(力率改善回路)16のいずれもが、共振電流を整流できるスイッチング速度を有するものとされた1次側整流素子Diの出力側に接続された第1巻線Loおよび第2巻線Lo’を有する電圧帰還トランスVFTと、コンデンサCNL(または、コンデンサCNL1およびコンデンサCNL2、さらには、コンデンサCNL、コンデンサCNL1およびコンデンサCNL2との直列回路)を具備している。ここで、力率改善用インダクタLo等とコンデンサCNL等でノーマルモードフィルタが形成され、ノーマルモードノイズの抑圧が図られる。このようにして、直列共振コンデンサを流れる電流に応じた電圧を1次側平滑コンデンサCiに帰還する電圧帰還方式力率改善回路が形成される。
また、コモンモードフィルタ部は、コモンモードチョークコイルCMCとアクロスコンデンサとして機能する力率改善部のコンデンサ(コンデンサCNL、または、コンデンサCNL1およびコンデンサCNL2、さらには、コンデンサCNL、コンデンサCNL1およびコンデンサCNL2)とを具備する。このようにして、コモンモードチョークコイルCMCの出力側(1次側整流素子側)における2本の電源ライン間の高周波の電圧を零とするためのアクロスコンデンサを、力率改善部のノーマルモードフィルタのコンデンサと共通の部品とすることができる。
また、コモンモードフィルタ部の入力側(交流電源側)にもアクロスコンデンサCLを配することによって、コモンモードチョークコイルCMCの入力の2本の電源ライン間の高周波の電圧を零とする。このようにして、コモンモードフィルタの作用を効果的なものとしている。
図6に示すスイッチング電源回路は、図1ないし図3に示すスイッチング電源回路に較べて、交流電源ACのラインに対する電源妨害をより低減したスイッチング回路である。DC/DCコンバータの部分は図1ないし図3に示すと同様の構成を有するものであるが、力率改善回路10ないし力率改善回路12と、図6に示す力率改善回路13とは異なる構成を有し、その作用も異なるものであるので、この点を中心として以下により詳しく説明をする。
力率改善回路13は、1次側整流素子Diとして、図15に背景技術として示すと同様にして高速スイッチングダイオードDi1ないし高速スイッチングダイオードDi4を用いるものであり、図1の力率改善回路10ないし図3の力率改善回路12においては、1次側整流素子Diとして、低速度の整流ダイオードを用いるものである点において異なる。
また、図1および図3に対して図6を比較する場合においては、図1ないし図3のスイッチング電源回路では、力率改善用インダクタLoがおよび電圧帰還トランスVFT1次側整流素子Diの出力側に高速スイッチングダイオードD1および1次側平滑コンデンサCiを介して接続されているが、図6に示すスイッチング電源回路では、第1巻線Loおよび第2巻線Lo’の2つの巻線を有する電圧帰還トランスVFTを備え、第1巻線Loは1次側整流素子Diの出力側の負極性側に直接接続され、第2巻線Lo’は1次側整流素子Diの出力側の正極性側に直接接続される点において異なる。
また、コンデンサCNLと図1および図3に示すスイッチング電源回路におけるコンデンサCNとの配される回路上の位置について両者を対比すると、その一部の機能において共通するものであるが、図1ないし図3のスイッチング電源回路では、図1および図3に示すスイッチング電源回路におけるコンデンサCNの位置は1次側整流素子Diの出力側に配置されているのに対して、図6に示すスイッチング電源回路では、コンデンサCNLの位置は1次側整流素子Diの入力側に接続されている点において異なる。
ここで、図6に示す力率改善回路13における電圧帰還トランスVFTの第1巻線Loと第2巻線Lo’との巻線方向の関係は、図6に黒丸(●)で示す方向とされている。すなわち、高速スイッチングダイオードDi1および高速スイッチングダイオードDi2の各々のカソードの接続点に第2巻線Lo’が接続されているので、第2巻線Lo’については黒丸が付された巻端より電流は流れ込み、高速スイッチングダイオードDi2および高速スイッチングダイオードDi4の各々のアノードの接続点に第1巻線Loが接続されているので、第1巻線Loについては黒丸が付された巻端より電流は流れ込むこととなる。この結果として、各々の巻線によって電圧帰還トランスVFTに生じる磁束は加極性、すなわち、加算する方向となる。このような接続態様とすることによって、コンデンサCNLの有するキャパシタンスと、加極性とされた第1巻線Loおよび第2巻線Lo’によって生じるインダクタンスとで形成されるノーマルモードノイズフィルタによって良好なるフィルタ効果を有することとなる。
すなわち、上述した構成を有する力率改善回路では、共振電流である電流I1の一方向の電流は、コンデンサCNL、高速スイッチングダイオードDi1、第2巻線Lo’、1次側平滑コンデンサCi、第1巻線Lo、高速スイッチングダイオードDi4、コンデンサCNLの順に流れ、このときに、電流I1の一方向の電流は1次側平滑コンデンサCiに充電されて電力の回生がなされる。ここで、電流I1の高周波成分はコンデンサCNLのキャパシタと第2巻線Lo’および第1巻線Loで発生される磁束が加算されることによって生じる大きなインダクタンスとによるノーマルモードフィルタでノーマルモードノイズが抑圧されることとなる。
また、コンデンサCNLは高周波特性が良好なるコンデンサであるので、電流I1の高周波成分はコンデンサCNLによって短絡されてコンデンサCNLの両端の電圧(ノーマルモードノイズ)は非常に小さいものとなる。
ここで、コンデンサCNLは、図1ないし図3に示すアクロスコンデンサCL2と同じ位置、すなわち、コモンモードチョークコイルCMCの両端の間に配置されたアクロスコンデンサとしても機能してコモンモードノイズを抑圧する作用も同時におこなう。すなわち、図1ないし図3に示すコンデンサCNはノーマルモードフィルタの一部として機能するのに対して、図6に示すコンデンサCNLはノーマルモードフィルタおよびコモンモードフィルタの両者の一部として機能する。このような構成を採用することによって、図1ないし図3に示すコモンモードノイズの発生を抑圧するアクロスコンデンサCL1と、ノーマルモードノイズの発生を抑圧するコンデンサCNとの2個のコンデンサの各々が奏する作用を1個のコンデンサであるコンデンサCNLによって奏することができる。
すなわち、図6に示す力率改善回路13を有するスイッチング電源回路では、交流ライン側、1次側整流素子Diの入力側にコンデンサCNを備え、1次側整流素子Diの出力側に電圧帰還トランスVFTを備えることによって、少ない部品構成で、コモンモードノイズを抑圧するコモンモードフィルタとノーマルモードノイズを抑圧するノーマルモードフィルタとの両方を実現することができる。これによって、回路の簡略化、部品の低減によるコストの低価格化を可能とすることができる。
また、このような高周波電流が流れるコンデンサにおいては誘電体損失が大きな損失の要素となる。したがって、高周波電流が流れるコンデンサの数が多くなる程スイッチング電源回路における損失は増加する傾向となる。したがって、上述したように、コンデンサの高周波特性を良好となし、さらに、スイッチング電源回路で採用するコンデンサの数を少なくすることによって、効率の改善を図ることができる。
コストの低価格化が可能となる大きな理由は以下に述べるものである。まず、コモンモードチョークコイルCMCの両端の間に配置されたアクロスコンデンサに対しては、安全規格上、耐圧に対する要求が厳格である。また、このようなアクロスコンデンサの高周波特性が良好でない場合には、コモンモードノイズを抑圧する作用が十分得られないところから、高周波特性が良好であるコンデンサがアクロスコンデンサとしの特性として要求される。この結果、アクロスコンデンサの価格も高価なものになりがちであった。一方、高速スイッチングダイオードDi1ないし高速スイッチングダイオードDi4の4つの高速スイッチングダイオードの中の2つ高速スイッチングダイオードと力率改善用インダクタLoに流れる電流I1の高周波成分を抑圧するノーマルモードフィルタに用いるコンデンサの高周波特性も同様に良好なるものでなければならず、このコンデンサも同様に高価なものになりがちであった。図6に示す力率改善回路13では、このような高価なコンデンサを一つにすることができるので装置の低価格化が実現できる。
図6に示すスイッチング電源回路における各部の定数を示しながら各部の動作をさらに補足する。
まず、DC/DCコンバータ部について説明する。コンバータトランスPITは、1次側と2次側とを絶縁するとともに電圧の変換を行う機能を有するが、さらに、複合共振形のスイッチングコンバータとして機能させるための共振回路の一部を構成するインダクタL1としても機能する。ここで、インダクタL1のインダクタンスは、コンバータトランスPITによって形成される漏れインダクタンスである。このような漏れインダクタンスをどのようにして生じさせるかについて、図7に示すコンバータトランスPITの断面図を示して具体的に説明する。
コンバータトランスPITは、フェライト材によるE型コアCR1とE型コアCR2とを互いの磁脚が対向するように組み合わせたEE型コア(EE字形コア)を備える。そして、1次側と2次側の巻装部については、相互に独立するようにして分割し、例えば樹脂などによって形成されるボビンBが備えられる。そして、1次側の巻装部として1次巻線N1が巻装され、2次側の巻装部として2次巻線N2が巻装されたボビンBをEE字形コアに取り付けることで、1次巻線N1が一の領域に巻装され、2次巻線N2がこの一の領域とは異なる巻装領域に分離され、EE字形コアの中央磁脚に巻装される状態となる。このようにしてコンバータトランスPIT全体としての構造が得られる。
このEE字形コアの中央磁脚に対しては、1.0mmのギャップGを形成する。これによって、磁束の一部がギャップGから漏れ、この漏れた磁束の一部の磁束は1次巻線N1と2次巻線N2とに共通して鎖交しないものとなる。この結果、結合係数kの値は1以下となる。実施形態においては、1次側と2次側との結合係数kの値としては、0.79を得ている。このように、結合係数kの値を1よりも小さく、すなわち、疎結合とすることによって、漏れインダクタL1を形成して大きなインダクタンス値を得るようにしている。なお、ギャップGは、E型コアCR1およびE型コアCR2の中央磁脚を、2本の外磁脚よりも短くすることで形成している。また、1次巻線N1の巻数は31T(ターン)、2次巻線N2の巻数は8T、コア材は、EER―35(コア材名称)とした。
また、部分電圧共振コンデンサCpの値は680pFとし、直列共振コンデンサC1の値は0.056μFとした。スイッチング素子Q1は、MOS−FETが選定され、ソース−ドレイン間に並列にボディダイオードDD1を内蔵する。また、スイッチング素子Q2は、MOS−FETが選定され、ソース−ドレイン間に並列にボディダイオードDD2を内蔵する。このような、スイッチング素子Q1とスイッチング素子Q2とが相補的にスイッチング動作をすることによって、部分電圧共振コンデンサCpとインダクタL1とによって形成される1次側の部分電圧共振回路に部分共振電流を流し、直列共振コンデンサC1とインダクタL1とによって形成される1次側の直列共振回路に直列共振電流を流す。ここで、相補的とは、スイッチング素子Q1とスイッチング素子Q2とが同時にオンとなることがないことを言うものである。
コンバータトランスPITの2次側では、1次巻線N1により誘起された交番電圧に略相似した電圧波形が2次巻線N2に発生する。この2次巻線N2に対して2次側整流素子Doを接続している。2次側整流素子Doの出力側には2次側平滑コンデンサCoが接続されている。これにより、2次側平滑コンデンサCoの両端から出力直流電圧Eoを得ている。なお、図6では、2次側整流素子Doとしてブリッジ整流器を用いて全波整流回路を形成しているが、2次側整流回路に特別の限定はなく、両波整流回路、倍電圧整流回路を用いた場合においても1次側回路は同様な動作をするものである。
制御回路1は、入力された出力直流電圧Eoと所定の値の基準電圧値との差に応じた検出出力を発振・ドライブ・OCP回路2に供給する。発振・ドライブ・OCP回路2では、入力された制御回路1の検出出力に応じて主としてはスイッチング周波数を可変するようにして、スイッチング素子Q1およびスイッチング素子Q2を駆動する。また、スイッチング周波数とともに一周期におけるスイッチング素子Q1のオンまたはスイッチング素子Q2のオンとなる時間の一周期の時間に対する比率である時比率を変化させるようにしても良い。
このようにしてスイッチング素子Q1およびスイッチング素子Q2のスイッチング周波数が可変制御されることにより、スイッチング周波数に応じて1次側の直列共振回路のインピーダンスが変化し、コンバータトランスPITの1次巻線N1から2次巻線N2側に伝送される電力量、また、2次側整流回路から負荷に供給すべき電力量が変化することになる。これにより、出力直流電圧Eoの大きさを基準電圧と一致させる動作が得られることになる。つまり、出力直流電圧Eoの安定化が図られる。ここで、1次側の直列共振回路に流れる共振電流は直接に電力の2次側への伝送に寄与し、1次側の部分電圧共振回路は、スイッチング素子Q1およびスイッチング素子Q2のオンとオフの切替のタイミングにおける損失を低減するように作用する。
力率改善回路13の具体的な定数について以下に説明する。電圧帰還トランスVFTの第1巻線Loの有するインダクタンス値は35μHとした。なお、第1巻線Loの有するインダクタンス値を測定するに際しては、第2巻線Lo’は解放状態とした。また、電圧帰還トランスVFT第2巻線Lo’の有するインダクタンス値は35μHとした。なお、第2巻線Lo’の有するインダクタンス値を測定するに際しては、第1巻線Loは解放状態とした。1次側整流素子Diは3A/600Vの仕様のものを4個用い(ワンパッケージ品)、いずれも高速ダイオードである。コンデンサCNLの値は1μF(マイクロ・ファラッド)とした。
図6に示すスイッチング電源回路の要部の動作波形を図8および図9に示し、図6に示すスイッチング電源回路によって得られる特性の測定データを図10に示す。
図8は、交流入力電圧100V、負荷電力Poが最大負荷電力である150Wにおける主要部の動作波形を商用の交流電源周期により示している。上段より下段に向かって、交流入力電圧VAC(図6を参照)、交流入力電流IAC(図6を参照)、電圧V1(図6を参照)、電流I1(図6を参照)、電圧V2(図6を参照)、電流I2(図6を参照)の各々を示す。図8の電圧V1、電流I1、電圧V2、および電流I2の縦線を施した部分の各々は、スイッチング素子Q1およびスイッチング素子Q2のスイッチング周期と同じ周期でスイッチングしていることを示すものである。
図8の交流入力電圧VACと交流入力電流IACとの関係を見ると、交流入力電流IACの流れる期間である流通角は、力率改善回路13を設けることがない場合に較べて拡大している。すなわち、図6において、電圧帰還トランスVFTを備えることがない場合、すなわち、図示しないが、1次側整流素子Diの出力側の端子に1次側平滑コンデンサCiを直接に接続する場合には、図8の交流入力電圧VACのピーク電圧付近でのみパルス状に交流入力電流IACが流れることとなる。一方、図6に示す力率改善回路13を設ける場合においてはこのようなことはなく、交流入力電圧VACと交流入力電流IACとの関係は図8に示すごとく略相似形となっている。
また、図9は、交流入力電圧230V、負荷電力Poが最大負荷電力である150Wにおける主要部の動作波形を商用の交流電源周期により示している。上段より下段に向かって、交流入力電圧VAC(図6を参照)、交流入力電流IAC(図6を参照)、電圧V1(図6を参照)、電流I1(図6を参照)、電圧V2(図6を参照)、電流I2(図6を参照)の各々を示す。図9の電圧V1、電流I1、電圧V2、および電流I2の縦線を施した部分の各々は、スイッチング素子Q1およびスイッチング素子Q2のスイッチング周期と同じ周期でスイッチングしていることを示すものである。図9に示す交流入力電圧VACと交流入力電流IACとの関係から明らかなように、交流入力電圧230Vにおいても、交流入力電流IACの流通角は拡大して、交流入力電圧VACと交流入力電流IACとの関係は略相似形となっている。
図10は、交流入力電圧VACの値が100Vまたは230Vの入力電圧条件下において負荷電力Poの値が、0W(無負荷)から150Wの範囲での負荷変動に対する整流平滑電圧Ei、力率PF、および交流入力電力に対する直流出力電力の電力変換効率ηAC→DCを示している。実線は交流入力電圧VACの値が100Vの特性、破線は交流入力電圧VACの値が230Vの特性を示すものである。
図10から読み取れる代表特性の一部を紹介する。電圧帰還トランスVFTの第1巻線Loと第2巻線Lo’の巻線比を適切に設定することによって、広範囲な負荷変動の範囲で良好なる力率PFの特性を有することができるものとなる。例えば、図10に示すように、負荷電力Poの値については、無負荷から最大負荷である150Wの範囲の中間点で最良となるように設定する場合に広範囲な負荷変動に対して良好なる力率PFの値を有することができる。例えば、交流入力電圧VACの値が100Vの場合には、負荷電力Poの値として60W付近における力率PFを最良値とし、交流入力電圧VACの値が230Vの場合には、負荷電力Poの値として90W付近における力率PFを最良値とした。さらに、1次巻線N1の巻数を選択することによって、さらに広範囲な範囲において、力率PFが最良値となる負荷電力Poの値を設定することができるものとなる。
このように電圧帰還トランスVFTの第1巻線Loと第2巻線Lo’の巻線比を適切に設定して、図10においては、電力変換効率ηAC→DCの値としては、交流入力電圧VACの値が100Vの場合で、負荷電力Poの値が最大負荷の150Wのときに91.5%とし、交流入力電圧VACの値が230Vの場合で、負荷電力Poの値が最大負荷の150Wのときに93.0%とすることができた。図1ないし図3に示すスイッチング電源回路よりも、電力変換効率ηAC→DCの値が向上している。これは、後述するが、ダイオードに流れる電流が通過する経路に存在するダイオードの個数を減らし、高周波電流が流れるコンデンサの個数を減らす等によって部品点数を減らしたことによって得られる効果である。
また、図6のスイッチング電源回路では、アクティブフィルタを不要としたことで、回路構成部品の点数削減が図られる。つまり、図14に示すアクティブフィルタは、スイッチング素子Q100と、これらを駆動するための乗算器111等を始め、多くの部品により構成される。これに対し、実施形態のスイッチング電源回路においては、力率改善のために必要な追加部品として、コンデンサCNL、力率改善用インダクタLoおよび1次側整流素子Diとして高速整流素子を備えればよく、アクティブフィルタと比較すれば非常に少ない部品点数とすることができる。
また、図15に示すスイッチング回路と比較した場合にはノイズの低減効果は極めて良好であり、さらに、図1ないし図3に示すスイッチングに較べてもノイズの低減効果を極めて良好とするとともに、部品点数を少なくして低コストなものとすることができる。
また、図6のスイッチング電源回路では、複合共振形のコンバータ部および力率改善部の動作はいわゆるソフトスイッチング動作であるから、図14に示したアクティブフィルタを用いる回路と比較すればスイッチングノイズのレベルは大幅に低減される。
また、2次側の高速スイッチングダイオードである高速スイッチングダイオードDo1ないし高速スイッチングダイオードDo4、高速スイッチングダイオードDi1ないし高速スイッチングダイオードDi4などもスイッチング素子Q1およびスイッチング素子Q2に同期してスイッチングの動作をするものである。したがって、アース電位としては、図14のスイッチング電源回路のように、アクティブフィルタ側と、その後段のスイッチングコンバータとの間で干渉することが無く、スイッチング周波数の変化に関わらず安定させることができる。
また、図1ないし図3に示すスイッチング電源回路では、1次側整流素子Diの中の2個の整流ダイオードおよび高速スイッチングダイオードD1を合わせた3個のダイオードに高周波の電流および整流電流が流れ、これによって生じる順方向電力損失およびスイッチング損失が電力損失となったが、図6に示すスイッチング電源回路では、高周波の電流および整流電流が流れるダイオードの数を2個として、負荷電力Poの値が150Wにおいて、ダイオードにおける電力損失を0.8W程度減らしている。さらに、図1ないし図3においては、交流電流が、アクロスコンデンサCL1、アクロスコンデンサCL2、コンデンサCNの3個に流れるのに対して、図6では、アクロスコンデンサCLとコンデンサCNLとの2個に流れるようにして、上述したように高周波電流が流れるコンデンサの数を減らし、結果としてコンデンサにおける電力損失を減らしている。
このようにして、ダイオードとコンデンサにおける電力損失を低減することによって、図1ないし図3に示すスイッチング電源回路に較べて図6に示すスイッチング電源回路では、負荷電力Poの値が最大負荷である150Wにおいて、交流入力電圧VACの値が100Vの場合で、1.5%程度の電力変換効率ηAC→DCの値の改善がなされ、交流入力電圧VACの値が230Vの場合で、1.0%程度の電力変換効率ηAC→DCの値の改善がなされた。
また、電圧帰還トランスVFTの第1巻線Loと第2巻線Lo’の巻線比を適切に設定して、中間負荷時(負荷電力Poの値が無負荷と最大負荷との間の値を言う)における力率PFの値を最良のものとして、力率PFを広範囲に良好なるものとすることができ、交流入力電圧VACの値が100Vの場合および交流入力電圧VACの値が230Vの場合のいずれにおいても最大負荷時である150Wにおける力率PFの値を同程度の0.845とすることができた。
図15、図1ないし図3に示すスイッチング電源回路との比較においては、電圧帰還トランスVFTの第1巻線Loと第2巻線Lo’とを1次側整流素子Diの出力側に接続し、コンデンサCNLを交流電源ライン側(1次側整流素子Diの入力側)に挿入して、少ない個数の部品によってノーマルモードノイズが大幅に低減できた。すなわち、DC/DCコンバータに追加する力率改善のための追加の部品の点数は、図6に示す力率改善回路13においては、電圧帰還トランスVFTの1点であり、部品点数を削減することができる。
また、電圧帰還トランスVFTを用いることによって、図1ないし図3に示す抵抗Rおよび背景技術である図14に示す抵抗Riのような電流経路に挿入される抵抗を用いない構成の過負荷検出回路を構成することができる。図6に示すスイッチング電源回路では、直列共振コンデンサC1に流れる電流に応じた電圧が電圧帰還トランスVFTの第1巻線Loおよび第2巻線Lo’の各々の巻線の両端に発生する。
すなわち、抵抗Rまたは抵抗Riの両端に発生する電圧VOPの電圧を十分に大きくする場合には、これらの抵抗における熱損失が大きなものとなる。一方、図6に示すスイッチング電源回路では、第1巻線Loまたは第2巻線Lo’のいずれかの両端に発生する電圧を検出してこの電圧を電圧VOPとして用いることができるので、過負荷検出回路における熱損失は原理的に発生しないこととなる。図6においては、過負荷検出回路としては抵抗R1と抵抗R2とからなる分圧回路を用いて、抵抗R1と抵抗R2との比によって電圧VOPを任意の値に設定可能としている。この場合において、抵抗R1と抵抗R2の直列接続回路の抵抗の値を大きなものとすれば、電力損失は極めて小さなものとできる。なお、過負荷制限部は図5に示すものと同様のものを採用することができる。
図6に示すスイッチング電源回路の力率改善回路13の変形例を図11の力率改善回路14、図12の力率改善回路15、図13の力率改善回路16として各々示す。図11ないし図13に図示した部分以外の部分は、図6に示すと同様の構成を採用するものである。例えば、図11および図12においては、図6と同様にして、1次側平滑コンデンサCiにはスイッチング素子Q1のドレイン側が接続されているが、その記載は省略されている。また、発振・ドライブ・OCP回路2および制御回路1が接続されているが、その記載は省略されている。また、2次側については、図11では両波整流回路、図12では倍電圧整流回路を採用するが、1次側の動作については、図6において説明したと変わることがないものである。
図11に示す両波整流回路では、コンバータトランスPITの2次巻線としては中間タップを有して形成され、2次巻線部N2と2次巻線部N2’との各々に高速スイッチングダイオードDo1と高速スイッチングダイオードDo2とを接続して、2次巻線部N2および2次巻線部N2’に発生する交流電圧のピーク値と等倍の出力直流電圧Eoの電圧値を得るものである。また、図12に示す倍電圧整流回路では、コンバータトランスPITの2次巻線N2に高速スイッチングダイオードDo1と高速スイッチングダイオードDo2とを接続して、2次側平滑コンデンサCo1および2次側平滑コンデンサCo2の各々に2次巻線N2に発生する交流電圧のピーク値と等倍の電圧を得て、出力直流電圧Eoとしては、2次側平滑コンデンサCo1の電圧と2次側平滑コンデンサCo2の電圧とを加算した電圧を得るものである。ここで、2次側回路については全波整流回路、両波整流回路、倍電圧整流回路のいずれを採用しても1次側の特性は変わることがないものである。
上述した、力率改善回路14ないし力率改善回路16を有するスイッチング電源回路のいずれもが、1次側は2つのスイッチング素子であるスイッチング素子Q1とスイッチング素子Q2とをハーフブリッジ接続して備え、疎結合トランスに生じるインダクタL1を構成要素とする電流共振回路と部分電圧共振回路と備え、高速ダイオードから構成される1次側整流素子Diの入力側である交流ラインにノーマルモードノイズを抑圧するコンデンサを接続し、1次側整流素子Diの出力側に電圧帰還トランスVFTの第1巻線Loと第2巻線Lo’を接続して、この第2巻線Lo’に1次側平滑コンデンサCiを接続して、共振電力を1次側平滑コンデンサCiに帰還する力率改善回路を構成している点はいずれも共通している。また、ノーマルモードノイズを抑圧するコンデンサが同時にコモンモードノイズを抑圧するコンデンサとして機能し、これによって部品点数を減らす点においても、力率改善回路14ないし力率改善回路16のいずれの回路も共通している。
図11に示す力率改善回路14においては、コンデンサCNLに替えてコンデンサCNL1およびコンデンサCNL2の直列接続回路を採用している。ここで、コンデンサCNL1およびコンデンサCNL2は、図1ないし図3に示すアクロスコンデンサCL2と同じ位置、すなわち、コモンモードチョークコイルCMCの両端の間に配置されたアクロスコンデンサとしても機能してコモンモードノイズを抑圧する作用も同時におこなう。そして、コンデンサCNL1およびコンデンサCNL2の接続点は1次側の基準電位となる1次側接地点に接続されているので、図6に示すような力率改善回路13で採用する回路構成と較べた場合にコモンモードノイズの低減効果はさらに良好となる。
すなわち、コンデンサCNL1およびコンデンサCNL2の接続点は高周波的には接地電位とされ、この接続点を接地しない場合に較べて、コモンモードノイズの発生のレベルが低いものとされている。それに加えて、コンデンサCNLのみを設ける場合と同様に、コモンモードチョークコイルCMCの出力側の2本のライン間の高周波の電位を同一として、コモンモードチョークコイルCMCの作用を効果的にしている。
図12に示す力率改善回路15においては、コンデンサCNL1およびコンデンサCNL2に加えてコンデンサCNLを有するので、コンデンサCNLがない場合に較べてノーマルモードノイズの発生はさらに少ないものとなる。さらに、コンデンサCNL1およびコンデンサCNL2の接続点を高周波的に接地電位とすることによって上述したようにコモンモードノイズの抑圧の効果は良好なるものとなる。また、コンデンサCNLはコモンモードチョークコイルCMCの出力側の両方の極性の端子間の電圧を同一として、コモンモードチョークコイルCMCのコモンモード抑圧の作用をより効果的なものとする。
図13に示す力率改善回路16においては、電圧帰還トランスVFTの第2巻線Lo’に直列共振コンデンサC1が接続され、電圧帰還トランスVFTの第1巻線Loと第2巻線Lo’との巻方向の関係は、減極性となる方向に巻回されている。このような減極性となる接続態様を採用する場合であって、第1巻線Loと第2巻線Lo’とに同一の電流が流れる場合には、コモンモードインダクタンスのみが生じ、ノーマルモードのインダクタンスが生じることがないが、電圧帰還トランスVFTの第1巻線Loと第2巻線Lo’との磁気的な結合度kの値が1よりも小さい場合には、ノーマルモードのインダクタンスとしても機能するものである。また、直列共振コンデンサC1を第1巻線Loに替えて第2巻線Lo’に接続する場合においてもその作用は大きく異なるところはない。
なお、第1巻線Loと第2巻線Lo’との磁気結合の結合係数の値をkとする場合で、第1巻線Loと第2巻線Lo’の巻数が等しい場合において、第1巻線Loによって構成されるインダクタLoのインダクタンスの値をLoとし、第2巻線Lo’によって構成されるインダクタLo’のインダクタンスの値をLo’とし、減極性の場合には、その合成のインダクタンスLNkの値は、(式1)で表されるものとなる。なお、第1巻線Loの生じるインダクタンスの測定においては第2巻線Lo’の両端を解放とし、第2巻線Lo’の生じるインダクタンスの測定においては第1巻線Loの両端を解放とする。また、(式1)ではインダクタンスLoとインダクタンスLo’との値は等しいものとされている。
LNk=2×Lo×(1−k)・・・・(式1)
ここで、k=1であれば、インダクタンスLNkの値は0となる。kの値が1にちかい密結合として電圧帰還トランスVFTを構成する場合の構成例としては、例えば、コアにギャップを設けることなく、第1巻線Loと第2巻線Lo’とを近接して配置することによって磁気的結合度を1にちかづけることができる。また、疎結合とする場合の構成例は、第1巻線Loと第2巻線Lo’との両方に共通に鎖交する磁束の量を減らすために、両方の巻線コイルを離間させるようにしても良く、または、両方の巻線の間にギャップを設けて、そのギャップから磁束を漏らして、両者の鎖交磁束の量を減らす構造としても良いものである。
また、加極性の場合には、その合成のインダクタンスLNkの値は、(式2)で表されるものとなる。
LNk=2×Lo×(1+k)・・・・(式2)
上述した実施の形態を以下に要約する。
実施形態のスイッチング電源回路は、交流電源ACからの入力交流電力を1次側直流電力に変換する1次側整流平滑部と、1次側直流電力を交流電力に変換しさらに2次側直流電力に変換するコンバータ部と、力率を改善する力率改善部と、力率改善部と交流電源ACとの間に介在されるコモンモードフィルタ部と、を備えるスイッチング電源回路である。
そして、1次側整流平滑部は、交流電源ACからの入力交流電力を入力して整流する1次側整流素子Diと、1次側平滑コンデンサCiと、を具備するものである。
また、コンバータ部は、1次巻線N1と、1次巻線N1と磁気的に疎結合とされる2次巻線N2とを有するコンバータトランスPITと、1次側平滑コンデンサCiに供給された1次側直流電力を、交流電力に変換して1次巻線に供給するスイッチング素子Q1およびスイッチング素子Q2と、これらのスイッチング素子をオン・オフ駆動する発振・ドライブ・OCP回路2の一部として構成される発振・ドライブ回路と、2次巻線N2に接続される2次側整流素子Doおよび2次側平滑コンデンサを有する2次側整流回路によって出力される2次側直流電力の電圧である出力直流電圧Eoの値を所定の値とするような制御信号を発振・ドライブ回路に供給する制御回路1と、漏れインダクタL1として機能する1次巻線N1と直列共振コンデンサC1とによって形成される直列共振回路と、を具備する。
また、力率改善部は、第1巻線Loと第2巻線Lo’とが磁気的結合を有して形成される電圧帰還トランスVFTと、1次側整流素子Diの入力側の正負の極性の各々の端子の間に接続されたコンデンサCNLと、を具備し、1次側整流素子Diの出力側の各々の極性端子に第1巻線Loの一方の端子と第2巻線Lo’の一方の端子とが各々接続され、1次側整流素子Diの出力側の正負のいずれかの極性端子に直列共振コンデンサC1が接続され、電圧帰還トランスVFTの第1巻線Loの他方の端子と第2巻線Lo‘の他方の端子との間に1次側平滑コンデンサCiが接続されて形成されている。
ここで、直列共振コンデンサC1を1次側整流素子Diの出力側の正極性端子に接続する場合と、直列共振コンデンサC1を1次側整流素子Diの出力側の負極性端子に接続する場合と、での効果の差は結合係数kの値が1にちかい場合にはあまりない。1次側整流素子Diの出力側の各々の端子は電圧帰還トランスVFTの第1巻線Loと第2巻線Lo’との各々に接続され、第1巻線Loと第2巻線Lo’とは磁気結合されているので、結合係数が1にちかい密結合の場合においては、第1巻線Loと第2巻線Lo’に発生する電圧の差はあまり大きくないからである。
コモンモードフィルタ部は、コモンモードチョークコイルCMCとアクロスコンデンサCLとして機能する力率改善部のコンデンサCNLと、を具備するものである。
ここで、コモンモードノイズをさらに抑圧するために、力率改善部のコンデンサCNLに替えて、コンデンサCNL1とコンデンサCNL2との直列接続回路を採用して、コンデンサCNL1とコンデンサCNL2との接続点が1次側整流素子Diの出力側の基準電位点に接続されるようにしても良いものである。また、コンデンサCNLに加えて、コンデンサCNL1とコンデンサCNL2との直列接続回路を追加し、この直列接続回路にコンデンサCNLを並列に接続する構成として、コンデンサCNL1とコンデンサCNL2との接続点が1次側整流素子Diの出力側の基準電位点に接続されるようにしても良いものである。ここで、出力側の基準電位点とは、高周波的に電位が変化しない点を言うものであって、例えば、1次側整流素子Diの出力側の接地点や、接地点と高周波的に同電位となるように、この接地点に接続された高周波特性が良好なコンデンサの他端を言うものである。このようにコンデンサCNL1とコンデンサCNL2との接続点を接地することによってコモンモードチョークコイルCMCの出力側の高周波電位は零となり、コモンモードノイズが効果的に抑圧される。
また、電圧帰還トランスVFTの第1巻線Loと第2巻線Lo’との巻線方向の相互の関係については、第1巻線Loと第2巻線Lo’とが減極性となる巻線方向に巻回されるようにすると、第1巻線Loまたは第2巻線Lo’はノーマルモードに対して大きなインダクタンスを有するようになり、良好なノイズの抑圧効果を得ることができる。
さらに、発振・ドライブ回路に加えて過負荷制限部を有して構成される発振・ドライブ・OCP回路2を採用する場合には、電圧帰還トランスVFTの第1巻線Loまたは第2巻線Lo’に発生する電圧またはこれを抵抗で分圧した電圧である電圧VOPの値が所定値として設定される基準電圧VTHを超えたときにスイッチング素子Q1およびスイッチング素子Q2をオフに制御する過負荷検出部を具備する場合には、過負荷となった場合でもスイッチング電源回路に過大な電流が流れないようにすることができる。
なお、本発明は上述した実施形態に限定されるものではなく、必要に応じて変更することができるものである。
実施形態のスイッチング電源回路の構成例を示す回路図である。 実施形態のスイッチング電源回路の構成例を示す回路図である。 実施形態のスイッチング電源回路の構成例を示す回路図である。 実施形態の電源回路の負荷電力に対する力率および電源効率の特性を示す図である。 発振・ドライブ・OCP回路の一部である過負荷制限部の構成を示す図である。 実施形態のスイッチング電源回路の構成例を示す回路図である。 実施形態のコンバータトランスの構成例を示す回路図である。 実施形態のスイッチング電源回路の要部の波形を示す回路図である。 実施形態のスイッチング電源回路の要部の波形を示す回路図である。 実施形態の電源回路の負荷電力に対する力率および電源効率の特性を示す図である。 実施形態のスイッチング電源回路の構成例を示す回路図である。 実施形態のスイッチング電源回路の構成例を示す回路図である。 実施形態のスイッチング電源回路の構成例を示す回路図である。 背景技術に示すスイッチング電源回路の構成例を示す図である。 背景技術に示すスイッチング電源回路の構成例を示す回路図である。
符号の説明
1 制御回路、2 発振・ドライブ・OCP回路、10、11、12、13、14、15、16 力率改善回路、21 絶対値検出部、22 平均値検出部、23、 コンパレータ部、24、25 アンド部、26、27 ドライバ部、AC 交流電源、B ボビン、C1 直列共振コンデンサ、Ci 1次側平滑コンデンサ、CL、CL1、CL2 アクロスコンデンサ、CMC、CMC1、CMC2 コモンモードチョークコイル、CN、CNL、CNL1、CNL2 コンデンサ、Co、Co1、Co2 2次側平滑コンデンサ、Cp 部分電圧共振コンデンサ、D1、Di1、Di2、Di3、Di4、Do1、Do2、Do3、Do4 高速スイッチングダイオード、DD1、DD2 ボディダイオード、Di 1次側整流素子、Do 2次側整流素子、Ei 整流平滑電圧、Eo 出力直流電圧、I1、I2 電流、IAC 交流入力電流、L1 インダクタ、Lo 巻線(力率改善用インダクタ)、Lo1、Lo2 力率改善用インダクタ、N1 1次巻線、N2 2次巻線、N3 3次巻線、PIT コンバータトランス、Q1、Q2 スイッチング素子、R、R1、R2 抵抗、V1、V2、VOP 電圧、VAC 交流入力電圧、VFT 電圧帰還トランス、VTH 基準電位

Claims (5)

  1. 交流電源からの入力交流電力を1次側直流電力に変換する1次側整流平滑部と、前記1次側直流電力を交流電力に変換しさらに2次側直流電力に変換するコンバータ部と、力率を改善する力率改善部と、前記力率改善部と前記交流電源との間に介在されるコモンモードフィルタ部と、を備えるスイッチング電源回路であって、
    前記1次側整流平滑部は、
    交流電源からの入力交流電力を入力して整流する1次側整流素子と、
    1次側平滑コンデンサと、を具備し、
    前記コンバータ部は、
    1次巻線および前記1次巻線と磁気的に疎結合とされる2次巻線を有するコンバータトランスと、
    前記1次側平滑コンデンサからの前記1次側直流電力を前記交流電力に変換して前記1次巻線に供給するスイッチング素子と、
    前記スイッチング素子をオン・オフ駆動する発振・ドライブ回路と、
    前記2次巻線に接続される2次側整流回路によって出力される前記2次側直流電力の電圧の値を所定の値とするような制御信号を前記発振・ドライブ回路に供給する制御回路と、
    漏れインダクタとして機能する前記1次巻線と直列共振コンデンサとによって形成される直列共振回路と、を具備し、
    前記力率改善部は、
    第1巻線と第2巻線とが磁気的結合を有して形成される電圧帰還トランスと、前記1次側整流素子の入力側の各々の端子の間に接続されたコンデンサと、を具備し、
    前記1次側整流素子の出力側の各々の極性端子に前記第1巻線の一方の端子と前記第2巻線の一方の端子とが各々接続され、
    前記1次側整流素子の出力側のいずれかの極性端子に前記直列共振コンデンサが接続され、
    前記電圧帰還トランスの前記第1巻線の他方の端子と前記第2巻線の他方の端子との間に前記1次側平滑コンデンサが接続されて形成され、
    前記コモンモードフィルタ部は、
    コモンモードチョークコイルとアクロスコンデンサとして機能する前記力率改善部の前記コンデンサと、を具備する、
    スイッチング電源回路。
  2. 前記力率改善部のコンデンサは、
    第1コンデンサと第2コンデンサとの直列接続回路によって形成され、
    前記第1コンデンサと前記第2コンデンサとの接続点が前記1次側整流素子の出力側の基準電位点に接続されることを特徴とする請求項1に記載のスイッチング電源回路。
  3. 前記力率改善部のコンデンサは、
    第1コンデンサと第2コンデンサとの直列接続回路および前記直列接続回路に並列に接続された第3コンデンサによって形成され、
    前記第1コンデンサと前記第2コンデンサとの接続点が前記1次側整流素子の出力側の基準電位点に接続されることを特徴とする請求項1に記載のスイッチング電源回路。
  4. 前記力率改善部の前記電圧帰還トランスの前記第1巻線と前記第2巻線とが減極性となる巻線方向に巻回されることを特徴とする請求項1に記載のスイッチング電源回路。
  5. さらに、前記電圧帰還トランスの前記第1巻線または前記第2巻線に発生する電圧が所定値を超えたときに前記スイッチング素子をオフとなるように制御する過負荷検出部を具備する請求項1に記載のスイッチング電源回路。
JP2006151891A 2006-05-31 2006-05-31 スイッチング電源回路 Pending JP2007325394A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006151891A JP2007325394A (ja) 2006-05-31 2006-05-31 スイッチング電源回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006151891A JP2007325394A (ja) 2006-05-31 2006-05-31 スイッチング電源回路

Publications (1)

Publication Number Publication Date
JP2007325394A true JP2007325394A (ja) 2007-12-13

Family

ID=38857697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006151891A Pending JP2007325394A (ja) 2006-05-31 2006-05-31 スイッチング電源回路

Country Status (1)

Country Link
JP (1) JP2007325394A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10873255B2 (en) 2017-12-27 2020-12-22 Murata Manufacturing Co., Ltd. Power supply device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10873255B2 (en) 2017-12-27 2020-12-22 Murata Manufacturing Co., Ltd. Power supply device

Similar Documents

Publication Publication Date Title
JP4525617B2 (ja) スイッチング電源回路
EP1744440A2 (en) Switching power supply circuit
US20080025052A1 (en) Switching power supply circuit
JP5424031B2 (ja) 力率改善回路
JP2009017714A (ja) スイッチング電源回路
JP2007189779A (ja) スイッチング電源回路
JP2008029053A (ja) スイッチング電源回路
JP2007325394A (ja) スイッチング電源回路
JP2007329992A (ja) スイッチング電源回路
JP2008043122A (ja) スイッチング電源回路
JP2006271172A (ja) スイッチング電源回路
JP2007318934A (ja) スイッチング電源回路
JP2008043008A (ja) スイッチング電源回路
JP2008017599A (ja) スイッチング電源回路
JP2007049864A (ja) スイッチング電源回路
JP2008043152A (ja) スイッチング電源回路
JP2008029054A (ja) スイッチング電源回路
JP2007074779A (ja) スイッチング電源回路
JP2007189780A (ja) スイッチング電源回路
JP2008043060A (ja) スイッチング電源回路
JP2007020252A (ja) スイッチング電源回路
JP2007043875A (ja) スイッチング電源回路
JP2007143263A (ja) スイッチング電源回路
JP2007043787A (ja) スイッチング電源回路
JP2007053823A (ja) スイッチング電源回路