KR20060128612A - 샘플링 레이트 변환 장치 및 그 방법, 및 오디오 장치 - Google Patents

샘플링 레이트 변환 장치 및 그 방법, 및 오디오 장치 Download PDF

Info

Publication number
KR20060128612A
KR20060128612A KR1020057018473A KR20057018473A KR20060128612A KR 20060128612 A KR20060128612 A KR 20060128612A KR 1020057018473 A KR1020057018473 A KR 1020057018473A KR 20057018473 A KR20057018473 A KR 20057018473A KR 20060128612 A KR20060128612 A KR 20060128612A
Authority
KR
South Korea
Prior art keywords
filter
frequency
fir filter
prefilter
polyphase
Prior art date
Application number
KR1020057018473A
Other languages
English (en)
Inventor
유키히코 모기
호마레 니시자키
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20060128612A publication Critical patent/KR20060128612A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0294—Variable filters; Programmable filters
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L19/00—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis
    • G10L19/02—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis using spectral analysis, e.g. transform vocoders or subband vocoders
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0248—Filters characterised by a particular frequency response or filtering method
    • H03H17/0264—Filter sets with mutual related characteristics
    • H03H17/0273—Polyphase filters
    • H03H17/0275—Polyphase filters comprising non-recursive filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0248—Filters characterised by a particular frequency response or filtering method
    • H03H17/028—Polynomial filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/0642—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being arbitrary or irrational
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/065—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
    • H03H17/0657—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is higher than the input sampling frequency, i.e. interpolation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H2017/0072—Theoretical filter design

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Computational Linguistics (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Algebra (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Pure & Applied Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Acoustics & Sound (AREA)
  • Multimedia (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

임의의 주파수를 통과하는 진폭 특성을 얻을 수 있고, 컷오프(cut-off) 주파수에 의존하지 않고 고정밀도의 변환을 실현할 수 있는 샘플링 레이트 변환 장치로서, 각 신호 사이에 (U-1) 개의 영점(零點)을 삽입하여, 샘플링 주파수 Fsi를 U배로 올리는 업샘플러(103)와, FIR 필터를 포함하고 업샘플러의 출력 신호에 대하여 컨벌루션으로 값을 보간하는 컨벌루션 연산부(104)와, 샘플링 주파수 UFsi의 컨벌루션 연산부(104)의 출력 신호로부터 2점의 샘플을 선출하고, 필요한 위치의 값을 선형 보간에 의해 구하는 선형 보간 블록(105)을 구비하고, FIR 필터는 임펄스 응답이 필터 계수로 되어 있고, 전달 함수 H(z)가 프리필터의 전달 함수 Z(z)에 관련지어지고, 필터 계수가 프리필터의 주파수 응답에 관련되어, 원하는 특성에 대하여 가중 근사(近似)를 행함으로써 설정되어 있다.
주파수, 프리필터, 가중 근사, 컨벌루션 연산부, 샘플.

Description

샘플링 레이트 변환 장치 및 그 방법, 및 오디오 장치{SAMPLING RATE CONVERSION DEVICE AND METHOD, AND AUDIO DEVICE}
본 발명은, 예를 들면 음성(오디오)의 샘플링 주파수의 변환이나 화상의 화상 프레임의 확대나 축소의 해상도 변환에 적용 가능한 샘플링 레이트 변환 장치 및 그 방법, 및 오디오 장치에 관한 것이다.
음성이나 화상의 디지털 신호 처리에서는 필터 처리가 자주 사용된다. 필터 처리에 사용되는 필터는 유한(有限)의 탭수로 직선 위상을 갖는다는 특징으로부터 직선 위상 FIR(Finite Impulse Response; 유한 임펄스 응답) 필터가 자주 이용된다.
도 1은 직선 위상 FIR 필터의 트랜스버설(transversal)형 회로 구성을 나타낸 도면이다.
이 직선 위상 FIR 필터(1)는 도 1에 나타낸 바와 같이, 입력 단자 TIN에 대하여 종속(縱續) 접속되어 시프트 레지스터를 구성하는 (n-1) 개의 지연기(2-1∼2-n-1)와, 입력 단자 TIN에 입력된 신호 및 각 지연기(2-1∼2-n-1)의 출력 신호에 대하여 각각 필터 계수 h(0)∼h(m-1)를 곱셈하는 n 개의 승산기(3-1∼3-n)와, n 개의 승산기(3-1∼3-n)의 출력 신호를 가산하여 출력 단자 TOUT에 출력하는 가산기(4)에 의해 구성된다.
이와 같은 직선 위상 FIR 필터의 대표적인 설계법으로서는, 예를 들면 Parks, T.W. and McClellan, J.H. 등이 직선 위상 FIR 필터에 적용한 리메즈 교환(Remez Exchange) 알고리즘이 알려져 있다(예를 들면, Parks, T.W. and McClellan, J.H.: "Chebyshev Approximation for Nonrecursive Digital Filters with Linear Phase", IEEE Trans. Circuit Theory, CT-19, 2, pp.189-194, 1972, 및 Rabiner, L.R., McClellan, J.H. and Parks, T.W.: "FIR Digital Filter Design Techniques Using Weighted Chebyshev Approximation", Proc. IEEE, Vol 63, April, pp.595-610, 1975 참조).
리메즈 교환 알고리즘은 원하는 진폭 특성에 대하여 가중 근사 오차가 등(等) 리플(ripple) 형태로 되도록 근사시키는 알고리즘이다.
그런데, 직선 위상 FIR 필터를 사용한 필터 처리의 응용에 샘플링 레이트 변환을 이용한 화상의 해상도 변환이나 음성의 샘플링 주파수의 변환이 있다.
예를 들면 해상도 변환에서는, 인터폴레이터(interpolator)(보간기)와 데시메이터(decimator)(간축기)와 직선 위상 FIR 필터를 요소 기술로 하는 멀티레이트 필터를 사용한다(예를 들면, 기야 히토시(貴家仁志) 저, 「멀티레이트 신호 처리」, 쇼코도(昭晃堂), 1997 참조).
멀티레이트 필터에서는, 일반적으로 직선 위상 FIR 필터를 인터폴레이터에 맞추고 폴리페이즈(polyphase) 분해하여 사용한다. 인터폴레이터와 데시메이터는 모두 주기적 시(時)불변 시스템이며, 시불변 시스템과는 상이한 특성을 가진다.
그 인터폴레이터의 주기적 시불변성이 원인으로, 화상의 해상도 변환에서는 체스보드(chessboard) 왜곡이라는 격자 상의 왜곡이 생겨 버린다.
그래서, 하라다(原田), 기야(貴家)는 체스보드 왜곡을 회피하는 조건을 필터의 영점 배치로부터 고찰했다( 하라다 야스히로(原田康裕), 기야 히토시(貴家仁志): "체스보드 왜곡을 수반하지 않는 멀티레이트 필터와 그 영점 배치에 대하여", 신고기호(信學技法) CAS96-78, pp1-6, 1997-01 참조).
체스보드 왜곡을 수반하지 않는 멀티레이트 필터의 전달 함수 H(z)는 어떠한 방법으로 설계된 직선 위상 FIR 필터(이후, 이퀄라이저라고 함)의 전달 함수 K(z)에, 나중에 체스보드 왜곡을 회피하기 위해 영점의 전달 함수 Z(z)를 곱셈함으로써 구해진다.
[수식 1]
Figure 112005055158913-PCT00001
[수식 2]
Figure 112005055158913-PCT00002
여기에서, 체스보드 왜곡을 회피하기 위한 영점의 전달 함수 Z(z)와 같이, 미리 고정되어 있는 직선 위상 FIR 필터를 프리필터라 하기로 한다.
도 2 (A)∼2 (C)에, 리메즈 교환 알고리즘으로 설계한 이퀄라이저에 프리필터를 곱셈하여 체스보드 왜곡을 회피한 멀티레이트 필터의 주파수 응답과 가중 근사 오차의 일례를 나타낸다.
그러나, 상기 방법에 의한 체스보드 왜곡의 회피 방법에는 다음과 같은 문제점이 있다.
즉, 종래 방법으로 설계된 전달 함수 H(z)의 멀티레이트 필터는 도 2 (C)에 나타낸 바와 같이, 리메즈 교환 알고리즘으로 설계한 가중 근사 오차의 등(等) 리플이 무너져 버린다.
또, 종래 방법으로 설계된 멀티레이트 필터는 도 2 (B)에 나타낸 바와 같이, 통과역의 이득이 일정값이 아니고, 우측단이 감쇠되어 있다.
이와 같은 필터를 사용하여 해상도 변환을 행하면, 화상의 윤곽이 흐릿해져 버려, 화질에 영향을 미친다. 동일하게, 이와 같은 필터를 사용하여 음성의 샘플링 주파수의 변환을 행하면, 고주파 성분이 감쇠되어 정밀도가 높은 음성 재생을 행할 수 없다.
이 통과역의 감쇠는 필터 계수를 늘려도 회피할 수 없다.
또, 직선 위상 FIR 필터의 설계 사양(仕樣)에서, 주파수 w=O일 때 직류 이득을 1로 하지 않으면 안되는 경우가 있다.
그러나, 리메즈 교환 알고리즘에서는, 도 3 (A)∼3 (C)에 나타낸 바와 같이, 지정한 임의의 주파수 점을 통과하는 진폭 특성을 얻을 수 없다.
또, 도 4에 종래의 멀티레이트 신호 처리의 이론에 따른 샘플링 레이트 변환기의 구성예를 나타낸다.
도 4의 샘플링 레이트 변환기(10)는 업샘플러(up-sampler)(11), FIR 필터(12), 다운샘플러(13)를 가지고 있다.
또, 도 4에서, U 및 D는 서로 순수한 정정수(正整數)이며, H(z)는 FIR 필터의 전달 함수를 나타내고 있다. 또, 상향 화살표는 각 신호 사이에 (U-1) 개의 영점을 삽입하는 업샘플러, 하향 화살표는 신호를 D개 간격으로 솎아내는 다운샘플러를 나타내고 있다.
도 4의 샘플링 레이트 변환기(10)는 업샘플러(11)에 의해 신호의 샘플링 레이트를 U배로 올리고, FIR 필터(12)를 사용하여 대역 제한을 행하고, 마지막으로 다운샘플러(13)에 의해 샘플링 레이트를 1/D로 내리는 동작을 한다.
이에 따라, 샘플링 레이트를 U/D배로 변환할 수 있다. 이 FIR 필터의 컷오프 주파수는 다음과 같이 된다.
[수식 3]
Figure 112005055158913-PCT00003
예를 들면 44.1kHz로부터의, 또는 44.1kHz로의 샘플링 레이트 변환을 도 4에 나타낸 바와 같은 종래의 멀티레이트 신호 처리의 이론에 따라 실현하기 위해서는, 저역 통과 필터인 FIR 필터(2)의 컷오프 주파수가 극단적으로 엄격한 필터를 준비하지 않으면 안된다.
일반적으로, 이하에 나타내는 바와 같이, 이와 같은 필터는 매우 많은 탭수가 필요하여, 실현 자체도 매우 어렵다.
ㆍ44.1kHz로부터 48kHz로,
Up = 160, Down = 147
컷오프 주파수 π/160。
ㆍ44.1kHz로부터 32kHz로,
Up = 320, Down = 441,
컷오프 주파수 π/441。
ㆍ44.1kHz로부터 24kHz로,
Up = 80, Down = 147
컷오프 주파수 π/147。
ㆍ48kHz로부터 44.1kHz로,
Up = 147, Down = 160
컷오프 주파수 π/160。
ㆍ32kHz로부터 44.1kHz로,
Up = 441, Down = 320
컷오프 주파수 π/441。
ㆍ24kHz로부터 44.1kHz로,
Up = 147, Down = 80
컷오프 주파수 π/147。
본 발명은 이러한 사정을 감안하여 이루어진 것이며, 그 목적은 가중 근사 오차의 등 리플이 무너져 버리지 않고, 또, 통과역의 이득을 대략 일정값으로 유지할 수 있고, 또한 임의의 주파수를 통과하는 진폭 특성을 얻을 수 있고, 고정밀도의 변환을 실현할 수 있는 샘플링 레이트 변환 장치 및 그 방법, 및 오디오 장치를 제공하는 것에 있다.
상기 목적을 달성하기 위해, 본 발명의 제1 관점에 관한 샘플링 레이트 변환 장치는 샘플 신호 사이에 U-1의 영점을 삽입하여, 샘플링 주파수를 U배로 하는 업샘플러와, FIR 필터를 포함하고, 상기 업샘플러의 출력 신호에 대하여 소정의 컨벌루션 연산을 행하는 컨벌루션 연산부와, 상기 컨벌루션 연산부의 연산 결과에 대하여 2점의 샘플을 선출하고, 필요한 위치의 값을 선형 보간(補間)으로부터 구하는 선형 보간 블록을 구비하고, 상기 컨벌루션 연산부의 FIR 필터는 임펄스 응답이 유한 시간 길이로 나타나고, 임펄스 응답이 필터 계수로 되어 있고, 전달 함수 H(z)가 프리필터의 전달 함수 Z(z)에 관련되어 있는 FIR 필터로서, 상기 필터 계수가 통과시키고자 하는 주파수, 및/또는 상기 프리필터의 주파수 응답에 관련되어, 원하는 특성에 대하여 가중 근사를 행함으로써 설정되어 있다.
본 발명의 제2 관점에 관한 샘플링 레이트 변환 장치는 소정의 FIR 필터를 폴리페이즈 분해한 폴리페이즈 필터를 포함하고, 입력된 샘플 신호와 폴리페이즈로 분해된 폴리페이즈 필터와의 컨벌루션 연산을 행하는 복수개의 컨벌루션 연산부와, 대응하는 상기 컨벌루션 연산부의 출력 신호 사이에 U-1의 영점을 삽입하여, 샘플링 주파수를 U배로 하는 복수개의 업샘플러와, 상기 복수개의 업샘플러 출력 신호의 전파 시간을 조정하여 모든 신호를 가산한 신호를 생성하는 가산 수단과, 상기 가산 수단에 의한 신호에 대하여 2점의 샘플을 선출하고, 필요한 위치의 값을 선형 보간에 의해 구하는 선형 보간 블록을 구비하고, 상기 FIR 필터는 임펄스 응답이 유한 시간 길이로 나타나고, 임펄스 응답이 필터 계수로 되어 있고, 전달 함수 H(z)가 프리필터의 전달 함수 Z(z)에 관련되어 있는 FIR 필터로서, 상기 필터 계수가 통과시키고자 하는 주파수, 및/또는 상기 프리필터의 주파수 응답에 관련되어, 원하는 특성에 대하여 가중 근사를 행함으로써 설정된 FIR 필터이다.
본 발명의 제3 관점에 관한 샘플링 레이트 변환 장치는 소정의 FIR 필터를 폴리페이즈 분해한 상이한 필터 계수를 설정 가능한 폴리페이즈 필터를 포함하고, 입력된 샘플 신호와 선택된 계수의 폴리페이즈 필터와의 컨벌루션 연산을 행하는 컨벌루션 연산부와, 출력 샘플에 필요한 2점의 샘플을 선출하고, 대응하는 폴리페이즈 필터의 계수를 선택하기 위한 셀렉터와, 필요한 위치의 값을 선형 보간에 의해 구하는 선형 보간 블록을 구비하고, 상기 FIR 필터는 임펄스 응답이 유한 시간 길이로 나타나고, 임펄스 응답이 필터 계수로 되어 있고, 전달 함수 H(z)가 프리필터의 전달 함수 Z(z)에 관련되어 있는 FIR 필터로서, 상기 필터 계수가 통과시키고자 하는 주파수, 및/또는 상기 프리필터의 주파수 응답에 관련되어, 원하는 특성에 대하여 가중 근사를 행함으로써 설정된 FIR 필터이다.
본 발명의 제4 관점에 관한 샘플링 레이트 변환 방법은 샘플 신호 사이에 U-1의 영점을 삽입하여, 샘플링 주파수를 U배로 하는 제1 스텝과, 임펄스 응답이 유한 시간 길이로 나타나고, 임펄스 응답이 필터 계수로 되어 있고, 전달 함수 H(z)가 프리필터의 전달 함수 Z(z)에 관련되어 있는 FIR 필터를 포함하는 컨벌루션 연산부에 의해, 샘플링 주파수가 U배로 된 신호에 대하여 소정의 컨벌루션 연산을 행하는 제2 스텝과, 상기 연산 결과에 대하여 2점의 샘플을 선출하고, 필요한 위치의 값을 선형 보간에 의해 구하는 제3 스텝을 포함하고, 상기 FIR 필터의 필터 계수를 통과시키고자 하는 주파수, 및/또는 상기 프리필터의 주파수 응답에 관련되어, 원하는 특성에 대하여 가중 근사를 행함으로써 산출한다.
본 발명의 제5 관점에 관한 샘플링 레이트 변환 방법은 소정의 FIR 필터를 폴리페이즈 분해한 폴리페이즈 필터를 포함하는 복수개의 컨벌루션 연산부에 의해, 입력된 샘플 신호와 폴리페이즈로 분해된 폴리페이즈 필터와의 컨벌루션 연산을 행하는 제1 스텝과, 대응하는 상기 컨벌루션 연산부의 출력 신호 사이에 U-1의 영점을 삽입하여, 샘플링 주파수를 U배로 하는 제2 스텝과, 상기 샘플링 주파수가 U배로 된 복수개의 신호 전파 시간을 조정하여 모든 신호를 가산한 신호를 생성하는 제3 스텝과, 상기 제3 스텝에 의한 신호에 대하여 2점의 샘플을 선출하고, 필요한 위치의 값을 선형 보간에 의해 구하는 제4 스텝을 포함하고, 상기 FIR 필터는 임펄스 응답이 유한 시간 길이로 나타나고, 임펄스 응답이 필터 계수로 되어 있고, 전달 함수 H(z)가 프리필터의 전달 함수 Z(z)에 관련되어 있는 FIR 필터로서, 상기 필터 계수를 통과시키고자 하는 주파수, 및/또는 상기 프리필터의 주파수 응답에 관련되어, 원하는 특성에 대하여 가중 근사를 행함으로써 산출한다.
본 발명의 제6 관점에 관한 샘플링 레이트 변환 방법은 출력 샘플에 필요한 2점의 샘플을 선출하고, 대응하는 폴리페이즈 필터의 계수를 선택하는 제1 스텝과, 소정의 FIR 필터를 폴리페이즈 분해한 상이한 필터 계수를 설정 가능한 폴리페이즈 필터를 포함하는 컨벌루션 연산부에 의해, 입력된 샘플 신호와 선택된 계수의 폴리페이즈 필터와의 컨벌루션 연산을 행하는 제2 스텝을 포함하고, 상기 FIR 필터는 임펄스 응답이 유한 시간 길이로 나타나고, 임펄스 응답이 필터 계수로 되어 있고, 전달 함수 H(z)가 프리필터의 전달 함수 Z(z)에 관련되어 있는 FIR 필터로서, 상기 필터 계수를 통과시키고자 하는 주파수, 및/또는 상기 프리필터의 주파수 응답에 관련되어, 원하는 특성에 대하여 가중 근사를 행함으로써 산출한다.
본 발명의 제7 관점은 샘플링 레이트 변환 장치를 포함하는 오디오 장치로서, 상기 샘플링 레이트 변환 장치는 샘플 신호 사이에 U-1의 영점을 삽입하여, 샘플링 주파수를 U배로 하는 업샘플러와, FIR 필터를 포함하고, 상기 업샘플러의 출력 신호에 대하여 소정의 컨벌루션 연산을 행하는 컨벌루션 연산부와, 상기 컨벌루션 연산부의 연산 결과에 대하여 2점의 샘플을 선출하고, 필요한 위치의 값을 선형 보간에 의해 구하는 선형 보간 블록을 구비하고, 상기 컨벌루션 연산부의 FIR 필터는 임펄스 응답이 유한 시간 길이로 나타나고, 임펄스 응답이 필터 계수로 되어 있고, 전달 함수 H(z)가 프리필터의 전달 함수 Z(z)에 관련되어 있는 FIR 필터로서, 상기 필터 계수가 통과시키고자 하는 주파수 점 및/또는 상기 프리필터의 주파수 응답에 관련되어, 원하는 특성에 대하여 가중 근사를 행함으로써 설정되어 있다.
본 발명의 제8 관점은 샘플링 레이트 변환 장치를 포함하는 오디오 장치로서, 상기 샘플링 레이트 변환 장치는 소정의 FIR 필터를 폴리페이즈 분해한 폴리페이즈 필터를 포함하고, 입력된 샘플 신호와 폴리페이즈로 분해된 폴리페이즈 필터와의 컨벌루션 연산을 행하는 복수개의 컨벌루션 연산부와, 대응하는 상기 컨벌루션 연산부의 출력 신호 사이에 U-1의 영점을 삽입하여, 샘플링 주파수를 U배로 하는 복수개의 업샘플러와, 상기 복수개의 업샘플러 출력 신호의 전파 시간을 조정하여 모든 신호를 가산한 신호를 생성하는 가산 수단과, 상기 가산 수단에 의한 신호에 대하여 2점의 샘플을 선출하고, 필요한 위치의 값을 선형 보간에 의해 구하는 선형 보간 블록을 구비하고, 상기 FIR 필터는 임펄스 응답이 유한 시간 길이로 나타나고, 임펄스 응답이 필터 계수로 되어 있고, 전달 함수 H(z)가 프리필터의 전달 함수 Z(z)에 관련되어 있는 FIR 필터로서, 상기 필터 계수가 통과시키고자 하는 주파수 점 및/또는 상기 프리필터의 주파수 응답에 관련되어, 원하는 특성에 대하여 가중 근사를 행함으로써 설정된 FIR 필터이다.
본 발명의 제9 관점은 샘플링 레이트 변환 장치를 포함하는 오디오 장치로서, 상기 샘플링 레이트 변환 장치는 소정의 FIR 필터를 폴리페이즈 분해한 상이한 필터 계수를 설정 가능한 폴리페이즈 필터를 포함하고, 입력된 샘플 신호와 선택된 계수의 폴리페이즈 필터와의 컨벌루션 연산을 행하는 컨벌루션 연산부와, 출력 샘플에 필요한 2점의 샘플을 선출하고, 대응하는 폴리페이즈 필터의 계수를 선택하는 셀렉터를 가지며, 상기 FIR 필터는 임펄스 응답이 유한 시간 길이로 나타나고, 임펄스 응답이 필터 계수로 되어 있고, 전달 함수 H(z)가 프리필터의 전달 함수 Z(z)에 관련되어 있는 FIR 필터로서, 상기 필터 계수가 통과시키고자 하는 주파수 점 및/또는 상기 프리필터의 주파수 응답에 관련되어, 원하는 특성에 대하여 가중 근사를 행함으로써 설정된 FIR 필터이다.
본 발명에 의하면, 예를 들면 FIR 필터가 설계된다. 예를 들면 초기 설정에 의해, 직선 위상 FIR 필터의 설정, 밴드의 설정, 프리필터 계수의 설정, 통과시키고자 하는 임의의 주파수 점의 입력, 초기 극치점의 설정이 행해진다.
다음에, 현재의 극치점과 통과시키고자 하는 주파수 점으로부터 진폭 특성을 보간하는 보간 다항식이 생성된다.
다음에, 생성된 보간 다항식으로부터 구해진 진폭 특성으로부터 새로운 극치점이 결정된다.
이들이 반복되어, 예를 들면 극값(極値)의 위치가 원하는 범위 내에 근사되었는지 여부가 판단된다.
그리고, 근사된 진폭 특성으로부터 필터 계수가 구해진다.
이와 같이, 계수가 설정되어 있는 FIR 필터는 가중 근사 오차가 등 리플이 되고, 또, 통과역의 이득이 일정값으로 유지된다.
또, 지정한 주파수 점을 통과할 수 있다.
그리고, 업샘플러에서, 샘플 신호 사이에 U-1의 영점을 삽입하여, 샘플링 주파수를 U배로 한다.
다음에, 상기와 같이 설계된 FIR 필터를 포함하는 컨벌루션 연산부에 의해, 샘플링 주파수가 U배로 된 신호에 대하여 소정의 컨벌루션 연산을 행한다.
다음에, 컨벌루션 연산부의 연산 결과에 대하여 2점의 샘플을 선출하고, 필요한 위치의 값을 선형 보간에 의해 구한다.
본 발명에 의하면, 컷오프 주파수가 엄격한 샘플링 레이트 변환이 가능하다.
또, 체스보드의 왜곡을 회피하는 것이 가능하다.
또, 임의의 프리필터를 고려할 수 있어, 임의의 주파수 점을 통과하는 것이 가능하다.
또, 연산량을 필요 최소한으로 억제하는 것이 가능하여, 처리 속도의 향상을 도모할 수 있다.
도 1은 FIR 필터의 트랜스버설형 회로 구성을 나타낸 도면이다.
도 2 (A)∼2 (C)는 종래 방법에 있어서의 체스보드 왜곡을 회피한 주파수 응답과 가중 근사 오차의 일례를 나타낸 도면이다.
도 3 (A)∼3 (C)는 종래 방법에서의 주파수 응답과 이득 1 부근의 확대도이다.
도 4는 일반적인 샘플링 레이트 변환 장치의 구성예를 나타낸 도면이다.
도 5는 본 발명에 관한 샘플링 레이트 변환 장치의 제1 실시예를 나타낸 구성도이다.
도 6은 본 실시예에 관한 선형 보간 블록의 선형 보간 처리를 개념적으로 나타낸 도면이다.
도 7은 본 실시예에 관한 선형 보간 블록의 선형 보간 처리에 의해 필요한 위치의 값을 구하는 처리를 개념적으로 나타낸 도면이다.
8 (A)∼8 (D)는 FIR 필터가 직선 위상을 가지는 4개의 경우의 임펄스 응답을 나타낸 도면이다.
도 9는 직선 위상 FIR 필터의 4개의 경우에 대한 Q(ejw)와 R을 나타낸 도면이다.
도 10은 가중 체비셰브(Chebychev) 근사의 예를 나타낸 도면이다.
도 11은 본 발명에 관한 프리필터의 주파수 응답을 고려한 리메즈 교환 알고리즘의 플로차트이다.
도 12 (A)∼12 (C)는 가중 근사 오차 E(ejw)의 새로운 극값의 결정법을 설명하기 위한 도면이다.
도 13 (A)∼13 (D)는 본 발명의 임의의 주파수 점을 지정했을 때의 주파수 응답과 그 확대도를 나타낸 도면이다.
도 14는 본 발명에 관한 샘플링 레이트 변환 장치의 제2 실시예를 나타낸 구성도이다.
도 15는 본 발명에 관한 샘플링 레이트 변환 장치의 제3 실시예를 나타낸 구성도이다.
도 16은 본 발명에 관한 샘플링 레이트 변환 장치의 제4 실시예를 나타낸 구성도이다.
도 17은 본 발명에 관한 샘플링 레이트 변환 장치의 제5 실시예를 개념적으로 나타낸 도면이다.
도 18은 도 17이 개념적으로 나타낸 샘플링 레이트 변환 장치를 보다 구체적으로 나타낸 도면이다.
도 19는 선형 보간 블록으로 사용하는 변수에 대하여 설명하기 위한 도면이다.
도 20 (A) 및 20 (B)는 Master Count를 구체적으로 설명하기 위한 도면이다.
도 21은 본 발명에 관한 샘플링 레이트 변환 장치의 제6 실시예를 개념적으로 나타낸 도면이다.
도 22는 도 21이 개념적으로 나타낸 샘플링 레이트 변환 장치를 보다 구체적으로 나타낸 도면이다.
도 23은 본 실시예에 관한 샘플링 레이트 변환 장치의 제1 실장법(實裝法)을 설명하기 위한 플로차트이다.
도 24는 본 실시예에 관한 샘플링 레이트 변환 장치의 제2 실장법을 설명하기 위한 플로차트이다.
도 25는 본 발명에 관한 샘플링 레이트 변환 장치를 채용한 오디오 장치의 구성예를 나타낸 블록도이다.
<도면의 주요 부분에 대한 부호의 설명>
1: 직선 위상 FIR 필터 2-1∼2-n-1: 지연기
3-1∼3-n: 승산기 4: 가산기
h(0)∼h(n-1): 필터 계수 TIN: 입력단자
TOUT: 출력 단자 100, 100A: 샘플링 레이트 변환 장치
101: 입력 단자 102: LPF
103: 업샘플러 104: 컨벌루션 연산부
105: 선형 보간 블록 106: 출력 단자
200, 200A∼200E: 샐플링 레이트 변환 장치 201: 입력 단자
202: LPF 203-1∼203-U: 컨벌루션 연산부
204-1∼204-U: 업샘플러 205-1∼205-U-1: 지연기
206-1∼206-U-1: 가산기 207: 다운샘플러
208: 출력 단자 209: LPF
210: 셀렉터 211: 입력 단자
212: FIR 필터 설계부 213: 제1 메모리
214: LPF의 컨벌루션 연산부 215: 제2 메모리
216: 입력 버퍼 217: 컨벌루션 연산부
218: 카운터 제어부 219: 선형 보간 연산부
220: 출력 단자 230: 셀렉터
231: 입력 단자 232: FIR 필터 설계부
233: 제1 메모리 234: 입력 버퍼
235: 컨벌루션 연산부 236: 카운터 제어부
237: 선형 보간 연산부 238: LPF의 컨벌루션 연산부
239: 제2 메모리 240: 출력 단자
300: 오디오 장치 301: 입력 단자
302: LR 분리 회로(DSB) 303: 샘플링 레이트 변환 장치(SRC)
304: 감쇠기(ATT) 305: 뮤트 회로(MUTE)
306: 출력 단자
이하, 본 발명의 바람직한 실시예를 첨부 도면과 관련지어 상세하게 설명한다. <제1 실시예>
도 5는 본 발명에 관한 샘플링 레이트 변환 장치의 제1 실시예를 나타낸 구성도이다.
도 5에서, U 및 D는 서로 순수한 정정수(正整數)이며, H(z)는 FIR 필터의 전달 함수를 나타내고 있다. 또, 상향 화살표는 각 신호 사이에 (U-1) 개의 영점을 삽입하는 업샘플러를 나타내고 있다.
또한, Fsi는 입력의 샘플링 주파수를, Fso는 출력의 샘플링 주파수를 각각 나타내고 있으며, 본 제1 실시예는 Fso<Fsi인 경우의 구성예를 나타내고 있다.
즉, 본 샘플링 레이트 변환 장치(100)는 도 5에 나타낸 바와 같이 입력 단자(101), 로패스 필터(LPF)(102), 업샘플러(103), 컨벌루션 연산부(104), 선형 보간 블록(linear)(105), 및 출력 단자(106)를 가지고 있다.
입력 단자(101)에는, 샘플링 주파수 Fsi의 샘플 신호 x(n)가 입력된다.
LPF(102)는 입력의 샘플링 주파수 Fsi가 출력의 샘플링 주파수 Fso가 높을 경우에는, 에일리어싱(aliasing) 성분이 발생하여 에일리어싱이 생기기 때문에, 입력 단자(101)로부터 입력된 샘플링 주파수 Fsi의 샘플 신호 x(n)로부터 에일리어싱의 발생을 방지(억제)하여, 업샘플러(103)에 출력한다.
업샘플러(103)는 입력 단자(101)로부터 입력되고, LPF(102)를 통한 샘플링 주파수 Fsi의 샘플 데이터 x(n)를 받아, U-1의 영점을 삽입(보간)하고, 샘플링 주파수 Fsi를 Up배로 올려(오버샘플링 하여), 샘플링 주파수 UEsi의 샘플 신호를 컨 벌루션 연산부(104)에 출력한다.
컨벌루션 연산부(104)는 후술하는 리메즈 교환 알고리즘에 따라 설계된 FIR 필터를 포함하고, 다음 식에 나타낸 컨벌루션 연산을 행하여(대역 제한을 행하여), 연산 결과를 다음 단의 선형 보간 블록(105)에 출력한다. 컨벌루션 연산부(104)는 컷오프 주파수가 1/Up의 저역 통과 필터(전달 함수 H(z))의 컨벌루션으로 값을 보간한다.
[수식 4]
Figure 112005055158913-PCT00004
여기에서, h(n)는 FtR 필터의 임펄스 응답이며, 컨벌루션의 출력(다운샘플러 전)은, 입력은 업샘플러로 영점이 삽입된 샘플이다.
선형 보간 블록(105)은 도 6 및 도 7에 나타낸 바와 같이, 샘플링 주파수 UFsi의 컨벌루션 연산부(104)의 출력 신호로부터 2점의 샘플을 선출하고, 다음 식과 같이, 필요한 위치의 값을 선형 보간에 의해 구하고(도 7), 샘플 신호 y(m)로서 출력 단자(106)로부터 출력한다.
[수식 5]
y(m)=α×In A+β×In B
β=1-α … (5)
이하에, 컨벌루션 연산부(104)의 FIR 필터의 설계 방법에 대하여 상세히 설명한다.
본 실시예에 관한 직선 위상 FIR 필터는 등가적으로는, 예를 들면 도 1에 나타낸 바와 같은 트랜스버설형 회로 구성을 취할 수 있다.
단, 필터 계수 h(n)는 이하에 상세히 설명하는 바와 같이 리메즈 교환(Remez Exchange) 알고리즘을 확장하여, 통과시키고자 하는 주파수 점을 지정할 수 있고, 또한 프리필터의 주파수 응답을 고려한 후 원하는 진폭 특성을 체비셰브 근사하고, 근사된 진폭 특성으로부터 구해진다.
이하, 본 발명에 관한 직선 위상 FIR 필터의 계수 설정의 구체적인 방법에 대하여, 도면과 관련지어 순서를 따라 설명한다.
식 (6)과 같이, N 탭의 직선 위상 FIR 필터의 전달 함수 H(z)는 프리필터의 전달 함수 Z(z)와 이퀄라이저의 전달 함수 K(z)의 적(積)으로 성립되는 필터이다.
[수식 6]
H(z)=Z(z)ㆍK(z) … (6)
여기에서, 프리필터와 이퀄라이저는 각각 U 탭, N-(U-1) 탭의 직선 위상 FIR 필터이며, 프리필터의 전달 함수는 미리 주어져 있는 것으로 한다.
또, 주파수 영역에서 Np 개의 임의의 주파수 점을 통과시킨다. 따라서, 여기에서의 전달 함수 H(z)의 필터 설계란, 지정한 임의의 주파수 점을 통과하고, 또한 진폭 특성 H(ejw)를 원하는 진폭 특성 D(ejw)에 접근하도록, N-(U-1) 탭의 이퀄라이저의 전달 함수 K(z)를 결정하는 것이다.
전달 함수 K(z)의 이퀄라이저에 할당되는 탭수를 L=N-(U-1)로 둔다.
직선 위상 FIR 필터의 전달 함수 K(z)는 도 8 (A)∼8 (D)에 나타낸 바와 같이 직선 위상을 가지기 위해 4개의 경우로 분류된다.
구체적으로는 도 8 (A)에 나타낸 홀수 탭, 짝수 대칭의 경우 1, 도 8 (B)에 나타낸 짝수 탭, 짝수 대칭의 경우 2, 도 8 (C)에 나타낸 홀수 탭, 홀수 대칭의 경우 3, 및 도 8 (D)에 나타낸 짝수 탭, 홀수 대칭의 경우 4인 4개 경우로 분류된다.
그리고, 그 진폭 특성 함수 K(ejw)를 경우 1은 그대로 하고, 경우 2∼4를 다음과 같이 재기록한다.
[수식 7]
Figure 112005055158913-PCT00005
즉, 진폭 특성 함수 K(ejw)는 도 9에 나타낸 고정 파라미터의 함수 Q(ejw)와 설계 파라미터를 포함하는 여현(餘弦) 급수(級數) P(ejw)와의 적으로 표현된다. 이후, 각 식(7-1)∼(7-4)의 합의 상한을 R-1+2×Np로 나타내기로 한다. 즉, R은 도 9와 같이 계산된다. 또, a(n);_b(n);_c(n);_d(n)를 p(n)로 총칭한다.
원하는 진폭 특성을 D(ejw)로 하고, 각 주파수에 대한 중량감을 W(ejw)로 할 때, 가중 근사 오차는 다음과 같이 정의된다.
[수식 8]
Figure 112005055158913-PCT00006
[수식 9]
Figure 112005055158913-PCT00007
식 (8)에 식 (9)를 대입하면 다음과 같이 된다.
[수식 10]
Figure 112005055158913-PCT00008
단, ^W(ejw), ^D(ejw)는 하기와 같은 것으로 한다.
[수식 11]
Figure 112005055158913-PCT00009
[수식 12]
Figure 112005055158913-PCT00010
식 (10)은 경우 1∼경우 4인 4개의 경우의 직선 위상 FIR 필터의 가중 근사 오차를 나타내고 있다.
가중 체비셰브 근사 문제는 식 (8)에서 지정 주파수 대역 내에서의 ｜E(ejw)｜의 최대값을 최소로 하는 식 (7-1)∼(7-4)의 a(n);_b(n);_c(n);_d(n)를 결정하는 것이다.
이하, 구체예에 관련지어 설명한다.
여기에서는, 하기 및 도 10에 나타낸 바와 같이, 진폭 특성 D(ejw)를 정의한다.
[수식 13]
Figure 112005055158913-PCT00011
단, R이 주어지면, δ1, δ2의 값은 임의로 지정할 수 없지만, 그 비율을 지 정할 수 있다.
W(ejw)는 통과역에서는 일정값 W1, 저지역에서는 W2로 하고, W1 δ1=W2 δ2가 성립되도록 선택한다. 예를 들면, W1=1, W2=δ1/δ2로 선택한다. 이 때, 다음의 교체 정리(定理)가 성립된다.
<정리>
(R-1) 다음의 여현 급수 P(ejw)가 w의 구간(0, π)에서 목적 특성에 대한 최선 가중 체비셰브 근사이기 위한 필요 충분 조건은
(1) E(ejw)는 구간 (0, π)에서 적어도 (R+1) 회, 극값을 취할 것. 그 때의 극값을 취하는 주파수를 w0<w1<w2<ㆍㆍ<wR-1<wR로 한다.
(2) 인접하는 극값의 부호는 상이하고, 또한 모든 극값의 절대값은 동일할 것. 즉, 다음의 조건을 만족시킨다.
[수식 14]
Figure 112005055158913-PCT00012
따라서, ｜E(ejwi)｜는 구간 내에서의 ｜E(ejw)｜의 최대값과 동일하다.
최선인 체비셰브 근사를 얻는 방법에 교체 정리에 따른 리메즈 교환 알고리즘(Remez Exchange Algorithm)이 있다(Rabiner, L.R., McClellan, J.H. and Parks, T.W.: "FIR Digital Filter Design Techniques Using Weighted Chebyshev Approximation", Proc. IEEE, Vol 63, April, pp. 595-610, 1975 참조).
리메즈 교환 알고리즘은 주파수 영역에서 원하는 진폭 특성을 체비셰브 근사하고, 근사된 진폭 특성으로부터 직선 위상 FIR 필터의 계수를 구하는 것이다.
도 11은 본 발명에 관한 임의의 주파수 점을 통과하고, 또한 프리필터의 주파수 응답을 고려한 리메즈 교환 알고리즘의 플로차트이다.
구체적인 프리필터의 주파수 응답을 고려한 리메즈 교환 알고리즘은 다음과 같이 된다.
<stepO>
도 11에 나타낸 바와 같이, 먼저, 초기 설정을 행한다(F101). 이 초기 설정에서는, 직선 위상 FIR 필터의 설정, 밴드의 설정, 프리필터의 계수 설정, 통과시키고자 하는 임의의 주파수 점의 입력, 초기 극치점의 설정을 행한다.
구체적으로 설정하는 항목은 이하와 같다.
·탭수,
·직선 위상 FIR 필터는 짝수 대칭 또는 홀수 대칭,
ㆍ밴드의 수,
·각 밴드 양단의 주파수,
ㆍ각 밴드의 원하는 진폭값,
ㆍ각 밴드에 대한 가중,
ㆍ프리필터의 계수,
·통과시키고자 하는 점의 주파수와 진폭값(WR +1, D(ejwR +1), i=1, ㆍㆍ, Np),
·근사 대역에서 극값으로 되는 주파수(W(0)=Wk (0)(k=0, ㆍㆍ, R)
단, 우견(右肩) 문자(i)는 반복의 회수를 나타내고 있다.
<step1>
다음에, 현재의 극치점으로부터 진폭 특성을 보간하는 라그랑주(Lagrange) 보간 다항식을 생성한다(F102).
상기 식 (8)에서 나타낸 체비셰브 근사의 목적 함수가 최소로 되는 필요 충분 조건은 교체 정리에 의해 나타나 있다. 그래서, 교체 정리를 기초로 하여, 각 주파수 점에서 원하는 진폭 특성으로부터의 가중 근사 오차 δ(i)가 동일하게 부호가 교체되도록, 다음 식의 파라미터 p(n)를 구한다.
[수식 15]
Figure 112005055158913-PCT00013
즉, 주파수 점 W(i)=Wk (i)(k=0,ㆍㆍ, R)에 있어서의 식 (9)의 가중 근사 오차가 다음 식을 만족시킨다.
[수식 16]
Figure 112005055158913-PCT00014
이하, 간략화를 위해 우견 문자(i)는 생략한다. 식 (16)을 변형하면 다음과 같이 된다.
[수식 17]
Figure 112005055158913-PCT00015
그리고, 식 (17)에 제약으로서 주파수 영역에서 통과시키고자 하는 점의 등식(等式)이 더해진다.
[수식 18]
Figure 112005055158913-PCT00016
식 (17)과 식 (18)을 행렬 표현하면, 다음과 같이 된다.
[수식 19]
Figure 112005055158913-PCT00017
그러나, 이 식을 푸는 것은 매우 계산량이 많기 때문에, 먼저 δ를 해석적으로 구한다.
[수식 20]
Figure 112005055158913-PCT00018
[수식 21]
Figure 112005055158913-PCT00019
[수식 22]
Figure 112005055158913-PCT00020
α는 행렬 F의 k 행 (R+1) 열 요소의 여인자(余因子)(cofactor)이다. 단, ^W(ejw), ^D(ejw)는 각각 식 (11), 식 (12)를 사용한다.
다음에 이 δ를 사용하여 다음 식과 같이 둔다.
[수식 23]
Figure 112005055158913-PCT00021
[수식 24]
Figure 112005055158913-PCT00022
극치점 이외의 주파수의 진폭 특성을 구하기 위해, 극치점과 통과시키고자 하는 주파수 점을 사용하여 보간하는 보간 다항식으로서, 이번에는 라그랑주 보간 다항식을 사용하는 것으로 한다. 즉, P(ejw)는 라그랑주 보간 다항식을 사용하여, wk(k=0, ㆍㆍ, R+Np)
로 값 Ck를 취하는 보간을 함으로써 계산된다.
[수식 25]
Figure 112005055158913-PCT00023
[수식 26]
Figure 112005055158913-PCT00024
[수식 27]
Figure 112005055158913-PCT00025
이 결과는 식 (19)를 푼 것에 상당한다.
<step2>
보간 다항식으로부터 구해진 진폭 특성으로부터 새로운 극치점을 구하는 것과(F103), 최적 근사가 얻어졌는지 여부를 반복하여 판단한다(F104).
상기한 step1 결과의 각 극치점 wk는 반드시 가중 오차 함수 E(ejw)의 극값으로 되어 있지 않고, ｜E(ejw)｜>δ(i)로 되는 점이 존재하는 것이 있다. 그래서 새로운 극치점 w(i+1)를 전점(全点) 동시 교체법으로부터 결정한다.
<전점 동시 교체법>:
다음 식에 따라, 보간에 사용한 극치점으로부터 계산되는 가중 근사 오차의 극값을 근사 대역 전체에 걸쳐 찾아 구하고, 그것을 새로운 극치점 w(i+1)=wk (i+1)(k=0, 1, ㆍㆍ, R)로 하고, step1의 처리로 되돌아간다.
[수식 28]
Figure 112005055158913-PCT00026
극값의 위치가 변화하지 않게 되었을 때 최적 근사가 얻어진 것으로 한다. 이것이 반복의 종료 조건이며, 다음의 step3의 처리로 진행된다.
도 12 (A)∼12 (C)는 전점 교체법의 개념도이다.
간단하게 설명하면, 도 12 (A)∼12 (C) 중 검은 원이 보간에 사용한 극치점을 나타내고, 이 극치점으로부터 구한 가중 근사 오차 E(ejw)가 실선에 상당한다.
도 12 (A)에 나타낸 바와 같이, 검은 원의 극치점에서의 가중 근사 오차의 값은 하얀 원으로 되지만, 실제의 극값은 사각으로 나타내는 주파수이다. 그래서, 사각으로 나타내는 주파수를 새로운 극치점으로 하고, step1의 처리로 되돌아간다.
또, 도 12 (B)에 나타낸 바와 같이, 보간에 사용한 극치점과 실제의 극값의 주파수가 어긋나 있으므로, 사각에 나타내는 주파수를 새로운 극치점으로 하고, step1의 처리로 되돌아간다.
그리고, 도 12 (C)에 나타낸 바와 같이, 보간에 사용한 극치점과 실제의 가중 근사 오차의 극치점(하얀 원)이 동일하게 되었을 때, 반복은 종료된다.
<step3>
근사된 진폭 특성으로부터 직선 위상 FIR 필터의 계수를 구한다(F105).
최적 근사 함수 P(ejw)로부터 N 탭의 임펄스 응답 h(n)를 구할 때, p(n)로부터 구하는 대신에, 다음 식으로부터 구한다.
[수식 29]
Figure 112005055158913-PCT00027
[수식 30]
Figure 112005055158913-PCT00028
[수식 31]
Figure 112005055158913-PCT00029
[수식 32]
Figure 112005055158913-PCT00030
[수식 33]
Figure 112005055158913-PCT00031
또, L=N-(U-1) 탭의 이퀄라이저의 임펄스 응답 k(n)를 구할 때는 다음 식으로부터 계산한다.
[수식 34]
Figure 112005055158913-PCT00032
[수식 35]
Figure 112005055158913-PCT00033
[수식 36]
Figure 112005055158913-PCT00034
[수식 37]
Figure 112005055158913-PCT00035
[수식 38]
Figure 112005055158913-PCT00036
만약, 프리필터가 다음 식에서 나타낸 바와 같이 전달 함수 Z(z)가 1일 때는 임의의 주파수 점을 통과하는 리메즈 교환 알고리즘과 동일하다.
[수식 39]
Z(z)=1 … (39)
또, 만약, 프리필터가 통과시키고자 하는 임의의 주파수 점이 없는 경우 Np=0일 때는, 프리필터의 주파수 응답을 고려한 리메즈 교환 알고리즘과 동일하다.
또한, 만약, 프리필터가 다음 식에 나타낸 바와 같이 전달 함수 Z(z)가 1이며, 또한 통과시키고자 하는 임의의 주파수 점이 없는 경우 Np=0일 때는 통상의 리메즈 교환 알고리즘과 동일하다.
[수식 40]
Z(z)=1 … (40)
도 13 (A)∼13 (D)는 이하의 사양에 대하여, 임의의 주파수 점을 통과하고, 또한 프리필터의 주파수 응답을 고려할 수 있도록 확장한 리메즈 교환 알고리즘으로 설계된 저역 통과 필터의 주파수 응답을 나타낸 도면이다.
그리고, 이후의 설명에서는, 체스보드 왜곡을 회피하기 위한 영점을 프리필터로 취급하기로 한다.
프리필터의 주파수 응답은 다음과 같이 표현된다.
[수식 41]
Figure 112005055158913-PCT00037
이하에, 사양을 나타낸다.
<직선 위상 FIR 필터>
·24 탭
·짝수 대칭
·식 (2)의 프리필터 U=3(직류 이득이 U로 되도록 조절함)
<설계 방법>
·임의의 주파수 점을 통과하고, 또한 프리필터의 주파수 응답을 고려한 리메즈 교환 알고리즘으로 설계했다.
Figure 112005055158913-PCT00038
Figure 112005055158913-PCT00039
도 13 (A)는 데시벨로 표시한 주파수 응답을 나타낸 도면, 도 13 (B)는 그대로의 값으로 표시한 주파수 응답을 나타낸 도면, 도 13 (C)는 이득 3 부근을 확대한 도면, 도 13 (D)는 이득 0 부근을 확대한 도면이다.
도 13 (A)∼13 (D) 중, 점선은 프리필터의 주파수 특성(Pre-filter) 및 이퀄라이저의 주파수 특성(Equalizer)을 나타내고, 실(實)곡선은 최종적으로 얻어진 주파수 특성(Proposed H(z)), 및 세로 실선은 체스보드 왜곡을 회피하기 위해 H(z)=0으로 되지 않으면 안되는 주파수(Zero Point), 및 검은 원은 밴드의 구획을 나타내고 있다.
도 13 (A)로부터 통과역의 이득이 일정값을 유지하고 있어, 체스보드 왜곡을 회피하는 영점을 통과하고 있는 것을 확인할 수 있다.
또, 도 13 (C)로부터 지정한 주파수 점을 통과하고 있는 것을 확인할 수 있다.
또한, 도 13 (C), 13 (D)로부터, 등 리플을 유지하고 있는 것을 확인할 수 있다.
즉, 임의의 주파수 점을 통과하고, 또한 프리필터의 주파수 응답을 고려할 수 있도록 확장한 리메즈 교환 알고리즘으로 설계된 저역 통과 필터는 양호한 주파수 응답 특성을 얻을 수 있다.
다음에, 상기 구성을 가지는 샘플링 레이트 변환 장치의 동작을 설명한다.
입력 단자(101)로부터 입력된 샘플링 주파수 Fs의 샘플 데이터 x(n)가 LPF(102)에 입력된다.
LPF(102)에서는, 입력 단자(101)로부터 입력된 샘플링 주파수 Fsi의 샘플 신호 x(n)로부터 에일리어싱의 발생이 방지(억제)되어, 업샘플러(103)에 출력된다.
업샘플러(103)에서는, 각 신호 사이에 (U-1) 개의 영점이 삽입되어, 샘플링 주파수 Fsi가 U배로 올라가고, 샘플링 주파수 UFsi의 샘플 신호가 컨벌루션 연산부(104)에 출력된다.
컨벌루션 연산부 104에서는, 식 (3)에 따른 컨벌루션 연산이 행해져, 샘플 신호의 대역 제한이 행해지고, 다음 단의 선형 보간 블록(105)에 공급된다.
이 때, 컨벌루션의 출력(다운샘플러 전()은, 입력은 업샘플러에서 영점이 삽입된 샘플이다.
그리고, 선형 보간 블록(105)에서, 샘플링 주파수 UFsi의 컨벌루션 연산부(104)의 출력 신호로부터 2점의 샘플이 선출된다. 그리고, 필요한 위치의 값이 선형 보간에 의해 구해진다.
이에 따라, 샘플링 주파수 Fso의 샘플 신호 y(m)가 출력 단자(106)로부터 출력된다.
이상의 기능을 가지는 샘플링 레이트 변환 장치(100)에서, 컨벌루션 연산부(104)의 FIR 필터는 임펄스 응답이 필터 계수로 되어 있고, 전달 함수 H(z)가 프리필터의 전달 함수 Z(z) 및 이퀄라이저의 전달 함수 K(z)에 관련되고, 통과시키고자 하는 주파수 점 및 프리필터의 주파수 응답에 관련되어 있는 직선 위상 FIR 필터이며, 필터 계수가 통과시키고자 하는 주파수 점 및 프리필터의 주파수 응답에 관련지어, 임의의 주파수 점을 통과하고, 또한 프리필터의 주파수 응답을 고려한 리메즈 교환(Remez Exchange) 알고리즘을 사용하여 원하는 특성에 대하여 가중 근사를 행함으로써 얻어진 이퀄라이저의 진폭 특성에 따라 설정되어 있기 때문에, 본 샘플링 레이트 변환 장치는 이하의 이점을 가진다.
즉, 체스보드 왜곡을 회피하는 것이 가능하다. 또, 임의의 프리필터를 고려할 수 있어, 임의의 주파수 점을 통과하는 것이 가능하다.
또, 각 신호 사이에 (U-1) 개의 영점을 삽입하여, 샘플링 주파수 Fsi를 U배로 올리는 업샘플러(103)와, 컷오프 주파수가 1/Up의 저역 통과 필터(전달 함수 H(z))의 컨벌루션으로 값을 보간하는 컨벌루션 연산부(104)와, 샘플링 주파수 UFsi의 컨벌루션 연산부(104)의 출력 신호로부터 2점의 샘플을 선출하고, 필요한 위치의 값을 선형 보간에 의해 구하는 선형 보간 블록(105)을 형성했으므로, 표 3에 나타낸 바와 같이, 컷오프 주파수가 엄격한 샘플링 레이트 변환이 가능해지는 이점이 있다.
표 3에 본 실시예에 관한 샘플링 레이트 변환 장치가 서포트하는 주파수대를 나타낸다.
Figure 112005055158913-PCT00040
표 3에서, 입력의 샘플링 주파수 Fsi가 8kHz, 11.025kHz, 12kHz, 22.05kHz, 24kHz, 32kHz, 44.1kHz, 48kHz, 96kHz이며, 출력의 샘플링 주파수 Fso가 8kHz, 11.025kHz, 12kHz, 22.05kHz, 24kHz, 32kHz, 44.1kHz, 48kHz이다.
표 3에서, 「△」의 부분은 일반적인 멀티레이트 신호 처리에 따른 샘플링 레이트 변환 장치에서 실현할 수 있는 주파수이다. 일반적으로, 멀티레이트 신호 처리에 따른 것의 쪽이 감쇠량의 특성이 양호하고, 통과역 등의 제어가 용이하지만, 본 실시예에 관한 샘플링 레이트 변환 장치에서도 실현은 가능하다.
또, 본 제1 실시예에 의하면, 입력 단자(101)와 업샘플러(103) 사이에 LPF(102)를 설치하였으므로, 입력의 샘플링 주파수 Fsi가 출력의 샘플링 주파수 Fso가 높을 경우에, 에일리어싱 성분이 발생하여 에일리어싱이 생기는 것을 억제할 수 있다.
<제2 실시예>
도 14는 본 발명에 관한 샘플링 레이트 변환 장치의 제2 실시예를 나타낸 구성도이다.
본 제2 실시예가 전술한 제1 실시예와 상이한 점은 LPF(102)를 입력 단자(1O1)와 업샘플러(103) 사이에 설치하는 대신에, LPF(107)를 선형 보간 블록(105)과 출력 단자(106) 사이에 설치하고, 입력의 샘플링 주파수 Fsi가 출력의 샘플링 주파수 Fso가 낮을 경우에, 이미징 성분이 발생하여, 오리지널에 없는 주파수 성분의 발생을 방지(억제)하도록 구성한 것에 있다.
그 밖의 구성은 전술한 제1 실시예와 동일하다.
제2 실시예에 의하면, 오리지널에 없는 주파수 성분의 발생을 방지(억제)할 수 있고, 또한 제1 실시예와 동일하게 체스보드 왜곡을 회피하는 것이 가능하며, 또, 임의의 프리필터를 고려할 수 있어, 임의의 주파수 점을 통과하는 것이 가능하며, 컷오프 주파수가 엄격한 샘플링 레이트 변환이 가능해지는 이점이 있다.
그리고, LPF(102)를 입력 단자(101)와 업샘플러(103) 사이에 설치하고, LPF(107)를 선형 보간 블록(105)과 출력 단자(106) 사이에 설치하는 것도 가능하다.
<제3 실시예>
도 15는 본 발명에 관한 샘플링 레이트 변환 장치의 제3 실시예를 나타낸 구성도이다.
그리고, 도 15에서, U 및 D는 서로 순수한 정정수이며, R(z)은 폴리페이즈 필터의 전달 함수를 나타내고 있다. 또, 상향 화살표는 각 신호 사이에 (U-1) 개의 영점을 삽입하는 업샘플러를 나타내고 있다.
본 제3 실시예가 전술한 제1 실시예와 상이한 점은 FIR 필터를 U 개로 이른바 폴리페이즈 분해하여 폴리페이즈 구성을 취하도록 한 것에 있다.
여기에서, 먼저 폴리페이즈 분해에 대하여 설명한다.
<폴리페이즈 분해>
샘플링 레이트 변환 장치는 (N-1) 다음의 FIR 필터(전달 함수 H(z))를 사용하여 대역 제한하고, 영점 부분의 샘플을 보간한다.
[수식 42]
Figure 112005055158913-PCT00041
이 FIR 필터의 컷오프 주파수 ωc는 다음과 같이 된다.
[수식 43]
Figure 112005055158913-PCT00042
도 5의 구성은 폴리페이즈 구성에 의해 도 15와 같이 등가 표현할 수 있다. 식 (42)의 필터의 전달 함수 H(z)와 폴리페이즈 필터의 전달 함수 R(z)은 다음과 같은 관계로 표현된다.
[수식 44]
Figure 112005055158913-PCT00043
[수식 45]
Figure 112005055158913-PCT00044
단, N은 U의 정수배로 하거나, 또는 NU 탭에 부족한 경우에는, 0의 계수가 존재하는 것으로 하여 계산한다.
도 15에서 나타나는 인터폴레이터의 입출력 관계는 폴리페이즈 필터 Ri(z)의 임펄스 응답을 ri(n)로 나타내면 컨벌루션과 업샘플러의 처리에 의해 다음과 같이 된다.
[수식 46]
Figure 112005055158913-PCT00045
단, k는 정수이며, xi(m)는 다음과 같이 된다.
[수식 47]
Figure 112005055158913-PCT00046
본 제3 실시예에 관한 샘플링 레이트 변환 장치(200)는 도 15에 나타낸 바와 같이 입력 단자(201), LPF(202), 컨벌루션 연산부(203-1∼203-U), 업샘플러(204-1∼204-U), 지연기(205-1∼205-U-1), 가산기(206-1∼206-U-1), 선형 보간 블록(207), 및 출력 단자(208)를 가진다.
이들 구성 요소 중, 지연기(205-1∼205-U-1), 및 가산기(206-1∼206-U-1)에 의해 가산 수단이 구성된다.
입력 단자(201)에는, 샘플링 주파수 Fs의 샘플 신호 x(n)가 입력된다.
LPF(202)는 입력의 샘플링 주파수 Fsi가 출력의 샘플링 주파수 Fso가 높을 경우에는, 에일리어싱 성분이 발생하여 에일리어싱이 생기기 때문에, 입력 단자(201)로부터 입력된 샘플링 주파수 Fsi의 샘플 신호 x(n)로부터 에일리어싱의 발생을 방지(억제)하여, 컨벌루션 연산부(203-1∼203-U)에 출력한다.
컨벌루션 연산부(203-1∼203-U)는 각각 전술한 리메즈 교환 알고리즘에 따라 설계된 FIR 필터를 폴리페이즈 분해한 폴리페이즈 필터를 포함하고, 입력된 샘플 신호와 폴리페이즈 필터와의 컨벌루션 연산을 상기 식 (47)에 따라 행하고, 연산 결과를 다음 단의 업샘플러(204-1∼204-U)에 출력한다.
업샘플러(204-1∼204-U)는 컨벌루션 연산부(203-1∼203-U)의 출력 샘풀 신호를 받아, 각각 (U-1) 개의 영점을 삽입하고, 샘플링 주파수 Fsi를 U배로 올려, 샘플링 주파수 UFsi의 샘플 신호를 출력한다.
지연기(205-1)는 업샘플러(2O4-1)에 의한 샘플링 주파수 UFs의 샘플 신호를 소정의 시간 지연시켜 가산기(206-1)에 출력한다.
또, 지연기(205-2∼205-U-1)는 각각 가산기(206-1∼206-U-2)의 출력 신호를 소정의 시간 지연시켜 가산기(206-2∼206-U-1)에 출력한다.
가산기(206-1)는 업샘플러(204-2)에 의한 샘플링 주파수 UFsi의 샘플 신호와 지연기(205-1)에 의해 지연된 샘플 신호를 가산하여 지연기(205-2)에 출력한다.
가산기(206-2)는 업샘플러(204-3)에 의한 샘플링 주파수 UFsi의 샘플 신호와 지연기(205-2)에 의해 지연된 샘플 신호를 가산하여 지연기(205-3)에 출력한다.
동일하게 하여, 가산기(206-U-1)는 업샘플러(204-U)에 의한 샘플링 주파수 UFsi의 샘플 신호와 지연기(205-U-1)에 의해 지연된 샘플 신호를 가산하여 선형 보간 블록(207)에 출력한다.
선형 보간 블록(207)은 가산기(206-U-1)의 출력 신호, 즉, 각 업샘플러(204-1∼204-U-1)에 의해 샘플링 주파수가 U배로 된 샘플 신호를 가산한 신호로부터 2점의 샘플을 선출하고, 상기 식 (5)와 같이, 필요한 위치의 값을 선형 보간에 의해 구해(도 7), 샘플 신호 y(m)로서 출력 단자(208)로부터 출력한다.
샘플링 레이트 변환 장치(200)에서는, 입력 단자(201)로부터 입력된 주파수 Fs의 샘플 신호 x(n)가 LPF(202)에서, 에일리어싱의 발생이 방지(억제)된 후, 폴리페이즈 필터를 포함하는 컨벌루션 연산부(203-1∼202-U)에 병렬적으로 입력된다.
각 컨벌루션 연산부(203-1∼203-U)에서, 입력된 샘플 신호와 폴리페이즈 필터와의 컨벌루션 연산이 행해지고, 연산 결과가 다음 단의 업샘플러(204-1∼204-U)에 공급된다.
업샘플러(204-1∼204-U)에서는, 컨벌루션 연산부(203-1∼203-U)의 출력 샘플 신호 사이에 (U-1) 개의 영점이 삽입되고, 샘플링 주파수 Fsi가 U배로 올려져, 샘플링 주파수 UFsi의 샘플 신호가 출력된다.
업샘플러(204-1∼204-U)에 출력 신호는 지연기(205-1∼205-U-1) 및 가산기(206-1∼206-U-1)에 의해 지연되고, 또한 누적적으로 가산되어, 선형 보간 블록(207)에 공급된다.
그리고, 선형 보간 블록(207)에서, 샘플링 주파수 UFsi의 가산기(206-U-1)의 출력 신호로부터 2점의 샘플이 선출된다. 그리고, 필요한 위치의 값이 선형 보간에 의해 구해진다.
이에 따라, 샘플링 주파수 주파수 Fso의 샘플 신호 y(m)가 출력 단자(208)로부터 출력된다.
본 제3 실시예에 의하면, 전술한 제1 실시예의 효과에 더하여, 연산량을 필요 최소한으로 억제하는 것이 가능하며, 처리 속도의 향상을 도모할 수 있는 이점이 있다.
<제4 실시예>
도 16은 본 발명에 관한 샘플링 레이트 변환 장치의 제4 실시예를 나타낸 구성도이다.
본 제4 실시예가 전술한 제3 실시예와 상이한 점은 LPF(202)를 입력 단자(2O1)와 컨벌루션 연산부(203-1∼203-U) 사이에 설치하는 대신에, LPF(209)를 선형 보간 블록(207)과 출력 단자(208) 사이에 설치하여, 입력의 샘플링 주파수 Fsi가 출력의 샘플링 주파수 Fso가 낮을 경우에, 이미징 성분이 발생하여, 오리지널에 없는 주파수 성분의 발생을 방지(억제)하도록 구성한 것에 있다.
그 밖의 구성은 전술한 제3 실시예와 동일하다.
제4 실시예에 의하면, 전술한 제2 실시예의 효과에 더하여, 연산량을 필요 최소한으로 억제하는 것이 가능하며, 처리 속도의 향상을 도모할 수 있는 이점이 있다.
그리고, LPF(202)를 입력 단자(201)와 컨벌루션 연산부(203-1∼203-U) 사이에 설치하고, LPF(209)를 선형 보간 블록(207)과 출력 단자(208) 사이에 설치하는 것도 가능하다.
<제5 실시예>
도 17은 본 발명에 관한 샘플링 레이트 변환 장치의 제5 실시예를 개념적으로 나타낸 도면이다.
본 제5 실시예가 전술한 제3 실시예와 상이한 점은 선형 보간 블록에서는, 선형 보간에 필요한 샘플의 위치를 특정할 수 있으므로, 선형 보간 블록을 셀렉터(210)라고 판단하고, 셀렉터(210)에 의해 출력되는 샘플에 대응하는 폴리페이즈 필터 계수 세트를 선택하여, 상기 식 (47)에 따른 폴리페이즈의 컨벌루션 계산을 행하도록 구성한 것에 있다.
이와 같이, 선형 보간 블록을 셀렉터(210)라고 판단하고, 출력되는 샘플에 대응하는 폴리페이즈 필터를 선택하여, 식 (47)의 폴리페이즈의 컨벌루션 계산만을 행하면 된다.
이렇게 함으로써, 불필요한 계산을 할 필요가 없어진다.
이 경우의 샘플링 레이트 변환 장치(200B)의 구성은, 기본적으로는, 도 17에 나타낸 바와 같이, 샘플링 주파수 Fs의 샘플 신호 x(n)가 입력되는 입력 단자(201), 입력의 샘플링 주파수 Fsi가 출력의 샘플링 주파수 Fso가 높을 경우에, 에일리어싱 성분이 발생하여 에일리어싱이 생기는 것을 억제하는 LPF(202), 입력된 샘플과 폴리페이즈로 분해된 폴리페이즈 필터와의 컨벌루션 계산(식 (47))을 행하는 컨벌루션 연산부(203)(-1∼-n), 출력 샘플에 대응하는 폴리페이즈 필터를 선택하기 위한 셀렉터(210), 및 원하는 샘플링 주파수로 변환된 샘플 신호 y(m)을 출력하기 위한 출력 단자(208)를 가진다.
도 18은 도 17이 개념적으로 나타낸 샘플링 레이트 변환 장치(20OB)를 보다 구체적으로 나타낸 도면이다.
이 샘플링 레이트 변환 장치(200C)는 도 18에 나타낸 바와 같이 샘플링 주파수 Fs의 샘플 신호 x(n)가 입력되는 입력 단자(211)와, 전술한 도 11의 알고리즘에 따라 계수가 설정된 FIR 필터 설계부(212)와, FIR 필터 설계부(212)에 의한 폴리페이즈 필터의 계수 세트를 기억하는 제1 메모리(213)와, 입력의 샘플링 주파수 Fsi가 출력의 샘플링 주파수 Fso가 높을 경우에, 에일리어싱 성분이 발생하여 에일리어싱이 생기는 것을 억제하는 LPF의 컨벌루션 연산을 행하는 컨벌루션 연산부(214)와, LPF 계수를 기억하는 제2 메모리(215)와, 컨벌루션 연산부(214)의 입력 데이터를 저장해 두는 입력 버퍼(216)와, 입력 버퍼(216)에 저장된 입력 데이터와 제1 계수 메모리(212)로부터 판독된 계수에 따라, 입력 데이터와 폴리페이즈로 분해된 폴리페이즈 필터와의 컨벌루션 연산을 행하는 컨벌루션 연산부(217)와, 출력 샘플에 필요한 2점의 샘플을 선출하고, 대응하는 폴리페이즈 필터를 선택하기 위한 역할과 선형 보간의 계수를 구하는 카운터 제어부(218)와, 카운터 제어부(218)에 의한 선형 보간의 계수에 따라 컨벌루션 연산부(217)의 출력으로부터 필요한 위치의 값을 구하는 선형 보간 연산부(219)와, 원하는 샘플링 주파수로 변환된 샘플 신호를 출력하기 위한 출력 단자(220)를 가지고 있다.
카운터 제어부(218)는 선형 보간 블록에 포함되고, 변수 마스터 카운터(MaterCounter)를 가지고 있다.
도 19는 선형 보간 블록에서 사용하는 변수에 대하여 설명하기 위한 도면이다.
도 19에 나타낸 바와 같이, 선형 보간 블록은 변수로서 선형 보간의 동작을 결정하는 MaterCounter인 MasterCount, MaterCounter에 가산하는 소수점 이하의 Counter인 Count1000, MaterCounter에 가산하는 정수부의 가산값, 및 Count1000에 가산하는 소수점 이하 에러의 가산값인 CountAmari를 포함한다.
도 20 (A), 20 (B)는 MasterCount를 구체적으로 설명하기 위한 도면이다.
MasterCount는 도 20 (A), 20 (B)에 나타낸 바와 같이, 적어도 26비트로 이루어지며 0비트∼15비트까지의 16비트가 선형 보간의 계수 α를 나타내고, 16비트에서 22비트까지의 7비트가 폴리페이즈 계수 세트의 번호를 나타내고, 23비트∼25비트까지의 3비트가 판독하는 샘플수를 나타내고 있다.
<제6 실시예>
도 21은 본 발명에 관한 샘플링 레이트 변환 장치의 제6 실시예를 개념적으로 나타낸 도면이다.
본 제6 실시예가 전술한 제4 실시예와 상이한 점은 선형 보간 블록에서는, 선형 보간에 필요한 샘플의 위치를 특정할 수 있으므로, 선형 보간 블록을 셀렉터(230)라고 판단하고, 셀렉터(230)에 의해 출력되는 샘플에 대응하는 폴리페이즈 필터 계수 세트를 선택하여, 상기 식(47)에 따른 폴리페이즈의 컨벌루션 계산을 행하도록 구성한 것에 있다.
이와 같이, 선형 보간 블록을 셀렉터(230)라고 판단하고, 출력되는 샘플에 대응하는 폴리페이즈 필터를 선택하여, 식 (47)의 폴리페이즈의 컨벌루션 계산만을 행하면 된다.
이렇게 함으로써, 불필요한 계산을 할 필요가 없어진다.
이 경우의 샘플링 레이트 변환 장치(200D)의 구성은 기본적으로는 도 21에 나타낸 바와 같이, 샘플링 주파수 Fs의 샘플 신호 x(n)가 입력되는 입력 단자(201), 입력된 샘플과 폴리페이즈로 분해된 폴리페이즈 필터와의 컨벌루션 계산(식 (47))을 행하는 컨벌루션 연산부(203)(-1∼-n), 출력 샘플에 대응하는 폴리페이즈 필터를 선택하기 위한 셀렉터(230), 입력의 샘플링 주파수 Fsi가 출력의 샘플링 주파수 Fso가 낮을 경우에, 이미징 성분이 발생하여, 오리지널에 없는 주파수 성분이 발생하는 것을 억제하는 LPF(209), 및 원하는 샘플링 주파수로 변환된 샘플 신호 y(m)를 출력하기 위한 출력 단자(208)를 가진다.
도 22는 도 21이 개념적으로 나타낸 샘플링 레이트 변환 장치(200D)를 보다 구체적으로 나타낸 도면이다.
이 샘플링 레이트 변환 장치(200E)는 도 18에 나타낸 바와 같이, 샘플링 주파수 Fs의 샘플 신호 x(n)가 입력되는 입력 단자(231)와, 전술한 도 11의 알고리즘에 따라 계수가 설정된 FIR 필터 설계부(232)와, FIR 필터 설계부(232)에 의한 폴리페이즈 필터의 계수 세트를 기억하는 제1 메모리(233)와, 컨벌루션 연산부(214)의 입력 데이터를 저장해 두는 입력 버퍼(234)와, 입력 버퍼(234)에 저장된 입력 데이터와 제1 계수 메모리(232)로부터 판독된 계수에 따라, 입력 데이터와 폴리페이즈로 분해된 폴리페이즈 필터와의 컨벌루션 연산을 행하는 컨벌루션 연산부(235)와, 출력 샘플에 필요한 2점의 샘플을 선출하고, 대응하는 폴리페이즈 필터를 선택하기 위한 역할과 선형 보간의 계수를 구하는 카운터 제어부(236)와, 카운터 제어부(236)에 의한 선형 보간의 계수에 따라 컨벌루션 연산부(235)의 출력으로부터 필요한 위치의 값을 구하는 선형 보간 연산부(237)와, 입력의 샘플링 주파수 Fsi가 출력의 샘플링 주파수 Fso가 낮을 경우에, 이미징 성분이 발생하여, 오리지널에 없는 주파수 성분이 발생하는 것을 억제하는 LPF의 컨벌루션 연산을 행하는 컨벌루션 연산부(238)와, LPF 계수를 기억하는 제2 메모리(239)와, 원하는 샘플링 주파수로 변환된 샘플 신호를 출력하기 위한 출력 단자(240)를 가지고 있다.
그리고, 카운터 제어부(236)의 구체적인 내용은 도 19, 도 20 (A), 20 (B)에 관련지어 설명한 것과 동일하다.
이하, 본 실시예에 관한 샘플링 레이트 변환 장치의 실장법(實裝法) 및 구체적인 예에 대하여 순서에 따라 설명한다.
여기에서는, 도 5, 도 17 및 도 18의 샘플링 레이트 변환 장치, 및 도 14, 도 21 및 도 22의 샘플링 레이트 변환 장치의 실장법 및 구체적인 예에 대하여 순서에 따라 설명한다.
<샘플링 레이트 변환 장치의 실장법(도 5, 도 17 및 도 18)>
도 5에 나타낸 샘플링 레이트 변환 장치를 실현할 때는, 도 17에 나타낸 폴리페이즈 구성을 사용하여 실현한다. 이하에서 설명하는 실현법에서는, 출력에 대하여 필요한 입력과 폴리페이즈 필터를 선택함으로써 필요 최소한의 계산으로 끝나도록 하고 있다.
도 23은 본 실시예에 관한 샘플링 레이트 변환 장치의 실장법을 설명하기 위한 플로차트이다.
구체적인 처리는 다음과 같이 된다. 그리고, 설명의 편의 상, C 언어적인 표현을 사용하고 있지만, 실장 수단은 하드웨어, 소프트웨어, 하드웨어와 소프트웨어의 혼합을 불문한다.
<step1O>
도 23에 나타낸 바와 같이, 먼저, 초기 설정을 행한다(F201). 이 초기 설정에서는, 입력 데이터 수, 출력 데이터 수, 입력 데이터의 중심, 폴리페이즈 필터의 탭수, 폴리페이즈 필터의 계수 세트의 번호 설정을 행한다. 구체적으로는, 카운터 제어부(219)의 초기값을 설정한다.
구체적으로는 이하와 같다.
·입력 데이터 수: InputSample,
ㆍ탭수: Tap,
·입력 데이터의 중심: InputOffset=0,
ㆍ폴리페이즈 필터의 탭수: PolyTap=(Tap+Up-1)/Up,
·폴리페이즈 필터의 계수 세트의 번호: Coeff Count.
·선형 보간 블록:
CountAdd와 CountAmari를 구하는 방법은 입력의 샘플링 주파수 Fsi와 출력의 샘플링 주파수 Fso로부터 정의된다.
정수부만*/
CountAdd=(int)(Fso/Fsi*2＾23);
소수점 이하의 1000배*/
CountAmari=((Fso/Fsi*2＾23)-CountAdd)*1000;
44.1kHz로부터 48kHz로 변환하는 경우에는, 구체적으로는 다음과 같이 된다.
예 44.1kHz->48kHz로 변환*/
CountAdd=9130457;
CountAmari=687;
Count1OOO의 초기값은 다음과 같이 정해진다.
Count1000=500;/*사사 오입을 위해*/
<step11>
다음에, 예를 들면 이미 도 11 등에 관련지어 설명한 리메즈 교환 알고리즘에 의해 저역 통과 FIR 필터를 설계한다(F202).
여기에서는, 그 상세한 것은 생략한다.
<step12>
다음에, 폴리페이즈 필터를 준비한다(F203). 즉, FIR 필터의 전달 함수 H(z)로부터, 상기 식 (42)의 전개식을 사용하여 폴리페이즈 필터의 전달 함수 H(z)를 구한다.
다음 식과 같이, 각 폴리페이즈의 정규화 계수 RiNormal을 구해 둔다.
[수식 48]
Figure 112005055158913-PCT00047
그리고, 컨벌루션을 위한 계수 반전을 행한다. 즉, 상기 식 (47)의 컨벌루션을 행하기 위해, 각 폴리페이즈 필터의 계수를 역순으로 정렬한다.
최초의 폴리페이즈 필터의 계수 세트
탭의 중심 위치가 가장 최초의 출력으로 되도록*/
계수의 세트를 선택할 필요가 있다.*/
CoeffCount=(PolyTap*Up/2)%Up;
MasterCount의 초기값을 설정한다.*/
MasterCount=(H(z)의 중앙값을 포함하는 폴리페이즈의 계수 세트의 번호
CoeffCount)<<16;
그리고, << 16은 16비트 시프트를 나타낸다.
<step13>
다음에, 폴리페이즈 필터와 입력의 중심을 결정한다(F204).
선형 보간의 계수 LinearCoef와 폴리페이즈의 계수 세트의 번호 CoefCount는 다음과 같이 하여 구해진다.
/*Master Count로부터 계수 세트와 선형 보간 계수를 구한다*/
CoefCount=(MasterCount & 0x007fffff)>>16) & 0x0000007f;
LinearCoef=(MasterCount & Ox007fffff) & 0x0000ffff);
<step14>
저역 통과 필터 LPF에 의한 필터링을 행한다(F209).
구체적으로는, 식 (49)와 같이 컨벌루션을 행하고, 다음에, 식 (50)과 같이 사사 오입한 후, 식 (51)과 같이 정규화한 후, 식 (52)와 같이 클리핑을 행한다.
[수식 49]
Figure 112005055158913-PCT00048
[수식 50]
Figure 112005055158913-PCT00049
[수식 51]
Figure 112005055158913-PCT00050
[수식 52]
Figure 112005055158913-PCT00051
16bit의 경우에는, CLIP MAX=32767, CLIP MIN=32768로 된다.
24bit의 경우에는, CLIP MAX=8388607, CLIP MIN=8388608로 된다.
부호화 8비트(signed 8bit)의 경우에는, CLIP MAX=127, CLIP MIN=128로 된다.
비부호화 8비트(unsigned 8bit)의 경우에는, CLIP MAX=255, CLIP MIN=0으로 된다.
<step15>
다음에, 상기 식 (47)의 컨벌루션을 행한다(F205).
선형 보간 블록에서 필요한 2점의 샘플을 구한다. 컨벌루션의 계산에는, 표 4에 나타낸 바와 같은, 좌측의 샘플 InA와 우측의 샘플 InB용으로 폴리페이즈의 계수 세트의 번호와 입력 데이터의 중심을 이하의 값을 사용하여 계산한다.
Figure 112005055158913-PCT00052
구체적으로는, 식 (53)과 같이 컨벌루션을 행하고, 다음에, 식 (54)와 같이 사사 오입한 후, 식 (55)와 같이 정규화한 후, 식 (56)과 같이 클리핑를 행한다.
[수식 53]
Figure 112005055158913-PCT00053
[수식 54]
Figure 112005055158913-PCT00054
[수식 55]
Figure 112005055158913-PCT00055
[수식 56]
Figure 112005055158913-PCT00056
16bit의 경우에는, CLIP MAX=32767, CLIP MIN=32768로 된다.
24bit의 경우에는, CLIP MAX=8388607, CLIP MIN=8388608로 된다.
부호화 8비트(signed 8bit)의 경우에는, CLIP MAX=127, CLIP MIN=128로 된다.
비부호화 8비트(unsigned 8bit)의 경우에는, CLIP MAX=255, CLIP MIN=0으로 되는
<step16>
다음에, 선형 보간을 행한다(F206).
1 샘플의 선형 보간은 다음과 같이 행한다.
PCM 24bit의 마이너스 최소값*/
#define SRC PCM 24BIT MINUS-8388608
PCM 24bit의 플러스 최대값*/
#define SRC PCM 24BIT PLUS 8388607
Linear Up128의 Alpha, Beta 계수의 최대값*/
#define SRC LINEAR MAX COEF 65535
Linear 선형 보간의 16bit의 사사 오입*/
#define SRC LINEAR NORMAL 32768
Linear 선형 보간의 16bit의 시프트량*/
#define SRC LINEAR SHIFT 16
선형 보간을 1 샘플 행한다*/
alpha, /*16bit input*/
IN A, /*24bit input*/
IN B, /*24bit input*/
Out Y/*24bit output*/
lldata=alpha*IN B+(SRC LINEAR MAX COEF-alpha)*IN A;
/*Rounding*/ 사사 오입
if(llndata>=0)lldata+=(SRC LINEAR NORMAL);
else lldata-=(SRC LINEAR NORMAL);
/*Normalize*/ 정규화
Out Ya=(lldata>> SRC LINEAR SHIFT);
Clipping*/ 클리핑
Y(n)=(Out Ya < SRC PCM 24BIT MINUS)? SRC PCM 24BIT MINUS
: ((Out Ya > SRC PCM 24BIT PLUS)? SRC PCM 24BIT PLUS:
O ut Ya);
<step17>
카운터값과 입력 샘플의 중심을 갱신한다(F208).
MasterCount의 갱신과 판독하는 샘플 수 ReadSample은 다음과 같이 행한다.
Add Count Value to control Master Counter*/
MasterCount+=CountAdd;
소수점 이하의 나머지*1000배*/
Count1000+=CountAmari;
if(Count1OOO>=10OO){
MasterCount+=1;
Count1OOO-=10OO;
}
InputOffset+=((MasterCount)>>23) & 0x00000007;
MasterCount=MasterCount & 0x007fffff;
<step18>
여기에서, 종료 조건을 만족시키고 있는지 여부의 판정을 행한다(F207). 조건을 만족시키고 있는 경우에는, 처리를 종료한다. 만족시키고 있지 않은 경우에는, F208, F209의 처리로 되돌아간다.
다음에, 도 14, 도 21 및 도 22의 샘플링 레이트 변환 장치의 실장법 및 구체적인 예에 대하여 설명한다.
<샘플링 레이트 변환 장치의 실장법(도 14, 도 21 및 도 22)>
도 14에 나타낸 샘플링 레이트 변환 장치를 실현할 때는, 도 21에 나타낸 폴리페이즈 구성을 사용하여 실현한다. 이하에서 설명하는 실현법에서는, 출력에 대하여 필요한 입력과 폴리페이즈 필터를 선택함으로써 필요 최소한의 계산으로 끝나도록 하고 있다.
도 24는 본 실시예에 관한 샘플링 레이트 변환 장치의 실장법을 설명하기 위한 플로차트이다.
구체적인 처리는 다음과 같이 된다. 그리고, 설명의 편의 상, C 언어적인 표현을 사용하고 있지만, 실장 수단은 하드웨어, 소프트웨어, 하드웨어와 소프트웨어의 혼합을 불문한다.
도 24의 처리는 도 23의 처리 중, F209의 처리가 F206의 처리 후에 행해지는 이외는 도 23의 처리와 동일한 처리이다.
각 스텝에서의 처리 내용은 도 23에 관련지어 설명한 내용과 동일하기 때문에, 여기에서는 중복된 설명은 생략한다.
<제8실시예>
제7 실시예로서, 전술한 각 샘플링 레이트 변환 장치를 채용한 오디오 장치에 대하여 설명한다.
도 25는 본 발명에 관한 샘플링 레이트 변환 장치를 채용한 오디오 장치의 구성예를 나타낸 블록도이다.
본 오디오 장치(300)는 입력 단자(301), LR 분리 회로(DSB)(302), 샘플링 레이트 변환 장치(SRC)(303), 감쇠기(ATT)(304), 뮤트 회로(MUTE)(305), 및 출력 단자(306)를 가지고 있다.
그리고, 샘플링 레이트 변환 장치(SRC)(303)가 전술한 제1∼제6 실시예로서 도 5, 도 14, 도 17, 도 18, 도 21, 도 22에 관련지어 설명한 샘플링 레이트 변환 장치(100, 100A, 200, 200A∼200E)가 적용된다.
이 경우, 전술한 설명의 예외 처리로서 이하의 처리를 행한다.
단점(端点) 처리를 행한다. 즉, 처음의 필터 연산을 할 때 Tap/2 샘플분 부족하다. 그 Tap/2 샘플분, O을 보충해 둔다.
또, 전(前) 데이터의 유지 처리를 행한다. 오디오 특유의 처리로서, 다음과 같이, Width에 대하여 필터를 걸어 끝난 후, 다음의 필터 연산용으로 입력 데이터를 카피해 둘 필요가 있다.
[수식 57]
Figure 112005055158913-PCT00057
이 오디오 장치(300)에서는, 예를 들면 입력 단자(301)로부터 입력된 48kHz의 PCM 디지털 신호가 분리 회로(302)에서 소정의 분리 처리가 행해진 후, 샘플링 레이트 변환 장치(303)에서 샘플링 레이트가 변환되고, 예를 들면 44.1kHz의 신호로서 출력된다.
그리고, 감쇠기(304)에서 감쇠 처리를 받고, 다시 뮤트 회로(305)를 통해, 출력 단자(306)로부터 PCM 디지털 음성 신호가 출력된다.
본 오디오 장치(3OO)에 의하면, 체스보드 왜곡이 회피되고, 또, 임의의 프리필터를 고려할 수 있어, 임의의 주파수 점을 통과하는 것이 가능하며, 연산량을 필요 최소한으로 억제하는 것이 가능한 샘플링 레이트 변환 장치를 가지기 때문에, 노이즈 내성이 향상되고, 또, 직선 이득의 어긋남을 회피할 수 있고, 또, 처리 속도의 향상을 도모할 수 있는 이점이 있다.
<제8실시예>
제8 실시예로서, 전술한 각 샘플링 레이트 변환 장치를 채용한 화상 처리 장치에 대하여 설명한다.
직선 위상 FIR 필터를 사용한 필터 처리의 응용에 샘플링 레이트 변환을 이용 한 화상의 해상도 변환에서는, 인터폴레이터(보간기)와 데시메이터(간축기)와 직선 위상 FIR 필터를 요소 기술로 하는 멀티레이트 필터를 사용한다.
이 경우, 단점 처리를 행한다. 양단의 처리로서, 첫째 영(零)을 보충한다, 둘째 반사(Mirror)한 데이터를 넣는다, 셋째 양단의 화소를 유지한다,고 하는 처리를 행한다.
또, 초기화 처리를 행한다. 구체적으로는, 화상의 단(端)까지 처리를 하면 CoefCount=O으로 초기화한다.
본 화상 처리 장치에 의하면, 체스보드 왜곡이 회피되고, 또, 임의의 프리필터를 고려할 수 있어, 임의의 주파수 점을 통과하는 것이 가능하며, 연산량을 필요 최소한으로 억제하는 것이 가능한 샘플링 레이트 변환 장치를 가지기 때문에, 화상이 격자형으로 되지 않고, 또, 직선 이득의 어긋남을 회피할 수 있고, 또, 처리 속도의 향상을 도모할 수 있는 이점이 있다.
본 발명은 임의의 주파수를 통과하는 진폭 특성을 얻을 수 있고, 컷오프 주 파수에 의존하지 않고 고정밀의 변환을 실현할 수 있기 때문에, 예를 들면 음성(오디오)의 샘플링 주파수의 변환이나 화상의 화상 프레임의 확대나 축소의 해상도 변환 등에 적용 가능하다.

Claims (57)

  1. 샘플 신호 사이에 U-1의 영점(零点)을 삽입하여, 샘플링 주파수를 U배로 하는 업샘플러(up-sampler)와,
    FIR 필터를 포함하고, 상기 업샘플러의 출력 신호에 대하여 소정의 컨벌루션(convolution) 연산을 행하는 컨벌루션 연산부와,
    상기 컨벌루션 연산부의 연산 결과에 대하여 2점의 샘플을 선출하고, 필요한 위치의 값을 선형(線形) 보간에 의해 구하는 선형 보간 블록
    을 구비하고,
    상기 컨벌루션 연산부의 FIR 필터는,
    임펄스 응답이 유한 시간 길이로 나타나고, 해당 임펄스 응답이 필터 계수로 되어 있고, 전달 함수 H(z)가 프리필터(pre-filter)의 전달 함수 Z(z)에 관련되어 있는 FIR 필터로서,
    상기 필터 계수는, 상기 프리필터의 주파수 응답에 관련되어, 원하는 특성에 대하여 가중 근사(加重近似)를 행함으로써 설정되어 있는 샘플링 레이트 변환 장치.
  2. 제1항에 있어서,
    상기 필터 계수가 상기 프리필터의 주파수 응답에 관련되어, 원하는 특성에 대하여 가중 근사를 행함으로써 얻어진 이퀄라이저의 진폭 특성에 따라 설정되어 있는 것을 특징으로 하는 샘플링 레이트 변환 장치.
  3. 제1항에 있어서,
    상기 가중 근사는, 프리필터의 주파수 응답을 고려한 리메즈 교환(Remez Exchange) 알고리즘을 사용하여, 원하는 특성에 대하여 행하는 것을 특징으로 하는 샘플링 레이트 변환 장치.
  4. 제1항에 있어서,
    입력의 샘플링 주파수가 출력의 샘플링 주파수보다 낮을 경우에, 에일리어싱(aliasing) 성분이 발생하여, 왜곡이 생기는 것을 방지하는 저역 통과 필터를 포함하는 것을 특징으로 하는 샘플링 레이트 변환 장치.
  5. 제1항에 있어서,
    입력의 샘플링 주파수가 출력의 샘플링 주파수보다 높을 경우에, 에일리어싱 성분이 발생하여, 오리지널에 없는 주파수 성분이 생기는 것을 방지하는 저역 통과 필터를 포함하는 것을 특징으로 하는 샘플링 레이트 변환 장치.
  6. 샘플 신호 사이에 U-1의 영점을 삽입하여, 샘플링 주파수를 U배로 하는 업샘플러와,
    FIR 필터를 포함하고, 상기 업샘플러의 출력 신호에 대하여 소정의 컨벌루션 연산을 행하는 컨벌루션 연산부와,
    상기 컨벌루션 연산부의 연산 결과에 대하여 2점의 샘플을 선출하고, 필요한 위치의 값을 선형 보간에 의해 구하는 선형 보간 블록
    을 구비하고,
    상기 컨벌루션 연산부의 FIR 필터는,
    임펄스 응답이 유한 시간 길이로 나타나고, 해당 임펄스 응답이 필터 계수로 되어 있는 FIR 필터로서,
    상기 필터 계수가 임의의 주파수 점을 통과하도록 하는 제약 조건을 가한 알고리즘을 사용하여, 원하는 특성에 대하여 가중 근사를 행함으로써 설정되어 있는 샘플링 레이트 변환 장치.
  7. 제6항에 있어서,
    상기 가중 근사는, 임의의 주파수 점을 통과하는 리메즈 교환 알고리즘을 사용하여, 원하는 특성에 대하여 행하는 것을 특징으로 하는 샘플링 레이트 변환 장치.
  8. 제6항에 있어서,
    입력의 샘플링 주파수가 출력의 샘플링 주파수보다 낮을 경우에, 에일리어싱 성분이 발생하여, 왜곡이 생기는 것을 방지하는 저역 통과 필터를 포함하는 것을 특징으로 하는 샘플링 레이트 변환 장치.
  9. 제6항에 있어서,
    입력의 샘플링 주파수가 출력의 샘플링 주파수보다 높을 경우에, 에일리어싱 성분이 발생하여, 오리지널에 없는 주파수 성분이 생기는 것을 방지하는 저역 통과 필터를 포함하는 것을 특징으로 하는 샘플링 레이트 변환 장치.
  10. 샘플 신호 사이에 U-1의 영점을 삽입하여, 샘플링 주파수를 U배로 하는 업샘플러와,
    FIR 필터를 포함하고, 상기 업샘플러의 출력 신호에 대하여 소정의 컨벌루션 연산을 행하는 컨벌루션 연산부와,
    상기 컨벌루션 연산부의 연산 결과에 대하여 2점의 샘플을 선출하고, 필요한 위치의 값을 선형 보간에 의해 구하는 선형 보간 블록
    을 구비하고,
    상기 컨벌루션 연산부의 FIR 필터는,
    임펄스 응답이 유한 시간 길이로 나타나고, 해당 임펄스 응답이 필터 계수로 되어 있고, 전달 함수 H(z)가 프리필터의 전달 함수 Z(z)에 관련되어 있는 FIR 필터로서,
    상기 필터 계수는, 통과시키고자 하는 주파수 점 및 상기 프리필터의 주파수 응답에 관련되어, 원하는 특성에 대하여 가중 근사를 행함으로써 설정되어 있는 것을 특징으로 하는 샘플링 레이트 변환 장치.
  11. 제10항에 있어서,
    상기 필터 계수는, 통과시키고자 하는 주파수 점 및 상기 프리필터의 주파수 응답에 관련되어, 원하는 특성에 대하여 가중 근사를 행함으로써 얻어진 이퀄라이저의 진폭 특성에 따라 설정되어 있는 것을 특징으로 하는 샘플링 레이트 변환 장치.
  12. 제10항에 있어서,
    상기 가중 근사는, 임의의 주파수 점을 통과하고, 또한 프리필터의 주파수 응답을 고려한 리메즈 교환 알고리즘을 사용하여, 원하는 특성에 대하여 행하는 것을 특징으로 하는 샘플링 레이트 변환 장치.
  13. 제10항에 있어서,
    입력의 샘플링 주파수가 출력의 샘플링 주파수보다 낮을 경우에, 에일리어싱 성분이 발생하여, 왜곡이 생기는 것을 방지하는 저역 통과 필터를 포함하는 것을 특징으로 하는 샘플링 레이트 변환 장치.
  14. 제10항에 있어서,
    입력의 샘플링 주파수가 출력의 샘플링 주파수보다 높을 경우에, 에일리어싱 성분이 발생하여, 오리지널에 없는 주파수 성분이 생기는 것을 방지하는 저역 통과 필터를 포함하는 것을 특징으로 하는 샘플링 레이트 변환 장치.
  15. 소정의 FIR 필터를 폴리페이즈(poliphase) 분해한 폴리페이즈 필터를 포함하고, 입력된 샘플 신호와 폴리페이즈로 분해된 폴리페이즈 필터와의 컨벌루션 연산을 행하는 복수개의 컨벌루션 연산부와,
    대응하는 상기 컨벌루션 연산부의 출력 신호 사이에 U-1의 영점을 삽입하여, 샘플링 주파수를 U배로 하는 복수개의 업샘플러와,
    상기 복수개의 업샘플러의 출력 신호의 전파 시간을 조정하여 모든 신호를 가산한 신호를 생성하는 가산 수단과,
    상기 가산 수단에 의한 신호에 대하여 2점의 샘플을 선출하고, 필요한 위치의 값을 선형 보간에 의해 구하는 선형 보간 블록
    을 구비하고,
    상기 FIR 필터는,
    임펄스 응답이 유한 시간 길이로 나타나고, 해당 임펄스 응답이 필터 계수로 되어 있고, 전달 함수 H(z)가 프리필터의 전달 함수 Z(z)에 관련되어 있는 FIR 필터로서,
    상기 필터 계수는, 상기 프리필터의 주파수 응답에 관련되어, 원하는 특성에 대하여 가중 근사를 행함으로써 설정된 FIR 필터인 샘플링 레이트 변환 장치.
  16. 제15항에 있어서,
    상기 필터 계수는, 상기 프리필터의 주파수 응답에 관련되어, 원하는 특성에 대하여 가중 근사를 행함으로써 얻어진 이퀄라이저의 진폭 특성에 따라 설정되어 있는 것을 특징으로 하는 샘플링 레이트 변환 장치.
  17. 제15항에 있어서,
    상기 가중 근사는, 프리필터의 주파수 응답을 고려한 리메즈 교환 알고리즘을 사용하여, 원하는 특성에 대하여 행하는 것을 특징으로 하는 샘플링 레이트 변환 장치.
  18. 제15항에 있어서,
    입력의 샘플링 주파수가 출력의 샘플링 주파수보다 낮을 경우에, 에일리어싱 성분이 발생하여, 왜곡이 생기는 것을 방지하는 저역 통과 필터를 포함하는 샘플링 레이트 변환 장치.
  19. 제15항에 있어서,
    입력의 샘플링 주파수가 출력의 샘플링 주파수보다 높을 경우에, 에일리어싱 성분이 발생하여, 오리지널에 없는 주파수 성분이 생기는 것을 방지하는 저역 통과 필터를 포함하는 것을 특징으로 하는 샘플링 레이트 변환 장치.
  20. 소정의 FIR 필터를 폴리페이즈 분해한 폴리페이즈 필터를 포함하고, 입력된 샘플 신호와 폴리페이즈로 분해된 폴리페이즈 필터와의 컨벌루션 연산을 행하는 복수개의 컨벌루션 연산부와,
    대응하는 상기 컨벌루션 연산부의 출력 신호 사이에 U-1의 영점을 삽입하여, 샘플링 주파수를 U배로 하는 복수개의 업샘플러와,
    상기 복수개의 업샘플러 출력 신호의 전파 시간을 조정하여 모든 신호를 가산한 신호를 생성하는 가산 수단과,
    상기 가산 수단에 의한 신호에 대하여 2점의 샘플을 선출하고, 필요한 위치의 값을 선형 보간에 의해 구하는 선형 보간 블록
    을 구비하고,
    상기 FIR 필터는,
    임펄스 응답이 유한 시간 길이로 나타나고, 해당 임펄스 응답이 필터 계수로 되어 있는 FIR 필터로서,
    상기 필터 계수는, 임의의 주파수 점을 통과하도록 하는 제약 조건을 가한 알고리즘을 사용하여, 원하는 특성에 대하여 가중 근사를 행함으로써 설정된 FIR 필터인 샘플링 레이트 변환 장치.
  21. 제20항에 있어서,
    상기 가중 근사는, 임의의 주파수 점을 통과하는 리메즈 교환 알고리즘을 사용하여, 원하는 특성에 대하여 행하는 것을 특징으로 하는 샘플링 레이트 변환 장치.
  22. 제20항에 있어서,
    입력의 샘플링 주파수가 출력의 샘플링 주파수보다 낮을 경우에, 에일리어싱 성분이 발생하여, 왜곡이 생기는 것을 방지하는 저역 통과 필터를 포함하는 것을 특징으로 하는 샘플링 레이트 변환 장치.
  23. 제20항에 있어서,
    입력의 샘플링 주파수가 출력의 샘플링 주파수보다 높을 경우에, 에일리어싱 성분이 발생하여, 오리지널에 없는 주파수 성분이 생기는 것을 방지하는 저역 통과 필터를 포함하는 것을 특징으로 하는 샘플링 레이트 변환 장치.
  24. 소정의 FIR 필터를 폴리페이즈 분해한 폴리페이즈 필터를 포함하고, 입력된 샘플 신호와 폴리페이즈로 분해된 폴리페이즈 필터와의 컨벌루션 연산을 행하는 복수개의 컨벌루션 연산부와,
    대응하는 상기 컨벌루션 연산부의 출력 신호 사이에 U-1의 영점을 삽입하여, 샘플링 주파수를 U배로 하는 복수개의 업샘플러와,
    상기 복수개의 업샘플러 출력 신호의 전파 시간을 조정하여 모든 신호를 가산한 신호를 생성하는 가산 수단과,
    상기 가산 수단에 의한 신호에 대하여 2점의 샘플을 선출하고, 필요한 위치의 값을 선형 보간에 의해 구하는 선형 보간 블록
    을 구비하고,
    상기 FIR 필터는,
    임펄스 응답이 유한 시간 길이로 나타나고, 해당 임펄스 응답이 필터 계수로 되어 있고, 전달 함수 H(z)가 프리필터의 전달 함수 Z(z)에 관련되어 있는 FIR 필터로서,
    상기 필터 계수는, 통과시키고자 하는 주파수 점 및 상기 프리필터의 주파수 응답에 관련되어, 원하는 특성에 대하여 가중 근사를 행함으로써 설정된 FIR 필터인 샘플링 레이트 변환 장치.
  25. 제24항에 있어서,
    상기 필터 계수는, 통과시키고자 하는 주파수 점 및 상기 프리필터의 주파수 응답에 관련되어, 원하는 특성에 대하여 가중 근사를 행함으로써 얻어진 이퀄라이저의 진폭 특성에 따라 설정되어 있는 것을 특징으로 하는 샘플링 레이트 변환 장치.
  26. 제24항에 있어서,
    상기 가중 근사는, 임의의 주파수 점을 통과하고, 또한 프리필터의 주파수 응답을 고려한 리메즈 교환 알고리즘을 사용하여, 원하는 특성에 대하여 행하는 것을 특징으로 하는 샘플링 레이트 변환 장치.
  27. 제24항에 있어서,
    입력의 샘플링 주파수가 출력의 샘플링 주파수보다 낮을 경우에, 에일리어싱 성분이 발생하여, 왜곡이 생기는 것을 방지하는 저역 통과 필터를 포함하는 것을 특징으로 하는 샘플링 레이트 변환 장치.
  28. 제24항에 있어서,
    입력의 샘플링 주파수가 출력의 샘플링 주파수보다 높을 경우에, 에일리어싱 성분이 발생하여, 오리지널에 없는 주파수 성분이 생기는 것을 방지하는 저역 통과 필터를 포함하는 것을 특징으로 하는 샘플링 레이트 변환 장치.
  29. 소정의 FIR 필터를 폴리페이즈 분해한 상이한 필터 계수를 설정 가능한 폴리페이즈 필터를 포함하고, 입력된 샘플 신호와 선택된 계수의 폴리페이즈 필터와의 컨벌루션 연산을 행하는 컨벌루션 연산부와,
    출력 샘플에 필요한 2점의 샘플을 선출하고, 대응하는 폴리페이즈 필터의 계수를 선택하기 위한 셀렉터와,
    필요한 위치의 값을 선형 보간에 의해 구하는 선형 보간 블록
    을 구비하고,
    상기 FIR 필터는,
    임펄스 응답이 유한 시간 길이로 나타나고, 해당 임펄스 응답이 필터 계수로 되어 있고, 전달 함수 H(z)가 프리필터의 전달 함수 Z(z)에 관련되어 있는 FIR 필 터로서,
    상기 필터 계수는, 상기 프리필터의 주파수 응답에 관련되어, 원하는 특성에 대하여 가중 근사를 행함으로써 설정된 FIR 필터인 샘플링 레이트 변환 장치.
  30. 제29항에 있어서,
    상기 필터 계수는, 상기 프리필터의 주파수 응답에 관련되어, 원하는 특성에 대하여 가중 근사를 행함으로써 얻어진 이퀄라이저의 진폭 특성에 따라 설정되어 있는 것을 특징으로 하는 것을 특징으로 하는 샘플링 레이트 변환 장치.
  31. 제29항에 있어서,
    상기 가중 근사는, 프리필터의 주파수 응답을 고려한 리메즈 교환 알고리즘을 사용하여, 원하는 특성에 대하여 행하는 것을 특징으로 하는 것을 특징으로 하는 샘플링 레이트 변환 장치.
  32. 제29항에 있어서,
    입력의 샘플링 주파수가 출력의 샘플링 주파수보다 낮을 경우에, 에일리어싱 성분이 발생하여, 왜곡이 생기는 것을 방지하는 저역 통과 필터를 포함하는 것을 특징으로 하는 샘플링 레이트 변환 장치.
  33. 제29항에 있어서,
    입력의 샘플링 주파수가 출력의 샘플링 주파수보다 높을 경우에, 에일리어싱 성분이 발생하여, 오리지널에 없는 주파수 성분이 생기는 것을 방지하는 저역 통과 필터를 포함하는 것을 특징으로 하는 샘플링 레이트 변환 장치.
  34. 제29항에 있어서,
    상기 셀렉터는, 적어도 선형 보간의 계수, 폴리페이즈의 계수 세트의 번호, 입력 샘플수가 구해지는 카운트를 포함하는 것을 특징으로 하는 샘플링 레이트 변환 장치.
  35. 소정의 FIR 필터를 폴리페이즈 분해한 상이한 필터 계수를 설정 가능한 폴리페이즈 필터를 포함하고, 입력된 샘플 신호와 선택된 계수의 폴리페이즈 필터와의 컨벌루션 연산을 행하는 컨벌루션 연산부와,
    출력 샘플에 필요한 2점의 샘플을 선출하고, 대응하는 폴리페이즈 필터의 계수를 선택하기 위한 셀렉터와,
    필요한 위치의 값을 선형 보간에 의해 구하는 선형 보간 블록
    을 구비하고,
    상기 FIR 필터는,
    임펄스 응답이 유한 시간 길이로 나타나고, 해당 임펄스 응답이 필터 계수로 되어 있는 FIR 필터로서,
    상기 필터 계수는, 임의의 주파수 점을 통과하도록 하는 제약 조건을 가한 알고리즘을 사용하여, 원하는 특성에 대하여 가중 근사를 행함으로써 설정된 FIR 필터인 샘플링 레이트 변환 장치.
  36. 제35항에 있어서,
    상기 가중 근사는, 임의의 주파수 점을 통과하는 리메즈 교환 알고리즘을 사용하여, 원하는 특성에 대하여 행하는 것을 특징으로 하는 샘플링 레이트 변환 장치.
  37. 제35항에 있어서,
    입력의 샘플링 주파수가 출력의 샘플링 주파수보다 낮을 경우에, 에일리어싱 성분이 발생하여, 왜곡이 생기는 것을 방지하는 저역 통과 필터를 포함하는 것을 특징으로 하는 샘플링 레이트 변환 장치.
  38. 제35항에 있어서,
    입력의 샘플링 주파수가 출력의 샘플링 주파수보다 높을 경우에, 에일리어싱 성분이 발생하여, 오리지널에 없는 주파수 성분이 생기는 것을 방지하는 저역 통과 필터를 포함하는 것을 특징으로 하는 샘플링 레이트 변환 장치.
  39. 제35항에 있어서,
    상기 셀렉터는, 적어도 선형 보간의 계수, 폴리페이즈의 계수 세트의 번호, 입력 샘플수가 구해지는 카운트를 포함하는 것을 특징으로 하는 샘플링 레이트 변환 장치.
  40. 소정의 FIR 필터를 폴리페이즈 분해한 상이한 필터 계수를 설정 가능한 폴리페이즈 필터를 포함하고, 입력된 샘플 신호와 선택된 계수의 폴리페이즈 필터와의 컨벌루션 연산을 행하는 컨벌루션 연산부와,
    출력 샘플에 필요한 2점의 샘플을 선출하고, 대응하는 폴리페이즈 필터의 계수를 선택하기 위한 셀렉터와,
    필요한 위치의 값을 선형 보간에 의해 구하는 선형 보간 블록
    을 구비하고,
    상기 FIR 필터는,
    임펄스 응답이 유한 시간 길이로 나타나고, 임펄스 응답이 필터 계수로 되어 있고, 전달 함수 H(z)가 프리필터의 전달 함수 Z(z)에 관련되어 있는 FIR 필터로서,
    상기 필터 계수는, 통과시키고자 하는 주파수 점 및 상기 프리필터의 주파수 응답에 관련되어, 원하는 특성에 대하여 가중 근사를 행함으로써 설정된 FIR 필터인 샘플링 레이트 변환 장치.
  41. 제40항에 있어서,
    상기 필터 계수는, 통과시키고자 하는 주파수 점 및 상기 프리필터의 주파수 응답에 관련되어, 원하는 특성에 대하여 가중 근사를 행함으로써 얻어진 이퀄라이저의 진폭 특성에 따라 설정되어 있는 것을 특징으로 하는 샘플링 레이트 변환 장치.
  42. 제40항에 있어서,
    상기 가중 근사는, 임의의 주파수 점을 통과하고, 또한 프리필터의 주파수 응답을 고려한 리메즈 교환 알고리즘을 사용하여, 원하는 특성에 대하여 행하는 것을 특징으로 하는 샘플링 레이트 변환 장치.
  43. 제40항에 있어서,
    입력의 샘플링 주파수가 출력의 샘플링 주파수보다 낮을 경우에, 에일리어싱 성분이 발생하여, 왜곡이 생기는 것을 방지하는 저역 통과 필터를 포함하는 것을 특징으로 하는 샘플링 레이트 변환 장치.
  44. 제40항에 있어서,
    입력의 샘플링 주파수가 출력의 샘플링 주파수보다 높을 경우에, 에일리어싱 성분이 발생하여, 오리지널에 없는 주파수 성분이 생기는 것을 방지하는 저역 통과 필터를 포함하는 것을 특징으로 하는 샘플링 레이트 변환 장치.
  45. 제40항에 있어서,
    상기 셀렉터는, 적어도 선형 보간의 계수, 폴리페이즈의 계수 세트의 번호, 입력 샘플수가 구해지는 카운트를 포함하는 것을 특징으로 하는 샘플링 레이트 변환 장치.
  46. 샘플 신호 사이에 U-1의 영점을 삽입하여, 샘플링 주파수를 U배로 하는 제1 스텝과,
    임펄스 응답이 유한 시간 길이로 나타나고, 임펄스 응답이 필터 계수로 되어 있고, 전달 함수 H(z)가 프리필터의 전달 함수 Z(z)에 관련되어 있는 FIR 필터를 포함하는 컨벌루션 연산부에 의해, 샘플링 주파수가 U배로 된 신호에 대하여 소정의 컨벌루션 연산을 행하는 제2 스텝과,
    상기 연산 결과에 대하여 2점의 샘플을 선출하고, 필요한 위치의 값을 선형 보간에 의해 구하는 제3 스텝
    을 포함하고,
    상기 FIR 필터의 필터 계수를, 상기 프리필터의 주파수 응답에 관련되어, 원하는 특성에 대하여 가중 근사를 행함으로써 산출하는 샘플링 레이트 변환 방법.
  47. 샘플 신호 사이에 U-1의 영점을 삽입하여, 샘플링 주파수를 U배로 하는 제1 스텝과,
    임펄스 응답이 유한 시간 길이로 나타나고, 임펄스 응답이 필터 계수로 되어 있는 FIR 필터를 포함하는 컨벌루션 연산부에 의해, 샘플링 주파수가 U배로 된 신 호에 대하여 소정의 컨벌루션 연산을 행하는 제2 스텝과,
    상기 연산 결과에 대하여 2점의 샘플을 선출하고, 필요한 위치의 값을 선형 보간에 의해 구하는 제3 스텝
    을 포함하고,
    상기 FIR 필터의 필터 계수를, 임의의 주파수 점을 통과하도록 하는 제약 조건을 가한 알고리즘을 사용하여, 원하는 특성에 대하여 가중 근사를 산출하는 샘플링 레이트 변환 방법.
  48. 샘플 신호 사이에 U-1의 영점을 삽입하여, 샘플링 주파수를 U배로 하는 제1 스텝과,
    임펄스 응답이 유한 시간 길이로 나타나고, 임펄스 응답이 필터 계수로 되어 있고, 전달 함수 H(z)가 프리필터의 전달 함수 Z(z)에 관련되어 있는 FIR 필터를 포함하는 컨벌루션 연산부에 의해, 샘플링 주파수가 U배로 된 신호에 대하여 소정의 컨벌루션 연산을 행하는 제2 스텝과,
    상기 연산 결과에 대하여 2점의 샘플을 선출하고, 필요한 위치의 값을 선형 보간에 의해 구하는 제3 스텝
    을 포함하고,
    상기 FIR 필터의 필터 계수를, 통과시키고자 하는 주파수 점 및 상기 프리필터의 주파수 응답에 관련되어, 원하는 특성에 대하여 가중 근사를 행함으로써 산출하는 샘플링 레이트 변환 방법.
  49. 소정의 FIR 필터를 폴리페이즈 분해한 폴리페이즈 필터를 포함하는 복수개의 컨벌루션 연산부에 의해, 입력된 샘플 신호와 폴리페이즈로 분해된 폴리페이즈 필터와의 컨벌루션 연산을 행하는 제1 스텝과,
    대응하는 상기 컨벌루션 연산부의 출력 신호 사이에 U-1의 영점을 삽입하여, 샘플링 주파수를 U배로 하는 제2 스텝과,
    상기 샘플링 주파수가 U배로 된 복수개의 신호 전파 시간을 조정하여 모든 신호를 가산한 신호를 생성하는 제3 스텝과,
    상기 제3 스텝에 의한 신호에 대하여 2점의 샘플을 선출하고, 필요한 위치의 값을 선형 보간에 의해 구하는 제4 스텝
    을 포함하고,
    상기 FIR 필터는,
    임펄스 응답이 유한 시간 길이로 나타나고, 임펄스 응답이 필터 계수로 되어 있고, 전달 함수 H(z)가 프리필터의 전달 함수 Z(z)에 관련되어 있는 FIR 필터로서,
    상기 필터 계수를, 상기 프리필터의 주파수 응답에 관련되어, 원하는 특성에 대하여 가중 근사를 행함으로써 산출하는 샘플링 레이트 변환 방법.
  50. 소정의 FIR 필터를 폴리페이즈 분해한 폴리페이즈 필터를 포함하는 복수개의 컨벌루션 연산부에 의해, 입력된 샘플 신호와 폴리페이즈로 분해된 폴리페이즈 필 터와의 컨벌루션 연산을 행하는 제1 스텝과,
    대응하는 상기 컨벌루션 연산부의 출력 신호 사이에 U-1의 영점을 삽입하여, 샘플링 주파수를 U배로 하는 제2 스텝과,
    상기 샘플링 주파수가 U배로 된 복수개의 신호 전파 시간을 조정하여 모든 신호를 가산한 신호를 생성하는 제3 스텝과,
    상기 제3 스텝에 의한 신호에 대하여 2점의 샘플을 선출하고, 필요한 위치의 값을 선형 보간에 의해 구하는 제4 스텝
    을 포함하고,
    상기 FIR 필터는,
    임펄스 응답이 유한 시간 길이로 나타나고, 해당 임펄스 응답이 필터 계수로 되어 있는 FIR 필터로서,
    상기 필터 계수를, 임의의 주파수 점을 통과하도록 하는 제약 조건을 가한 알고리즘을 사용하여, 원하는 특성에 대하여 가중 근사를 행함으로써 산출하는 샘플링 레이트 변환 방법.
  51. 소정의 FIR 필터를 폴리페이즈 분해한 폴리페이즈 필터를 포함하는 복수개의 컨벌루션 연산부에 의해, 입력된 샘플 신호와 폴리페이즈로 분해된 폴리페이즈 필터와의 컨벌루션 연산을 행하는 제1 스텝과,
    대응하는 상기 컨벌루션 연산부의 출력 신호 사이에 U-1의 영점을 삽입하여, 샘플링 주파수를 U배로 하는 제2 스텝과,
    상기 샘플링 주파수가 U배로 된 복수개의 신호 전파 시간을 조정하여 모든 신호를 가산한 신호를 생성하는 제3 스텝과,
    상기 제3 스텝에 의한 신호에 대하여 2점의 샘플을 선출하고, 필요한 위치의 값을 선형 보간에 의해 구하는 제4 스텝
    을 포함하고,
    상기 FIR 필터는
    임펄스 응답이 유한 시간 길이로 나타나고, 임펄스 응답이 필터 계수로 되어 있고, 전달 함수 H(z)가 프리필터의 전달 함수 Z(z)에 관련되어 있는 FIR 필터로서,
    상기 FIR 필터의 필터 계수를 통과시키고자 하는 주파수 점 및 상기 프리필터의 주파수 응답에 관련되어, 원하는 특성에 대하여 가중 근사를 행함으로써 산출하는 샘플링 레이트 변환 방법.
  52. 출력 샘플에 필요한 2점의 샘플을 선출하고, 대응하는 폴리페이즈 필터의 계수를 선택하는 제1 스텝과,
    소정의 FIR 필터를 폴리페이즈 분해한 상이한 필터 계수를 설정 가능한 폴리페이즈 필터를 포함하는 컨벌루션 연산부에 의해, 입력된 샘플 신호와 선택된 계수의 폴리페이즈 필터와의 컨벌루션 연산을 행하는 제2 스텝
    을 포함하고,
    상기 FIR 필터는,
    임펄스 응답이 유한 시간 길이로 나타나고, 해당 임펄스 응답이 필터 계수로 되어 있고, 전달 함수 H(z)가 프리필터의 전달 함수 Z(z)에 관련되어 있는 FIR 필터로서,
    상기 필터 계수를, 상기 프리필터의 주파수 응답에 관련되어, 원하는 특성에 대하여 가중 근사를 행함으로써 산출하는 샘플링 레이트 변환 방법.
  53. 출력 샘플에 필요한 2점의 샘플을 선출하고, 대응하는 폴리페이즈 필터의 계수를 선택하는 제1 스텝과,
    소정의 FIR 필터를 폴리페이즈 분해한 상이한 필터 계수를 설정 가능한 폴리페이즈 필터를 포함하는 컨벌루션 연산부에 의해, 입력된 샘플 신호와 선택된 계수의 폴리페이즈 필터와의 컨벌루션 연산을 행하는 제2 스텝
    을 포함하고,
    상기 FIR 필터는
    임펄스 응답이 유한 시간 길이로 나타나고, 임펄스 응답이 필터 계수로 되어 있는 FIR 필터로서,
    상기 필터 계수를 임의의 주파수 점을 통과하도록 하는 제약 조건을 가한 알고리즘을 사용하여, 원하는 특성에 대하여 가중 근사를 행함으로써 산출하는 샘플링 레이트 변환 방법.
  54. 출력 샘플에 필요한 2점의 샘플을 선출하고, 대응하는 폴리페이즈 필터의 계 수를 선택하는 제1 스텝과,
    소정의 FIR 필터를 폴리페이즈 분해한 상이한 필터 계수를 설정 가능한 폴리페이즈 필터를 포함하는 컨벌루션 연산부에 의해, 입력된 샘플 신호와 선택된 계수의 폴리페이즈 필터와의 컨벌루션 연산을 행하는 제2 스텝
    을 포함하고,
    상기 FIR 필터는,
    임펄스 응답이 유한 시간 길이로 나타나고, 해당 임펄스 응답이 필터 계수로 되어 있고, 전달 함수 H(z)가 프리필터의 전달 함수 Z(z)에 관련되어 있는 FIR 필터로서,
    상기 필터 계수를, 통과시키고자 하는 주파수 점 및 상기 프리필터의 주파수 응답에 관련되어, 원하는 특성에 대하여 가중 근사를 행함으로써 산출하는 샘플링 레이트 변환 방법.
  55. 샘플링 레이트 변환 장치를 포함하는 오디오 장치로서,
    상기 샘플링 레이트 변환 장치는,
    샘플 신호 사이에 U-1의 영점을 삽입하여, 샘플링 주파수를 U배로 하는 업샘플러와,
    FIR 필터를 포함하고, 상기 업샘플러의 출력 신호에 대하여 소정의 컨벌루션 연산을 행하는 컨벌루션 연산부와,
    상기 컨벌루션 연산부의 연산 결과에 대하여 2점의 샘플을 선출하고, 필요한 위치의 값을 선형 보간에 의해 구하는 선형 보간 블록
    을 구비하고,
    상기 컨벌루션 연산부의 FIR 필터,는
    임펄스 응답이 유한 시간 길이로 나타나고, 해당 임펄스 응답이 필터 계수로 되어 있고, 전달 함수 H(z)가 프리필터의 전달 함수 Z(z)에 관련되어 있는 FIR 필터로서,
    상기 필터 계수는, 통과시키고자 하는 주파수 점 및/또는 상기 프리필터의 주파수 응답에 관련되어, 원하는 특성에 대하여 가중 근사를 행함으로써 설정되어 있는 오디오 장치.
  56. 샘플링 레이트 변환 장치를 포함하는 오디오 장치로서,
    상기 샘플링 레이트 변환 장치는,
    소정의 FIR 필터를 폴리페이즈 분해한 폴리페이즈 필터를 포함하고, 입력된 샘플 신호와 폴리페이즈로 분해된 폴리페이즈 필터와의 컨벌루션 연산을 행하는 복수개의 컨벌루션 연산부와,
    대응하는 상기 컨벌루션 연산부의 출력 신호 사이에 U-1의 영점을 삽입하여, 샘플링 주파수를 U배로 하는 복수개의 업샘플러와,
    상기 복수개의 업샘플러 출력 신호의 전파 시간을 조정하여 모든 신호를 가산한 신호를 생성하는 가산 수단과,
    상기 가산 수단에 의한 신호에 대하여 2점의 샘플을 선출하고, 필요한 위치 의 값을 선형 보간에 의해 구하는 선형 보간 블록
    을 구비하고,
    상기 FIR 필터는,
    임펄스 응답이 유한 시간 길이로 나타나고, 해당 임펄스 응답이 필터 계수로 되어 있고, 전달 함수 H(z)가 프리필터의 전달 함수 Z(z)에 관련되어 있는 FIR 필터로서,
    상기 필터 계수는, 통과시키고자 하는 주파수 점 및/또는 상기 프리필터의 주파수 응답에 관련되어, 원하는 특성에 대하여 가중 근사를 행함으로써 설정된 FIR 필터인 오디오 장치.
  57. 샘플링 레이트 변환 장치를 포함하는 오디오 장치로서,
    상기 샘플링 레이트 변환 장치는,
    소정의 FIR 필터를 폴리페이즈 분해한 상이한 필터 계수를 설정 가능한 폴리페이즈 필터를 포함하고, 입력된 샘플 신호와 선택된 계수의 폴리페이즈 필터와의 컨벌루션 연산을 행하는 컨벌루션 연산부와,
    출력 샘플에 필요한 2점의 샘플을 선출하고, 대응하는 폴리페이즈 필터의 계수를 선택하는 셀렉터
    를 구비하고,
    상기 FIR 필터는,
    임펄스 응답이 유한 시간 길이로 나타나고, 해당 임펄스 응답이 필터 계수로 되어 있고, 전달 함수 H(z)가 프리필터의 전달 함수 Z(z)에 관련되어 있는 FIR 필터로서,
    상기 필터 계수는, 통과시키고자 하는 주파수 점 및/또는 상기 프리필터의 주파수 응답에 관련되어, 원하는 특성에 대하여 가중 근사를 행함으로써 설정된 FIR 필터인 오디오 장치.
KR1020057018473A 2004-01-30 2005-01-18 샘플링 레이트 변환 장치 및 그 방법, 및 오디오 장치 KR20060128612A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00022777 2004-01-30
JP2004022777A JP2005217837A (ja) 2004-01-30 2004-01-30 サンプリングレート変換装置およびその方法、並びに、オーディオ装置

Publications (1)

Publication Number Publication Date
KR20060128612A true KR20060128612A (ko) 2006-12-14

Family

ID=34823847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057018473A KR20060128612A (ko) 2004-01-30 2005-01-18 샘플링 레이트 변환 장치 및 그 방법, 및 오디오 장치

Country Status (9)

Country Link
US (1) US7439884B2 (ko)
EP (1) EP1622264A1 (ko)
JP (1) JP2005217837A (ko)
KR (1) KR20060128612A (ko)
CN (1) CN1765051A (ko)
BR (1) BRPI0503838A (ko)
RU (1) RU2005130478A (ko)
TW (1) TWI268658B (ko)
WO (1) WO2005074131A1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4823013B2 (ja) * 2006-10-18 2011-11-24 株式会社日立製作所 ピークファクタ低減装置およびベースバンド信号処理装置
US7904695B2 (en) * 2006-02-16 2011-03-08 Vns Portfolio Llc Asynchronous power saving computer
US7904615B2 (en) 2006-02-16 2011-03-08 Vns Portfolio Llc Asynchronous computer communication
US7966481B2 (en) 2006-02-16 2011-06-21 Vns Portfolio Llc Computer system and method for executing port communications without interrupting the receiving computer
KR100745133B1 (ko) * 2006-07-26 2007-08-01 엠텍비젼 주식회사 계산량을 줄일 수 있는 샘플링 레이트 컨버젼 방법 및샘플링 레이트 컨버젼 시스템
JP5352952B2 (ja) * 2006-11-07 2013-11-27 ソニー株式会社 デジタルフィルタ回路、デジタルフィルタプログラムおよびノイズキャンセリングシステム
JP4296518B2 (ja) * 2006-12-07 2009-07-15 ソニー株式会社 情報処理装置および情報処理方法
EP1978449A2 (en) * 2007-04-06 2008-10-08 Technology Properties Limited Signal processing
TW200842699A (en) * 2007-04-06 2008-11-01 Technology Properties Ltd Signal processing
JP4772754B2 (ja) * 2007-06-25 2011-09-14 三菱電機株式会社 画像補間装置及び方法、並びに画像読取装置
CN101378251B (zh) * 2007-08-28 2012-05-30 深圳迈瑞生物医疗电子股份有限公司 一种提高低采样率情况下信号显示质量的方法
JP5008596B2 (ja) * 2008-03-19 2012-08-22 アルパイン株式会社 サンプリングレート変換装置およびその変換方法
JP2010074252A (ja) * 2008-09-16 2010-04-02 Hitachi Kokusai Electric Inc Ｏｆｄｍ送信機
ES2555210T3 (es) * 2008-12-16 2015-12-29 Signal Processing Devices Sweden Ab Métodos y aparatos para la estimación y la compensación de los errores de no linealidad
US8619840B2 (en) * 2010-02-26 2013-12-31 Qualcomm Incorporated Apparatus and methods for sampling rate conversion for wireless transceivers
CN101807902B (zh) * 2010-03-11 2013-06-12 复旦大学 复系数线性相位无限脉冲响应数字滤波器
WO2012076689A1 (en) * 2010-12-09 2012-06-14 Dolby International Ab Psychoacoustic filter design for rational resamplers
JP2012141725A (ja) 2010-12-28 2012-07-26 Sony Corp 信号処理装置、信号処理方法、およびプログラム
CN102545835A (zh) * 2012-01-19 2012-07-04 北京大学 一种基于插值和快速时钟的快速收敛自适应滤波器
CN103313315B (zh) * 2012-03-14 2016-08-03 华为技术有限公司 速率转换装置及其方法、基站设备
US8947993B2 (en) * 2012-07-24 2015-02-03 Telefonaktiebolaget L M Ericsson (Publ) Methods of transmitting using filtering in the time domain and related devices
US9949029B2 (en) * 2013-03-26 2018-04-17 Lachlan Paul BARRATT Audio filtering with virtual sample rate increases
FR3004883B1 (fr) * 2013-04-17 2015-04-03 Jean-Luc Haurais Procede de restitution sonore d'un signal numerique audio
US10015616B2 (en) * 2014-06-06 2018-07-03 University Of Maryland, College Park Sparse decomposition of head related impulse responses with applications to spatial audio rendering
TWI566241B (zh) * 2015-01-23 2017-01-11 宏碁股份有限公司 語音信號處理裝置及語音信號處理方法
JP6425581B2 (ja) * 2015-02-26 2018-11-21 セイコーＮｐｃ株式会社 ディジタル温度補償発振器
US9531343B2 (en) * 2015-03-20 2016-12-27 Texas Instruments Incorporated Systems and methods of variable fractional rate digital resampling
CN104849561A (zh) * 2015-04-14 2015-08-19 西安电子科技大学 低采样率下和欠采样率下高精度计算驻波比的方法
CN105306008A (zh) * 2015-11-13 2016-02-03 北京遥测技术研究所 一种任意采样率转换的内插滤波处理方法
CN107809252B (zh) * 2017-10-28 2021-11-05 深圳市睿臻信息技术服务有限公司 一种新型24位adpcm音频压缩/解压缩方法
CN112152589B (zh) * 2019-06-28 2023-10-13 宏碁股份有限公司 信号处理装置及信号处理方法
CN111008924B (zh) * 2019-12-02 2023-09-12 西安交通大学深圳研究院 一种图像处理方法、装置、电子设备及存储介质
CN112003592B (zh) * 2020-08-14 2023-09-12 中北大学 一种实现高分辨率量子传感的脉冲整形算法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05327409A (ja) 1992-05-22 1993-12-10 Sony Corp レート変換方法及びその変換回路
JPH06120776A (ja) 1992-10-08 1994-04-28 Matsushita Electric Ind Co Ltd 標本化周波数変換装置
US5274372A (en) 1992-10-23 1993-12-28 Tektronix, Inc. Sampling rate conversion using polyphase filters with interpolation
JP3289462B2 (ja) 1994-01-28 2002-06-04 ソニー株式会社 標本化周波数変換装置
US5568142A (en) * 1994-10-20 1996-10-22 Massachusetts Institute Of Technology Hybrid filter bank analog/digital converter
US6061410A (en) * 1997-02-27 2000-05-09 Advanced Micro Devices Frequency ratio estimation arrangement and method thereof
SE519885C2 (sv) * 2000-03-27 2003-04-22 Ericsson Telefon Ab L M Förfarande och anordning för omvandling av samplingsfrekvens
US6449303B2 (en) * 2000-06-20 2002-09-10 Powerwave Technologies, Inc. System and method for peak power reduction in multiple carrier communications systems
JP4595166B2 (ja) 2000-06-20 2010-12-08 ソニー株式会社 Ｆｉｒフィルタの係数の設定方法
JP4595165B2 (ja) 2000-06-20 2010-12-08 ソニー株式会社 Ｆｉｒフィルタの係数の設定方法
JP3760113B2 (ja) 2001-06-06 2006-03-29 日本電信電話株式会社 ディジタルアップコンバータ
JP3750797B2 (ja) * 2001-06-20 2006-03-01 ソニー株式会社 画像処理方法および装置
US7253753B2 (en) * 2002-02-26 2007-08-07 Broadcom Corporation Method and apparatus of performing sample rate conversion of a multi-channel audio signal
US6542094B1 (en) * 2002-03-04 2003-04-01 Cirrus Logic, Inc. Sample rate converters with minimal conversion error and analog to digital and digital to analog converters using the same

Also Published As

Publication number Publication date
RU2005130478A (ru) 2006-07-10
US7439884B2 (en) 2008-10-21
TWI268658B (en) 2006-12-11
TW200607228A (en) 2006-02-16
US20070041438A1 (en) 2007-02-22
JP2005217837A (ja) 2005-08-11
BRPI0503838A (pt) 2006-10-24
CN1765051A (zh) 2006-04-26
EP1622264A1 (en) 2006-02-01
WO2005074131A1 (ja) 2005-08-11

Similar Documents

Publication Publication Date Title
KR20060128612A (ko) 샘플링 레이트 변환 장치 및 그 방법, 및 오디오 장치
US5907295A (en) Audio sample-rate conversion using a linear-interpolation stage with a multi-tap low-pass filter requiring reduced coefficient storage
EP0695032B1 (en) Digital-to-digital sample rate converter
US8369973B2 (en) Efficient asynchronous sample rate conversion
US7970088B2 (en) Systems and methods for sample rate conversion
US8405532B1 (en) Asynchronous sample rate converter
US20120066280A1 (en) Asynchronous Sample Rate Conversion Using A Polynomial Interpolator With Minimax Stopband Attenuation
EP1639703B1 (en) Rational sample rate conversion
US7259700B2 (en) Method and device for converting the sampling frequency of a digital signal
US8117039B2 (en) Multi-staging recursive audio frame-based resampling and time mapping
JP2000310984A (ja) 組み合わされたビデオおよびコンピュータ生成画像をスケーリングするシステムおよび方法
JPH08172341A (ja) デジタル信号の補間方法
JP2005510164A (ja) アップサンプリングステージ、サンプリングレート変換ステージ及びダウンサンプリングステージを含む時間離散フィルタ
JP2002520896A (ja) 非再帰的デジタルフィルタおよび該フィルタの係数の計算方法
US6000834A (en) Audio sampling rate conversion filter
CN111566934B (zh) 低延迟抽取滤波器和内插器滤波器
US6307903B1 (en) Low pass digital filter implemented in a modem of a television system
US6486813B1 (en) Oversampling circuit digital/analog converter
JP2004214827A (ja) サンプリングレート変換装置およびその方法、並びに、オーディオ装置
US10224062B1 (en) Sample rate conversion with pitch-based interpolation filters
US20030102991A1 (en) Digital sample frequency converter
JP4364598B2 (ja) フィルタ処理装置，フィルタ処理方法及びそのプログラム
US5488576A (en) Amplitude adaptive filter
JP4364599B2 (ja) フィルタ処理装置，フィルタ処理方法及びそのプログラム
JP2004274624A (ja) サンプリングレート変換装置およびその方法、並びに、オーディオ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application