CN102545835A - 一种基于插值和快速时钟的快速收敛自适应滤波器 - Google Patents

Abstract

本发明提供了一种基于插值和快速时钟的快速收敛自适应滤波器，其特征是，所述快速收敛自适应滤波器包括插值单元、误差计算模块、系数更新模块和可变系数滤波器模块；其中，所述插值单元，用于对输入信号d(n)和参考信号x(n)进行插值处理；所述误差计算模块，用于求出自适应滤波器的输出信号y(n)和输入信号d(n)的误差信号e(n)；所述系数更新模块，用于根据所选用的收敛算法计算所述可变系数滤波器模块的系数w(n)。本发明提出的自适应滤波器，与传统的实际实现的自适应滤波器相比，加快了自适应滤波器的收敛速度。

Description

一种基于插值和快速时钟的快速收敛自适应滤波器

技术领域

本发明涉及信号处理领域，特别涉及一种快速收敛的自适应滤波器。

背景技术

自适应滤波器一直是信号处理领域的研究热点之一，经30多年的发展，其已经被广泛应用于数字通信、雷达、声纳、地震学、导航系统、生物医学和工业控制领域。自适应滤波器能够根据环境的改变，使用自适应算法来改变滤波器的参数和结构。一般情况下，不改变自适应滤波器的结构，而自适应滤波器的系数是由自适应算法更新的时变系数。即其系数自动连续地适应于给定信号，以获得期望响应。自适应滤波器的最重要的特征在于它能够在未知环境中有效工作，并能够跟踪输入信号的时变特征。典型的自适应滤波器算法有LMS(LeastMean Squares，最小均方)和RLS(Recursive Least Squares，递归最小二乘)。

随着自适应滤波器的广泛应用，越来越多的应用领域希望在不牺牲精度的条件下，加快滤波器的收敛速度。另一方面，随着FPGA(Field-Programmable Gate Array，现场可编程门阵列)等大规模集成电路技术的发展，自适应滤波器也发展出多种具体的FPGA实现形式。

发明内容

本发明提供一种基于插值和快速时钟的快速收敛自适应滤波器。

本发明提供的技术方案如下：

一种基于插值和快速时钟的快速收敛自适应滤波器，其特征是，所述快速收敛自适应滤波器包括插值单元、误差计算模块、系数更新模块和可变系数滤波器模块；其中，

所述插值单元，用于对输入信号d(n)和参考信号x(n)进行插值处理；

所述误差计算模块，用于求出自适应滤波器的输出信号y(n)和输入信号d(n)的误差信号e(n)；

所述系数更新模块，用于根据所选用的收敛算法计算所述可变系数滤波器模块的系数w(n)。

所述的快速收敛自适应滤波器，其特征是，所述插值单元对符号速率为f_S的输入信号d(n)和参考信号x(n)进行I倍插值，其输出分别为d_I(n)和x_I(n)，此时信号的采样速率为I·f_S；所述误差计算模块和所述系数更新模块的工作时钟也相应地变为原数据速率I倍的高速时钟；其中，I为大于1的正整数。

所述的快速收敛自适应滤波器，其特征是，所述快速收敛自适应滤波器的收敛时间S_I为：

$S_I=\frac{N_I}{N\·I}\·S$

其中，N_I表示所述快速收敛自适应滤波器收敛所需要的时钟周期，N为未经过插值的自适应滤波器收敛所需要的时钟周期，S为未经过插值的自适应滤波器的收敛时间；

其中，调整I的取值，使得N_I＜N·I。

所述的快速收敛自适应滤波器，其特征是，用实验的方式测试不同的I值，当比值N_I/N·I达到最小值时，自适应滤波器具有最快的收敛速度，将此时I的取值作为优化的系统参数。

所述的快速收敛自适应滤波器，其特征是，所述插值单元是一个基于半带滤波的插值单元。

所述的快速收敛自适应滤波器，其特征是，所述可变系数滤波器模块是一个系数可配置的直接型FIR滤波器。

所述的快速收敛自适应滤波器，其特征是，所述系数更新模块利用误差信号e(n)根据LMS算法或RLS算法对所述可变系数滤波器模块的系数w(n)进行更新。

本发明提出的自适应滤波器，与传统的实际实现的自适应滤波器相比，加快了自适应滤波器的收敛速度。

附图说明

图1是本发明所述基于插值和快速时钟的快速收敛自适应滤波器的原理图

具体实施方式

下面结合实施例和附图进一步详细说明本发明的内容，但不以任何方式限制本发明的范围。

本发明所述的基于插值和快速时钟的快速收敛自适应滤波器由插值单元、误差计算模块、系数更新模块和可变系数滤波器模块组成。

插值单元对输入信号d(n)和参考信号x(n)进行插值处理；误差计算模块求出自适应滤波器的输出信号y(n)和输入信号d(n)的误差信号e(n)；系数更新模块根据所选用的收敛算法计算新的可变系数滤波器模块的系数w(n)。

本发明所述的基于插值和快速时钟的快速收敛自适应滤波器如图1所示。记送入插值单元的信号为自适应滤波器输入信号d(n)和自适应滤波器参考信号x(n)，且它们的符号速率为f_S。则经过插值单元的I倍插值以后输出信号分别为d_I(n)和x_I(n)，此时信号的采样速率为I·f_S。

误差计算模块和系数更新模块的工作时钟也相应地变为原数据速率I倍的高速时钟，I为大于1的正整数。

下面，利用公式来说明本发明的方法。记误差计算模块和系数更新模块的工作时钟为CLK_I。则有如下关系：

CLK_I＝I·f_S                        (1)

在传统方法中，使用d(n)和x(n)作为输入信号和参考信号，且工作时钟为CLK＝f_S自适应滤波器的收敛时间S为：

$S=N\·\frac{1}{\mathrm{CLK}}=N\·\frac{1}{f_S}---\left(2\right)$

式(2)指的是：在相应的系数更新算法和收敛精度条件下，经过N个工作时钟周期后，自适应滤波器进入收敛状态。

对于本发明方法，使用r_I(n)和x_I((n)作为输入信号和参考信号，且工作时钟为CLK_I，则自适应滤波器的收敛时间为：

$S_I=N_I\·\frac{1}{\mathrm{CL}{K}_I}=N_I\·\frac{1}{I\·f_S}=\frac{N_I}{N\·I}\·N\·\frac{1}{f_S}=\frac{N_I}{N\·I}\·S---\left(3\right)$

其中N_I表示自适应滤波器收敛所需要的时钟周期。公式(3)中的推导利用了公式(1)和(2)。由此可见，当N·I＞N_I时，则S_I＜S。在进行系统参数设计时，可以测试不同的I值，当比值N_I/N·I达到最小值时，自适应滤波器具有最快的收敛速度，此时I的取值可以作为优化的系统参数确定下来。

实施例：

首先，插值模块对送入自适应滤波器的信号输入信号d(n)和参考信号x(n)进行插值处理，本实施例中，插值单元是一个基于半带滤波的插值单元，即在相邻样点间补(I-1)个零，然后再经过低通滤波器得到I倍插值后的信号。本发明亦可使用其它插值方法，如基于相邻两点的线性插值等。插值模块输出信号d_I(n)和x_I(n)的采样率为I·f_S。图1中，可变系数滤波器模块和系数更新模块的工作时钟即为I·f_S。

然后，可变系数滤波器模块以x_I(n)为输入信号计算得到输出信号y(n)。本实施例中，可变系数滤波器模块是一个系数可配置的直接型FIR滤波器。

最后，利用y(n)减去d_I(n)得到误差信号e(n)。系数更新模块利用e(n)根据LMS算法(或RLS算法)对可变系数滤波器模块的系数w(n)进行更新。

这样经过数次迭代(一个时钟周期的运算为一次迭代)后，可变系数滤波器模块的系数w(n)趋于稳定，自适应滤波器进入收敛状态。且收敛时间较短，收敛精度较高。

Claims (7)

1.一种基于插值和快速时钟的快速收敛自适应滤波器，其特征是，所述快速收敛自适应滤波器包括插值单元、误差计算模块、系数更新模块和可变系数滤波器模块；其中，

所述插值单元，用于对输入信号d(n)和参考信号x(n)进行插值处理；

所述误差计算模块，用于求出自适应滤波器的输出信号y(n)和输入信号d(n)的误差信号e(n)；

所述系数更新模块，用于根据所选用的收敛算法计算所述可变系数滤波器模块的系数w(n)。

2.如权利要求1所述的快速收敛自适应滤波器，其特征是，所述差值单元对符号速率为f_S的输入信号d(n)和参考信号x(n)进行I倍插值，其输出分别为d_I(n)和x_I(n)，此时信号的采样速率为I·f_S；所述误差计算模块和所述系数更新模块的工作时钟也相应地变为原数据速率I倍的高速时钟；其中，I为大于1的正整数。

3.如权利要求2所述的快速收敛自适应滤波器，其特征是，所述快速收敛自适应滤波器的收敛时间S_I为：

$S_I=\frac{N_I}{N\·I}\·S$

其中，N_I表示所述快速收敛自适应滤波器收敛所需要的时钟周期，N为未经过插值的自适应滤波器收敛所需要的时钟周期，S为未经过插值的自适应滤波器的收敛时间；

其中，调整I的取值，使得N_I＜N·I。

4.如权利要求3所述的快速收敛自适应滤波器，其特征是，用实验的方式测试不同的I值，当比值N_I/N·I达到最小值时，自适应滤波器具有最快的收敛速度，将此时I的取值作为优化的系统参数。

5.如权利要求1所述的快速收敛自适应滤波器，其特征是，所述插值单元是一个基于半带滤波的插值单元。

6.如权利要求1所述的快速收敛自适应滤波器，其特征是，所述可变系数滤波器模块是一个系数可配置的直接型FIR滤波器。

7.如权利要求1所述的快速收敛自适应滤波器，其特征是，所述系数更新模块利用误差信号e(n)根据LMS算法或RLS算法对所述可变系数滤波器模块的系数w(n)进行更新。

Images