CN108075745A - 数字滤波方法和装置 - Google Patents

Abstract

本发明提出一种数字滤波方法和装置，通过获取MCU系统内部的各时钟源之后，根据待滤波信号的滤波时长，对各时钟源进行组合，以得到组合时钟，其中，该由该组合时钟所生成的滤波控制信号的滤波时长与待滤波信号的滤波时长相匹配，从而可以利用该滤波控制信号对信号进行数字滤波。可见在滤波过程中无需采用大宽度的计数器，节省了系统的设计成本，另外，由于MCU系统在正常工作时，各个时钟源均始终在独立运行，所以即使在同一时刻有多个信号需要进行滤波，各时钟源的独立运行特性，可将各时钟源经过不同方式组合后，同时并行的提供给各个不同的滤波电路用于信号滤波，在简化了系统线路的同时降低了系统的设计成本。

Description

数字滤波方法和装置

技术领域

本发明涉及信号处理技术领域，尤其涉及一种数字滤波方法和装置。

背景技术

数字滤波在车辆控制、语言信号处理、图像信号处理、医学生物信号处理以及其他应用领域都得到了广泛应用。在微控制单元(Microcontroller Unit，MCU)系统中，数字滤波主要采用计数滤波方式，来剔除掉干扰信号。

具体来说，计数滤波方式是采用一个固定频率的计数时钟源，用一个多位宽的计数器来计时。当利用计数时钟源和计数器进行计时，判断出信号的有效时间大于所设定的时间段时，则确定该信号有效，予以保留；否则，确定该信号属于干扰信号，予以剔除。

然而，由于在具有多路信号需要进行滤波时，各路信号所需的时钟不同，因此，在现有技术中，通常采用一个计数时钟源和对应的计数器固定用于一路信号的滤波，从而在对多路信号进行滤波时，系统线路复杂、设计成本较高。另外，对于每一路信号来说，若需要获得较宽的滤波时间段则需要扩大计数器的计数范围，从而采用大宽度的计数器，同样会导致系统的设计成本增加。

发明内容

本发明旨在至少在一定程度上解决相关技术中的技术问题之一。

为此，本发明的第一个目的在于提出一种数字滤波方法，该方法可基于MCU系统内部的各时钟源，实现数字滤波，从而避免采用计数器，节省了系统的设计成本，尤其是在对多路信号进行数字滤波时，简化了系统线路。

本发明的第二个目的在于提出一种数字滤波装置。

为达上述目的，本发明第一方面实施例提出了一种数字滤波方法，包括以下步骤：

获取MCU系统内部的各时钟源；

根据待滤波信号的滤波时长，对各时钟源进行组合，以得到组合时钟，其中，所述组合时钟所生成的滤波控制信号的滤波时长与所述待滤波信号的滤波时长相匹配；

利用所述组合时钟所生成的滤波控制信号对所述信号进行数字滤波。

本发明实施例的数字滤波方法，通过获取MCU系统内部的各时钟源之后，根据待滤波信号的滤波时长，对各时钟源进行组合，以得到组合时钟，其中，该由该组合时钟所生成的滤波控制信号的滤波时长与待滤波信号的滤波时长相匹配，从而可以利用该滤波控制信号对信号进行数字滤波。可见在滤波过程中无需采用大宽度的计数器，节省了系统的设计成本，另外，由于MCU系统在正常工作时，各个时钟源均始终在独立运行，所以即使在同一时刻有多个信号需要进行滤波，各时钟源的独立运行特性，可将各时钟源经过不同方式组合后，同时并行的提供给各个不同的滤波电路用于信号滤波，在简化了系统线路的同时降低了系统的设计成本。

另外，本发明实施例的数字滤波方法，还具有如下附加的技术特征：

在本发明的一个实施例中，所述根据待滤波信号的滤波时长，对各时钟源进行组合，以得到组合时钟，包括：

根据各时钟源的周期长度，对所述信号的滤波时长进行分解运算，以得到满足所述滤波控制信号的滤波时长与所述信号的滤波时长最接近条件下，各时钟源的周期个数；

依据所述各时钟源的周期个数，对各时钟源进行组合得到所述组合时钟。

在本发明的一个实施例中，所述根据各时钟源的周期长度，对待滤波信号的滤波时长进行分解运算，以得到满足所述滤波控制信号的滤波时长与所述待滤波信号的滤波时长最接近条件下，各时钟源的周期个数，包括：

将所述MCU系统中的n个时钟源的周期长度N₁，N₂，N₃，…N_n带入公式T≥(M₁ x N₁)+(M₂ x N₂)+(M₃ x N₃)+…+(M_n x N_n)，其中T为所述信号的滤波时长，以求得n个时钟源的周期个数M₁，M₂，M₃，…M_n；M的取值为正整数和零。

在本发明的一个实施例中，所述依据所述各时钟源的周期个数，对各时钟源进行组合得到所述组合时钟，包括：

将所述各时钟源的周期个数，写入滤波控制器中临时寄存器的对应运算位；

获取所述滤波控制器所输出的组合时钟；其中，所述组合时钟是所述滤波控制器依据预先设置的时钟排序策略所生成的。

在本发明的一个实施例中，所述时钟排序策略包括：对符合对应运算位取值个数的各时钟源，按照周期长度由大到小的顺序，进行排序。

在本发明的一个实施例中，所述利用所述组合时钟所生成的滤波控制信号对所述信号进行数字滤波，包括：

若所述信号的有效时长大于所述滤波控制信号的滤波时长，判定所述信号为有效信号；

若所述信号的有效时长不大于所述滤波控制信号的滤波时长，判定所述信号为无效信号；

对所述无效信号进行滤除。

在本发明的一个实施例中，所述判定所述信号为有效信号之后，还包括：

利用高频滤波时钟对所述信号进行校验；

若在所述滤波控制信号的滤波时长内，所述高频滤波时钟的历次扫描结果中存在判定所述信号无效的情况，则确定所述信号无效。

为达上述目的，本发明第二方面实施例提出了一种数字滤波装置，设置于MCU系统内部，包括：

滤波控制器，与时钟控制器连接，用于从所述时钟控制器获取各时钟源，根据待滤波信号的滤波时长，对相应的各时钟源进行组合得到组合时钟；其中，所述组合时钟所生成的滤波控制信号的滤波时长与待滤波信号的滤波时长相匹配；

输出控制单元，与所述滤波控制器连接，用于当接收到所述信号时，根据所述组合时钟向滤波单元输出滤波控制信号；

所述滤波单元，与所述输出控制单元连接，用于利用所述滤波控制信号对所述信号进行数字滤波。

本发明实施例的数字滤波装置，在数字滤波装置中，由滤波控制器通过时钟控制器获取到MCU系统内部的各时钟源之后，根据待滤波信号的滤波时长，对各时钟源进行组合，以通过输出控制单元输出由组合时钟所生成的滤波控制信号，其中，该滤波控制信号的滤波时长与待滤波信号的滤波时长相匹配，从而滤波单元可以利用该组合时钟对信号进行数字滤波。可见在滤波过程中无需采用大宽度的计数器，节省了系统的设计成本，另外，由于MCU系统在正常工作时，各个时钟源均始终在独立运行，所以即使在同一时刻有多个信号需要进行滤波，各时钟源的独立运行特性，可将各时钟源经过不同方式组合后，同时并行的提供给各个不同的滤波电路用于信号滤波，在简化了系统线路的同时降低了系统的设计成本。

另外，本发明实施例的数字滤波装置，还具有如下附加的技术特征：

在本发明的一个实施例中，所述滤波控制器包括临时寄存器；

所述临时寄存器，采用将所述各时钟源的周期个数，写入对应运算位的方式进行配置；其中，所述各时钟源的周期个数是采用如下方式运算获得的：根据各时钟源的周期长度，对所述信号的滤波时长进行分解运算，以得到满足所述滤波控制信号的滤波时长与所述信号的滤波时长最接近条件下，各时钟源的周期个数；

所述滤波控制器，具体用于依据所述运算位的取值，对各时钟源进行组合。

在本发明的一个实施例中，所述根据各时钟源的周期长度，对待滤波信号的滤波时长进行分解运算，以得到满足所述滤波控制信号的滤波时长与所述待滤波信号的滤波时长最接近条件下，各时钟源的周期个数，包括：

将所述MCU系统中的n个时钟源的周期长度N₁，N₂，N₃，…N_n带入公式T≥(M₁ x N₁)+(M₂ x N₂)+(M₃ x N₃)+…+(M_n x N_n)，其中T为所述信号的滤波时长，以求得n个时钟源的周期个数M₁，M₂，M₃，…M_n；M的取值为正整数和零。

在本发明的一个实施例中，所述滤波控制器，还具体用于依据预先设置的时钟排序策略，对符合所述运算位的取值的各时钟源进行排序，生成组合时钟。

在本发明的一个实施例中，所述时钟排序策略包括：对符合对应运算位取值个数的各时钟源，按照周期长度由大到小的顺序，进行排序。

在本发明的一个实施例中，所述滤波单元，具体用于若所述信号的有效时长大于所述滤波控制信号的滤波时长，判定所述信号为有效信号；若所述信号的有效时长不大于所述滤波控制信号的滤波时长，判定所述信号为无效信号；对所述无效信号进行滤除。

在本发明的一个实施例中，所述滤波单元，还用于利用高频滤波时钟对所述信号进行校验；若在所述滤波控制信号的滤波时长内，所述高频滤波时钟的历次扫描结果中存在判定所述信号无效的情况，则确定所述信号无效。

本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1为本发明实施例所提供的一种数字滤波的方法流程示意图；

图2为数字滤波装置的结构示意图；

图3为数字滤波装置的电路示意图；

图4为滤波结果示意图之一；以及

图5为滤波结果示意图之二。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本发明的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本发明的实施例所属技术领域的技术人员所理解。

下面参考附图描述本发明实施例的数字滤波方法和装置。

在当前的MCU系统设计中，尤其是愈来趋向于复杂MCU系统的低成本设计，从而结合复杂MCU系统的特点，本发明提出了一种数字滤波方法，主要通过对MCU系统内部多个各时钟源进行组合，从而得到组合时钟，利用该组合时钟对信号进行滤波。

下面将就数字滤波的方法进行具体介绍。

图1为本发明实施例所提供的一种数字滤波的方法流程示意图，如图1所示，方法包括：

步骤101，获取MCU系统内部的各时钟源。

具体地，可以在MCU系统内部，由滤波控制器从时钟控制器获取到各个同步时钟源。例如：在MCU系统内部，将n个时钟源的周期长度记为N₁，N₂，N₃，…N_n，且周期长度由大到小进行排序分别为N₁≥N₂≥N₃≥…≥N_n。

步骤102，根据待滤波信号的滤波时长，对各时钟源进行组合，以得到组合时钟。

其中，组合时钟所生成的滤波控制信号的滤波时长与待滤波信号的滤波时长相匹配。这里所说的滤波时长是指滤波时间的长度。

具体地，为了使得滤波控制信号的滤波时长与待滤波信号的滤波时长相匹配，一般情况下，可以根据各时钟源的周期长度，对信号的滤波时长进行分解运算，以得到满足滤波控制信号的滤波时长与信号的滤波时长最接近条件下，各时钟源的周期个数。

在上一步骤中获取到周期长度为N₁，N₂，N₃，…N_n的n个时钟源的情况下，可对信号S的滤波时长T进行计算处理，以求得各个时钟源的周期个数M₁，M₂，M₃，…M_n：

将MCU系统中的n个时钟源的周期长度N₁，N₂，N₃，…N_n带入公式T≥(M₁ x N₁)+(M₂ xN₂)+(M₃ x N₃)+…+(M_n x N_n)，其中T为信号S的滤波时长，M的取值为正整数和零。

考虑到信号S与组合时钟的异步特性，采用如上方式所获得的滤波控制信号的滤波时长实际应当大于或等于(M₁ x N₁)+(M₂ x N₂)+(M₃ x N₃)+…+(M_n x N_n)，且滤波控制信号的滤波时长小于或等于(M₁ x N₁)+(M₂ x N₂)+(M₃ x N₃)+…+(M_n x N_n)+δ，其中，δ为周期个数不为零的时钟源的最大周期。

在确定出各个时钟源的周期个数之后，将各时钟源的周期个数，写入滤波控制器中临时寄存器的对应运算位，获取滤波控制器所输出的组合时钟；其中，组合时钟是滤波控制器依据预先设置的时钟排序策略所生成的。

可选地，这里的时钟排序策略可以为：对符合对应运算位取值个数的各时钟源，按照周期长度由大到小的顺序，进行排序。从而滤波控制器依据预先设置的时钟排序策略对时钟进行组合，生成组合时钟。

步骤103，利用组合时钟所生成的滤波控制信号对信号进行数字滤波。

具体地，若信号的有效时长大于滤波控制信号的滤波时长，判定信号为有效信号，若信号的有效时长不大于滤波控制信号的滤波时长，判定信号为无效信号，对无效信号进行滤除。

为了降低信号抖动所导致的误判，还可以在判定信号为有效信号之后，利用高频滤波时钟对信号进行校验，若在滤波控制信号的滤波时长内，高频滤波时钟的历次扫描结果中存在判定信号无效的情况，则确定信号无效。

本实施例中，通过获取MCU系统内部的各时钟源之后，根据待滤波信号的滤波时长，对各时钟源进行组合，以得到组合时钟，其中，该由组合时钟所生成的滤波控制信号的滤波时长与待滤波信号的滤波时长相匹配，从而可以利用该滤波控制信号对信号进行数字滤波。可见在滤波过程中无需采用大宽度的计数器，节省了系统的设计成本，另外，由于MCU系统在正常工作时，各个时钟源均始终在独立运行，所以即使在同一时刻有多个信号需要进行滤波，各时钟源的独立运行特性，可将各时钟源经过不同方式组合后，同时并行的提供给各个不同的滤波电路用于信号滤波，在简化了系统线路的同时降低了系统的设计成本。

相应地，为了实现本发明所提供的数字滤波方法，本实施例提供了一种数字滤波装置，用于实施前述数字滤波方法，该数字滤波器设置于MCU内部，具体来说，图2为数字滤波装置的结构示意图，如图2所示，数字滤波装置包括：滤波控制器21、输出控制单元22和滤波单元23。

滤波控制器21，与MCU系统中的时钟控制器连接，用于从时钟控制器获取各时钟源，根据待滤波信号的滤波时长，对相应的各时钟源进行组合得到组合时钟。

其中，组合时钟所生成的滤波控制信号的滤波时长与待滤波信号的滤波时长相匹配。

输出控制单元22，与滤波控制器21连接，用于当接收到信号时，根据组合时钟向滤波单元23输出滤波控制信号；

滤波单元23，与输出控制单元22连接，用于利滤波控制信号对信号进行数字滤波。

具体地，滤波控制器21包括临时寄存器211。临时寄存器211，采用将各时钟源的周期个数，写入对应运算位的方式进行配置。

其中，各时钟源的周期个数是采用如下方式运算获得的：根据各时钟源的周期长度，对信号的滤波时长进行分解运算，以得到满足滤波控制信号的滤波时长与信号的滤波时长最接近条件下，各时钟源的周期个数。

需要说明的是，在本实施例中对临时寄存器211进行配置的实现方式可以为手动配置，也可以由专门的配置单元对其进行配置，本实施例中对于临时寄存器211的配置实现方式不做限定。只要能实现如下求得周期个数的配置过程，均在本实施例所限定的范围内：将MCU系统中的n个时钟源的周期长度N₁，N₂，N₃，…N_n带入公式T≥(M₁ x N₁)+(M₂ x N₂)+(M₃x N₃)+…+(M_n x N_n)，其中T为信号的滤波时长，以求得n个时钟源的周期个数M₁，M₂，M₃，…M_n；M的取值为正整数和零。

滤波控制器21，具体用于依据运算位的取值，对各时钟源进行组合。

在具体实现时，滤波控制器21依据预先设置的时钟排序策略，对符合运算位的取值的各时钟源进行排序，生成组合时钟。作为一种可能的实现方式，时钟排序策略包括：对符合对应运算位取值个数的各时钟源，按照周期长度由大到小的顺序，进行排序。

滤波单元23，具体用于若信号的有效时长大于滤波控制信号的滤波时长，判定信号为有效信号；若信号的有效时长不大于滤波控制信号的滤波时长，判定信号为无效信号；对无效信号进行滤除。

为了降低信号抖动所导致的误判，滤波单元23，还用于利用高频滤波时钟对信号进行校验；若在滤波控制信号的滤波时长内，高频滤波时钟的历次扫描结果中存在判定信号无效的情况，则确定信号无效。

为了清楚说明本实施例，本实施例提供了具体实例对数字滤波方法和装置进行详细说明。

图3为数字滤波装置的电路示意图，如图3所示，在这种可能的应用场景下，在MCU系统中，时钟控制器输出六个时钟源，具体时钟源的名称、周期和频率如下表1所示。

表1为时钟源的详细列表

为了便于进行时钟组合，选用了32位临时寄存器(TREG)，对该临时寄存器进行如下设计，表2为临时寄存器的设计参数列表，在表2中标示出了临时寄存器各运算位所对应的时钟源，以及各运算位取值范围。

Treg	对应时钟源	说明
			31:28	sys_clk	可选择1-15个sys_clk周期时间长度
27:24	sys_clk1	可选择1-15个sys_clk1周期时间长度
			23:20	sys_clk2	可选择1-15个sys_clk2周期时间长度
19:16	RC_1m	可选择1-15个RC_1m周期时间长度
			15:12	rc_32k	可选择1-15个rc_32k周期时间长度
11:0	rc_1k	可选择1-4095个rc_1k周期时间长度

表2为临时寄存器的设计参数列表

在如表2所示的设计参数下，由以上时钟源所组成的组合时钟条件下，可以求得该组合时钟所生成的滤波控制信号的滤波时长上限和下限。

具体地，滤波控制信号的滤波时长最短为：sys_clk×1＝20ns；

滤波控制信号的滤波时长最长为：(sys_clk+sys_clk1+sys_clk2+RC_1m+rc_32k)×15+rc_1k×4095＝4581.675ms。

在进行滤波之前，需要对临时寄存器进行配置，在表1和表2所限定的场景下，针对信号A和信号B进行滤波时，由于信号A和信号B的滤波时长不同，因此，对临时寄存器的配置参数也是不同的，下面将分别对信号A和信号B进行滤波时的临时寄存器的配置过程进行简要介绍。

作为一种可能的配置过程，在存在一个信号A待滤波时，该信号A的滤波时长Ta≥20.1ms，在这一条件下，结合表1中所出示的各时钟源的周期长度，选择rc_1k以及rc_32k这两个时钟源，其中，rc_1k时钟源的周期个数为20个，rc_32k时钟源的周期个数为4个，由这两个时钟源组合所获得的组合时钟A’对应的滤波时长Ta’为：

rc_1k×20+rc_32k×4＝20.125ms。

考虑到信号A与组合时钟A’之间的异步特性，信号A的有效时长的起始位置可能会发生在rc_1k一个周期内的任何一个时间点，而滤波会在组合时钟中的最长周期时钟源同步触发端开始进行，因此，滤波时长Ta’实际为：

20.125ms≤Ta≤20.125ms+rc_1k×1，即20.125ms≤Ta≤21.125ms。

由于已经计算确定了rc_1k时钟源的周期个数为20个，rc_32k时钟源的周期个数为4个，对临时寄存器配置参数为Treg＝32’H0000_4014。其中，“0000_4014”的8位中的前5位运算位分别对应表1中序号为1-5的时钟源的周期个数，后3位对应表1中序号为6的时钟源的周期个数，将已计算出的时钟源的个数转化为16进制作为对应运算位的取值即可。

作为另一种可能的配置过程，在存在一个信号B待滤波时，该信号B的滤波时长Tb≥200ns，在这一条件下，结合表1中所出示的各时钟源的周期长度，选择sys_clk以及sys_clk2这两个时钟源，其中，sys_clk时钟源的周期个数为1个，sys_clk2时钟源的周期个数为3个，由这两个时钟源组合所获得的组合时钟B’对应的滤波时长Tb’为：

sys_clk×1+sys_clk2×3＝203.125ns。

考虑到信号B与组合时钟B’之间的异步特性，信号B的有效时长的起始位置可能会发生在sys_clk2一个周期内的任何一个时间点，而滤波会在组合时钟中的最长周期时钟源同步触发端开始进行，因此，滤波时长Tb’实际为：

203.125ns≤Tb≤203.125ns+sys_clk2×1，即203.125ns≤Tb≤265.625ns。

由于已经计算确定了sys_clk时钟源的周期个数为1个，sys_clk2时钟源的周期个数为3个，对临时寄存器配置参数为Treg＝32’H1030_0000。其中，“1030_0000”的8位中的前5位运算位分别对应表1中序号为1-5的时钟源的周期个数，后3位对应表1中序号为6的时钟源的周期个数，将已计算出的时钟源的个数转化为16进制作为对应运算位的取值即可。

在完成对临时寄存器的配置之后，临时寄存器根据配置结果生成组合时钟，进而利用组合时钟所生成的滤波控制信号进行滤波。一般来说，临时寄存器按照周期由大到小的顺序对时钟源进行排序，例如：

信号A所采用的组合时钟Ta’是采用如下方式对时钟源排序生成的，

rc_1k，rc_1k，…rc_1k(共20个rc_1k)，rc_32k，rc_32k，rc_32k，rc_32k。

在生成组合时钟之后，当信号A输入系统，且需要进行滤波时，信号A输入输出控制单元，从而触发输出控制单元将根据组合时钟Ta’所生成的滤波控制信号1输出至对应的滤波单元1，由滤波单元1根据此滤波控制信号1对信号A进行滤波。

在滤波单元1滤波过程中，如果信号A满足有效时长大于滤波控制信号1的滤波时长，判定信号A为有效信号，否则将被滤除，无滤波后的信号发生。图4为滤波结果示意图之一，如图4所示，由于信号A的有效时长未达到滤波控制信号1的滤波时长，判定信号A为无效信号。另外，由于在滤波控制信号1的有效时长内，高频滤波时钟扫描过程中，存在扫描结果为A信号无效的情况，即图4中所标示的抖动位置处，因此，滤波结果为无效信号。

而在另一情况下，信号A如图5所示，在图5中，信号A满足有效时长大于滤波控制信号1的滤波时长，从而判定信号A为有效信号，且在滤波控制信号1的有效时长内，高频滤波时钟扫描过程中，不存在扫描结果为A信号无效的情况，因此，滤波结果为有效信号。

应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (14)

1.一种数字滤波方法，其特征在于，包括以下步骤：

获取MCU系统内部的各时钟源；

根据待滤波信号的滤波时长，对各时钟源进行组合，以得到组合时钟，其中，所述组合时钟所生成的滤波控制信号的滤波时长与所述待滤波信号的滤波时长相匹配；

利用所述组合时钟所生成的滤波控制信号对所述信号进行数字滤波。

2.根据权利要求1所述的数字滤波方法，其特征在于，所述根据待滤波信号的滤波时长，对各时钟源进行组合，以得到组合时钟，包括：

根据各时钟源的周期长度，对所述信号的滤波时长进行分解运算，以得到满足所述滤波控制信号的滤波时长与所述信号的滤波时长最接近条件下，各时钟源的周期个数；

依据所述各时钟源的周期个数，对各时钟源进行组合得到所述组合时钟。

3.根据权利要求2所述的数字滤波方法，其特征在于，所述根据各时钟源的周期长度，对待滤波信号的滤波时长进行分解运算，以得到满足所述滤波控制信号的滤波时长与所述待滤波信号的滤波时长最接近条件下，各时钟源的周期个数，包括：

将所述MCU系统中的n个时钟源的周期长度N₁，N₂，N₃，…N_n带入公式T≥(M₁ x N₁)+(M₂ xN₂)+(M₃ x N₃)+…+(M_n x N_n)，其中T为所述信号的滤波时长，以求得n个时钟源的周期个数M₁，M₂，M₃，…M_n；M的取值为正整数和零。

4.根据权利要求2所述的数字滤波方法，其特征在于，所述依据所述各时钟源的周期个数，对各时钟源进行组合得到所述组合时钟，包括：

将所述各时钟源的周期个数，写入滤波控制器中临时寄存器的对应运算位；

获取所述滤波控制器所输出的组合时钟；其中，所述组合时钟是所述滤波控制器依据预先设置的时钟排序策略所生成的。

5.根据权利要求4所述的数字滤波方法，其特征在于，所述时钟排序策略包括：对符合对应运算位取值个数的各时钟源，按照周期长度由大到小的顺序，进行排序。

6.根据权利要求1所述的数字滤波方法，其特征在于，所述利用所述组合时钟所生成的滤波控制信号对所述信号进行数字滤波，包括：

若所述信号的有效时长大于所述滤波控制信号的滤波时长，判定所述信号为有效信号；

若所述信号的有效时长不大于所述滤波控制信号的滤波时长，判定所述信号为无效信号；

对所述无效信号进行滤除。

7.根据权利要求6所述的数字滤波方法，其特征在于，所述判定所述信号为有效信号之后，还包括：

利用高频滤波时钟对所述信号进行校验；

若在所述滤波控制信号的滤波时长内，所述高频滤波时钟的历次扫描结果中存在判定所述信号无效的情况，则确定所述信号无效。

8.一种数字滤波装置，其特征在于，设置于MCU系统内部，包括：

滤波控制器，与所述MCU系统的时钟控制器连接，用于从所述时钟控制器获取各时钟源，根据待滤波信号的滤波时长，对相应的各时钟源进行组合得到组合时钟；其中，所述组合时钟所生成的滤波控制信号的滤波时长与待滤波信号的滤波时长相匹配；

输出控制单元，与所述滤波控制器连接，用于当接收到所述信号时，根据所述组合时钟向滤波单元输出滤波控制信号；

所述滤波单元，与所述输出控制单元连接，用于利用所述滤波控制信号对所述信号进行数字滤波。

9.根据权利要求8所述的数字滤波装置，其特征在于，所述滤波控制器包括临时寄存器；

所述临时寄存器，采用将所述各时钟源的周期个数，写入对应运算位的方式进行配置；其中，所述各时钟源的周期个数是采用如下方式运算获得的：根据各时钟源的周期长度，对所述信号的滤波时长进行分解运算，以得到满足所述滤波控制信号的滤波时长与所述信号的滤波时长最接近条件下，各时钟源的周期个数；

所述滤波控制器，具体用于依据所述运算位的取值，对各时钟源进行组合。

10.根据权利要求9所述的数字滤波装置，其特征在于，所述根据各时钟源的周期长度，对待滤波信号的滤波时长进行分解运算，以得到满足所述滤波控制信号的滤波时长与所述待滤波信号的滤波时长最接近条件下，各时钟源的周期个数，包括：

将所述MCU系统中的n个时钟源的周期长度N₁，N₂，N₃，…N_n带入公式T≥(M₁ x N₁)+(M₂ xN₂)+(M₃ x N₃)+…+(M_n x N_n)，其中T为所述信号的滤波时长，以求得n个时钟源的周期个数M₁，M₂，M₃，…M_n；M的取值为正整数和零。

11.根据权利要求8所述的数字滤波装置，其特征在于，

所述滤波控制器，还具体用于依据预先设置的时钟排序策略，对符合所述运算位的取值的各时钟源进行排序，生成组合时钟。

12.根据权利要求11所述的数字滤波装置，其特征在于，所述时钟排序策略包括：对符合对应运算位取值个数的各时钟源，按照周期长度由大到小的顺序，进行排序。

13.根据权利要求8所述的数字滤波装置，其特征在于，

所述滤波单元，具体用于若所述信号的有效时长大于所述滤波控制信号的滤波时长，判定所述信号为有效信号；若所述信号的有效时长不大于所述滤波控制信号的滤波时长，判定所述信号为无效信号；对所述无效信号进行滤除。

14.根据权利要求13所述的数字滤波装置，其特征在于，

所述滤波单元，还用于利用高频滤波时钟对所述信号进行校验；若在所述滤波控制信号的滤波时长内，所述高频滤波时钟的历次扫描结果中存在判定所述信号无效的情况，则确定所述信号无效。