KR20060054156A - 전압 레귤레이터 - Google Patents

Abstract

드루핑 타입 과전류 보호 회로에 간단한 회로를 부가함에 의해 과전류 보호 동작 시 생성되는 단락 회로 전류를 제어할 수 있는 과전류 보호 회로를 취득한다. 전압 레귤레이터는 출력 전압 값에 따라 출력 트랜지스터의 게이트 전압을 제어함에 의해 과전류 보호 동작 시 생성되는 단락 회로 전류의 값을 가변시키는 구조이다.

Description

전압 레귤레이터{VOLTAGE REGULATOR}

도 1은 본 발명에 따른 전압 레귤레이터의 회로도.

도 2는 본 발명에 따른 전압 레귤레이터에서의 과전류 보호 특성을 설명하는 그래프도.

도 3은 종래 기술의 전압 레귤레이터의 회로도.

도 4는 종래 기술의 전압 레귤레이터에서의 과전류 보호 특성을 설명하는 그래프도.

본 발명은 과전류 보호 회로를 포함하는 전압 레귤레이터에 관한 것이다.

도 3은 종래 기술의 전압 조절기에서의 드루핑(drooping) 타입 과전류 보호 회로의 회로도이다. 과전류 보호 회로는 그 출력 단자에서 단락 회로가 발생하는 경우, 도 4에 도시된 것과 같은 단락 회로 전류를 생성하며, 이를 드루핑 타입이라 칭한다.

상기 회로는: 기준 전압 회로(10)의 기준 전압과 전압 레귤레이터의 전압(Vout)을 분압하기 위한 브리더 저항(13 및 14)의 노드에서의 전압(Va) 사이의 전 압차를 증폭하기 위한 에러 증폭기(11); 및 출력 트랜지스터(12)를 포함한다. 에러 증폭기(11)의 출력 전압이 Verr 이라면, 기준 전압 회로(10)의 출력 전압은 Vref 이며, Vref > Va이면, Verr이 감소한다. Vref ≤ Va 이면, Verr은 증가한다.

Verr이 감소하는 경우, 본 실시예에서는 P-ch MOS 트랜지스터인 출력 트랜지스터(12)에서, 게이트-소스 전압은 증가하고, ON 저항은 감소한다. 그러므로, 출력 전압(Vout)은 증가한다. Verr이 증가하는 경우, 출력 트랜지스터(12)의 ON 저항은 증가하고, 출력 전압은 감소하므로, 출력 전압(Vout)을 상수로 유지시킨다. 로드 저항(20)이 감소하고 출력 전류가 증가하는 경우, 출력 트랜지스터(12)의 게이트-소스 전압은 증가한다. 출력 트랜지스터(12)와 공통인 게이트 전압을 갖는 트랜지스터(15)로 흐르는 전류 또한 증가한다. 큰 전류가 트랜지스터(15)로 흐르므로, 저항(16)으로 흐르는 전류는 증가한다. 전류가 선정된 값과 같거나 더 큰 경우, 저항(16)에서의 전압 증가는 트랜지스터(17)의 임계값을 초과한다. 트랜지스터(17)는 ON으로 되고, 전류는 저항(18)로 흐른다. 다음으로 트랜지스터(19)가 ON이 되고, 출력 트랜지스터(12)의 게이트 전압은 증가하고, 출력 전압은 감소하는데, 여기서 과전류 보호 기능이 동작한다.

종래 기술의 전압 레귤레이터에서의 드루핑 타입 과전류 보호 회로에 대해서는, 출력 전압과는 무관하게, 과전류 보호 동작에 따라 생성된 전류는 일정하다. 출력 전압은 로우로 제어되나, 출력 전류는 하이로 유지되고, 회로에 부과되는 부하는 크게 유지된다(일본 특허 공개 제2003-029856 A (6 페이지, 도 3).

상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 종래 기술의 드루핑 타입 과전류 보호 회로에 간단한 회로를 부가함에 의해 과전류 보호 동작시에 생성된 단락 회로 전류를 제어할 수 있는 과전류 보호 회로를 취득하는 것이다.

본 발명에 따른 전압 레귤레이터는 출력 전압 값에 따라 출력 트랜지스터의 게이트 전압을 조절함에 의해 과전류 보호 동작시에 생성된 단락 회로 전류의 값을 가변시키는 구조이다.

본 발명에 따르면, 종래 기술의 드루핑 타입 과전류 보호 회로에 간단한 회로를 부가함에 의해, 과전류 보호 동작시 생성된 단락 회로 전류를 낮게 제어할 수 있는 과전류 보호 회로를 취득하는 것이 가능하다.

실시예

도 1은 본 발명에 따른 전압 레귤레이터의 회로도이다. 전압 레귤레이터는 기준 전압 회로(10), 브리더 저항(13 및 14), 출력 트랜지스터(12), 로드 저항(20), 드루핑 타입 과전류 보호 회로를 위한 트랜지스터(15), 종래 기술의 전압 레귤레이터의 경우와 동일한 트랜지스터(17), 트랜지스터(19), 및 저항(16)을 포함한다.

종래 기술의 드루핑 타입 과전류 보호 회로와 상이한 점은 게이트 전압을 위해 분할된 저항의 분압 포인트를 이용하는 트랜지스터(1); 게이트가 트랜지스터(1)의 드레인 측에 접속되고 드레인이 게이트와 공통인 트랜지스터(2); 및 트랜지스터(2)의 게이트에 공통으로 전속되는 트랜지스터(3)로 구성되는 구조인 것이다. 트 랜지스터(3)의 드레인측은 트랜지스터(17)의 드레인 측 및 트랜지스터(19)의 게이트 측에 접속된다.

도 1의 회로를 참조하여, 본 발명의 동작이 설명된다.

먼저, 출력 전압이 노멀(normal)인 경우, 브리더 저항의 분할 포인트는 트랜지스터(1)의 임계 전압보다 큰 전압을 가지며, 트랜지스터(1)는 ON이다. 트랜지스터(1)을 통해 흐르는 전류는 트랜지스터(2)를 경유하여 트랜지스터(3)으로 전류 값을 보낸다. 그러므로, 트랜지스터(1)가 ON이고, 높은 출력 전압을 검출하는 경우, 트랜지스터(3)는 ON이 되어 저항값이 작아지도록 제어한다.

다음으로, 단락 회로가 일부 이유로 출력 단자에서 발생하는 경우, 출력 단자에서의 전압은 감소하고 그 출력 전류는 증가한다. 그러므로, 트랜지스터(15)로 흐르는 전류는 또한 증가한다. 트랜지스터(16)에 의해 증가하는 전압이 트랜지스터(17)의 임계값을 넘어서는 경우, 트랜지스터(17)는 ON이 된다. 트랜지스터(17)이 ON이 될 때 생성되는 전류가 트랜지스터(3)로 흐르는 전류를 넘어서는 경우, 트랜지스터(19)의 게이트 전압은 감소하고, 그러므로 출력 트랜지스터(12)의 게이트 전압은 증가하며, 여기서 과전류 보호 회로가 기능을 한다.

이 때, 과전류 보호 동작하에서 출력 전압의 감소로, 트랜지스터(1)의 게이트 전압은 감소하고, 트랜지스터(2)로 흐르는 전류의 값은 억제된다. 그러므로, 과전류 보호는 적어도 트랜지스터(17)로 흐르는 전류의 값에서 동작한다. 더욱이, 트랜지스터(3)가 가변 트랜지스터와 동일한 방식으로 기능하므로, 도 2의 과전류 보호 특성에서 도시된 것과 같이 출력 전압이 낮아지면 단락 회로 전류는 낮게 제어된다.

또한 이 실시예에서, 브리더 저항의 분할 포인트 및 에러 증폭기의 입력은 공통 전위를 가지지만, 반드시 공통 전위를 가져야 하는 것은 아니다. 분할 포인트보다 낮은 전압이 트랜지스터 게이트로 입력되는 경우라도 어떠한 문제도 발생하지 않는다.

또한, 브리더 저항은 출력 전압값을 모니터링하기 위한 회로에 이용되지만, 모니터링을 위해 저항 등을 별도로 제공함에 의해 동일한 특성이 얻어질 수 있다.

또한, 트랜지스터(1)를 공핍형 트랜지스터로 구성함에 의해, 출력 전압은 낮은 전압값이 되도록 제어될 수 있다.

Claims (3)

1. 전압 레귤레이터로서,

   상기 전압 레귤레이터의 출력 전압을 분압하기 위한 분할 저항;

   기준 전압 회로;

   상기 분할 저항의 전압과 상기 기준 전압 회로의 전압을 비교하기 위한 에러 증폭기;

   상기 에러 증폭기의 출력을 수신하고, 상기 전압 레귤레이터의 출력 전압을 제어하기 위한 출력 트랜지스터; 및

   과전류 보호 회로

   를 포함하되,

   상기 과전류 보호 회로는 상기 전압 레귤레이터의 출력 전압에 기초하여 상기 전압 레귤레이터의 출력 전류를 제어하는

   전압 레귤레이터.
2. 제1항에 있어서, 상기 과전류 보호 회로는:

   상기 출력 트랜지스터와 공통인 게이트를 갖는 제1 트랜지스터;

   상기 제1 트랜지스터의 드레인에 접속된 저항기;

   출력과 상기 분할 저항의 게이트를 서로 접속시키는 출력 전압 검출 트랜지스터;

   상기 제1 트랜지스터의 드레인에 접속되는 제1 입력 단자를 갖는 전류 미러 회로;

   상기 제1 트랜지스터의 드레인과 상기 분할 저항의 분할 포인트에 접속된 게이트와 상기 전류 미러 회로의 출력 단자에 접속된 드레인을 갖는 제2 트랜지스터; 및

   상기 전류 미러 회로의 출력 단자에 접속된 게이트와 상기 출력 트랜지스터의 게이트에 접속된 드레인을 갖는 제3 트랜지스터

   를 포함하는, 전압 레귤레이터.
3. 제2항에 있어서, 상기 출력 전압 검출 트랜지스터는 공핍형을 포함하는, 전압 레귤레이터.

Images