KR20160075329A - 볼티지 레귤레이터 - Google Patents

볼티지 레귤레이터 Download PDF

Info

Publication number
KR20160075329A
KR20160075329A KR1020150177039A KR20150177039A KR20160075329A KR 20160075329 A KR20160075329 A KR 20160075329A KR 1020150177039 A KR1020150177039 A KR 1020150177039A KR 20150177039 A KR20150177039 A KR 20150177039A KR 20160075329 A KR20160075329 A KR 20160075329A
Authority
KR
South Korea
Prior art keywords
voltage
overshoot
suppressing means
output
controlling
Prior art date
Application number
KR1020150177039A
Other languages
English (en)
Other versions
KR102335295B1 (ko
Inventor
마사카즈 스기우라
츠토무 도미오카
Original Assignee
에스아이아이 세미컨덕터 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스아이아이 세미컨덕터 가부시키가이샤 filed Critical 에스아이아이 세미컨덕터 가부시키가이샤
Publication of KR20160075329A publication Critical patent/KR20160075329A/ko
Application granted granted Critical
Publication of KR102335295B1 publication Critical patent/KR102335295B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00Circuit arrangements for dc mains or dc distribution networks
    • H02J1/10Parallel operation of dc sources

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

(과제) 상태에 기초하여 최적의 오버슈트 억제 수단을 적용 가능한 볼티지 레귤레이터를 제공한다.
(해결 수단) 분압 전압과 기준 전압의 차를 증폭시킨 전압에 의해 출력 트랜지스터를 제어하는 증폭기와, 출력 트랜지스터의 게이트 전압을 제어하여 출력 전압의 오버슈트를 억제하는 제 1 오버슈트 억제 수단과, 증폭기의 동작 전류를 제어하여 출력 전압의 오버슈트를 억제하는 제 2 오버슈트 억제 수단과, 제어 회로를 구비하고, 제어 회로는 전원 기동시에 제 1 오버슈트 억제 수단을 온하고, 출력 전압이 안정적인 상태에서는 상기 제 1 오버슈트 억제 수단을 오프하는 구성으로 하였다.

Description

볼티지 레귤레이터{VOLTAGE REGULATOR}
본 발명은, 볼티지 레귤레이터의 오버슈트 특성을 개선하는 것이 가능한 볼티지 레귤레이터에 관한 것이다.
종래의 볼티지 레귤레이터는, 도 4 에 나타내는 바와 같이, 전압원 (401) 의 기준 전압 (VREF) 과, 볼티지 레귤레이터의 출력 단자 (407) 의 전압 (이하, VOUT 로 기재한다) 을 분압하는 분압 회로를 이루는 저항 (405, 406) 의 접점의 전압과의 차 (差) 전압을 증폭시켜 전류원 (403) 에 의해 급전되는 증폭기 (402) 로 이루어지는 볼티지 레귤레이터 제어 회로와, 증폭기 (402) 의 출력 전압에 기초하여 제어되는 출력 트랜지스터 (404) 와, 저항 (411) 과 콘덴서 (412) 와 트랜지스터 (413) 로 이루어지는 오버슈트 억제 수단 (400) 으로 구성되고, 정 (正) 의 전원 전압 (이하, VDD 로 기재한다) 에 의해 동작을 한다.
증폭기 (402) 의 출력 전압을 VERR, 저항 (405, 406) 의 접점의 전압을 VFB 로 하면, VREF > VFB 이면, VERR 은 낮아지고, 반대로 VREF < VFB 이면, VERR 은 높아진다.
VERR 이 낮아지면, 출력 트랜지스터 (404) 는 온 저항이 작아져 VOUT 를 높게 하고, 반대로 VERR 이 높아지면, 출력 트랜지스터 (404) 는 온 저항이 커져 VOUT 를 낮게 하고, 결국 VREF = VFB 가 되어, VOUT 를 일정하게 유지한다.
전원 투입시에는, VOUT 는 아직 낮아 VREF > VFB 의 상태이다. 이 때, 출력 트랜지스터 (404) 는 온 저항이 낮아지도록 제어되기 때문에, VOUT 에 오버슈트가 발생하기 쉽다. 그래서, 저항 (411) 과 콘덴서 (412) 의 시정수로 결정되는 일정한 기간 트랜지스터 (413) 를 온 제어함으로써, VERR 을 VDD 에 가까운 전압으로 제어한다. 이것에 의해, 출력 트랜지스터 (404) 는 오프 제어되기 때문에, VOUT 의 오버슈트의 억제가 도모된다 (예를 들어, 특허문헌 1 참조).
일본 공개특허공보 2004-252891호
그러나, 도 4 에 나타내는 종래의 볼티지 레귤레이터에서는, VOUT 의 오버슈트의 억제시에는, 트랜지스터 (413) 가 오프 제어되기 때문에, 볼티지 레귤레이터의 출력 단자 (407) 에 부하가 접속되어 있는 경우, VOUT 에 언더슈트가 발생할 가능성이 있다.
즉, 전원 전압이나 부하 등의 상태에 따라, 최적의 오버슈트 억제 수단이 필요한데, 종래의 볼티지 레귤레이터에서는 그러한 상태에 대응할 수 없는 등의 문제가 있었다.
본 발명은, 이상과 같은 문제를 해소하기 위해 이루어진 것으로서, 상태에 기초하여 최적의 오버슈트 억제 수단을 적용 가능한 볼티지 레귤레이터를 제공하는 것이다.
종래의 문제를 해결하기 위해, 본 발명의 볼티지 레귤레이터는, 이하와 같은 구성으로 하였다.
분압 전압과 기준 전압의 차를 증폭시킨 전압에 의해 출력 트랜지스터를 제어하는 증폭기와, 출력 트랜지스터의 게이트 전압을 제어하여 출력 전압의 오버슈트를 억제하는 제 1 오버슈트 억제 수단과, 증폭기의 동작 전류를 제어하여 출력 전압의 오버슈트를 억제하는 제 2 오버슈트 억제 수단과, 제어 회로를 구비하고, 제어 회로는 전원 기동시에 제 1 오버슈트 억제 수단을 온하고, 출력 전압이 안정적인 상태에서는 상기 제 1 오버슈트 억제 수단을 오프하는 구성으로 하였다.
본 발명의 볼티지 레귤레이터에 의하면, 상태에 기초하여 최적의 오버슈트 억제 수단을 적용 가능한 볼티지 레귤레이터를 제공하는 것이 가능해진다.
도 1 은 제 1 실시형태의 볼티지 레귤레이터를 나타내는 설명도이다.
도 2 는 제 1 실시형태의 볼티지 레귤레이터의 다른 예를 나타내는 설명도이다.
도 3 은 제 2 실시형태의 볼티지 레귤레이터를 나타내는 설명도이다.
도 4 는 종래의 볼티지 레귤레이터를 나타내는 설명도이다.
도 1 은 제 1 실시형태의 볼티지 레귤레이터를 나타내는 설명도이다. 제 1 실시형태의 볼티지 레귤레이터는, 전압원 (401) 과, 증폭기 (402) 와, 전류원 (403) 과, 출력 트랜지스터 (404) 와, 분압 회로를 이루는 저항 (405, 406) 과, 출력 단자 (407) 와, 오버슈트 억제 수단 (100) 과, 오버슈트 억제 수단 (400) 과, 제어 회로 (101) 를 구비하고 있다.
오버슈트 억제 수단 (100) 은, 저항 (111) 과, 콘덴서 (112) 와, 트랜지스터 (113) 를 구비하고 있다. 오버슈트 억제 수단 (400) 은, 저항 (411) 과, 콘덴서 (412) 와, 트랜지스터 (413) 를 구비하고 있다.
저항 (111) 과 콘덴서 (112) 는, 정의 전원 전압 (이하, VDD 로 기재한다) 과 부 (負) 의 전원 전압 (이하, VSS 로 기재한다) 사이에 직렬로 접속된다. 트랜지스터 (113) 는, 드레인과 소스가 전류원 (403) 의 입력 단자와 VSS 에 접속되고, 게이트가 저항 (111) 과 콘덴서 (112) 의 접속점에 접속된다.
저항 (411) 과 콘덴서 (412) 는, VDD 와 VSS 사이에 직렬로 접속된다. 트랜지스터 (413) 는, 드레인과 소스가 VDD 와 증폭기 (402) 의 출력 단자에 접속되고, 게이트가 저항 (411) 과 콘덴서 (412) 의 접속점에 접속된다.
전압원 (401) 은, 기준 전압 (이하, VREF 로 기재한다) 을 출력한다. 분압 회로는, 출력 단자 (407) 의 전압 (이하, VOUT 로 기재한다) 을 분압한 전압 (이하, VFB 로 기재한다) 을 출력한다. 증폭기 (402) 는, VREF 와 VFB 의 차를 증폭시킨 결과의 전압 (이하, VERR 로 기재한다) 을 출력한다. 전류원 (403) 은, 증폭기 (402) 의 동작 전류를 흐르게 한다. 오버슈트 억제 수단 (100) 은, 전원 전압의 변동을 검출하여 증폭기 (402) 의 동작 전류를 제어한다. 오버슈트 억제 수단 (400) 은, 전원 전압의 변동을 검출하여 출력 트랜지스터 (404) 의 게이트를 제어한다. 제어 회로 (101) 는, 제 1 출력 단자가 오버슈트 억제 수단 (100) 에 접속되고, 제 2 출력 단자가 오버슈트 억제 수단 (400) 에 접속되어, 각각을 온 오프 제어한다.
다음으로, 제 1 실시형태의 볼티지 레귤레이터의 동작에 대해 설명을 한다. 기본적인 동작은 종래의 볼티지 레귤레이터와 동일하다.
전원 투입시에는, VOUT 는 아직 낮아 VREF > VFB 의 상태이다. 이 때, 출력 트랜지스터 (404) 는 온 저항이 낮아지도록 제어되기 때문에, VOUT 에 오버슈트가 발생하기 쉽다. 그래서, 저항 (411) 과 콘덴서 (412) 의 시정수로 결정되는 일정한 기간 트랜지스터 (413) 를 온 제어함으로써, VERR 을 VDD 에 가까운 전압으로 제어한다. 출력 트랜지스터 (404) 는, 오프 제어되기 때문에 VOUT 의 오버슈트가 억제된다. 즉, 오버슈트 억제 수단 (400) 에 의해, 출력 트랜지스터 (404) 를 오프 제어함으로써, VOUT 의 오버슈트가 억제된다.
전원 투입시에 출력 트랜지스터 (404) 의 온 저항이 낮은 상태에서는, VOUT 에 오버슈트가 발생할 우려가 매우 높다. 이 상태에서는, 트랜지스터 (413) 를 재빠르게 오프 제어하는 오버슈트 억제 수단이 요구되기 때문에, 출력 트랜지스터 (404) 를 오프 제어하는 동작을 기능시키는 것은, 상태에 기초한 적당한 오버슈트 억제 수단이다.
그 후, VREF = VFB 가 되어 VOUT 를 소정의 전압으로 유지하는 통상 상태에서는, 언더슈트에 배려한 오버슈트 억제 수단이 요구된다. 그래서, 저항 (111) 과 콘덴서 (112) 의 시정수로 결정되는 일정한 기간 트랜지스터 (113) 를 온 제어함으로써, 증폭기 (402) 의 동작 전류를 늘리도록 제어한다. 이것에 의해, 증폭기 (402) 에 의한 출력 트랜지스터 (404) 의 고속 제어가 가능해지기 때문에, VOUT 의 오버슈트가 억제된다. 즉, 오버슈트 억제 수단 (400) 에 의해, 증폭기 (402) 의 동작 전류를 늘리도록 제어함으로써, VOUT 의 오버슈트가 억제된다.
VOUT 를 소정의 전압으로 유지하는 통상 상태에서는, 트랜지스터 (413) 를 오프 제어하는 오버슈트 억제 동작을 하면 VOUT 에 언더슈트가 발생할 가능성이 있다. 이 상태에서는, 언더슈트에 배려한 오버슈트 억제 수단이 요구되기 때문에, 증폭기 (402) 의 동작 전류를 늘리도록 제어하는 오버슈트 억제 동작을 기능시키는 것은, 상태에 기초한 적당한 오버슈트 억제 수단이다.
여기서, 제어 회로 (101) 는, 복수의 오버슈트 억제 수단을 상태에 따라 선택적으로 기능시킨다. 제 1 실시형태의 볼티지 레귤레이터의 경우, 전원 투입시에는 오버슈트 억제 수단 (400) 을 기능시키고, 통상 상태에서는 오버슈트 억제 수단 (100) 을 기능시킨다. 그것들의 제어 방법으로는, 예를 들어, 트랜지스터 (413) 나 트랜지스터 (113) 와 직렬로 스위치를 구비하고, 그 스위치를 온 오프 제어하도록 하면 된다. 또 예를 들어, 저항 (411) 이나 저항 (111) 과 병렬로 스위치를 구비하고, 그 스위치를 온 오프 제어하도록 하면 된다.
또한, 제어 회로 (101) 는, 출력 트랜지스터 (404) 의 온 저항의 크기에 기초하여 제어를 한다. 이것에 의해, VREF > VFB 로서 출력 트랜지스터 (404) 의 온 저항이 매우 낮은 상태인지의 여부를 알 수 있기 때문에, 상태에 기초한 적당한 오버슈트 억제 수단을 선택적으로 기능시키는 것이 가능해진다. 예를 들어, 출력 트랜지스터와 병렬의 관계로 트랜지스터를 구비하고, 그 트랜지스터가 흐르게 하는 전류의 크기의 대소를 판별하는 수단을 들 수 있다.
또, 제어 회로 (101) 는 전원 전압에 기초하여 제어를 한다. 예를 들어, 전원의 전압을 감시하는 전압 검출기를 구비하고, 그 전압 검출기의 출력으로 전원 투입 후인 것을 판별하는 수단을 들 수 있다.
또, 제어 회로 (101) 는 VOUT 의 전압에 기초하여 동작을 한다. 예를 들어, VOUT 를 감시하는 전압 검출기를 구비하고, 그 전압 검출기의 출력으로 전원 투입 후인 것을 판별하는 수단을 들 수 있다.
또, 오버슈트 억제 수단 (400) 은, 출력 트랜지스터 (404) 를 오프 제어하는 동작을 할 수 있으면, 그 구성은 상기 서술한 회로에 한정될 필요는 없다. 이 때문에, 구성에 따라 기능을 온 오프 제어하는 것이 이루어지면 되며, 따라서 상기 서술한 기능을 하게 하는 방법에 대해서도, 전혀 한정될 필요는 없다.
이상 설명한 바와 같이, 제 1 실시형태의 볼티지 레귤레이터에서는, 상태에 기초하여 최적의 오버슈트 억제 수단을 적용 가능한 볼티지 레귤레이터를 제공하는 것이 가능해진다.
도 2 는 제 1 실시형태의 볼티지 레귤레이터의 다른 예를 나타내는 설명도이다. 도 2 의 볼티지 레귤레이터는, 오버슈트 억제 수단 (200) 과, 제어 회로 (201) 를 구비하고 있다. 오버슈트 억제 수단 (200) 은, 저항 (211) 과 콘덴서 (212) 와 트랜지스터 (213) 를 구비하고 있다.
저항 (211) 과 콘덴서 (212) 는, VOUT 와 VSS 사이에 직렬로 접속된다. 트랜지스터 (213) 는, 드레인과 소스가 전류원 (403) 의 입력 단자와 VSS 에 접속되고, 게이트가 저항 (211) 과 콘덴서 (212) 의 접속점에 접속된다.
오버슈트 억제 수단 (200) 은, VOUT 의 변동을 검출하여 증폭기 (402) 의 동작 전류를 제어한다. 제어 회로 (201) 는, 제 1 출력 단자가 오버슈트 억제 수단 (100) 에 접속되고, 제 2 출력 단자가 오버슈트 억제 수단 (400) 에 접속되고, 제 3 출력 단자가 오버슈트 억제 수단 (200) 에 접속되어, 각각을 온 오프 제어한다.
다음으로, 도 2 의 볼티지 레귤레이터의 동작에 대해 설명을 한다. 오버슈트 억제 수단 (200) 의 제어 및 동작 이외에는, 제 1 실시형태의 볼티지 레귤레이터와 동일하므로, 그 설명은 생략한다.
오버슈트 억제 수단 (200) 은, VOUT 가 변동되었을 때, 저항 (211) 과 콘덴서 (212) 의 시정수로 결정되는 일정한 기간 트랜지스터 (213) 를 온 제어함으로써, 증폭기 (402) 의 동작 전류를 늘리도록 제어한다. 이것에 의해, 증폭기 (402) 에 의한 출력 트랜지스터 (404) 의 고속 제어가 가능해지기 때문에, VOUT 의 오버슈트가 억제된다. 즉, 오버슈트 억제 수단 (200) 에 의해, 증폭기 (402) 의 동작 전류를 늘리도록 제어함으로써, VOUT 의 오버슈트가 억제된다.
전원 투입이나 전원 변동에 상관없이, VOUT 를 소정의 전압으로 유지하는 통상 상태에서는, VOUT 가 변동되었을 때에 증폭기 (402) 의 동작 전류를 늘리도록 제어하는 것은, 상태에 기초한 적당한 오버슈트 억제 수단이다.
도 3 은 제 2 실시형태의 볼티지 레귤레이터를 나타내는 설명도이다. 제 2 실시형태의 볼티지 레귤레이터는, 오버슈트 억제 수단 (430) 과, 제어 회로 (301) 를 구비하고 있다.
오버슈트 억제 수단 (430) 은, 가변 저항 (431) 과, 콘덴서 (412) 와, 트랜지스터 (413) 를 구비하고 있다.
가변 저항 (431) 과 콘덴서 (412) 는, VDD 와 VSS 사이에 직렬로 접속된다. 트랜지스터 (413) 는, 드레인과 소스가 VDD 와 증폭기 (402) 의 출력 단자에 접속되고, 게이트가 가변 저항 (431) 과 콘덴서 (412) 의 접속점에 접속된다. 제어 회로 (301) 는, 출력 단자가 오버슈트 억제 수단 (430) 에 접속되어, 가변 저항 (431) 을 제어한다.
다음으로, 제 2 실시형태의 볼티지 레귤레이터의 동작에 대해 설명을 한다. 기본적인 동작은 제 1 실시형태의 볼티지 레귤레이터와 동일하다.
전원 투입시에는, VOUT 는 아직 낮아 VREF > VFB 의 상태이다. 이 때, 출력 트랜지스터 (404) 는 온 저항이 낮아지도록 제어되기 때문에, VOUT 에 오버슈트가 발생하기 쉽다. 그래서, 제어 회로 (301) 가 가변 저항 (431) 의 저항값이 커지도록 트리밍한다. 그리고, 가변 저항 (431) 과 콘덴서 (412) 의 시정수로 결정되는 일정한 오랜 기간 트랜지스터 (413) 를 온 제어함으로써, VERR 을 VDD 에 가까운 전압으로 제어한다. 이것에 의해, 출력 트랜지스터 (404) 는 오프 제어되기 때문에, VOUT 의 오버슈트가 억제된다. 즉, 오버슈트 억제 수단 (430) 에 의해, 출력 트랜지스터 (404) 를 오프 제어함으로써, VOUT 의 오버슈트가 억제된다.
VOUT 를 소정의 전압으로 유지하는 통상 상태에서는, VDD 변동시에 있어서, 언더슈트에 배려한 오버슈트 억제 수단이 요구된다. 그래서, 제어 회로 (301) 가 가변 저항 (431) 의 저항값을 작아지도록 트리밍한다. 그리고, 가변 저항 (431) 과 콘덴서 (412) 의 시정수로 결정되는 전원 투입시보다 짧은 일정한 기간 트랜지스터 (413) 를 온 제어함으로써, VERR 을 VDD 에 가까운 전압으로 제어한다. 이와 같이 제어함으로써, 트랜지스터 (413) 가 오프 제어되는 기간이 짧아지므로, VOUT 의 언더슈트에 배려한 오버슈트 억제 수단이 달성된다.
또한, 제 2 실시형태의 볼티지 레귤레이터는, 오버슈트 억제 수단 (200) 을 구비해도, 도 2 의 볼티지 레귤레이터와 동일한 효과를 발휘한다. 그 경우에는, 제어 회로 (301) 는, 제 2 출력 단자가 오버슈트 억제 수단 (200) 에 접속되어, 온 오프 제어한다.
이상 설명한 바와 같이, 제 2 실시형태의 볼티지 레귤레이터에 의하면, 상태에 기초하여 최적의 오버슈트 억제 수단을 적용 가능한 볼티지 레귤레이터를 제공하는 것이 가능해진다.
또한, 오버슈트 억제 수단 (100) 과 오버슈트 억제 수단 (400) 은, 전원 전압의 변동에 기초하여 기능하도록 설명하였지만, 이들은 출력 전압의 변동에 기초하여 기능하도록 구성해도 된다.
또, 오버슈트 억제 수단 (100) 과 오버슈트 억제 수단 (200) 은, 어느 쪽이나 또는 양방이 오프 제어되지 않아도 본원 발명의 취지를 일탈하는 것은 아니다.
100, 200, 400, 430 : 오버슈트 억제 수단
101, 201, 301 : 제어 회로
401 : 전압원
402 : 증폭기
403 : 전류원

Claims (4)

  1. 출력 전압을 분압한 분압 전압과 기준 전압의 차를 증폭시킨 전압에 의해 출력 트랜지스터를 제어하는 증폭기와,
    상기 출력 트랜지스터의 게이트 전압을 제어하여 상기 출력 전압의 오버슈트를 억제하는 제 1 오버슈트 억제 수단과,
    상기 증폭기의 동작 전류를 제어하여 상기 출력 전압의 오버슈트를 억제하는 제 2 오버슈트 억제 수단과,
    전원 기동시에 상기 제 1 오버슈트 억제 수단을 온하고, 상기 출력 전압이 안정적인 상태에서는 상기 제 1 오버슈트 억제 수단을 오프하는 제어 회로를 구비한 것을 특징으로 하는 볼티지 레귤레이터.
  2. 제 1 항에 있어서,
    상기 제 2 오버슈트 억제 수단은,
    전원 전압의 기동이나 변동에 기초하여 기능하는 제 1 억제 수단과,
    상기 출력 전압의 변동에 기초하여 기능하는 제 2 억제 수단을 구비한 것을 특징으로 하는 볼티지 레귤레이터.
  3. 출력 전압을 분압한 분압 전압과 기준 전압의 차를 증폭시킨 전압에 의해 출력 트랜지스터를 제어하는 증폭기와,
    제어 신호에 의해 저항값이 전환되는 가변 저항을 갖고, 상기 출력 트랜지스터의 게이트 전압을 제어하여 상기 출력 전압의 오버슈트를 억제하는 제 1 오버슈트 억제 수단과,
    전원 기동시에 상기 가변 저항의 저항값을 크게 하고, 상기 출력 전압이 안정적인 상태에서는 상기 가변 저항의 저항값을 작게 하는 제어 회로를 구비한 것을 특징으로 하는 볼티지 레귤레이터.
  4. 제 3 항에 있어서,
    상기 볼티지 레귤레이터는,
    추가로, 상기 증폭기의 동작 전류를 제어하여 상기 출력 전압의 오버슈트를 억제하는 제 2 오버슈트 억제 수단을 구비한 것을 특징으로 하는 볼티지 레귤레이터.
KR1020150177039A 2014-12-19 2015-12-11 볼티지 레귤레이터 KR102335295B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014256851A JP6513943B2 (ja) 2014-12-19 2014-12-19 ボルテージレギュレータ
JPJP-P-2014-256851 2014-12-19

Publications (2)

Publication Number Publication Date
KR20160075329A true KR20160075329A (ko) 2016-06-29
KR102335295B1 KR102335295B1 (ko) 2021-12-03

Family

ID=56130600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150177039A KR102335295B1 (ko) 2014-12-19 2015-12-11 볼티지 레귤레이터

Country Status (5)

Country Link
US (1) US9671802B2 (ko)
JP (1) JP6513943B2 (ko)
KR (1) KR102335295B1 (ko)
CN (1) CN105717971B (ko)
TW (1) TWI665542B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10186961B2 (en) * 2016-09-26 2019-01-22 Maxim Integrated Products, Inc. System and method for output voltage overshoot suppression
JP7031983B2 (ja) * 2018-03-27 2022-03-08 エイブリック株式会社 ボルテージレギュレータ
JP6819890B2 (ja) * 2018-04-23 2021-01-27 日亜化学工業株式会社 駆動回路及び処理装置
CN112667018B (zh) * 2020-12-14 2022-12-02 思瑞浦微电子科技(苏州)股份有限公司 基于ldo的电源上电防过冲电路
CN112947661A (zh) * 2021-02-12 2021-06-11 上海韦玏微电子有限公司 一种快速上电稳压器电路及方法
CN114583676B (zh) * 2022-03-29 2023-09-12 拓尔微电子股份有限公司 一种减小ldo输出电压过冲的电路和方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004252891A (ja) 2003-02-21 2004-09-09 Mitsumi Electric Co Ltd レギュレータ回路
JP2014052886A (ja) * 2012-09-07 2014-03-20 Seiko Instruments Inc ボルテージレギュレータ

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5036834B2 (ja) * 1994-08-04 2012-09-26 ルネサスエレクトロニクス株式会社 半導体装置
JP2005258644A (ja) * 2004-03-10 2005-09-22 Sony Corp 定電圧電源回路
JP4953246B2 (ja) * 2007-04-27 2012-06-13 セイコーインスツル株式会社 ボルテージレギュレータ
JP5421133B2 (ja) * 2009-02-10 2014-02-19 セイコーインスツル株式会社 ボルテージレギュレータ
JP5434248B2 (ja) * 2009-05-12 2014-03-05 ミツミ電機株式会社 レギュレータ回路
US8379702B2 (en) * 2010-03-16 2013-02-19 Micrel, Inc. High bandwidth programmable transmission line pre-emphasis method and circuit
US8295336B2 (en) * 2010-03-16 2012-10-23 Micrel Inc. High bandwidth programmable transmission line pre-emphasis method and circuit
JP2012168899A (ja) * 2011-02-16 2012-09-06 Seiko Instruments Inc ボルテージレギュレータ
JP2012203673A (ja) * 2011-03-25 2012-10-22 Seiko Instruments Inc ボルテージレギュレータ
US9429968B2 (en) * 2012-04-13 2016-08-30 Texas Instruments Deutschland Gmbh Power-gated electronic device
JP6168864B2 (ja) * 2012-09-07 2017-07-26 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
JP6008678B2 (ja) * 2012-09-28 2016-10-19 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
JP6083269B2 (ja) * 2013-03-18 2017-02-22 株式会社ソシオネクスト 電源回路及び半導体装置
TWI492016B (zh) * 2013-04-03 2015-07-11 Holtek Semiconductor Inc 低壓降線性穩壓器
JP2015001771A (ja) * 2013-06-13 2015-01-05 セイコーインスツル株式会社 ボルテージレギュレータ
CN103699168A (zh) * 2013-12-10 2014-04-02 北京中电华大电子设计有限责任公司 一种零功耗电压调节器的电压过冲保护电路
JP6454169B2 (ja) * 2015-02-04 2019-01-16 エイブリック株式会社 ボルテージレギュレータ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004252891A (ja) 2003-02-21 2004-09-09 Mitsumi Electric Co Ltd レギュレータ回路
JP2014052886A (ja) * 2012-09-07 2014-03-20 Seiko Instruments Inc ボルテージレギュレータ

Also Published As

Publication number Publication date
TWI665542B (zh) 2019-07-11
CN105717971B (zh) 2018-11-09
US9671802B2 (en) 2017-06-06
CN105717971A (zh) 2016-06-29
KR102335295B1 (ko) 2021-12-03
TW201633031A (zh) 2016-09-16
JP6513943B2 (ja) 2019-05-15
JP2016118840A (ja) 2016-06-30
US20160181924A1 (en) 2016-06-23

Similar Documents

Publication Publication Date Title
JP4443301B2 (ja) ボルテージ・レギュレータ
KR20160075329A (ko) 볼티지 레귤레이터
JP6234823B2 (ja) ボルテージレギュレータ
US9459641B2 (en) Voltage regulator
US9141121B2 (en) Voltage regulator
KR102052896B1 (ko) 볼티지 레귤레이터
US9600006B2 (en) Short activation time voltage regulator
KR102247122B1 (ko) 볼티지 레귤레이터 및 전자 기기
KR102187403B1 (ko) 볼티지 레귤레이터
KR102255543B1 (ko) 볼티지 레귤레이터
JP6316632B2 (ja) ボルテージレギュレータ
KR20120089205A (ko) 전압 조정기
KR102174295B1 (ko) 전압 레귤레이터
JP2010152451A (ja) ボルテージレギュレータ
JP2006139673A (ja) ボルテージレギュレータ
KR20150123712A (ko) 과전류 보호 회로, 반도체 장치 및 볼티지 레귤레이터
KR102195982B1 (ko) 볼티지 레귤레이터
JP6669917B2 (ja) ボルテージレギュレータ

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant