CN105717971B

CN105717971B - 电压调节器

Info

Publication number: CN105717971B
Application number: CN201510949695.2A
Authority: CN
Inventors: 杉浦正; 杉浦正一; 富冈勉
Original assignee: Ablic Inc
Current assignee: Ablic Inc
Priority date: 2014-12-19
Filing date: 2015-12-18
Publication date: 2018-11-09
Anticipated expiration: 2035-12-18
Also published as: TWI665542B; US9671802B2; JP6513943B2; KR20160075329A; US20160181924A1; JP2016118840A; KR102335295B1; TW201633031A; CN105717971A

Abstract

本发明提供基于状态可以应用最佳的过冲抑制单元的电压调节器。其结构具备：放大器，通过放大分压电压与基准电压之差的电压控制输出晶体管；第一过冲抑制单元，控制输出晶体管的栅极电压而抑制输出电压的过冲；第二过冲抑制单元，控制放大器的动作电流而抑制输出电压的过冲；以及控制电路，其中，控制电路在电源启动时使第一过冲抑制单元导通，在输出电压稳定的状态下使所述第一过冲抑制单元截止。

Description

电压调节器

技术领域

本发明涉及能够改善电压调节器的过冲特性的电压调节器。

背景技术

如图4所示，现有的电压调节器由以下部分构成：电压调节器控制电路，其由通过电流源403来供电的放大器402构成，该放大器402对电压源401的基准电压VREF与形成将电压调节器的输出端子407的电压（以下，记载为VOUT）分压的分压电路的电阻405、406的接点的电压的差值电压进行放大；输出晶体管404，基于放大器402的输出电压来控制；以及过冲抑制单元400，其由电阻411、电容器412和晶体管413构成；电压调节器利用正的电源电压（以下，记载为VDD）来动作。

如果设放大器402的输出电压为VERR、电阻405、406的接点的电压为VFB，则在VREF＞VFB的情况下VERR变低，相反在VREF＜VFB的情况下VERR变高。

若VERR变低，则输出晶体管404的导通电阻变小从而提高VOUT，相反VERR变高时，输出晶体管404的导通电阻变大从而降低VOUT，结果，成为VREF＝VFB，使VOUT保持恒定。

当接通电源时，VOUT还较低、处于VREF＞VFB的状态。此时，输出晶体管404被控制成为使导通电阻变低，因此在VOUT容易发生过冲。因此，在由电阻411和电容器412的时间常数确定的一定期间，对晶体管413进行导通控制，从而将VERR控制在接近VDD的电压。由此，输出晶体管404被截止控制，因此能谋求抑制VOUT的过冲（例如，参照专利文献1）。

专利文献1：日本特开2004－252891号公报。

发明内容

然而，图4所示的现有的电压调节器中，抑制VOUT的过冲时，晶体管413会被截止控制，因此在电压调节器的输出端子407连接有负载的情况下，有可能在VOUT发生下冲。

即，根据电源电压、负载等的状态，需要最佳的过冲抑制单元，但是现有的电压调节器存在无法对应那样的状态的问题。

本发明为消除以上那样的问题而构思，提供基于状态能够应用最佳的过冲抑制单元的电压调节器。

为了解决现有的问题，本发明的电压调节器采用如下结构。

该结构具备：放大器，通过放大分压电压与基准电压之差的电压而控制输出晶体管；第一过冲抑制单元，控制输出晶体管的栅极电压而抑制输出电压的过冲；第二过冲抑制单元，控制放大器的动作电流而抑制输出电压的过冲；以及控制电路，其中，控制电路在电源启动时使第一过冲抑制单元导通，在输出电压稳定的状态下使所述第一过冲抑制单元截止。

依据本发明的电压调节器，能够提供基于状态能够应用最佳的过冲抑制单元的电压调节器。

附图说明

图1是示出第1实施方式的电压调节器的说明图。

图2是示出第1实施方式的电压调节器的其他例子的说明图。

图3是示出第2实施方式的电压调节器的说明图。

图4是示出现有的电压调节器的说明图。

具体实施方式

图1是示出第1实施方式的电压调节器的说明图。第1实施方式的电压调节器具备：电压源401；放大器402；电流源403；输出晶体管404；形成分压电路的电阻405、406；输出端子407；过冲抑制单元100；过冲抑制单元400；以及控制电路101。

过冲抑制单元100具备电阻111、电容器112和晶体管113。过冲抑制单元400具备电阻411、电容器412和晶体管413。

电阻111和电容器112在正的电源电压（以下，记载为VDD）与负的电源电压（以下，记载为VSS）之间串联连接。晶体管113的漏极和源极与电流源403的输入端子和VSS连接，栅极与电阻111和电容器112的连接点连接。

电阻411和电容器412在VDD与VSS之间串联连接。晶体管413的漏极和源极与VDD和放大器402的输出端子连接，栅极与电阻411和电容器412的连接点连接。

电压源401输出基准电压（以下，记载为VREF）。分压电路输出对输出端子407的电压（以下，记载为VOUT）进行分压后的电压（以下，记载为VFB）。放大器402输出将VREF与VFB之差进行放大后的结果电压（以下，记载为VERR）。电流源403流出放大器402的动作电流。过冲抑制单元100检测电源电压的变动而控制放大器402的动作电流。过冲抑制单元400检测电源电压的变动而控制输出晶体管404的栅极。控制电路101中，第一输出端子与过冲抑制单元100连接，第二输出端子与过冲抑制单元400连接，对各个进行导通截止控制。

接着，对第1实施方式的电压调节器的动作进行说明。基本动作与现有的电压调节器相同。

当接通电源时，VOUT还较低且处于VREF＞VFB的状态。此时，输出晶体管404被控制成为使导通电阻变低，因此在VOUT容易发生过冲。因此，在由电阻411和电容器412的时间常数确定的一定期间，对晶体管413进行导通控制，从而将VERR控制在接近VDD的电压。输出晶体管404被截止控制，因此抑制VOUT的过冲。即，利用过冲抑制单元400，通过对输出晶体管404进行截止控制来抑制VOUT的过冲。

当接通电源时输出晶体管404的导通电阻较低的状态下，在VOUT发生过冲的可能性极高。由于需要在该状态下迅速对晶体管413进行截止控制的过冲抑制单元，所以能发挥对输出晶体管404进行截止控制的动作的功能，就是基于状态的适当的过冲抑制单元。

然后，在成为VREF＝VFB且将VOUT保持在既定电压的通常状态下，需要考虑了下冲的过冲抑制单元。因此，在由电阻111和电容器112的时间常数确定的一定期间，通过对晶体管113进行导通控制，以使放大器402的动作电流增加的方式进行控制。由此，能够用放大器402高速控制输出晶体管404，所以VOUT的过冲得到抑制。即，利用过冲抑制单元400，通过以使放大器402的动作电流增加的方式进行控制，抑制VOUT的过冲。

在将VOUT保持在既定电压的通常状态下，若进行对晶体管413进行截止控制的过冲抑制动作，则有可能在VOUT发生下冲。在该状态下，需要考虑了下冲的过冲抑制单元，因此能发挥以使放大器402的动作电流增加的方式进行控制的过冲抑制动作的功能，就是基于状态的适当的过冲抑制单元。

在此，控制电路101按照状态使多个过冲抑制单元选择性地发挥功能。在第1实施方式的电压调节器的情况下，在接通电源时使过冲抑制单元400发挥功能，在通常状态下使过冲抑制单元100发挥功能。作为这些控制的方法，例如，具备与晶体管413或晶体管113串联的开关，对该开关进行导通截止控制即可。另外例如具备与电阻411或电阻111并联的开关，对该开关进行导通截止控制即可。

此外，控制电路101基于输出晶体管404的导通电阻的大小进行控制。由此，VREF＞VFB，可知输出晶体管404的导通电阻是否为极低的状态，因此能够使基于状态的适当的过冲抑制单元选择性地发挥功能。能举出例如具备与输出晶体管并联的关系的晶体管，判别流过该晶体管的电流大小的量的方法。

另外，控制电路101基于电源电压进行控制。能举出例如具备监视电源的电压的电压检测器，并以该电压检测器的输出判别为接通电源后的方法。

另外，控制电路101基于VOUT的电压进行动作。能举出例如具备监视VOUT的电压检测器，并以该电压检测器的输出判别为接通电源后的方法。

另外，过冲抑制单元400只要能进行对输出晶体管404进行截止控制的动作，其结构就无需局限于上述电路。因此，根据结构对功能进行导通截止控制即可，因而关于发挥上述功能的方法也无需做任何限定。

如以上说明的那样，第1实施方式的电压调节器中，能够提供基于状态可以应用最佳的过冲抑制单元的电压调节器。

图2是示出第1实施方式的电压调节器的其他例子的说明图。图2的电压调节器具备过冲抑制单元200和控制电路201。过冲抑制单元200具备电阻211、电容器212和晶体管213。

电阻211和电容器212在VOUT与VSS之间串联连接。晶体管213的漏极和源极与电流源403的输入端子和VSS连接，栅极与电阻211和电容器212的连接点连接。

过冲抑制单元200检测VOUT的变动而控制放大器402的动作电流。控制电路201的第一输出端子与过冲抑制单元100连接，第二输出端子与过冲抑制单元400连接，第三输出端子与过冲抑制单元200连接，对各个进行导通截止控制。

接着，对图2的电压调节器的动作进行说明。除了过冲抑制单元200的控制及动作以外，与第1实施方式的电压调节器相同，因此省略其说明。

过冲抑制单元200在VOUT发生变动之际，在由电阻211和电容器212的时间常数确定的一定期间，对晶体管213进行导通控制，从而以使放大器402的动作电流增加的方式进行控制。由此，能够由放大器402对输出晶体管404进行高速控制，因此VOUT的过冲得到抑制。即，利用过冲抑制单元200，通过以使放大器402的动作电流增加的方式进行控制，能抑制VOUT的过冲。

与接通电源或电源变动无关、在将VOUT保持在既定电压的通常状态下，当VOUT发生变动时以使放大器402的动作电流增加的方式进行控制，就是基于状态的适当的过冲抑制单元。

图3是示出第2实施方式的电压调节器的说明图。第2实施方式的电压调节器具备过冲抑制单元430和控制电路301。

过冲抑制单元430具备可变电阻431、电容器412和晶体管413。

可变电阻431和电容器412在VDD与VSS之间串联连接。晶体管413的漏极和源极与VDD和放大器402的输出端子连接，栅极与可变电阻431和电容器412的连接点连接。控制电路301的输出端子与过冲抑制单元430连接，控制可变电阻431。

接着，对第2实施方式的电压调节器的动作进行说明。基本动作与第1实施方式的电压调节器相同。

当接通电源时，VOUT还较低且处于VREF＞VFB的状态。此时，输出晶体管404被控制成为使导通电阻变低，因此在VOUT容易发生过冲。因此，控制电路301以使可变电阻431的电阻值变大的方式进行微调。而且，在由可变电阻431和电容器412的时间常数确定的一定的长期间，通过对晶体管413进行导通控制，将VERR控制在接近VDD的电压。由此，输出晶体管404被截止控制，因此VOUT的过冲得到抑制。即，利用过冲抑制单元430，对输出晶体管404进行截止控制，从而抑制VOUT的过冲。

在将VOUT保持在既定电压的通常状态下，VDD变动时，需要考虑了下冲的过冲抑制单元。因此，控制电路301以使可变电阻431的电阻值变小的方式进行微调。而且，在由可变电阻431和电容器412的时间常数确定的比接通电源时更短的一定期间，通过对晶体管413进行导通控制，将VERR控制在接近VDD的电压。通过这样控制，因晶体管413被截止控制的期间变短而达成了考虑到VOUT的下冲的过冲抑制单元。

此外，第2实施方式的电压调节器即使具备过冲抑制单元200也发挥出与图2的电压调节器同样的效果。在此情况下，控制电路301的第二输出端子与过冲抑制单元200连接，并进行导通截止控制。

如以上说明的那样，依据第2实施方式的电压调节器，能够提供基于状态可以应用最佳的过冲抑制单元的电压调节器。

此外，说明了过冲抑制单元100和过冲抑制单元400基于电源电压的变动而发挥功能，但这些也可以构成为基于输出电压的变动而发挥功能。

另外，过冲抑制单元100和过冲抑制单元200，无论哪一个或两个不被截止控制也不会脱离本申请发明的宗旨。

标号说明

100、200、400、430 过冲抑制电路；

101、201、301 控制电路；

401 电压源；

402 放大器；

403 电流源。

Claims

1.一种电压调节器，其特征在于，具备：

放大器，根据对将输出电压分压后的分压电压与基准电压之差进行放大后的电压控制输出晶体管；

第一过冲抑制单元，控制所述输出晶体管的栅极电压并抑制所述输出电压的过冲；

第二过冲抑制单元，控制所述放大器的动作电流并抑制所述输出电压的过冲；以及

控制电路，当电源启动时使所述第一过冲抑制单元导通，在所述输出电压稳定的状态下使所述第一过冲抑制单元截止，并且使所述第二过冲抑制单元导通。

2.如权利要求1所述的电压调节器，其特征在于，

所述第二过冲抑制单元具备：

第一抑制单元，基于电源电压的启动或变动而发挥功能；以及

第二抑制单元，基于所述输出电压的变动而发挥功能。

3.一种电压调节器，其特征在于，具备：

第一过冲抑制单元，具有根据控制信号切换电阻值的可变电阻，控制所述输出晶体管的栅极电压而抑制所述输出电压的过冲；以及

控制电路，当电源启动时增大所述可变电阻的电阻值，在所述输出电压稳定的状态下减小所述可变电阻的电阻值。

4.如权利要求3所述的电压调节器，其特征在于，

所述电压调节器还具备：

第二过冲抑制单元，控制所述放大器的动作电流而抑制所述输出电压的过冲。