KR20060021097A - 향상된 프로그램 특성을 갖는 불 휘발성 메모리 장치 - Google Patents

향상된 프로그램 특성을 갖는 불 휘발성 메모리 장치 Download PDF

Info

Publication number
KR20060021097A
KR20060021097A KR1020040069926A KR20040069926A KR20060021097A KR 20060021097 A KR20060021097 A KR 20060021097A KR 1020040069926 A KR1020040069926 A KR 1020040069926A KR 20040069926 A KR20040069926 A KR 20040069926A KR 20060021097 A KR20060021097 A KR 20060021097A
Authority
KR
South Korea
Prior art keywords
word line
line voltage
program
loop
signal
Prior art date
Application number
KR1020040069926A
Other languages
English (en)
Other versions
KR100634412B1 (ko
Inventor
한욱기
이성수
변대석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040069926A priority Critical patent/KR100634412B1/ko
Priority to US11/020,517 priority patent/US7110292B2/en
Publication of KR20060021097A publication Critical patent/KR20060021097A/ko
Application granted granted Critical
Publication of KR100634412B1 publication Critical patent/KR100634412B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

여기에 개시되는 불 휘발성 메모리 장치는 스텝 제어 신호들에 응답하여 워드 라인 전압을 발생하는 워드 라인 전압 발생 회로와; 프로그램 루프의 패스/페일을 나타내는 루프 펄스 신호에 응답하여 스텝 카운터-업 신호를 발생하는 스텝 제어 회로와; 그리고 상기 스텝 카운트-업 신호의 천이에 응답하여 상기 스텝 제어 신호들을 순차적으로 활성화시키는 스텝 제어 신호 발생 회로를 포함한다. 상기 스텝 펄스 신호는 매 프로그램 루프의 종료시 프로그램 모드에 따라 한번 또는 N회 (N은 2 또는 그 보다 큰 정수) 연속적으로 천이하며, 그 결과 상기 워드 라인 전압의 증가분이 상기 프로그램 모드에 따라 가변된다.

Description

향상된 프로그램 특성을 갖는 불 휘발성 메모리 장치{NON-VOLATILE MEMORY DEVICE HAVING IMPROVED PROGRAM CHARACTERISTIC}
도 1은 본 발명에 따른 불 휘발성 메모리 장치를 개략적으로 보여주는 블록도;
도 2는 도 1에 도시된 스텝 제어 회로를 보여주는 블록도;
도 3은 도 1에 도시된 워드 라인 전압 발생 회로의 개략적인 블록도;
도 4는 도 3에 도시된 전압 분배기의 예시적인 회로도; 그리고
도 5는 본 발명에 따른 불 휘발성 메모리 장치의 동작을 설명하기 위한 타이밍도이다.
* 도면의 주요 부분에 대한 부호 설명 *
100 : 불 휘발성 메모리 장치 110 : 메모리 셀 어레이
120 : 행 디코더 회로 130 : 감지 증폭 및 래치 회로
140 : 데이터 입출력 회로 150 : 패스/페일 체크 회로
160 : 제어 로직 170 : 스텝 제어 회로
180 : 카운터 회로 190 : 디코더 회로
200 : 워드 라인 전압 발생 회로 210 : 전압 분배기
본 발명은 메모리 장치에 관한 것으로, 좀 더 구체적으로는 불 휘발성 메모리 장치에 관한 것이다.
반도체 메모리 장치에 저장된 데이터의 리프레시 없이 전기적으로 소거 및 프로그램 가능한 반도체 메모리 장치들에 대한 요구가 점차적으로 증가되고 있다. 또한, 메모리 장치의 저장 용량 및 집적도를 높이는 것이 주된 흐름이다. 저장된 데이터의 리프레시 없이 대용량 및 높은 집적도를 제공하는 불 휘발성 메모리 장치의 일예가 낸드 플래시 메모리 장치이다. 파워-오프시 조차 데이터를 그대로 유지하기 때문에, 그러한 플래시 메모리 장치는 전원이 갑자기 차단될 수 있는 전자 장치들 (예를 들면, 휴대용 단말기, 휴대용 컴퓨터, 등등)에 폭넓게 사용되고 있다.
낸드 플래시 메모리 장치에 있어서, 문턱 전압 산포를 정확하게 제어하기 위해서 증가형 스텝 펄스 프로그래밍 (incremental step pulse programming: ISPP) 방식이 사용되어 오고 있다. 그러한 프로그래밍 방식에 따르면, 프로그램 전압 (또는 워드 라인 전압)은 프로그램 사이클의 프로그램 루프들이 반복됨에 따라 단계적으로 증가된다. 각 프로그램 루프는, 잘 알려진 바와 같이, 프로그램 구간과 프로그램 검증 구간으로 이루어진다. 프로그램 전압은 정해진 증가분만큼 증가하게 된다. 앞서 언급된 ISPP 방식에 따르면, 프로그램 동작이 진행됨에 따라 프로그램되는 셀의 문턱 전압은 각 프로그램 루프에서 정해진 증가분만큼 증가하게 된다. 그러한 까닭에, 최종적으로 프로그램된 셀의 문턱 전압 산포의 폭을 좁히려면 프로그 램 전압의 증가분이 작게 설정되어야 한다. 프로그램 전압의 증가분이 작으면 작을수록, 프로그램 사이클의 프로그램 루프 수는 증가하게 된다. 따라서, 메모리 장치의 성능을 제한하지 않으면서도 최적의 문턱 전압 산포를 얻을 수 있도록 프로그램 루프 수가 결정될 것이다.
ISPP 방식에 따라 프로그램 전압을 생성하는 회로들이 U.S. patent No. 5,642,309에 "AUTO-PROGRAM CIRCUIT IN A NONVOLATILE SEMICONDUCTOR MEMORY DEVICE"라는 제목으로 그리고 대한민국공개특허번호 제2002-39744호에 "FLASH MEMORY DEVICE CAPABLE OF PREVENTING PROGRAM DISTURB AND METHOD OF PROGRAMMING THE SAME"라는 제목으로 각각 게재되어 있다.
불 휘발성 메모리 장치의 경우, 하나의 메모리 셀에는 멀티-레벨 데이터 (또는, 멀티-비트 데이터라 불림) 또는 단일-레벨 데이터 (또는, 단일-비트 데이터라 불림)가 저장될 수 있다. 멀티-레벨 데이터를 프로그램할 때 (또는 멀티-레벨 프로그램 모드시) 필요한 워드 라인 전압의 증가분은 단일-레벨 데이터를 프로그램할 때 (또는 단일-레벨 프로그램 모드시) 필요한 워드 라인 전압의 증가분과 다르게 설정되어야 한다. 예를 들면, 멀티-레벨 데이터를 프로그램할 때 워드 라인 전압은 매 프로그램 루프에서 0.2V씩 증가되는 반면에, 단일-레벨 데이터를 프로그램할 때 워드 라인 전압은 매 프로그램 루프에서 0.8V씩 증가된다. 워드 라인 전압을 단계적으로 증가시키기 위해서 워드 라인 전압 발생 회로에는 전압 분배기가 제공된다. 전압 분배기의 일예는 앞서 언급된 '309 특허의 도 1에에 개시되어 있다.
앞서 설명된 바와 같이, 워드 라인 전압의 증가분이 프로그램 모드에 따라 다르게 설정되기 때문에, 멀티-레벨 프로그램 모드에서 사용되는 전압 분배기와 단일-레벨 프로그램 모드에서 사용되는 전압 분배기가 워드 라인 전압 발생 회로에 구비되어야 한다. 2개의 전압 분배기들이 하나의 칩에 사용되는 경우, 레이아웃 면적이 증가될 뿐만 아니라, 문턱 전압 분포 특성이 나빠진다. 2개의 전압 분배기들이 분배 전압의 출력 노드 ('309 특허의 도 1에서 '36'로 표기됨)에 공통으로 연결되기 때문에, 노드 커패시턴스가 증가된다. 이는 워드 라인 전압의 증가시 워드 라인 전압이 오버슈트되게 한다. 결과적으로, 오버슈트된 워드 라인 전압으로 인해서 문턱 전압 분포가 원하는 분포보다 넓어진다. 즉, 프로그램 특성이 나빠진다.
본 발명의 목적은 프로그램 특성을 향상시킬 수 있는 불 휘발성 메모리 장치를 제공하는 것이다.
본 발명의 다른 목적은 프로그램 모드에 따라 워드 라인 전압의 증가분을 가변적으로 제어할 수 있는 불 휘발성 메모리 장치를 제공하는 것이다.
상술한 제반 목적을 달성하기 위한 본 발명의 일 특징에 따르면, 불 휘발성 메모리 장치는 스텝 제어 신호들에 응답하여 워드 라인 전압을 발생하는 워드 라인 전압 발생 회로와; 그리고 상기 워드 라인 전압의 증가분이 멀티-레벨 및 단일-레벨 프로그램 모드들에 따라 가변되도록 상기 스텝 제어 신호들의 활성화 스텝을 제어하는 워드 라인 전압 제어 회로를 포함한다.
이 실시예에 있어서, 상기 스텝 제어 신호들의 활성화 스텝은 상기 멀티-레 벨 프로그램 모드 동안 1로 설정되고 상기 단일-레벨 프로그램 모드 동안 N (N은 2 또는 그 보다 큰 정수)으로 설정되며, 그 결과 상기 워드 라인 전압의 증가분이 상기 멀티-레벨 및 단일-레벨 프로그램 모드들에 따라 가변된다.
이 실시예에 있어서, 상기 워드 라인 전압 발생 회로는 상기 멀티-레벨 및 단일-레벨 프로그램 모드들에서 상기 워드 라인 전압을 분배하도록 구성된 단일의 전압 분배기를 구비한다.
이 실시예에 있어서, 상기 단일의 전압 분배기는 상기 스텝 제어 신호들에 응답하여 동작한다.
이 실시예에 있어서, 상기 워드 라인 전압은 프로그램 사이클의 프로그램 루프들이 반복될 때마다 단계적으로 증가된다.
이 실시예에 있어서, 상기 단일-레벨 프로그램 모드시 상기 워드 라인 전압의 증가분은 상기 멀티-레벨 프로그램 모드시 상기 워드 라인 전압의 증가분보다 크다.
본 발명의 다른 특징에 따르면, 불 휘발성 메모리 장치는 스텝 제어 신호들에 응답하여 워드 라인 전압을 발생하는 워드 라인 전압 발생 회로와; 프로그램 루프의 패스/페일을 나타내는 루프 펄스 신호에 응답하여 스텝 카운터-업 신호를 발생하는 스텝 제어 회로와; 그리고 상기 스텝 카운트-업 신호의 천이에 응답하여 상기 스텝 제어 신호들을 순차적으로 활성화시키는 스텝 제어 신호 발생 회로를 포함하며, 상기 스텝 펄스 신호는 매 프로그램 루프의 종료시 프로그램 모드에 따라 한번 또는 N회 (N은 2 또는 그 보다 큰 정수) 연속적으로 천이하며, 그 결과 상기 워 드 라인 전압의 증가분이 상기 프로그램 모드에 따라 가변된다.
이 실시예에 있어서, 상기 스텝 카운터-업 신호의 천이는 로우-하이 천이 또는 하이-로우 천이이다.
이 실시예에 있어서, 상기 워드 라인 전압 발생 회로는 멀티-레벨 프로그램 모드 및 단일-레벨 프로그램 모드에서 상기 워드 라인 전압을 분배하도록 구성된 단일의 전압 분배기를 구비한다.
이 실시예에 있어서, 상기 단일의 전압 분배기는 상기 스텝 제어 신호들에 응답하여 동작한다.
이 실시예에 있어서, 상기 워드 라인 전압은 프로그램 사이클의 프로그램 루프들이 반복될 때마다 단계적으로 증가된다.
이 실시예에 있어서, 단일-레벨 프로그램 모드시 상기 워드 라인 전압의 증가분은 멀티-레벨 프로그램 모드시 상기 워드 라인 전압의 증가분보다 크다.
이 실시예에 있어서, 상기 스텝 제어 회로는 단일-레벨 프로그램 모드에서 생성되는 상기 워드 라인 전압의 증가분을 가변적으로 설정하도록 구성된다.
이 실시예에 있어서, 상기 스텝 제어 회로는 프로그램 루프의 종료에 응답하여 발진 신호를 발생하는 발진기와; 상기 발진 신호에 응답하여 카운트 동작을 수행하는 카운터와; 상기 카운터의 출력이 목표값에 도달할 때 상기 발진기를 비활성화시키는 검출기와; 그리고 상기 단일-레벨 프로그램 모드시 상기 발진기의 동작 구간 동안 생성된 발진 신호를 상기 스텝 카운터-업 신호로서 출력하는 선택기를 포함한다.
이 실시예에 있어서, 상기 선택기는 상기 멀티-레벨 프로그램 모드시 상기 루프 펄스 신호를 상기 스텝 카운터-업 신호로서 출력한다.
이 실시예에 있어서, 상기 스텝 제어 회로는 상기 카운터의 초기값을 설정하는 초기값 설정 회로를 더 포함한다.
이 실시예에 있어서, 상기 초기값 설정 회로는 상기 초기값을 저장하도록 프로그램되는 퓨즈 회로이다.
이 실시예에 있어서, 상기 루프 펄스 신호는 프로그램 루프의 종료시 천이한다.
이 실시예에 있어서, 불 휘발성 메모리 장치는 행들과 열들로 배열된 메모리 셀들의 어레이와; 상기 행들 중 어느 하나로 상기 워드 라인 전압을 공급하는 행 디코더 회로와; 프로그램 루프의 프로그램 검증 구간 동안 상기 어레이로부터 데이터를 독출하는 데이터 독출 회로와; 상기 독출된 데이터에 응답하여 상기 프로그램 루프의 패스/페일을 판별하는 패스/페일 체크 회로와; 그리고 상기 패스/페일 체크 회로의 출력에 응답하여 상기 루프 펄스 신호를 발생하는 제어 로직을 더 포함한다.
본 발명의 또 다른 특징에 따르면, 불 휘발성 메모리 장치의 워드 라인 전압 제어 방법은 프로그램 루프의 패스/페일을 나타내는 루프 펄스 신호에 응답하여 스텝 카운터-업 신호를 발생하는 단계와; 상기 스텝 카운트-업 신호의 천이에 응답하여 상기 스텝 제어 신호들을 순차적으로 활성화시키는 단계와; 그리고 상기 스텝 제어 신호들에 응답하여 워드 라인 전압을 발생하는 단계를 포함하며, 상기 스텝 펄스 신호는 워드 라인 전압의 증가분이 상기 프로그램 모드에 따라 가변되도록 매 프로그램 루프의 종료시 프로그램 모드에 따라 한번 또는 N회 (N은 2 또는 그 보다 큰 정수) 연속적으로 천이한다.
이 실시예에 있어서, 상기 프로그램 모드는 멀티-레벨 프로그램 모드와 단일-레벨 프로그램 모드를 포함한다.
본 발명의 예시적인 실시예들이 참조 도면들에 의거하여 이하 상세히 설명될 것이다.
본 발명의 바람직한 실시예들이 참조 도면들에 의거하여 이하 상세히 설명될 것이다. 도 1은 본 발명에 따른 불 휘발성 메모리 장치의 개략적인 블록도이다. 도 1를 참조하면, 본 발명에 따른 불 휘발성 메모리 장치 (100)는 플래시 메모리 장치이다. 하지만, 본 발명이 다른 메모리 장치들 (MROM, PROM, FRAM, 등)에도 적용될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
본 발명에 따른 불 휘발성 메모리 장치 (100)는 행들 (또는 워드 라인들)과 열들 (또는 비트 라인들)의 매트릭스 형태로 배열된 메모리 셀들을 갖는 메모리 셀 어레이 (110)를 포함한다. 메모리 셀들 각각은 1-비트 데이터를 저장하거나, 메모리 셀들 각각은 n-비트 데이터 (n=2 또는 그 보다 큰 정수)를 저장한다. 또는, 메모리 셀들의 일부에는 1-비트 데이터가 저장되고, 나머지에는 n-비트 데이터가 저장된다. 다시 말해서, 본 발명에 따른 불 휘발성 메모리 장치 (100)는 멀티-레벨 데이터 및 단일-레벨 데이터를 저장하도록 구성된다. 행 선택 회로 (또는 행 디코더 회로) (120)는 행 어드레스에 응답하여 행들 중 적어도 하나를 선택하고 선택된 행을 워드 라인 전압 발생 회로 (200)로부터의 워드 라인 전압으로 구동한다. 감지 증폭 및 래치 회로 (130)는 제어 로직 (160)에 의해서 제어되며, 읽기/검증 동작시 메모리 셀 어레이 (110)로부터 1-비트 또는 n-비트 데이터를 읽는다. 읽기 동작 동안 읽혀진 데이터는 데이터 입출력 회로 (140)를 통해 외부로 출력되는 반면에, 검증 동작 동안 읽혀진 데이터는 패스/페일 체크 회로 (150)로 출력된다. 감지 증폭 및 래치 회로 (130)는 프로그램 동작시 메모리 셀 어레이 (110)에 쓰여질 데이터를 데이터 입출력 회로 (140)를 통해 입력받고, 입력된 데이터에 따라 비트 라인들을 프로그램 전압 (예를 들면, 접지 전압) 또는 프로그램 금지 전압 (예를 들면, 전원 전압)으로 각각 구동한다. 멀티-레벨 및 단일-레벨 데이터를 저장하기 위한 예시적인 감지 증폭 및 래치 회로 (130)가 U.S. Patent No. 6,067,248에 "NONVOLATILE SEMICONDUCTOR MEMORY WITH SINGLE-BIT AND MULTI-BIT MODES OF OPERATION AND METHOD FOR PERFORMING PROGRAMMING AND READING OPERATIONS THEREIN"라는 제목으로 게재되어 있으며, 이 출원의 레퍼런스로 포함된다.
패스/페일 체크 회로 (150)는 프로그램/소거 검증 동작시 감지 증폭 및 래치 회로 (130)로부터 출력되는 데이터 값들이 동일한 데이터 (예를 들면, 패스 데이터 값)을 갖는 지의 여부를 판별하며, 판별 결과로서 패스/페일 정보를 제어 로직 (160)으로 출력한다. 제어 로직 (160)은 프로그램 사이클을 알리는 명령 (입출력 핀들을 통해 제공됨)에 응답하여 워드 라인 전압 발생 회로 (200)를 활성화시키고, 프로그램 사이클의 각 프로그램 루프 동안 감지 증폭 및 래치 회로 (130)를 제어한다. 제어 로직 (160)은 패스/페일 체크 회로 (150)로부터의 패스/페일 정보에 응답 하여 루프 펄스 신호 (LOOP_PUL)를 활성화시킨다. 예를 들면, 패스/페일 정보가 감지 증폭 및 래치 회로 (130)로부터 출력되는 데이터 값들 중 적어도 하나가 패스 데이터 값을 갖지 않음을 나타낼 때, 제어 로직 (160)은 루프 펄스 신호 (LOOP_PUL)를 활성화시킨다. 즉, 현재의 프로그램 루프가 프로그램 페일로서 판별될 때, 제어 로직 (160)은 루프 펄스 신호 (LOOP_PUL)를 펄스로서 활성화시킨다. 이에 반해서, 현재의 프로그램 루프가 프로그램 패스로 판별될 때, 제어 로직 (160)은 루프 펄스 신호 (LOOP_PUL)를 비활성화시키고 프로그램 사이클을 종료한다. 또한, 제어 로직 (160)은 프로그램 모드를 나타내는 모드 선택 신호 (MODE_SEL)를 발생한다. 프로그램 모드는 멀티-레벨 프로그램 모드와 단일-레벨 프로그램 모드를 갖는다. 제어 로직 (160)은 매 프로그램 루프의 종료시 인에이블 신호 (EN)를 활성화시키고, 소정 시간 후에 활성화된 인에이블 신호 (EN)를 비활성화시킨다.
계속해서 도 1을 참조하면, 스텝 제어 회로 (170)는 인에이블 신호 (EN), 모드 선택 신호 (MODE_SEL), 그리고 루프 펄스 신호 (LOOP_PUL)에 응답하여 스텝 카운트-업 신호 (CNT_UP)를 발생한다. 스텝 카운트-업 신호 (CNT_UP)는 매 프로그램 루프의 종료시 프로그램 모드에 따라 한번 또는 N회 연속적으로 천이한다. 예를 들면, 멀티-레벨 프로그램 모드 동안, 스텝 카운트-업 신호 (CNT_UP)는 매 프로그램 루프의 종료시 한번 천이한다. 즉, 스텝 카운트-업 신호 (CNT_UP)는 매 프로그램 루프의 종료시 한번 펄스로서 활성화된다. 이에 반해서, 단일-레벨 프로그램 모드 동안, 스텝 카운트-업 신호 (CNT_UP)는 매 프로그램 루프의 종료시 N회 (N은 2 또 는 그 보다 큰 정수) 연속적으로 펄스로서 천이한다. 이는 이후 보다 상세히 설명될 것이다. 스텝 카운터 회로 (180)는 스텝 카운트-업 신호 (CNT_UP)의 천이 (예를 들면, 로우-하이 천이 또는 하이-로우 천이)에 응답하여 카운트 동작을 수행한다. 스텝 카운트-업 신호 (CNT_UP)가 멀티-레벨 프로그램 모드시 매 프로그램 루프의 종료시 1회만 천이하기 때문에, 스텝 카운터 회로 (180)의 출력값은 1만큼 증가된다. 이에 반해서, 스텝 카운트-업 신호 (CNT_UP)가 단일-레벨 프로그램 모드시 매 프로그램 루프의 종료시 N회 연속적으로 천이하기 때문에, 스텝 카운터 회로 (180)의 출력값은 N만큼 증가된다. 디코더 회로 (190)는 스텝 카운터 회로 (180)의 출력값을 디코딩하여 스텝 제어 신호들 (STEPi)을 발생한다. 예를 들면, 첫번째 프로그램 루프에서 스텝 제어 신호 (STEP0)가 활성화되고 N이 3이라고 가정하면, 멀티-레벨 프로그램 모드의 경우 다음의 프로그램 루프에서는 스텝 제어 신호 (STEP1)가 활성화될 것이다. 이에 반해서, 단일-레벨 프로그램 모드의 경우, 다음의 프로그램 루프에서는 스텝 제어 신호 (STEP3)가 활성화될 것이다.
워드 라인 전압 발생 회로 (200)는 스텝 제어 신호들 (STEPi)에 응답하여 워드 라인 전압을 발생하며, 스텝 제어 신호들 (STEPi)에 의해서 제어되는 단일의 전압 분배기 (210)를 포함한다. 단일의 전압 분배기 (210)는 멀티-레벨 프로그램 모드에서 스텝 제어 신호들 (STEPi)에 응답하여 워드 라인 전압을 분배하도록 구성된다. 또한, 단일의 전압 분배기 (210)는 단일-레벨 프로그램 모드에서 스텝 제어 신호들 (STEPi)에 응답하여 워드 라인 전압을 분배하도록 구성된다. 다시 말해서, 본 발명에 따른 워드 라인 전압 발생 회로 (200)의 전압 분배기 (210)는 멀티-레벨 프 로그램 모드 및 단일-레벨 프로그램 모드에서 워드 라인 전압을 분배하도록 구성된다. 앞서 언급된 바와 같이, 스텝 제어 신호들 (STEPi)의 활성화 스텝이 프로그램 모드에 따라 다르게 제어되기 때문에, 전압 분배기 (210)의 전압 분배율 역시 프로그램 모드에 따라 다르다. 결과적으로, 워드 라인 전압의 증가분은 프로그램 모드에 따라 다르게 설정된다. 예를 들면, 멀티-레벨 프로그램 모드 동안 워드 라인 전압은 매 프로그램 루프에서 0.2V씩 증가되는 반면에, 단일-레벨 프로그램 모드 동안 워드 라인 전압은 매 프로그램 루프에서 0.8V씩 증가된다.
멀티-레벨 프로그램 모드 및 단일-레벨 프로그램 모드를 갖는 본 발명에 따른 불 휘발성 메모리 장치에 있어서, 단일의 전압 분배기 (210)를 이용하여 워드 라인 전압을 생성함으로써 레이아웃 면적을 줄이는 것이 가능하다. 또한, 2개의 전압 분배기들을 사용할 때 발생되는 문제점 (워드 라인 전압의 리플 현상)을 방지함으로써 프로그램 특성을 향상시키는 것이 가능하다.
이 실시예에 있어서, 스텝 카운터 회로 (180)와 디코더 회로 (190)는 스텝 카운트-업 신호 (CNT_UP)의 천이에 응답하여 스텝 제어 신호들 (STEPi)을 발생하는 스텝 제어 신호 발생 회로를 구성한다.
도 2는 도 1에 도시된 스텝 제어 회로를 보여주는 블록도이다. 도 2를 참조하면, 본 발명의 스텝 제어 회로 (170)는 발진기 (oscillator) (171), 카운터 (counter) (172), 검출기 (detector) (173), 프로그램 회로 (program circuit) (174), 그리고 선택기 (selector) (175)를 포함한다. 발진기 (171)는 도 1의 제어 로직 (160)으로부터의 인에이블 신호 (EN)에 응답하여 발진 신호 (OSC)를 발생한 다. 앞서 언급된 바와 같이, 인에이블 신호 (EN)는 매 프로그램 루프의 종료시 활성화되며 소정 시간 후에 비활성화된다. 카운터 (172)는 발진 신호 (OSC)에 동기되어 카운트 동작을 수행한다. 검출기 (173)는 카운터 (172)의 출력 (CNTx)이 목표값에 도달하는 지의 여부를 검출한다. 카운터 (172)의 출력 (CNTx)이 목표값에 도달할 때, 검출기 (173)는 디세이블 신호 (DIS)를 활성화시킨다. 발진기 (171)는 디세이블 신호 (DIS)가 활성화될 때 발진 신호 (OSC)의 생성을 중지한다. 카운터 (172)의 초기값은 프로그램 회로 (174)에 의해서 설정된다. 프로그램 회로 (174)는 카운터 (172)의 초기값을 저장하도록 프로그램되는 퓨즈 회로로 구현될 수 있다. 프로그램 회로 (174)가 퓨즈 회로에 국한되지 않음은 이 분야에 통상적인 지식을 습득한 자들에게 자명하다. 예를 들면, 프로그램 회로 (174)는 메모리 셀들, 레지스터, 등을 이용하여 초기값을 저장하도록 구현될 수 있다.
카운터 (173)가 3-비트 카운터라고 가정하면, 카운터 (173)의 출력은 발진 신호 (OSC)에 동기되어 "000"에서 "111"까지 순차적으로 증가될 것이다. 카운터 (172)의 초기값이 프로그램 회로 (174)에 의해서 "011" (3)으로 설정되고 검출기 (173)의 목표값이 "111" (7)이라고 가정하면, 발진기 (171)의 발진 신호 (OSC)는 4 사이클만 생성될 것이다. 또는, 카운터 (172)의 초기값이 프로그램 회로 (174)에 의해서 "100" (4)으로 설정되고 검출기 (173)의 목표값이 "111" (7)이라고 가정하면, 발진기 (171)의 발진 신호 (OSC)는 3 사이클만 생성될 것이다. 이 실시예에 있어서, 카운터 (173)가 업 카운터로 구현되어 있지만, 카운터 (173)가 다운 카운터로 구현될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
선택기 (175)는 모드 선택 신호 (MODE_SEL)에 응답하여 발진 신호 (OSC) 또는 루프 펄스 신호 (LOOP_PUL)를 스텝 카운트-업 신호 (CNT_UP)로서 출력한다. 예를 들면, 모드 선택 신호 (MODE_SEL)가 멀티-레벨 프로그램 모드를 나타낼 때, 선택기 (175)는 루프 펄스 신호 (LOOP_PUL)를 스텝 카운트-업 신호 (CNT_UP)로서 출력한다. 이때, 프로그램 루프의 종료시에 생성되는 루프 펄스 신호 (LOOP_PUL)가 스텝 카운트-업 신호 (CNT_UP)로서 출력되기 때문에, 스텝 카운트-업 신호 (CNT_UP)는 멀티-레벨 프로그램 모드에서 매 프로그램 루프의 종료시 한번만 천이한다. 이에 반해서, 모드 선택 신호 (MODE_SEL)가 단일-레벨 프로그램 모드를 나타낼 때, 선택기 (175)는 발진 신호 (OSC) 스텝 카운트-업 신호 (CNT_UP)로서 출력한다. 이때, 발진기 (171)의 동작 구간 동안 생성된 발진 신호 (OSC)가 스텝 카운트-업 신호 (CNT_UP)로서 출력되기 때문에, 스텝 카운트-업 신호 (CNT_UP)는 단일-레벨 프로그램 모드에서 매 프로그램 루프의 종료시 N번 연속적으로 천이한다. 발진기 (171)의 동작 구간은 인에이블 신호 (EN)의 활성화 시점부터 디세이블 신호 (DIS)의 활성화 시점까지이다.
도 3은 도 1에 도시된 워드 라인 전압 발생 회로의 개략적인 블록도이다. 도 3을 참조하면, 본 발명에 따른 워드 라인 전압 발생 회로 (200)는 전압 분배기 (voltage divider) (210), 전하 펌프 (charge pump) (220), 기준 전압 발생기 (reference voltage generator) (230), 비교기 (comparator) (240), 발진기 (oscillator) (250), 그리고 클럭 드라이버 (clock driver) (260)를 포함한다.
전하 펌프 (220)는 클럭 신호 (CLK)에 응답하여 프로그램 전압으로서 워드 라인 전압 (Vpgm)을 발생한다. 전압 분배기 (210)는 스텝 제어 신호들 (STEPi)에 응답하여 워드 라인 전압 (Vpgm)을 분배하여 분배 전압 (Vdvd)을 출력한다. 비교기 (240)는 전압 분배기 (210)로부터의 분배 전압 (Vdvd)과 기준 전압 발생기 (230)로부터의 기준 전압 (Vref)을 비교하며, 비교 결과로서 클럭 인에이블 신호 (CLK_EN)를 발생한다. 예를 들면, 전압 분배기 (210)로부터의 분배 전압 (Vdvd)이 기준 전압 발생기 (230)로부터의 기준 전압 (Vref)보다 낮을 때, 비교기 (240)는 클럭 인에이블 신호 (CLK_EN)를 활성화시킨다. 클럭 드라이버 (260)는 클럭 인에이블 신호 (CLK_EN)에 응답하여 발진기 (250)로부터의 발진 신호 (OSC)를 클럭 신호 (CLK)로서 출력한다. 예를 들면, 클럭 인에이블 신호 (CLK_EN)가 하이로 활성화될 때, 발진 신호 (OSC)는 클럭 신호 (CLK)로서 출력된다. 이는 전하 펌프 (220)가 동작함을 의미한다. 클럭 인에이블 신호 (CLK_EN)가 로우로 비활성화될 때, 발진 신호 (OSC)가 차단되어 클럭 신호 (CLK)는 토글되지 않는다. 이는 전하 펌프 (220)가 동작하지 않음을 의미한다.
이상의 설명으로부터 알 수 있듯이, 워드 라인 전압 (Vpgm)이 원하는 전압보다 낮으면, 클럭 신호 (CLK)가 생성되어 전하 펌프 (220)가 동작한다. 워드 라인 전압 (Vpgm)이 원하는 전압에 도달하면, 클럭 신호 (CLK)가 생성되지 않기 때문에 전하 펌프 (220)는 동작하지 않는다. 이러한 과정을 통해 원하는 워드 라인 전압이 생성된다. 이러한 피드백 스킴에 따르면, 워드 라인 전압 (Vpgm)은 스텝 제어 신호들 (STEPi)의 활성화 스텝만큼 증가될 것이다. 다시 말해서, 워드 라인 전압 (Vpgm)의 증가분은 스텝 제어 신호들 (STEPi)의 활성화 스텝에 의해서 결정된다. 본 발명에 있어서, 멀티-레벨 프로그램 모드에서는 스텝 제어 신호들의 활성화 스텝이 1로 설정되는 반면에, 단일-레벨 프로그램 모드에서는 스텝 제어 신호들의 활성화 스텝이 N (N은 2 또는 그 보다 큰 정수)으로 설정된다.
도 4는 도 3에 도시된 전압 분배기의 예시적인 회로도이다. 도 4를 참조하면, 전압 분배기 (210)는 방전부 (discharge section) (210a), 제 1 및 제 2 저항기들 (first and second resistors) (R10, R20), 가변 저항부 (variable resistance section) (210b)을 포함한다. 방전부 (210a)는 워드 라인 전압 (Vpgm)을 입력받는 입력 단자 (ND1)에 연결되며, 제어 신호 (HV_SW)에 응답하여 입력 단자 (ND1)의 고전압 (즉, 워드 라인 전압)을 전원 전압으로 방전시킨다. 방전부 (210a)는 인버터들 (301, 302), PMOS 트랜지스터 (303), 그리고 공핍형 NMOS 트랜지스터들 (304, 305)을 포함하며, 도면에 도시된 바와 같이 연결되어 있다. 공핍형 NMOS 트랜지스터들 (304, 305)은 고전압에 견딜 수 있는 잘 알려진 고전압 트랜지스터들이다.
제 1 저항기 (R10)는 입력 단자 (ND1)와 분배 전압 (Vdvd)을 출력하기 위한 출력 단자 (ND2) 사이에 연결되어 있고, 제 2 저항기 (R20)는 출력 단자 (ND2)와 가변 저항부 (210b) 사이에 연결되어 있다. 가변 저항부 (210b)는 복수의 저항값들을 가지며, 가변 저항부 (210b)의 저항값들은 스텝 제어 신호들 (STEPi)의 순차적인 활성화에 따라 순차적으로 선택된다. 가변 저항부 (210b)는 복수의 저항기들 (R30-R3m)과 복수의 NMOS 트랜지스터들 (306-310)을 포함하며, 도면에 도시된 바와 같이 연결되어 있다. 저항기들 (R30-R3m)은 NMOS 트랜지스터들 (306-310)에 각각 대응한다. NMOS 트랜지스터들 (306-310)은 대응하는 스텝 제어 신호들 (STEPi)에 의해서 각각 제어된다. 각 프로그램 루프에서 단지 하나의 스텝 제어 신호만이 활성화된다.
분배 전압 (Vdvd)은 저항기 (R10)의 저항값과 저항기 (R20)와 가변 저항부 (220b)의 저항값들에 의해서 결정되며, 다음의 수학식으로 표현된다.
Figure 112004039822192-PAT00002
수학식 1에서, R1은 저항기 (R10)의 저항값을 나타내고 R2는 저항기 (R20)와 가변 저항부 (220b)의 저항값들의 합을 나타낸다. 수학식 1에 의해서 결정된 분배 전압 (Vdvd)은 비교기 (240)를 통해 기준 전압 (Vref)과 비교된다. 비교 결과에 따라 워드 라인 전압 (Vpgm)이 정해진 증가분만큼 증가된다. 워드 라인 전압 (Vpgm)은 앞서의 과정으로부터 얻어지는 다음의 수학식 2로 표현된다.
Figure 112004039822192-PAT00003
수학식 2로부터 알 수 있듯이, 워드 라인 전압 (Vpgm)의 증가분은 저항값 (R2)의 변화율에 반비례한다. 즉, 저항값 (R2)이 작아질수록 워드 라인 전압 (Vpgm)의 증가분은 커진다. 다시 말해서, 스텝 제어 신호들 (STEPi)이 순차적으로 활성화됨에 따라, 저항값 (R2)은 점차적으로 감소된다 (또는 가변 저항부 (210b)의 저항값은 점차적으로 증가된다). 이는 워드 라인 전압 (Vpgm)이 증가분만큼 단계적 으로 증가됨을 의미한다.
앞서 설명된 바와 같이, 스텝 제어 신호들 (STEPi)의 활성화 스텝은 프로그램 모드에 따라 다르게 설정된다. 예를 들면, 첫번째 프로그램 루프에서는 멀티-레벨 프로그램 모드 및 단일-레벨 프로그램 모드에서 첫 번째 스텝 제어 신호 (STEPi)가 활성화된다고 가정하자. 또한, 단일-레벨 프로그램 모드에서 스텝 제어 신호들의 활성화 스텝값 (N)이 3이라고 가정하자. 이러한 가정에 따르면, 도 4에 도시된 바와 같이, 멀티-레벨 프로그램 모드 동안 2번째 프로그램 루프에서는 스텝 제어 신호 (STEP1)가 활성화되는 반면에, 단일-레벨 프로그램 모드 동안 2번째 프로그램 루프에서는 스텝 제어 신호 (STEP3)가 활성화된다. 따라서, 저항값 (R2)의 변화분 (또는 증가분)이 프로그램 모드에 따라 다르기 때문에, 워드 라인 전압 (Vpgm)의 증가분 역시 프로그램 모드에 따라 다르다.
도 5는 본 발명에 따른 불 휘발성 메모리 장치의 동작을 설명하기 위한 타이밍도이다. 이하, 본 발명에 따른 불 휘발성 메모리 장치의 동작이 참조 도면들에 의거하여 상세히 설명될 것이다. 잘 알려진 바와 같이, NAND형 플래시 메모리 장치와 같은 불 휘발성 메모리 장치의 경우, 프로그램 사이클은 복수의 프로그램 루프들로 이루어진다. 각 프로그램 루프는 프로그램 구간과 프로그램 검증 구간으로 이루어진다. 프로그램 동작이 수행되기 이전에, 프로그램될 데이터가 감지 증폭 및 래치 회로 (130)에 로드된다. 이후, 프로그램 명령이 불 휘발성 메모리 장치에 제공됨에 따라, 멀티-레벨 또는 단일-레벨 프로그램 동작이 수행된다.
제어 로직 (160)은 프로그램 명령의 입력에 응답하여 제어 신호 (HV_SW)를 하이로 활성화시키며, 이는 전압 분배기 (210)의 입력 노드 (ND1)가 전원 전압과 전기적으로 분리되게 한다. 여기서, 첫 번째 프로그램 루프 동안 스텝 제어 신호 (STEP0)는 스텝 카운터 (180) 및 디코더 회로 (190)를 통해 활성화된다. 스텝 제어 신호 (STEP0)가 활성화됨에 따라, 프로그램 전압 (Vpgm)은 수학식 2에 의해서 결정될 것이다. 워드 라인 전압 (Vpgm)이 첫 번째 프로그램 루프의 원하는 전압 레벨에 도달하면, 잘 알려진 방법에 따라 메모리 셀들이 프로그램될 것이다. 첫 번째 프로그램 루프의 프로그램 동작이 종료되면, 프로그램 검증 동작이 수행된다. 프로그램 검증 동작시 감지 증폭 및 래치 회로 (130)는 메모리 셀 어레이 (110)로부터 데이터를 읽고 읽혀진 데이터를 패스/페일 체크 회로 (150)로 출력한다. 패스/페일 체크 회로 (150)는 감지 증폭 및 래치 회로 (130)로부터의 데이터 값들이 동일한 데이터 즉, 패스 데이터 값을 갖는 지의 여부를 판별한다. 만약 데이터 값들 중 하나라도 패스 데이터 값을 갖지 않으면, 제어 로직 (160)은 루프 펄스 신호 (LOOP_PUL)를 활성화시킨다. 즉, 도 5에 도시된 바와 같이, 제어 로직 (160)은 첫 번째 프로그램 루프의 종료에 응답하여 루프 펄스 신호 (LOOP_PUL)를 펄스로서 활성화시킨다.
만약 모드 선택 신호 (MODE_SEL)가 멀티-레벨 프로그램 모드를 나타내면, 스텝 제어 회로 (170)의 선택기 (175)는 루프 펄스 신호 (LOOP_PUL)를 스텝 카운트-업 신호 (CNT_UP)로서 출력한다. 즉, 멀티-레벨 프로그램 모드에서 스텝 카운트-업 신호 (CNT_UP)는 한번 펄스로서 활성화되며, 카운터 회로 (180)의 출력값은 1만큼 증가된다. 디코더 회로 (190)는 카운터 회로 (180)의 출력값을 디코딩하여 스텝 제 어 신호 (STEP1)를 활성화시킨다. 워드 라인 전압 발생 회로 (200)는 스텝 제어 신호 (STEP1)의 활성화에 응답하여 워드 라인 전압을 정해진 증가분 (예를 들면, 0.2V)만큼 증가시킨다. 즉, 전압 분배기 (210)의 저항값 (R2)이 작아짐에 따라 워드 라인 전압 (Vpgm)이 정해진 증가분만큼 증가된다. 앞서 설명된 멀티-레벨 프로그램 동작은 감지 증폭 및 래치 회로 (130)로부터의 데이터 값들이 모두 패스 데이터 값을 가질 때까지 반복될 것이다.
만약 모드 선택 신호 (MODE_SEL)가 단일-레벨 프로그램 모드를 나타내면, 스텝 제어 회로 (170)의 선택기 (175)는 발진 신호 (OSC)를 스텝 카운트-업 신호 (CNT_UP)로서 출력한다. 단일-레벨 프로그램 모드 동안 발진 신호 (OSC)는 다음과 같은 과정을 통해 생성될 것이다.
발진기 (171)는 제어 로직 (160)으로부터의 인에이블 신호 (EN)의 활성화에 응답하여 발진 신호 (OSC)를 발생하기 시작한다. 카운터 (172)는 발진 신호 (OSC)에 동기되어 카운트 동작을 수행한다. 이 실시예에 있어서, 카운터 (173)는 3-비트 카운터이고, 카운터 (173)의 초기값은 프로그램 회로 (174)에 의해서 "100" (4)로 설정되며, 검출기 (173)의 목표값은 "111" (7)이다. 발진기 (171)는 디세이블 신호 (DIS)가 활성화될 때까지 발진 신호 (OSC)를 발생하며, 디세이블 신호 (DIS)는 카운터 (172)의 출력값 (CNTx)이 "111"이 될 때 활성화된다. 따라서, 카운터 (173)의 초기값은 프로그램 회로 (174)에 의해서 "100" (4)로 설정될 때, 도 5에 도시된 바와 같이, 발진 신호 (OSC)는 3 사이클만 생성된다. 즉, 단일-레벨 프로그램 모드에 있어서, 도 5에 도시된 바와 같이, 두 번째 프로그램 루프에서는 스텝 카운트-업 신호 (CNT_UP)가 연속적으로 3번 천이한다. 워드 라인 전압 발생 회로 (200)는 스텝 제어 신호 (STEP3)의 활성화에 응답하여 워드 라인 전압을 정해진 증가분 (예를 들면, 0.8V)만큼 증가시킨다. 즉, 전압 분배기 (210)의 저항값 (R2)이 작아짐에 따라 워드 라인 전압 (Vpgm)이 정해진 증가분만큼 증가된다. 앞서 설명된 단일-레벨 프로그램 동작은 감지 증폭 및 래치 회로 (130)로부터의 데이터 값들이 모두 패스 데이터 값을 가질 때까지 반복될 것이다.
본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
상술한 바와 같이, 단일의 전압 분배기를 이용하여 멀티-레벨 및 단일-레벨 프로그램 동작들에 필요한 워드 라인 전압을 생성함으로써 레이아웃을 줄이는 것이 가능하다. 또한, 2개의 전압 분배기들을 사용할 때 발생되는 문제점 (워드 라인 전압의 리플 현상)을 방지함으로써 프로그램 특성을 향상시키는 것이 가능하다.

Claims (21)

  1. 스텝 제어 신호들에 응답하여 워드 라인 전압을 발생하는 워드 라인 전압 발생 회로와; 그리고
    상기 워드 라인 전압의 증가분이 멀티-레벨 및 단일-레벨 프로그램 모드들에 따라 가변되도록 상기 스텝 제어 신호들의 활성화 스텝을 제어하는 워드 라인 전압 제어 회로를 포함하는 불 휘발성 메모리 장치.
  2. 제 1 항에 있어서,
    상기 스텝 제어 신호들의 활성화 스텝은 상기 멀티-레벨 프로그램 모드 동안 1로 설정되고 상기 단일-레벨 프로그램 모드 동안 N (N은 2 또는 그 보다 큰 정수)으로 설정되며, 그 결과 상기 워드 라인 전압의 증가분이 상기 멀티-레벨 및 단일-레벨 프로그램 모드들에 따라 가변되는 불 휘발성 메모리 장치.
  3. 제 1 항에 있어서,
    상기 워드 라인 전압 발생 회로는 상기 멀티-레벨 및 단일-레벨 프로그램 모드들에서 상기 워드 라인 전압을 분배하도록 구성된 단일의 전압 분배기를 구비하는 불 휘발성 메모리 장치.
  4. 제 3 항에 있어서,
    상기 단일의 전압 분배기는 상기 스텝 제어 신호들에 응답하여 동작하는 불 휘발성 메모리 장치.
  5. 제 1 항에 있어서,
    상기 워드 라인 전압은 프로그램 사이클의 프로그램 루프들이 반복될 때마다 단계적으로 증가되는 불 휘발성 메모리 장치.
  6. 제 1 항에 있어서,
    상기 단일-레벨 프로그램 모드시 상기 워드 라인 전압의 증가분은 상기 멀티-레벨 프로그램 모드시 상기 워드 라인 전압의 증가분보다 큰 불 휘발성 메모리 장치.
  7. 스텝 제어 신호들에 응답하여 워드 라인 전압을 발생하는 워드 라인 전압 발생 회로와;
    프로그램 루프의 패스/페일을 나타내는 루프 펄스 신호에 응답하여 스텝 카운터-업 신호를 발생하는 스텝 제어 회로와; 그리고
    상기 스텝 카운트-업 신호의 천이에 응답하여 상기 스텝 제어 신호들을 순차적으로 활성화시키는 스텝 제어 신호 발생 회로를 포함하며,
    상기 스텝 펄스 신호는 매 프로그램 루프의 종료시 프로그램 모드에 따라 한번 또는 N회 (N은 2 또는 그 보다 큰 정수) 연속적으로 천이하며, 그 결과 상기 워 드 라인 전압의 증가분이 상기 프로그램 모드에 따라 가변되는 불 휘발성 메모리 장치.
  8. 제 7 항에 있어서,
    상기 스텝 카운터-업 신호의 천이는 로우-하이 천이 또는 하이-로우 천이인 불 휘발성 메모리 장치.
  9. 제 7 항에 있어서,
    상기 워드 라인 전압 발생 회로는 멀티-레벨 프로그램 모드 및 단일-레벨 프로그램 모드에서 상기 워드 라인 전압을 분배하도록 구성된 단일의 전압 분배기를 구비하는 불 휘발성 메모리 장치.
  10. 제 9 항에 있어서,
    상기 단일의 전압 분배기는 상기 스텝 제어 신호들에 응답하여 동작하는 불 휘발성 메모리 장치.
  11. 제 7 항에 있어서,
    상기 워드 라인 전압은 프로그램 사이클의 프로그램 루프들이 반복될 때마다 단계적으로 증가되는 불 휘발성 메모리 장치.
  12. 제 7 항에 있어서,
    단일-레벨 프로그램 모드시 상기 워드 라인 전압의 증가분은 멀티-레벨 프로그램 모드시 상기 워드 라인 전압의 증가분보다 큰 불 휘발성 메모리 장치.
  13. 제 7 항에 있어서,
    상기 스텝 제어 회로는 단일-레벨 프로그램 모드에서 생성되는 상기 워드 라인 전압의 증가분을 가변적으로 설정하도록 구성되는 불 휘발성 메모리 장치.
  14. 제 7 항에 있어서,
    상기 스텝 제어 회로는
    프로그램 루프의 종료에 응답하여 발진 신호를 발생하는 발진기와;
    상기 발진 신호에 응답하여 카운트 동작을 수행하는 카운터와;
    상기 카운터의 출력이 목표값에 도달할 때 상기 발진기를 비활성화시키는 검출기와; 그리고
    상기 단일-레벨 프로그램 모드시 상기 발진기의 동작 구간 동안 생성된 발진 신호를 상기 스텝 카운터-업 신호로서 출력하는 선택기를 포함하는 불 휘발성 메모리 장치.
  15. 제 14 항에 있어서,
    상기 선택기는 상기 멀티-레벨 프로그램 모드시 상기 루프 펄스 신호를 상기 스텝 카운터-업 신호로서 출력하는 불 휘발성 메모리 장치.
  16. 제 14 항에 있어서,
    상기 스텝 제어 회로는 상기 카운터의 초기값을 설정하는 초기값 설정 회로를 더 포함하는 불 휘발성 메모리 장치.
  17. 제 16 항에 있어서,
    상기 초기값 설정 회로는 상기 초기값을 저장하도록 프로그램되는 퓨즈 회로인 불 휘발성 메모리 장치.
  18. 제 15 항에 있어서,
    상기 루프 펄스 신호는 프로그램 루프의 종료시 천이하는 불 휘발성 메모리 장치.
  19. 제 7 항에 있어서,
    행들과 열들로 배열된 메모리 셀들의 어레이와;
    상기 행들 중 어느 하나로 상기 워드 라인 전압을 공급하는 행 디코더 회로와;
    프로그램 루프의 프로그램 검증 구간 동안 상기 어레이로부터 데이터를 독출하는 데이터 독출 회로와;
    상기 독출된 데이터에 응답하여 상기 프로그램 루프의 패스/페일을 판별하는 패스/페일 체크 회로와; 그리고
    상기 패스/페일 체크 회로의 출력에 응답하여 상기 루프 펄스 신호를 발생하는 제어 로직을 더 포함하는 불 휘발성 메모리 장치.
  20. 프로그램 루프의 패스/페일을 나타내는 루프 펄스 신호에 응답하여 스텝 카운터-업 신호를 발생하는 단계와;
    상기 스텝 카운트-업 신호의 천이에 응답하여 상기 스텝 제어 신호들을 순차적으로 활성화시키는 단계와; 그리고
    상기 스텝 제어 신호들에 응답하여 워드 라인 전압을 발생하는 단계를 포함하며,
    상기 스텝 펄스 신호는 워드 라인 전압의 증가분이 상기 프로그램 모드에 따라 가변되도록 매 프로그램 루프의 종료시 프로그램 모드에 따라 한번 또는 N회 (N은 2 또는 그 보다 큰 정수) 연속적으로 천이하는 불 휘발성 메모리 장치의 워드 라인 전압 제어 방법.
  21. 제 20 항에 있어서,
    상기 프로그램 모드는 멀티-레벨 프로그램 모드와 단일-레벨 프로그램 모드를 포함하는 워드 라인 전압 제어 방법.
KR1020040069926A 2004-09-02 2004-09-02 향상된 프로그램 특성을 갖는 불 휘발성 메모리 장치 KR100634412B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040069926A KR100634412B1 (ko) 2004-09-02 2004-09-02 향상된 프로그램 특성을 갖는 불 휘발성 메모리 장치
US11/020,517 US7110292B2 (en) 2004-09-02 2004-12-22 Programming circuits and methods for multimode non-volatile memory devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040069926A KR100634412B1 (ko) 2004-09-02 2004-09-02 향상된 프로그램 특성을 갖는 불 휘발성 메모리 장치

Publications (2)

Publication Number Publication Date
KR20060021097A true KR20060021097A (ko) 2006-03-07
KR100634412B1 KR100634412B1 (ko) 2006-10-16

Family

ID=35942855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040069926A KR100634412B1 (ko) 2004-09-02 2004-09-02 향상된 프로그램 특성을 갖는 불 휘발성 메모리 장치

Country Status (2)

Country Link
US (1) US7110292B2 (ko)
KR (1) KR100634412B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7688631B2 (en) 2008-02-20 2010-03-30 Samsung Electronics Co., Ltd. Flash memory device for variably controlling program voltage and method of programming the same
US7843736B2 (en) 2008-03-14 2010-11-30 Samsung Electronics Co., Ltd. Nonvolatile memory device and read method thereof
US8059467B2 (en) 2008-05-28 2011-11-15 Samsung Electronics Co., Ltd. Memory device and memory programming method

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005174426A (ja) * 2003-12-09 2005-06-30 Micron Technology Inc 選択可能メモリワード線の不活性化
KR100626377B1 (ko) * 2004-06-07 2006-09-20 삼성전자주식회사 동작 모드에 따라 프로그램 전압의 증가분을 가변할 수있는 불 휘발성 메모리 장치
KR100645049B1 (ko) * 2004-10-21 2006-11-10 삼성전자주식회사 프로그램 특성을 향상시킬 수 있는 불 휘발성 메모리 장치및 그것의 프로그램 방법
JP4870409B2 (ja) * 2004-10-26 2012-02-08 三星電子株式会社 不揮発性メモリ装置及びそれのプログラム方法
KR100645054B1 (ko) * 2004-10-27 2006-11-10 삼성전자주식회사 기생 커패시턴스의 영향을 줄인 전압 분배 회로 및 그것을포함한 워드라인 전압 발생회로
KR100621636B1 (ko) * 2005-06-01 2006-09-07 삼성전자주식회사 워드 라인 전압 발생 회로 및 그것을 갖는 불 휘발성메모리 장치
US7272041B2 (en) * 2005-06-30 2007-09-18 Intel Corporation Memory array with pseudo single bit memory cell and method
KR100620774B1 (ko) * 2005-09-02 2006-09-06 삼성전자주식회사 셀 어레이의 일방향으로 확장되는 비트라인을 가지는불휘발성 반도체 메모리 장치
KR100729359B1 (ko) * 2005-09-23 2007-06-15 삼성전자주식회사 낸드 플래시 메모리 장치 및 그것의 프로그램 방법
JP4945187B2 (ja) * 2006-07-31 2012-06-06 株式会社東芝 半導体記憶装置
JP4534211B2 (ja) * 2007-12-26 2010-09-01 マイクロン テクノロジー， インク． 信頼性が改善された多値セルメモリデバイス
KR20130046182A (ko) * 2011-10-27 2013-05-07 에스케이하이닉스 주식회사 불휘발성 메모리 장치의 전압 생성 회로
KR20150048427A (ko) * 2013-10-28 2015-05-07 에스케이하이닉스 주식회사 디스차지 회로
US10832765B2 (en) * 2018-06-29 2020-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Variation tolerant read assist circuit for SRAM
KR102619667B1 (ko) * 2018-09-21 2023-12-29 삼성전자주식회사 저항성 메모리 장치
US11456042B1 (en) * 2021-04-13 2022-09-27 Sandisk Technologies Llc Multi-level program pulse for programming single level memory cells to reduce damage

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69523304T2 (de) * 1994-06-02 2002-07-11 Intel Corp Dynamischer speicher mit einem bis mehreren bits pro zelle
KR0142368B1 (ko) * 1994-09-09 1998-07-15 김광호 불휘발성 반도체 메모리장치의 자동프로그램 회로
KR0158485B1 (ko) * 1995-03-31 1999-02-01 김광호 본딩옵션용 워드라인전압 승압회로
KR970023447A (ko) * 1995-10-31 1997-05-30 김광호 불휘발성 메모리 장치
KR100339023B1 (ko) * 1998-03-28 2002-09-18 주식회사 하이닉스반도체 문턱전압을조절할수있는플래쉬메모리장치의센싱회로
KR100332950B1 (ko) * 1998-04-10 2002-08-21 삼성전자 주식회사 단일비트동작모드와다중비트동작모드를갖는불휘발성반도체메모리장치및그것의기입/독출방법
JP2001006374A (ja) * 1999-06-17 2001-01-12 Hitachi Ltd 半導体記憶装置及びシステム
KR100343449B1 (ko) 1999-10-19 2002-07-11 박종섭 플레시 메모리 회로 및 시스템
KR100385226B1 (ko) * 2000-11-22 2003-05-27 삼성전자주식회사 프로그램 디스터브를 방지할 수 있는 플래시 메모리 장치및 그것을 프로그램하는 방법
US6552929B1 (en) * 2001-02-08 2003-04-22 Advanced Micro Devices, Inc. Piggyback programming using an extended first pulse for multi-level cell flash memory designs
KR100447969B1 (ko) 2001-09-13 2004-09-10 주식회사 하이닉스반도체 멀티레벨 및 싱글레벨 프로그램/리드 겸용 플래쉬 메모리장치
US6822909B1 (en) * 2003-04-24 2004-11-23 Advanced Micro Devices, Inc. Method of controlling program threshold voltage distribution of a dual cell memory device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7688631B2 (en) 2008-02-20 2010-03-30 Samsung Electronics Co., Ltd. Flash memory device for variably controlling program voltage and method of programming the same
US7843736B2 (en) 2008-03-14 2010-11-30 Samsung Electronics Co., Ltd. Nonvolatile memory device and read method thereof
US8059467B2 (en) 2008-05-28 2011-11-15 Samsung Electronics Co., Ltd. Memory device and memory programming method

Also Published As

Publication number Publication date
US7110292B2 (en) 2006-09-19
US20060044923A1 (en) 2006-03-02
KR100634412B1 (ko) 2006-10-16

Similar Documents

Publication Publication Date Title
KR100634412B1 (ko) 향상된 프로그램 특성을 갖는 불 휘발성 메모리 장치
KR100632944B1 (ko) 동작 모드에 따라 프로그램 전압의 증가분을 가변할 수있는 불 휘발성 메모리 장치
US7474564B2 (en) Non-volatile memory device capable of changing increment of program voltage according to mode of operation
US7345923B2 (en) Wordline voltage generation circuit and nonvolatile memory device with the same
KR100553681B1 (ko) 전압 레귤레이터 회로 및 그것을 이용한 불 휘발성 반도체메모리 장치
US7697327B2 (en) NAND flash memory device and programming method
KR100634172B1 (ko) 불 휘발성 메모리 장치 및 그것의 프로그램 방법
US7684246B2 (en) Flash memory device having pump with multiple output voltages
JP4824366B2 (ja) 寄生キャパシタンスの影響を減らした電圧分配回路及びそれを含んだワードライン電圧発生回路
KR100784861B1 (ko) 플래시 메모리 장치 및 그것을 위한 전압 발생회로
US7697342B2 (en) Flash memory device and related high voltage generating circuit
US7372747B2 (en) Flash memory device and voltage generating circuit for the same
KR20090118594A (ko) 고전압 발생회로 및 이를 포함하는 플래시 메모리 장치
KR100769255B1 (ko) 플래시 메모리 장치 및 그것을 위한 고전압 발생회로
KR100572302B1 (ko) 플래시 메모리 장치와 그의 프로그램 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160930

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180927

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190930

Year of fee payment: 14