KR20090118594A - 고전압 발생회로 및 이를 포함하는 플래시 메모리 장치 - Google Patents

고전압 발생회로 및 이를 포함하는 플래시 메모리 장치 Download PDF

Info

Publication number
KR20090118594A
KR20090118594A KR1020080044478A KR20080044478A KR20090118594A KR 20090118594 A KR20090118594 A KR 20090118594A KR 1020080044478 A KR1020080044478 A KR 1020080044478A KR 20080044478 A KR20080044478 A KR 20080044478A KR 20090118594 A KR20090118594 A KR 20090118594A
Authority
KR
South Korea
Prior art keywords
clock
high voltage
voltage
signal
control signal
Prior art date
Application number
KR1020080044478A
Other languages
English (en)
Other versions
KR101435164B1 (ko
Inventor
전홍수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080044478A priority Critical patent/KR101435164B1/ko
Priority to US12/465,358 priority patent/US7940117B2/en
Publication of KR20090118594A publication Critical patent/KR20090118594A/ko
Application granted granted Critical
Publication of KR101435164B1 publication Critical patent/KR101435164B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

플래시 메모리 장치의 고전압 발생회로는 고전압 감지부, 클럭 신호 제어부, 발진기, 펌핑 클럭 제어부 및 차지 펌프를 포함한다. 고전압 감지부는 메모리 셀 어레이로 인가되는 고전압을 적어도 하나 이상의 기준 전압과 비교하여 적어도 하나 이상의 비교 신호를 제공한다. 클럭 신호 제어부는 적어도 하나 이상의 비교 신호에 응답하여 클럭 신호의 주파수를 변경시키기 위한 클럭 제어 신호를 제공한다. 발진기는 클럭 제어 신호에 따라 주파수가 변하는 클럭 신호를 생성한다. 펌핑 클럭 제어부는 고전압이 일정한 레벨 이상임을 나타내는 제어 신호에 응답하여 클럭 신호를 차단하거나 통과시켜 펌핑 클럭을 제공한다. 차지 펌프는 펌핑 클럭이 인가되는 동안 연속적으로 펌핑하여 상기 고전압을 발생시킨다.

Description

고전압 발생회로 및 이를 포함하는 플래시 메모리 장치{High voltage generation circuit and flash memory device including the same}
본 발명은 반도체 메모리 장치에 관한 것으로, 보다 상세하게는 플래시 메모리 장치에 관한 것이다.
반도체 메모리는 위성에서 소비자 전자 기술에 이르기까지 마이크로프로세서를 기반으로 하는 디지털 로직 설계에서 가장 필수적으로 사용되고 있는 소자이다. 따라서 높은 높은 집적도 및 빠른 속도를 위한 반도체 메모리 제조 기술의 진보는, 다른 디지털 로직 계열의 성능 기준을 확립하는 데 도움이 된다.
반도체 메모리 장치는 크게 휘발성 반도체 메모리 장치와 불휘발성 메모리 장치로 나뉘어진다. 휘발성 반도체 메모리 장치는 전원이 인가되는 동안 데이터가 저장되고 읽혀지며, 전원이 차단될 때 데이터는 소실된다. 반면, MROM(MASK ROM), PROM(Programmable ROM), EPROM(Erasable and Programmable ROM), EEPROM(Electrically Erasable and Programmable ROM) 등과 같은 불휘발성 메모리 장치는, 전원이 차단되어도 데이터를 저장할 수 있다.
불휘발성 메모리의 데이터 저장 상태는 사용되는 제조 기술에 따라 영구적이 거나 재프로그램 가능하다. 불휘발성 메모리 장치 중 MROM, PROM 및 EPROM은 시스템 자체적으로 소거 및 쓰기가 자유롭지 않아서 일반 사용자들이 기억 내용을 새롭게 하기가 용이하지 않다. 이에 반해, EEPROM은 전기적으로 소거 및 쓰기가 가능하기 때문에, 계속적인 갱신이 필요한 시스템 프로그래밍(system programming)이나 보조 기억 장치로의 응용이 확대되고 있다. 특히 플래시 EEPROM(이하, 플래시 메모리라 칭함)은 기존의 EEPROM에 비해 집적도가 높아 대용량 보조 기억 장치로의 응용에 매우 유리하다.
플래시 메모리는 셀과 비트 라인의 연결 상태에 따라 NOR형과 NAND형으로 구분된다. NOR형 플래시 메모리는 1개의 비트 라인에 2개 이상의 셀 트랜지스터가 병렬로 연결된 형태를 갖는다. NOR형 플래시 메모리는 채널 핫 일렉트론(channel hot electron) 방식을 사용하여 데이터를 저장하고, F-N 터널링(Fowler-Nordheim tunneling) 방식을 사용하여 데이터를 소거한다. NAND형 플래시 메모리는 1개의 비트 라인에 2개 이상의 셀 트랜지스터가 직렬로 연결된 형태를 갖는다. NAND형 플래시 메모리는 F-N 터널링 방식을 사용하여 데이터를 저장 및 소거한다. 일반적으로, NOR형 플래시 메모리는 전류 소모가 크기 때문에 고집적화에는 불리하지만, 고속화에 용이하게 대처할 수 있는 장점이 있다. 최근 들어서는 NOR형 플래시 메모리의 고집적화를 위해 멀티 레벨 셀(Multi level cell; 이하, MLC라 칭함) 방식이 채택되고 있다.
예를 들어, 플래시 메모리에 싱글-비트 데이터가 저장되는 경우, 단위 셀에 저장되는 데이터는 데이터 '1' 및 데이터 '0'에 각각 대응하는 2개의 문턱 전압 분 포들에 의해서 표현될 수 있다. 반면에, NOR형 플래시 메모리에 멀티-비트 데이터가 저장되는 경우, 단위 셀에 저장되는 데이터는 데이터 '11', 데이터 '10', 데이터 '00', 및 데이터 '01'에 각각 대응하는 4개의 문턱 전압 분포들에 의해서 표현될 수 있다. 각 셀에 저장되는 데이터의 비트 수가 증가할수록, 각 데이터를 프로그램, 소거, 및 독출하는데 필요한 전압의 레벨은 더욱 다양해 진다.
따라서, 플래시 메모리에 저장된 데이터를 보다 정확하게 프로그램, 소거, 및 독출하기 위해서는 각 데이터를 프로그램, 소거, 및 독출하는데 필요한 각각의 전압을 정확하게 발생하는 것이 필요하다. 또한, 발생된 각각의 전압 레벨이 변동되지 않고 일정한 레벨을 유지할 수 있도록 하는 기술 또한 필요하다. 또한 플래시 메모리에 실제 인가되는 전압의 레벨을 조정할 필요가 있을 경우, 퓨즈 컷팅이나 메탈 옵션 등의 추가적인 작업을 거치지 않고 전압의 레벨을 조정할 수 있는 기술이 필요하다.
이에 따라, 본 발명의 일 목적은 효율적으로 메모리 셀 어레이에 인가되는 고전압의 전압 레벨을 조정할 수 있는 고전압 발생회로를 제공하는 데 있다.
본 발명의 일 목적은 상기 고전압 발생회로를 포함하는 플래시 메모리 장치를 제공하는데 있다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 플래시 메모리 장치의 고전압 발생회로는 고전압 감지부, 클럭 신호 제어부, 발진기, 펌핑 클럭 제어부 및 차지 펌프를 포함한다. 상기 고전압 감지부는 메모리 셀 어레이로 인가되는 고전압을 적어도 하나 이상의 기준 전압과 비교하여 적어도 하나 이상의 비교 신호를 제공한다. 상기 클럭 신호 제어부는 상기 적어도 하나 이상의 비교 신호에 응답하여 클럭 신호의 주파수를 변경시키기 위한 클럭 제어 신호를 제공한다. 상기 발진기는 상기 클럭 제어 신호에 따라 주파수가 변하는 상기 클럭 신호를 생성한다. 상기 펌핑 클럭 제어부는 상기 고전압이 일정한 레벨 이상임을 나타내는 제어 신호에 응답하여 상기 클럭 신호를 차단하거나 통과시켜 펌핑 클럭을 제공한다. 상기 차지 펌프는 상기 펌핑 클럭이 인가되는 동안 연속적으로 펌핑하여 상기 고전압을 발생시킨다.
실시예에 있어서, 상기 고전압 발생회로는 상기 고전압을 적어도 두 개 이상의 저항들을 이용하여 분압한 전압을 제1 기준 전압과 비교하여 그 결과에 따라 선 택적으로 활성화되는 상기 제어 신호를 제공하는 고전압 레귤레이터를 더 포함할 수 있다. 상기 고전압 발생회로는 상기 고전압의 전압 레벨을 변경할 필요가 있을 경우 외부에서 인가되는 트림 정보에 따라 상기 분압한 전압을 조정하기 위한 트림 제어 신호를 제공하는 트림 블록을 더 포함할 수 있다.
실시예에 있어서, 상기 적어도 하나 이상의 기준 전압은 제2 기준 전압과 상기 제2 기준 전압보다 전압 레벨이 낮은 제3 기준 전압을 포함할 수 있다. 상기 적어도 하나 이상의 비교 신호는 제1 비교 신호와 제2 비교 신호를 포함하고, 상기 고전압의 전압 레벨이 상기 제2 기준 전압의 전압 레벨보다 높은 경우에는 상기 제1 비교 신호가 상기 클럭 제어 신호부에 인가되고, 상기 클럭 제어 신호에 따라 상기 클럭 신호의 주파수가 증가될 수 있다. 또한 상기 고전압의 전압 레벨이 상기 제2 기준 전압의 전압 레벨보다 낮은 경우에는, 상기 제2 비교 신호가 상기 클럭 신호 제어부에 인가되고, 상기 클럭 제어 신호에 따라 상기 클럭 신호의 주파수가 감소될 수 있다.
상기 일 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 플래시 메모리 장치의 고전압 발생회로는 고전압 레귤레이터, 트림 블록, 클럭 신호 제어부, 발진기, 펌핑 클럭 제어부 및 차지 펌프를 포함한다. 상기 고전압 레귤레이터는 메모리 셀 어레이로 인가되는 고전압을 분압한 분압 전압을 기준 전압과 비교하여 그 결과에 따라 선택적으로 활성화되는 제어 신호를 제공한다. 상기 트림 블록은 상기 고전압의 전압 레벨을 변경할 필요가 있을 경우, 외부에서 인가되는 트림 정보에 응답하여 트림 제어 신호를 제공한다. 상기 클럭 신호 제어부는 상기 트림 제어 신호 에 응답하여 클럭 신호의 주파수를 변동시키기 위한 클럭 제어 신호를 제공한다. 상기 발진기는 상기 클럭 제어 신호에 따라 주파수가 변하는 상기 클럭 신호를 생성한다. 상기 펌핑 클럭 제어부는 상기 고전압이 일정한 레벨 이상임을 나타내는 제어 신호에 응답하여 상기 클럭 신호를 차단하거나 통과시켜 펌핑 클럭을 제공한다. 상기 차지 펌프는 상기 펌핑 클럭이 인가되는 동안 연속적으로 펌핑하여 상기 고전압을 발생시킨다.
실시예에 있어서, 상기 제어 신호는 상기 고전압의 전압 레벨이 상기 기준 전압의 전압 레벨보다 높으면 활성화되고, 상기 제어 신호가 활성화되면 상기 펌핑 클럭 제어부는 상기 클럭 신호를 차단할 수 있다. 또한 상기 제어 신호는 상기 고전압의 전압 레벨이 상기 기준 전압의 전압 레벨보다 낮으면 비활성화되고, 상기 제어 신호가 비활성화되면 상기 펌핑 클럭 제어부는 상기 클럭 신호를 통과시킬 수 있다.
실시예에 있어서, 상기 고전압의 전압 레벨을 높여야 하는 경우 상기 트림 제어 신호에 응답하여 상기 클럭 신호 제어부는 상기 클럭 신호의 주파수를 증가되도록 상기 발진기를 제어할 수 있다. 상기 고전압의 전압 레벨을 낮춰야 하는 경우 상기 트림 제어 신호에 응답하여 상기 클럭 신호 제어부는 상기 클럭 신호의 주파수를 감소되도록 상기 발진기를 제어할 수 있다.
상기 일 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 플래시 메모리 장치의 고전압 발생회로는 고전압 감지부, 고전압 레귤레이터, 트림 블록, 클럭 신호 제어부, 발진기, 펌핑 클럭 제어부 및 차지 펌프를 포함한다. 상기 고전압 감지 부는 메모리 셀 어레이로 인가되는 고전압을 적어도 하나 이상의 기준 전압과 비교하여 적어도 하나 이상의 비교 신호를 제공한다. 상기 고전압 레귤레이터는 상기 고전압을 분압한 분압 전압을 제1 기준 전압과 비교하여 그 결과에 따라 선택적으로 활성화되는 제어 신호를 제공한다. 상기 트림 블록은 상기 고전압의 전압 레벨을 변경할 필요가 있을 경우 외부에서 인가되는 트림 정보에 응답하여 트림 제어 신호를 제공한다. 상기 클럭 신호 제어부는 상기 트림 제어 신호 또는 상기 적어도 하나 이상의 비교 신호 또는 상기 트림 제어 신호 및 상기 적어도 하나 이상의 비교 신호에 응답하여 클럭 신호의 주파수를 변동시키는 클럭 제어 신호를 제공한다. 상기 발진기는 상기 클럭 제어 신호에 따라 주파수가 변하는 상기 클럭 신호를 생성한다. 상기 펌핑 클럭 제어부는 상기 고전압이 일정한 레벨 이상임을 나타내는 제어 신호에 응답하여 상기 클럭 신호를 차단하거나 통과시켜 펌핑 클럭을 제공한다. 상기 차지 펌프는 상기 펌핑 클럭이 인가되는 동안 연속적으로 펌핑하여 상기 고전압을 발생시킨다.
실시예에 있어서, 상기 적어도 하나 이상의 기준 전압은 제2 기준 전압과 상기 제2 기준 전압보다 전압 레벨이 낮은 제3 기준 전압을 포함하고, 상기 적어도 하나 이상의 비교 신호는 제1 비교 신호와 제2 비교 신호를 포함하고, 상기 고전압의 전압 레벨이 상기 제2 기준 전압의 전압 레벨보다 높은 경우에는 상기 제1 비교 신호가 상기 클럭 제어 신호부에 인가되고, 상기 클럭 제어 신호에 따라 상기 클럭 신호의 주파수가 증가될 수 있다. 또한 상기 고전압의 전압 레벨이 상기 제2 기준 전압의 전압 레벨보다 낮은 경우에는, 상기 제2 비교 신호가 상기 클럭 신호 제어 부에 인가되고, 상기 클럭 제어 신호에 따라 상기 클럭 신호의 주파수가 감소될 수 있다.
상술한 본 발명의 일 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 플래시 메모리 장치는 복수의 메모리 셀들로 구성된 메모리 셀 어레이, 고전압 발생회로 및 선택 회로를 포함한다. 상기 고전압 발생회로는 동작 모드에 따라 상기 메모리 셀 어레이로 인가될 복수의 고전압들을 생성한다. 상기 선택 회로는 상기 복수의 고전압들 중 하나를 선택하여 상기 메모리 셀 어레이로 인가한다. 상기 고전압 발생회로는 상기 동작 모드에 따라 상기 메모리 셀 어레이로 인가되는 고전압들의 전압 레벨을 하나 이상의 기준 전압과 비교한 결과에 따라 상기 고전압들을 발생시키기 위한 클럭 신호의 주파수를 변경하여 상기 고전압들의 전압 레벨을 변경한다.
실시예에 있어서, 상기 고전압 발생회로는 상기 고전압을 분압한 분압 전압을 상기 적어도 하나 이상의 기준 전압 중 제1 기준 전압과 비교하여 그 결과에 따라 선택적으로 활성화되는 제어 신호를 제공하는 고전압 레귤레이터, 상기 고전압을 상기 적어도 하나 이상의 기준 전압 중 제2 기준 전압 및 제3 기준 전압과 비교하여 그 비교 결과에 따라 제1 비교 신호 및 제2 비교 신호를 제공하는 고전압 감지부, 상기 제1 비교 신호 및 상기 제2 비교 신호에 응답하여 상기 클럭 신호의 주파수를 변경시키는 클럭 제어 신호를 제공하는 클럭 신호 제어부, 상기 클럭 제어 신호에 따라 주파수가 변하는 상기 클럭 신호를 생성하는 발진기, 상기 제어 신호에 응답하여 상기 클럭 신호를 차단하거나 통과시켜 펌핑 클럭을 제공하는 펌핑 클 럭 제어부 및 상기 펌핑 클럭이 인가되는 동안 연속적으로 펌핑하여 상기 고전압을 발생시키는 차지 펌프를 포함할 수 있다.
실시예에 있어서, 상기 고전압 발생회로는 상기 고전압을 분압한 분압 전압을 상기 적어도 하나 이상의 기준 전압 중 제1 기준 전압과 비교하여 그 결과에 따라 선택적으로 활성화되는 제어 신호를 제공하는 고전압 레귤레이터, 상기 고전압의 전압 레벨을 변경할 필요가 있을 경우, 외부에서 인가되는 트림 정보에 응답하여 트림 제어 신호를 제공하는 트림 블록, 상기 트림 제어 신호에 응답하여 상기 클럭 신호의 주파수를 변경시키는 클럭 제어 신호를 제공하는 클럭 신호 제어부, 상기 클럭 제어 신호에 따라 주파수가 변하는 상기 클럭 신호를 생성하는 발진기, 상기 제어 신호에 응답하여 상기 클럭 신호를 차단하거나 통과시켜 펌핑 클럭을 제공하는 펌핑 클럭 제어부 및 상기 펌핑 클럭이 인가되는 동안 연속적으로 펌핑하여 상기 고전압을 발생시키는 차지 펌프를 포함할 수 있다.
실시예에 있어서, 상기 고전압 발생 회로는, 상기 고전압을 상기 적어도 하나 이상의 기준 전압 중 제2 기준 전압 및 제3 기준 전압과 비교하여 그 비교 결과에 따라 제1 비교 신호 및 제2 비교 신호를 제공하는 고전압 감지부, 상기 고전압을 분압한 분압 전압을 상기 적어도 하나 이상의 기준 전압 중 제1 기준 전압과 비교하여 그 결과에 따라 선택적으로 활성화되는 제어 신호를 제공하는 고전압 레귤레이터, 상기 고전압의 전압 레벨을 변경할 필요가 있을 경우, 외부에서 인가되는 트림 정보에 응답하여 트림 제어 신호를 제공하는 트림 블록, 상기 트림 제어 신호 또는 상기 적어도 하나 이상의 비교 신호 또는 상기 트림 제어 신호 및 상기 적어 도 하나 이상의 비교 신호에 응답하여 상기 클럭 신호의 주파수를 변동시키는 클럭 제어 신호를 제공하는 클럭 신호 제어부, 상기 클럭 제어 신호에 따라 주파수가 변하는 상기 클럭 신호를 생성하는 발진기, 상기 제어 신호에 응답하여 상기 클럭 신호를 차단하거나 통과시켜 펌핑 클럭을 제공하는 펌핑 클럭 제어부 및 상기 펌핑 클럭이 인가되는 동안 연속적으로 펌핑하여 상기 고전압을 발생시키는 차지 펌프를 포함할 수 있다.
본 발명에 따르면, 플래쉬 메모리에 저장된 데이터를 프로그램, 소거 및 읽어내는데 필요한 복수의 고전압들을 안정되게 공급할 수 있고, 고전압의 레벨을 변경하고자 하는 경우 메탈 옵션이나 레이져 퓨즈 등의 추가적인 작업을 거치지 않으므로 효율성을 높이고, 외부의 작업 및 테스트 시간을 단축시킬 수 있다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어 야 한다. 각 도면을 설명하면서 유사한 참조부호를 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명에 따른 플래시 메모리 장치(100)의 전체 구성을 보여주는 블록도이다. 도 1에는 본 발명이 적용되는 일 예로서, MLC 데이터 저장 방식을 따르는 NOR 타입의 플래시 메모리의 구성이 도시되어 있다.
도 1을 참조하면, 본 발명에 따른 플래시 메모리 장치(100)는 메모리 셀 어레이(10), 열 선택부(20), 행 선택부(30), 데이터 입출력 회로(40), 입출력 버퍼(50), 컨트롤러(60), 및 고전압 발생회로(70)를 포함한다.
메모리 셀 어레이(10)는 복수 개의 행들(즉, 워드 라인들)과 복수 개의 열들(즉, 비트 라인들)의 교차 영역에 배열된 복수개의 메모리 셀들을 포함한다. 전압 발생 회로(70)는 메모리 셀에 대한 프로그램, 소거, 및 독출 동작에서 필요로 하는 복수개의 고전압들을 발생한다. 전압 발생 회로(70)에서 발생된 복수 개의 고 전압들은 행 선택부(30)를 통해 대응되는 워드라인으로 인가된다. 행 선택부(30)는 전압 발생 회로(70)에서 발생된 복수 개의 고전압들 중 어느 하나를 선택하고 상기 선택된 고전압이 인가될 워드라인을 선택한다. 열 선택부(20)는 선택된 워드라인에 포함된 복수 개의 메모리 셀들 중 프로그램(또는 독출)될 셀이 연결된 비트라인을 선택한다.
입출력 버퍼(50)는 메모리 셀 어레이(10)에 프로그램될 데이터와, 메모리 셀 어레이(10)로부터 감지된 데이터를 저장한다. 데이터 입출력 회로(40)는 기입 드라이버(41)와 감지 증폭기(44)로 구성된다. 기입 드라이버(42)는 입출력 버퍼(50)로부터 프로그램될 데이터를 받아들여 선택된 메모리 셀에 대한 프로그램 동작을 수행한다. 감지 증폭기(44)는 선택된 메모리 셀에 프로그램된 데이터를 감지한다. 감지 증폭기(44)에 의해 감지된 데이터는 입출력 버퍼(50)에 저장된다. 컨트롤러(60)는 플래시 메모리의 프로그램, 소거, 및 독출 동작과 관련된 제반 동작을 제어한다.
메모리 셀 어레이(10), 열 선택부(20), 행 선택부(30), 데이터 입출력 회로(40), 입출력 버퍼(50), 및 컨트롤러(60)의 상세 구성은 이 분야에서 통상의 지식을 가진 이들에게 이미 잘 알려져 있다. 그러므로 본 발명에서는 메모리 셀 어레이(10), 열 선택부(20), 행 선택부(30), 데이터 입출력 회로(40), 입출력 버퍼(50), 및 컨트롤러(60)의 상세 구성에 대하여는 상세히 설명하지 않기로 한다.
도 2는 본 발명의 제1 실시예에 따른 도 1의 전압 발생회로(70)의 상세 구성을 나타내는 블록도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 전압 발생회로(70)는 고전압 감지부(high voltage detector; HVD, 110), 클럭 신호 제어부(clock signal control unit; CSCU, 120), 발진기(OSC., 130), 펌핑 클럭 제어부(pumping clock control unit; PCCU, 140) 및 차지 펌프(charge pump; CP, 150)를 포함한다. 상기 전압 발생 회로는 고전압 레귤레이터(high voltage regulator; HVR, 160)와 트림 블록(trim block; TB, 170)을 더 포함할 수도 있다.
고전압 감지부(110)는 메모리 셀 어레이(memory cell array; MCA, 10)로 인가되는 고전압(HVO)을 적어도 하나 이상의 기준 전압(REF2, REF3)과 비교하고, 적어도 하나 이상의 비교 신호(CS1, CS2를 포함하는 CS)를 제공한다. 상기 클럭 신호 제어부(120)는 상기 적어도 하나 이상의 비교 신호(CS)에 응답하여 클럭 신호(CK)의 주파수를 변경하기 위한 클럭 제어 신호(CCS)를 제공한다. 상기 발진기(130)는 클럭 제어 신호(CCS)에 따라 주파수가 변하는 상기 클럭 신호(CK)를 생성한다. 상기 펌핑 클럭 제어부(140)는 상기 고전압 레귤레이터(160)로부터 제공되는 제어 신호(HV_OK)신호에 따라 상기 클럭 신호(CK)를 차단하거나 통과시켜 펌핑 클럭(PCK)을 제공한다. 상기 차지 펌프(150)는 상기 펌핑 클럭(PCK)이 인가되는 동안 연속적으로 펌핑하여 상기 고전압(HVO)을 발생시킨다.
도 3은 본 발명의 일 실시예에 따른 도 2의 고전압 레귤레이터(160)의 상세 구성을 나타내는 회로도이다.
도 3을 참조하면, 고전압 레귤레이터(160)는 피모스 트랜지스터(161), 제1 및 제2 분압 저항들(163, 164), 제1 비교기(162), 인버터(165) 및 레벨 쉬프 터(166)를 포함한다.
고전압 레귤레이터(160)는 고전압(HVO)의 전압 레벨에 따라 고전압 활성화 신호(HV_ENABLE)에 논리 레벨에 따라 피모스 트랜지스터(161)을 온/오프한다. 제1 비교기(162)는 고전압(HVO)이 제1 및 제2 저항들(163, 164)에 의하여 분압된 제1 분압 전압(V1)과 제1 기준 전압(REF1)을 비교하여 고전압(HVO)이 일정 레벨 이상이 되면, 즉 분압 전압이 제1 기준 전압(REF1) 이상이면 하이 레벨로 트랜지션 되는 제어신호(HV_OK)를 제공한다.
도 4은 본 발명의 일 실시예에 따른 도 1의 고전압 감지부(110)의 상세한 구성을 나타내는 회로도이다.
도 4를 참조하면, 고전압 감지부(110)는 제3 내지 제5 분압 저항들(111, 112, 113), 제2 비교기(114), 및 제3 비교기(115)를 포함한다. 상기 고전압 감지부(110)는 고전압(HVO)을 제2 기준 전압(REF2)과 제3 기준 전압(REF3)과 비교하여 그 비교 결과에 따라 제1 비교 신호(CS1) 및 제2 비교 신호(CS2)를 제공한다. 보다 상세하게는 고전압(HVO)은 제2 내지 제4 분압 저항들(111, 112, 113)에 의하여 제2 분압 전압(V2)과 제3 분압 전압(V3)으로 분압된다. 상기 제2 비교기(114)는 상기 제2 분압 전압(V2)과 상기 제2 기준 전압을 비교하여 그 비교결과에 따른 논리 레벨을 갖는 제1 비교 신호(CS1)를 제공한다. 상기 제3 비교기(115)는 상기 제3 분압 전압(V3)과 상기 제3 기준 전압을 비교하여 그 비교결과에 따른 논리 레벨을 갖는 제2 비교 신호(CS2)를 제공한다.
고전압 감지부(110)에서는 단일 비트의 제1 비교 신호(CS1)와 제2 비교 신 호(CS2)를 제공할 수도 있고, 또한 제1 비교 신호(CS1)와 제2 비교 신호(CS2)가 결합된 2 비트의 비교 신호(CS)를 제공할 수도 있다. 예를 들어 제1 비교 신호(CS1)와 제2 비교 신호(CS2)가 결합되는 경우 고전압(HVO)의 전압 레벨이 제2 기준 전압(REF2) 이상이면 비교 신호(CS)는 "11"일 수 있다. 고전압(HVO)의 전압 레벨이 제2 기준 전압(REF2)과 제3 기준 전압(REF3) 사이이면 비교 신호(CS)는 "01"일 수 있다. 또한 고전압(HVO)의 전압 레벨이 제3 기준 전압(REF3) 이하이면 비교 신호(CS)는 "00"일 수 있다. 또한 고전압 감지부(110)에 포함되는 분압 저항들의 개수에 따라서 비교 신호는 3비트 이상일 수도 있다.
이하 도 2내지 도 4를 참조하여 본 발명의 일 실시예에 따른 고전압 발생회로(70)의 동작을 상세히 설명한다.
메모리 셀 어레이(10)에 인가되는 고전압(HVO)의 전압 레벨이 제1 기준 전압(REF1)이상인 경우, 상기 고전압 레귤레이터(160)에서 제공되는 제어 신호(HV_OK)로 하이 레벨로 트랜지션된다. 상기 제어 신호(HV_OK)가 하이 레벨이 되면, 펌핑 클럭 제어부(140)는 발진기(130)로부터 제공되는 클럭 신호(CK)를 차단한다. 즉 상기 제어 신호(HV_OK)가 하이 레벨이 되면 펌핑 클럭(PCK)은 차지 펌프(150)에 공급되지 않는다. 펌핑 클럭(PCK)이 차지 펌프(150)에 공급되지 않으므로 메모리 셀 어레이(10)에 인가되는 고전압(HVO)의 전압 레벨은 일정 레벨을 유지하게 된다.
메모리 셀 어레이(10)에 인가되는 고전압(HVO)의 전압 레벨은 또한 고전압 감지부(110)에서 제2 기준 전압(REF2)과 제3 기준 전압(REF3)에 기초하여 계속적으 로 감지한다. 고전압(HVO)의 전압 레벨이 제2 기준 전압(REF2) 이상이면 제2 비교기(114)에서 제공되는 제1 비교 신호(CS1)가 하이 레벨로 트랜지션된다. 하이 레벨인 제1 비교 신호(CS1)가 클럭 신호 제어부(120)에 인가되면, 클럭 신호 제어부(120)는 하이 레벨인 제1 비교 신호(CS1)에 따라 클럭 신호(CK)의 주파수를 감소시키는 클럭 제어 신호(CCS)를 발진기(130)에 제공한다. 이에 따라 발진기(130)에서는 감소된 주파수를 갖는 클럭 신호(CK)를 펌핑 클럭 제어부(140)에 제공한다. 이 때 제어 신호(HV_OK)의 논리 레벨에 따라 주파수가 감소된 펌핑 클럭 신호(PCK)가 차지 펌프(150)에 인가되거나 차단된다. 이 때 고전압 레귤레이터(160)의 제1 내 및 제2 분압 저항들(163, 164)과 고전압 감지부(110)의 제3 내지 제5 분압 저항들(111, 112, 113)의 저항값들이 모두 동일하면, 제1 분압 전압은 제2 분압 전압보다 크기가 작으므로 제어 신호(HV_OK)는 하이 레벨이 된다. 따라서 차지 펌프(150)에는 주파수가 감소된 펌핑 클럭 신호(PCK)가 인가되지 않게 된다. 그러므로 고전압(HVO)의 전압 레벨은 낮아지게 된다.
플래쉬 메모리 셀(10)에 대한 프로그램, 읽기 및 소거 동작에 따라 고전압(HVO)의 전압 레벨이 계속 낮아지게 되어 상기 제3 기준 전압(REF3)보다 낮아지는 경우, 제3 비교기(115)에서 출력되는 제2 비교 신호(CS2)의 논리 레벨은 로우 레벨로 트랜지션 된다. 로우 레벨인 제2 비교 신호(CS2)가 클럭 신호 제어부(120)에 인가되면, 클럭 신호 제어부(120)는 로우 레벨인 제2 비교 신호(CS2)에 따라 클럭 신호(CK)의 주파수를 증가시키는 클럭 제어 신호(CCS)를 발진기(130)에 제공한다. 이에 따라 발진기(130)에서는 증가된 주파수를 갖는 클럭 신호(CK)를 펌핑 클 럭 제어부(140)에 제공한다. 이 때 제어 신호(HV_OK)의 논리 레벨에 따라 주파수가 감소된 펌핑 클럭 신호(PCK)가 차지 펌프(150)에 인가되거나 차단된다. 이 때 고전압 레귤레이터(160)의 제1 내 및 제2 분압 저항들(163, 164)과 고전압 감지부(110)의 제3 내지 제5 분압 저항들(111, 112, 113)의 저항값들이 모두 동일하면, 제1 분압 전압은 제3 분압 전압보다 크기 때문에 제어 신호(HV_OK)는 로우 레벨이 된다. 따라서 차지 펌프(150)에는 주파수가 증가된 펌핑 클럭 신호(PCK)가 인가된다. 따라서 차지 펌프(150)는 연속적인 펌핑 동작으로 고전압(HVO)의 전압 레벨을 높이게 된다.
이와 같이 클럭 제어 신호(CCS)에 의하여 발진기(130)에서 출력되는 클럭 신호(CK)의 주파수를 조절할 수 있는 것은 클럭 제어 신호(CCS)에 따라 발진기(130)에 포함되는 커패시터(미도시)들이 연결되거나 차단되어 발진기의 시정수를 조절할 수 있기 때문이다.
상기 제1 내지 제3 기준 전압들(REF1, REF2, REF3)은 필요에 따라 여러 가지로 설정될 수 있고, 상기 고전압 레귤레이터(160)의 제1 내 및 제2 분압 저항들(163, 164)과 고전압 감지부(110)의 제3 내지 제5 분압 저항들(111, 112, 113)도 필요에 따라 여러 가지로 구현될 수 있음은 본 발명의 속하는 분야에서 통상의 지식을 가진 이들에게 자명하다.
최초 설정된 고전압(HVO)의 전압 레벨이 공정상에서의 변화등으로 원하는 전압 레벨이 나오지 않을 수 있고, 메모리 셀 어레이(10)에 인가된느 고전압(HVO)의 전압 레벨을 최초 설정된 전압 레벨과 다른 레벨로 설정해야 하는 상황이 발생할 수 있다. 이러한 상황이 발생되면, 트림 블록(170)에서 트림 제어 신호(TCS)를 고전압 레귤레이터(160)에 인가하여 분압 저항들(163, 164)의 저항비를 변화시켜 원하는 고전압을 생성할 수도 있다. 트림 블록(170)은 외부에서 인가되는 트림 정보(trim information; TI)를 저장하고 이 트림 정보(TI)에 기초하여 트림 제어 신호(TCS)를 고전압 레귤레이터(160)에 인가한다.
도 5a 내지 도 5e는 본 발명의 일 실시예에 따른 도 1의 전압 발생회로(70)의 여러 신호들을 나타내는 타이밍도이다.
도 5a는 발진기(130)에서 출력되는 주파수가 조절되지 않은 클럭 신호(CK)를 나타낸다.
도 5b는 고전압 레귤레이터(160)에서 출력되는 제어 신호(HV_OK)를 나타낸다.
도 5c는 클럭 제어 신호(CCS)에 의하여 발진기(130)에서 출력되는 주파수가 증가된 클럭 신호(CK)를 나타낸다.
도 5d는 클럭 신호(CK)의 주파수가 증가된 경우에 펌핑 클럭 제어부(140)에 인가되는 제어 신호(HV_OK)를 나타낸다.
도 5e은 클럭 신호(CK)의 주파수가 증가된 경우에 차지 펌프(150)에 인가되는 펌핑 클럭(PCK)를 나타낸다.
도 5a 내지 도 5e를 참조하면, 도 2내지 도 4를 참조하여 상술한 바와 같이 고전압(HVO)의 전압 레벨에 따라 클럭 신호(CK)의 주파수를 증가시킬 수 있는 것을 알 수 있다. 물론 도 5a 내지 도 5e에 도시되지는 않았지만, 도 2내지 도 4를 참조 하여 상술한 바와 같이 고전압(HVO)의 전압 레벨이 일정 레벨 이상으로 올라가면 클럭 신호(CK)의 주파수를 감소시킬 수도 있다.
클럭 신호(CK)의 주파수를 변경시키는 것은 고전압 감지부(110)의 비교 신호 뿐만 아니라 트림 블록(170)에서 제공되는 트림 제어 신호(TI)에 의하여도 가능하다.
도 6은 본 발명의 다른 실시예에 따른 도 1의 전압 발생회로(70)의 상세한 구성을 나타내는 블록도이다.
도 6을 참조하면, 본 발명의 다른 실시예에 따른 전압 발생회로(200)는 클럭 신호 제어부(220), 발진기(130), 펌핑 클럭 제어부(140) 및 차지 펌프(150), 고전압 레귤레이터(160) 및 트림 블록(170)을 포함한다. 도 6의 전압 발생 회로(200)는 고전압 감지부(110)를 포함하지 않고, 트림 제어 신호(TCS)가 고전압 레귤레이터(160) 뿐만 아니라 클럭 신호 제어부(220)에도 제공되는 것이 도 2의 전압 발생 회로(70)와 차이가 있다.
이하 도 3 및 도 6을 참조하여, 본 발명의 다른 실시예에 따른 전압 발생회로(200)의 동작을 상세히 설명한다.
트림 블록(170)은 외부에서 인가되는 트림 정보(TI)에 기초하여 트림 제어 신호(TCS)를 고전압 레귤레이터(160)와 클럭 신호 제어부(220)에 제공한다. 고전압 레귤레이터(160)는 트림 제어 신호(TCS)에 따라 제1 및 제2 분압 저항들(163, 164)의 저항비를 변경하여 제1 분압 전압(V1)의 전압 레벨을 변경한다. 클럭 신호 제어부(220)는 트림 제어 신호(TCS)를 트림 블록(170)으로부터 제공받아 트림 제어 신 호(TCS)에 따라서 클럭 제어 신호(CCS)를 발진기(130)에 제공한다. 예를 들어 트림 제어 신호(TCS)는 상기 외부에서 인가되는 트림 정보(TI)에 기초한 신호이기 때문에 및 제2 분압 저항들(163, 164)의 저항비를 변경하기 위한 정보를 포함할 수 있고, 또한 2비트 이상의 신호일 수 있다. 따라서 트림 제어 신호(TCS)의 비트별 논리 레벨에 따라서 상기 클럭 신호 제어부(220)는 발진기(130)에 클럭 제어 신호(CCS)를 제공한다. 이 클럭 제어 신호(CCS)에 따라서 발진기(130)에서는 주파수가 증가되거나 감소된 클럭 신호(CK)를 생성하여 펌핑 클럭 제어부(140)에 제공한다. 펌핑 클럭 제어부(140)는 변경된 전압 레벨을 가지는 제1 분압 전압(V1)과 제1 기준 전압(REF1)의 비교 결과에 따른 제어 신호(HV_OK)의 논리 레벨에 따라 주파수가 변경된 펌핑 클럭(PCK)을 차지 펌프(150)에 인가하여 고전압(HVO)의 전압 레벨을 높이거나 주파수가 변경된 펌핑 클럭(PCK)을 차단하여 고전압(HVO)의 전압 레벨을 낮춘다.
도 2내지 도 5e를 참조하여 상술한 바와 같이 발진기(130)는 커패시터(미도시)들을 포함하여 구성되므로 클럭 제어 신호(CCS)에 따라 발진기(130)에 포함되는 커패시터(미도시)들이 연결되거나 차단되어 발진기의 시정수를 조절할 수 있어 클럭 신호(CK)의 주파수를 조절할 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 도 1의 전압 발생회로(70)의 상세한 구성을 나타내는 블록도이다.
도 7을 참조하면, 본 발명의 또 다른 실시예에 따른 전압 발생회로(300)는 고전압 감지부(110), 클럭 신호 제어부(320), 발진기(130), 펌핑 클럭 제어부(140) 및 차지 펌프(150), 를 포함한다. 고전압 레귤레이터(160) 및 트림 블록(170)을 포함한다. 도 7의 전압 발생회로(300)는 고전압 감지부(110)와 트림 블록(170)이 각각 클럭 신호 제어부(320)에 비교 신호(CS)와 트림 제어 신호(TCS)를 제공한다는 점에서 도 2의 전압 발생회로(70)와 차이가 있고, 고전압 감지부(110)를 구비하여 클럭 신호 제어부(320)에 비교 신호(CS)를 제공한다는 점에서 도 6의 전압 발생회로(200)와 차이가 있다.
이하 도 3, 도 4 및 도 7을 참조하여 본 발명의 또 다른 실시예에 따른 전압 발생회로(300)의 동작을 상세히 설명한다.
트림 블록(170)은 외부에서 인가되는 트림 정보(TI)에 기초하여 트림 제어 신호(TCS)를 고전압 레귤레이터(160)와 클럭 신호 제어부(320)에 제공한다. 고전압 레귤레이터(160)는 트림 제어 신호(TCS)에 따라 제1 및 제2 분압 저항들(163, 164)의 저항비를 변경하여 제1 분압 전압(V1)의 전압 레벨을 변경한다. 클럭 신호 제어부(220)는 트림 제어 신호(TCS)를 트림 블록(170)으로부터 제공받아 트림 제어 신호(TCS)에 따라서 클럭 제어 신호(CCS)를 발진기(130)에 제공한다. 예를 들어 트림 제어 신호(TCS)는 상기 외부에서 인가되는 트림 정보(TI)에 기초한 신호이기 때문에 및 제2 분압 저항들(163, 164)의 저항비를 변경하기 위한 정보를 포함할 수 있고, 또한 2비트 이상의 신호일 수 있다. 따라서 트림 제어 신호(TCS)의 비트별 논리 레벨에 따라서 상기 클럭 신호 제어부(220)는 발진기(130)에 클럭 제어 신호(CCS)를 제공한다. 이 클럭 제어 신호(CCS)에 따라서 발진기(130)에서는 주파수가 증가되거나 감소된 클럭 신호(CK)를 생성하여 펌핑 클럭 제어부(140)에 제공한 다. 펌핑 클럭 제어부(140)는 변경된 전압 레벨을 가지는 제1 분압 전압(V1)과 제1 기준 전압(REF1)의 비교 결과에 따른 제어 신호(HV_OK)의 논리 레벨에 따라 주파수가 변경된 펌핑 클럭(PCK)을 차지 펌프(150)에 인가하여 고전압(HVO)의 전압 레벨을 높이거나 주파수가 변경된 펌핑 클럭(PCK)을 차단하여 고전압(HVO)의 전압 레벨을 낮춘다.
고전압 감지부(110)는 고전압(HVO)을 제2 기준 전압(REF2)과 제3 기준 전압(REF3)과 비교하여 그 비교 결과에 따라 제1 비교 신호(CS1) 및 제2 비교 신호(CS2)를 제공한다. 상기 제1 비교 신호(CS1) 및 상기 제2 비교 신호(CS2)는 클럭 신호 제어부(320)에 인가된다. 상기 제1 비교 신호(CS1) 및 상기 제2 비교 신호(CS2)의 논리 레벨에 따라 발진기(130)에 인가되는 클럭 제어 신호(CS)에 의하여 발진기(130)에서는 주파수가 증가되거나 감소된 클럭 신호(CK)를 생성하여 펌핑 클럭 제어부(140)에 제공한다. 펌핑 클럭 제어부(140)는 변경된 전압 레벨을 가지는 제1 분압 전압(V1)과 제1 기준 전압(REF1)의 비교 결과에 따른 제어 신호(HV_OK)의 논리 레벨에 따라 주파수가 변경된 펌핑 클럭(PCK)을 차지 펌프(150)에 인가하여 고전압(HVO)의 전압 레벨을 높이거나 주파수가 변경된 펌핑 클럭(PCK)을 차단하여 고전압(HVO)의 전압 레벨을 낮춘다.
즉 본 발명의 제3 실시예에 따른 전압 발생회로(300)는 고전압 감지회로(110)회로에서 제공되는 비교 신호(CS)와 트림 블록(170)에서 제공되는 트림 제어 신호(TCS)를 이용하여 클럭 신호(CK)의 주파수를 각각 조절할 수 있다. 이 경우에 클럭 신호(CK)의 주파수를 큰 폭으로 조절하는 경우, 즉 초기에 설정된 고전압 의 전압 레벨을 큰 폭으로 높이거나 낮추는 경우에는 트림 블록(170)에서 제공되는 트림 제어 신호(TCS)를 이용할 수 있다. 또한 클럭 신호(CK)의 주파수를 작은 폭으로 조절하는 경우, 즉 초기에 설정된 고전압의 전압 레벨을 작은 폭으로 높이거나 낮추는 경우에는 고전압 감지부(110)에서 제공되는 비교 신호(CS 또는 CS1, CS2)를 이용할 수 있다. 무론, 트림 제어 신호(TCS)와 비교 신호(CS)를 동시에 이용하여 고전압(HVO)의 전압 레벨을 원하는 레벨로 조정할 수도 있다.
도 2내지 도 6을 참조하여 상술한 바와 같이 발진기(130)는 커패시터(미도시)들을 포함하여 구성되므로 클럭 제어 신호(CCS)에 따라 발진기(130)에 포함되는 커패시터(미도시)들이 연결되거나 차단되어 발진기의 시정수를 조절할 수 있어 클럭 신호(CK)의 주파수를 조절할 수 있다.
도 8은 본 발명의 일 실시예에 따른 발진기(130)의 구성을 나타낸다. 발진기(130)는 복수의 지연 소자들(131, 132, 133)과 복수의 저항들(R1, R2, R3) 및 복수의 커패시터들(C1, C2, C3) 및 복수의 스위치들(S1, S2, S3)을 포함한다. 클럭 신호 제어부(320)에 인가되는 비교신호(CS), 또는 트림 제어 신호(TCS) 또는 비교 신호(CS) 및 트림 제어 신호(TCS)에 따라 복수의 스위치들(S1, S2, S3)을에 인가되는 클럭 제어 신호(CCS)에 의하여 복수의 커패시터들(C1, C2, C3)이 선택적으로 연결되어 발진기의 시정수가 달라져서 클럭 신호(CK)의 주파수를 변경시킬 수 있게 된다.
이상에서 본 발명의 실시예들에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하다. 그리고 본 발명 의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능하다. 예를 들어, 이상에서는 NOR 타입의 플래쉬 메모리에 구비된 전압 발생회로의 구성을 예로 들어 설명하고 있으나. 이는 본 발명이 적용되는 일 실시예에 불과하다. 그러므로 복수의 고전압들을 안정되게 발생하는 것을 필요로 하는 메모리 장치이기만 하면, 본 발명에 따른 전압발생회로는 NAND 타입의 플래시 메모리 장치는 물론, 다양한 종류의 불휘발성 메모리 장치들, 예를 들면, MROM(MASK ROM), PROM(programmable ROM), EPROM(erasable and programmable ROM), EEPROM(electrically erasable and programmable ROM)에도 모두 적용 가능하다.
본 발명에 따르면, 플래쉬 메모리에 저장된 데이터를 프로그램, 소거 및 읽어내는데 필요한 복수의 고전압들을 안정되게 공급할 수 있고, 고전압의 레벨을 변경하고자 하는 경우 메탈 옵션이나 레이져 퓨즈 등의 추가적인 작업을 거치지 않으므로 효율성을 높이고, 외부의 작업 및 테스트 시간을 단축시킬 수 있어 고전압이 필요한 불휘발성 메모리 장치에 적용가능하다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명에 따른 플래시 메모리 장치의 전체 구성을 보여주는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 도 1의 전압 발생회로(70)의 상세 구성을 나타내는 블록도이다.
도 3은 본 발명의 일 실시예에 따른 도 2의 고전압 레귤레이터의 상세 구성을 나타내는 회로도이다.
도 4은 본 발명의 일 실시예에 따른 도 1의 고전압 감지부의 상세한 구성을 나타내는 회로도이다.
도 5a 내지 도 5e는 본 발명의 일 실시예에 따른 도 1의 전압 발생회로의 여러 신호들을 나타내는 타이밍도이다.
도 6은 본 발명의 다른 실시예에 따른 도 1의 전압 발생회로의 상세한 구성을 나타내는 블록도이다.
도 7은 본 발명의 또 다른 실시예에 따른 도 1의 전압 발생회로의 상세한 구성을 나타내는 블록도이다.
도 8은 본 발명의 일 실시예에 따른 발진기의 구성을 나타내는 회로도이다.
<도면의 주요 부분에 대한 설명>
110: 고전압 감지부 120, 220, 320: 클럭 신호 제어부
130; 발진기 140; 펌핑 클럭 제어부
150; 차지 펌프 160; 고전압 레귤레이터
170; 트림 블록

Claims (20)

  1. 메모리 셀 어레이로 인가되는 고전압을 적어도 하나 이상의 기준 전압과 비교하여 적어도 하나 이상의 비교 신호를 제공하는 고전압 감지부;
    상기 적어도 하나 이상의 비교 신호에 응답하여 클럭 신호의 주파수를 변경시키기 위한 클럭 제어 신호를 제공하는 클럭 신호 제어부;
    상기 클럭 제어 신호에 따라 주파수가 변하는 상기 클럭 신호를 생성하는 발진기;
    상기 고전압이 일정한 레벨 이상임을 나타내는 제어 신호에 응답하여 상기 클럭 신호를 차단하거나 통과시켜 펌핑 클럭을 제공하는 펌핑 클럭 제어부; 및
    상기 펌핑 클럭이 인가되는 동안 연속적으로 펌핑하여 상기 고전압을 발생시키는 차지 펌프를 포함하는 플래쉬 메모리 장치의 고전압 발생회로.
  2. 제1항에 있어서, 상기 고전압을 적어도 두 개 이상의 저항들을 이용하여 분압한 전압을 제1 기준 전압과 비교하여 그 결과에 따라 선택적으로 활성화되는 상기 제어 신호를 제공하는 고전압 레귤레이터를 더 포함하는 것을 특징으로 하는 플래쉬 메모리 장치의 고전압 발생회로.
  3. 제2항에 있어서, 상기 고전압의 전압 레벨을 변경할 필요가 있을 경우 외부에서 인가되는 트림 정보에 따라 상기 분압한 전압을 조정하기 위한 트림 제어 신 호를 제공하는 트림 블록을 더 포함하는 것을 특징으로 하는 플래쉬 메모리 장치의 고전압 발생회로.
  4. 제1항에 있어서, 상기 적어도 하나 이상의 기준 전압은 제2 기준 전압과 상기 제2 기준 전압보다 전압 레벨이 낮은 제3 기준 전압을 포함하는 것을 특징으로 하는 플래쉬 메모리 장치의 고전압 발생회로.
  5. 제4항에 있어서, 상기 적어도 하나 이상의 비교 신호는 제1 비교 신호와 제2 비교 신호를 포함하고, 상기 고전압의 전압 레벨이 상기 제2 기준 전압의 전압 레벨보다 높은 경우에는 상기 제1 비교 신호가 상기 클럭 제어 신호부에 인가되고, 상기 클럭 제어 신호에 따라 상기 클럭 신호의 주파수가 증가되는 것을 특징으로 하는 플래쉬 메모리 장치의 고전압 발생회로.
  6. 제5항에 있어서, 상기 고전압의 전압 레벨이 상기 제2 기준 전압의 전압 레벨보다 낮은 경우에는, 상기 제2 비교 신호가 상기 클럭 신호 제어부에 인가되고, 상기 클럭 제어 신호에 따라 상기 클럭 신호의 주파수가 감소되는 것을 특징으로 하는 플래쉬 메모리 장치의 고전압 발생회로.
  7. 메모리 셀 어레이로 인가되는 고전압을 분압한 분압 전압을 기준 전압과 비교하여 그 결과에 따라 선택적으로 활성화되는 제어 신호를 제공하는 고전압 레귤 레이터;
    상기 고전압의 전압 레벨을 변경할 필요가 있을 경우, 외부에서 인가되는 트림 정보에 응답하여 트림 제어 신호를 제공하는 트림 블록;
    상기 트림 제어 신호에 응답하여 클럭 신호의 주파수를 변동시키기 위한 클럭 제어 신호를 제공하는 클럭 신호 제어부;
    상기 클럭 제어 신호에 따라 주파수가 변하는 상기 클럭 신호를 생성하는 발진기;
    상기 제어 신호에 응답하여 상기 클럭 신호를 차단하거나 통과시켜 펌핑 클럭을 제공하는 펌핑 클럭 제어부; 및
    상기 펌핑 클럭이 인가되는 동안 연속적으로 펌핑하여 상기 고전압을 발생시키는 차지 펌프를 포함하는 플래쉬 메모리 장치의 고전압 발생회로.
  8. 제7항에 있어서, 상기 제어 신호는 상기 고전압의 전압 레벨이 상기 기준 전압의 전압 레벨보다 높으면 활성화되고, 상기 제어 신호가 활성화되면 상기 펌핑 클럭 제어부는 상기 클럭 신호를 차단하는 것을 특징으로 하는 플래쉬 메모리 장치의 고전압 발생회로.
  9. 제7항에 있어서, 상기 제어 신호는 상기 고전압의 전압 레벨이 상기 기준 전압의 전압 레벨보다 낮으면 비활성화되고, 상기 제어 신호가 비활성화되면 상기 펌핑 클럭 제어부는 상기 클럭 신호를 통과시키는 것을 특징으로 하는 플래쉬 메모리 장치의 고전압 발생회로.
  10. 제7항에 있어서, 상기 고전압의 전압 레벨을 높여야 하는 경우 상기 트림 제어 신호에 응답하여 상기 클럭 신호 제어부는 상기 클럭 신호의 주파수를 증가되도록 상기 발진기를 제어하는 것을 특징으로 하는 플래쉬 메모리 장치의 고전압 발생회로.
  11. 제7항에 있어서, 상기 고전압의 전압 레벨을 낮춰야 하는 경우 상기 트림 제어 신호에 응답하여 상기 클럭 신호 제어부는 상기 클럭 신호의 주파수를 감소되도록 상기 발진기를 제어하는 것을 특징으로 하는 플래쉬 메모리 장치의 고전압 발생회로.
  12. 메모리 셀 어레이로 인가되는 고전압을 적어도 하나 이상의 기준 전압과 비교하여 적어도 하나 이상의 비교 신호를 제공하는 고전압 감지부;
    상기 고전압을 분압한 분압 전압을 제1 기준 전압과 비교하여 그 결과에 따라 선택적으로 활성화되는 제어 신호를 제공하는 고전압 레귤레이터;
    상기 고전압의 전압 레벨을 변경할 필요가 있을 경우 외부에서 인가되는 트림 정보에 응답하여 트림 제어 신호를 제공하는 트림 블록;
    상기 트림 제어 신호 또는 상기 적어도 하나 이상의 비교 신호 또는 상기 트림 제어 신호 및 상기 적어도 하나 이상의 비교 신호에 응답하여 클럭 신호의 주 파수를 변동시키는 클럭 제어 신호를 제공하는 클럭 신호 제어부;
    상기 클럭 제어 신호에 따라 주파수가 변하는 상기 클럭 신호를 생성하는 발진기;
    상기 제어 신호에 응답하여 상기 클럭 신호를 차단하거나 통과시켜 펌핑 클럭을 제공하는 펌핑 클럭 제어부; 및
    상기 펌핑 클럭이 인가되는 동안 연속적으로 펌핑하여 상기 고전압을 발생시키는 차지 펌프를 포함하는 플래쉬 메모리 장치의 고전압 발생회로.
  13. 제12항에 있어서, 상기 고전압의 전압 레벨을 높여야 하는 경우 상기 트림 제어 신호에 응답하여 상기 클럭 신호 제어부는 상기 클럭 신호의 주파수를 증가되도록 상기 발진기를 제어하는 것을 특징으로 하는 플래쉬 메모리 장치의 고전압 발생회로.
  14. 제12항에 있어서, 상기 고전압의 전압 레벨을 낮춰야 하는 경우 상기 트림 제어 신호에 응답하여 상기 클럭 신호 제어부는 상기 클럭 신호의 주파수를 감소되도록 상기 발진기를 제어하는 것을 특징으로 하는 플래쉬 메모리 장치의 고전압 발생회로.
  15. 제12항에 있어서, 상기 적어도 하나 이상의 기준 전압은 제2 기준 전압과 상기 제2 기준 전압보다 전압 레벨이 낮은 제3 기준 전압을 포함하고, 상기 적어도 하나 이상의 비교 신호는 제1 비교 신호와 제2 비교 신호를 포함하고, 상기 고전압의 전압 레벨이 상기 제2 기준 전압의 전압 레벨보다 높은 경우에는 상기 제1 비교 신호가 상기 클럭 제어 신호부에 인가되고, 상기 클럭 제어 신호에 따라 상기 클럭 신호의 주파수가 증가되는 것을 특징으로 하는 플래쉬 메모리 장치의 고전압 발생회로.
  16. 제12항에 있어서, 상기 고전압의 전압 레벨이 상기 제2 기준 전압의 전압 레벨보다 낮은 경우에는, 상기 제2 비교 신호가 상기 클럭 신호 제어부에 인가되고, 상기 클럭 제어 신호에 따라 상기 클럭 신호의 주파수가 감소되는 것을 특징으로 하는 플래쉬 메모리 장치의 고전압 발생회로.
  17. 복수의 메모리 셀들로 구성된 메모리 셀 어레이;
    동작 모드에 따라 상기 메모리 셀 어레이로 인가될 복수의 고전압들을 생성하는 고전압 발생회로; 및
    상기 복수의 고전압들 중 하나를 선택하여 상기 메모리 셀 어레이로 인가하는 선택 회로를 포함하며,
    상기 고전압 발생회로는 상기 동작 모드에 따라 상기 메모리 셀 어레이로 인가되는 고전압들의 전압 레벨을 하나 이상의 기준 전압과 비교한 결과에 따라 상기 고전압들을 발생시키기 위한 클럭 신호의 주파수를 변경하여 상기 고전압들의 전압 레벨을 변경하는 것을 특징으로 하는 플래쉬 메모리 장치.
  18. 제17항에 있어서, 상기 고전압 발생회로는,
    상기 고전압을 분압한 분압 전압을 상기 적어도 하나 이상의 기준 전압 중 제1 기준 전압과 비교하여 그 결과에 따라 선택적으로 활성화되는 제어 신호를 제공하는 고전압 레귤레이터;
    상기 고전압을 상기 적어도 하나 이상의 기준 전압 중 제2 기준 전압 및 제3 기준 전압과 비교하여 그 비교 결과에 따라 제1 비교 신호 및 제2 비교 신호를 제공하는 고전압 감지부;
    상기 제1 비교 신호 및 상기 제2 비교 신호에 응답하여 상기 클럭 신호의 주파수를 변경시키는 클럭 제어 신호를 제공하는 클럭 신호 제어부;
    상기 클럭 제어 신호에 따라 주파수가 변하는 상기 클럭 신호를 생성하는 발진기;
    상기 제어 신호에 응답하여 상기 클럭 신호를 차단하거나 통과시켜 펌핑 클럭을 제공하는 펌핑 클럭 제어부; 및
    상기 펌핑 클럭이 인가되는 동안 연속적으로 펌핑하여 상기 고전압을 발생시키는 차지 펌프를 포함하는 것을 특징으로 하는 플래쉬 메모리 장치.
  19. 제17항에 있어서, 상기 고전압 발생회로는,
    상기 고전압을 분압한 분압 전압을 상기 적어도 하나 이상의 기준 전압 중 제1 기준 전압과 비교하여 그 결과에 따라 선택적으로 활성화되는 제어 신호를 제 공하는 고전압 레귤레이터;
    상기 고전압의 전압 레벨을 변경할 필요가 있을 경우, 외부에서 인가되는 트림 정보에 응답하여 트림 제어 신호를 제공하는 트림 블록;
    상기 트림 제어 신호 또는 상기 적어도 하나 이상의 비교 신호 또는 상기 트림 제어 신호 및 상기 적어도 하나 이상의 비교 신호에 응답하여 상기 클럭 신호의 주파수를 변동시키는 클럭 제어 신호를 제공하는 클럭 신호 제어부;
    상기 클럭 제어 신호에 따라 주파수가 변하는 상기 클럭 신호를 생성하는 발진기;
    상기 제어 신호에 응답하여 상기 클럭 신호를 차단하거나 통과시켜 펌핑 클럭을 제공하는 펌핑 클럭 제어부; 및
    상기 펌핑 클럭이 인가되는 동안 연속적으로 펌핑하여 상기 고전압을 발생시키는 차지 펌프를 포함하는 것을 특징으로 하는 플래쉬 메모리 장치.
  20. 제17항에 있어서, 상기 고전압 발생 회로는,
    상기 고전압을 상기 적어도 하나 이상의 기준 전압 중 제2 기준 전압 및 제3 기준 전압과 비교하여 그 비교 결과에 따라 제1 비교 신호 및 제2 비교 신호를 제공하는 고전압 감지부;
    상기 고전압을 분압한 분압 전압을 상기 적어도 하나 이상의 기준 전압 중 제1 기준 전압과 비교하여 그 결과에 따라 선택적으로 활성화되는 제어 신호를 제공하는 고전압 레귤레이터;
    상기 고전압의 전압 레벨을 변경할 필요가 있을 경우, 외부에서 인가되는 트림 정보에 응답하여 트림 제어 신호를 제공하는 트림 블록;
    상기 트림 제어 신호 또는 상기 적어도 하나 이상의 비교 신호 또는 상기 트림 제어 신호 및 상기 적어도 하나 이상의 비교 신호에 응답하여 상기 클럭 신호의 주파수를 변동시키는 클럭 제어 신호를 제공하는 클럭 신호 제어부;
    상기 클럭 제어 신호에 따라 주파수가 변하는 상기 클럭 신호를 생성하는 발진기;
    상기 제어 신호에 응답하여 상기 클럭 신호를 차단하거나 통과시켜 펌핑 클럭을 제공하는 펌핑 클럭 제어부; 및
    상기 펌핑 클럭이 인가되는 동안 연속적으로 펌핑하여 상기 고전압을 발생시키는 차지 펌프를 포함하는 것을 특징으로 하는 플래쉬 메모리 장치.
KR1020080044478A 2008-05-14 2008-05-14 고전압 발생회로 및 이를 포함하는 플래시 메모리 장치 KR101435164B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080044478A KR101435164B1 (ko) 2008-05-14 2008-05-14 고전압 발생회로 및 이를 포함하는 플래시 메모리 장치
US12/465,358 US7940117B2 (en) 2008-05-14 2009-05-13 Voltage generation circuit and flash memory device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080044478A KR101435164B1 (ko) 2008-05-14 2008-05-14 고전압 발생회로 및 이를 포함하는 플래시 메모리 장치

Publications (2)

Publication Number Publication Date
KR20090118594A true KR20090118594A (ko) 2009-11-18
KR101435164B1 KR101435164B1 (ko) 2014-09-02

Family

ID=41315605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080044478A KR101435164B1 (ko) 2008-05-14 2008-05-14 고전압 발생회로 및 이를 포함하는 플래시 메모리 장치

Country Status (2)

Country Link
US (1) US7940117B2 (ko)
KR (1) KR101435164B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210024639A (ko) * 2018-08-21 2021-03-05 실리콘 스토리지 테크놀로지 인크 다수의 벡터 매트릭스 승산 어레이들 및 공유 컴포넌트들을 포함한 딥 러닝 신경 네트워크를 위한 아날로그 신경 메모리 시스템

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008054471A (ja) * 2006-08-28 2008-03-06 Toshiba Corp 昇圧回路および電圧供給回路
KR20120077284A (ko) * 2010-12-30 2012-07-10 에스케이하이닉스 주식회사 전압 생성 회로 및 이를 구비한 불휘발성 메모리 장치
CN103514951B (zh) * 2012-06-26 2016-01-06 中芯国际集成电路制造(上海)有限公司 稳压电路及稳压装置
KR20150074651A (ko) * 2013-12-24 2015-07-02 삼성전기주식회사 전하 펌프 회로의 구동 회로 및 이를 포함하는 전하 펌프 시스템
US9257194B1 (en) * 2014-11-24 2016-02-09 Winbond Electronics Corp. Drain regulator for NOR flash memory
KR102386242B1 (ko) 2017-11-14 2022-04-12 삼성전자주식회사 전원 전압 변동에 독립적인 워드 라인 불량 검출 회로를 포함하는 메모리 장치 및 그 구동 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258662A (en) * 1992-04-06 1993-11-02 Linear Technology Corp. Micropower gate charge pump for power MOSFETS
US5553030A (en) * 1993-09-10 1996-09-03 Intel Corporation Method and apparatus for controlling the output voltage provided by a charge pump circuit
JPH1050088A (ja) 1996-08-05 1998-02-20 Ricoh Co Ltd 半導体装置
KR100296328B1 (ko) 1998-12-23 2001-08-07 박종섭 드레인 전압 펌핑 회로
KR100300077B1 (ko) * 1999-07-28 2001-11-01 김영환 가변 오실레이션 주기를 갖는 차지펌프회로
KR100387266B1 (ko) * 1999-12-28 2003-06-11 주식회사 하이닉스반도체 전압제어회로
US6359814B1 (en) * 2000-12-29 2002-03-19 Intel Corporation Negative output voltage charge pump and method therefor
KR100543318B1 (ko) * 2002-10-07 2006-01-20 주식회사 하이닉스반도체 부스팅 전압 제어회로
US6756838B1 (en) * 2003-03-18 2004-06-29 T-Ram, Inc. Charge pump based voltage regulator with smart power regulation
US6891764B2 (en) * 2003-04-11 2005-05-10 Intel Corporation Apparatus and method to read a nonvolatile memory
JP4257196B2 (ja) * 2003-12-25 2009-04-22 株式会社東芝 半導体装置および半導体装置の駆動方法
KR100691486B1 (ko) * 2004-07-13 2007-03-09 주식회사 하이닉스반도체 반도체메모리소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210024639A (ko) * 2018-08-21 2021-03-05 실리콘 스토리지 테크놀로지 인크 다수의 벡터 매트릭스 승산 어레이들 및 공유 컴포넌트들을 포함한 딥 러닝 신경 네트워크를 위한 아날로그 신경 메모리 시스템

Also Published As

Publication number Publication date
US20090284308A1 (en) 2009-11-19
KR101435164B1 (ko) 2014-09-02
US7940117B2 (en) 2011-05-10

Similar Documents

Publication Publication Date Title
KR100648295B1 (ko) 플래시 메모리 장치 및 그것을 위한 전압 발생회로
KR100784861B1 (ko) 플래시 메모리 장치 및 그것을 위한 전압 발생회로
US7663960B2 (en) Voltage supply circuit and semiconductor memory
US7372747B2 (en) Flash memory device and voltage generating circuit for the same
US7684246B2 (en) Flash memory device having pump with multiple output voltages
US6751133B2 (en) Semiconductor memory which has reduced fluctuation of writing speed
KR20090118594A (ko) 고전압 발생회로 및 이를 포함하는 플래시 메모리 장치
KR100672984B1 (ko) 프로그램 시간을 줄일 수 있는 플래시 메모리 장치
US7439794B2 (en) Power source circuit
KR100634412B1 (ko) 향상된 프로그램 특성을 갖는 불 휘발성 메모리 장치
KR100764740B1 (ko) 플래시 메모리 장치 및 그것을 위한 고전압 발생회로
JP2005322248A (ja) 半導体メモリ装置の制御情報をプログラムするための方法と装置
KR100226746B1 (ko) 다중비트셀의데이타센싱장치및방법
US20120002485A1 (en) Semiconductor memory device
US20070284609A1 (en) Method and apparatus for drain pump power conservation
KR100769255B1 (ko) 플래시 메모리 장치 및 그것을 위한 고전압 발생회로
JP2004046991A (ja) 不揮発性半導体記憶装置の閾値電圧調整方法、および不揮発性半導体記憶装置
US7885118B2 (en) Flash memory device and voltage generating circuit for the same
JP6908762B1 (ja) パワーダウン検出回路および半導体記憶装置
KR100572302B1 (ko) 플래시 메모리 장치와 그의 프로그램 방법
JP2019134535A (ja) 半導体記憶装置
KR100192567B1 (ko) 불휘발성반도체메모리장치의프로그램전압발생장치및소거전압발생장치
KR20090000379A (ko) 고전압 발생회로 및 이를 구비한 플래시 메모리 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal