KR100296328B1 - 드레인 전압 펌핑 회로 - Google Patents

드레인 전압 펌핑 회로 Download PDF

Info

Publication number
KR100296328B1
KR100296328B1 KR1019980057711A KR19980057711A KR100296328B1 KR 100296328 B1 KR100296328 B1 KR 100296328B1 KR 1019980057711 A KR1019980057711 A KR 1019980057711A KR 19980057711 A KR19980057711 A KR 19980057711A KR 100296328 B1 KR100296328 B1 KR 100296328B1
Authority
KR
South Korea
Prior art keywords
voltage
circuit
output
pumping
drain
Prior art date
Application number
KR1019980057711A
Other languages
English (en)
Other versions
KR20000041743A (ko
Inventor
하창완
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980057711A priority Critical patent/KR100296328B1/ko
Publication of KR20000041743A publication Critical patent/KR20000041743A/ko
Application granted granted Critical
Publication of KR100296328B1 publication Critical patent/KR100296328B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits

Landscapes

  • Dram (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 플래쉬 메모리 소자의 프로그램 동작시 전원전압, 온도 및 셀 누설전류 등으로 인해 프로그램 특성이 저하되는 것을 방지할 수 있도록 한 드레인 전압 펌핑 회로에 관한 것이다.
본 발명은 오실레이터로부터 생성된 클럭을 입력으로하여 각기 다른 다수의 지연된 클럭을 출력하기 위한 지연 수단과, 상기 오실레이터로부터 생성된 클럭 및 상기 지연수단을 통해 출력되는 다수의 클럭에 따라 출력단자로 드레인 전압을 펌핑하기 위한 드레인 전압 펌핑 수단과, 상기 출력단자로 펌핑되는 드레인 전압을 검출하기 위한 전압 검출 회로와, 기준전압을 생성하기 위한 기준전압 발생회로와, 상기 기준전압 발생회로로부터 생성된 기준전압에 따라 상기 출력단자로 출력되는 펌핑 전압을 원하는 전압레벨로 레귤레이션 하기 위한 전압 조정 회로와, 상기 전압 검출 회로를 통해 검출된 전압 및 상기 전압 조정 회로를 통해 레귤레이션 된 전압을 비교하기 위한 제 1 전압 비교 회로와, 상기 제 1 전압 비교 회로의 출력에 따라 상기 출력단자를 통해 출력되는 펌핑 전압을 일정하게 유지시켜 주기 위한 전압 보정 회로와, 상기 전압 검출 회로를 통해 검출된 전압 및 상기 전압 조정 회로를 통해 레귤레이션 된 전압에 따라 상기 오실레이터를 제어하기 제어전압을 출력하기 위한 제 2 전압 비교 회로로 구성된 드레인 전압 펌핑 회로를 제공한다.

Description

드레인 전압 펌핑 회로
본 발명은 플래쉬 메모리 셀의 드레인 전압 펌핑 회로에 관한 것으로, 특히 플래쉬 메모리 소자의 프로그램 동작시 전원전압, 온도 및 셀 누설전류 등으로 인해 프로그램 특성이 저하되는 것을 방지할 수 있도록 한 드레인 전압 펌핑 회로에 관한 것이다.
플래쉬 메모리 소자의 프로그램 동작시 셀의 게이트 전극에는 4 내지 5V 전압을 인가하게 된다. 이때, 설정된 셀 기술(Cell technology)에 대해서 게이트 전압과 드레인 전압은 전원전압(Vcc)이나 온도(Temperature) 변화에 가능한 무관하게 일정한 전압이 되어야만 셀의 프로그램 동작이 안정적으로 이루어질 수 있다.
일반적으로, 게이트 전압은 펌핑 동작을 통해 전원전압(Vcc)으로부터 9V의 전압까지 발생시킬 때, 셀의 게이트 전극을 통한 누설전류(Leakage current)가 없으므로, 게이트 전압 레귤레이터(Regulator)를 통해 동작 전원전압(Vcc) 변화(예: 5V±0.5V)에 무관하게 셀 게이트 전압을 9V 전압으로 만들 수 있다.
드레인 전압 펌핑 회로는 셀의 프로그램시 드레인 전극을 통해 드레인 전압을 공급하며, 전원전압(Vcc)에 무관하게 일정한 전압을 유지할 수 있도록 하는 것이다. 일정한 전압을 유지하기 위해 종래에는 드레인 전압 펌핑 회로에 레규레이션 회로를 사용하고, 프로그램시 셀이 소모하는 드레인 전류를 예상하여 그에 맞는 펌핑회로를 설계하였다.
드레인 전압 펌핑 회로의 전류 공급 능력은 펌핑 회로에 사용된 캐패시터 크기, 펌핑에 사용된 클럭, 전원전압, 온도 및 셀의 프로그램시 소모되는 드레인 전류의 변화에 의해 결정된다. 이미 설계되어진 드레인 전압 펌핑 회로의 효율이 최저가 되는 조건은 낮은 전원전압(Low Vcc), 고온(Hot temperature), 큰 드레인 전류(Big drain current)이며, 효율이 최대가 되는 조건은 높은 전원전압(High Vcc), 저온(Cold temperature), 큰 드레인 전류(Small drain current)이다.
도 1은 종래의 드레인 전압 펌핑 회로도이다. 오실레이터(1)는 인에이블신호(EN)에 따라 드레인 전압 펌핑 회로를 구동하기 위한 클럭(CLK)을 생성한다. 상기 오실레이터(1)로부터 생성된 클럭(CLK)은 드레인 전압 펌핑 수단(6)의 제 1 펌핑 수단(7)과 지연수단(2)으로 각각 공급된다. 상기 지연수단(2)의 제 1, 제 2 및 제 3 지연 수단(3, 4 및 5)의 출력은 상기 드레인 전압 펌핑 수단(6)의 제 2, 제 3 및 제 4 펌핑 수단(8, 9 및 10)으로 공급된다. 상기 제 1 내지 제 4 펌핑 수단(7 내지 10)으로부터 펌핑된 전압은 출력단자(OUT)를 통해 출력된다. 전압 검출 회로(11)는 상기 출력단자(OUT)를 통해 출력되는 전압을 검출하여 제 1 제어 전압(V1)을 출력한다. 한편, 기준전압 발생회로(12)에서는 일정한 기준전압(Vref)을 생성한다. 상기 기준전압 발생회로(12)로부터 생성된 기준전압(Vref)은 전압 조정 회로(13)로 공급된다. 상기 전압 조정 회로(13)에서는 상기 기준전압 발생회로(12)로부터 공급된 기준전압(Vref)을 입력으로하여 제 2 제어전압(V2)을 출력한다. 전압 비교 회로(14)에서는 상기 전압 검출 회로(11)에서 검출된 제 1 제어 전압(V1)과 상기 전압 조정 회로(13)를 통해 레귤레이션 된 제 2 제어전압(V2)을 비교하여 제 3 제어전압(V3)을 출력한다. 전압 보정 회로(15)에서는 상기 전압 비교 회로(14)에서 출력되는 제 3 제어전압(V3)에 따라 출력단자(OUT)통해 출력되는 드레인 전압을 원하는 펌핑 전압으로 보정하게 된다.
도 2는 종래의 드레인 전압 펌핑 회로에 사용되는 오실레이터의 상세 회로도이다. 제 1 내지 제 6 인버터 수단(21 내지 26)이 직렬로 접속되며, 상기 제 6 인버터 수단(26) 및 출력단자(Vout)간에는 상기 제 6 인버터 수단(26)의 출력신호 및 인에이블신호(EN)를 각각 입력으로하는 낸드게이트(27)가 접속된다. 상기 출력단자(Vout)를 통해 출력되는 전압은 피드백 되어 제 1 인버터 수단(21)의 입력단으로 공급된다. 상기 제 1 인버터 수단(21)은 전원단자(Vcc) 및 접지단자(Vss)간에 저항(R1), PMOS 트랜지스터(P11), NMOS 트랜지스터(N11) 및 저항(R2)이 직렬로 접속된다. 또한, 상기 제 2 내지 제 6 인버터 수단(22 내지 26)은 상기 제 1 인버터 수단(21)과 동일한 구조로 구성된다.
상술한 바와 같은 종래의 드레인 전압 펌핑 회로는 상기 오실레이터(1)로부터 출력되는 클럭과 상기 지연수단(2) 각각의 출력에 따라 상기 드레인 전압 펌핑 수단(6)으로부터 드레인 전압이 펌핑된다. 상기 드레인 전압 펌핑 수단(6)으로부터 펌핑된 전압은 출력단자(OUT)를 통해 출력된다. 이때, 상기 전압 검출 회로(11)에서는 출력단자(OUT)를 통해 펌핑되는 드레인 전압을 검출하여 제 1 제어 전압(V1)을 출력하게 된다. 상기 전압 비교 회로(14)에서는 상기 전압 검출 회로(11)에서 검출된 제 1 제어 전압(V1)과 상기 전압 조정 회로(13)를 통해 출력되는 제 2 제어전압(V2)을 비교하여 제 3 제어전압(V3)을 출력한다. 상기 전압 보정 회로(15)에서는 상기 전압 비교 회로(14)에서 출력되는 제 3 제어전압(V3)에 따라 출력단자(OUT)를 통해 출력되는 전압을 조정하게 된다.
상술한 바와 같은 종래의 드레인 전압 펌핑 회로는 낮은 전원전압(Low Vcc), 고온(Hot temperature) 또는 큰 드레인 전류(Big drain current)에 영향을 받아 출력단자(OUT)를 통해 출력되는 드레인 전압이 레귤레이션(Regulation) 하고자 하는 전압 이하로 떨어지게 되는 단점이 있다.
따라서, 본 발명은 드레인 전압 펌핑 회로의 펌핑 전압이 레귤레이션 하기 위한 기준전압 보다 일정 수준 이하로 떨어질 때 오실레이터 출력을 향상시켜 원하는 펌핑 전압을 얻을 수 있도록 함으로써, 상기한 단점을 해소할 수 있는 드레인 전압 펌핑 회로를 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 드레인 전압 펌핑 회로는 클럭을 생성하기 위한 오실레이터와, 상기 오실레이터로부터 생성된 클럭을 입력으로하여 각기 다른 다수의 지연된 클럭을 출력하기 위한 지연 수단과, 상기 오실레이터로부터 생성된 클럭 및 상기 지연수단을 통해 출력되는 다수의 클럭에 따라 출력단자로 드레인 전압을 펌핑하기 위한 드레인 전압 펌핑 수단과, 상기 출력단자로 펌핑되는 드레인 전압을 검출하기 위한 전압 검출 회로와, 기준전압을 생성하기 위한 기준전압 발생회로와, 상기 기준전압 발생회로로부터 생성된 기준전압에 따라 상기 출력단자로 출력되는 펌핑 전압을 원하는 전압레벨로 레귤레이션 하기 위한 전압 조정 회로와, 상기 전압 검출 회로를 통해 검출된 전압 및 상기 전압 조정 회로를 통해 레귤레이션 된 전압을 비교하기 위한 제 1 전압 비교 회로와, 상기 제 1 전압 비교 회로의 출력에 따라 상기 출력단자를 통해 출력되는 펌핑 전압을 일정하게 유지시켜 주기 위한 전압 보정 회로와, 상기 전압 검출 회로를 통해 검출된 전압 및 상기 전압 조정 회로를 통해 레귤레이션 된 전압에 따라 상기 오실레이터를 제어하기 제어전압을 출력하기 위한 제 2 전압 비교 회로로 구성된 것을 특징으로 한다.
도 1은 종래의 드레인 전압 펌핑 회로도.
도 2는 종래의 드레인 전압 펌핑 회로에 적용되는 오실레이터의 상세 회로도.
도 3은 본 발명에 따른 드레인 전압 펌핑 회로도.
도 4는 본 발명에 따른 드레인 전압 펌핑 회로에 적용되는 오실레이터의 상세 회로도.
도 5는 본 발명에 따른 드레인 전압 펌핑 회로의 또 다른 실시 예.
<도면의 주요 부분에 대한 부호의 설명>
1, 31: 오실레이터 2, 32: 지연수단
6, 36: 드레인 전압 펌핑 수단 11, 41: 전압 검출 회로
12, 42: 기준전압 발생회로 13, 43: 전압 조정 회로
14: 전압 비교 회로 15, 45: 전압 보정 회로
44, 46: 제 1, 제 2 전압 비교 회로
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
도 3은 본 발명에 따른 드레인 전압 펌핑 회로도이다. 오실레이터(31)는 인에이블신호(EN)에 따라 드레인 전압 펌핑 회로를 구동하기 위한 클럭(CLK)을 생성한다. 상기 오실레이터(31)로부터 생성된 클럭(CLK)은 드레인 전압 펌핑 수단(36)의 제 1 펌핑 수단(37)과 지연수단(32)으로 각각 공급된다. 상기 지연수단(32)의 제 1, 제 2 및 제 3 지연 수단(33, 34 및 35)의 출력은 상기 드레인 전압 펌핑 수단(36)의 제 2, 제 3 및 제 4 펌핑 수단(38, 39 및 40)으로 공급된다. 상기 제 1 내지 제 4 펌핑 수단(37 내지 40)으로부터 펌핑된 전압은 출력단자(OUT)를 통해 출력된다. 전압 검출 회로(41)는 상기 출력단자(OUT)를 통해 출력되는 전압을 검출하여 제 1 제어 전압(V11)을 출력한다. 한편, 기준전압 발생회로(42)에서는 일정한 기준전압(Vref)을 생성한다. 상기 기준전압 발생회로(42)로부터 생성된 기준전압(Vref)은 전압 조정 회로(43)로 공급된다. 상기 전압 조정 회로(43)에서는 상기 기준전압 발생회로(42)로부터 공급된 기준전압(Vref)을 입력으로하여 일정한 전압으로 레귤레이션 하여 제 2 제어전압(V12)을 출력한다. 제 1 전압 비교 회로(44)에서는 상기 전압 검출 회로(41)에서 검출된 제 1 제어 전압(V11)과 상기 전압 조정 회로(43)를 통해 레귤레이션 된 제 2 제어전압(V12)을 비교하여 제 3 제어전압(V13)을 출력한다. 전압 보정 회로(45)에서는 상기 제 1 전압 비교 회로(44)에서 출력되는 제 3 제어전압(V13)에 따라 출력단자(OUT)통해 출력되는 펌핑 전압을 조정하게 된다. 또한, 제 2 전압 비교 회로(46)에서는 상기 전압 검출 회로(41)에서 검출된 제 1 제어 전압(V11)과 상기 전압 조정 회로(43)를 통해 레귤레이션 된 제 2 제어전압(V12)을 비교하여 제 4 제어전압(V14)을 출력한다. 상기 제 2 전압 비교 회로(46)에서 출력되는 제 4 제어전압(V14)은 상기 오실레이터(31)로 공급된다.
도 4는 본 발명에 따른 드레인 전압 펌핑 회로에 사용되는 오실레이터의 상세 회로도이다. 제 1 내지 제 6 인버터 수단(101 내지 106)이 직렬로 접속되며, 상기 제 6 인버터 수단(106) 및 출력단자(Vout)간에는 상기 제 6 인버터 수단(106)의 출력신호 및 인에이블신호(EN)를 각각 입력으로하는 낸드게이트(107)가 접속된다. 상기 출력단자(Vout)를 통해 출력되는 전압은 피드백 되어 제 1 인버터 수단(101)의 입력단으로 공급된다.
상기 제 1 인버터 수단(101)은 전원단자(Vcc) 및 제 1 노드(K11)간에 병렬로 접속되는 저항(R11) 및 PMOS 트랜지스터(P21)와, 상기 제 1 노드(K11) 및 제 2 노드(K12)간에 직렬로 접속되는 저항(R12), PMOS 트랜지스터(P21), NMOS 트랜지스터(N21) 및 저항(R13)과, 상기 제 2 노드(K12) 및 접지단자(Vss)간에 병렬로 접속되는 저항(R14) 및 NMOS 트랜지스터(N22)로 구성된다. 상기 PMOS 트랜지스터(P21)의 게이트 입력으로는 상기 제 2 전압 비교 회로(66)에서 출력되는 제 4 제어전압(V14)이 인버터(108)를 통해 공급된다. 상기 NMOS 트랜지스터(N22)의 게이트 입력으로는 상기 제 2 전압 비교 회로(66)에서 출력되는 제 4 제어전압(V14)이 공급된다. 그리고, 상기 PMOS 트랜지스터(P21) 및 NMOS 트랜지스터(N21)의 게이트 입력으로는 상기 낸드게이트(107)를 통해 출력되는 전압이 공급된다.
또한, 상기 제 2 내지 제 6 인버터 수단(102 내지 106)은 상기 제 1 인버터 수단(101)과 동일한 형태로 구성된다.
상술한 바와 같은 본 발명에 따른 드레인 전압 펌핑 회로는 상기 오실레이터(31)로부터 출력되는 클럭과 상기 지연수단(32) 각각의 출력에 따라 상기 드레인 전압 펌핑 수단(36)으로부터 드레인 전압이 펌핑된다. 상기 드레인 전압 펌핑 수단(36)으로부터 펌핑된 전압은 출력단자(OUT)를 통해 출력된다. 이때, 상기 전압 검출 회로(41)에서는 출력단자(OUT)를 통해 펌핑되는 드레인 전압을 검출하여 제 1 제어 전압(V11)을 출력하게 된다. 상기 제 1 전압 비교 회로(44)에서는 상기 전압 검출 회로(41)에서 검출된 제 1 제어 전압(V11)과 상기 전압 조정 회로(43)를 통해 출력되는 제 2 제어전압(V12)을 비교하여 제 3 제어전압(V13)을 출력한다. 상기 전압 보정 회로(45)에서는 상기 제 1 전압 비교 회로(44)에서 출력되는 제 3 제어전압(V13)에 따라 출력단자(OUT)를 통해 출력되는 전압을 조정하게 된다. 또한, 상기 제 2 전압 비교 회로(46)에서는 상기 전압 검출 회로(41)에서 검출된 제 1 제어 전압(V11)과 상기 전압 조정 회로(43)를 통해 증폭된 제 2 제어전압(V12)을 비교하여 제 4 제어전압(V14)을 출력한다. 상기 제 2 전압 비교 회로(44)에서 출력되는 제 4 제어전압(V14)에 따라 상기 오실레이터(31)의 출력을 상승시키게 된다.
즉, 상기 출력단자(OUT)를 통해 출력되는 드레인 전압이 원하는 레귤레이션 전압 이하로 될 경우, 이를 상기 전압 검출 회로(41)에서 검출하게 된다. 상기 제 2 전압 비교 회로(46)에서는 상기 전압 검출 회로(41)에서 검출된 전압과 상기 전압 조정 회로(43)를 통해 레귤레이션 된 제 2 제어전압(V12)을 비교하여 상기 오실레이터(31)의 출력을 상승시키기 위한 제 4 제어전압(V14)을 하이 상태로 출력하게 된다. 이때, 상기 제 4 제어전압(V14)을 입력으로하는 오실레이터(31)에서는 예를 들어 도 4의 제 1 인버터 수단(101)의 경우, PMOS 트랜지스터(P22)와 NMOS 트랜지스터(N22)가 턴온되게 되어, 상기 제 1 인버터 수단(101)의 펌핑 능력을 향상시켜 준다. 도 4의 제 2 내지 제 6 인버터 수단(102 내지 106)의 펌핑 능력 또한 상기 제 1 인버터 수단(101)과 동일한 구성임으로, 펌핑능력이 향상된다. 그러므로, 상기 오실레이터(31)의 출력이 상승되고, 상기 출력단자(OUT)를 통해 출력되는 드레인 전압은 전원전압의 변동에 무관하게 일정하게 출력된다.
도 5는 본 발명에 따른 드레인 전압 펌핑 회로의 또 다른 실시 예 이다. 오실레이터(51)는 인에이블신호(EN)에 따라 드레인 전압 펌핑 회로를 구동하기 위한 클럭(CLK)을 생성한다. 상기 오실레이터(51)로부터 생성된 클럭(CLK)은 제 1 드레인 전압 펌핑 수단(56)의 제 1 펌핑 수단(57)과 제 1 지연수단(52)으로 각각 공급된다. 상기 제 1 지연수단(52)의 제 1, 제 2 및 제 3 지연 수단(53, 54 및 55)의 출력은 상기 제 1 드레인 전압 펌핑 수단(56)의 제 2, 제 3 및 제 4 펌핑 수단(58, 59 및 60)으로 공급된다. 상기 제 1 내지 제 4 펌핑 수단(57 내지 60)으로부터 펌핑된 전압은 출력단자(OUT)를 통해 출력된다. 전압 검출 회로(61)는 상기 출력단자(OUT)를 통해 출력되는 전압을 검출하여 제 1 제어 전압(V11)을 출력한다. 한편, 기준전압 발생회로(62)에서는 일정한 기준전압(Vref)을 생성한다. 상기 기준전압 발생회로(62)로부터 생성된 기준전압(Vref)은 전압 조정 회로(63)로 공급된다. 상기 전압 조정 회로(63)에서는 상기 기준전압 발생회로(62)로부터 공급된 기준전압(Vref)을 입력으로하여 일정한 전압으로 레귤레이션 하여 제 2 제어전압(V12)을 출력한다. 제 1 전압 비교 회로(64)에서는 상기 전압 검출 회로(61)에서 검출된 제 1 제어 전압(V11)과 상기 전압 조정 회로(63)를 통해 레귤레이션 된 제 2 제어전압(V12)을 비교하여 제 3 제어전압(V13)을 출력한다. 전압 보정 회로(65)에서는 상기 제 1 전압 비교 회로(64)에서 출력되는 제 3 제어전압(V13)에 따라 출력단자(OUT)통해 출력되는 펌핑 전압을 보정하게 된다. 또한, 제 2 전압 비교 회로(66)에서는 상기 전압 검출 회로(61)에서 검출된 제 1 제어 전압(V11)과 상기 전압 조정 회로(63)를 통해 레귤레이션 된 제 2 제어전압(V12)을 비교하여 제 4 제어전압(V14)을 출력한다. 상기 제 2 전압 비교 회로(66)에서 출력되는 제 4 제어전압(V14)과 상기 오실레이터(31)로부터 출력되는 클럭(CLK)은 논리수단(76)인 낸드게이트로 공급된다. 상기 논리수단(76)인 낸드게이트의 출력은 제 2 드레인 전압 펌핑 수단(56)의 제 5 펌핑 수단(72)과 제 2 지연수단(67)으로 각각 공급된다. 상기 제 2 지연수단(67)의 제 4, 제 5 및 제 6 지연 수단(69, 70 및 71)의 출력은 상기 제 2 드레인 전압 펌핑 수단(68)의 제 6, 제 7 및 제 7 펌핑 수단(73, 74 및 75)으로 공급된다. 상기 제 5 내지 제 8 펌핑 수단(72 내지 75)으로부터 펌핑된 전압은 상기 제 1 내지 제 4 펌핑 수단(57 내지 60)과 마찬가지로 출력단자(OUT)를 통해 출력된다.
상술한 바와 같은 본 발명에 따른 드레인 전압 펌핑 회로는 출력단자(OUT)를 통해 출력되는 펌핑 전압이 원하는 펌핑 전압 이하로 떨어질 때, 상기 전압 검출 회로(61)에서 검출하게 된다. 이후, 상기 제 2 전압 비교 회로(66)에서 상기 전압 검출 회로(61)에서 검출된 제 1 제어 전압(V11)과 상기 전압 조정 회로에서 출력되는 제 2 전압(V12)을 비교하여 제 4 제어 전압(V14)을 출력하게 된다. 상기 논리수단(76)인 낸드게이트는 상기 제 4 제어 전압(V14)과 상기 오실레이터(51)로부터 출력되는 클럭을 각각 입력으로하여 제 5 제어 전압(V15)을 출력하게 된다. 상기 논리수단(76)인 낸드게이트로부터 출력되는 제 5 제어 전압(V15)에 따라 제 2 지연회로(67) 및 제 2 드레인 전압 펌핑 수단(68)을 구동시키게 된다. 즉, 출력단자(OUT)를 통해 출력되는 펌핑 전압이 원하는 펌핑 전압 이하로 떨어질 때, 상기 제 2 드레인 전압 펌핑 수단(68)을 구동시켜 출력단자(OUT)를 통해 출력되는 펌핑 전압을 향상시키게 된다.
상술한 바와 같이 본 발명에 의하면 드레인 전압 펌핑 회로의 펌핑 전압이 레귤레이션 하기 위한 기준전압 보다 일정 수준 이하로 떨어질 때 오실레이터 출력을 향상시켜 원하는 펌핑 전압을 얻을 수 있도록 함으로써, 플래쉬 메모리 소자의 프로그램 동작시 전원전압, 온도 및 누설전류 등에 무관하게 안정된 프로그램시 드레인 전압을 공급할 수 있어 생산성 향상에 탁월한 효과가 있다.

Claims (8)

  1. 클럭을 생성하기 위한 오실레이터와,
    상기 오실레이터로부터 생성된 클럭을 입력으로하여 각기 다른 다수의 지연된 클럭을 출력하기 위한 지연 수단과,
    상기 오실레이터로부터 생성된 클럭 및 상기 지연수단을 통해 출력되는 다수의 클럭에 따라 출력단자로 드레인 전압을 펌핑하기 위한 드레인 전압 펌핑 수단과,
    상기 출력단자로 펌핑되는 드레인 전압을 검출하기 위한 전압 검출 회로와,
    기준전압을 생성하기 위한 기준전압 발생회로와,
    상기 기준전압 발생회로로부터 생성된 기준전압에 따라 상기 출력단자로 출력되는 펌핑 전압을 원하는 전압레벨로 레귤레이션 하기 위한 전압 조정 회로와,
    상기 전압 검출 회로를 통해 검출된 전압 및 상기 전압 조정 회로를 통해 레귤레이션 된 전압을 비교하기 위한 제 1 전압 비교 회로와,
    상기 제 1 전압 비교 회로의 출력에 따라 상기 출력단자를 통해 출력되는 펌핑 전압을 일정하게 유지시켜 주기 위한 전압 보정 회로와,
    상기 전압 검출 회로를 통해 검출된 전압 및 상기 전압 조정 회로를 통해 레귤레이션 된 전압에 따라 상기 오실레이터를 제어하기 제어전압을 출력하기 위한 제 2 전압 비교 회로를 포함하여 구성된 것을 특징으로 하는 드레인 전압 펌핑 회로.
  2. 제 1 항에 있어서,
    상기 오실레이터는 상기 제 2 전압 비교 회로에서 공급되는 제어전압을 각각 입력으로하는 제 1 내지 제 6 인버터 수단과,
    상기 제 6 인버터 수단의 출력신호 및 인에이블신호에 따라 출력단자를 통해 클럭을 생성하며, 상기 생성된 클럭을 상기 제 1 인버터 수단의 입력단자로 공급하는 낸드게이트를 포함하여 구성된 것을 특징으로 하는 드레인 전압 펌핑 회로.
  3. 제 2 항에 있어서,
    상기 제 1 인버터 수단은 전원단자 및 제 1 노드간에 병렬로 접속되는 제 1 저항 및 제 1 PMOS 트랜지스터와,
    상기 제 1 노드 및 제 2 노드간에 직렬 접속되는 제 2 저항, 제 2 PMOS 트랜지스터, 제 1 NMOS 트랜지스터 및 제 3 저항과,
    상기 제 2 노드 및 접지단자간에 병렬 접속되는 제 4 저항 및 제 2 NMOS 트랜지스터를 포함하여 구성된 것을 특징으로 하는 드레인 전압 펌핑 회로.
  4. 제 3 항에 있어서,
    상기 제 1 PMOS 트랜지스터의 게이트 입력으로는 상기 제 2 전압 비교 회로에서 출력되는 제어전압이 인버터를 통해 공급되도록 구성된 것을 특징으로 하는 드레인 전압 펌핑 회로.
  5. 제 3 항에 있어서,
    상기 제 2 NMOS 트랜지스터의 게이트 입력으로는 상기 제 2 전압 비교 회로에서 출력되는 제어전압이 공급되도록 구성된 것을 특징으로 하는 드레인 전압 펌핑 회로.
  6. 제 3 항에 있어서,
    상기 제 1 PMOS 트랜지스터 및 제 1 NMOS 트랜지스터의 게이트 입력으로는 상기 낸드게이트를 통해 출력되는 제어전압이 공급되도록 구성된 것을 특징으로 하는 드레인 전압 펌핑 회로.
  7. 제 2 항에 있어서,
    상기 제 2 내지 제 6 인버터 수단은 상기 제 1 인버터 수단과 동일한 구조로 구성된 것을 특징으로 하는 드레인 전압 펌핑 회로.
  8. 클럭을 생성하기 위한 오실레이터와,
    상기 오실레이터로부터 생성된 클럭을 입력으로하여 각기 다른 다수의 지연된 클럭을 출력하기 위한 제 1 지연 수단과,
    상기 오실레이터로부터 생성된 클럭 및 상기 제 1 지연수단을 통해 출력되는 다수의 클럭에 따라 출력단자로 드레인 전압을 펌핑하기 위한 제 1 드레인 전압 펌핑 수단과,
    상기 출력단자로 펌핑되는 드레인 전압을 검출하기 위한 전압 검출 회로와,
    기준전압을 생성하기 위한 기준전압 발생회로와,
    상기 기준전압 발생회로로부터 생성된 기준전압에 따라 상기 출력단자로 출력되는 펌핑 전압을 원하는 전압레벨로 레귤레이션 하기 위한 전압 조정 회로와,
    상기 전압 검출 회로를 통해 검출된 전압 및 상기 전압 조정 회로를 통해 레귤레이션 된 전압을 비교하기 위한 제 1 전압 비교 회로와,
    상기 제 1 전압 비교 회로의 출력에 따라 상기 출력단자를 통해 출력되는 펌핑 전압을 일정하게 유지시켜 주기 위한 전압 보정 회로와,
    상기 전압 검출 회로를 통해 검출된 전압 및 상기 전압 조정 회로를 통해 레귤레이션 된 전압에 따라 상기 오실레이터를 제어하기 제어전압을 출력하는 제 2 전압 비교 회로와,
    상기 제 2 전압 비교 회로의 출력신호 및 상기 오실레이터로부터 생성된 클럭을 각각 입력으로 하는 논리수단과,
    상기 논리수단의 출력에 따라 각기 다른 다수의 지연된 클럭을 출력하기 위한 제 2 지연 수단과,
    상기 논리수단의 출력 및 상기 제 2 지연수단을 통해 출력되는 다수의 클럭에 따라 출력단자로 드레인 전압을 펌핑하기 위한 제 2 드레인 전압 펌핑 수단을 포함하여 구성된 것을 특징으로 하는 드레인 전압 펌핑 회로.
KR1019980057711A 1998-12-23 1998-12-23 드레인 전압 펌핑 회로 KR100296328B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980057711A KR100296328B1 (ko) 1998-12-23 1998-12-23 드레인 전압 펌핑 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980057711A KR100296328B1 (ko) 1998-12-23 1998-12-23 드레인 전압 펌핑 회로

Publications (2)

Publication Number Publication Date
KR20000041743A KR20000041743A (ko) 2000-07-15
KR100296328B1 true KR100296328B1 (ko) 2001-08-07

Family

ID=19564985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980057711A KR100296328B1 (ko) 1998-12-23 1998-12-23 드레인 전압 펌핑 회로

Country Status (1)

Country Link
KR (1) KR100296328B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100554135B1 (ko) * 1998-12-30 2006-05-16 주식회사 하이닉스반도체 워드라인 부트스트랩 회로
KR100642907B1 (ko) * 1999-12-27 2006-11-03 주식회사 하이닉스반도체 플래쉬 메모리 소자의 드레인 전압 펌핑 회로
KR100965082B1 (ko) * 2004-12-29 2010-06-23 주식회사 하이닉스반도체 레귤레이션 회로
KR100877625B1 (ko) * 2007-02-12 2009-01-09 삼성전자주식회사 출력전압의 리플을 감소시키기 위한 고전압 발생회로와 그방법
KR100897300B1 (ko) * 2008-03-11 2009-05-14 주식회사 하이닉스반도체 반도체 메모리 장치의 펌핑 전압 생성 회로
KR101435164B1 (ko) 2008-05-14 2014-09-02 삼성전자주식회사 고전압 발생회로 및 이를 포함하는 플래시 메모리 장치
KR101143445B1 (ko) * 2010-05-31 2012-05-22 에스케이하이닉스 주식회사 안정적으로 전압을 제공하는 반도체 메모리 회로
KR20120105293A (ko) 2011-03-15 2012-09-25 삼성전자주식회사 고전압 발생 회로, 그것의 동작 방법 및 그것을 포함하는 불휘발성 메모리 장치

Also Published As

Publication number Publication date
KR20000041743A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
US20070236278A1 (en) Internal voltage generator for semiconductor integrated circuit capable of compensating for change in voltage level
US7382666B2 (en) Power supply circuit for delay locked loop and its method
US10050526B2 (en) Switching power converter
KR20040110669A (ko) 내부전압 생성용 액티브 드라이버
US7940094B2 (en) Semiconductor start control device, method, and system
US6731158B1 (en) Self regulating body bias generator
US6002630A (en) On chip voltage generation for low power integrated circuits
KR100296328B1 (ko) 드레인 전압 펌핑 회로
KR100904423B1 (ko) 반도체 메모리 소자
US20090167425A1 (en) Semiconductor memory device having back-bias voltage in stable range
US6847198B2 (en) Frequency sensing voltage regulator
US7499346B2 (en) High voltage generating device of semiconductor device
US6069536A (en) Ring oscillator including chain of plural series-connected comparators controlling by clock
US9733655B2 (en) Low dropout regulators with fast response speed for mode switching
JP3928907B2 (ja) 半導体メモリ装置の内部電源電圧変換回路
KR100379555B1 (ko) 반도체 소자의 내부 전원 발생기
US7436730B2 (en) Method and device for controlling internal power voltage, and semiconductor memory device having the same
KR100350768B1 (ko) 내부 전원전압 발생장치
KR100892726B1 (ko) 지연고정루프용 전압 발생 회로, 그를 포함하는 반도체메모리 장치, 및 지연고정루프용 전압 발생 방법
KR100273279B1 (ko) 동기식메모리의클럭신호발생회로
US6836436B2 (en) Voltage generator for flash memory device
KR100634441B1 (ko) 고전압 발생회로
KR20090005888A (ko) 반도체 장치의 승압 전압 발생기
KR100631936B1 (ko) 내부전압 발생회로
WO1999027537A1 (en) On chip voltage generation for low power integrated circuits

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090427

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee