KR20060018172A - 상변화 메모리 장치 및 이의 제조 방법 - Google Patents
상변화 메모리 장치 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR20060018172A KR20060018172A KR1020040066532A KR20040066532A KR20060018172A KR 20060018172 A KR20060018172 A KR 20060018172A KR 1020040066532 A KR1020040066532 A KR 1020040066532A KR 20040066532 A KR20040066532 A KR 20040066532A KR 20060018172 A KR20060018172 A KR 20060018172A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- metal
- phase change
- insulating
- film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 142
- 239000002184 metal Substances 0.000 claims abstract description 142
- 239000012782 phase change material Substances 0.000 claims abstract description 69
- 238000000034 method Methods 0.000 claims abstract description 40
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 43
- 229910052721 tungsten Inorganic materials 0.000 claims description 43
- 239000010937 tungsten Substances 0.000 claims description 43
- 239000004020 conductor Substances 0.000 claims description 33
- 238000000151 deposition Methods 0.000 claims description 12
- 239000011810 insulating material Substances 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims 4
- 239000010410 layer Substances 0.000 description 147
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 28
- 229910052581 Si3N4 Inorganic materials 0.000 description 25
- 239000011229 interlayer Substances 0.000 description 20
- 229910052757 nitrogen Inorganic materials 0.000 description 14
- 229910052715 tantalum Inorganic materials 0.000 description 13
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 13
- 239000010936 titanium Substances 0.000 description 12
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 11
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 11
- 229910052719 titanium Inorganic materials 0.000 description 11
- 229910052582 BN Inorganic materials 0.000 description 10
- 229910000618 GeSbTe Inorganic materials 0.000 description 10
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 10
- 125000006850 spacer group Chemical group 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 229910021332 silicide Inorganic materials 0.000 description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 150000001786 chalcogen compounds Chemical class 0.000 description 6
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 5
- ZXTFQUMXDQLMBY-UHFFFAOYSA-N alumane;molybdenum Chemical compound [AlH3].[Mo] ZXTFQUMXDQLMBY-UHFFFAOYSA-N 0.000 description 5
- RVSGESPTHDDNTH-UHFFFAOYSA-N alumane;tantalum Chemical compound [AlH3].[Ta] RVSGESPTHDDNTH-UHFFFAOYSA-N 0.000 description 5
- DNXNYEBMOSARMM-UHFFFAOYSA-N alumane;zirconium Chemical compound [AlH3].[Zr] DNXNYEBMOSARMM-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 5
- QDMRQDKMCNPQQH-UHFFFAOYSA-N boranylidynetitanium Chemical compound [B].[Ti] QDMRQDKMCNPQQH-UHFFFAOYSA-N 0.000 description 5
- JEEHQNXCPARQJS-UHFFFAOYSA-N boranylidynetungsten Chemical compound [W]#B JEEHQNXCPARQJS-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- GALOTNBSUVEISR-UHFFFAOYSA-N molybdenum;silicon Chemical compound [Mo]#[Si] GALOTNBSUVEISR-UHFFFAOYSA-N 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- HWEYZGSCHQNNEH-UHFFFAOYSA-N silicon tantalum Chemical compound [Si].[Ta] HWEYZGSCHQNNEH-UHFFFAOYSA-N 0.000 description 5
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 5
- UVGLBOPDEUYYCS-UHFFFAOYSA-N silicon zirconium Chemical compound [Si].[Zr] UVGLBOPDEUYYCS-UHFFFAOYSA-N 0.000 description 5
- 238000009751 slip forming Methods 0.000 description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- -1 chalcogenide compound Chemical class 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 229910052711 selenium Inorganic materials 0.000 description 4
- 239000011669 selenium Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052758 niobium Inorganic materials 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- CFJRGWXELQQLSA-UHFFFAOYSA-N azanylidyneniobium Chemical compound [Nb]#N CFJRGWXELQQLSA-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 210000004072 lung Anatomy 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000000779 smoke Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- GPPXJZIENCGNKB-UHFFFAOYSA-N vanadium Chemical compound [V]#[V] GPPXJZIENCGNKB-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
상변화 메모리 장치 및 이의 제조 방법에 관한 것으로서, 제1절연막 패턴에 형성된 비아홀 내에 금속막 패턴과 상기 금속막 패턴의 상부 중심에 매립된 플러그를 포함하는 금속 배선을 형성한 후 상기 제1절연막 패턴 상에 상기 금속 배선과 연결되는 콘택 전극을 포함하는 제2절연막 패턴을 형성한다. 이어서, 상기 제2절연막 패턴 상에 상변화 물질막을 형성한 후 상기 상변화 물질막 상에 상부 전극막을 형성함으로서 상변화 메모리 장치를 완성한다. 상술한 방법으로 형성된 상변환 메모리 장치는 금속 배선 내에 공극이 형성되지 않기 때문에 저항의 페일(Fail)없이 고속으로 정보를 저장 및 소거 할 수 있다.
Description
도 1은 상술한 공보들에 개시되어 있는 상변화 메모리 장치를 개략적으로 나타내는 단면도이다.
도 2는 본 발명의 일 예에 따른 상변화 메모리 장치를 나타내는 단면도이다.
도 3 내지 도 12는 본 발명의 일 예에 따른 상변화 메모리 장치의 제조 방법의 제1실시예를 나타내는 공정단면도들이다.
도 13 내지 도 17은 본 발명의 일 예에 따른 상변화 메모리 장치의 제조 방법의 제2실시예를 나타내는 공정단면도들이다.
도 18은 본 발명의 다른 예에 따른 상변화 메모리 장치를 나타내는 단면도이다.
도 19 내지 도 27은 본 발명의 다른 예에 따른 상변화 메모리 장치의 제조 방법의 제1실시예를 나타내는 공정단면도들이다.
＜도면의 주요 부분에 대한 부호의 설명＞
100：반도체 기판 110 : 층간절연막 패턴
114 : 콘택 플러그 120 : 제1절연막 패턴
126a : 플러그 128a : 금속막 패턴
130 : 금속 배선 132a : 하부 전극
134a : 제2절연막 패턴 136 : 콘택홀
140a : 콘택 전극 144a: 상변화 물질막 패턴
148a：상부 전극 152a : 제3절연막 패턴
본 발명은 메모리 장치 및 이의 제조 방법에 관한 것이다. 구체적으로, 열에 따른 상변화 물질을 이용하여 제조된 상변화 메모리 장치 및 이의 제조 방법에 관한 것이다.
최근에 널리 사용되는 반도체 기억 소자의 예로서는 DRAM, SRAM, Flash 메모리 등을 들 수 있다. 이러한 반도체 소자들은 전원 공급이 중단 되었을 때, 데이터의 보유 유무에 따라, 크게 휘발성 기억 소자 및 비휘발성 기억소자로 나누어 질 수 있다. 디지털 카메라, MP3 플레이어 및 휴대 전화의 데이터 저장용으로 사용되는 기억 소자는 전원 공급이 없는 상태에서도 데이터를 보관하기 위해 비휘발성 기억 소자 특히 플레시 메모리가 주로 사용되고 있다.
그러나, 플레시 메모리는 RAM(Random Access Memory)이 아니어서 데이터를 읽거나 쓰는데 많은 시간이 필요해서 새로운 반도체 소자가 요구되어 왔다. 이러한 새로운 차세대 반도체 소자로서는 FRAM(Ferro-Electric RAM), MRAM(Magentic RAM), 상변화 기억 소자: PRAM(Phase-change RAM))등이 제안되어 왔다.
이중에서 상변화 기억 소자는 그것에 제공되는 열(heat)에 의존하여 그 결정 상태가 결정(Crystal) 구조와 비정질 구조(Amorphous) 상호간 상(phase)이 변하는 상변화 물질을 사용한다. 통상적으로 상변화 물질로서 게르마늄(Ge), 안티몬(stibium; Sb) 및 텔루리움(tellurium: Te)으로 구성된 칼코겐 화합물(Chalcogenides)을 사용한다.
상기 상변화 물질에 열을 제공하기 위해서 상변화 물질막에 전류를 흘려보낸다. 즉, 공급되는 전류의 크기 및 공급 시간에 의존하여 칼코겐 화합물의 결정 상태가 변한다. 결정 상태에 따라서 저항의 크기가 다르기 때문에(결정 상태는 저항이 낮고 비정질 상태는 저항이 높음) 저항 차이를 감지하여 논리 정보를 결정할 수 있다.
이러한 상변화 기억 소자의 예는 예를 들면 미합중국 특허 제5,869,843호(issued to Steven T. Harshfield on Feb. 9, 1999), 미합중국 특허 제6,579,760호(issued to Hsiang-Lan Lung on Jun. 17, 2003), 미합중국 특허 제6,236,059호(issued to Graham R. Wolstenholme on May. 22, 2001)등에 개시되어 있다.
도 1은 상술한 공보들에 개시되어 있는 상변화 메모리 장치를 개략적으로 나타내는 단면도이다.
도 1을 참조하면, 상변화 메모리 장치에는 반도체 기판(10)의 불순물 영역(도시되지 않음)과 연결되는 콘택 플러그(14)를 포함하는 층간절연막 패턴(11)과 상기 콘택 플러그(14)와 전기적으로 연결되는 금속 배선(30a)을 포함하는 제1절연막 패턴(20a)이 형성되어 있다. 상기 제1절연막 패턴(20a) 상에는 스페이서(S)가 형성 된 콘택홀을 갖는 제2절연막 패턴(34b)과, 상기 콘택홀에 존재하는 콘택 전극(40a)이 형성된다. 상기 콘택 전극을 포함하는 제2절연막 패턴(34b)에는 상변화 물질막 패턴(44a)이 형성되고, 상기 상변화 물질막 패턴 상에는 상부 전극(48a) 및 제3절연막 패턴이 순차적으로 적층되어 있다.
상술한 구조를 갖는 상변화 메모리 장치의 금속 배선은 비아홀이 형성된 제1절연막 패턴 상에 텅스텐 물질을 증착한 후 상기 텅스텐 물질을 화학적 기계연마 (CMP Chemical Mechanical Polishing)함으로서 형성된다. 그러나 상술한 방법으로 형성된 금속 배선은 도 1에 도시된 바와 같이 상기 금속 배선의 중앙에 공극(Seam;V)이 형성된다. 이는 화학기상증착법으로 형상비가 큰 비아홀에 텅스텐 등 금속물질로 채울 때 필연적으로 생기는 공극이 씨엠피 후에도 드러나는 것이다. 또한, 상기 공극에 화학적 기계연막의 슬러리 등이 끼여 콘택 저항을 크게 높이게 된다. 상기 공극(V)은 콘택 전극 또는 상변화 물질층 패턴이 형성되는 위치에 존재하기 때문에 상기 금속 배선의 전기 저항을 크게 증가시켜 상기 상변화 물질층 패턴으로 제공되는 전류의 흐름을 차단하는 문제점을 초래한다.
즉, 상기 상변화 물질층 패턴으로 제공되는 전류가 차단됨으로 인해 상변화 메모리 소자의 정보를 저장 속도 및 정보 소거 능력이 저하된다.
본 발명의 제1 목적은 상변환 물질막 패턴과 전기적으로 연결되는 금속 배선의 전기 저항 증가를 방지하는 구조를 갖는 상변화 메모리 장치을 제공하는데 있다.
본 발명의 제2 목적은 상변환 물질막 패턴과 전기적으로 연결되는 금속 배선의 전기 저항 증가를 방지하기 위한 상변화 메모리 장치의 제조 방법을 제공하는데 있다.
상기 제1 목적을 달성하기 위한 본 발명의 일 실시예에 따른 상변화 메모리 장치에 있어서, 상기 장치는 제1절연막 패턴의 비아홀 내에 형성되고, 금속막 패턴과 상기 금속막 패턴의 상부 중심에 매립된 플러그를 포함하는 금속 배선과 상기 금속 배선과 연결된 콘택 전극을 포함하는 제2절연막 패턴을 포함하다. 상기 제2절연막 패턴 상에 형성된 상변화 물질막 패턴과 상기 상변화 물질막 패턴 상에 형성된 상부 전극을 포함한다. 상술한 구조를 갖는 상변화 메모리 장치는 금속 배선과 상기 콘택전극 사이에서 전류의 흐름이 원활한 특성을 갖는다.
상기 제1 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 상변화 메모리 장치에 있어서, 상기 장치는 제1절연막 패턴의 비아홀내에 형성되고, 금속막 패턴과 상기 금속막 패턴의 상부 중심에 매립된 플러그를 포함하는 금속 배선과 상기 금속 배선을 노출시키는 콘택홀을 갖는 제2절연막 패턴을 포함하다. 상기 콘택홀을 매몰시키면서 제2절연막 패턴을 덮는 상변화 물질막 패턴과 상기 상변화 물질막 패턴 상에 형성된 상부 전극을 포함한다. 상술한 구조를 갖는 상변화 메모리 장치는 금속 배선과 상기 상변화 물질막 패턴 사이에서 전류의 흐름이 원활한 특성을 갖는다.
상기 제2 목적을 달성하기 위한 본 발명의 일 실시예에 따른 상변화 메모리 장치의 제조방법은 제1 절연막 패턴에 형성된 비아홀 내에 금속막 패턴과 상기 금속막 패턴의 상부 중심에 매립된 플러그를 포함하는 금속 배선을 형성한 후 상기 제1절연막 패턴 상에 상기 금속 배선과 연결되는 콘택 전극을 포함하는 제2절연막 패턴을 형성한다. 이어서, 상기 제2절연막 패턴 상에 상변화 물질막을 형성한 후 상기 상변화 물질막 상에 상부 전극막을 형성한다. 그 결과 금속 배선과 상기 콘택 전극 사이에서 전류의 흐름이 원활한 상변화 메모리 장치가 형성된다.
상기 제2 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 상변화 메모리 장치의 제조방법은 제1 절연막 패턴에 형성된 비아홀 내에 금속막 패턴과 상기 금속막 패턴의 상부 중심에 매립된 플러그를 포함하는 금속 배선을 형성한 후 상기 제1절연막 패턴 상에 상기 금속 배선을 노출시키는 콘택홀을 갖는 제2절연막 패턴을 형성한다. 이어서, 상기 콘택홀을 매몰시키면서 제2절연막 패턴을 덮는 상변화 물질막을 형성한 후 상기 상변화 물질막 상에 상부 전극막을 형성한다. 그 결과 금속 배선과 상변화 물질막 패턴 사이에서 전류의 흐름이 원활한 상변화 메모리 장치가 형성된다.
이와 같이, 본 발명에서 금속막 패턴과 상기 금속막 패턴의 상부 중심에 매립된 플러그를 포함하는 금속 배선을 형성하면, 상기 금속 배선 내에 공극이 형성되지 않기 때문에 후속 공정에서 형성되는 콘택 전극과의 금속 배선간에 저항의 페일이 발생하지 않는다. 또한, 상기 금속 배선에서 전기 저항의 페일이 발생하지 않기 때문에 상변화 메모리 장치의 전기적 특성이 일정하게 유지된다.
이하, 본 발명의 바람직한 첨부된 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 일 예에 따른 상변화 메모리 장치를 나타내는 단면도이다.
도 2를 참조하면, 상변화 메모리 장치는 제1절연막 패턴(120a)과 금속막 패턴(126a)과 상기 금속막 패턴의 상부 중심에 삽입된 플러그(128a)를 포함하는 금속 배선(130)과 금속 배선을 덮는 하부 전극(132a), 제2절연막 패턴(134b)내에 형성된 콘택 전극(140a)과 상변화 물질막 패턴(144a)과 상부 전극(148a)과 제3절연막 패턴(152a)을 포함한다.
제1 절연막 패턴(120a)은 반도체 기판(100)의 불순물 영역(도시되지 않음)과 연결되는 콘택 플러그(114)를 포함하는 층간절연막 패턴(110) 상에 형성된다. 제1 절연막 패턴(120a)은 상기 콘택 플러그(114)의 표면을 노출시키는 비아홀(124)를 포함한다.
금속 배선(130)은 금속막 패턴인 텅스텐 패턴(126a)과 상기 텅스텐 패턴의 상부 중심에 삽입 또는 매몰된 플러그(128a)를 포함하는 구조를 갖고, 상기 제1절연막 패턴(120a)에 형성되는 비아홀(124) 내에 구비된다. 상기 플러그(128a)는 상기 비아홀(124) 내에 존재하는 텅스텐 패턴(126a) 상에 구비되는 도전성 패턴 또는 절연성 패턴이다. 상기 도전성 패턴을 형성하는데 사용되는 도전성 물질은 예컨대 알루미늄, 티타늄, 질화티타늄, 탄탈륨, 텡스텐등을 물질을 사용할 수 있다. 또한, 상기 절연성 패턴을 형성하는데 사용되는 절연성 물질은 TEOS, USG, SOG, HDP-CVD 등과 같은 산화물 및 및 SiN, SiON 등의 질화물등을 사용할 수 있다.
하부 전극(132a)은 상기 플러그가 삽입된 금속 배선 상에 형성되는 오믹 콘택막이다. 상기 오믹 콘택막은 질소 원소를 함유하는 도전성 물질, 금속 또는 금속 실리사이드를 사용하여 형성된다. 여기서, 상기 질소 원소를 함유하는 도전성 물질은 티타늄 질화물, 탄탈륨 질화물, 몰리브덴 질화물, 티타늄-실리콘 질화물, 티타늄-알루미늄 질화물, 티타늄-보론 질화물, 지르코늄-실리콘 질화물, 텅스텐-실리콘 질화물, 텅스텐-보론 질화물, 지르코늄-알루미늄 질화물, 몰리브덴-실리콘 질화물, 몰리브덴-알루미늄 질화물, 탄탈륨-실리콘 질화물, 탄탈륨-알루미늄 질화물, 티타늄 산질화물, 티타늄-알루미늄 산질화물, 또는 텅스텐 산질화물, 탄탈륨 산질화물을 포함한다. 그 외에도 도체로서 충분한 전류를 흘려줄 수 있는 전도성 물질이라면 사용이 가능하다.
제2절연막 패턴(134b)은 상기 하부 전극이 형성된 제1절연막 패턴(120a)상에 형성되고, 상기 하부 전극(132a) 상면의 중심을 노출시키는 콘택홀(136)이 형성되어 있다. 상기 제2절연막 패턴(134b)은 추후에 형성되는 상변화 물질층 패턴을 금속 배선으로부터 이격시키고, 이후 형성되는 상변환 물질층 패턴의 변형을 방지한다.
콘택 전극(140a)은 상기 콘택홀(136) 내에 구비된다. 바람직하게는 상기 콘택전극이 상기 콘택홀(136)의 직경보다 작은 선폭을 갖기 위해 측벽에 스페이서(S)가 형성된 콘택홀(136) 내에 구비된다. 상기 콘택 전극(140a)은 상기 금속 배선의 전류가 상변화 물질층 패턴으로 흐르는 전류의 통로로서 상변화 물질막 패턴에 최소한으로 전류로 상대적으로 높은 저항을 얻도록 하는 역할을 한다.
상변화 물질막 패턴(144a)은 상기 콘택 전극(140a)이 형성된 제2절연막 패턴(136b)상에 구비되고, 칼코겐 화합물로 형성된다. 상기 칼코겐 화합물은 예컨대 게 르마늄-안티몬-텔루륨(GST), 비소-안티몬-텔루륨, 주석-안티몬-텔루륨, 주석-인듐-안티몬-텔루륨, 비소-게르마늄-안티몬-텔루륨, 탄탈륨, 니오브 내지 바나듐 등과 같은 5A족 원소-안티몬-텔루륨, 텅스텐, 몰리브덴 내지 크롬 등과 같은 6A족 원소-안티몬-텔루륨, 5A족 원소-안티몬-셀렌, 또는 6A족 원소-안티몬-셀렌 등을 들 수 있다.
상부 전극(148a)은 상기 상변화 물질막 패턴(144a) 상에 형성되고, 상기 하부 산화막에서 사용되는 질소 원소를 함유하는 도전성 물질로 형성된다. 제3절연막 패턴(152a)은 상부 전극(148a)을 절연시키기 위해 상기 상부 전극(148a) 상에 형성된다.
따라서, 상술한 구조를 갖는 상변화 메모리 장치는 그 중심에 플러그가 삽입된 금속 배선(128a)을 포함하고 있기 때문에 상기 금속 배선과 콘택 전극 사이에서 전기 저항의 페일을 초래하는 공극의 형성을 미연에 방지할 수 있다. 여기서, 상기 공극은 후속공정으로 형성되는 콘택 전극(140a)과 금속 배선(128a)간에 전류의 흐름을 차단시킨다.
도 3 내지 도 12는 본 발명의 일 예에 따른 상변화 메모리 장치의 제조 방법의 제1실시예를 나타내는 공정단면도들이다.
도 3을 참조하면, 트랜지스터(도시되지 않음)가 형성된 반도체 기판(100)상기 콘택 플러그(114)를 포함하는 층간절연막 패턴(110)을 형성한다.
이를 구체적으로 설명하면, 반도체 기판 상에 층간절연막(도시되지 않음)을 형성한다. 상기 층간절연막은 예컨대 TEOS, USG, SOG, HDP-CVD 등과 같은 산화물을 증착하여 형성한다. 이어서, 사진 식각 공정으로 상기 층간절연막을 선택적으로 패터닝하여 상기 트랜지스터의 불순물 영역을 선택적으로 노출시키는 콘택홀(도시되지 않음)을 형성한다. 이어서, 상기 콘택홀 형성으로 인해 상기 층간절연막은 층간절연막 패턴(110)으로 형성된다. 이어서, 상기 콘택홀에 텅스텐 물질을 매몰하여 콘택 플러그(114)를 형성한다.
도 4를 참조하면, 상기 층간절연막 패턴(110) 상에 상기 콘택 플러그(114)를 노출시키는 비아홀(124) 갖는 제1절연막 패턴(120a)을 형성한다.
이를 구체적으로 설명하면, 먼저 층간절연막 패턴(110) 상에 절연물을 증착하여 약 2000Å의 두께를 갖는 층간절연막(도시되지 않음)을 형성한다. 이어서, 상기 층간절연막을 패터닝하여 상기 콘택 플러그의 표면을 노출시키는 비아홀(114)를 형성한다. 상기 비아홀(124)의 직경은 상기 콘택 플러그(114)의 선폭 보다 큰 것이 바람직하다.
도 5를 참조하면, 상기 비아홀(124)가 형성된 제1절연막 패턴(120a) 상에 상기 비아홀(124)의 직경의 1/2이하의 두께를 갖는 금속막(126)을 연속적으로 형성한다. 상기 금속막(126)은 텅스텐막인 것이 바람직하다. 또한, 상기 금속막을 형성하기 전에 베리어막(도시되지 않음)인 타이타늄 (Ti) 및 질화타이타늄 (TiN)막을 형성한다.
도 6 및 도 7을 참조하면, 상기 금속막(126)이 형성된 비아홀(124)가 매몰되도록 상기 금속막(126)상에 플러그막(128)을 연속적으로 형성한다.
여기서, 상기 플러그막(128)은 도전성 물질 또는 절연성 물질을 증착하여 형 성할 수 있다. 상기 플러그막(128)을 형성하는데 사용되는 도전성 물질은 예컨대 알루미늄, 티타늄, 질화티타늄, 탄탈륨, 텡스텐등을 물질을 사용할 수 있다. 또한, 상기 플러그막을 형성하는데 사용되는 절연성 물질은 TEOS, USG, SOG, HDP-CVD 등과 같은 산화물을 사용할 수 있다. 바람직하게는 본 실시예에서 플러그막은 도전성 물질을 증착하여 형성하고, 보다 바람직하게는 질화티타늄을 증착하여 형성한다.
이어서, 상기 제1절연막 패턴(120a)의 표면이 노출될 때까지 상기 플러그막(128) 및 금속막(126)을 순차적으로 에치백하여 금속 패턴(126a)의 상부 중심에 플러그(128a)가 삽입된 구조를 갖는 금속 배선(130)을 형성한다.
도 8을 참조하면, 상기 금속 배선(130)을 포함하는 제1절연막 패턴(120a)상에 상기 금속 배선(130)을 덮는(Cover) 하부 전극(132a)을 형성한다. 상기 하부 전극(132a)은 상기 제1절연막 패턴(120a)을 덮는 하부 전극막(도시되지 않음)을 형성한 후 이를 패터닝함으로서 형성된다. 또한, 상기 하부 전극(132a)은 오믹 콘택으로서 질소 원소를 함유하는 도전성 물질, 금속 또는 금속 실리사이드를 사용하여 형성하는 것이 바람직하다.
여기서, 상기 질소 원소를 함유하는 도전성 물질은 예컨대 티타늄 질화물, 탄탈륨 질화물, 몰리브덴 질화물, 티타늄-실리콘 질화물, 티타늄-알루미늄 질화물, 티타늄-보론 질화물, 지르코늄-실리콘 질화물, 텅스텐-실리콘 질화물, 텅스텐-보론 질화물, 지르코늄-알루미늄 질화물, 몰리브덴-실리콘 질화물, 몰리브덴-알루미늄 질화물, 탄탈륨-실리콘 질화물, 탄탈륨-알루미늄 질화물, 티타늄 산질화물, 티타늄-알루미늄 산질화물, 또는 텅스텐 산질화물, 탄탈륨 산질화물등을 들 수 있다. 그 외에도 도체로서 충분한 전류를 흘려줄 수 있는 전도성 물질이라면 사용이 가능하다.
도 9를 참조하면, 상기 제1절연막 패턴(120a)형성된 하부 전극(132a)의 표면을 노출시키는 콘택홀(136)을 갖는 제2절연막 패턴(134a)을 형성한다.
이를 구체적으로 설명하면, 먼저 하부 전극(132a)이 형성된 제1절연막 패턴(120a) 상에 제2절연막(도시되지 않음)을 형성한다. 이후 상기 제2절연막을 선택적으로 패터닝하여 콘택홀(136)을 형성한다. 상기 콘택홀의 형성으로 인해 상기 제2절연막은 제2절연막 패턴(134a) 형성된다.
도 10을 참조하면, 제2절연막 패턴(134a)의 콘택홀(136) 내에 스페이서(S)에 둘러싸인 구조를 갖는 콘택 전극(140a)을 형성한다.
이를 구체적으로 설명하면, 상기 콘택홀이 형성된 제2절연막 패턴(134a) 상에 질화막(도시되지 않음)을 연속적으로 형성한 후 이를 화학적 기계 연마하여 상기 콘택홀의 측면에 스페어서(S)를 형성한다. 상기 스페이서(S)가 형성된 콘택홀(136)이 매몰되도록 콘택 전극용 도전막(도시되지 않음)을 형성한다.
상기 콘택 전극용 도전막은 탄탈륨, 구리 , 텅스텐, 티타늄, 알루미늄 등과 같은 금속 또는 이들의 질화물과 같은 화합물을 사용하여 화학기상 증착방법, 스퍼터링 방법과 같은 물리적 기상 증착 방법 또는 원자층 적층 방법에 의해 형성할 수 있다.
이어서, 상기 제2절연막 패턴(134a)의 상면이 노출될 때까지 상기 도전막을 화학적 기계 연마하여 상기 스페이서가 형성된 콘택홀에 매립된 콘택 전극(140a)을 형성한다. 상기 콘택적극은 하부 전극(132a)을 통과하는 전류가 좁은 단면적을 통해 상변화물질에 주입되게 함으로써 작은 전류로 큰 열을 발생시키고 따라서 상변화를 용이하게 하는 역할을 한다.
도 11을 참조하면, 콘택 전극(140a)을 포함하는 제2절연막 패턴(134a)상에 상변화 물질막(144)을 형성한다. 상변화 물질막(144)은 칼코겐 화합물을 사용하여 스퍼터링 방법으로 형성한다.
여기서, 상기 칼코겐 화합물은 게르마늄-안티몬-텔루륨(GST), 비소-안티몬-텔루륨, 주석-안티몬-텔루륨, 주석-인듐-안티몬-텔루륨, 비소-게르마늄-안티몬-텔루륨, 탄탈륨, 니오브 내지 바나듐 등과 같은 5A족 원소-안티몬-텔루륨, 텅스텐, 몰리브덴 내지 크롬 등과 같은 6A족 원소-안티몬-텔루륨, 5A족 원소-안티몬-셀렌, 또는 6A족 원소-안티몬-셀렌 등을 포함한다. 바람직하게는, 상변화 물질막()은 게르마늄-안티몬-텔루륨(GST)를 사용하여 약 500 내지 1000Å의 두께로 형성한다.
이어서, 상변화 물질막(144) 상에 화학 기상 증착 공정, 물리 기상 증착 공정 또는 원자층 증착 공정을 이용하여 상부 전극막(148)을 형성한다. 이후, 상기 전극막에 제3 절연막(152)을 형성한다. 이후 상기 제3 절연막(152) 상에 상변화 소자의 레이아웃을 정의하는 식각마스인 포토레지스트 패턴(도시하지 않음)을 형성한다.
여기서, 상기 상부 전극막(148)은 질소 원소를 함유하는 도전성 물질, 금속 또는 금속 실리사이드를 사용하여 형성된다. 여기서, 상기 질소 원소를 함유하는 도전성 물질은 티타늄 질화물, 탄탈륨 질화물, 몰리브덴 질화물, 티타늄-실리콘 질 화물, 티타늄-알루미늄 질화물, 티타늄-보론 질화물, 지르코늄-실리콘 질화물, 텅스텐-실리콘 질화물, 텅스텐-보론 질화물, 지르코늄-알루미늄 질화물, 몰리브덴-실리콘 질화물, 몰리브덴-알루미늄 질화물, 탄탈륨-실리콘 질화물, 탄탈륨-알루미늄 질화물, 티타늄 산질화물, 티타늄-알루미늄 산질화물, 또는 텅스텐 산질화물, 탄탈륨 산질화물을 포함한다. 그 외에도 도체로서 충분한 전류를 흘려줄 수 있는 전도성 물질이라면 사용이 가능하다.
도 12를 참조하면, 상기 포토레지스트 패턴에 노출된 제3절연막(152), 상부 전극막(148), 상변화 물질막(144) 및 제2절연막 패턴(134a)을 순차적으로 패터닝하여 제2절연막 패턴(134b), 상변화 물질막 패턴(144a), 상부 전극(148a) 및 제3절연막 패턴(152a)을 포함하는 상변화 메모리 장치를 완성한다. 보다 바람직하게는 상기 포토레지스트 패턴에 노출된 제3절연막(152), 상부 전극막(148), 상변화 물질막(144)만을 순차적으로 패터닝하여 상변화 메모리 장치를 완성한다.
도 13 내지 도 17은 본 발명의 일 예에 따른 상변화 메모리 장치의 제조 방법의 제2실시예를 나타내는 공정단면도들이다.
도 13을 참조하면, 상기 제1실시예와 동일한 공정을 수행하여 플러그(228a)가 삽입된 금속막 패턴(226)으로 이루어진 금속 배선(230)을 포함하는 제1절연막 패턴(220a) 상에 약 100 내지 300Å의 두께를 하부 전극막(232)을 형성한다. 상기 하부 전극막(232)은 오믹(Ohmic) 콘택막으로서 질소 원소를 함유하는 도전성 물질, 금속 또는 금속 실리사이드 물질을 이용하여 형성한다.
본 실시예에서 플러그(228a)는 절연성 물질로 이루어진 플러그막(도시되지 않음)을 형성한 후 이를 화학적 기계 연마하여 형성한다. 상기 절연성 물질로는 예컨대 TEOS, USG, SOG, HDP-CVD 등과 같은 산화물을 사용할 수 있다. 또한, 본 실시예에서의 콘택 플러그(214)를 포함하는 층간절연막 패턴(210) 및 금속 배선(230)을 포함하는 제1절연막 패턴(220a)의 형성 방법은 제1실시예와 동일하기 때문에 생략하기로 한다.
도 14를 참조하면, 상기 제1절연막 패턴(220a)형성된 하부 전극막(232)의 표면을 노출시키는 콘택홀(236)을 갖는 제2절연막 패턴(234a)을 형성한다.
이를 구체적으로 설명하면, 먼저 하부 전극막(232)이 형성된 제1절연막 패턴(220a) 상에 제2절연막(도시되지 않음)을 형성한다. 이후 상기 제2절연막을 선택적으로 패터닝하여 콘택홀(236)을 형성한다. 상기 콘택홀의 형성으로 인해 상기 제2절연막은 제2절연막 패턴(234a) 형성된다.
도 15를 참조하면, 제2절연막 패턴(234a)의 콘택홀(236) 내에서 스페이서(S)에 둘러싸인 구조를 갖는 콘택 전극(240a)을 형성한다.
이를 구체적으로 설명하면, 상기 콘택홀이 형성된 제2절연막 패턴(234a) 상에 질화막(도시되지 않음)을 연속적으로 형성한 후 이를 에치백하여 상기 콘택홀의 측면에 스페어서(S)를 형성한다. 상기 스페이서(S)가 형성된 콘택홀(236)이 매몰되도록 콘택 전극용 도전막(도시되지 않음)을 형성한다. 이어서, 상기 제2절연막 패턴(134a)의 상면이 노출될 때까지 상기 도전막을 화학적 기계연마하여, 상기 스페이서가 형성된 콘택홀에 매립된 콘택 전극(240a)이 형성된다.
도 16을 참조하면, 콘택 전극(240a)을 포함하는 제2절연막 패턴(234a)상에 상변화 물질막(244)을 형성한다. 상변화 물질막(244)은 상기 제1 실시예에서 언급된 칼코겐 화합물을 사용하여 스퍼터링 방법으로 형성한다.
이어서, 상변화 물질막(244) 상에 화학 기상 증착 공정, 물리 기상 증착 공정 또는 원자층 증착 공정을 이용하여 상부 전극막(248)을 형성한다. 이후, 상기 전극막에 제3 절연막(252)을 형성한다. 이후 상기 제3 절연막(252) 상에 상변화 소자의 레이아웃을 정의하는 식각마스크인 포토레지스트 패턴(도시하지 않음)을 형성한다. 여기서, 상기 상부 전극막(148)은 제1 실시예에서 언급된 질소 원소를 함유하는 도전성 물질, 금속 또는 금속 실리사이드를 사용하여 형성된다.
도 17을 참조하면, 상기 포토레지스트 패턴에 노출된 제3절연막(252), 상부 전극막(248), 상변화 물질막(244), 제2절연막 패턴(234a) 및 하부 금속막(232)을 순차적으로 패터닝하여 하부 전극(232a), 제2절연막 패턴(234b), 상변화 물질막 패턴(244a), 상부 전극(248a) 및 제3절연막 패턴(252a)이 적층된 상변화 메모리 장치를 완성한다.
도 18은 본 발명의 다른 예에 따른 상변화 메모리 장치를 나타내는 단면도이다.
도 18을 참조하면, 상변화 메모리 장치는 제1절연막 패턴(320a)과 금속막 패턴(326a)과 상기 금속막 패턴의 상부 중심에 매립된 플러그(328a)를 포함하는 금속 배선(328a)과 금속 배선을 덮는 하부 전극(332a), 제2절연막 패턴(336a), 콘택홀을 매몰시키면서 형성된 상변화 물질막 패턴(344a)과 상부 전극(348a)과 제3절연막 패 턴(352a)을 포함한다.
제1 절연막 패턴(320a)은 반도체 기판(300)의 불순물 영역(도시되지 않음)과 연결되는 콘택 플러그(314)를 포함하는 층간절연막 패턴(310) 상에 형성된다. 제1 절연막 패턴(320a)은 상기 콘택 플러그(314)의 표면을 노출시키는 비아홀(324)을 포함한다.
금속 배선(330)은 금속막 패턴인 텅스텐 패턴(326a)과 상기 텅스텐 패턴의 상부 중심에 매몰 또는 삽입된 플러그(328a)를 포함하는 구조를 갖는다. 상기 플러그(326a)는 상기 비아홀(324) 내에 존재하는 텅스텐 패턴(328a)에 의해 형성된 보이드(도시되지 않음) 내에 구비되는 도전성 패턴 또는 절연성 패턴이다. 상기 도전성 패턴은 예컨대 텅스텐, 알루미늄, 티타늄 물질등이 매립되어 형성되고, 상기 절연성 패턴은 예컨대 산화물 및 질화물이 매립되어 형성된다.
하부 전극(332a)은 상기 플러그 및 금속막 패턴을 포함하는 금속 배선 상에 형성되는 오믹 콘택막이다. 상기 오믹 콘택막은 질소 원소를 함유하는 도전성 물질, 금속 또는 금속 실리사이드를 사용하여 형성된다. 여기서, 상기 질소 원소를 함유하는 도전성 물질은 티타늄 질화물, 탄탈륨 질화물, 몰리브덴 질화물, 니오브 질화물, 티타늄-실리콘 질화물, 티타늄-알루미늄 질화물, 티타늄-보론 질화물, 지르코늄-실리콘 질화물, 텅스텐-실리콘 질화물, 텅스텐-보론 질화물, 지르코늄-알루미늄 질화물, 몰리브덴-실리콘 질화물, 몰리브덴-알루미늄 질화물, 탄탈륨-실리콘 질화물, 탄탈륨-알루미늄 질화물, 티타늄 산질화물, 티타늄-알루미늄 산질화물, 또는 텅스텐 산질화물, 탄탈륨 산질화물을 포함한다. 그 외에도 도체로서 충분한 전 류를 흘려줄 수 있는 전도성 물질이라면 사용이 가능하다.
제2절연막 패턴(336b)은 상기 하부 전극이 형성된 제1절연막 패턴(320a)상에 형성되고, 상기 하부 전극(332a) 상면의 중심을 노출시키는 콘택홀(334)이 형성되어 있다. 상기 제2절연막 패턴은 추후에 형성되는 상변화 물질층을 상기 금속 배선과 이격시키는 역할 및 이후 형성되는 상변환 물질층 패턴의 변형을 방지한다..
상변화 물질막 패턴(344a)은 상기 콘택홀(334)에 그 일부가 매몰되면서 제2절연막 패턴 상에 형성된 "T" 자 형의 칼코겐 화합물로 이루어진 패턴이다. 상기 칼코겐 화합물은 예컨대 게르마늄-안티몬-텔루륨(GST), 비소-안티몬-텔루륨, 주석-안티몬-텔루륨, 주석-인듐-안티몬-텔루륨, 비소-게르마늄-안티몬-텔루륨, 탄탈륨, 니오브 내지 바나듐 등과 같은 5A족 원소-안티몬-텔루륨, 텅스텐, 몰리브덴 내지 크롬 등과 같은 6A족 원소-안티몬-텔루륨, 5A족 원소-안티몬-셀렌, 또는 6A족 원소-안티몬-셀렌 등을 들 수 있다.
상부 전극(348a)은 상기 상변화 물질막 패턴(344a) 상에 형성되고, 상기 하부 산화막에서 사용되는 질소 원소를 함유하는 도전성 물질로 형성된다. 제3절연막 패턴(352a)은 상부 전극(348a)을 절연시키기 위해 상부 전극(348a) 상에 형성된다.
따라서, 상술한 구조를 갖는 상변화 메모리 장치는 금속막 패턴과 플러그로 이루어진 금속 배선(330)을 포함하고 있기 때문에 상기 금속 배선과 상변화 물질막 패턴 사이에서 전기 저항의 페일을 초래하는 공극의 형성을 미연에 방지할 수 있다.
도 19 내지 도 23은 본 발명의 다른 예에 따른 상변화 메모리 장치 제조 방 법의 제1실시예를 나타내는 공정단면도들이다.
도 19 및 도 20을 참조하면, 트랜지스터(도시되지 않음)가 형성된 반도체 기판(300)상기 콘택 플러그(314)를 포함하는 층간절연막 패턴(310)을 형성한다.
이후, 상기 층간절연막 패턴(310) 상에 상기 콘택 플러그(314)를 노출시키는 비아홀(324) 갖는 제1절연막 패턴(320a)을 형성한다.
상기 제1절연막 패턴 형성 방법을 구체적으로 설명하면, 먼저 층간절연막 패턴(310) 상에 약 2000Å의 두께를 갖는 층간절연막(도시되지 않음)을 형성한 후 선택적으로 패터닝하여 상기 콘택 플러그의 표면과 층간절연막 표면 일부를 노출시키는 비아홀(314)를 형성한다. 상기 비아홀(324)의 직경은 상기 콘택 플러그(314)의 선폭 보다 크게 형성하는 것이 바람직하다.
도 21, 도 22 및 도 23을 참조하면, 상기 비아홀(324)이 형성된 제1절연막 패턴(320a) 상에 상기 비아홀(324)의 직경의 1/2이하의 두께를 갖는 텅스텐막(326)을 연속적으로 형성한다.
이어서, 상기 텅스텐막(326)이 형성된 비아홀(324)가 매몰되도록 상기 텅스텐막(326)상에 플러그막(328)을 연속적으로 형성한다. 여기서, 상기 플러그막(328)은 도전성 물질 또는 절연성 물질을 증착하여 형성할 수 있다. 상기 플러그막(328)을 형성하는데 사용되는 도전성 물질은 예컨대 알루미늄, 티타늄, 질화티타늄, 탄탈륨, 텡스텐등을 물질을 사용할 수 있다. 바람직하게는 본 실시예에서 플러그막은 도전성 물질을 증착하여 형성하고, 보다 바람직하게는 질화티타늄을 증착하여 형성한다.
이어서, 상기 제1절연막 패턴(320a)의 표면이 노출될 때까지 화학적 기계적 연마 공정을 수행하여 텅스텐 패턴(326a)에 도전성 플러그(328a)가 삽입된 구조를 갖는 금속 배선(330)을 형성한다.
도 24를 참조하면, 상기 금속 배선(330)을 포함하는 제1절연막 패턴(320a)상에 약 100 내지 200Å의 두께를 갖는 하부 전극막(332)을 형성한다. 상기 하부 전극막은 오믹 콘택막으로 질소 원소를 함유하는 도전성 물질, 금속 또는 금속 실리사이드 물질을 사용하는 것이 바람직하다.
여기서, 상기 질소 원소를 함유하는 도전성 물질은 예컨대 티타늄 질화물, 탄탈륨 질화물, 몰리브덴 질화물, 티타늄-실리콘 질화물, 티타늄-알루미늄 질화물, 티타늄-보론 질화물, 지르코늄-실리콘 질화물, 텅스텐-실리콘 질화물, 텅스텐-보론 질화물, 지르코늄-알루미늄 질화물, 몰리브덴-실리콘 질화물, 몰리브덴-알루미늄 질화물, 탄탈륨-실리콘 질화물, 탄탈륨-알루미늄 질화물, 티타늄 산질화물, 티타늄-알루미늄 산질화물, 또는 텅스텐 산질화물, 탄탈륨 산질화물등을 들 수 있다.
도 25를 참조하면, 상기 하부 전극막(332)상에 콘택홀(336)을 포함하는 제2절연막 패턴(334a)을 형성한다.
이를 구체적으로 설명하면, 먼저 하부 전극막(332) 상에 제2절연막(도시되지 않음)을 형성한다. 이후 상기 제2절연막을 선택적으로 패터닝하여 상기 하부 전극막 표면을 선택적으로 노출시키는 콘택홀(336)을 형성한다. 상기 콘택홀(336)의 형성으로 인해 상기 제2절연막은 제2절연막 패턴(334a) 형성된다.
도 26을 참조하면, 상기 콘택홀(336)을 매몰하면서 상기 제2절연막 패턴 (334a)상에 상변화 물질막(344)을 형성한다. 상기 상변화 물질막(344)은 상기 하부 전극막(332)과 전기적으로 연결된다.
상기 상변화 물질막(344)은 칼코겐 화합물을 사용하여 스퍼터링 방법으로 형성한다. 여기서, 상기 칼코겐 화합물은 게르마늄-안티몬-텔루륨(GST), 비소-안티몬-텔루륨, 주석-안티몬-텔루륨, 주석-인듐-안티몬-텔루륨, 비소-게르마늄-안티몬-텔루륨, 탄탈륨, 니오브 내지 바나듐 등과 같은 5A족 원소-안티몬-텔루륨, 텅스텐, 몰리브덴 내지 크롬 등과 같은 6A족 원소-안티몬-텔루륨, 5A족 원소-안티몬-셀렌, 또는 6A족 원소-안티몬-셀렌 등을 포함한다. 바람직하게는, 상변화 물질막(344)은 게르마늄-안티몬-텔루륨(GST)를 사용하여 약 500 내지 1000Å의 두께로 형성한다.
이어서, 상변화 물질막(344) 상에 화학 기상 증착 공정, 물리 기상 증착 공정 또는 원자층 증착 공정을 이용하여 상부 전극막(348)을 형성한다. 이후, 상기 전극막에 제3 절연막(352)을 형성한다. 이후 상기 제3절연막(352) 상에 상변화 메모리 장치의 레이아웃을 정의하는 식각 마스크인 포토레지스트 패턴(도시하지 않음)을 형성한다.
도 27을 참조하면, 상기 포토레지스트 패턴에 노출된 제3절연막(352), 상부 전극막(348), 상변화 물질막(344) 및 제2절연막 패턴(334a) 및 하부 전극막(332)을 순차적으로 패터닝하여 하부 전극(332a), 제2절연막 패턴(334b), 상변화 물질막 패턴(344a), 상부 전극(348a) 및 제3절연막 패턴(152a)을 포함하는 상변화 메모리 장치를 완성한다.
이상에서 설명한 바와 같이 본 발명에 따르면, 금속막 패턴과 상기 금속막 패턴의 상부 중심에 매립된 플러그로 이루어진 금속 배선을 포함하는 상변화 메모리 장치는 상기 금속 배선 내에 공극이 존재하지 않기 때문에 후속 공정에서 형성되는 콘택 전극과의 금속 배선간에 저항의 페일이 발생하지 않는다.
또한, 상기 금속 배선에서 전기 저항의 페일이 발생하지 않기 때문에 상변화 메모리 장치의 전기적 특성이 일정하게 유지될 뿐만 아니라 트랜지스터를 이용하여 고속으로 정보를 저장 및 소거 동작을 수행할 수 있다.
이상, 본 발명에 대하여 그 바람직한 실시예를 설명하였지만, 본 발명은 이에 의해 제한되는 것은 아니고 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다.
Claims (24)
- (a) 제1절연막 패턴에 형성된 비아홀 내에 형성되고, 금속막 패턴과 상기 금속막 패턴의 상부 중심에 매립된 플러그를 포함하는 금속 배선;(b) 상기 금속 배선을 포함하는 제1절연막 패턴 상에 형성되고, 상기 금속 배선과 연결된 콘택 전극을 포함하는 제2절연막 패턴;(c) 상기 제2절연막 패턴 상에 형성된 상변화 물질막 패턴; 및(d) 상기 상변화 물질막 패턴 상에 형성된 상부 전극을 포함하는 상변화 메모리 장치.
- 제1항에 있어서, 상기 금속막 패턴은 상기 비아홀의 측벽 및 저면에 형성된 텅스텐 패턴이고, 상기 플러그는 상기 텅스텐 패턴에 형성된 절연성 패턴인 것을 특징으로 하는 상변화 메모리 장치.
- 제1항에 있어서, 상기 금속막 패턴은 상기 비아홀의 측벽 및 저면에 형성된 텅스텐 패턴이고, 상기 플러그는 상기 텅스텐 패턴에 형성된 도전성 패턴인 것을 특징으로 하는 상변화 메모리 장치.
- 제1항에 있어서, 상기 제1절연막 패턴과 제2절연막 패턴 사이에는 상기 금속 배선을 덮는 하부 전극을 더 포함하는 것을 특징으로 하는 상변화 메모리 장치.
- (a) 제1절연막 패턴에 형성된 비아홀 내에 형성되고, 금속막 패턴과 상기 금속막 패턴의 상부 중심에 매립된 플러그를 포함하는 금속 배선;(b) 상기 금속 배선을 포함하는 제1절연막 패턴 상에 형성되고, 상기 금속 배선을 노출시키는 콘택홀을 포함하는 제2절연막 패턴;(c) 상기 콘택홀 매몰시키면서 상기 제2절연막 패턴 상에 형성된 상변화 물질막 패턴; 및(d) 상기 상변화 물질막 패턴 상에 형성된 상부 전극을 포함하는 상변화 메모리 장치.
- 제5항에 있어서, 상기 금속막 패턴은 상기 비아홀의 측벽 및 저면에 형성된 텅스텐 패턴이고, 상기 플러그는 상기 텅스텐 패턴에 형성된 절연성 패턴인 것을 특징으로 하는 상변화 메모리 장치.
- 제5항에 있어서, 상기 금속막 패턴은 상기 비아홀의 측벽 및 저면에 형성된 텅스텐 패턴이고, 상기 플러그는 상기 텅스텐 패턴에 형성된 도전성 패턴인 것을 특징으로 하는 상변화 메모리 장치.
- 제5항에 있어서, 상기 제1절연막 패턴과 제2 절연막 패턴 사이에는 상기 금속 배선을 덮는 하부 전극을 더 포함하는 것을 특징으로 하는 상변화 메모리 장치.
- (a) 제1 절연막 패턴에 형성된 비아홀 내에 금속막 패턴과 상기 금속막 패턴의 상부 중심에 매립된 플러그를 포함하는 금속 배선을 형성하는 단계;(b) 상기 제1절연막 패턴 상에 상기 금속 배선과 연결되는 콘택 전극을 포함하는 제2절연막 패턴을 형성하는 단계;(c) 상기 제2절연막 패턴 상에 상변화 물질막을 형성하는 단계; 및(d) 상기 상변화 물질막 상에 상부 전극막을 형성하는 단계를 포함하는 상변화 메모리 장치의 제조 방법.
- 제9항에 있어서, 상기 단계 (a)는,상기 제1절연막 패턴에 형성된 비아홀이 매몰되지 않도록 금속막을 연속적으로 형성하는 단계;상기 금속막이 형성된 비아홀이 매몰되도록 절연성 물질을 증착하는 단계; 및상기 제1절연막 패턴의 상면이 노출될 때까지 상기 금속막과 절연성 물질을 에치백하는 단계를 포함하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 제10항에 있어서, 상기 금속막은 상기 비아홀 직경의 1/2이하의 두께를 갖도록 형성하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 제9항에 있어서, 상기 단계 (a)는,상기 제1절연막 패턴 상에 비아홀이 매몰되지 않도록 금속막을 연속적으로 형성하는 단계;상기 금속막이 형성된 비아홀이 매몰되도록 도전성 물질을 증착하는 단계; 및상기 제1절연막 패턴의 상면이 노출될 때까지 상기 금속막과 도전성 물질을 에치백하는 단계를 포함하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 제12항에 있어서, 상기 금속막은 상기 비아홀 직경의 1/2이하의 두께를 갖도록 형성하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 제9항에 있어서, 상기 단계 (a)이후 상기 금속 배선을 포함하는 제1절연막 패턴 상에 하부 전극막을 형성하는 단계를 수행하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 제14항에 있어서, 상기 단계 (d)이후 마스크 패턴을 적용하여 상기 상부 전극막과 상변화 물질막, 제2절연막 패턴 및 하부 전극막을 순차적으로 패터닝하는 단계를 더 포함하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 제9항에 있어서, 상기 단계 (a)이후 상기 금속 배선을 포함하는 제1절연막 패턴 상에 하부 전극막을 형성하는 단계; 및상기 하부 전극막을 패터닝하여 상기 금속 배선을 덮는 하부 전극을 형성하는 단계를 더 수행하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 제16항에 있어서, 상기 단계 (d)이후 상기 상부 전극막과 상변화 물질막 및 제2절연막 패턴을 순차적으로 패터닝하는 단계를 더 수행하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- (a) 제1 절연막 패턴에 형성된 비아홀 내에 금속막 패턴과 상기 금속막 패턴의 상부 중심에 매립된 플러그를 포함하는 금속 배선을 형성하는 단계;(b) 상기 제1절연막 패턴 상에 상기 금속 배선을 노출시키는 콘택홀을 갖는 제2절연막 패턴을 형성하는 단계;(c) 상기 콘택홀을 매몰하면서, 상기 제2절연막 패턴을 덮는 상변화 물질막을 형성하는 단계; 및(d) 상기 상변화 물질막 상에 상부 전극막을 형성하는 단계를 포함하는 상변화 메모리 장치의 제조 방법.
- 제18항에 있어서, 상기 단계 (a)는,상기 제1절연막 패턴에 형성된 비아홀 내에 상기 비아홀 직경의 1/2이하의 두께를 텅스텐 금속막을 연속적으로 형성하는 단계;상기 텅스텐 금속막이 형성된 비아홀이 매몰되도록 절연성 물질을 증착하는 단계; 및상기 제1절연막 패턴의 상면이 노출될 때까지 상기 텅스텐막과 절연성 물질을 에치백하는 단계를 포함하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 제18항에 있어서, 상기 단계 (a)는,상기 제1절연막 패턴 상에 비아홀 내에 비아홀 직경의 1/2이하의 두께를 갖는 텅스텐 금속막을 연속적으로 형성하는 단계;상기 텅스텐 금속막이 형성된 비아홀이 매몰되도록 도전성 물질을 증착하는 단계; 및상기 제1절연막 패턴의 상면이 노출될 때까지 상기 텅스텐 금속막과 도전성물질을 에치백하는 단계를 포함하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 제18항에 있어서, 상기 단계 (a)이후 상기 금속 배선을 포함하는 제1절연막 패턴상에 하부 전극막을 형성하는 단계를 수행하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 제21항에 있어서, 상기 단계 (d)이후 마스크 패턴을 적용하여 상기 상부 전 극막과 상변화 물질막, 제2절연막 패턴 및 하부 전극막을 순차적으로 패터닝하는 단계를 더 포함하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 제18항에 있어서, 상기 단계 (a)이후 상기 금속 배선을 포함하는 제1절연막 패턴 상에 하부 전극막을 형성하는 단계; 및상기 하부 전극막을 패터닝하여 상기 금속 배선을 덮는 하부 전극을 형성하는 단계를 더 수행하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
- 제23항에 있어서, 상기 단계 (d)이후 상기 상부 전극막과 상변화 물질막을 순차적으로 패터닝하는 단계를 더 수행하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040066532A KR100623181B1 (ko) | 2004-08-23 | 2004-08-23 | 상변화 메모리 장치 및 이의 제조 방법 |
| US11/209,938 US20060076641A1 (en) | 2004-08-23 | 2005-08-23 | Methods of fabricating phase changeable semiconductor memory devices including multi-plug conductive structures and related devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040066532A KR100623181B1 (ko) | 2004-08-23 | 2004-08-23 | 상변화 메모리 장치 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060018172A true KR20060018172A (ko) | 2006-02-28 |
| KR100623181B1 KR100623181B1 (ko) | 2006-09-19 |
Family
ID=36144424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040066532A KR100623181B1 (ko) | 2004-08-23 | 2004-08-23 | 상변화 메모리 장치 및 이의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20060076641A1 (ko) |
| KR (1) | KR100623181B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100717286B1 (ko) * | 2006-04-21 | 2007-05-15 | 삼성전자주식회사 | 상변화 물질층의 형성 방법과, 그 방법을 이용한 상변화기억 소자의 형성 방법 및 상변화 기억 소자 |
| KR100814393B1 (ko) * | 2007-03-21 | 2008-03-18 | 삼성전자주식회사 | 상변화 물질층 형성 방법 및 이를 이용한 상변화 메모리장치의 제조 방법 |
| KR100858083B1 (ko) * | 2006-10-18 | 2008-09-10 | 삼성전자주식회사 | 하부전극 콘택층과 상변화층 사이에 넓은 접촉면적을 갖는상변화 메모리 소자 및 그 제조 방법 |
| KR100876767B1 (ko) * | 2007-09-06 | 2009-01-07 | 주식회사 하이닉스반도체 | 상 변화 메모리 장치의 형성 방법 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10255117A1 (de) * | 2002-11-26 | 2004-06-17 | Infineon Technologies Ag | Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung |
| JP2007103620A (ja) * | 2005-10-04 | 2007-04-19 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法ならびにその配線装置 |
| JP4860248B2 (ja) * | 2005-11-26 | 2012-01-25 | エルピーダメモリ株式会社 | 相変化メモリ装置および相変化メモリ装置の製造方法 |
| CN100492695C (zh) * | 2006-05-26 | 2009-05-27 | 中国科学院上海微系统与信息技术研究所 | 用硅湿法刻蚀和键合工艺制备相变存储器的方法 |
| TWI310558B (en) * | 2006-06-02 | 2009-06-01 | Ind Tech Res Inst | Phase change memory cell |
| US7696506B2 (en) * | 2006-06-27 | 2010-04-13 | Macronix International Co., Ltd. | Memory cell with memory material insulation and manufacturing method |
| US8106376B2 (en) * | 2006-10-24 | 2012-01-31 | Macronix International Co., Ltd. | Method for manufacturing a resistor random access memory with a self-aligned air gap insulator |
| US20080096344A1 (en) * | 2006-10-24 | 2008-04-24 | Macronix International Co., Ltd. | Method for Manufacturing a Resistor Random Access Memory with a Self-Aligned Air Gap insulator |
| US7709325B2 (en) * | 2008-03-06 | 2010-05-04 | International Business Machines Corporation | Method of forming ring electrode |
| TWI441367B (zh) * | 2008-10-24 | 2014-06-11 | Ind Tech Res Inst | 多階記憶胞及其製造方法 |
| DE102009049102B4 (de) * | 2009-10-13 | 2012-10-04 | Austriamicrosystems Ag | Halbleiterbauelement mit Durchkontaktierung und Verfahren zur Herstellung einer Durchkontaktierung in einem Halbleiterbauelement |
| US9034664B2 (en) * | 2012-05-16 | 2015-05-19 | International Business Machines Corporation | Method to resolve hollow metal defects in interconnects |
| CN104979468A (zh) * | 2014-04-10 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| KR20210062824A (ko) | 2019-11-22 | 2021-06-01 | 삼성전자주식회사 | 반도체 소자 및 그의 제조 방법 |
| US11417839B2 (en) * | 2020-09-21 | 2022-08-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device, memory integrated circuit and manufacturing method thereof |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5869843A (en) * | 1995-06-07 | 1999-02-09 | Micron Technology, Inc. | Memory array having a multi-state element and method for forming such array or cells thereof |
| US5998244A (en) * | 1996-08-22 | 1999-12-07 | Micron Technology, Inc. | Memory cell incorporating a chalcogenide element and method of making same |
| US5825046A (en) * | 1996-10-28 | 1998-10-20 | Energy Conversion Devices, Inc. | Composite memory material comprising a mixture of phase-change memory material and dielectric material |
| CN1210819C (zh) * | 1999-03-25 | 2005-07-13 | 能源变换设备有限公司 | 带有改进的接触点的电可编程存储器元件 |
| US6548906B2 (en) * | 2001-08-22 | 2003-04-15 | Agere Systems Inc. | Method for reducing a metal seam in an interconnect structure and a device manufactured thereby |
| US6764894B2 (en) * | 2001-08-31 | 2004-07-20 | Ovonyx, Inc. | Elevated pore phase-change memory |
| US6579760B1 (en) * | 2002-03-28 | 2003-06-17 | Macronix International Co., Ltd. | Self-aligned, programmable phase change memory |
| US7049623B2 (en) * | 2002-12-13 | 2006-05-23 | Ovonyx, Inc. | Vertical elevated pore phase change memory |
| US7115927B2 (en) * | 2003-02-24 | 2006-10-03 | Samsung Electronics Co., Ltd. | Phase changeable memory devices |
-
2004
- 2004-08-23 KR KR1020040066532A patent/KR100623181B1/ko not_active IP Right Cessation
-
2005
- 2005-08-23 US US11/209,938 patent/US20060076641A1/en not_active Abandoned
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100717286B1 (ko) * | 2006-04-21 | 2007-05-15 | 삼성전자주식회사 | 상변화 물질층의 형성 방법과, 그 방법을 이용한 상변화기억 소자의 형성 방법 및 상변화 기억 소자 |
| US8034683B2 (en) | 2006-04-21 | 2011-10-11 | Samsung Electronics Co., Ltd. | Method of forming a phase change material layer, method of forming a phase change memory device using the same, and a phase change memory device so formed |
| KR100858083B1 (ko) * | 2006-10-18 | 2008-09-10 | 삼성전자주식회사 | 하부전극 콘택층과 상변화층 사이에 넓은 접촉면적을 갖는상변화 메모리 소자 및 그 제조 방법 |
| KR100814393B1 (ko) * | 2007-03-21 | 2008-03-18 | 삼성전자주식회사 | 상변화 물질층 형성 방법 및 이를 이용한 상변화 메모리장치의 제조 방법 |
| KR100876767B1 (ko) * | 2007-09-06 | 2009-01-07 | 주식회사 하이닉스반도체 | 상 변화 메모리 장치의 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100623181B1 (ko) | 2006-09-19 |
| US20060076641A1 (en) | 2006-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100623181B1 (ko) | 상변화 메모리 장치 및 이의 제조 방법 | |
| KR100669851B1 (ko) | 상변화 메모리 장치의 제조 방법 | |
| JP4955204B2 (ja) | 相変化記憶素子およびその形成方法 | |
| US8426967B2 (en) | Scaled-down phase change memory cell in recessed heater | |
| KR100533958B1 (ko) | 상변화 메모리 장치 및 그 제조 방법 | |
| KR100873878B1 (ko) | 상변화 메모리 유닛의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법 | |
| US7038261B2 (en) | Integrated circuit memory devices having memory cells therein that utilize phase-change materials to support non-volatile data retention | |
| US7772581B2 (en) | Memory device having wide area phase change element and small electrode contact area | |
| US7339185B2 (en) | Phase change memory device and method for forming the same | |
| KR100681266B1 (ko) | 가변 저항 구조물의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법 | |
| KR100566699B1 (ko) | 상변화 메모리 장치 및 그 제조 방법 | |
| US20060046509A1 (en) | Method of forming a phase change memory device having a small area of contact | |
| JP4929228B2 (ja) | 相変化メモリー素子及びその製造方法 | |
| KR20100082604A (ko) | 가변저항 메모리 장치 및 그의 형성 방법 | |
| JP2003303941A (ja) | 自己整列したプログラム可能な相変化メモリ | |
| JP2006344948A (ja) | 相変化記憶素子及びその製造方法 | |
| US10833267B2 (en) | Structure and method to form phase change memory cell with self- align top electrode contact | |
| KR101097865B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR20070058054A (ko) | 상변화 메모리 장치의 제조 방법 | |
| KR100651756B1 (ko) | 상변화층 스페이서를 갖는 상변화 메모리 소자 및 그제조방법 | |
| KR100722769B1 (ko) | 상변화 메모리 장치 및 이의 형성 방법 | |
| KR100833505B1 (ko) | 상변화층과 발열 전극간에 콘택 크기가 작은 상변화 메모리소자 및 그 제조방법 | |
| US7525176B2 (en) | Phase change memory cell design with adjusted seam location | |
| TW202032723A (zh) | 製造記憶體裝置的方法 | |
| KR20070079647A (ko) | 상변화 메모리 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090814 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |