KR20060006554A - 배드 블록 관리부를 포함하는 플래시 메모리 시스템 - Google Patents

배드 블록 관리부를 포함하는 플래시 메모리 시스템 Download PDF

Info

Publication number
KR20060006554A
KR20060006554A KR1020040055639A KR20040055639A KR20060006554A KR 20060006554 A KR20060006554 A KR 20060006554A KR 1020040055639 A KR1020040055639 A KR 1020040055639A KR 20040055639 A KR20040055639 A KR 20040055639A KR 20060006554 A KR20060006554 A KR 20060006554A
Authority
KR
South Korea
Prior art keywords
block
data
address
management
area
Prior art date
Application number
KR1020040055639A
Other languages
English (en)
Other versions
KR100572328B1 (ko
Inventor
김호정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040055639A priority Critical patent/KR100572328B1/ko
Priority to US10/969,481 priority patent/US7472331B2/en
Priority to JP2005196565A priority patent/JP4948793B2/ja
Priority to DE102005034611A priority patent/DE102005034611A1/de
Publication of KR20060006554A publication Critical patent/KR20060006554A/ko
Application granted granted Critical
Publication of KR100572328B1 publication Critical patent/KR100572328B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 배드 블록을 하드웨어적으로 관리하는 플래시 메모리 시스템에 관한 것이다. 본 발명은 플래시 메모리부와 배드 블록 관리부를 포함한다. 상기 플래시 메모리부는 데이터 블록, 예비 블록, 그리고 관리 블록을 포함한다. 그리고 배드 블록 관리부는 상기 관리 블록을 참조하여 상기 데이터 블록의 결함이 있는 페이지 어드레스를 상기 예비 블록의 페이지 어드레스로 변환해 준다. 본 발명에 의하면, 배드 블록 발생시 카피 백 동작을 수행하지 않아도 되는 장점이 있다.

Description

배드 블록 관리부를 포함하는 플래시 메모리 시스템 {FLASH MEMORY SYSTEM INCLUDING BAD BLOCK MANAGEMENT UNIT}
도 1은 본 발명에 따른 반도체 메모리 장치의 바람직한 실시예를 보여주는 블록도이다.
도 2 및 도 3은 도 1에 도시된 데이터 블록 및 예비 블록을 보여주는 개념도이다.
도 4는 도 1에 도시된 관리 블록을 보여주는 도면이다.
도 5는 배드 블록 관리를 위한 초기화 과정을 보여주는 순서도이다.
도 6은 진행성 블록이 발생된 경우에 어드레스 변환회로를 셋팅하는 과정을 보여주는 순서도이다.
도 7은 배드 블록 관리를 위한 소거 동작을 보여주는 순서도이다.
*도면의 주요부분에 대한 부호의 설명*
100 : 플래시 메모리부 110 : 예비 블록
120 : 관리 블록 130 : 데이터 블록
200 : 배드 블록 관리부 210 : 어드레스 변환회로
220 : 레지스터 230 : 제어회로
본 발명은 플래시 메모리 시스템에 관한 것으로, 더욱 상세하게는 배드 블록을 하드웨어적으로 관리하는 플래시 메모리 시스템에 관한 것이다.
플래시 메모리 장치(Flash Memory Device)는 플래시 EEPROM(Flash Electrically Erasable Programmable Read Only Memory) 또는 플래시 E2PROM 등으로 불리우고 있는, 전원 없이도 데이터를 보존할 수 있는 불휘발성 메모리 장치(Nonvolatile Memory Device)이다. 플래시 메모리 장치(예를 들면, NAND 타입 플래시 메모리 장치)의 메모리 셀 어레이는 복수개의 블록들(Blocks)로 나누어져 있고, 각 블록은 복수개의 페이지들(Pages)로 이루어지고, 각 페이지는 하나의 워드라인을 공유하는 복수개의 메모리 셀들(Memory Cells)로 구성되어 있다. 일반적으로, 각 블록은 16개, 32개, 또는 64개 등의 페이지들로 이루어지고, 각 페이지는 512 바이트(Byte) 개, 또는 2048 바이트(Byte) 개 등의 메모리 셀들로 이루어진다.
플래시 메모리 장치는 공정 과정 또는 동작 과정에서 메모리 셀에 치명적인 결함(fail)이 발생하는 경우가 많이 있다. 결함이 있다고 판정된 메모리 셀을 적어도 1개 이상 가지고 있는 블록을 배드 블록(Bad Block)이라고 한다. 배드 블록의 수가 규정치 이상, 가령 5개 이상 존재할 경우에는 그 플래시 메모리 장치는 불량품(failure article)으로 판정된다.
그러나 배드 블록의 수가 규정치 보다 적은 플래시 메모리 장치는 자체적으 로 그 내부에서 배드 블록을 관리할 수 있는 방법을 가지고 있다. 그 대표적인 한 예가 카피 백 동작(Copy Back Operation)이다. 카피 백 동작이란 임의의 제 1 페이지에 저장된 데이터를 상기 제 1 페이지와 다른 제 2 페이지에 저장하는 것을 말한다. 여기서, 상기 제 1 페이지는 배드 블록 내에 존재하며 유효한 데이터(valid data)를 저장하고 있는 페이지이고, 상기 제 2 페이지는 결함이 없는 블록 내에 존재하는 페이지이다.
배드 블록이 발생되면 배드 블록에 저장되어 있는 유효한 데이터는 페이지 단위로 버퍼 메모리(예를 들면, DRAM 또는 SRAM)에 임시적으로 저장된 후에 플래시 메모리의 결함이 없는 다른 블록에 써넣게 된다. 이러한 카피 백 동작은 페이지 단위로 데이터를 읽어내고, 읽어낸 데이터를 다시 써 넣어야 하기 때문에 시간이 많이 소요되는 문제점이 있다. 이는 고속 낸드 플래시 메모리를 구현하는데 큰 부담으로 작용하고 있다.
본 발명은 상술한 문제점을 해결하기 위하여 제안된 것으로, 본 발명의 목적은 플래시 메모리 시스템 내부에 배드 블록 관리부를 구비하여 시간이 많이 소요되는 카피-백 동작을 수행하지 않고 배드 블록을 효율적으로 관리할 수 있는 플래시 메모리 시스템을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명에 따른 플래시 메모리 시스템은, 데이터 블록, 예비 블록, 그리고 관리 블록을 포함하는 플래시 메모리부; 및 상기 관리 블록을 참조하여, 상기 데이터 블록의 결함이 있는 페이지 어드레스를 상기 예비 블록의 페이지 어드레스로 변환해주는 배드 블록 관리부를 포함한다.
실시예로서, 상기 관리 블록은, 상기 데이터 블록의 어드레스를 저장하는 제 1 영역; 상기 데이터 블록의 페이지에 대한 결함 정보를 저장하는 제 2 영역; 및 변환될 예비 블록의 어드레스를 저장하는 제 3 영역을 포함한다. 상기 제 2 영역은, 상기 데이터 블록에 속한 각각의 페이지에 대하여 결함 정보를 1 비트씩 저장하는 것을 특징으로 한다.
실시예로서, 상기 관리 블록은, 상기 데이터 블록이 배드 블록인지에 대한 정보를 저장하는 제 4 영역 및 상기 데이터 블록이 소거된 블록인지에 대한 정보를 저장하는 제 5 영역을 더 포함한다.
실시예로서, 상기 배드 블록 관리부는, 상기 관리 블록에 저장된 데이터를 읽어내는 저장장치; 상기 저장장치를 참조하여, 호스트에서 입력되는 상기 데이터 블록의 어드레스를 상기 예비 블록의 어드레스로 변환하는 어드레스 변환회로; 및 상기 저장장치와 어드레스 변환회로의 제반 동작을 제어하는 제어회로를 포함한다.
본 발명에 따른 데이터 블록, 예비 블록, 그리고 관리 블록을 포함하는 플래시 메모리 시스템의 배드 블록 관리 방법은, a) 상기 관리 블록에 저장된 데이터를 읽어내는 단계; 및 b) 상기 읽어낸 관리 블록의 데이터를 참조하여, 상기 데이터 블록의 결함이 있는 페이지 어드레스를 상기 예비 블록의 페이지 어드레스로 변환해주는 단계를 포함한다.
실시예로서, 상기 배드 블록 관리 방법은, 진행성 배드 블록이 발생된 경우 에 상기 관리 블록을 업-데이트하는 단계를 더 포함한다.
실시예로서, 상기 배드 블록 관리 방법은, 소거 명령 및 어드레스가 입력된 경우에 상기 관리 블록을 업-데이트하고 상기 예비 블록에 대해 소거 동작을 수행하는 단계를 더 포함한다.
실시예로서, 상기 관리 블록은, 상기 데이터 블록의 어드레스를 저장하는 제 1 영역; 상기 데이터 블록의 페이지에 대한 결함 정보를 저장하는 제 2 영역; 및 변환될 예비 블록의 어드레스를 저장하는 제 3 영역을 포함하는 것을 특징으로 한다. 상기 관리 블록은, 상기 데이터 블록이 배드 블록인지에 대한 정보를 저장하는 제 4 영역 또는 상기 데이터 블록이 소거된 블록인지에 대한 정보를 저장하는 제 5 영역을 더 포함할 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도 1 내지 도 7을 참조하여 설명하기로 한다.
도 1은 본 발명에 따른 플래시 메모리 시스템의 바람직한 실시예를 보여주는 블록도이다. 도 1에 도시된 플래시 메모리 시스템은 플래시 메모리부(100)와 배드 블록 관리부(200)를 포함한다.
도 1을 참조하면, 상기 플래시 메모리부(100)는 24개의 예비 블록들(Reserved Blocks, R_Block_x; x=1~24)(110), 2개의 관리 블록들(Management Blocks, M_Block_y; y=1,2)(120), 그리고 1024개의 데이터 블록들(Data Blocks, D_Block_z; z=1~1024)(130)을 포함한다.
상기 예비 블록들(110)은 상기 데이터 블록들(130) 중에서 결함이 발생된 배드 블록을 대신하기 위해 마련된 블록들이다. 예를 들어, 데이터 블록들(D_Block_A, D_Block_B)(131, 132)이 배드 블록으로 확인되면, 상기 데이터 블록(131, 132)에 저장될 데이터는 예비 블록들(R_Block_1, R_Block_2)(111, 112)에 각각 저장된다.
상기 관리 블록들(120)은 배드 블록 관리를 위한 정보를 저장하기 위한 블록이다. 상기 관리 블록들(120)은 배드 블록에 대한 어드레스 정보, 상기 배드 블록에 속한 각각의 페이지에 대한 결함 정보, 변환되는 예비 블록에 대한 어드레스 정보 등을 저장하고 있다. 예를 들면, 관리 블록(M_Block_1)(121)에는 배드 블록으로 확인된 데이터 블록들(131, 132)에 대한 어드레스, 그리고 예비 블록들(111, 112)에 대한 어드레스 등이 저장되어 있다. 상기 관리 블록들(120)에 저장되는 배드 블록 관리를 위한 정보에 대해서는 도 4에서 상세하게 설명된다.
상기 배드 블록 관리부(200)는 어드레스 변환회로(Address Replacement Circuit)(210), 레지스터(Register)(220), 그리고 제어회로(Control Circuit)(230)를 포함한다.
상기 플래시 메모리 시스템에 전원이 공급되고 시스템이 부팅(booting)되면, 관리 블록(예를 들면, M_Block_1)(121)에 저장되어 있는 배드 블록 관리 정보는 상기 레지스터(220)에 로딩된다. 상기 레지스터(220)는 어드레스 맵핑 테이블(Address Mapping Table; AMT)로 정의되는 어드레스 변환 데이터를 저장한다. 상기 어드레스 맵핑 테이블은 RM(Remapping Mark) 영역, CM(Complete Mark) 영역, 호스 트에서 제공되는 어드레스(Host physical ADDRess; HADDR)를 저장하는 영역, 그리고 변환될 플래시 메모리 어드레스(Flash memory ADDRess; FADDR)를 저장하는 영역 등으로 구성된다.
한편, 상기 레지스터(220)는 하나의 실시예에 불과하며, 상기 레지스터(220) 대신에 RAM(예들 들면, SRAM, DRAM) 등과 저장장치를 통해서도 동일한 기능을 수행할 수 있다.
상기 어드레스 변환회로(210)는 상기 레지스터(220)에 저장되어 있는 어드레스 맵핑 테이블에 근거하여 호스트(Host)에서 입력되는 어드레스(HADDR)를 플래시 어드레스(FADDR)로 변환한다. 예를 들어, 호스트로부터 배드 블록으로 확인된 데이터 블록(132)의 어드레스가 입력되면, 상기 어드레스 변환회로(210)는 상기 레지스터(220)에 저장되어 있는 어드레스 맵핑 테이블에서 상기 데이터 블록(132)의 어드레스를 찾아보고, 존재하면 해당하는 예비 블록(112)의 어드레스로 변환한다.
상기 제어회로(230)는 배드 블록 관리를 위한 상기 레지스터(220)와 상기 어드레스 변환회로(210)의 제반 동작을 제어한다.
도 2는 도 1에 도시된 데이터 블록(131)과 예비 블록(111)을 보여주는 개념도이다. 도 2를 참조하면, 상기 데이터 블록(131)과 상기 예비 블록(111)은 각각 32개의 페이지들로 구성된다. 상기 데이터 블록(131)은 제 1 및 제 2 페이지(Page1, Page2)에는 결함이 없으나, 제 3 내지 제 32 페이지(Page3~Page32)에는 결함이 발생된 배드 블록이다. 상기 데이터 블록(131)의 제 1 및 제 2 페이지에는 유효한 데이터(Valid Data)가 저장되어 있다.
종래의 카피 백 동작을 이용한 배드 블록 관리에 의하면, 상기 데이터 블록(131)의 제 1 및 제 2 페이지에 저장되어 있는 데이터를 페이지 버퍼 또는 외부에 있는 버퍼 메모리로 읽어낸 후에, 읽어낸 데이터를 다시 상기 예비 블록(111)의 제 1 및 제 2 페이지에 각각 써 넣어야 한다. 그리고 상기 데이터 블록(131)을 사용하지 않고 상기 예비 블록(111) 만을 사용하게 된다.
반면에, 본 발명에 따른 플래시 메모리 시스템은, 상기 데이터 블록(131)의 제 1 및 제 2 페이지에는 결함이 없기 때문에 읽기 등의 동작은 상기 데이터 블록(131)의 제 1 및 제 2 페이지에서 수행된다. 그러나 상기 데이터 블록(131)의 제 3 내지 제 32 페이지에 대한 읽기, 쓰기 등의 동작은 상기 데이터 블록(131)에서 수행되지 않고, 상기 예비 블록(111)의 제 3 내지 제 32 페이지에서 수행된다. 본 발명에 따른 플래시 메모리 시스템에 의하면, 시간이 많이 소요되는 카피 백 동작을 수행하지 않고 간단한 어드레스 변환을 이용하여 배드 블록을 효율적으로 관리할 수 있다.
도 3은 도 1에 도시된 데이터 블록(132)과 예비 블록(112)을 보여주는 개념도이다.
상기 데이터 블록(132)은 제 2 및 제 4 페이지(Page2, Page4)에 결함이 발생된 배드 블록이다. 호스트에서 상기 데이터 블록(132)의 제 2 페이지(Page2) 또는 제 4 페이지(Page4)에 대한 쓰기 명령, 어드레스, 그리고 데이터가 입력되면, 상기 데이터는 상기 데이터 블록(132)의 제 2 페이지 또는 제 4 페이지에 쓰이지 않고, 상기 예비 블록(112)의 제 2 페이지 또는 제 4 페이지에 쓰여지게 된다. 상기 데이 터 블록(132)의 제 2 페이지 또는 제 4 페이지에 대한 읽기 동작도 마찬가지이다. 그러나 상기 데이터 블록(132)의 제 2 및 제 4 페이지 이외의 페이지에 대한 읽기 또는 쓰기 동작은 상기 데이터 블록(132)에서 수행된다.
본 발명에 따른 플래시 메모리 시스템은, 이처럼 배드 블록과 예비 블록을 마치 하나의 블록처럼 사용할 수 있다. 따라서 카피 백 동작을 수행하지 않고도 간단한 어드레스 변환만으로 카피 백 동작을 수행한 것과 같은 결과를 얻을 수 있다.
도 4는 도 1에 도시된 관리 블록(121)을 보여주는 개념도이다. 상기 관리 블록(121)은 32개의 페이지로 구성되며, 각각의 페이지는 데이터 블록이 배드 블록인지에 대한 정보를 저장하는 RM(Remapping Mark) 영역, 상기 데이터 블록이 소거된 블록인지에 대한 정보를 저장하는 CM(Complete Mark) 영역, 호스트로부터 제공되며 상기 데이터 블록의 어드레스 및 상기 데이터 블록의 페이지에 대한 결함 정보를 저장하는 영역(HADDR) 및 플래시 메모리부에 제공되는 변환될 어드레스를 저장하는 영역(FADDR)을 포함한다.
예를 들어, 상기 관리 블록(121)의 제 1 페이지는 데이터 블록(도 2 참조)(131)이 배드 블록임을 표시하는 RM 영역('0'으로 표시됨), 상기 데이터 블록(131)이 배드 블록으로 된 후에 소거 동작이 진행되지 않았음을 표시하는 CM 영역('1'로 표시됨), 상기 데이터 블록(D_Block_A)(131)에 대한 어드레스, 상기 데이터 블록(131)에 속한 각각의 페이지에 대한 결함 정보를 저장하는 영역(제 3 내지 제 32 페이지가 '0'으로 표시됨), 상기 예비 블록(R_Block_1)(도 2 참조)(111)에 대한 어드레스, 그리고 상기 데이터 블록(131)의 페이지 결함 정보와 상보적인 데이터를 저장하는 영역(제 3 내지 제 32 페이지가 '1'로 표시됨)으로 이루어진다.
도 2 및 도 4를 참조하여, 상기 데이터 블록(131)의 제 3 내지 제 32 페이지까지 결함이 발생된 경우를 설명하면 다음과 같다. 상기 관리 블록(121)의 제 1 페이지를 살펴보면, 우선 상기 데이터 블록(131)이 배드 블록으로 판명되어 RM=0 이 된다. 그리고 아직 상기 데이터 블록(131)에 대한 소거 동작이 진행되지 않아서 CM=1 이다. CM=1 이면 상기 데이터 블록(131)에 속한 페이지들의 결함 정보를 고려하여 어드레스 변환이 이루어진다. 즉, 상기 데이터 블록(131)의 어드레스 변환 뿐만아니라 상기 데이터 블록(131)에 속한 페이지의 어드레스까지 변환이 이루어진다. 다음에 상기 데이터 블록(131)에 대한 어드레스가 저장되어 있다. 도 4에서는 D_Block_A 로 표시되어 있으나, 실제로는 상기 데이터 블록(131)에 대한 어드레스가 저장되어 있다. 상기 데이터 블록(131)에 대한 어드레스 정보에 이어서 각 페이지에 대한 정보가 저장되어 있다. 상기 데이터 블록(131)의 제 1 및 제 2 페이지에는 결함이 없기 때문에 데이터 '1'로 표시되어 있고, 제 3 내지 제 32 페이지에는 결함이 있기 때문에 데이터 '0'으로 표시되어 있다. 그리고 예비 블록(111)에 대한 어드레스가 저장되어 있다. 도 4에서는 R_Block_1 로 표시되어 있다. 이어서 상기 예비 블록에 속해 있는 각 페이지에 대한 정보가 저장되어 있다. 도 4를 참조하면, 상기 데이터 블록(131)에 속한 페이지에 대한 결함 정보와 상기 예비 블록(111)에 속한 페이지에 대한 정보는 서로 상보적임을 알 수 있다.
상기 관리 블록(121)의 제 2 페이지를 살펴보면, 상기 데이터 블록(도 3 참조)(132)이 배드 블록이 되었음을 나타내는 RM 영역('0'으로 표시됨) 및 상기 데이 터 블록이 배드 블록이 된 후에 소거 동작이 진행되었음을 나타내는 CM 영역('0'으로 표시됨)을 확인할 수 있다. 그리고 상기 데이터 블록(132)에 속한 페이지들 중에서 제 2 및 제 4 페이지에 결함이 있음을 알 수 있다. 또한, 상기 제 2 및 제 4 페이지에 쓰여질 데이터는 상기 예비 블록(R_Block_2)(도 3 참조)(112)의 제 2 및 제 4 페이지에 쓰여짐을 알 수 있다.
여기서, CM 영역이 '0'으로 업-데이트 된 것은, 데이터 블록(132)에 속한 페이지에 대한 결함 정보를 고려할 필요 없이, 무조건 상기 데이터 블록(132)에 대한 어드레스는 상기 예비 블록(112)으로 교환됨을 의미한다. 블록 단위로 소거 동작이 수행되는 플래시 메모리 장치의 특성상 소거 명령이 입력되면 배드 블록을 소거하지 않고 예비 블록을 소거한다. 그 다음에 CM 영역을 '0'으로 업-데이트 하고, 배드 블록은 더 이상 사용되지 않고 예비 블록만 사용하게 된다.
도 5는 배드 블록 관리를 위한 초기화 과정을 보여주는 순서도이다. 시스템이 부팅되면(S510), 관리 블록(도 2참조)(120)에서 레지스터(도 2참조)(220)로 데이터가 로딩된다(S520). 다음에 상기 레지스터(220)의 제 1 페이지(Page[1])에서 RM(Remapping Mark) 영역에 저장된 데이터가 '0' 인지를 체크한다(S530). 만약, 제 1 페이지의 상기 RM 영역의 데이터가 '1'이면, 배드 블록이 없으므로 어드레스 변환회로(도 2참조)(210)를 셋팅할 필요 없이 초기화를 종료한다. 그러나 제 1 페이지의 RM 영역의 데이터가 '0' 이면 다음 페이지로 카운트-업 한다(S540), 다음에 제 2 페이지(Page[2])의 RM 영역의 데이터가 '0' 인지를 체크한다(S550). 만약, 상기 제 2 페이지의 RM 영역의 데이터가 '0'이면, 다시 다음 페이지로 카운트-업 한 다(S540). 이와 같은 과정(S540, S550)을 반복한 후에 제 N+1 페이지(Page[N+1])의 RM 영역의 데이터가 '1' 이면, 상기 레지스터(220)의 제 1 내지 제 N 페이지에 저장되어 있는 배드 블록 관리 정보에 의한 어드레스 변환 동작이 수행되도록 상기 어드레스 변환회로(210)를 셋팅한다(S560). 그리고 초기화를 종료한다.
그 다음에 상기 어드레스 변환회로(210)는 호스트로부터 어드레스(HADDR)를 입력받아서 내부적으로 어드레스 변환을 하고 플래시 메모리부(100)에 어드레스(FADDR)를 내보낸다.
도 6은 읽기, 쓰기 등의 동작을 진행하고 있는 도중에 배드 블록이 발생된 경우에 어드레스 변환회로를 셋팅하는 과정을 보여주는 순서도이다. 이와 같이 동작 진행 중에 발생된 배드 블록을 진행성 배드 블록이라고 정의한다. 진행성 배드 블록이 감지된 경우(S610), 레지스터 및 관리 블록의 다음 페이지(예를 들면, 도 4에서 제 3 페이지)에 배드 블록의 어드레스와 변환될 예비 블록의 어드레스를 저장하고, RM 영역을 데이터 '0'으로 업-데이트 한다(S620). 그 다음에 상기 어드레스 변환회로를 셋팅한다(S630).
도 7은 소거 명령이 입력된 경우에 배드 블록을 관리하는 방법을 보여주는 순서도이다. 소거 명령 및 어드레스가 입력되면(S710), 소거할 블록의 어드레스가 상기 레지스터에 존재하는지 확인한다(S720). 만약 소거할 블록의 어드레스가 상기 레지스터에 존재하지 않으면 노말 소거 동작 상태로 가서 정상적인 소거 동작을 수행한다. 그러나 소거할 블록의 어드레스가 레지스터에 존재하면 해당 페이지의 CM 영역이 '1' 인지를 확인한다(S730). 해당 페이지의 CM 영역의 데이터가 '1'이 아니 고 '0'이면 노말 소거 상태로 간다. 그러나 CM 영역의 데이터가 '1' 이면 CM 영역의 데이터를 '0'으로 업-데이트 한다(S740). CM 영역의 데이터가 '0'으로 업-데이트되면, 배드 블록에 대한 어드레스가 입력되더라도 배드 블록에 속한 각 페이지에 대한 결함 정보를 체크할 필요 없이 무조건 예비 블록만을 액세스하도록 어드레스 변환회로를 셋팅한다(S750).
본 발명에 따른 플래시 메모리 시스템에 의하면, 배드 블록이 발생되어도 두 블록, 즉 배드 블록과 예비 블록을 한 블록처럼 사용하기 때문에 카피 백 동작(Copy Back Operation)을 수행하지 않아도 된다. 만약, 상기 배드 블록을 소거하라는 커맨드가 들어오면 배드 블록을 소거하지 않고 치환된 예비 블록을 소거하게 된다. 그리고 그 다음부터는 배드 블록을 버리고 예비 블록만을 사용하게 된다. 따라서 배드 블록과 예비 블록을 한 블록처럼 사용하기 때문에 두 블록에 동시에 유효한(valid) 데이터가 존재할 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 본 발명에 따른 플래시 메모리 시스템은 그 내부에 배드 블록 관리부를 구비하여 하드웨어적으로 어드레스 변환을 수행하기 때문에 배드 블 록 발생 시 시간이 많이 소요되는 카피 백 동작을 수행할 필요가 없다. 따라서 종래에 비해 플래시 메모리 시스템의 동작 속도를 빠르게 할 있다.

Claims (16)

  1. 플래시 메모리 시스템에 있어서:
    데이터 블록, 예비 블록, 그리고 관리 블록을 포함하는 플래시 메모리부; 및
    상기 관리 블록을 참조하여, 상기 데이터 블록의 결함이 있는 페이지 어드레스를 상기 예비 블록의 페이지 어드레스로 변환해주는 배드 블록 관리부를 포함하는 플래시 메모리 시스템.
  2. 제 1 항에 있어서,
    상기 관리 블록은, 상기 데이터 블록의 어드레스를 저장하는 제 1 영역;
    상기 데이터 블록의 페이지에 대한 결함 정보를 저장하는 제 2 영역; 및
    변환될 예비 블록의 어드레스를 저장하는 제 3 영역을 포함하는 것을 특징으로 하는 플래시 메모리 시스템.
  3. 제 2 항에 있어서,
    상기 제 2 영역은, 상기 데이터 블록에 속한 각각의 페이지에 대하여 결함 정보를 1 비트씩 저장하는 것을 특징으로 하는 플래시 메모리 시스템.
  4. 제 2 항에 있어서,
    상기 관리 블록은, 상기 데이터 블록이 배드 블록인지에 대한 정보를 저장하 는 제 4 영역을 더 포함하는 것을 특징으로 하는 플래시 메모리 시스템.
  5. 제 4 항에 있어서,
    상기 제 4 영역에는 1 비트의 데이터가 저장되는 것을 특징으로 하는 플래시 메모리 시스템.
  6. 제 2 항에 있어서,
    상기 관리 블록은, 상기 데이터 블록이 소거된 블록인지에 대한 정보를 저장하는 제 5 영역을 더 포함하는 것을 특징으로 하는 플래시 메모리 시스템.
  7. 제 6 항에 있어서,
    상기 제 5 영역에는 1 비트의 데이터가 저장되는 것을 특징으로 하는 플래시 메모리 시스템.
  8. 제 1 항에 있어서,
    상기 배드 블록 관리부는, 상기 관리 블록에 저장된 데이터를 읽어내는 저장장치; 상기 저장장치를 참조하여, 호스트에서 입력되는 상기 데이터 블록의 어드레스를 상기 예비 블록의 어드레스로 변환하는 어드레스 변환회로; 및 상기 저장장치와 어드레스 변환회로의 제반 동작을 제어하는 제어회로를 포함하는 것을 특징으로 하는 플래시 메모리 시스템.
  9. 제 8 항에 있어서,
    상기 저장장치는, 레지스터인 것을 특징으로 하는 플래시 메모리 시스템.
  10. 제 8 항에 있어서,
    상기 저장장치는, SRAM인 것을 특징으로 하는 플래시 메모리 시스템.
  11. 데이터 블록, 예비 블록, 그리고 관리 블록을 포함하는 플래시 메모리 시스템의 배드 블록을 관리하는 방법에 있어서:
    a) 상기 관리 블록에 저장된 데이터를 읽어내는 단계; 및
    b) 상기 읽어낸 관리 블록의 데이터를 참조하여, 상기 데이터 블록의 결함이 있는 페이지 어드레스를 상기 예비 블록의 페이지 어드레스로 변환해주는 단계를 포함하는 배드 블록 관리방법.
  12. 제 11 항에 있어서,
    진행성 배드 블록이 발생된 경우에 상기 관리 블록을 업-데이트하는 단계를 더 포함하는 것을 특징으로 하는 배드 블록 관리 방법.
  13. 제 11 항에 있어서,
    소거 명령 및 어드레스가 입력된 경우에 상기 관리 블록을 업-데이트하고 상 기 예비 블록에 대해 소거 동작을 수행하는 단계를 더 포함하는 것을 특징으로 하는 배드 블록 관리 방법.
  14. 제 11 항에 있어서,
    상기 관리 블록은, 상기 데이터 블록의 어드레스를 저장하는 제 1 영역;
    상기 데이터 블록의 페이지에 대한 결함 정보를 저장하는 제 2 영역; 및
    변환될 예비 블록의 어드레스를 저장하는 제 3 영역을 포함하는 것을 특징으로 하는 배드 블록 관리 방법.
  15. 제 14 항에 있어서,
    상기 관리 블록은, 상기 데이터 블록이 배드 블록인지에 대한 정보를 저장하는 제 4 영역을 더 포함하는 것을 특징으로 하는 배드 블록 관리 방법.
  16. 제 14 항에 있어서,
    상기 관리 블록은, 상기 데이터 블록이 소거된 블록인지에 대한 정보를 저장하는 제 5 영역을 더 포함하는 것을 특징으로 하는 플래시 메모리 시스템.
KR1020040055639A 2004-07-16 2004-07-16 배드 블록 관리부를 포함하는 플래시 메모리 시스템 KR100572328B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040055639A KR100572328B1 (ko) 2004-07-16 2004-07-16 배드 블록 관리부를 포함하는 플래시 메모리 시스템
US10/969,481 US7472331B2 (en) 2004-07-16 2004-10-20 Memory systems including defective block management and related methods
JP2005196565A JP4948793B2 (ja) 2004-07-16 2005-07-05 バッドブロック管理部を含むフラッシュメモリシステム
DE102005034611A DE102005034611A1 (de) 2004-07-16 2005-07-15 Speichersystem und zugehörige Betriebs- und Blockverwaltungsverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040055639A KR100572328B1 (ko) 2004-07-16 2004-07-16 배드 블록 관리부를 포함하는 플래시 메모리 시스템

Publications (2)

Publication Number Publication Date
KR20060006554A true KR20060006554A (ko) 2006-01-19
KR100572328B1 KR100572328B1 (ko) 2006-04-18

Family

ID=35599235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040055639A KR100572328B1 (ko) 2004-07-16 2004-07-16 배드 블록 관리부를 포함하는 플래시 메모리 시스템

Country Status (4)

Country Link
US (1) US7472331B2 (ko)
JP (1) JP4948793B2 (ko)
KR (1) KR100572328B1 (ko)
DE (1) DE102005034611A1 (ko)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100823170B1 (ko) * 2007-01-31 2008-04-21 삼성전자주식회사 배드 블록을 싱글 레벨 셀 모드로 사용하는 메모리 시스템및 메모리 카드
KR100837273B1 (ko) * 2006-08-24 2008-06-12 삼성전자주식회사 플래시 메모리 장치
KR100845137B1 (ko) * 2006-10-02 2008-07-09 삼성전자주식회사 메모리 장치의 배드 블록 주소를 번역하는 방법, 메모리장치의 배드 블록 주소를 번역하는 장치 및 이를 포함하는메모리 장치 컨트롤러
KR100892608B1 (ko) * 2007-09-28 2009-04-08 주식회사 휴원 플래시 메모리의 오류블록 관리 방법
KR100918707B1 (ko) * 2007-03-12 2009-09-23 삼성전자주식회사 플래시 메모리를 기반으로 한 메모리 시스템
KR100938024B1 (ko) * 2007-07-25 2010-01-21 주식회사 하이닉스반도체 플래시 메모리 소자
KR20120005838A (ko) * 2010-07-09 2012-01-17 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 동작 방법
US8214698B2 (en) 2009-09-03 2012-07-03 Hynix Semiconductor Inc. Solid state storage system with improved data merging efficiency and control method thereof
KR20140124545A (ko) * 2013-04-17 2014-10-27 에스케이하이닉스 주식회사 비휘발성 메모리 및 이의 부트업 동작 방법
KR101507912B1 (ko) * 2013-11-25 2015-04-07 에스케이텔레콤 주식회사 메모리장치 및 메모리장치의 동작 방법
KR20170012674A (ko) * 2015-07-22 2017-02-03 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함하는 저장 장치
KR102316532B1 (ko) * 2021-05-24 2021-10-22 한양대학교 산학협력단 플래시 메모리에서의 런타임 배드 블록 관리 방법

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4946102B2 (ja) * 2006-03-10 2012-06-06 ソニー株式会社 不揮発性メモリシステムおよび不揮発性メモリの管理方法
KR20080010965A (ko) * 2006-07-28 2008-01-31 엠텍비젼 주식회사 메모리 장치 및 메모리 장치의 불량블록 관리 방법
US7466600B2 (en) 2006-08-03 2008-12-16 Micron Technology, Inc. System and method for initiating a bad block disable process in a non-volatile memory
KR100837274B1 (ko) * 2006-08-28 2008-06-11 삼성전자주식회사 오토 멀티-페이지 카피백 기능을 갖는 플래시 메모리 장치및 그것의 블록 대체 방법
US8122319B2 (en) * 2007-01-24 2012-02-21 Charles I. Peddle Page-based failure management for flash memory
JP4829342B2 (ja) * 2008-02-29 2011-12-07 株式会社東芝 情報処理装置及び不揮発性半導体メモリドライブ
WO2009124320A1 (en) * 2008-04-05 2009-10-08 Fusion Multisystems, Inc. Apparatus, system, and method for bad block remapping
KR101029704B1 (ko) 2008-06-17 2011-04-18 주식회사 셀픽 플래시 메모리 관리 방법
US7925939B2 (en) * 2008-09-26 2011-04-12 Macronix International Co., Ltd Pre-code device, and pre-code system and pre-coding method thererof
US8397024B2 (en) * 2008-10-25 2013-03-12 Sandisk 3D Llc Page buffer program command and methods to reprogram pages without re-inputting data to a memory device
US7996736B2 (en) * 2008-10-26 2011-08-09 Sandisk 3D Llc Bad page marking strategy for fast readout in memory
US8446787B2 (en) * 2008-11-20 2013-05-21 Micron Technology, Inc. Replacing defective memory blocks in response to external addresses
KR20100094241A (ko) * 2009-02-18 2010-08-26 삼성전자주식회사 예비 블록을 포함하지 않는 불휘발성 메모리 장치
US7975193B2 (en) * 2009-06-01 2011-07-05 Lsi Corporation Solid state storage end of life prediction with correction history
US8321639B2 (en) * 2009-12-30 2012-11-27 Lsi Corporation Command tracking for direct access block storage devices
US8555141B2 (en) * 2009-06-04 2013-10-08 Lsi Corporation Flash memory organization
US8516264B2 (en) * 2009-10-09 2013-08-20 Lsi Corporation Interlocking plain text passwords to data encryption keys
US20100306451A1 (en) * 2009-06-01 2010-12-02 Joshua Johnson Architecture for nand flash constraint enforcement
US8219776B2 (en) * 2009-09-23 2012-07-10 Lsi Corporation Logical-to-physical address translation for solid state disks
US9063561B2 (en) * 2009-05-06 2015-06-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Direct memory access for loopback transfers in a media controller architecture
US8166258B2 (en) * 2009-07-24 2012-04-24 Lsi Corporation Skip operations for solid state disks
US8245112B2 (en) * 2009-06-04 2012-08-14 Lsi Corporation Flash memory organization
KR101624969B1 (ko) * 2009-05-26 2016-05-31 삼성전자주식회사 메모리 시스템 및 그것의 배드 블록 관리 방법
KR101044533B1 (ko) * 2009-06-29 2011-06-27 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 이것의 카피백 프로그램 방법
KR101078289B1 (ko) 2009-08-25 2011-10-31 한국전자통신연구원 파티션 복구 방법 및 장치
US8543863B2 (en) * 2009-11-18 2013-09-24 Microsoft Corporation Efficiency of hardware memory access using dynamically replicated memory
WO2012125163A1 (en) * 2011-03-16 2012-09-20 Hewlett-Packard Development Company, L.P. Systems and methods for fine granularity memory sparing
KR20130044657A (ko) * 2011-10-24 2013-05-03 삼성전자주식회사 파일 시스템 및 그 제어 방법
US8959416B1 (en) * 2011-12-16 2015-02-17 Western Digital Technologies, Inc. Memory defect management using signature identification
US20130311700A1 (en) * 2012-05-20 2013-11-21 Chung-Jwu Chen Extending Lifetime For Non-volatile Memory Apparatus
FR2997208B1 (fr) * 2012-10-19 2016-01-15 Continental Automotive France Procede de gestion d'une memoire flash
US9092353B1 (en) * 2013-01-29 2015-07-28 Pmc-Sierra Us, Inc. Apparatus and method based on LDPC codes for adjusting a correctable raw bit error rate limit in a memory system
KR102015053B1 (ko) 2013-02-20 2019-08-27 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 데이터 처리 방법
US10230396B1 (en) 2013-03-05 2019-03-12 Microsemi Solutions (Us), Inc. Method and apparatus for layer-specific LDPC decoding
US9813080B1 (en) 2013-03-05 2017-11-07 Microsemi Solutions (U.S.), Inc. Layer specific LDPC decoder
US9478271B2 (en) * 2013-03-14 2016-10-25 Seagate Technology Llc Nonvolatile memory data recovery after power failure
US9590656B2 (en) 2013-03-15 2017-03-07 Microsemi Storage Solutions (Us), Inc. System and method for higher quality log likelihood ratios in LDPC decoding
US9450610B1 (en) 2013-03-15 2016-09-20 Microsemi Storage Solutions (Us), Inc. High quality log likelihood ratios determined using two-index look-up table
US9454414B2 (en) 2013-03-15 2016-09-27 Microsemi Storage Solutions (Us), Inc. System and method for accumulating soft information in LDPC decoding
KR102136396B1 (ko) 2013-08-30 2020-07-22 삼성전자주식회사 디램의 배드 페이지 관리 기능을 갖는 디램 콘트롤러 및 그에 따른 배드 페이지 관리방법
KR20150033859A (ko) * 2013-09-25 2015-04-02 삼성전자주식회사 반도체 메모리 장치 및 메모리 시스템
JP5731622B2 (ja) * 2013-11-26 2015-06-10 ウィンボンド エレクトロニクス コーポレーション フラッシュメモリ、バッドブロックの管理方法および管理プログラム
US8874835B1 (en) 2014-01-16 2014-10-28 Pure Storage, Inc. Data placement based on data properties in a tiered storage device system
JP6102800B2 (ja) * 2014-03-04 2017-03-29 ソニー株式会社 メモリコントローラ、記憶装置、情報処理システム、および、それらにおける制御方法。
US10983859B2 (en) 2014-08-07 2021-04-20 Pure Storage, Inc. Adjustable error correction based on memory health in a storage unit
US9082512B1 (en) 2014-08-07 2015-07-14 Pure Storage, Inc. Die-level monitoring in a storage cluster
US9766972B2 (en) 2014-08-07 2017-09-19 Pure Storage, Inc. Masking defective bits in a storage array
US9558069B2 (en) 2014-08-07 2017-01-31 Pure Storage, Inc. Failure mapping in a storage array
KR102231441B1 (ko) * 2014-12-17 2021-03-25 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US10332613B1 (en) 2015-05-18 2019-06-25 Microsemi Solutions (Us), Inc. Nonvolatile memory system with retention monitor
US9799405B1 (en) 2015-07-29 2017-10-24 Ip Gem Group, Llc Nonvolatile memory system with read circuit for performing reads using threshold voltage shift read instruction
US10593421B2 (en) 2015-12-01 2020-03-17 Cnex Labs, Inc. Method and apparatus for logically removing defective pages in non-volatile memory storage device
US9886214B2 (en) 2015-12-11 2018-02-06 Ip Gem Group, Llc Nonvolatile memory system with erase suspend circuit and method for erase suspend management
US9892794B2 (en) 2016-01-04 2018-02-13 Ip Gem Group, Llc Method and apparatus with program suspend using test mode
US9899092B2 (en) 2016-01-27 2018-02-20 Ip Gem Group, Llc Nonvolatile memory system with program step manager and method for program step management
WO2017158997A1 (ja) * 2016-03-16 2017-09-21 ソニー株式会社 メモリコントローラ、メモリシステム、情報処理システム、メモリ制御方法およびプログラム
US9672905B1 (en) 2016-07-22 2017-06-06 Pure Storage, Inc. Optimize data protection layouts based on distributed flash wear leveling
US10291263B2 (en) 2016-07-28 2019-05-14 Ip Gem Group, Llc Auto-learning log likelihood ratio
US10157677B2 (en) 2016-07-28 2018-12-18 Ip Gem Group, Llc Background reference positioning and local reference positioning using threshold voltage shift read
US10236915B2 (en) 2016-07-29 2019-03-19 Microsemi Solutions (U.S.), Inc. Variable T BCH encoding
US9747158B1 (en) 2017-01-13 2017-08-29 Pure Storage, Inc. Intelligent refresh of 3D NAND
JP6880769B2 (ja) 2017-01-24 2021-06-02 富士通株式会社 情報処理装置，制御プログラムおよび情報処理方法
KR102565920B1 (ko) 2018-07-18 2023-08-11 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05265873A (ja) * 1992-03-18 1993-10-15 Nippon Steel Corp コンピューターの補助記憶装置
JPH06119254A (ja) * 1992-10-09 1994-04-28 Fuji Facom Corp メモリカードのデータ管理方法
JP3215237B2 (ja) * 1993-10-01 2001-10-02 富士通株式会社 記憶装置および記憶装置の書き込み／消去方法
JP3338755B2 (ja) * 1996-10-24 2002-10-28 シャープ株式会社 半導体記憶装置
JP3476646B2 (ja) * 1997-03-07 2003-12-10 シャープ株式会社 半導体記憶装置
US6000006A (en) * 1997-08-25 1999-12-07 Bit Microsystems, Inc. Unified re-map and cache-index table with dual write-counters for wear-leveling of non-volatile flash RAM mass storage
TW333648B (en) * 1997-10-30 1998-06-11 Key Technology Corp The connection structure and algorithm for flash memory
JPH11134257A (ja) 1997-10-31 1999-05-21 Nec Corp キャッシュメモリ制御装置
JP2001154860A (ja) 1999-11-29 2001-06-08 Nec Corp オペレーティングシステムのメモリ管理方法
JP4031190B2 (ja) 2000-09-29 2008-01-09 株式会社東芝 メモリカード、不揮発性メモリ、不揮発性メモリのデータ書き込み方法及びデータ書き込み装置
JP4323707B2 (ja) 2000-10-25 2009-09-02 富士通マイクロエレクトロニクス株式会社 フラッシュメモリの欠陥管理方法
US6678785B2 (en) 2001-09-28 2004-01-13 M-Systems Flash Disk Pioneers Ltd. Flash management system using only sequential write
JP2003223360A (ja) 2002-01-29 2003-08-08 Hitachi Ltd キャッシュメモリシステムおよびマイクロプロセッサ
JP3928500B2 (ja) * 2002-02-26 2007-06-13 株式会社日立製作所 メモリ装置
JP2004103162A (ja) 2002-09-11 2004-04-02 Fujitsu Ltd Ｎａｎｄ型フラッシュメモリ
KR100457812B1 (ko) * 2002-11-14 2004-11-18 삼성전자주식회사 플래시 메모리, 그에 따른 플래시 메모리 액세스 장치 및방법
KR100526186B1 (ko) 2003-04-04 2005-11-03 삼성전자주식회사 플래시 메모리의 오류블록 관리방법 및 장치
US7151694B2 (en) * 2004-06-14 2006-12-19 Macronix International Co., Ltd. Integrated circuit memory with fast page mode verify

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100837273B1 (ko) * 2006-08-24 2008-06-12 삼성전자주식회사 플래시 메모리 장치
US8161320B2 (en) 2006-10-02 2012-04-17 Samsung Electronics Co., Ltd. Apparatus, memory device controller and method of controlling a memory device
KR100845137B1 (ko) * 2006-10-02 2008-07-09 삼성전자주식회사 메모리 장치의 배드 블록 주소를 번역하는 방법, 메모리장치의 배드 블록 주소를 번역하는 장치 및 이를 포함하는메모리 장치 컨트롤러
US7505338B2 (en) 2007-01-31 2009-03-17 Samsung Electronics Co., Ltd. Memory systems and memory cards that use a bad block due to a programming failure therein in single level cell mode and methods of operating the same
KR100823170B1 (ko) * 2007-01-31 2008-04-21 삼성전자주식회사 배드 블록을 싱글 레벨 셀 모드로 사용하는 메모리 시스템및 메모리 카드
KR100918707B1 (ko) * 2007-03-12 2009-09-23 삼성전자주식회사 플래시 메모리를 기반으로 한 메모리 시스템
US7941586B2 (en) 2007-03-12 2011-05-10 Samsung Electronics Co., Ltd. Flash memory device and memory system controlling a copy-back program operation in hardware
KR100938024B1 (ko) * 2007-07-25 2010-01-21 주식회사 하이닉스반도체 플래시 메모리 소자
US7778096B2 (en) 2007-07-25 2010-08-17 Hynix Semiconductor Inc. Flash memory device
KR100892608B1 (ko) * 2007-09-28 2009-04-08 주식회사 휴원 플래시 메모리의 오류블록 관리 방법
US8214698B2 (en) 2009-09-03 2012-07-03 Hynix Semiconductor Inc. Solid state storage system with improved data merging efficiency and control method thereof
KR20120005838A (ko) * 2010-07-09 2012-01-17 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 동작 방법
KR20140124545A (ko) * 2013-04-17 2014-10-27 에스케이하이닉스 주식회사 비휘발성 메모리 및 이의 부트업 동작 방법
KR101507912B1 (ko) * 2013-11-25 2015-04-07 에스케이텔레콤 주식회사 메모리장치 및 메모리장치의 동작 방법
KR20170012674A (ko) * 2015-07-22 2017-02-03 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함하는 저장 장치
KR102316532B1 (ko) * 2021-05-24 2021-10-22 한양대학교 산학협력단 플래시 메모리에서의 런타임 배드 블록 관리 방법

Also Published As

Publication number Publication date
KR100572328B1 (ko) 2006-04-18
DE102005034611A1 (de) 2006-02-09
JP2006031696A (ja) 2006-02-02
JP4948793B2 (ja) 2012-06-06
US20060013048A1 (en) 2006-01-19
US7472331B2 (en) 2008-12-30

Similar Documents

Publication Publication Date Title
KR100572328B1 (ko) 배드 블록 관리부를 포함하는 플래시 메모리 시스템
JP4884382B2 (ja) メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及びメモリ制御方法
US7330995B2 (en) Nonvolatile memory apparatus which prevents destruction of write data caused by power shutdown during a writing process
US8041884B2 (en) Controller for non-volatile memories and methods of operating the memory controller
US8037232B2 (en) Data protection method for power failure and controller using the same
EP1739683B1 (en) Space management for managing high capacity nonvolatile memory
USRE45222E1 (en) Method of writing of writing to a flash memory including data blocks and log blocks, using a logical address having a block address portion and page identifying portion, a block address table and a page table
US8510502B2 (en) Data writing method, and memory controller and memory storage apparatus using the same
US9619380B2 (en) Data writing method, memory control circuit unit and memory storage apparatus
JP2007004234A (ja) ストレージ装置
US20100306447A1 (en) Data updating and recovering methods for a non-volatile memory array
KR20100094241A (ko) 예비 블록을 포함하지 않는 불휘발성 메모리 장치
CN107045423B (zh) 存储器装置及其数据存取方法
JP2003058417A (ja) 記憶装置
US20120151180A1 (en) Data writing method, memory controller and memory storage apparatus
JP4661497B2 (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
US20050204115A1 (en) Semiconductor memory device, memory controller and data recording method
KR100780963B1 (ko) 메모리 카드 및 메모리 카드의 구동 방법
US20130246687A1 (en) Data writing method, memory controller and memory storage apparatus
JPH05150913A (ja) フラツシユメモリを記憶媒体としたシリコンデイスク
JP2004326523A (ja) 書き換え可能な不揮発性メモリを備えた記憶装置及び記憶装置用不揮発性メモリの制御方法
JP4177292B2 (ja) メモリンコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
JP3934659B1 (ja) メモリコントローラ及びフラッシュメモリシステム
JP2008112455A (ja) メモリカード
JP4000124B2 (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 14