JP4946102B2 - 不揮発性メモリシステムおよび不揮発性メモリの管理方法 - Google Patents
不揮発性メモリシステムおよび不揮発性メモリの管理方法 Download PDFInfo
- Publication number
- JP4946102B2 JP4946102B2 JP2006066623A JP2006066623A JP4946102B2 JP 4946102 B2 JP4946102 B2 JP 4946102B2 JP 2006066623 A JP2006066623 A JP 2006066623A JP 2006066623 A JP2006066623 A JP 2006066623A JP 4946102 B2 JP4946102 B2 JP 4946102B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- block
- memory
- defective
- physical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
Description
しかしながら、まとめた範囲内で各メモリバンクの同一アドレスのブロックを等しく扱うために、図1のようにどれか一つのブロックに不良が発生して使用不可となると、同じアドレスを持つ全てのメモリバンクのブロックを使用不可としなければならず、見かけ上の不良ブロック数が実際の不良ブロック数のメモリバンク数倍にも増加するという不利益があった。
たとえば、見かけ上の不良ブロック数を大幅に減少させることが可能になり、ブロックの利用効率が大幅に改善される。利用効率が改善されることにより実効容量が増加し、システムの低コスト化に繋がる。
また、管理テーブルサイズを小さく維持したまま利用効率を落とさずに管理対象とするブロック数を増加させることが可能になり、大容量の不揮発メモリシステム構築が可能になる。
メモリセルアレイ21は、たとえばNAND型フラッシュメモリセルアレイにより形成される。
メモリバンク2−1のアドレスデコーダ22−1はアドレス線ADRL1によりコントローラ3と接続されている。同様に、メモリバンク2−2のアドレスデコーダ22−2はアドレス線ADRL2によりコントローラ3と接続され、メモリバンク2−3のアドレスデコーダ22−3はアドレス線ADRL3によりコントローラ3と接続され、メモリバンク2−4のアドレスデコーダ22−4はアドレス線ADRL4によりコントローラ3と接続されている。
メモリバンク2−1のページバッファ23−1はデータ線DTL1によりコントローラ3と接続されている。同様に、メモリバンク2−2のページバッファ23−2はデータ線DTL2によりコントローラ3と接続され、メモリバンク2−3のページバッファ23−3はデータ線DTL3によりコントローラ3と接続され、メモリバンク2−4のページバッファ23−4はデータ線DTL4によりコントローラ3と接続されている。
また、バンク選択の方法を別途用いることで、信号線を複数のバンク間で共有することもできる。
メモリユニット2は、図3に示すように、各メモリバンク(以下、単にバンクという場合もある)2−1〜2−4は複数のメモリブロックBLK1〜BLKmを有する。
そして、各メモリバンク2−1〜2−4の同じメモリバンク内アドレスにあるブロックをまとめた複数のブロック(束ねた複数ブロック)により仮想ブロックVBLK(1〜m)が形成されている。
この仮想ブロックVBLKは、後述するように、コントローラ3において管理単位として扱われる。
ここで、メモリバンクは複数のメモリブロックを持つ互いに同じ構造のものであれば何でも良く、それぞれ別のチップであっても、同じチップの中の別の領域であっても良い。
コントローラ3は、束ねられたブロックのうち1つ以上のブロックを差分情報により他のブロックと代替する。
本実施形態においては、上述したように、不揮発性メモリユニット2は、複数のメモリバンク2−1〜2−4を有し、コントローラ3はアドレスに基づいて各メモリバンク2−1〜2−4ごとにアクセス可能で、同じバンク内アドレスを持つ異なるバンクにおける複数のブロックを仮想ブロックVBLKとしてバンク間で束ねる。
各メモリバンク2−1〜2−4は、受け取ったアドレスを用いて不揮発メモリのセルアレイにアクセスを行い、コントローラ3から受け取ったデータを該当する箇所に書き込んだり、該当する箇所から読み出したデータをコントローラ3に送出したりする。
以下に、本実施形態のコントローラ3の構成および管理情報に基づく制御機能について具体的に説明する。
ここで、バンクを表す識別子とはバンクアドレスやチップセレクト信号、チャネル番号などバンクを表すものであれば何でも良い。
これにより、不良としない仮想ブロックVBLK−Gは対応するブロックが全て不良でないブロックとなるので、それらのアドレスを用いてメモリアクセスを行う。
また、不良でないブロックと不良ブロックの交換をバンクを跨いで行うことも可能である。この場合、バンク間で不良ブロック数に偏りがある場合でも均等に不良ブロックが発生したのと同じ取り扱いが可能になる。
不良ブロックのない仮想ブロックVBLK−G、たとえば仮想ブロックアドレス000hでは対応する各バンクのアクセスアドレスは全て同じ000hとなる。
不良ブロックのある仮想ブロックVBLK−Nについては、仮想ブロックアドレスfffに対応するバンクAのアクセスアドレスをggg、バンクDのアクセスアドレスをhhhとして、それぞれ仮想ブロックアドレスgggおよびhhhの対応するエントリと入れ替える。
これにより、仮想ブロックアドレスgggおよびhhhには不良でないブロックのアクセスアドレスが割り当てられ、不良でない仮想ブロックとして扱うことができる。仮想ブロックアドレスfffは不良として使用禁止とする。
不良ブロックは発生数に限りがあるため、全仮想ブロックについてテーブルを持つ必要はなく、交換の発生する仮想ブロックアドレスについてのみでも良い。
この場合、アドレス生成部31がある仮想ブロックアドレスVBAについて、このテーブルの仮想アドレスの列にそのアドレスが含まれるかどうかを判断して、含まれる場合にはアクセスアドレス交換を行う必要がある。
アドレス交換をする際は不良として扱う仮想ブロックと不良としない仮想ブロックの間での交換となるため、不良として扱う仮想ブロックについてのみテーブルをもつことも可能である。
この場合、ある仮想ブロックアドレスについて、各バンクのアクセスアドレスの中にそのアドレスが含まれるかどうかを判断して、含まれる場合にはアクセスアドレス交換を行う必要がある。
このフラグFLGが「0」の物理アドレスでは、アドレスをそのまま各バンクのアクセスアドレスとして用い、このフラグが「1」の物理アドレスでは図8や図9のようなテーブルを用いてアクセスアドレス交換を行う。
アクセスアドレス交換を行う物理アドレスにおいて、このフィールドに示されたインデックスIDXを用いて対応するテーブルを参照することで、交換すべきアクセスアドレスを得ることが可能となる。
図12に示す例は、不揮発メモリ上に不良ブロックがあったときにそのブロックをスキップして、以降のアドレスへのアクセスに対してアドレスをシフトすることで不良ブロックの代替処理を行うこととし、そのための情報を差分情報として保持するものである。
図13の例においては、差分情報322は各バンクの不良ブロックのアドレスを小さな順に並べたリストとなっている。
リストの最後はEOL(End Of List)を示すものであり、該当バンクの最大アドレスより大きな値を使用するものでも良い。
そして、ポインタPの示す位置の内容が基本テーブル321で得られたブロックアドレスMより大きいか否かの判別を行う(ST4)。
ステップST4において、ポインタPの示す位置の内容が基本テーブル321で得られたブロックアドレスMより大きくないと判別すると、Mに1を加え、Pを1つ進め(ST5)、ステップST4の判別処理を再び行う。
一方、ステップST4において、ポインタPの示す位置の内容が基本テーブル321で得られたブロックアドレスMより大きいと判別すると、該当バンクで実際にアクセスするアドレスをMとする(ST6)。
次に、現在のバンクが最終バンクであるか否かを判別する(ST7)。
ステップST7において、現在のバンクが最終バンクでないと判別すると、現在のバンクを次のバンクとしてステップST2からの処理に移行する。
ステップST7において、現在のバンクが最終バンクであると判別すると、処理を終了する。
これにより、不良ブロックをスキップしてアドレスをシフトする操作が行える。
不揮発性メモリを用いたシステムにおいてアドレス管理方式の大幅な改良により、管理テーブルサイズを小さく維持したまま細かな管理を行うことが可能になる。
たとえば、見かけ上の不良ブロック数を大幅に減少させることが可能になり、ブロックの利用効率が大幅に改善される。利用効率が改善されることにより実効容量が増加し、システムの低コスト化に繋がる。
また、管理テーブルサイズを小さく維持したまま利用効率を落とさずに管理対象とするブロック数を増加させることが可能になり、大容量の不揮発メモリシステム構築が可能になる。
Claims (12)
- 複数のバンクを含む不揮発性メモリと、
アドレス変換テーブルの管理情報に基づいて上記不揮発性メモリを管理するコントローラと、を有し、
上記不揮発性メモリの各バンクは、
バンク内アドレスが割り当てられた複数のメモリブロックを含み、
上記コントローラの上記アドレス変換テーブルは、
仮想ブロックを管理するための基本テーブルと、不良メモリブロックと良メモリブロックの置き換えを行うための差分情報テーブルとに分割され、
上記コントローラは、
上記アドレス変換テーブルの管理情報に基づいて生成したアドレスに応じて各バンクにアクセス可能で、
同じバンク内アドレスを持つ異なるバンクにおける複数のメモリブロックを一つの上記仮想ブロックとして、上記アドレス変換テーブルの基本テーブルの情報に基づいてバンク間でまとめて管理する機能と、
上記仮想ブロックの少なくとも1つ以上の不良メモリブロックを上記差分情報により他の仮想ブロックの良メモリブロックと置き換えを行うように管理する機能と、を含み、
上記アドレス変換テーブルにおいて、
上記基本テーブルは、
上記仮想ブロックの論理アドレスを物理アドレスに変換する論理アドレス−物理アドレス(論物)変換テーブルにより形成され、
上記差分情報テーブルは、
不良メモリブロックの物理アドレスと良メモリブロックの物理アドレスの変換を行う物理アドレス−物理アドレス(物物)変換テーブルにより形成され、
上記コントローラは、
上記論物変換テーブル上でメモリブロックの置き換えのための上記物物変換の対象となる仮想ブロックアドレスにフラグをたてる
不揮発性メモリシステム。 - それぞれ異なるチップに形成された複数の不揮発性メモリと、
アドレス変換テーブルの管理情報に基づいて上記不揮発性メモリを管理するコントローラと、を有し、
上記各不揮発性メモリは、
チップ内アドレスが割り当てられた複数のメモリブロックを含み、
上記コントローラの上記アドレス変換テーブルは、
仮想ブロックを管理するための基本テーブルと、不良メモリブロックと良メモリブロックの置き換えを行うための差分情報テーブルとに分割され、
上記コントローラは、
上記アドレス変換テーブルの管理情報に基づいて生成したアドレスに応じて各チップにアクセス可能で、
同じチップ内アドレスを持つ異なるチップにおける複数のメモリブロックを一つの上記仮想ブロックとして、上記アドレス変換テーブルの基本テーブルの情報に基づいてバンク間でまとめて管理する機能と、
上記仮想ブロックの少なくとも1つ以上の不良メモリブロックを上記差分情報により他の仮想ブロックの良メモリブロックと置き換えを行うように管理する機能と、を含み、
上記アドレス変換テーブルにおいて、
上記基本テーブルは、
上記仮想ブロックの論理アドレスを物理アドレスに変換する論理アドレス−物理アドレス(論物)変換テーブルにより形成され、
上記差分情報テーブルは、
不良メモリブロックの物理アドレスと良メモリブロックの物理アドレスの変換を行う物理アドレス−物理アドレス(物物)変換テーブルにより形成され、
上記コントローラは、
上記論物変換テーブル上でメモリブロックの置き換えのための上記物物変換の対象となる仮想ブロックアドレスにフラグをたてる
不揮発性メモリシステム。 - 上記コントローラは、
上記論物変換テーブル上で上記フラグをたてた上記仮想ブロックアドレスに、アクセスアドレス交換を行う物理アドレスフィールドに対応する変換テーブルのインデックスを付加する
請求項1または2記載の不揮発性メモリシステム。 - 上記コントローラは、
対応するメモリブロックに一つ以上の不良が発生した仮想ブロックにおいては、実際に不良として扱う仮想ブロックと不良としない仮想ブロックに分け、不良として扱う仮想ブロックの不良でないメモリブロックと不良としない仮想ブロックの不良メモリブロックを交換する
請求項1から3のいずれか一に記載の不揮発性メモリシステム。 - 上記コントローラは、
対応するメモリブロックに不良が発生していない仮想ブロックを不良として扱う仮想ブロックとし、対応するメモリブロックに一つ以上の不良が発生した仮想ブロックを不良としない仮想ブロックに分け、不良として扱う仮想ブロックの不良でないメモリブロックと不良としない仮想ブロックの不良メモリブロックを交換する
請求項1から3のいずれか一に記載の不揮発性メモリシステム。 - 上記コントローラは、
不良でないブロックと不良ブロックの交換を、バンクまたはチップ内、あるいは、バンクまたはチップを跨いで行う
請求項1から5のいずれか一に記載の不揮発性メモリシステム。 - バンク内アドレスが割り当てられた複数のメモリブロックを含む複数のバンクを有する不揮発性メモリへのアクセスをアドレス変換テーブルの管理情報に基づいて管理する不揮発性メモリの管理方法であって、
上記アドレス変換テーブルを、
仮想ブロックを管理するための基本テーブルと、不良メモリブロックと良メモリブロックの置き換えを行うための差分情報テーブルとに分割し、
同じバンク内アドレスを持つ異なるバンクにおける複数のメモリブロックを一つの上記仮想ブロックとして、上記アドレス変換テーブルの基本テーブルの情報に基づいてバンク間でまとめて管理するとともに、
上記仮想ブロックの少なくとも1つ以上の不良メモリブロックを上記差分情報により他の仮想ブロックの良メモリブロックと置き換えを行うように管理し、
上記アドレス変換テーブルにおいて、
上記基本テーブルを、
上記仮想ブロックの論理アドレスを物理アドレスに変換する論理アドレス−物理アドレス(論物)変換テーブルにより形成し、
上記差分情報テーブルを、
不良メモリブロックの物理アドレスと良メモリブロックの物理アドレスの変換を行う物理アドレス−物理アドレス(物物)変換テーブルにより形成し、
上記論物変換テーブル上でメモリブロックの置き換えのための上記物物変換の対象となる仮想ブロックアドレスにフラグをたてる
不揮発性メモリの管理方法。 - それぞれ異なるチップに形成され、チップ内アドレスが割り当てられた複数のメモリブロックを含む複数の不揮発性メモリへのアクセスをアドレス変換テーブルの管理情報に基づいて管理する不揮発性メモリの管理方法であって、
上記アドレス変換テーブルを、
仮想ブロックを管理するための基本テーブルと、不良メモリブロックと良メモリブロックの置き換えを行うための差分情報テーブルとに分割し、
同じチップ内アドレスを持つ異なるチップにおける複数のメモリブロックを一つの上記仮想ブロックとして、上記アドレス変換テーブルの基本テーブルの情報に基づいてチップ間でまとめて管理するとともに、
上記仮想ブロックの少なくとも1つ以上の不良メモリブロックを上記差分情報により他の仮想ブロックの良メモリブロックと置き換えを行うように管理し、
上記アドレス変換テーブルにおいて、
上記基本テーブルを、
上記仮想ブロックの論理アドレスを物理アドレスに変換する論理アドレス−物理アドレス(論物)変換テーブルにより形成し、
上記差分情報テーブルを、
不良メモリブロックの物理アドレスと良メモリブロックの物理アドレスの変換を行う物理アドレス−物理アドレス(物物)変換テーブルにより形成し、
上記論物変換テーブル上でメモリブロックの置き換えのための上記物物変換の対象となる仮想ブロックアドレスにフラグをたてる
不揮発性メモリの管理方法。 - 上記論物変換テーブル上で上記フラグをたてた上記仮想ブロックアドレスに、アクセスアドレス交換を行う物理アドレスフィールドに対応する変換テーブルのインデックスを付加する
請求項7または8記載の不揮発性メモリの管理方法。 - 対応するメモリブロックに一つ以上の不良が発生した仮想ブロックにおいては、実際に不良として扱う仮想ブロックと不良としない仮想ブロックに分け、不良として扱う仮想ブロックの不良でないメモリブロックと不良としない仮想ブロックの不良メモリブロックを交換する
請求項7から9のいずれか一に記載の不揮発性メモリの管理方法。 - 対応するメモリブロックに不良が発生していない仮想ブロックを不良として扱う仮想ブロックとし、対応するメモリブロックに一つ以上の不良が発生した仮想ブロックを不良としない仮想ブロックに分け、不良として扱う仮想ブロックの不良でないメモリブロックと不良としない仮想ブロックの不良メモリブロックを交換する
請求項7から9のいずれか一に記載の不揮発性メモリの管理方法。 - 不良でないブロックと不良ブロックの交換を、バンクまたはチップ内、あるいは、バンクまたはチップを跨いで行う
請求項7から11のいずれか一に記載の不揮発性メモリの管理方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006066623A JP4946102B2 (ja) | 2006-03-10 | 2006-03-10 | 不揮発性メモリシステムおよび不揮発性メモリの管理方法 |
US11/713,725 US7783825B2 (en) | 2006-03-10 | 2007-03-05 | Nonvolatile memory system and management method for nonvolatile memory |
KR1020070023498A KR20070092668A (ko) | 2006-03-10 | 2007-03-09 | 비휘발성 메모리 시스템 및 비휘발성 메모리의 관리 방법 |
CNB2007100855635A CN100524248C (zh) | 2006-03-10 | 2007-03-12 | 非易失存储系统和非易失存储器的管理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006066623A JP4946102B2 (ja) | 2006-03-10 | 2006-03-10 | 不揮発性メモリシステムおよび不揮発性メモリの管理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007241896A JP2007241896A (ja) | 2007-09-20 |
JP4946102B2 true JP4946102B2 (ja) | 2012-06-06 |
Family
ID=38480269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006066623A Expired - Fee Related JP4946102B2 (ja) | 2006-03-10 | 2006-03-10 | 不揮発性メモリシステムおよび不揮発性メモリの管理方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7783825B2 (ja) |
JP (1) | JP4946102B2 (ja) |
KR (1) | KR20070092668A (ja) |
CN (1) | CN100524248C (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009013877A1 (ja) * | 2007-07-20 | 2009-01-29 | Panasonic Corporation | メモリコントローラ、メモリカード、不揮発性メモリシステム |
US8144517B2 (en) | 2008-02-22 | 2012-03-27 | Samsung Electronics Co., Ltd. | Multilayered nonvolatile memory with adaptive control |
US8214579B2 (en) | 2008-09-30 | 2012-07-03 | Tdk Corporation | Memory controller, flash memory system with memory controller, and method of controlling flash memory |
JP4632180B2 (ja) | 2008-10-15 | 2011-02-16 | Tdk株式会社 | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
JP2010092200A (ja) * | 2008-10-07 | 2010-04-22 | Tdk Corp | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
JP4582232B2 (ja) | 2008-09-30 | 2010-11-17 | Tdk株式会社 | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
JP4720891B2 (ja) * | 2008-09-30 | 2011-07-13 | Tdk株式会社 | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
JP4762323B2 (ja) | 2009-03-03 | 2011-08-31 | 富士通株式会社 | アクセス制御装置、情報処理装置、アクセス制御プログラム及びアクセス制御方法 |
KR20120134919A (ko) | 2011-06-03 | 2012-12-12 | 삼성전자주식회사 | 메모리 장치 |
US8799598B2 (en) * | 2012-02-17 | 2014-08-05 | Spansion Llc | Redundancy loading efficiency |
TWI489272B (zh) * | 2012-04-03 | 2015-06-21 | Phison Electronics Corp | 保護資料的方法、記憶體控制器與記憶體儲存裝置 |
KR102264757B1 (ko) * | 2014-11-11 | 2021-06-16 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
JP6693181B2 (ja) | 2016-03-09 | 2020-05-13 | 富士通株式会社 | ストレージ制御装置、ストレージ制御方法、およびストレージ制御プログラム |
KR20190006314A (ko) * | 2017-07-10 | 2019-01-18 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 이의 동작 방법 |
JP7385113B2 (ja) | 2019-10-21 | 2023-11-22 | 株式会社バッファロー | 半導体メモリ装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6757800B1 (en) | 1995-07-31 | 2004-06-29 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
JP2000099408A (ja) * | 1998-09-24 | 2000-04-07 | Nec Corp | Feepromデイスク管理システム及びその管理方法並びにその制御プログラムを記録した記録媒体 |
US7020739B2 (en) * | 2000-12-06 | 2006-03-28 | Tdk Corporation | Memory controller, flash memory system having memory controller and method for controlling flash memory device |
JP4248164B2 (ja) * | 2001-06-14 | 2009-04-02 | 株式会社東芝 | ディスクアレイのエラー回復方法、ディスクアレイ制御装置及びディスクアレイ装置 |
KR100572328B1 (ko) * | 2004-07-16 | 2006-04-18 | 삼성전자주식회사 | 배드 블록 관리부를 포함하는 플래시 메모리 시스템 |
JP4982971B2 (ja) * | 2004-09-29 | 2012-07-25 | ソニー株式会社 | 情報処理装置、プロセス制御方法、並びにコンピュータ・プログラム |
-
2006
- 2006-03-10 JP JP2006066623A patent/JP4946102B2/ja not_active Expired - Fee Related
-
2007
- 2007-03-05 US US11/713,725 patent/US7783825B2/en not_active Expired - Fee Related
- 2007-03-09 KR KR1020070023498A patent/KR20070092668A/ko not_active Application Discontinuation
- 2007-03-12 CN CNB2007100855635A patent/CN100524248C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN100524248C (zh) | 2009-08-05 |
JP2007241896A (ja) | 2007-09-20 |
US20070214310A1 (en) | 2007-09-13 |
KR20070092668A (ko) | 2007-09-13 |
CN101034372A (zh) | 2007-09-12 |
US7783825B2 (en) | 2010-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4946102B2 (ja) | 不揮発性メモリシステムおよび不揮発性メモリの管理方法 | |
TWI700586B (zh) | 計算機系統及儲存裝置之控制方法 | |
US9405485B2 (en) | Method and apparatus for writing data to a flash memory | |
US7363420B2 (en) | Method and file structures for managing data on a flash disk | |
US7962685B2 (en) | Portable data storage device incorporating multiple flash memory units | |
TWI484334B (zh) | 非揮發記憶體的區域式管理方法 | |
KR20140124537A (ko) | 스토리지 시스템 및 스토리지 시스템의 쓰기 데이터 처리 방법 | |
KR20070046864A (ko) | 플래쉬 화일 시스템에서 가상-물리 주소 변환 방법 및시스템 | |
JP2012033002A (ja) | メモリ管理装置およびメモリ管理方法 | |
KR101543246B1 (ko) | 데이터 저장 장치의 동작 방법 및 이에 따른 데이터 저장 장치 | |
TWI473100B (zh) | Flash memory system and its operation method | |
CN101064191A (zh) | 闪存装置和闪存的访问方法 | |
JP2008527581A (ja) | 論理ブロックアドレスをフラッシュメモリにある実ブロックアドレスに変換する方法 | |
KR20150142583A (ko) | 플래시 저장 장치의 어드레스 매핑 테이블 정리 방법 | |
KR101061483B1 (ko) | 메모리 회로 및 메모리 회로의 엑세스 방법, 메모리 관리 시스템 및 메모리 관리방법 | |
CN114527931A (zh) | 存储器系统 | |
US11347637B2 (en) | Memory system and non-transitory computer readable recording medium | |
US7649774B2 (en) | Method of controlling memory system | |
JP6100927B2 (ja) | 情報処理装置 | |
CN101692211B (zh) | 一种Flash数据管理方法 | |
JP2007094765A (ja) | メモリシステム | |
KR20090106221A (ko) | 병렬 구조를 가지는 플래시 메모리 시스템 및 그 데이터기록방법 및 플래시 메모리 | |
WO2016056290A1 (ja) | メモリコントローラ、メモリシステム、記憶装置、情報処理システムおよび記憶制御方法 | |
JP2007249662A (ja) | メモリカード及びメモリカードの制御方法 | |
JP4636046B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120220 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |