KR20050119432A - 반도체 소자의 캐패시터 및 그 형성 방법 - Google Patents
반도체 소자의 캐패시터 및 그 형성 방법 Download PDFInfo
- Publication number
- KR20050119432A KR20050119432A KR1020040044522A KR20040044522A KR20050119432A KR 20050119432 A KR20050119432 A KR 20050119432A KR 1020040044522 A KR1020040044522 A KR 1020040044522A KR 20040044522 A KR20040044522 A KR 20040044522A KR 20050119432 A KR20050119432 A KR 20050119432A
- Authority
- KR
- South Korea
- Prior art keywords
- storage electrode
- forming
- capacitor
- etching
- electrode contact
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 20
- 239000011229 interlayer Substances 0.000 claims description 15
- 150000004767 nitrides Chemical class 0.000 claims description 15
- 125000006850 spacer group Chemical group 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 2
- 239000011159 matrix material Substances 0.000 claims description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 2
- 230000010354 integration Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000000779 smoke Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 소자의 캐패시터 및 그 형성 방법에 관한 것으로써, 반도체 소자의 캐패시터 형성 공정의 마진을 확보하고 정전 용량을 증가시키기 위하여, 캐패시터 저장전극 영역을 저장전극 콘택과 소정 거리 쉬프트시켜 형성함으로써 캐패시터 저장전극의 크기를 넓히고 캐패시터의 단면적을 증가시키는 기술이다.
Description
본 발명은 반도체 소자의 캐패시터 및 그에 대한 소자의 캐패시터 형성 방법에 관한 것으로써, 특히 반도체 소자의 캐패시터 형성 공정의 마진을 확보하고 정전용량을 증가시키기 위하여 반도체 소자의 캐패시터 형성 공정을 개선하는 방법에 관한 것이다.
D램의 기억 소자에서 캐패시터는 정보를 기억하고 판독하기 위해 일정량의 전하를 저장하는 기능을 담당한다. 이러한 기능을 담당하는 캐패시터는 우선적으로 충분한 정전용량이 확보되어야 하며 누설전류가 적은 절연특성을 가지는 유전체막이 구비되어야 한다. 반도체 소자의 초기에는 적층(Stack) 구조의 간단한 방법을 사용하여 캐패시터를 형성하였으나, 소자의 고집적화에 따라 캐패시터 저장전극 영역의 표면적을 넓히기 위한 콘케이브(Concave)나 실린더 구조가 개발되었다. 그러나, 소자의 고집적화에 따라 캐패시터 사이의 간격이 좁아지면서 캐패시터간에 서로 붙거나 쓰러지는 현상이 발생하여 각 캐패시터 소자간의 분리에 어려움이 발생하였다. 또한, 저장전극 콘택 플러그와 저장전극 영역간에 오정렬이 빈번하게 발생하는 문제가 있다.
도 1 및 도 2는 반도체 소자의 캐패시터를 도시한 평면 및 단면 사진들이다.
도 1을 참조하면, 직사각형 모양으로 디자인된 저장전극 콘택마스크를 이용하여 저장전극 영역의 중심에 저장전극 콘택 플러그가 위치되도록 형성된 캐패시터가 도시되어 있다.
도 2를 참조하면, 상기 도 1과 같은 모양으로 형성되고 콘케이브 또는 실린더 구조를 갖는 캐패시터 쓰러짐 현상이 발생한 사진이다. 캐패시터 저장전극 영역의 실린더 하부의 면적은 작아지는데 반하여 단면적을 넓히기 위한 높이는 높아지므로 쓰러짐 현상이 발생하고 각 소자간의 분리에 어려움이 있는 것을 볼 수 있다.
또한, 저장전극 영역과 저장전극 콘택 플러그의 정렬 문제에 있어서, 오정렬을 해결하기 위해 저장전극 영역 형성이 저장 전극 콘택 플러그의 소정 부분만 접속되도록 하고, 비트라인을 중심으로 서로 반대방향으로 쉬프트(Shift)시켜 배열하였다.
그러나, 이는 저장전극 콘택 플러그와 연결되는 저장전극의 콘택 표면적이 감소되어 접속 불량을 유발하였다. 이를 극복하기 위하여 최근 저장전극과 저장전극 콘택 플러그가 접속되는 부위에 콘택 패드를 더 형성하여 콘택 표면적을 증가시키는 방법이 이용되었다. 이 때문에 저장전극 영역의 면적을 넓히거나 저장전극의 쓰러짐 현상을 잘 해결하지 못하고 공정만 더 복잡해지는 문제가 유발되었다.
이상에서 설명한 것과 같이, 종래의 반도체 소자의 캐패시터 형성 방법에 있어서 반도체 소자의 고집적화에 따른 저장전극의 쓰러짐 현상이 발생하였다. 또한, 저장전극 영역과 저장전극 콘택 플러그와의 오정렬을 방지하고 저장전극 영역의 표면적을 넓히기 위하여 비트라인을 중심으로 서로 반대 방향으로 쉬프트(Shift)시켜 저장전극을 형성하였다. 그러나, 직사각형 모양의 저장전극 콘택마스크는 서로 쉬프트(Shift)된 디자인 구조에 있어 효율적으로 저장전극 영역의 면적을 확보할 수 없고, 하부의 저장전극 콘택 플러그와의 접촉 면적이 감소되어 별도의 콘택 패드가 필요하게 되는 문제가 발생하였다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명은 반도체 소자의 캐패시터 형성시, 저장전극 콘택 플러그를 노출시키는 저장전극 영역을 저장전극 콘택 플러그와 소정 거리 쉬프트 시켜 형성하되, 저장전극 영역의 상부 모양을 달걀형(Oval)으로 형성하여 저장전극 영역의 크기를 넓힌다. 또한, 저장전극 콘택 플러그의 측벽에 형성된 질화막 스페이서 및 비트라인 상부의 층간절연막을 식각하여 저장전극의 하부 면적을 3차원적으로 증가시키면서 공정을 단순화는 반도체 소자의 캐패시터 및 그 형성 방법을 제공하는 것을 목적으로 한다.
본 발명은 상기와 같은 목적을 달성하기 위한 것으로써, 본 발명에 따른 반도체 소자의 캐패시터는 측벽에 질화막 스페이서를 구비한 저장전극 콘택 플러그 및 저장전극을 포함하되, 매트릭스 형태로 배열된 저장전극이 비트라인 방향으로 소정거리 쉬프트(Shift) 되어 상기 비트라인을 기준으로 서로 비대칭적으로 엇갈리게 배열되며 상기 저장전극 콘택 플러그에 접속되는 것을 특징으로 한다.
따라서, 본 발명에 따른 반도체 소자의 캐패시터 형성 방법은 반도체 기판 상에 비트라인 및 저장전극 콘택홀을 구비한 층간절연막을 형성하는 단계와, 상기 저장전극 콘택홀의 측벽에 질화막 스페이서를 형성하는 단계와 상기 저장전극 콘택홀을 매립하는 저장전극 콘택 플러그를 형성하는 단계와, 상기 반도체 기판 전체 표면 상부에 식각정지막을 형성하는 단계와, 상기 식각정지막 상부에 저장전극용 희생 산화막을 형성하는 단계와, 상기 희생 산화막을 패터닝하여 저장전극 콘택 플러그를 노출시키는 저장전극 영역을 형성하되, 비트라인 방향으로 소정거리 쉬프트 되어 상기 비트라인을 기준으로 비대칭적으로 엇갈리게 배열되도록 형성하는 단계와, 상기 저장전극 영역의 저부에 노출된 식각정지막, 소정 깊이의 질화막 스페이서 및 상기 층간절연막을 식각하여 상기 저장전극 콘택 플러그를 노출시키는 단계 및 상기 저장전극 영역 내에 상기 저장전극 콘택 플러그에 접속되는 저장전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 캐패시터 및 그 형성 방법에 관하여 상세히 설명하면 다음과 같다.
도 3은 본 발명의 실시예에 따른 반도체 소자의 캐패시터를 도시한 평면도이다.
저장전극 영역(120)이 달걀형(Oval)으로 형성되어 있다. 저장전극 영역(120)은 비트라인(100) 방향으로 저장전극 콘택 플러그(140)와 소정거리 쉬프트 되고, 비트라인(100)을 기준으로 서로 비대칭적으로 엇갈리게 배열되어 형성된다.
도 4a 내지 도 4c는 본 발명에 따른 반도체 소자의 캐패시터 형성 방법을 도시한 단면도들이다.
상기 도 3에 대한 A-A'의 절단면과, B-B'의 절단면을 따라 각각 일측과 타측에 도시한 것이다.
도 4a를 참조하면, 반도체 기판(105) 상에 비트라인(100) 및 저장전극 콘택홀(115)을 구비한 층간절연막(130)을 형성하고, 저장전극 콘택홀(115)의 측벽에 질화막 스페이서(110)를 형성한다.
다음에는, 저장전극 콘택홀(115)을 매립하는 저장전극 콘택 플러그(140)를 형성한다. 이때, 질화막 스페이서(110)는 반도체 기판(105) 전체표면 상부에 200 내지 400Å의 라이너 질화막을 형성하고 이를 전면 식각하여 형성하는 것이 바람직하다.
도 4b를 참조하면, 반도체 기판(105) 전체 표면에 식각정지막(150)을 형성하고, 식각정지막(150) 상부에 저장전극용 희생 산화막(160)을 형성한다. 이때, 식각정지막(150)은 400 내지 800Å의 두께로 LPCVD 또는 PECVD 방법을 이용하여 형성하고, 희생 산화막(160)은 12000 내지 25000Å의 두께로 형성하는 것이 바람직하다.
다음에는, 희생 산화막(160)을 비트라인(100) 방향으로 소정거리 쉬프트 되고, 비트라인(100)을 기준으로 서로 비대칭적으로 엇갈리게 배열되도록 패터닝하여 식각정지막(150)을 노출시키는 저장전극 영역(120)을 형성한다. 여기서, 저장전극 영역(120)이 저장전극 콘택 플러그와 쉬프트 된 모양은 A-A'절단면에 도시되어 있다.
도 4c를 참조하면, 노출된 식각정지막(150), 소정 깊이의 질화막 스페이서(110) 및 층간절연막(130)을 식각하여 저장전극 콘택 플러그(140)의 상측 및 측벽 일부를 노출시킨다. 이 공정에 의해서, 본 발명은 종래 기술에서의 콘택 패드 형성과 같은 별도의 추가 공정 없이도 저장 전극 콘택 플러그(140)와 저장 전극 영역(120)의 콘택 면적을 확보하는 동시에 저장전극 영역(120)의 하부 면적을 3차원적으로 증가시킬 수 있게 된다. 이때, 식각공정은 CHF3 나 CH2F2 중 한 가지를 주 가스로 사용하고, O2 및 Ar을 첨가여 실시한다. 질화막 스페이서(110)를 식각하는 공정은 상부에서부터 500 내지 1500Å 만큼 식각하고, 층간절연막(130)은 상부에서부터 300 내지 700Å의 깊이로 식각하는 것이 바람직하다. 이에 대한 질화막 스페이서(110) 대비 층간절연막(130)의 식각 속도 비율을 1.1 ~ 1.8 : 1인 조건으로 설정하고, 식각정지막(150)을 식각공정은 증착두께 대비 200 내지 300%로 과도 식각하는 것이 바람직하다. 다음에는, 저장 전극 콘택 플러그(140)에 접속되는 저장 전극(미도시)을 형성한다.
도 5 및 도 6은 본 발명의 실시예에 따라 형성된 저장전극 영역을 도시한 사진이다.
도 5를 참조하면, 저장 전극 영역(120)이 달걀형(Oval)으로 형성되어 있고, 그 하부에 식각된 질화막 스페이서(110)를 볼 수 있다. 달걀형(Oval) 모양의 장축방향으로 서로 엇갈리게 배열하여, 저장전극 영역(120)의 상부 면적을 최대한 넓게 확보할 수 있다.
도 6을 참조하면, 저장 전극 영역(120) 및 저장전극 콘택 플러그(140)의 단면 사진으로, 사진의 중앙 실선 부분(ⓐ)을 보면 소정 깊이로 저장전극 콘택 플러그(140) 측벽의 질화막 스페이서 및 층간절연막(130)이 식각되어 저장전극 영역(120)의 하부 면적이 3차원적으로 증가된 것을 볼 수 있다.
이상에서 설명한 바와 같이, 반도체 소자의 캐패시터 형성시, 저장전극 영역을 저장전극 콘택과 소정 거리 쉬프트시켜 형성함으로써 캐패시터 저장전극의 크기를 넓힐 수 있다. 또한, 식각정지막을 식각하면서 동시에 저장전극 콘택 플러그 측벽의 질화막 스페이서 및 층간절연막을 식각함으로써 종래의 기술에서 사용되던 콘택 패드를 형성하는 공정을 생략할 수 있으므로 공정을 단순화 할 수 있을 뿐만 아니라, 저장 전극콘택 플러그와 저장전극 영역의 콘택 면적을 확보하여 저장 전극 영역의 하부 면적을 3차원적으로 증가시킬 수 있는 효과가 있다.
도 1 및 도 2는 반도체 소자의 캐패시터를 도시한 평면 및 단면 사진들.
도 3은 본 발명의 실시예에 따른 반도체 소자의 캐패시터를 도시한 평면도.
도 4a 내지 도 4c는 본 발명에 따른 반도체 소자의 캐패시터 형성 방법을 도시한 단면도들.
도 5 및 도 6은 본 발명의 실시예에 따라 형성된 저장전극 영역을 도시한 사진.
< 도면의 주요부분에 대한 부호의 설명 >
100 : 비트라인 105 : 반도체 기판
110 : 질화막 스페이서 120 : 저장전극 영역
130 : 층간절연막 140 : 저장전극 콘택 플러그
150 : 식각정지막 160 : 희생 산화막
115 : 저장전극 콘택홀
Claims (10)
- 측벽에 질화막 스페이서를 구비한 저장전극 콘택 플러그 및 저장전극을 포함하되, 매트릭스 형태로 배열된 저장전극이 비트라인 방향으로 소정거리 쉬프트 되어 상기 비트라인을 기준으로 서로 비대칭적으로 엇갈리게 배열되며 상기 저장전극 콘택 플러그에 접속되는 것을 특징으로 하는 반도체 소자의 캐패시터.
- 반도체 기판 상에 비트라인 및 저장전극 콘택홀을 구비한 층간절연막을 형성하는 단계;상기 저장전극 콘택홀의 측벽에 질화막 스페이서를 형성하는 단계;상기 저장전극 콘택홀을 매립하는 저장전극 콘택 플러그를 형성하는 단계;전체 표면 상부에 식각정지막인 질화막과 저장전극용 희생 산화막을 형성하는 단계;상기 희생 산화막을 패터닝하여 저장전극 콘택 플러그를 노출시키는 저장전극 영역을 형성하되, 비트라인 방향으로 소정거리 쉬프트 되어 상기 비트라인을 기준으로 서로 비대칭적으로 엇갈리게 배열되도록 형성하는 단계; 및상기 저장 전극 영역의 저부에 노출된 식각정지막, 소정 깊이의 질화막 스페이서 및 상기 층간절연막을 식각하여 상기 저장전극 콘택 플러그를 노출시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성 방법.
- 제 2항에 있어서,상기 질화막 스페이서를 형성하는 단계는 전체표면 상부에 200 내지 400Å의 라이너 질화막을 형성하는 단계 및 상기 라이너 질화막을 전면 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성 방법.
- 제 2항에 있어서,상기 식각정지막은 400 내지 800Å의 두께로 LPCVD 또는 PECVD 방법을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성 방법.
- 제 2항에 있어서,상기 희생 산화막은 12000 내지 25000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성 방법.
- 제 2항에 있어서,상기 식각정지막, 질화막 스페이서 및 층간절연막을 식각공정은 CHF3 나 CH2F2 중 한 가지를 주 가스로 사용하고, O2 및 Ar을 첨가하여 실시하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성 방법.
- 제 2항에 있어서,상기 식각정지막을 식각하는 공정은 두께 증착 대비 200 내지 300 % 로 과도 식각하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성 방법.
- 제 2항에 있어서,상기 질화막 스페이서 식각 공정은 상부에서부터 500 내지 1500Å 만큼 식각되는 것을 특징으로 하는 반도체 소자의 캐패시터 형성 방법.
- 제 2항에 있어서,상기 질화막 스페이서 대비 층간절연막의 식각 속도 비율을 1.1 ~ 1.8 : 1인 조건으로 설정하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성 방법.
- 제 2항에 있어서,상기 층간절연막은 상부에서부터 300 내지 700Å의 깊이로 식각되는 것을 특징으로 하는 반도체 소자의 캐패시터 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040044522A KR100641935B1 (ko) | 2004-06-16 | 2004-06-16 | 반도체 소자의 캐패시터 및 그 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040044522A KR100641935B1 (ko) | 2004-06-16 | 2004-06-16 | 반도체 소자의 캐패시터 및 그 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050119432A true KR20050119432A (ko) | 2005-12-21 |
| KR100641935B1 KR100641935B1 (ko) | 2006-11-02 |
Family
ID=37292143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040044522A KR100641935B1 (ko) | 2004-06-16 | 2004-06-16 | 반도체 소자의 캐패시터 및 그 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100641935B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100809879B1 (ko) * | 2005-12-28 | 2008-03-06 | 난야 테크놀러지 코포레이션 | 반도체 디바이스 및 그의 제조방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100972864B1 (ko) | 2008-05-21 | 2010-07-28 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 및 반도체 메모리 소자의 캐패시터형성방법 |
| KR101970783B1 (ko) | 2012-05-07 | 2019-04-23 | 삼성디스플레이 주식회사 | 반도체 장치 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1145982A (ja) | 1997-07-28 | 1999-02-16 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
-
2004
- 2004-06-16 KR KR1020040044522A patent/KR100641935B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100809879B1 (ko) * | 2005-12-28 | 2008-03-06 | 난야 테크놀러지 코포레이션 | 반도체 디바이스 및 그의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100641935B1 (ko) | 2006-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100532437B1 (ko) | 반도체 메모리 소자 및 그 제조 방법 | |
| US20080061352A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR970000718B1 (ko) | 반도체 기억장치 및 그 제조방법 | |
| US20030071299A1 (en) | Semiconductor memory device and method of producing same | |
| US5714401A (en) | Semiconductor device capacitor manufactured by forming stack with multiple material layers without conductive layer therebetween | |
| US5631185A (en) | Method for manufacturing capacitor of semiconductor memory device | |
| JP4860808B2 (ja) | 写真工程の解像度を越えるトレンチを絶縁膜の内に形成する方法 | |
| JP2003023109A (ja) | 集積回路メモリ素子及びその製造方法 | |
| US7145195B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| KR100641935B1 (ko) | 반도체 소자의 캐패시터 및 그 형성 방법 | |
| KR20050097364A (ko) | 반도체 장치 및 그 제조 방법 | |
| WO2022062717A1 (zh) | 半导体结构形成方法以及半导体结构 | |
| JP3125187B2 (ja) | 半導体素子のキャパシタの製造方法 | |
| KR100487511B1 (ko) | 반도체 장치의 제조 방법 | |
| JP3230512B2 (ja) | Ｃｏｂ構造のｄｒａｍ及びその製造方法 | |
| KR20070111795A (ko) | 콘택 구조물 및 그 제조 방법 | |
| KR100385462B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR960001331B1 (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR20000061305A (ko) | 반도체 장치의 제조 방법 | |
| US6423597B1 (en) | Structure of a DRAM and a manufacturing process thereof | |
| KR100369484B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR960015527B1 (ko) | 반도체 메모리장치 | |
| KR100804147B1 (ko) | 커패시터의 형성방법 | |
| JP2000183304A (ja) | 半導体装置の製造方法 | |
| KR960000370B1 (ko) | 반도체장치의 접촉창의 구조 및 그 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |