KR20050104955A - 유기 발광 표시 장치 및 이의 제조 방법 - Google Patents

유기 발광 표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20050104955A
KR20050104955A KR1020040030427A KR20040030427A KR20050104955A KR 20050104955 A KR20050104955 A KR 20050104955A KR 1020040030427 A KR1020040030427 A KR 1020040030427A KR 20040030427 A KR20040030427 A KR 20040030427A KR 20050104955 A KR20050104955 A KR 20050104955A
Authority
KR
South Korea
Prior art keywords
electrode
layer
gate
forming
semiconductor pattern
Prior art date
Application number
KR1020040030427A
Other languages
English (en)
Other versions
KR101054341B1 (ko
Inventor
정관욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040030427A priority Critical patent/KR101054341B1/ko
Priority to US11/111,614 priority patent/US7705817B2/en
Publication of KR20050104955A publication Critical patent/KR20050104955A/ko
Application granted granted Critical
Publication of KR101054341B1 publication Critical patent/KR101054341B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

휘도 특성을 향상시킨 전기 발광 표시 장치 및 이의 제조 방법이 개시되어 있다. 전기 발광 표시 장치는 제1 박막 트랜지스터, 제2 박막 트랜지스터, 유기 발광 소자를 포함하고 있으며, 제1 박막 트랜지스터와 제2 박막 트랜지스터를 통해 유기 발광 소자에 구동 전류를 인가하여 발생한 적색, 녹색, 및 청색 광에 의해 영상을 표시한다. 이 때, 제1 박막 트랜지스터와 제2 박막 트랜지스터의 게이트 절연막 두께를 다르게 함으로써, 개구율 감소 없이 충분한 구동 전류를 유기 발광 소자에 공급할 수 있으며, 휘도 특성을 향상시킬 수 있다.

Description

유기 발광 표시 장치 및 이의 제조 방법{ELECTRO LUMINESCENCE DEVICE AND FABRICATING METHOD THEREFOR}
본 발명은 전기 발광 표시 장치의 박막 트랜지스터, 이를 이용한 전기 발광 표시 장치 및 이의 제조 방법에 관한 것이다.
최근 들어, 표시 장치(display device)의 역할은 갈수록 중요해지며, 각종 전자 디스플레이 장치가 다양한 산업 분야에 광범위하게 사용되고 있다.
일반적으로 디스플레이 장치는 전기적 신호 형태를 갖는 정보를 광학 이미지 형태로 인간에게 전달하는 장치로, 인간과 전자 기기를 연결하는 인터페이스 역할을 수행한다.
이러한 디스플레이 장치에 있어서, 정보가 발광 현상에 의해 표시되는 경우에는 발광형 표시 장치(emissive display device)라고 하며, 반사, 산란, 간섭 현상 등에 의해 광 변조를 표시되는 경우에는 수광형 표시 장치(non-emissive display device)라 한다. 발광형 표시 장치로는 음극선관(cathode ray tube, CRT), 플라스마 디스플레이 패널(plasma display panel, PDP), 발광 다이오드(light emitting diode, LED) 및 유기 발광 표시 장치(organic light emitting display, OLED) 등을 들 수 있다. 또한, 수동형 표시 장치는 액정 표시 장치(liquid crystal display, LCD), 전기 화학 표시 장치(electrochemical display, ECD) 및 전기 영동 표시 장치(electrophoretic image display, EPID) 등이 해당된다.
일반적으로, 유기 발광 표시 장치는 두 개의 전극 사이에 유기 발광층을 형성하고, 2 개의 전극으로부터 각각 전자(electron)와 정공(hole)을 유기 발광층 내로 주입시켜 전자와 정공의 결합에 따른 여기자(exciton)를 생성하고, 이 여기자가 여기 상태로부터 기저 상태로 떨어질 때 광이 발생하는 원리를 이용한 소자이다.
유기 발광 표시 장치는 능동 행렬형 표시 장치와 수동 행렬형 표시 장치에 모두 적용할 수 있다. 능동 행렬형 유기 발광 표시 장치는 박막 트랜지스터와 같은 스위칭 소자들에 의해 복수개의 화소들에 대응하는 유기 발광 소자들을 서로 독립적으로 구동하는 표시 장치이다.
종래 유기 발광 표시 장치는 순방향 전류를 이용하여 영상을 표시하는 전류 구동 소자이기 때문에 종래 유기 발광 표시 장치에 이용되는 박막 트랜지스터들은 대부분 비정질 규소보다 전기적 특성이 우수한 다결정 규소로 반도체층(또는 채널층)을 형성하거나 LDD(lightly doped drain) 구조를 채용하고 있다.
그러나, 종래 유기 발광 표시 장치에 이용되는 박막 트랜지스터들의 반도체층을 다결정 규소 또는 LDD 구조로 형성할 경우, 박막 트랜지스터의 구조가 복잡해지고, 제조 공정이 복잡하며, 제조에 소요되는 시간이 길어지고, 구조가 복잡해짐에 따라 불량 발생 빈도가 크게 증가되는 등 다양한 문제점이 있다.
이와 같은 문제점을 해결하기 위해서 최근에는 다결정 규소 또는 LDD 구조 대신 유기 발광 표시 장치를 낮은 공정 온도, 예를 들면, 유리 기판의 용융 온도보다 낮은 온도에서 공정이 진행되는 비정질 규소 및 비정질 규소에 도펀트(dopant)를 주입한 n+ 비정질 규소를 사용하여 형성하는 기술이 개발되고 있다.
그러나, 비정질 규소 및 n+ 비정질 규소를 이용할 경우, 비정질 규소의 전자 이동도가 작아 유기 전기 발광 소자를 발광시키기 위해 필요한 구동 전류 공급이 어려워 휘도를 증가시키는데 한계를 갖는다. 이를 해결하기 위해 박막 트랜지스터의 크기를 크게 하는 방법을 주로 사용하고 있으나, 이는 개구율을 감소시키는 문제점을 갖는다.
따라서, 이와 같은 종래 문제점을 해결하기 위한 본 발명의 제1 기술적 과제는 개구율을 감소시키지 않으면서 휘도를 증가시킬 수 있는 구동 전류를 공급하는 박막 트랜지스터를 포함하는 유기 발광 표시 장치를 제공한다.
또한, 본 발명의 제2 기술적 과제는 상기 유기 발광 표시 장치의 제조 방법을 제공한다.
이와 같은 본 발명의 제1 목적을 구현하기 위해, 본 발명은 제1 소스 전극으로 인가된 데이터 신호를 제1 게이트 전극에 인가된 전압에 의하여 제1 드레인 전극으로 출력하는 제1 반도체 패턴, 제1 게이트 전극과 제1 반도체 패턴을 전기적으로 절연시키기 위한 제1 게이트 절연막으로 이루어진 1 박막 트랜지스터, 제1 박막 트랜지스터로부터 출력된 데이터 신호의 레벨에 대응하여 제2 소스 전극으로 인가된 제1 구동전류의 전류량을 제어하여 제2 드레인 전극으로 제2 구동전류를 출력하는 제2 반도체 패턴과 제2 게이트 전극과 제2 반도체 패턴을 전기적으로 절연시키고 제1 게이트 절연막의 두께보다 얇은 두께를 갖는 제2 게이트 절연막으로 이루어진 제2 박막 트랜지스터 및 제2 구동전류가 인가되는 화소 전극, 화소 전극의 상면에 배치된 유기 발광층 및 유기 발광층의 상면에 배치된 대향 전극을 포함하는 유기 발광 표시 장치를 제공한다.
또한, 본 발명의 제2 목적을 구현하기 위해, 본 발명은 기판에 제1 게이트 전극 및 제2 게이트 전극을 형성하는 단계, 기판의 전면적에 걸쳐 제1 절연층을 형성하는 단계, 제1 절연층을 부분적으로 제거하여 제1 게이트 전극 영역에만 남기는 단계, 제1 게이트 전극 영역에만 제1 절연층이 형성된 기판의 전면적에 걸쳐 제2 절연층을 형성하여 제1 게이트 절연막 및 제1 게이트 절연막의 두께보다 얇은 제2 게이트 절연막을 형성하는 단계, 제1 게이트 절연막 및 제2 게이트 절연막 상에 제1 게이트 전극과 대응하는 곳에 제1 반도체 패턴, 제2 게이트 전극과 대응하는 곳에 제2 반도체 패턴을 형성하는 단계, 제1 반도체 패턴에 연결되어 있는 제1 소스 전극, 제1 반도체 패턴을 일부 노출시키도록 제1 소스 전극과 일정 간격 이격되어 있는 제1 드레인 전극을 형성하는 단계, 제2 반도체 패턴에 연결되어 있는 제2 소스 전극, 제2 반도체 패턴을 일부 노출시키도록 제2 소스 전극과 일정 간격 이격되어 있는 제2 드레인 전극을 형성하는 단계, 제2 드레인 전극에 연결된 유기 발광 소자를 형성하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법을 제공한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
도 1은 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 등가 회로도이다. 도 2는 도 1의 유기 발광 표시 장치의 배치도이고, 도 3은 도 2의 유기 발광 표시 장치를 A-A선을 따라 절단한 단면도이다.
도 1 내지 도 3을 참조하면, 유기 발광 표시 장치(200)는 기판(10) 상에 형성된다. 유기 발광 표시 장치(200)는 복수의 게이트 버스선(gate bus line)(GBL), 복수의 데이터 버스선(data bus line)(DBL), 복수의 전력 공급선(power supplying Line)(PSL), 및 복수의 화소를 포함한다. 각 화소는 스위칭 트랜지스터(switching transistor)(TFT1), 구동 트랜지스터(driving transistor)(TFT2), 유지 축전기(storage capacitor)(Cst), 유기 발광 소자(organic electro luminescence element)(EL)를 포함한다.
게이트 버스선(GBL)은 도 1에 도시한 좌표계의 제1 방향으로 뻗으며, 전기적 저항이 낮은 알루미늄, 알루미늄 합금 등으로 형성된다. 게이트 버스선(GBL)의 수효는 제품에 따라 다른데, 예를 들어, 전색(全色, full color) 표시를 수행하고, 해상도가 1024×768인 유기 발광 표시 장치(200)는 768개의 게이트 버스선(GBL)을 갖는다. 각 게이트 버스선(GBL)은 제1 방향으로 뻗고, 복수개가 제2 방향으로 평행하게 배치된다. 제2 방향은 제1 방향에 대하여 실질적으로 수직하다. 한편, 게이트 버스선(GBL)은 게이트 전극부(GE)를 더 포함한다. 게이트 전극부(GE)는 게이트 버스선(GBL)으로부터 제2 방향으로 연장된다. 게이트 전극부(GE)는 전색 표시를 수행하고 해상도가 1024×768인 유기 발광 표시 장치(200)에서 1024×3 개가 형성된다.
데이터 버스선(DBL)은 도 1에 도시한 제2 방향으로 뻗으며 전기적 저항이 낮은 알루미늄, 알루미늄 합금 등으로 형성된다. 데이터 버스선(DBL)의 수효는 제품에 따라 다른데, 예를 들어, 전색 표시를 수행하고, 해상도가 1024×768인 유기 발광 표시 장치(200)는 1024×3개의 데이터 버스선(DBL)을 갖는다. 각 데이터 버스선(DBL)은 제2 방향으로 뻗고, 복수개가 제1 방향으로 평행하게 배치된다. 한편, 데이터 버스선(DBL)은 소스 전극부(SE)를 더 포함한다. 소스 전극부(SE)는 데이터 버스선(DBL)으로부터 제1 방향으로 연장된다. 소스 전극부(SE)는 전색 표시를 수행하고 해상도가 1024×768인 유기 발광 표시 장치에서 768 개가 형성된다.
전력 공급선(PSL)은 각 데이터 버스선(DBL)과 인접한 곳에 형성된다. 전력 공급선(PSL)은 데이터 버스선(DBL)과 동일하게 제2 방향으로 연장된다. 전력 공급선(PSL)으로는 직류 신호(Vdd)가 인가된다.
스위칭 트랜지스터(TFT1)와 구동 트랜지스터(TFT2)는 게이트 버스선(GBL), 데이터 버스선(DBL) 및 전력 공급선(PSL)에 의하여 둘러싸인 화소 영역(210)마다 형성된다.
스위칭 트랜지스터(TFT1)는 제1 게이트 전극(G1), 제1 반도체 패턴(C1), 제1 소스 전극(S1) 및 제1 드레인 전극(D1)으로 이루어진다.
제1 게이트 전극(G1)은 게이트 버스선(GBL)으로부터 연장된 각 게이트 전극부(GE)와 전기적으로 연결된다.
제1 반도체 패턴(C1)은 제1 게이트 전극(G1)의 상면에 배치된다. 도 3을 참조하면, 제1 반도체 패턴(C1)은 절연물질로 이루어진 제1 게이트 절연막(220)에 의하여 제1 게이트 전극(G1)과 절연된다. 본 실시예에서, 제1 게이트 절연막(220)은 T1의 두께를 갖는다. 제1 게이트 절연막(220)은 SiNx, SiOx, 혹은 HfO2, Al2O 3와 같은 고유전체 중의 적어도 하나를 포함한다.
제1 반도체 패턴(C1)은 제1 채널층(first amorphous silicon pattern)(230), 제1 저항성 접촉층(first ohmic contact layer)(242) 및 제2 저항성 접촉층(second ohmic contact layer)(244)으로 이루어진다. 본 실시예에서, 도 3에 도시한 제1 채널층(230)은 비정질 규소 박막을 패터닝한 비정질 규소 패턴이다. 제1 저항성 접촉층(242)과 제2 저항성 접촉층(244)은 제1 비정질 규소 패턴(230)의 상면에 상호 소정 간격 이격되어 배치된다. 본 실시예에서 제1 저항성 접촉층(242) 및 제2 저항성 접촉층(244)은 도전성 불순물인 도펀트(dopant)가 주입된 n+ 비정질 규소 박막을 패터닝하여 형성된다.
제1 소스 전극(S1)은 제1 저항성 접촉층(242)의 상면에 배치되며, 제1 저항성 접촉층(242)에 전기적으로 연결된다. 제1 소스 전극(S1)의 일부는 데이터 버스선(DBL)으로부터 연장된 소스 전극부(SE)와 전기적으로 연결된다.
제1 드레인 전극(D1)은 제2 저항성 접촉층(244)의 상면에 배치되며, 제2 저항성 접촉층(244)에 전기적으로 연결된다.
한편, 도 1에 도시된 바와 같이 구동 트랜지스터(TFT2)는 화소 영역(210)에 배치된다. 구동 트랜지스터(TFT2)는 제2 게이트 전극(G2), 제2 반도체 패턴(C2), 제2 소스 전극(S2) 및 제2 드레인 전극(D2)으로 이루어진다.
제2 게이트 전극(G2)은 스위칭 트랜지스터(TFT1)의 제1 드레인 전극(D1)에 전기적으로 연결된다.
제2 반도체 패턴(C2)은 제2 게이트 전극(G2)의 상면에 배치되며, 절연 물질로 이루어진 제2 게이트 절연막(222)에 의하여 제2 게이트 전극(G2)과 절연된다. 본 실시예에서, 제2 게이트 절연막(222)은 제1 게이트 절연막(220)의 두께(T1)보다 얇은 T2의 두께를 갖는다.
이때 구동 트랜지스터의 구동 전류(Id)는 다음의 수학식을 충족한다.
Id = CgμW(Vgs-Vth)2/L
여기에서, Cg는 게이트 절연막 정전 용량이고, μ는 전하 이동도, W는 구동 트랜지스터의 채널 폭, 그리고 L은 트랜지스터 채널 길이이다.
또한, 게이트 절연막 정전 용량(Cg)은 다음의 수학식을 충족한다.
Cg = εA/d
여기에서, ε은 게이트 절연막의 유전율이고, A는 게이트 전극과의 중첩 면적이며, d는 거리, 즉 게이트 절연막의 두께이다.
수학식 1, 2를 참조하면, 트랜지스터 구동 전류(Id)는 게이트 절연막 정전 용량(Cg)에 비례하고, 게이트 절연막 정전 용량(Cg)은 d(거리), 즉 게이트 절연막의 두께에 반비례한다. 따라서, 게이트 절연막의 두께를 감소시키면, 트랜지스터의 크기를 증가시키지 않고 구동 전류(Id)를 증가시키는 것이 가능하다.
예컨대, 유기 발광 소자(EL)(300)가 100cd의 휘도를 내기 위해서는 3μA의 전류가 공급되어야 한다. 3μA의 전류를 공급하기 위해서, 구동 트랜지스터(TFT2)의 게이트 절연막의 두께가 4,500Å일 때, 구동 트랜지스터(TFT2)의 폭은 300㎛이다. 게이트 절연막의 두께를 2,000Å으로 낮출 경우, 구동 트랜지스터(TFT2)의 폭을 100㎛로 감소시키면 동일한 구동 전류를 공급할 수 있다. 이렇게 하면, 트랜지스터(TFT2)의 폭이 감소하므로 개구율을 증가시킬 수 있다. 구동 트랜지스터(TFT1)의 폭을 300㎛로 한다면 개구율 감소 없이 구동 전류를 증가시킬 수 있게 된다.
그러나 구동 전류 증가를 위해 구동 트랜지스터(TFT2)의 게이트 절연막 두께를 감소시키면서 스위칭 트랜지스터(TFT1)의 게이트 절연막을 동일하게 감소시킬 경우, 스위칭 트랜지스터(TFT1)의 항복(breakdown)과 같은 신뢰성 문제가 발생할 수 있다.
이는, 일반적으로 스위칭 트랜지스터(TFT1)를 구동시키기 위해 제1 게이트(G1)에 인가되는 구동 전압은 20~25V이고, 구동 트랜지스터(TFT2)를 구동시키기 위해 제2 게이트(G2)에 인가되는 구동 전압은 10V 이내로 스위칭 트랜지스터(TFT1)가 구동 트랜지스터(TFT2)보다 고전압에서 구동되기 때문이다.
따라서, 본 실시예에 의하면, 구동 트랜지스터(TFT2)의 제2 게이트 절연막(222)의 두께(T2)를 스위칭 트랜지스터(TFT1)의 제1 게이트 절연막(220)의 두께(T1)보다 얇게 함으로써 신뢰성 문제를 해결하고 개구율을 감소시키지 않으면서 구동 전류를 증가시켜 유기 발광 소자(EL)(300)의 휘도를 향상시킬 수 있다. 제1 게이트 절연막(220)의 두께(T1)는 3,000~4,500Å, 제2 게이트 절연막(222)의 두께(T2)는 1,500~3,500Å 정도인 것이 바람직하다. 제1 게이트 절연막(220)의 두께(T1)가 3,000Å 미만이면 스위칭 트랜지스터가 고전압에서 구동하기 때문에 항복(breakdown)과 같은 신뢰성 문제가 발생할 수 있고, 4,500Å 이상이면 구동 전류 감소 및 증착 시간 지연 등에 따른 양산성 감소 등의 문제가 발생할 수 있다. 제2 게이트 절연막(222)의 두께(T2)가 1,500Å 미만이면 구동 트랜지스터의 신뢰성 문제가 발생할 수 있고, 3,500Å 이상이면 구동 전류가 감소할 수 있다. 제1 및 제2 게이트 절연막(220, 222)의 두께는 유기 발광 소자(EL)(300)의 필요 구동 전류 및 스위칭 트랜지스터 및 구동 트랜지스터의 크기에 따라 조절하여 최적화할 수 있다.
제2 반도체 패턴(C2)은 제2 채널층(235), 제3 저항성 접촉층(246) 및 제4 저항성 접촉층(248)으로 이루어진다. 본 실시예에서, 제2 채널층(235)은 비정질 규소 박막을 패터닝하여 형성된다. 제3 저항성 접촉층(246)과 제4 저항성 접촉층(248)은 제2 채널층(235)의 상면에 상호 소정 간격 이격되어 배치된다. 본 실시예에서 제3 저항성 접촉층(246) 및 제4 저항성 접촉층(248)은 도전성 불순물인 도펀트(dopant)가 주입된 n+ 비정질 규소 박막을 패터닝하여 형성된다.
제2 소스 전극(S2)은 제3 저항성 접촉층(246)의 상면에 배치되며, 전력 공급선(PSL)에 전기적으로 연결된다.
제2 드레인 전극(D2)은 제4 저항성 접촉층(248)의 상면에 배치되며, 유기 발광 소자(EL)(300)에 연결된다.
유지 축전기(Cst)는 제2 게이트 전극(G2)의 일부인 제1 축전기 전극부(Cst1), 전력 공급선(PSL)의 일부인 제2 축전기 전극부(Cst2) 및 제1 축전기 전극부(Cst1)와 제2 축전기 전극부(Cst2)의 사이에 배치된 유전층에 의하여 이루어진다. 유전층은 절연층(도시하지 않음)으로 이루어진다. 유지 축전기(Cst)는 한 프레임의 시간 동안 제2 게이트 전극부(G2)가 턴-온 상태를 유지할 수 있도록 한다.
유기 발광 소자(EL)(300)는 연결 전극(305), 화소 전극(310), 유기 발광층(320) 및 대향 전극(330)으로 이루어진다. 도면 부호 340은 제1 층간 절연막이고, 350은 화소 전극을 구획하는 격벽이다.
연결 전극(305)은 스위칭 트랜지스터(TFT1)의 제1 드레인 전극(D1) 및 제2 게이트 전극(G2)을 연결한다. 연결 전극(305)은 화소 전극(310)을 이루는 물질과 동일한 물질로 형성하는 것이 가능하다.
화소 전극(310)은 구동 트랜지스터(TFT2)의 제2 드레인 전극(D2)에 연결되어 전력 공급선(PSL)으로부터 공급된 구동 전류가 인가된다. 화소 전극(310)은 투명하면서 도전성인 인듐주석산화물(indium tin oxide, ITO) 또는 인듐아연산화물(indium zinc oxide, IZO) 등으로 이루어지며, 유기 발광층(320)으로 정공을 주입시킨다.
유기 발광층(320)은 적색 유기 발광 물질, 녹색 유기 발광 물질 및 청색 유기 발광 물질 중 어느 하나로 이루어진다. 각 유기 발광층(320)은 화소 전극(310) 및 대향 전극(330)의 사이에 배치된다. 각 유기 발광층(320)은 정공 주입층, 정공 운송층, 전자 운송층, 전자 주입층 중 적어도 하나를 더 포함할 수 있다.
대향 전극(330)은 화소 전극(310)과 마주보고 바람직하게 알루미늄(Al), 칼슘(Ca), 바륨(Ba), 마그네슘(Mg) 중 적어도 하나의 금속을 포함하며, 유기 발광층(320)으로 전자를 주입시킨다. 화소 전극(310)이 투명한 경우를 예로 들었으나, 알루미늄(Al), 칼슘(Ca), 바륨(Ba), 마그네슘(Mg) 중 적어도 하나의 금속 박막을 얇게 형성하고 상부에 투명 전극을 더 형성하여 대향 전극(330)을 투명하게 형성하는 것도 가능하다.
이하, 본 발명에 의한 유기 발광 표시 장치를 제조하는 방법에 대하여 구체적으로 설명하기로 한다.
도 4는 제1 패턴 마스크를 사용하여 형성한 제1 게이트 전극 및 제2 게이트 전극의 배치도이다. 도 5는 도 4의 유기 발광 표시 장치를 V-V선을 따라 절단한 단면도이다.
도 4 및 도 5를 참조하면, 기판(10)의 전면적에 걸쳐 게이트 금속 박막(도시하지 않음)을 화학기상증착 또는 스퍼터링 등의 방법으로 증착한다. 게이트 금속 박막의 표면에 감광막(도시하지 않음)을 도포한다. 감광막은 기판(10)에 정렬된 제1 패턴 마스크(도시하지 않음)를 통하여 노광한 후 현상하면 게이트 금속의 표면에 감광막 패턴이 형성된다. 게이트 금속 박막을 감광막 패턴을 마스크 삼아 식각한 다음, 감광막 패턴을 제거한다. 따라서, 게이트 금속 박막으로부터 기판(10) 위에 게이트 전극부(GE)를 가지는 게이트 버스선(GBL), 유지 축전기(Cst)의 제1 축전기 전극부(Cst1)를 갖는 제2 게이트 전극(G2)이 동시에 형성된다.
첫 번째 패턴 마스크를 사용하여 형성한 게이트 버스선(GBL)은 도 4에 도시한 좌표계의 제1 방향을 따라 뻗어 있다. 게이트 전극부(GE)는 게이트 버스선(GBL)으로부터 제2 방향으로 돌출 되어 있으며, 게이트 전극부(GE)의 일부는 제1 게이트 전극(G1)이 된다. 제2 게이트 전극(G2)은 게이트 전극부(GE)와 소정 거리 이격되어 있고 제1 방향으로 뻗어 있다. 제1 축전기 전극부(Cst1)는 제2 게이트 전극(G2)으로부터 제2 방향으로 게이트 버스선(GBL)과 이격되도록 연장된다.
게이트 버스선(GBL)과 게이트(G1, G2), 제1 축전기 전극부(Cst1)를 형성한 후 기판(10) 전면적에 걸쳐 제1 절연층(221)을 형성한다. 제1 절연층으로는 SiNx가 바람직하나, SiOx, HfO2등과 같은 고유전막도 사용할 수 있다.
도 6 및 도 7은 본 발명의 한 실시예에 따라 제1 게이트 절연막과 제2 게이트 절연막의 두께를 서로 다르게 형성하는 방법을 도시한 단면도이다.
도 6을 참조하면, 제1 게이트 전극(G1) 영역에만 형성된 차단층(blocking layer)(224)을 이용하여 제1 게이트 전극(G1) 이외의 나머지 영역에 형성된 제1 절연층(221)을 습식 식각 또는 건식 식각의 방법으로 모두 제거한다. 본 실시예에 따르면 차단층(224)으로 감광막을 이용한다. 제1 절연층(221)으로 SiNx를 사용할 경우, 인산 용액을 이용한 습식 식각으로 제거하거나, SF6계열 가스를 이용한 건식 식각으로 제거할 수도 있다.
이어 도 7을 참고하면, 차단층(224)을 제거한 후, 게이트 전극부(GE)가 형성된 게이트 버스선(GBL), 제1 게이트 전극(G1), 제2 게이트 전극(G2) 및 제1 축전기 전극부(Cst1)를 모두 덮도록 제2 절연층(222)을 형성한다. 그 결과, 제1 게이트 전극(G1) 영역에는 제1 절연층(221)과 제2 절연층(222)의 두 층이 구비되고 제2 게이트 전극(G2) 영역에는 제2 절연층(222)만이 구비되므로 제1 게이트 전극(G1) 위의 절연층이 제2 게이트 전극(G2) 위의 절연층보다 두껍게 된다. 이어 제2 게이트 절연층(222)의 상면에 화학 기상 증착 등의 방법으로 제1 반도체층(232)을 형성한다. 본 실시예에서, 제1 반도체층(232)은 비정질 규소 박막이다.
도 8을 참조하면, 제1 반도체층(232) 상면에 제2 반도체층을 화학 기상 증착 등의 방법으로 형성한다. 제1 반도체층(232)과 제2 반도체층을 사진 식각하여 제1 채널층(230) 및 제2 채널층(235), 제3 반도체층(240) 및 제4 반도체층(241)을 형성한다.
도 9는 본 발명의 한 실시예에 따라 제3 패턴 마스크를 사용하여 형성한 데이터 버스선, 전력 공급선, 제1 및 제2 드레인 전극이 구비된 유기 발광 표시 장치의 배치도이고, 도 10은 도 9의 유기 발광 표시 장치를 X-X선을 따라 절단한 단면도이다.
도 9 및 도 10을 참조하면, 제3 및 제4 반도체층(240, 241)의 상면에 화학 기상 증착 또는 스퍼터링 방법으로 소스/드레인 금속 박막을 형성한다. 소스/드레인 금속 박막의 상면에 스핀 코팅 방법 또는 슬릿 코팅 방법으로 감광막(도시하지 않음)을 도포한다. 감광막이 형성된 기판(10) 위에는 제3 패턴 마스크를 정렬하고 이를 통하여 감광막을 노광하면, 소스/드레인 금속 박막의 상면에 감광막 패턴이 형성된다. 이어서, 감광막 패턴을 마스크 삼아 소스/드레인 금속 박막을 패터닝한다. 소스/드레인 금속 박막의 패터닝에 의하여, 기판(10)에는 제1 소스 전극(S1)을 가지는 데이터 버스선(DBL), 제1 드레인 전극(D1), 제2 소스 전극(S2)을 가지는 전력 공급선(PSL) 및 제2 드레인 전극(D2)이 동시에 형성됨과 동시에 제1 및 제4 반도체층(240, 241)의 일부가 노출된다. 이어 감광막 패턴을 제거하거나 제거하지 않고 제3 및 제4 반도체층(240, 241)의 노출된 부분을 제거하여 제1 채널층(230)과 제2 채널층(235)의 일부를 노출시킨다. 따라서, 제1 소스 전극(S1)의 하부에는 제1 저항성 접촉층(242)이 형성되고, 제1 드레인 전극(D1)의 하부에는 제2 저항성 접촉층(244)이 형성된다. 한편, 제2 소스 전극(S2)의 하부에는 제3 저항성 접촉층(246)이 형성되고, 제2 드레인 전극(D2)의 하부에는 제4 저항성 접촉층(248)이 형성된다. 제1 저항성 접촉층(242) 및 제2 저항성 접촉층(244)은 상호 소정 간격 이격되며, 제3저항성 접촉층(246) 및 제4 저항성 접촉층(248)도 상호 소정간격 이격된다. 이어, 제1 채널층(230)과 제2 채널층(235)의 표면을 안정화시키기 위하여 산소 플라스마 처리를 해 주는 것이 바람직하다.
도 11은 본 발명의 한 실시예에 따라 제4 마스크를 사용하여 제1 드레인 전극(D1) 및 제2 드레인 전극(D2)에 형성한 콘택홀(CT1, CT3)이 구비된 유기 발광 표시 장치의 배치도이다. 도 12는 도 11의 유기 발광 표시 장치를 XII-XII선을 따라 절단한 단면도이다.
도 11 및 도 12를 참조하면, 기판(10) 위에 화학 기상 증착 방법 등으로 전면적에 걸쳐 하부층들을 보호하고 평탄화 역할을 하는 제1 층간 절연막(340)을 형성한다. 제1 층간 절연막(340)의 상면에 스핀코팅 또는 슬릿 코팅 등의 방법으로 감광막(도시하지 않음)을 형성한다. 제4 패턴 마스크를 사용하여 감광막을 패터닝하여 기판(10) 위에 감광막 패턴을 형성한다. 감광막 패턴을 사용하여 제1 층간 절연막(340)을 식각하여 제1 층간 절연막(340)에 제1 드레인 전극(D1)을 노출시키는 제1 콘택홀(first contact hole)(CT1), 제2 게이트 전극(G2)의 일부를 노출시키는 제2 콘택홀(second contact hole, CT2) 및 제2 드레인 전극(D2)의 일부를 노출시키는 제3 콘택홀(third contact hole, CT3)을 형성한다. 본 실시예에서는 제1 층간 절연막으로 SiNx막을 사용한다.
도 13은 본 발명의 한 실시예에 따라 제5 패턴 마스크로 형성한 연결 전극(305) 및 화소 전극(310)을 구비한 유기 발광 표시 장치의 배치도이다. 도 14는 도 13의 유기 발광 표시 장치를 XIV-XIV 선을 따라 절단한 단면도이다.
도 13 및 도 14를 참조하면, 패터닝된 제1 층간 절연막(340)의 상면에 전면적에 걸쳐 투명하면서 전기적 저항이 낮은 도전성 박막을 형성한다. 도전성 박막의 표면에 스핀코팅 또는 슬릿 코팅 방법에 의하여 감광막을 도포하고, 제5 패턴 마스크를 기판(10)에 정렬한다. 감광막을 제5 패턴 마스크를 통과한 광에 노광한 후 현상하여 도전성 박막의 상면에 감광막 패턴을 형성한다. 도전성 박막 중 감광막 패턴에 의하여 가려지지 않는 부분을 모두 식각 제거하여 화소 전극(310) 및 연결 전극(305)을 형성한다. 화소 전극(310)은 제3 콘택홀(CT3)을 통하여 제2 드레인 전극(D2)에 연결되고, 연결 전극(305)은 제1 콘택홀(CT1)을 통하여 제1 드레인 전극(D1)에 연결되며 및 제2 콘택홀(CT2)을 통해서는 제2 게이트 전극(G2)에 전기적으로 연결된다.
도 2 및 도 3을 다시 참조하면, 제1 층간 절연막(340)의 상면에 무기 절연 물질 또는 유기 절연 물질을 적층하고, 그 상면에 스핀 코팅 또는 슬릿 코팅 방법으로 감광막을 형성한다. 제6 패턴 마스크(도시하지 않음)를 기판(10)에 정렬한 상태에서 제6 패턴 마스크를 통하여 광을 조사하여 감광막을 패터닝하여 무기 절연 물질층 또는 유기 절연 물질층의 상면에 감광막 패턴을 형성한다.
감광막 패턴을 마스크로 삼아 무기 절연 물질층 또는 유기 절연 물질층을 패터닝하여 화소 전극(310)을 부분적으로 노출시키는 격벽(350)을 형성한다.
화소 전극(310)의 상면에 적색, 녹색, 및 청색의 광을 방출할 수 있는 유기 발광층(320)을 화소의 각각에 형성하고, 유기 발광층(320)의 상면에는 유기 발광층(320)을 덮고 있는 대향 전극(330)을 형성한다. 본 실시예에서 화소 전극(310)은 투명한 ITO 혹은 IZO를 사용하며 유기 발광층에 정공을 주입하고, 대향 전극(350)은 Al, Ca, Ba, Mg 중 적어도 하나를 포함하는 금속 박막으로 유기 발광층에 전자를 주입한다.
대향 전극(330)의 상면에는 유기 발광층(320)을 산소 또는 수분으로부터 보호하기 위한 밀봉 캡이나 보호층 등을 더 형성하는 것이 바람직하다. 보호층(도시하지 않음)으로는 유기막, 무기막, 또는 그 적층막을 사용할 수 있다.
이상에서 상세하게 설명한 바에 의하면, 개구율을 감소시키지 않으면서 유기 발광층에 충분한 구동 전류를 공급하는 박막 트랜지스터를 제공하여 휘도 성능이 향상된 유기 발광 표시 장치를 제작하는 것이 가능하다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명에 의한 전기 발광 표시 장치를 도시한 개념도이다.
도 2는 도 1의 전기 발광 표시 장치를 도시한 배치도이다.
도 3은 도 2의 전기 발광 표시 장치를 III-III선을 따라 절단한 단면도이다.
도 4는 본 발명에 의하여 제1 마스크로 제1 게이트 전극 및 제2 게이트 전극을 형성하는 것을 도시한 배치도이다.
도 5는 도 4의 유기 발광 표시 장치를 V-V선을 따라 절단한 단면도이다.
도 6, 도7 및 도 8은 본 발명의 실시예에 따라 게이트 절연막을 형성하는 방법을 도시한 단면도이다.
도 9는 본 발명의 한 실시예에 따라 제2 마스크로 제1, 제2 소스 전극 및 제1, 제2 드레인 전극을 형성한 것을 도시한 배치도이다.
도 10은 도 9의 유기 발광 표시 장치를 X-X선을 따라 절단한 단면도이다.
도 11은 본 발명의 한 실시예에 따라 제3 마스크로 제1 드레인 전극 및 제2 드레인 전극에 콘택홀을 형성한 것을 도시한 배치도이다.
도 12는 도 11의 유기 발광 표시 장치를 XII-XII선을 따라 절단한 단면도이다.
도 13은 본 발명의 한 실시예에 따라 제4 마스크로 연결 전극 및 화소 전극을 형성한 것을 도시한 배치도이다.
도 14는 도 13의 유기 발광 표시 장치를 XIV-XIV선을 따라 절단한 단면도이다.

Claims (21)

  1. 제1 소스 전극, 제1 드레인 전극, 제1 게이트 전극, 제1 반도체 패턴, 상기 제1 게이트 전극과 제1 반도체 패턴을 전기적으로 절연시키기 위한 제1 게이트 절연막으로 이루어진 제1 박막 트랜지스터,
    제2 소스 전극, 제2 드레인 전극, 상기 제1 드레인 전극에 연결된 제2 게이트 전극, 제2 반도체 패턴, 상기 제2 게이트 전극과 제2 반도체 패턴을 전기적으로 절연시키고 제1 게이트 절연막의 두께보다 얇은 두께를 갖는 제2 게이트 절연막으로 이루어진 제2 박막 트랜지스터,
    상기 제2 드레인 전극에 전기적으로 연결된 화소 전극,
    상기 화소 전극 상에 형성된 발광층, 그리고
    상기 발광층 상에 형성된 대향 전극
    을 포함하는 표시 장치.
  2. 제1항에 있어서,
    상기 제1 게이트 절연막은 단일막, 상기 제2 게이트 절연막은 적어도 이중막 이상으로 이루어지는 것을 특징으로 하는 표시 장치.
  3. 제1항에 있어서,
    상기 제1 게이트 절연막의 두께는 3,000Å ∼ 4,500Å인 것을 특징으로 하는 표시 장치.
  4. 제1항에 있어서,
    상기 제2 게이트 절연막의 두께는 1,500Å ∼ 3,000Å인 것을 특징으로 하는 표시 장치.
  5. 제1항에 있어서,
    상기 제1 반도체 패턴은 제1 채널층과 상기 제1 채널층 위에 위치하며 서로 이격된 제1 및 제2 저항성 접촉층을 포함하는 표시 장치.
  6. 제1항에 있어서,
    상기 제2 반도체 패턴은 제2 채널층, 상기 제2 채널층 위에 위치하며 서로 이격된 제3 및 제4 저항성 접촉층을 포함하는 표시 장치.
  7. 제1항에 있어서,
    상기 발광층은 유기 물질로 이루어지는 것을 특징으로 하는 표시 장치.
  8. 제1항에 있어서,
    상기 화소 전극 상에 형성되어 상기 화소 전극을 구획하는 격벽을 더 포함하는 표시 장치.
  9. 제1 소스 전극에 인가된 데이터 신호를 제1 게이트 전극에 인가된 타이밍 신호에 의하여 제1 드레인 전극으로 출력하는 제1 반도체 패턴, 상기 제1 게이트 전극과 제1 반도체 패턴을 전기적으로 절연시키기 위한 제1 게이트 절연막을 갖는 제1 박막 트랜지스터,
    상기 제1 드레인 전극으로부터 출력된 상기 데이터 신호의 레벨에 대응하여 제2 소스 전극에 인가된 제1 구동 전류의 전류량을 제어하는 제2 게이트 전극, 상기 제2 게이트 전극에 의하여 제어된 제2 구동 전류를 제2 드레인 전극으로 출력하는 제2 반도체 패턴, 상기 제2 게이트 전극과 상기 제2 반도체 패턴을 전기적으로 절연시키며 상기 제1 게이트 절연막의 두께보다 얇은 두께를 갖는 제2 게이트 절연막으로 이루어진 제2 박막 트랜지스터,
    상기 제2 구동 전류가 인가되는 화소 전극,
    상기 화소 전극의 상면에 배치된 유기 발광층, 그리고
    상기 유기 발광층의 상면에 배치된 대향 전극
    을 포함하는 표시 장치.
  10. 제6항에 있어서,
    상기 제1 게이트 전극은 상기 타이밍 신호를 인가하는 게이트 버스선에 연결되고, 제1 소스 전극은 상기 데이터 신호를 인가하는 데이터 버스선에 연결되고, 상기 제2 게이트 전극은 상기 제1 드레인 전극에 연결되고, 상기 제2 소스 전극은 상기 제1 구동 전류를 제공하는 전력 공급선에 연결된 것을 특징으로 하는 표시 장치.
  11. 제7항에 있어서,
    상기 제1 드레인 전극 및 상기 전력 공급선에는 지정된 시간 동안 상기 제2 게이트 전극으로 상기 데이터 신호를 인가하는 유지 축전기가 형성된 것을 특징으로 하는 표시 장치.
  12. 제1항에 있어서,
    상기 제1 게이트 절연막은 3,000Å ∼ 4,500Å의 두께를 갖는 것을 특징으로 하는 표시 장치.
  13. 제1항에 있어서,
    상기 제2 게이트 절연막은 1,500Å ∼ 3,000Å의 두께를 갖는 것을 특징으로 하는 표시 장치.
  14. 기판에 제1 게이트 전극 및 제2 게이트 전극을 형성하는 단계,
    상기 제1 및 제2 게이트 전극 위에 제1 절연층을 형성하는 단계,
    상기 제1 절연층 중 상기 제2 게이트 전극 위의 부분을 제거하는 단계,
    상기 제1 절연층 및 상기 제2 게이트 전극 위에 제2 절연층을 형성하는 단계,
    상기 제2 절연층 상에 상기 제1 게이트 전극과 대응하는 제1 반도체 패턴, 상기 제2 게이트 전극과 대응하는 제2 반도체 패턴을 형성하는 단계,
    상기 제1 반도체 패턴에 연결되어 있는 제1 소스 전극, 상기 제1 반도체 패턴을 일부 노출시키도록 상기 제1 소스 전극과 이격되어 있는 제1 드레인 전극을 형성하는 단계,
    상기 제2 반도체 패턴에 연결되어 있는 제2 소스 전극, 상기 제2 반도체 패턴을 일부 노출시키도록 제2 소스 전극과 이격되어 있는 제2 드레인 전극을 형성하는 단계, 그리고
    상기 제2 드레인 전극에 연결된 유기 발광 소자를 형성하는 단계
    를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  15. 제14항에 있어서,
    상기 제1 절연층의 부분 제거 단계는,
    상기 제1 절연층 전면에 차단층을 적층하는 단계,
    상기 차단층을 부분적으로 제거하여 상기 제1 게이트 전극 영역에만 남기는 단계,
    상기 차단층을 마스크로 하여 상기 제1 절연층을 제거하는 단계, 그리고
    상기 차단층을 제거하는 단계
    를 포함하는 표시 장치의 제조 방법
  16. 제14항에 있어서,
    상기 제1 반도체 패턴을 형성하는 단계는,
    제1 채널층을 형성하는 단계,
    상기 제1 채널층상에 제1 반도체층을 형성하는 단계,
    상기 제1 반도체층을 패터닝하여 제1 저항성 접촉층과 상기 제1 저항성 접촉층과 이격된 제2 저항성 접촉층을 형성하는 단계
    를 포함하는 표시 장치의 제조 방법.
  17. 제16항에 있어서,
    상기 제2 반도체 패턴을 형성하는 단계는,
    제2 채널층을 형성하는 단계,
    상기 제2 채널층상에 제2 반도체층을 형성하는 단계,
    상기 제2 반도체층을 패터닝하여 제3 저항성 접촉층과 상기 제3 저항성 접촉층과 이격된 제4 저항성 접촉층을 형성하는 단계
    를 포함하는 표시 장치의 제조 방법.
  18. 제14항에 있어서,
    상기 제2 게이트 전극을 형성하는 단계에서 상기 제2 게이트 전극에 유지 축전기를 형성하는 것을 특징으로 하는 표시 장치의 제조 방법.
  19. 제14항에 있어서,
    상기 제2 드레인 전극을 형성하는 단계 및 상기 유기 발광 소자를 형성하는 단계 사이에는 상기 제1 드레인 전극의 일부를 노출시키는 제1 콘택홀 및 상기 제2 게이트 전극의 일부를 노출시키는 제2 콘택홀, 상기 제2 드레인 전극의 일부를 노출시키는 제3 콘택홀을 포함하는 제1 층간 절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  20. 제14항에 있어서,
    상기 유기 발광 소자를 형성하는 단계는,
    상기 제1 드레인 전극 및 상기 제2 게이트 전극을 연결하는 연결 배선 및 상기 제2 드레인 전극에 연결된 화소 전극을 형성하는 단계,
    상기 화소 전극의 상면에 유기 발광층을 형성하는 단계, 그리고
    상기 화소 전극의 상면에 대향 전극을 형성하는 단계
    를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  21. 제14항에 있어서,
    상기 화소 전극을 형성하는 단계 및 상기 유기 발광층을 형성하는 단계 사이에는 상기 화소 전극의 일부를 개구 시키는 격벽을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
KR1020040030427A 2004-04-30 2004-04-30 유기 발광 표시 장치 및 이의 제조 방법 KR101054341B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040030427A KR101054341B1 (ko) 2004-04-30 2004-04-30 유기 발광 표시 장치 및 이의 제조 방법
US11/111,614 US7705817B2 (en) 2004-04-30 2005-04-20 Organic light emitting diode display device and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040030427A KR101054341B1 (ko) 2004-04-30 2004-04-30 유기 발광 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20050104955A true KR20050104955A (ko) 2005-11-03
KR101054341B1 KR101054341B1 (ko) 2011-08-04

Family

ID=35186391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040030427A KR101054341B1 (ko) 2004-04-30 2004-04-30 유기 발광 표시 장치 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US7705817B2 (ko)
KR (1) KR101054341B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100863909B1 (ko) * 2007-04-06 2008-10-17 삼성에스디아이 주식회사 평판 디스플레이 장치 및 이를 제조하는 방법
US8169138B2 (en) 2007-11-16 2012-05-01 Samsung Electronics Co., Ltd. Organic light emitting diode display including a driving voltage line and method for manufacturing the same
KR101373958B1 (ko) * 2007-12-21 2014-03-12 엘지디스플레이 주식회사 유기전계발광표시장치 및 이의 제조방법
KR101424272B1 (ko) * 2007-11-30 2014-07-31 엘지디스플레이 주식회사 유기전계발광표시장치 및 이의 제조방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100676813B1 (ko) * 2005-12-07 2007-02-01 삼성전자주식회사 표시장치의 제조방법, 이에 의한 표시장치 및 이에사용되는 제조장치
KR101294844B1 (ko) * 2005-12-29 2013-08-08 엘지디스플레이 주식회사 유기 전계 발광 표시소자의 제조방법 및 이를 이용한 유기전계 발광 표시소자
TWI521492B (zh) 2006-04-05 2016-02-11 半導體能源研究所股份有限公司 半導體裝置，顯示裝置，和電子裝置
JP5052142B2 (ja) * 2007-01-16 2012-10-17 株式会社ジャパンディスプレイイースト 表示装置
KR20080074565A (ko) * 2007-02-09 2008-08-13 삼성전자주식회사 표시 장치 및 그 제조 방법
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
CN112447130A (zh) * 2009-10-21 2021-03-05 株式会社半导体能源研究所 显示装置和包括显示装置的电子设备
KR102162794B1 (ko) * 2013-05-30 2020-10-08 삼성디스플레이 주식회사 평판표시장치용 백플레인 및 그의 제조 방법
CN103456765B (zh) * 2013-09-10 2015-09-16 深圳市华星光电技术有限公司 有源式有机电致发光器件背板及其制作方法
CN103715226A (zh) * 2013-12-12 2014-04-09 京东方科技集团股份有限公司 Oled阵列基板及其制备方法、显示面板及显示装置
CN104241298B (zh) * 2014-09-02 2017-11-10 深圳市华星光电技术有限公司 Tft背板结构及其制作方法
US10043829B2 (en) * 2015-03-04 2018-08-07 Shenzhen China Star Optoelectronics Technology Co., Ltd TFT backplate structure and manufacture method thereof
KR102297652B1 (ko) * 2015-03-31 2021-09-07 삼성디스플레이 주식회사 표시 장치
CN105489615B (zh) * 2016-01-13 2019-03-08 深圳市华星光电技术有限公司 用于amoled的薄膜晶体管阵列基板及其制造方法
KR20180003302A (ko) 2016-06-30 2018-01-09 엘지디스플레이 주식회사 백플레인 기판과 이의 제조 방법 및 이를 적용한 유기 발광 표시 장치
CN108288606A (zh) * 2017-01-06 2018-07-17 昆山国显光电有限公司 一种薄膜晶体管阵列基板及制造方法和显示面板
KR20220001025A (ko) * 2020-06-26 2022-01-05 삼성디스플레이 주식회사 표시 장치

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5266825A (en) * 1989-10-18 1993-11-30 Hitachi, Ltd. Thin-film device
US5304831A (en) * 1990-12-21 1994-04-19 Siliconix Incorporated Low on-resistance power MOS technology
JPH06120504A (ja) 1992-10-09 1994-04-28 Matsushita Electric Ind Co Ltd ゲート電極の陽極酸化方法とそれを用いたアクティブマトリックス基板
KR100241287B1 (ko) * 1996-09-10 2000-02-01 구본준 액정표시소자 제조방법
US6150691A (en) * 1997-12-19 2000-11-21 Micron Technology, Inc. Spacer patterned, high dielectric constant capacitor
JP2000039624A (ja) * 1998-07-22 2000-02-08 Hitachi Ltd 画像表示装置及びその製造方法
JP2000340358A (ja) 1999-05-27 2000-12-08 Tdk Corp 有機ｅｌ素子の駆動装置および有機ｅｌ表示装置
EP2500941A3 (en) 1999-06-02 2017-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2002094069A (ja) 2000-09-13 2002-03-29 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP3746669B2 (ja) * 2000-10-17 2006-02-15 株式会社ルネサステクノロジ 半導体装置の製造方法
KR100853769B1 (ko) * 2000-12-29 2008-08-25 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP2002297053A (ja) * 2001-03-30 2002-10-09 Sanyo Electric Co Ltd アクティブマトリクス型表示装置及びその検査方法
KR100730482B1 (ko) * 2001-05-28 2007-06-20 주식회사 동진쎄미켐 유기 전기발광 디스플레이 및 그 제조 방법
JP5028723B2 (ja) * 2001-08-16 2012-09-19 奇美電子股▲ふん▼有限公司 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを含むアレイ基板、表示装置および該表示装置の駆動方式
KR100782025B1 (ko) * 2001-09-17 2007-12-04 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 이의 제조방법
US6794238B2 (en) * 2001-11-07 2004-09-21 Micron Technology, Inc. Process for forming metallized contacts to periphery transistors
JP4095830B2 (ja) * 2002-01-29 2008-06-04 統寶光電股▲ふん▼有限公司 有機ｌｅｄデバイスおよびその製造方法
JP2003223120A (ja) 2002-01-30 2003-08-08 Sanyo Electric Co Ltd 半導体表示装置
JP2003308030A (ja) 2002-02-18 2003-10-31 Sanyo Electric Co Ltd 表示装置
JP4398134B2 (ja) * 2002-04-01 2010-01-13 インターナショナル・ビジネス・マシーンズ・コーポレーション 薄膜トランジスタ、薄膜トランジスタの製造方法および該薄膜トランジスタを含むアクティブ・マトリックス型表示装置
KR20030086168A (ko) 2002-05-03 2003-11-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
JP2003273366A (ja) 2003-03-06 2003-09-26 Semiconductor Energy Lab Co Ltd 薄膜半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100863909B1 (ko) * 2007-04-06 2008-10-17 삼성에스디아이 주식회사 평판 디스플레이 장치 및 이를 제조하는 방법
US8299470B2 (en) 2007-04-06 2012-10-30 Samsung Display Co., Ltd. Flat display device and method of manufacturing the same
US8169138B2 (en) 2007-11-16 2012-05-01 Samsung Electronics Co., Ltd. Organic light emitting diode display including a driving voltage line and method for manufacturing the same
KR101383712B1 (ko) * 2007-11-16 2014-04-09 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101424272B1 (ko) * 2007-11-30 2014-07-31 엘지디스플레이 주식회사 유기전계발광표시장치 및 이의 제조방법
KR101373958B1 (ko) * 2007-12-21 2014-03-12 엘지디스플레이 주식회사 유기전계발광표시장치 및 이의 제조방법

Also Published As

Publication number Publication date
US7705817B2 (en) 2010-04-27
US20050242745A1 (en) 2005-11-03
KR101054341B1 (ko) 2011-08-04

Similar Documents

Publication Publication Date Title
KR101054341B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR100426031B1 (ko) 능동행렬 유기전기발광소자 및 그의 제조 방법
CN100382132C (zh) 有源矩阵型有机电致发光显示装置及其制造方法
US7994507B2 (en) Electro-luminescence device including a thin film transistor and method of fabricating an electro-luminescence device
US6946791B2 (en) Organic electroluminescence display panel
KR100495702B1 (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
KR102045036B1 (ko) 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
US20060044232A1 (en) Organic light emitting diode display and manufacturing method thereof
KR101004874B1 (ko) 표시패널 및 그 제조방법
WO2004026004A1 (ja) 有機エレクトロルミネッセンス表示装置及びその製造方法
KR20130107459A (ko) 유기 전계 발광 표시 패널 및 그의 제조 방법
WO2003107394A2 (en) Organic electroluminescent device
US20040145304A1 (en) Organic electroluminescence device and method for fabricating thereof
KR20140079120A (ko) 유기발광 다이오드 표시장치 및 그 제조 방법
KR20050048437A (ko) 표시장치 및 이의 제조 방법
KR100590255B1 (ko) 유기 전계 발광 표시장치 및 그 제조 방법
KR20070071490A (ko) 유기 전계발광소자 및 그 제조방법
US20060124931A1 (en) Organic electroluminiscence display panel and manufacturing method thereof
US20190006625A1 (en) Light-emitting element and display device having the light-emitting element
KR100571003B1 (ko) 평판 표시 장치 및 그 제조 방법
KR20080016012A (ko) 표시 장치
KR20060077283A (ko) 유기 전계발광소자 및 그 제조방법
KR20080003083A (ko) 플렉서블 표시장치 제조방법
KR20080003062A (ko) 유기발광층 형성방법 및 유기전계발광 표시소자 제조방법
JP2011035105A (ja) トランジスタ及びトランジスタの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 9