KR20080016012A - 표시 장치 - Google Patents
표시 장치 Download PDFInfo
- Publication number
- KR20080016012A KR20080016012A KR1020060077518A KR20060077518A KR20080016012A KR 20080016012 A KR20080016012 A KR 20080016012A KR 1020060077518 A KR1020060077518 A KR 1020060077518A KR 20060077518 A KR20060077518 A KR 20060077518A KR 20080016012 A KR20080016012 A KR 20080016012A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- gate
- metal pattern
- layer
- drain electrode
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 54
- 239000002184 metal Substances 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000003860 storage Methods 0.000 claims description 31
- 239000003990 capacitor Substances 0.000 claims description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 101100214488 Solanum lycopersicum TFT2 gene Proteins 0.000 abstract description 25
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 abstract description 20
- 239000010410 layer Substances 0.000 description 169
- 239000010408 film Substances 0.000 description 31
- 238000000034 method Methods 0.000 description 20
- 239000004065 semiconductor Substances 0.000 description 14
- 239000000463 material Substances 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000002585 base Substances 0.000 description 7
- 238000000059 patterning Methods 0.000 description 7
- 238000001259 photo etching Methods 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 230000009977 dual effect Effects 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000002425 crystallisation Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- 101150037603 cst-1 gene Proteins 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- SQEHCNOBYLQFTG-UHFFFAOYSA-M lithium;thiophene-2-carboxylate Chemical compound [Li+].[O-]C(=O)C1=CC=CS1 SQEHCNOBYLQFTG-UHFFFAOYSA-M 0.000 description 4
- 238000005192 partition Methods 0.000 description 4
- 239000012780 transparent material Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 1
- 150000001342 alkaline earth metals Chemical class 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/81—Anodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
발광 면적을 증가시키기 위한 표시 장치가 개시된다. 표시 장치는 게이트 배선, 제1 절연막, 전원 배선, 제2 절연막, 데이터 배선, 스위칭 소자 및 구동 소자를 포함한다. 게이트 배선은 기판 상에서 제1 방향으로 연장되며 제1 금속패턴으로 형성된다. 제1 절연막은 게이트 배선이 형성된 기판 전면에 형성된다. 전원 배선은 제1 절연막 상에서 제1 방향과 교차하는 제2 방향으로 연장되고, 제2 금속패턴으로 형성된다. 제2 절연막은 전원 배선이 형성된 제1 절연막 상에 형성된다. 데이터 배선은 제2 절연막 상에 형성되고, 전원 배선으로부터 이격되어 제2 방향으로 연장되며 제3 금속패턴으로 형성된다. 스위칭 소자는 게이트 배선에 연결된 제1 게이트 전극과, 데이터 배선에 연결된 제1 소스 전극 및 제3 금속패턴으로 형성된 제1 드레인 전극을 포함한다. 구동 소자는 제1 금속 패턴으로 형성된 제2 게이트 전극과, 전원 배선에 연결된 제2 소스 전극 및 제2 금속 패턴으로 형성된 제2 드레인 전극을 포함한다. 이때, 제1 드레인 전극은 제1 및 제2 절연막에 형성된 콘택홀을 통해 제2 게이트 전극과 직접 접촉한다. 이에 따라, 스위칭 소자와 구동 소자를 전기적으로 연결시키기 위한 브릿지 전극을 생략할 수 있다.
유기 발광 표시 장치, 유기 발광 소자, Hybrid TFT
Description
도 1은 본 발명의 실시예에 따른 표시 장치의 단면도이다.
도 2는 도 1의 I-I'선을 따라 절단한 단면도이다.
도 3a내지 도 10은 본 발명의 실시예에 따른 표시 장치의 제조 방법을 도시한 공정도들이다.
도 11은 본 발명의 다른 실시예에 따른 표시 장치를 도 1의 I-I'선을 따라 절단한 단면도이다.
도 12는 본 발명의 또 다른 실시예에 따른 표시 장치를 도 1의 I-I'선을 따라 절단한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100,200,300 : 표시 장치 110 : 베이스 기판
TFT1: 스위칭 소자 TFT2 : 구동 소자
G1 : 제1 게이트 전극 A1 : 제1 액티브층
S1 : 제1 소스 전극 D1 : 제1 드레인 전극
G2 : 제2 게이트 전극 ST : 스토리지 전극
140 : 평탄화막 CF : 컬러 필터
150 : 화소 전극 160 : 뱅크부
170 : 유기 발광층 180 : 공통 전극
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 발광 면적을 증가시키기 위한 유기 발광 표시 장치에 관한 것이다.
일반적으로, 유기 발광 표시 장치는 게이트 배선들, 데이터 배선들 및 전원 배선들을 포함한다.
게이트 배선과 데이터 배선은 서로 교차하여 복수의 단위 화소를 정의하며, 전원 배선은 데이터 배선들 사이에서 상기 데이터 배선과 평행하게 연장된다.
단위 화소 내에는 스위칭 소자, 구동 소자 및 유기 발광 소자가 형성된다. 스위칭 소자는 게이트 배선 및 데이터 배선에 연결되어 형성되고, 구동 소자는 스위칭 소자 및 전원 배선에 연결되어 형성된다. 유기 발광 소자는 구동 소자에 전기적으로 연결된다.
상기 스위칭 소자는 상기 구동 소자에 타이밍 신호를 인가하며, 상기 구동 소자는 상기 타이밍 신호에 따라 상기 전원 배선으로부터 상기 유기 발광 소자에 화소 전압을 인가한다.
한편, 종래에는 상기 스위칭 소자의 출력 단자와 상기 구동 소자의 입력 단자를 전기적으로 연결시키기 위하여 상기 출력 단자와, 상기 입력 단자를 노출시키는 콘택홀을 각각 형성하고, 유기 발광 소자의 화소 전극을 패터닝하는 후속 공정 중에 상기 화소 전극과 동일 재질로 이루어진 브릿지(BRIDGE) 전극을 형성하였다.
그러나, 상기 브릿지 전극은 상기 화소 전극과 동일층 상에 형성되므로, 상기 브릿지 전극에 의해 화소 전극의 형성 면적이 감소하는 문제점이 있다.
상기 화소 전극의 면적은 유기 발광 소자의 형성 면적을 정의하므로, 상기 브릿지 전극에 의해 단위 화소 내 발광 면적이 감소하는 문제점이 있다.
이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 단위 화소 내 발광 면적을 증가시키기 위한 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위하여 실시예에 따른 표시 장치는, 게이트 배선, 제1 절연막, 전원 배선, 제2 절연막, 데이터 배선, 스위칭 소자 및 구동 소자를 포함한다. 상기 게이트 배선은 기판 상에서 제1 방향으로 연장되며 제1 금속패턴으로 형성된다. 상기 제1 절연막은 상기 게이트 배선이 형성된 기판 전면에 형성된다. 상기 전원 배선은 상기 절연막 상에서 상기 제1 방향과 교차하는 제2 방향으로 연장되고, 제2 금속패턴으로 형성된다. 상기 제2 절연막은 상기 전원 배선이 형성된 제1 절연막 상에 형성된다. 상기 데이터 배선은 상기 제2 절연막 상에 형성되고, 상기 전원 배선으로부터 이격되어 상기 제2 방향으로 연장되며 제3 금속패턴으로 형성된다. 상기 스위칭 소자는 상기 게이트 배선에 연결된 제1 게이트 전극과, 상기 데이터 배선에 연결된 제1 소스 전극 및 상기 제3 금속패턴으로 형성된 제1 드레인 전극을 포함한다. 상기 구동 소자는 상기 제1 금속 패턴으로 형성된 제2 게이트 전극과, 상기 전원 배선에 연결된 제2 소스 전극 및 상기 제2 금속 패턴으로 형성된 제2 드레인 전극을 포함한다. 이때, 상기 제1 드레인 전극은 상기 제1 및 제2 절연막에 형성된 콘택홀을 통해 상기 제2 게이트 전극과 직접 접촉한다.
본 발명의 다른 실시예에 따른 표시 장치는 게이트 배선, 제1 절연막, 전원 배선, 제2 절연막, 데이터 배선, 스위칭 소자 및 구동 소자를 포함한다. 상기 게이트 배선은 기판 상에서 제1 방향으로 연장되며 제1 금속패턴으로 형성된다. 상기 제1 절연막은 상기 게이트 배선이 형성된 기판 전면에 형성된다. 상기 전원 배선은 상기 제1 절연막 상에서 상기 제1 방향과 교차하는 제2 방향으로 연장되고, 제2 금속패턴으로 형성된다. 상기 제2 절연막은 상기 전원 배선이 형성된 제1 절연막 상에 형성된다. 상기 데이터 배선은 상기 제2 절연막 상에 형성되고, 상기 전원 배선으로부터 이격되어 상기 제2 방향으로 연장되며 제3 금속패턴으로 형성된다. 상기 스위칭 소자는 상기 게이트 배선에 연결된 제1 게이트 전극과, 상기 데이터 배선에 연결된 제1 소스 전극 및 상기 제3 금속패턴으로 형성된 제1 드레인 전극을 포함한다. 상기 구동 소자는 상기 전원 배선에 연결된 제2 소스 전극, 상기 제2 금속 패턴으로 형성된 제2 드레인 전극 및 상기 제1 드레인 전극으로부터 연결된 제2 게이트 전극을 포함한다.
이러한 표시 장치에 의하면, 스위칭 소자와 구동 소자를 전기적으로 연결시키기 위한 별도의 브릿지 전극을 생략할 수 있으므로, 단위 화소의 개구율을 향상시킬 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 표시 장치의 평면도이고, 도 2는 도 1의 I-I'선을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 표시 장치(100)는 단위 화소(P) 내에 유기 발광 소자(190)가 형성된 유기 발광 표시 장치이다.(이하, '표시 장치'는 '유기 발광 표시 장치'라 명명하도록 한다.)
유기 발광 표시 장치(100)는 베이스 기판(110)상에 형성된 게이트 배선(GL), 전원 배선(VL) 및 데이터 배선(DL)을 포함한다.
상기 게이트 배선들(GL)은 베이스 기판(110) 상에서 제1 방향(X)으로 연장되며, 제1 금속층을 패터닝하여 형성한 제1 금속 패턴이다.
상기 전원 배선(VL)은 상기 제1 방향(X)과 교차하는 제2 방향(Y)으로 연장되며, 제2 금속층을 패터닝하여 형성한 제2 금속 패턴이다.
상기 데이터 배선(DL)들은 상기 전원 배선(VL)으로부터 소폭 이격되어 상기 제2 방향(Y)으로 연장되며, 제3 금속층을 패터닝하여 형성한 제3 금속 패턴이다.
상기 데이터 배선들(DL)은 상기 게이트 배선들(GL)과 교차하여 복수의 단위 화소(P)를 정의하며, 상기 복수의 단위 화소(P) 내에는 상기 전원 배선(VL)이 상기 제2 방향으로 연장된다 .
상기 단위 화소(P)는 일례로 정사각형 형상으로 형성된다.
상기 단위 화소(P) 내에는 스위칭 소자(TFT1), 구동 소자(TFT2), 스토리지 전극(ST), 컬러 필터(CF) 및 유기 발광 소자(190)가 형성된다.
상기 스위칭 소자(TFT1)는 상기 게이트 배선(GL) 및 데이터 배선(DL)에 연결되어 형성되며, 제1 게이트 전극(G1), 제1 액티브층(A1), 제1 소스 전극(S1) 및 제1 드레인 전극(D1)을 포함한다.
상기 제1 게이트 전극(G1)은 게이트 배선(GL)으로부터 연장되어 형성된 제1 금속 패턴이다.
상기 제1 게이트 전극(G1)이 형성된 베이스 기판(110) 상에는 제1 절연막(IL1)이 형성된다. 상기 제1 절연막(IL1)은 일례로 실리콘 질화막(SiNx) 내지는 실리콘 산화막(SiOx)으로 이루어진다. 상기 제1 절연막(IL1) 상에는 상기 제1 절연막(IL1)과 동일 재질 또는 여타의 재질로 이루어진 제2 절연막(IL2)이 형성된다.
상기 제2 절연막(IL2) 상에는 상기 제1 게이트 전극(G1)과 오버랩되는 상기 제1 액티브층(A1)이 형성된다.
상기 스위칭 소자(TFT1)는 단순히 상기 구동 소자(TFT2)에 ON/OFF 신호만을 인가하기 위한 소자이므로, 상기 구동 소자(TFT2)에 비해 낮은 전기 이동도를 가져도 무방하다.
따라서, 상기 스위칭 소자(TFT1)의 제1 액티브층(A1)은 비정질 실리콘으로 이루어진 제1 반도체층(121) 및 이온 도핑된 비정질 실리콘으로 이루어진 제1 오믹 콘택층(122)이 적층된 구조로 형성되는 것이 바람직하다.
또한, 상기 제1 액티브층(A1)을 비정질 실리콘으로 형성함으로써 상기 스위칭 소자(TFT1)의 임계 전압(Vth)을 균일하게 할 수 있다.
상기 제1 액티브층(A1)이 형성된 제2 절연막(IL2)상에는 상기 제1 소스 전극(S1) 및 제1 드레인 전극(D1)이 형성된다.
상기 제1 소스 전극(S1)은 상기 데이터 배선(DL)으로부터 연결되어 형성되며, 상기 제1 액티브층(A1)과 일부 중첩되도록 형성된다. 상기 제1 드레인 전극(D1)은 상기 제1 소스 전극(S1)으로부터 소정 간격 이격되어 형성되며, 상기 제1 액티브층(A1)과 일부 중첩되도록 형성된다.
상기 제1 소스 전극(S1) 및 제1 드레인 전극(D1)은 상기 데이터 배선(DL)과 동시에 형성되는 제3 금속 패턴이다.
한편, 상기 제1 소스 전극(S1)과 상기 제1 드레인 전극(D1)의 이격부에서는 상기 제1 오믹 콘택층(122)이 식각되어 상기 제1 반도체층(121)이 노출된다.
상기 구동 소자(TFT2)는 제2 게이트 전극(G2), 제2 액티브층(A2), 제2 소스 전극(S2), 제2 드레인 전극(D2) 및 제3 게이트 전극(G3)을 포함한다.
상기 제2 게이트 전극(G2)은 상기 제1 게이트 전극(G1)과 동일하게 제1 금속 패턴으로 형성되며, 상기 제1 게이트 전극(G1)으로부터 소정 간격 이격되어 단위 화소(P) 내에 형성된다.
일례로, 상기 제2 게이트 전극(G2)은 상기 제1 게이트 전극(G1)에 인접하며 상기 게이트 배선(GL)과 평행하게 형성된 제1 영역 및 상기 전원 배선(VL)과 평행하는 제2 영역을 포함한다.
상기 제2 게이트 전극(G2) 상에는 상기 제1 절연막(IL1)이 형성된다.
상기 제1 절연막(IL1) 상에는 상기 제2 게이트 전극(G2)의 상기 제2 영역과 중첩되는 제2 액티브층(A2)이 형성된다.
상기 구동 소자(TFT2)는 유기 발광 소자(190)에 구동 전압을 인가하기 위한 소자이므로, 전기 이동도가 높은 것이 바람직하다.
따라서, 상기 제2 액티브층(A2)은 다결정 실리콘으로 이루어진 제2 반도체층(131) 및 이온 도핑된 다결정 실리콘으로 이루어진 제2 오믹 콘택층(132)이 적층된 구조로 형성한다.
더욱 바람직하게는 상기 제2 반도체층(131) 및 제2 오믹 콘택층(132)은 고상 결정화법(Solid Phase Crystallization,SPC)으로 결정화된 다결정 실리콘으로 형성한다.
상기 제2 액티브층(A2) 상에는 상기 제2 액티브층(A2)과 일부 중첩되도록 상기 제1 방향(X)으로 연장된 상기 전원 배선(VL)이 형성된다. 상기 전원 배선(VL)의 상기 제2 액티브층(A2)과 중첩되는 영역은 상기 구동 소자(TFT)의 제2 소스 전극(S2)을 정의한다.
상기 제2 드레인 전극(D2)은 상기 제2 소스 전극(S2)으로부터 소정간격 이격되어 형성되며, 상기 제2 액티브층(A2)과 일부 중첩되도록 형성된다. 상기 제2 드레인 전극(D2)은 상기 전원 배선(VL)과 마찬가지로 제2 금속층을 패터닝하여 형성된 제2 금속 패턴이다.
상기 전원 배선(VL) 및 상기 제2 드레인 전극(D2)이 형성된 베이스 기판(110) 상에는 상기 제2 절연막(IL2)이 형성된다.
상기 제1 절연막(IL1) 및 제2 절연막(IL2) 내에는 상기 제2 게이트 전극(G2) 의 일단부를 노출시키는 제1 콘택홀(CH1)이 형성된다. 상기 제1 콘택홀(CH1)은 상기 제2 게이트 전극(G2)의 상기 제1 게이트 전극(G1)과 인접한 단부에 형성되는 것이 바람직하다. 즉, 상기 제1 콘택홀(CH1)은 상기 제2 게이트 전극(G2)의 상기 제1 영역 상에 형성된다.
한편, 상기 스위칭 소자(TFT1)의 제1 드레인 전극(G1)은 상기 제2 절연막(IL2) 상에서 상기 제2 게이트 전극(G2)과 중첩되는 면적으로 형성된다. 이에 따라, 상기 제1 드레인 전극(D1)은 상기 제1 콘택홀(CH1)을 통해 상기 제2 게이트 전극(G2)과 직접 접촉한다.
따라서, 상기 제1 드레인 전극(D1)과 상기 제2 게이트 전극(G2)에는 동일한 전압이 인가된다.
또한, 상기 제1 드레인 전극(D1)은 상기 제2 절연막(IL2) 상에서 상기 제2 소스 전극(S1) 및 상기 제2 드레인 전극(D2)과 중첩되므로, 상기 구동 소자(TFT2)의 제3 게이트 전극(G3)을 정의한다.
상기 제2 게이트 전극(G2)과 상기 제3 게이트 전극(G3)은 모두 상기 제1 드레인 전극(D1)으로부터 전압을 인가받으므로, 상기 제2 게이트 전극(G2)과 제3 게이트 전극(G3)에는 동일한 전압이 인가된다.
즉, 상기 구동 소자(TFT2)는 동일한 전압이 인가되는 두 개의 게이트 전극을 포함하는 듀얼 게이트(DUAL GATE) 구조로 형성된다. 이에 따라, 상기 구동 소자(TFT2)의 구동 속도를 향상시킬 수 있다.
상기 스토리지 전극(ST)은 상기 전원 배선(VL)으로부터 연결되며, 단위 화 소(P) 내에서 상기 제2 게이트 전극(G2)과 일부 중첩되도록 형성된다.
구체적으로, 상기 스토리지 전극(ST)은 상기 제2 액티브층(A2)과 미중첩되는 영역의 제2 게이트 전극(G2)과 중첩되도록 형성된다.
이에 따라, 상기 스토리지 전극(ST)과 상기 제2 게이트 전극(G2)은 상기 제1 절연막(IL1)을 유전체로 하여 단위 화소(P) 내에 제1 스토리지 캐패시터(Cst1)를 형성한다.
이때, 상기 제1 드레인 전극(D1)은 상기 제2 게이트 전극(G2)과 중첩되는 면적으로 형성되므로, 상기 스토리지 전극(ST)과 상기 제2 게이트 전극(G2)이 중첩되는 영역에서는 상기 스토리지 전극(ST)과 상기 제1 드레인 전극(D1)도 중첩된다.
따라서, 상기 스토리지 전극(ST)과 상기 제1 드레인 전극(D1)은 상기 제2 절연막(IL2)을 유전체로 하여 단위 화소(P) 내에 제2 스토리지 캐패시터(Cst2)를 형성한다.
상기 제1 및 제2 스토리지 캐패시터(Cst1,Cst2)는 각 단위 화소(P) 내에 형성된 유기 발광 소자(190)가 한 프레임 동안 발광 할 수 있는 화소 전압을 충전시킨다.
상기 스위칭 소자(TFT1), 구동 소자(TFT2) 및 제2 스토리지 캐패시터(Cst2)가 형성된 베이스 기판(110) 상에는 제3 절연막(IL3)이 형성된다. 상기 제3 절연막(IL3)은 상기 제1 및 제2 절연막(IL1,IL2)과 마찬가지로 실리콘 질화막 내지는 실리콘 산화막으로 형성할 수 있다.
상기 제3 절연막(IL3) 상에는 각각의 단위 화소(P)에 대응하여 컬러 필 터(CF)가 형성된다. 상기 컬러 필터(CF)는 일례로, 적색, 녹색, 청색 중에서 선택된 어느 하나 색상을 갖는 감광성 포토레지스트로 이루어진다. 이때, 복수의 단위 화소 중 일부 단위 화소에는 상기 컬러 필터(CF)가 생략될 수도 있다.
상기 컬러 필터(CF)가 형성된 베이스 기판(110) 전면에는 평탄화막(140)이 형성된다. 상기 평탄화막(140)은 상기 스위칭 소자(TFT1), 구동 소자(TFT2) 및 컬러 필터(CF) 등이 형성된 베이스 기판(110)의 표면을 평탄화 시킨다.
한편, 상기 제2 드레인 전극(D2)의 일단부에 대응하는 상기 제2 절연막(IL2), 제3 절연막(IL3) 및 평탄화막(140) 내에는 상기 제2 드레인 전극(D2)의 일단부를 노출시키는 제2 콘택홀(CH2)이 형성된다.
상기 평탄화막(140) 상에는 상기 단위 화소(P)에 대응하여 투명한 도전성 물질로 이루어진 화소 전극(150)이 형성된다. 상기 화소 전극(150)은 상기 제2 콘택홀을 통해 상기 제2 드레인 전극(D2)과 접촉하며, 상기 스위칭 소자(TFT1)로부터 타이밍 신호가 인가되면 상기 구동 소자(TFT2)를 통해 상기 전원 배선(VL)으로부터 화소 전압을 인가받는다.
상기 화소 전극(150)이 형성된 베이스 기판(110) 상에는 뱅크부(160)가 형성된다. 상기 뱅크부(160)는 후술하는 유기 발광층(170)의 형성 영역을 구획하기 위해 형성하는 격벽으로서, 단위 화소(P) 간의 이격부에 대응하여 형성하는 것이 바람직하다. 또한 상기 뱅크부(160)의 형성영역은 상기 이격부에 한정되지 않으며, 상기 뱅크부(160)의 형성 영역에 따라 상기 유기 발광층(170)의 형성 면적을 변경할 수도 있다.
상기 뱅크부(160)에 의해 구획된 단위 화소(P) 내에는 유기 발광층(170)이 형성된다. 상기 유기 발광층(170)은 일례로, 정공 주입/수송층, 발광층 및 전자 주입/수송층의 일부 또는 전부를 포함할 수 있다. 이때, 상기 발광층은 적색 발광층, 녹색 발광층 및 청색 발광층이 적층된 구조로 형성하는 것이 바람직하다.
상기 유기 발광층(170)이 형성된 상기 베이스 기판(110) 전면에는 공통 전극(180)이 형성된다. 상기 공통 전극(180)은 상기 화소 전극(150) 보다 일함수(work funtion)가 작은 재료로 형성되는 것이 바람직하다. 예를 들어, 상기 공통 전극(180)은 알칼리 금속 및 알칼리 토금속 등으로 형성할 수 있다. 상기 공통 전극(180)은 유기 발광 소자(190)의 음극(Cathode)으로 기능한다.
상기 화소 전극(150), 유기 발광층(170) 및 공통 전극(180)으로 구성된 유기 발광 소자(190)의 구동 방법은 다음과 같다.
상기 게이트 배선(GL)에 게이트 신호가 인가되면 상기 스위칭 소자(TFT1)를 통해 상기 데이터 배선(DL)에 연결된 제1 소스 전극(S1)으로부터 상기 제1 드레인 전극(D1)에 타이밍 신호가 인가된다.
이에 따라, 상기 타이밍 신호는 상기 제1 드레인 전극(D1)에 연결된 제3 게이트 전극(G3) 및 상기 제1 드레인 전극(D1)과 제1 콘택홀(CH1)을 통해 접촉하는 상기 제2 게이트 전극(G2)에 인가된다.
상기 제2 게이트 전극(G2) 및 제3 게이트 전극(G3)에 상기 타이밍 신호가 인가되면 상기 구동 소자(TFT1)의 제2 액티브층(A2)에 전기적 채널이 형성되면서 상기 전원 배선(VL)으로부터 상기 화소 전극(150)으로 화소 전압이 인가된다.
화소 전압을 인가 받은 상기 화소 전극(150)은 상기 유기 발광 소자(190)의 양극(Anode)로 기능하여 상기 유기 발광층(170)에 정공(hole)을 제공한다.
상기 공통 전극(180)은 외부의 구동 회로부로부터 공통 전압을 인가받으며, 상기 유기 발광 소자(190)의 음극(Cathode)으로 기능하여 상기 유기 발광층(170)에 전자(electron)를 제공한다.
상기 유기 발광층(170)에서는 상기 화소 전극(150)과 공통 전극(180)으로부터 제공된 정공 및 전자가 서로 결합하여 여기자(exiton)를 형성한다.
상기 여기자는 기저 상태로 떨어지면서 광을 발생시킨다. 이에 따라, 상기 유기 발광층(170)의 적색 발광층, 녹색 발광층 및 청색 발광층에서 발생한 광이 조합되어 상기 화소 전극(150) 방향으로 백색의 광이 출사된다.
투명 재질의 화소 전극(150)을 통과한 상기 백색의 광은 상기 컬러 필터(CF)를 통과하면서 적색, 녹색 또는 청색의 광으로 변환된다. 이에 따라, 상기 베이스 기판(110)에는 상기 변환된 광을 이용한 영상이 표시된다.
도시하지는 않았으나, 상기 유기 발광 소자(190)가 형성된 베이스 기판(110) 상에는 보호층 및 흡습층이 형성될 수도 있다. 또한, 상기 유기 발광 소자(190)가 형성된 제1 기판(110) 상에는 수분 침투 및 물리적 충격으로부터 상기 유기 발광 소자(190)를 보호하기 위한 제2 기판이 결합될 수 있다.
이하, 및 도 3a 내지 도 10을 참조하여, 도 1에 도시된 유기 발광 표시 장치의 제조 방법을 설명하도록 한다.
도 3a 및 도 3b를 참조하면, 베이스 기판(110)상에 제1 금속층을 도포한 후, 상기 제1 금속층을 사진-식각 공정으로 패터닝하여 게이트 배선(GL), 제1 게이트 전극(G1) 및 제2 게이트 전극(G2)을 포함하는 제1 금속 패턴을 형성한다.
상기 게이트 배선(GL)은 베이스 기판(110) 상에서 제1 방향(X)으로 연장된다. 상기 제1 게이트 전극(G1)은 상기 게이트 배선(GL)으로부터 연결되어 형성된다.
상기 제2 게이트 전극(G2)은 상기 제1 게이트 전극(G1)으로부터 소정 간격 이격되며 상기 게이트 배선(GL)과 평행하도록 제1 방향(X)으로 연장된 영역 및 상기 제1 방향(X)에 수직하는 제2 방향(Y)으로 연장된 영역을 포함한다.
도 4a 및 도 4b를 참조하면, 상기 제1 금속 패턴이 형성된 베이스 기판(110)상에 제1 절연막(IL1)을 형성한다. 상기 제1 절연막(IL1)은 일례로 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiOx)으로 이루어지며, 화학 기상 증착 방법으로 형성할 수 있다.
이어서, 상기 제1 절연막(IL1) 상에 비정질 실리콘(a-Si:H)으로 이루어진 제1 반도체층(121) 및 이온 도핑된 비정질 실리콘으로 이루어진 제1 오믹 콘택층(122)을 형성한다. 다음으로, SPC(Solid Phase Crystallization) 결정화법으로 상기 제1 반도체층(121) 및 오믹 콘택층(122)을 결정화한다. 상기 제1 반도체층(121) 및 오믹 콘택층(122)의 결정화는 일례로 600도 내지 700도의 온도에서 진행된다.
다음으로, 상기 제1 반도체층(121) 및 제1 오믹 콘택층(122)을 사진-식각 공정으로 패터닝하여 상기 제2 게이트 전극(G2)과 오버랩되는 제2 액티브(A2)층을 형 성한다. (상기 제2 액티브층의 '제2'는 구동 소자와 스위칭 소자에 형성되는 액티브 층의 명칭을 구분하기 위하여 부여할 뿐, 공정의 순서와는 무관하다.)
상기 SPC 결정화 공정에 의해 상기 제2 액티브층(A2)은 다결정 실리콘(poly silcon)으로 이루어진 제1 반도체층(121)과 이온 도핑된 다결정 실리콘으로 이루어진 제1 오믹 콘택층(122)이 적층된 구조로 형성된다.
도 1, 도 5a 및 도 5b를 참조하면, 상기 제2 액티브층(A2)이 형성된 베이스 기판(110) 상에 제2 금속층을 형성한다. 다음으로, 상기 제2 금속층을 사진-식각 공정으로 패터닝하여 전원 배선(VL), 제2 드레인 전극(D2) 및 스토리지 전극(ST)을 포함하는 제2 금속 패턴을 형성한다.
상기 전원 배선(VL)은 상기 제1 절연막(IL1) 상에서 상기 제2 방향(Y)으로 연장되며, 상기 제2 액티브층(A2)과 소정 간격 중첩되도록 형성된다. 상기 제2 액티브층(A2)과 중첩되는 영역의 상기 전원 배선(VL)은 구동 소자(TFT2)의 제2 소스 전극(S2)을 형성한다.
상기 제2 드레인 전극(D2)은 상기 전원 배선(VL)으로부터 소정 간격 이격되어 상기 제2 게이트 전극(G2)과 중첩되도록 형성된다.
상기 제2 소스 전극(S2) 및 상기 제2 드레인 전극(D2)의 이격부에서는 상기 제2 액티브층(A2)의 제1 오믹 콘택층(122)이 노출된다.
상기 스토리지 전극(ST)은 상기 전원 배선(VL)으로부터 연결되어 형성되며, 상기 제1 절연막(IL1) 상에서 상기 제2 게이트 전극(G2)과 일부 중첩되도록 형성된다. 구체적으로, 상기 스토리지 전극(ST)은 상기 제2 게이트 전극과 상기 제2 액티브층이 미중첩 되는 영역에 형성된다.
상기 제2 게이트 전극(G2)과 상기 스토리지 전극(ST)은 상기 제1 절연막(IL1)을 유전체로 하여 제1 스토리지 캐패시터(Cst1)를 형성한다.
다음으로, 상기 제2 금속 패턴을 마스크로 이용하여 상기 노출된 제1 오믹 콘택층(122)을 식각한다. 상기 제1 오믹 콘택층(122)의 식각은 일례로 건식 식각 방식으로 진행된다. 이에 따라, 상기 제2 소스 전극(S2)과 제2 드레인 전극(D2) 사이에는 상기 제1 반도체층(121)이 노출된다.
도 6a 및 도 6b를 참조하면, 상기 제2 금속 패턴이 형성된 베이스 기판(110) 상에 화학 기상 증착 방법으로 제2 절연막(IL2), 제2 반도체층(131) 및 오믹 콘택층(132)을 순차적으로 형성한다.
상기 제2 절연막(IL2)은 상기 제1 절연막(IL1)과 마찬가지로 실리콘 질화막 내지는 실리콘 산화막으로 형성될 수 있다. 상기 제2 반도체(131)층은 비정질 실리콘으로 이루어지고, 상기 제2 오믹 콘택층(132)은 이온 도핑된 비정질 실리콘으로 이루어진다.
다음으로, 사진-식각 공정으로 상기 제2 반도체층(131) 및 제2 오믹 콘택층(132)을 동시에 패터닝하여 상기 제1 게이트 전극(G1)과 오버랩되는 제1 액티브(A1)층을 형성한다.
이어서, 사진-식각 공정으로 상기 제1 절연막(IL1) 및 제2 절연막(IL2)을 동시에 패터닝하여 상기 제2 게이트 전극(G2)의 상기 제1 게이트 전극(G1)과 인접한 일단부를 노출시키는 제1 콘택홀(CH1)을 형성한다.
도 7a 및 도 7b를 참조하면, 상기 제1 액티브층(A1) 및 상기 제1 콘택홀(CH1)이 형성된 베이스 기판(110) 상에 제3 금속층을 형성하고, 사진-식각 공정으로 상기 제3 금속층을 패터닝하여 데이터 배선(DL), 제1 소스 전극(S1) 및 제1 드레인 전극(D1)을 포함하는 제3 금속 패턴을 형성한다.
상기 데이터 배선들(DL)은 제1 방향(X)과 교차하는 제2 방향(Y)으로 연장되며, 상기 전원 배선(VL)과 소폭 이격되어 형성된다. 또한, 상기 데이터 배선들(DL)은 상기 게이트 배선들(GL)과 교차하여 복수의 단위 화소(P)를 정의한다.
상기 제1 소스 전극(S1)은 상기 데이터 배선(DL)으로부터 연장되어 형성되며, 상기 제1 액티브층(A1)과 일부 중첩된다. 상기 제1 드레인 전극(D1)은 상기 제1 소스 전극(S1)으로부터 소정 간격 이격되어 형성되며, 상기 제1 액티브층(A1)과 일부 중첩된다. 상기 제1 드레인 전극(D1)과 상기 제1 소스 전극(S1)의 이격부에서는 상기 제2 오믹 콘택층(132)이 노출된다.
또한, 상기 제1 드레인 전극(D1)은 상기 제2 절연막(IL2) 상에서 상기 제2 게이트 전극(G2)과 중첩되는 면적으로 형성되며, 상기 제1 콘택홀(CH1)을 통해 상기 제2 게이트 전극(G2)과 직접 접촉한다.
이에 따라, 상기 제1 드레인 전극(D1)과 상기 제2 게이트 전극(G2)에는 동일한 전압이 인가된다.
또한, 상기 제1 드레인 전극(D1)은 제2 절연막(IL2)을 사이에 두고 상기 스토리지 전극(ST)과 중첩되므로, 상기 제1 드레인 전극(D1)과 상기 스토리지 전극(ST)은 상기 제2 절연막(IL2)을 유전체로 이용한 제2 스토리지 캐패시터(Cst2)를 형성한다.
한편, 상기 제1 드레인 전극(D1)은 상기 제2 게이트 전극(G2)과 중첩되는 면적으로 형성되므로, 상기 제2 절연막(IL2) 상에서 상기 제2 소스 전극(S2) 및 제2 드레인 전극(D2)과 중첩되는 제3 게이트 전극(G3)을 정의한다.
이에 따라, 상기 베이스 기판(110) 상에는 제2 게이트 전극(G2), 제2 액티브층(A2), 제2 소스 전극(S2), 제2 드레인 전극(D2) 및 제3 게이트 전극(G3)을 포함하는 구동 소자(TFT2)가 형성된다.
다음으로, 상기 제3 금속 패턴을 마스크로 상기 제2 오믹 콘택층(132)을 식각하여 상기 제2 반도체층(131)을 노출시킨다. 이에 따라, 상기 베이스 기판(110) 상에는 상기 제1 게이트 전극(G1), 제1 액티브층(A1), 제1 소스 전극(S1) 및 제1 드레인 전극(D1)을 포함하는 스위칭 소자(TFT1)가 형성된다.
도 8a 및 도 8b를 참조하면, 상기 스위칭 소자(TFT1) 및 구동 소자(TFT2)가 형성된 베이스 기판(110) 상에 제3 절연막(IL3)을 형성한다. 상기 제3 절연막(IL3)은 상기 제1 및 제2 절연막(IL1,IL2)과 마찬가지로 실리콘 질화막 내지는 실리콘 산화막으로 형성할 수 있다.
다음으로, 상기 제3 절연막(IL3) 상에 적색, 녹색 또는 청색의 컬러 포토레지스트를 도포하고 사진 공정으로 상기 컬러 포토레지스트를 패터닝하여 각 단위 화소(P)에 대응하는 컬러 필터(CF)를 형성한다. 한편, 복수의 단위 화소(P) 중 일부 단위 화소에는 상기 컬러 필터(CF)를 형성하지 않을 수도 있다.
다음으로, 상기 컬러 필터(CF)가 형성된 베이스 기판(110) 상에 투명 재질의 포토레지스트를 도포한다. 일례로, 상기 투명 재질의 포토레지스트는 노광된 영역이 현상액에 의해 용해되는 포지티브 포토레지스트로 이루어진다. 또한, 상기 투명 재질의 포토레지스트는 2 내지 3㎛의 두께로 형성되는 것이 바람직하다.
이어서, 슬릿 마스크(SLIT MASK)를 이용한 사진-식각 공정으로 상기 투명 재질의 포토레지스트를 패터닝하여 상기 제2 드레인 전극(D2)의 일단부에 대응하는 제2 콘택홀(CH2)이 형성된 평탄화막(140)을 형성한다.
상기 평탄화막(140)은 상기 스위칭 소자(TFT1), 구동 소자(TFT2) 및 컬러 필터(CF)등이 형성된 베이스 기판(110)의 표면을 평탄화 시킨다.
이때, 상기 평탄화막(140)은 하부에 형성되는 박막들에 비해 훨씬 두꺼운 두께로 형성되므로, 화소 전극을 형성하는 후속 공정 시 상기 제2 콘택홀(CH2)의 깊이에 의해 상기 평탄화막(140) 상에 형성되는 화소 전극과 상기 제2 콘택홀(CH2) 내부에 형성되는 화소 전극간에 쇼트(short) 불량이 발생할 수 있다.
따라서, 본 발명의 실시예에서는 상기 슬릿 마스크(SLIT MASK)를 이용하여 상기 제2 콘택홀(CH2)의 경사를 완만하게 형성함으로써 화소 전극의 쇼트 불량을 방지한다.
구체적으로, 상기 슬릿 마스크(SLIT)는 상기 제2 콘택홀(CH2)에 대응하여 중앙에 배치된 개구부(2) 및 상기 개구부(2)를 둘러싸도록 형성되며 적어도 하나의 슬릿 패턴(slit)이 형성되어 광을 회절시키는 회절부(6)를 포함한다.
상기 개구부(2)는 광을 100% 투과시키므로, 상기 개구부(2)에 대응하는 포토레지스트는 현상 시 모두 용해된다. 상기 회절부(6)는 상기 개구부(2)에 비해 소량 의 광을 투과시키므로, 현상 시 포토레지스트의 일부 두께만 용해된다.
이에 따라, 상기 제2 콘택홀(CH2)의 중앙부로부터 외곽 방향으로 포토레지스트막의 두께를 점차적으로 증가시킬 수 있으므로, 상기 제2 콘택홀(CH2)의 경사를 완만하게 할 수 있다. 한편, 상기 개구부(2) 및 회절부(6)를 제외한 나머지 영역의 슬릿 마스크(SLIT MASK)에는 상기 포토레지스트를 그대로 잔류시키기 위하여 차광부(4)가 배치된다.
상기 평탄화막(140) 내에 상기 제2 콘택홀(CH2)이 형성되면, 상기 제2 콘택홀(CH2)에서 노출된 상기 제3 절연막(IL3) 및 제2 절연막(IL2)을 순차적으로 식각한다. 상기 제3 및 제2 절연막(IL3,IL2)의 식각은 건식 식각으로 진행되는 것이 바람직하다.
이에 따라, 상기 제2 콘택홀(CH2)에서는 상기 제2 드레인 전극(D2)의 일단부가 노출된다.
도 9a 및 도 9b를 참조하면, 상기 평탄화막(140) 상에 투명한 도전성 물질을 증착한다. 상기 투명한 도전성 물질은 일례로 인듐 틴 옥사이드, 인듐 징크 옥사이드 등으로 형성되며 스퍼터링 방식으로 형성할 수 있다.
다음으로, 상기 투명한 도전성 물질을 사진-식각 공정으로 패터닝하여 상기 단위 화소(P)에 대응하는 화소 전극(150)을 형성한다.
상기 화소 전극(150)은 상기 제2 콘택홀(CH2)을 통해 상기 제2 드레인 전극(D2)과 접촉하며, 상기 구동 소자(TFT2)를 통해 상기 전원 배선(VL)으로부터 화소 전압을 인가받는다.
이어서, 상기 화소 전극(150)이 형성된 베이스 기판(110)의 소정의 위치에 뱅크부(160)를 형성한다. 상기 뱅크부(160)는 후술하는 유기 발광층의 형성 영역을 구획하기 위해 형성하는 격벽으로서, 각각의 단위 화소(P)를 구분하는 배선들 상에 형성하는 것이 바람직하다.
상기 뱅크부(160)는 SiO2, TiO2 등의 무기막 재료를 이용한 CVD법, 코팅법, 스퍼터링법, 증착법 등으로 형성할 수 있다. 또한, 상기 뱅크부(160)는 베이스 기판(110) 상에 아크릴 수지, 폴리이미드 수지 등의 내열성, 내용제성을 갖는 재료를 도포한 후, 사진 공정으로 패터닝하여 형성할 수도 있다. 또한, 상기 뱅크부(160)는 하부층에 무기막 재료를 형성하고 상부층에 유기층 재료를 형성하여 2중 뱅크를 형성할 수도 있다.
이어서, 산소 플라즈마 처리 공정으로 화소 전극(150)의 표면 및 뱅크부(160)의 표면을 활성화 처리하여 화소 전극(150)의 일함수를 조정할 수 있다.
도 10을 참조하면, 상기 뱅크부(160)에 의해 분리 구획된 각 단위 화소(P) 내에 유기 발광층(170)을 형성한다. 상기 유기 발광층(170)은 일례로, 정공 주입/수송층, 발광층 전자 주입/수송층의 일부 또는 전부를 포함할 수 있다.
상기 유기 발광층(170)은 일례로, 진공 증착법(thermal evaporation)을 이용하여 형성할 수 있다. 이때, 상기 발광층은 적색 발광층, 녹색 발광층 및 청색 발광층이 적층된 구조로 형성되는 것이 바람직하다.
다음으로, 상기 유기 발광층(170)이 형성된 베이스 기판(110) 상에 상기 화소 전극(150)보다 일함수가 낮은 재질로 이루어진 공통 전극(180)을 형성한다. 상 기 공통 전극(180)은 복수의 재료를 적층하여 형성할 수도 있다. 이때, 상기 유기 발광층(170)에 가까운 층에는 일함수가 낮은 재료로 형성하는 것이 바람직하다.
상기 공통 전극(180)은 예를 들어 증착법, 스퍼터링법, CVD법 등으로 형성하는 것이 바람직하고, 특히 증착법으로 형성하는 것이 열에 의한 발광층(196)의 손상을 방지할 수 있다는 점에서 바람직하다.
베이스 기판 상에 순차적으로 형성된 상기 화소 전극(150), 유기 발광층(170) 및 공통 전극(180)은 유기 발광 소자(190)를 구성한다.
이에 따라, 본 발명의 실시예에 따른 유기 발광 표시 장치가 완성된다 .
이하, 도 11을 참조하여, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치를 설명하도록 한다.
도 11은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치를 도 1의 I-I'선을 따라 절단한 단면도이다.
본 발명의 다른 실시예에 따른 유기 발광 표시 장치(200)는 도 2에 도시된 본 발명의 실시예에 따른 유기 발광 장치(100)와 대동 소이 하므로 동일한 구성 요소에는 동일한 도면 번호를 부여하고, 차이점만을 상세하게 설명하도록 한다.
도 2를 참조하면, 본 발명의 실시예에서는 상기 제2 게이트 전극(G2), 스토리지 전극(ST) 및 제1 드레인 전극(D1)을 이용하여 이중 스토리지 캐패시터(Cst1,Cst2)를 형성하였다. 또한, 본 발명의 실시예에서는 상기 구동 소자(TFT2)를 제2 게이트 전극(G2) 및 제3 게이트 전극(G3)을 포함하는 듀얼 게이트 구조로 형성하였다.
그러나, 도 11에 도시된 본 발명의 다른 실시예에서는 상기 제 2 게이트 전극(G2)을 생략한다.
상기 제2 게이트 전극(G2)이 생략될 경우에도, 상기 제1 드레인 전극(D1) 및 제3 게이트 전극(G3)은 동일한 구조로 형성된다.
따라서, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치(200)에는 스토리지 전극(ST)과 제1 드레인 전극(D1)에 의한 제1 스토리지 캐패시터(Cst1)만 형성된다.
또한, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치(200)에서는 상기 제2 게이트 전극(G2)이 생략되므로 상기 구동 소자(TFT2)가 듀얼 게이트 구조가 아닌 탑 게이트(TOP GATE) 구조로 형성된다.
그러나, 이와 같은 본 발명의 다른 실시예에서도, 상기 제1 드레인 전극(D1)이 스위칭 소자(TFT1)와 구동 소자(TFT2)를 직접적으로 연결시키므로, 스위칭 소자(TFT1)와 구동 소자(TFT2)를 전기적으로 연결시키기 위한 브릿지 전극은 생략할 수 있다. 이에 따라, 단위 화소(P) 내에 형성되는 화소 전극(150)의 면적을 증가시킬 수 있으므로 단위 화소(P)내 발광 면적을 증가시킬 수 있다.
이하, 도 12을 참조하여, 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치(300)를 설명하도록 한다.
도 12는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치를 도 1의 I-I'선을 따라 절단한 단면도이다.
본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치(300)는 도 2에 도시 된 본 발명의 실시예에 따른 유기 발광 장치(100)와 대동 소이 하므로 동일한 구성 요소에는 동일한 도면 번호를 부여하고 도 2 와 도 12을 비교하여 차이점만을 설명하도록 한다.
도 2를 참조하면, 본 발명의 실시예에서는 제1 드레인 전극(D1)이 상기 스토리지 전극(ST)과 중첩되어 제2 스토리지 캐패시터(Cst2)를 형성한다.
또한, 본 발명의 실시예에서는 상기 제1 드레인 전극(D1)으로부터 연결된 제3 게이트 전극(G3)이 형성되어 상기 구동 소자(TFT2)는 듀얼 게이트 구조를 갖는다.
그러나, 도 12에 도시된 본 발명의 또 다른 실시예에서는 상기 제1 드레인 전극(D1)이 제1 콘택홀(CH1)을 통해 제2 게이트 전극(G2)과 접촉할 수 있는 정도의 길이로 형성될 뿐 상기 스토리지 전극(ST)과 중첩되도록 길게 연장되지는 않는다. 또한, 상기 제3 게이트 전극(G3) 역시 생략된다.
이에 따라, 본 발명의 또 다른 실시예에서는 제1 드레인 전극(D1)과 스토리지 전극(ST)에 의한 제2 캐패시터(Cst2)는 형성되지 않는다. 또한, 상기 구동 소자(TFT2)는 상기 제3 게이트 전극(G3)이 생략되어 바텀 게이트(BOTTOM GATE) 구조로 형성된다.
그러나, 이와 같은 본 발명의 다른 실시예에서도 상기 제1 드레인 전극(D1)과 상기 제2 게이트 전극(G2)이 직접 접촉하므로, 스위칭 소자(TFT1)와 구동 소자(TFT2)를 전기적으로 연결하기 위한 브릿지 전극은 생략할 수 있다.
이에 따라, 단위 화소(P) 내에 형성되는 화소 전극(150)의 형성 면적을 증가 시킬 수 있으므로 단위 화소(P) 내 발광 면적을 증가시킬 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따르면 스위칭 소자와 구동 소자를 전기적으로 연결하기 위하여 화소 전극과 동일층에 동시에 형성하던 브릿지 전극을은 생략할 수 있으므로, 단위 화소 내에 형성되는 화소 전극의 형성 면적을 증가시킬 수 있다. 이에 따라, 단위 화소 내 발광 면적을 증가시킬 수 있다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (11)
- 기판 상에서 제1 방향으로 연장되며 제1 금속패턴으로 형성된 게이트 배선;상기 게이트 배선이 형성된 기판 전면에 형성된 제1 절연막;상기 제1 절연막 상에서 상기 제1 방향과 교차하는 제2 방향으로 연장되고, 제2 금속패턴으로 형성된 전원배선;상기 전원 배선이 형성된 제1 절연막 상에 형성된 제2 절연막;상기 제2 절연막 상에 형성되고, 상기 전원 배선으로부터 이격되어 상기 제2 방향으로 연장되며 제3 금속패턴으로 형성된 데이터 배선;상기 게이트 배선에 연결된 제1 게이트 전극과, 상기 데이터 배선에 연결된 제1 소스 전극 및 상기 제3 금속패턴으로 형성된 제1 드레인 전극을 포함하는 스위칭 소자; 및상기 제1 금속 패턴으로 형성된 제2 게이트 전극과, 상기 전원 배선에 연결된 제2 소스 전극 및 상기 제2 금속 패턴으로 형성된 제2 드레인 전극을 포함하는 구동 소자를 포함하며,상기 제1 드레인 전극은 상기 제1 및 제2 절연막에 형성된 콘택홀을 통해 상기 제2 게이트 전극과 직접 접촉하는 것을 특징으로 하는 표시 장치.
- 제1 항에 있어서, 상기 제2 게이트 전극은 상기 제1 게이트 전극에 인접하며 상기 제1 방향으로 연장된 제1 영역 및 상기 전원 배선에 인접하며 상기 제2 방향 으로 연장된 제2 영역을 포함하는 것을 특징으로 하는 표시 장치.
- 제2 항에 있어서, 상기 콘택홀은 상기 제1 영역 상에 형성된 것을 특징으로 하는 표시 장치.
- 제2 항에 있어서, 상기 제2 소스 전극 및 상기 제2 드레인 전극은 상기 제2 영역과 중첩되도록 형성된 것을 특징으로 하는 표시 장치.
- 제4 항에 있어서, 상기 제1 드레인 전극은 상기 제2 절연막 상에서 상기 제2 게이트 전극과 중첩되어 상기 구동 소자의 제3 게이트 전극을 정의하는 것을 특징으로 하는 표시 장치.
- 제2 항에 있어서, 상기 전원 배선으로부터 연결되며, 상기 제1 영역과 중첩되어 제1 스토리지 캐패시터를 형성하는 스토리지 전극을 더 포함하는 것을 특징으로 하는 표시 장치.
- 제6 항에 있어서, 상기 제1 드레인 전극은 상기 스토리지 전극과 중첩되어 제2 스토리지 캐패시터를 형성하는 것을 특징으로 하는 표시 장치.
- 제1 항에 있어서, 상기 스위칭 소자는 상기 제2 절연막과 상기 제1 소스 및 제1 드레인 전극 사이에 비정질 실리콘으로 이루어진 제1 액티브층을 더 포함하는 것을 특징으로 하는 표시 장치.
- 제1 항에 있어서, 상기 구동 소자는 상기 제1 절연막과 상기 제1 소스 및 제1 드레인 전극 사이에 다결정 실리콘으로 이루어진 제2 액티브층을 더 포함하는 것을 특징으로 하는 표시 장치.
- 제1 항에 있어서, 상기 제2 드레인 전극은 유기 발광 소자와 전기적으로 연결된 것을 특징으로 하는 표시 장치.
- 기판 상에서 제1 방향으로 연장되며 제1 금속패턴으로 형성된 게이트 배선;상기 게이트 배선이 형성된 기판 전면에 형성된 제1 절연막;상기 절연막 상에서 상기 제1 방향과 교차하는 제2 방향으로 연장되고, 제2 금속패턴으로 형성된 전원배선;상기 전원 배선이 형성된 제1 절연막 상에 형성된 제2 절연막;상기 제2 절연막 상에 형성되고, 상기 전원 배선으로부터 이격되어 상기 제2 방향으로 연장되며 제3 금속패턴으로 형성된 데이터 배선;상기 게이트 배선에 연결된 제1 게이트 전극과, 상기 데이터 배선에 연결된 제1 소스 전극 및 상기 제3 금속패턴으로 형성된 제1 드레인 전극을 포함하는 스위칭 소자; 및상기 전원 배선에 연결된 제2 소스 전극, 상기 제2 금속 패턴으로 형성된 제2 드레인 전극 및 상기 제1 드레인 전극으로부터 연결된 제2 게이트 전극을 포함하는 구동 소자를 포함하는 것을 특징으로 하는 표시 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060077518A KR20080016012A (ko) | 2006-08-17 | 2006-08-17 | 표시 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060077518A KR20080016012A (ko) | 2006-08-17 | 2006-08-17 | 표시 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080016012A true KR20080016012A (ko) | 2008-02-21 |
Family
ID=39384196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060077518A KR20080016012A (ko) | 2006-08-17 | 2006-08-17 | 표시 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080016012A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140078418A (ko) * | 2012-12-17 | 2014-06-25 | 엘지디스플레이 주식회사 | 초고 해상도 유기발광 다이오드 표시장치 |
| US9905188B2 (en) | 2014-12-26 | 2018-02-27 | Samsung Display Co., Ltd. | Gate driving circuit and display device having the same |
| US10042210B2 (en) | 2015-06-23 | 2018-08-07 | Samsung Display Co., Ltd. | Mask and method of fabricating display device using the mask |
-
2006
- 2006-08-17 KR KR1020060077518A patent/KR20080016012A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140078418A (ko) * | 2012-12-17 | 2014-06-25 | 엘지디스플레이 주식회사 | 초고 해상도 유기발광 다이오드 표시장치 |
| US9905188B2 (en) | 2014-12-26 | 2018-02-27 | Samsung Display Co., Ltd. | Gate driving circuit and display device having the same |
| US10042210B2 (en) | 2015-06-23 | 2018-08-07 | Samsung Display Co., Ltd. | Mask and method of fabricating display device using the mask |
| US10191331B2 (en) | 2015-06-23 | 2019-01-29 | Samsung Display Co., Ltd. | Mask and method of fabricating display device using the mask |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108231830B (zh) | 有机发光显示装置 | |
| TWI671898B (zh) | 有機發光二極體顯示器 | |
| TWI716742B (zh) | 具有觸控感測器之有機發光顯示器 | |
| CN108242457B (zh) | 显示装置 | |
| CN109979964B (zh) | 顶部发光有机发光二极管显示器 | |
| US11011552B2 (en) | Method for manufacturing a display substrate comprising interconnected first and second wirings | |
| KR100426031B1 (ko) | 능동행렬 유기전기발광소자 및 그의 제조 방법 | |
| US7550306B2 (en) | Dual panel-type organic electroluminescent device and method for fabricating the same | |
| US8653729B2 (en) | Organic light emitting diode display and method for manufacturing the same | |
| US10163995B2 (en) | Display device with projection structures on a bank | |
| KR100683406B1 (ko) | 표시장치와 그 제조방법 | |
| US7489072B2 (en) | Organic electroluminescence display device and method for fabricating the same | |
| KR101920770B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| US11552152B2 (en) | Display device including a power supply voltage wiring having openings | |
| JP2007193313A (ja) | 有機発光ディスプレイ及びその製造方法 | |
| JP6726973B2 (ja) | 表示装置 | |
| KR101315375B1 (ko) | 표시 장치 | |
| KR20080060088A (ko) | 표시장치와 그 제조방법 | |
| KR20200142117A (ko) | 표시 장치 및 그 제조 방법, 및 전자 기기의 제조 방법 | |
| JP2019526162A (ja) | Ａｍｏｌｅｄ表示基板とその製作方法及び表示装置 | |
| US20100085342A1 (en) | Display Panel | |
| KR20050104955A (ko) | 유기 발광 표시 장치 및 이의 제조 방법 | |
| KR20130015033A (ko) | 유기 발광 표시 장치 및 이의 제조 방법 | |
| KR20080016012A (ko) | 표시 장치 | |
| KR20080060087A (ko) | 표시장치와 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |