KR20080060088A - 표시장치와 그 제조방법 - Google Patents

표시장치와 그 제조방법 Download PDF

Info

Publication number
KR20080060088A
KR20080060088A KR1020060134186A KR20060134186A KR20080060088A KR 20080060088 A KR20080060088 A KR 20080060088A KR 1020060134186 A KR1020060134186 A KR 1020060134186A KR 20060134186 A KR20060134186 A KR 20060134186A KR 20080060088 A KR20080060088 A KR 20080060088A
Authority
KR
South Korea
Prior art keywords
electrode
layer
insulating substrate
drain electrode
forming
Prior art date
Application number
KR1020060134186A
Other languages
English (en)
Other versions
KR101367140B1 (ko
Inventor
성운철
정진구
이정수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060134186A priority Critical patent/KR101367140B1/ko
Priority to US11/843,210 priority patent/US7884542B2/en
Publication of KR20080060088A publication Critical patent/KR20080060088A/ko
Application granted granted Critical
Publication of KR101367140B1 publication Critical patent/KR101367140B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/816—Multilayers, e.g. transparent multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80517—Multilayers, e.g. transparent multilayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 표시장치와 그 제조방법에 관한 것이다. 본 발명에 따른 표시 장치는 절연기판과; 상기 절연기판 상에 형성되어 있으며 드레인 전극을 포함하는 박막트랜지스터와; 상기 박막트랜지스터 상에 형성되어 있으며, 화소영역을 정의하는 개구부와 상기 드레인 전극을 노출시키는 접촉구가 형성되어 있는 격벽과; 상기 접촉구를 통해 상기 드레인 전극과 연결되며, 상기 절연기판과 직접 접촉하는 제1부분과 상기 절연기판과 직접 접촉하지 않는 제2부분을 포함하는 제1전극과; 상기 제1전극 상에 형성되어 있으며 유기발광층을 포함하는 유기층과; 상기 유기층 상에 형성되어 있는 제2전극을 포함하는 것을 특징으로 한다. 이에 의하여 광효율이 증가된 표시장치가 제공된다.

Description

표시장치와 그 제조방법{DISPLAY DEVICE AND MANUFACTURING METHOD OF THE SAME}
도 1은 본 발명의 제1실시예에 따른 표시장치의 등가 회로도이고,
도 2는 본 발명의 제1실시예에 따른 표시장치의 단면도이고,
도 3a 내지 도 3n은 본 발명의 제1실시예에 다른 표시장치의 제조방법을 설명하기 위한 도면이고,
도 4는 본 발명의 제2실시예에 따른 표시장치의 단면도이고,
도 5는 본 발명의 제3실시예에 따른 표시장치의 단면도이고,
도 6은 본 발명의 제4실시예에 따른 표시장치의 단면도이고,
도 7은 본 발명의 제5실시예에 따른 표시장치의 단면도이다.
*도면의 주요 부분에 대한 부호의 설명*
111 : 절연기판 131 : 절연막
151 : 격벽 161a : 제1화소전극
161b : 제2화소전극 170 : 유기층
180 : 공통전극
본 발명은 표시장치와 그 제조방법에 관한 것으로서, 더 자세하게는, 유기층에서의 빛이 절연기판을 향해 출사되는 바텀??에미션 방식의 표시장치와 그 제조방법에 관한 것이다.
평판 디스플레이 장치(flat panel display) 중 저전압 구동, 경량 박형, 광시야각 그리고 고속응답 등의 장점으로 인하여, 최근 유기전계발광장치(organic light emitting diode)가 각광 받고 있다.
유기전계발광장치는 발광층에서 발생한 빛의 출사방향에 따라 바텀 에미션 방식과 탑 에미션 방식으로 나누어진다.
바텀 에미션 방식에서는 발광층에서 발생한 빛이 절연기판을 거쳐 외부로 출사되며, 발광층과 절연기판 사이에는 절연막 그리고/또는 유기막이 위치하게 된다.
그런데 발광층에서 발생한 빛은 절연막과 유기막을 통과하면서 손실되어 광효율이 저하되는 문제가 있다. 또한 절연막과 유기막을 통과하는 과정에서 발광층에서 발생한 빛의 색좌표가 왜곡되는 문제도 있다.
따라서 본 발명의 목적은 광효율이 우수한 표시장치를 제공하는 것이다.
본 발명의 다른 목적은 광효율이 우수한 표시장치의 제조방법을 제공하는 것이다.
상기의 목적은 절연기판과; 상기 절연기판 상에 형성되어 있으며 드레인 전극을 포함하는 박막트랜지스터와; 상기 박막트랜지스터 상에 형성되어 있으며, 화소영역을 정의하는 개구부와 상기 드레인 전극을 노출시키는 접촉구가 형성되어 있는 격벽과; 상기 접촉구를 통해 상기 드레인 전극과 연결되며, 상기 절연기판과 직접 접촉하는 제1부분과 상기 절연기판과 직접 접촉하지 않는 제2부분을 포함하는 제1전극과; 상기 제1전극 상에 형성되어 있으며 유기발광층을 포함하는 유기층과; 상기 유기층 상에 형성되어 있는 제2전극을 포함하는 표시장치에 의하여 달성된다.
상기 박막트랜지스터는 상기 드레인 전극 하부에 형성되어 있는 저항접촉층을 더 포함하며, 상기 드레인 전극과 상기 저항접촉층은 동일한 영역 상에 형성되어 있는 것이 바람직하다.
상기 개구부의 테두리는 상기 제1전극 상에 위치하는 것이 바람직하다.
상기 개구부의 테두리는 상기 절연기판과 직접 접촉하는 것이 바람직하다.
상기 절연기판과 상기 격벽 사이에 위치하는 절연막을 더 포함하며, 상기 격벽과 상기 절연막은 직접 접촉하는 것이 바람직하다.
상기 박막트랜지스터는 게이트 전극을 더 포함하며, 상기 절연막은 상기 게이트 전극과 상기 드레인 전극 사이에 형성되어 있는 것이 바람직하다.
상기 제1부분의 적어도 일부는 상기 절연기판과 상기 절연막 사이에 위치하는 것이 바람직하다.
상기 제1부분의 적어도 일부는 상기 절연기판과 상기 격벽 사이에 위치하는 것이 바람직하다.
상기 게이트 전극은 하부의 투명전극층과 상부의 금속층을 포함하는 것이 바람직하다.
상기 제1전극에서, 상기 절연기판과 상기 격벽 사이에 위치하는 부분은 상기 드레인 전극과 연결되는 부분보다 저항이 작은 것이 바람직하다.
상기 제2전극은 반사금속층을 포함하는 것이 바람직하다.
상기 본 발명의 목적은 절연기판 상에 드레인 전극을 포함하는 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터 상에 화소영역을 정의하는 개구부와 상기 드레인 전극을 노출시키는 접촉구가 형성되어 있는 격벽을 형성하는 단계와; 상기 접촉구를 통해 상기 드레인 전극과 연결되며, 상기 절연기판과 직접 접촉하는 제1부분과 상기 절연기판과 직접 접촉하지 않는 제2부분을 포함하는 제1전극을 형성하는 단계와; 상기 제1전극 상에 유기발광층을 포함하는 유기층을 형성하는 단계와; 상기 유기층 상에 제2전극을 형성하는 단계를 포함하는 표시장치의 제조방법에 의하여 달성된다.
상기 박막트랜지스터의 형성은, 상기 절연기판 상에 게이트 전극을 형성하는 단계와; 상기 게이트 전극 상에 상기 제1부분에 대응하는 영역이 제거되어 있는 절연막을 형성하는 단계와; 상기 게이트 전극에 대응하는 상기 절연막 상에 반도체층, 저항접촉층, 소스 전극 및 상기 드레인 전극을 형성하는 단계를 포함하는 표시장치의 제조방법에 의하여 달성된다.
상기 격벽은 상기 상기 소스 전극 및 상기 드레인 전극과 직접 접촉하도록 형성되는 것이 바람직하다.
상기 반도체층, 상기 저항접촉층, 상기 소스 전극 및 상기 드레인 전극은 단일 마스크를 이용한 사진 식각으로 형성되는 것이 바람직하다.
상기 제1전극의 형성은, 상기 제1전극이 형성될 위치에 대응하는 개구부가 형성된 쉐도우 마스크를 이용하여 수행되는 것이 바람직하다.
상기 본 발명의 다른 목적은 절연기판 상에 투명전도층과 금속층을 순차적으로 형성하는 단계와; 상기 투명전도층과 상기 금속층을 패터닝하여, 상기 투명전도층과 상기 금속층으로 이루어진 게이트 전극과 상기 투명전도층으로 이루어져 있으며 상기 절연기판과 직접 접하는 제1화소전극을 형성하는 단계와; 상기 게이트 전극을 덮고 있으며 상기 제1화소전극의 적어도 일부를 노출시키는 절연막을 형성하는 단계와; 상기 게이트 전극에 대응하는 상기 절연막 상에 반도체층, 저항접촉층, 소스 전극 및 드레인 전극을 형성하는 단계와; 상기 박막트랜지스터 상에 상기 제1화소전극의 적어도 일부를 노출시키는 개구부와 상기 드레인 전극을 노출시키는 접촉구가 형성되어 있는 격벽을 형성하는 단계와; 상기 접촉구를 통해 상기 드레인 전극과 연결되며, 상기 제1화소전극과 연결되는 제2화소전극을 형성하는 단계와; 상기 제2화소전극 상에 유기발광층을 포함하는 유기층을 형성하는 단계와; 상기 유기층 상에 공통전극을 형성하는 단계를 포함하는 표시장치의 제조방법에 의해서도 달성된다.
상기 격벽은 상기 상기 소스 전극 및 상기 드레인 전극과 직접 접촉하도록 형성되는 것이 바람직하다.
상기 반도체층, 상기 저항접촉층, 상기 소스 전극 및 상기 드레인 전극은 단일 마스크를 이용한 사진 식각으로 형성되는 것이 바람직하다.
상기 제1전극의 형성은, 상기 제1전극이 형성될 위치에 대응하는 개구부가 형성된 쉐도우 마스크를 이용하여 수행되는 것이 바람직하다.
이하 첨부된 도면을 참조로 하여 본 발명을 더욱 상세히 설명하겠다.
여러 실시예에 있어서 동일한 구성요소에 대하여는 동일한 참조번호를 부여하였으며, 동일한 구성요소에 대하여는 제1실시예에서 대표적으로 설명하고 다른 실시예에서는 생략될 수 있다.
도 1은 본 발명의 제1 실시예에 따른 표시장치에서 화소에 대한 등가회로도이다.
하나의 화소에는 복수의 신호선이 마련되어 있다. 신호선은 주사신호를 전달하는 게이트선(121), 데이터 신호를 전달하는 데이터선(141) 그리고 구동 전압을 전달하는 구동 전압선(144)을 포함한다. 데이터선(141)과 구동 전압선(144)은 서로 인접하여 나란히 배치되어 있으며, 게이트선(121)은 데이터선(141) 및 구동 전압선(144)과 수직을 이루며 연장되어 있다.
각 화소는 유기발광소자(LD), 스위칭 박막트랜지스터(Tsw), 구동 박막트랜지스터(Tdr), 축전기(C)를 포함한다.
구동 박막트랜지스터(Tdr)는 제어 단자(게이트 전극), 입력 단자(소스 전극) 및 출력단자(드레인 전극)를 가지는데, 제어단자는 스위칭 박막트랜지스터(Tsw)에 연결되어 있고, 입력 단자는 구동 전압선(144)에 연결되어 있으며, 출력 단자는 유기발광소자(LD)에 연결되어 있다.
유기발광소자(LD)는 구동 박막트랜지스터(Tdr)의 출력 단자에 연결되는 애노드(anode)와 공통전압이 인가되는 캐소드(cathode)를 가진다. 발광 소자(LD)는 구동 박막트랜지스터(Tdr)의 출력 전류에 따라 세기를 달리하여 발광함으로써 영상을 표시한다. 구동 박막트랜지스터(Tdr)의 전류는 제어 단자와 출력 단자 사이에 걸리는 전압에 따라 그 크기가 달라진다.
스위칭 박막트랜지스터(Tsw)는 또한 제어 단자(게이트 전극), 입력 단자(소스 전극) 및 출력 단자(드레인 전극)를 가지는데, 제어 단자는 게이트선(121)에 연결되어 있고, 입력 단자는 데이터선(141)에 연결되어 있으며, 출력 단자는 구동 박막트랜지스터(Tdr)의 제어 단자에 연결되어 있다. 스위칭 박막트랜지스터(Tsw)는 게이트선(121)에 인가되는 주사 신호에 따라 데이터선(141)에 인가되는 데이터 신호를 구동 박막트랜지스터(Tdr)에 전달한다.
축전기(C)는 구동 박막트랜지스터(Tdr)의 제어 단자와 입력단자 사이에 연결되어 있다. 축전기(C)는 구동 박막트랜지스터(Tdr)의 제어 단자에 입력되는 데이터 신호를 충전하고 유지한다.
이하 도 2를 참조하여 본 발명의 제1실시예에 따른 표시장치를 자세히 설명한다.
도 2에서는 스위칭 트랜지스터(Tsw)는 도시되어 있지 않으나, 스위칭 트랜지스터(Tsw)는 구동 트랜지스터(Tdr)와 유사한 형태를 가질 수 있다.
절연 기판(111) 상에 게이트 전극(122)과 제1화소전극(161a)이 형성되어 있다.
게이트 전극(122)은 하부층(122a)와 상부층(122b)으로 이루어져 있다. 하부층(122a)는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명전도물질로 이루어져 있으며, 상부층(122b)은 금속으로 이루어져 있다.
제1화소전극(161a)은 절연기판(111)과 직접 접촉하며 게이트 전극(122)의 하부층(122a)과 동일한 재질로 이루어져 있다.
게이트 전극(122) 상부에는 절연막(131)이 형성되어 있다. 절연막(131)은 질화 실리콘 등의 무기물로 이루어져 있다. 절연막(131)은 제1화소전극(161a)와 일부 겹치면서, 제1화소전극(161a)을 노출시킨다.
게이트 전극(122) 상부의 절연막(131)에는 반도체층(132)이 형성되어 있으며, 반도체층(132)의 상부에는 저항접촉층(133)이 형성되어 있다.
저항접촉층(133)은 게이트 전극(122)을 중심으로 두 부분으로 나뉘어져 있다. 저항접촉층(132, 134)은 주로 n+ 실리콘 등으로 형성한다.
반도체층(132)과 저항접촉층(133)은 비정질 실리콘, 미세 결정질 실리콘 또는 결정질 실리콘(폴리 실리콘)으로 이루어질 수 있다.
저항접촉층(133) 상에는 소스 전극(142)과 드레인 전극(143)이 형성되어 있다. 소스 전극(142)과 드레인 전극(143)은 채널영역을 사이에 두고 서로 분리되어 있다.
제1실시예에서 소스 전극(142) 및 드레인 전극(143)은 저항접촉층(133)과 서로 겹치도록 형성되어 있다. 소스 전극(142) 및 드레인 전극(143)과 반도체층(132)은 채널영역을 제외한 나머지 부분에서 서로 겹치도록 형성되어 있다.
구동 박막트랜지스터(Tdr) 상에는 격벽(151)이 형성되어 있다. 격벽(151)은 소스 전극(142) 및 드레인 전극(143)과 직접 접촉하며, 절연막(131)과도 직접 접촉한다. 이는 화소전극(161)의 대부분이 절연기판(111) 상에 형성되므로, 별도의 평탄화층을 사용하지 않기 때문이다.
격벽(151)에는 제1화소전극(161a)을 노출시키는 개구부(152)와 드레인 전극(143)을 노출시키는 접촉구(153)가 형성되어 있다. 개구부(152)의 테두리는 제1화소전극(161a)과 직접 접촉한다.
격벽(151)과 제1화소전극(161a) 상에는 제2화소전극(161b)이 형성되어 있다. 제2화소전극(161b)은 접촉구(153)를 통해 드레인 전극(143)에 연결되어 있으며, 제1화소전극(161a) 상으로 연장되어 있다.
제2화소전극(161b)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)로 이루어질 수 있다. 제1화소전극(161a)은 제2화소전극(161b)(수정 바랍니다.)보다 저항이 낮은데 그 이유에 대하여는 후술한다.
이상 설명한 화소전극(161)은 제1화소전극(161a)과 제2화소전극(161b)의 2층 구조이며, 절연기판(111)과 직접 접하는 제1부분과 절연기판(111)과 직접 접하지 않는 제2부분으로 나눌 수 있다.
제1부분은 화소전극(161) 중 A영역과 B영역에 위치하는 부분이다. 제1화소전극(161a)은 전체가 제1부분에 속하여, 개구부(152)에 형성되어 있는 제2화소전극(161b)도 제1부분에 속한다. A영역의 화소전극(161)은 개구부(152)에 의해 노출되어 있으며, A영역 둘레의B영역에 위치하는 제1화소전극(161a)은 절연막(131) 또 는 격벽(151)으로 덮여 있다.
제2부분은 화소전극(161) 중 C영역에 위치하는 부분이다. 제2화소전극(161b) 중 격벽(151) 상에 위치하여 절연기판(111)과 직접 접촉하지 않는 부분이 제2부분에 속한다.
화소전극(161)과 격벽(151) 상에는 유기층(170)이 형성되어 있다. 유기층(170)은 유기발광층을 포함하며, 이 외에 전자주입층, 전자수송층, 정공주입층 및 정공수송층 등을 더 포함할 수 있다.
정공주입층 및 정공수송층은 강한 형광을 가진 아민(amine)유도체, 예를 들면 트리페닐디아민 유도체, 스티릴 아민 유도체, 방향족 축합환을 가지는 아민 유도체를 사용할 수 있다.
전자수송층으로는 퀴놀린(quinoline) 유도체, 특히 알루미늄 트리스(8??히드록시퀴놀린) (aluminum tris(8??hydroxyquinoline), Alq3)를 사용할 수 있다. 또한 페닐 안트라센(phenyl anthracene) 유도체, 테트라아릴에텐 유도체도 사용할 수 있다. 전자주입층으로는 바륨(Ba) 또는 칼슘(Ca)으로 형성될 수 있다.
유기발광층은 예를 들어, 적색, 청색, 녹색, 백색 중 어느 하나의 색을 발광하며, 이웃한 유기발광층은 서로 다른 색을 발광한다.
다른 실시예에서 유기발광층은 모두 백색광을 발광할 수 있으며, 이 경우 절연기판(111) 외부에 컬러필터가 마련될 수 있다.
유기층(170)은 화소전극(161)과 공통전극(180)간의 단락을 방지하기 위해 화소전극(161)을 완전히 덮고 있다.
유기층(170)과 격벽(151) 상에는 공통전극(180)이 형성되어 있다. 공통전극(180)은 반사금속층을 포함하고 있다.
이하 유기층(170)에서 발생된 빛의 흐름에 대하여 설명한다.
화소전극(161)에서 전달된 정공과 공통전극(180)에서 전달된 전자는 유기층(170)에서 결합하여 여기자(exciton)가 된 후, 여기자의 비활성화 과정에서 빛을 발생시킨다.
유기층(170)에서 발생된 빛 중 공통전극(180)을 향하는 빛은 다시 반사되어 화소전극(161)을 향하게 된다. 화소전극(161)은 실질적으로 투명하기 때문에 유기층(170)의 빛은 화소전극(161)과 절연기판(111)을 거쳐 외부로 출사된다.
여기서, 외부로 출사되는 빛의 대부분은 A영역에서 형성되며, A영역에서 형성된 빛은 화소전극(161)과 절연기판(111) 만을 거쳐 외부로 출사된다. 즉 개구부(152)에 위치한 유기층(170)에서 발생된 빛은 절연막(131)을 거치지 않고 외부로 출사되는 것이다.
이에 따라 절연막(131)을 거치면서 빛이 손실되는 문제가 발생하지 않아 광효율이 향상된다. 또한 절연막(131)을 거치면서 색좌표가 왜곡되는 문제도 발생하지 않는다.
도 3a 내지 도 3n을 참조하여 본 발명의 제1실시예에 따른 표시장치의 제조방법을 설명한다. 이하에서는 반도체층(132)과 저항접촉층(133)이 결정질 실리콘이며, 유기층(170)이 건식 방법으로 형성된 경우를 예로 하여 설명한다.
먼저, 도 3a에 도시한 바와 같이, 절연기판(111) 위에 투명전도층(191)과 금 속층(192)를 형성한다. 투명전도층(191)과 금속층(192)은 스퍼터링 방법을 이용해 형성될 수 있다. 투명전도층(191)은 절연기판(111) 상에 형성되므로, 제조온도가 높아도 다른 소자의 손상 우려가 없다. 따라서 투명전도층(191)은 품질이 우수하도록(저항이 낮도록) 높은 온도에서 형성될 수 있다.
이후 도 3b와 같이 감광막 패턴(211, 212)을 형성한다. 제1감광막 패턴(211)은 게이트 전극(122)이 형성될 위치에 대응하며, 제2감광막 패턴(212)은 제1화소전극(161a)가 형성될 위치에 대응한다. 제1감광막 패턴(211)은 제2감광막 패턴(212)에 비하여 두껍게 형성되어 있다.
감광막 패턴(211, 212)은 금속층(192) 상에 감광막을 형성하고 노광 및 현상하여 형성될 수 있다. 감광막은 슬릿 코팅, 스핀 코팅, 스크린 프린팅 등의 방법으로 형성될 수 있다.
위치에 따라 감광막 패턴(211, 212)의 두께를 달리하는 방법으로 여러 가지가 있을 수 있다. 예를 들어, 노광과정에서 제2감광막 패턴(212)에 대응하는 부분의 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자형태의 패턴을 형성하거나 반투명막을 사용할 수 있다.
이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부 분에서는 고분자들이 완전히 분해 되며, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해 되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해 되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해 되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 고분자 분자들이 분해 되므로 그렇게 되지 않도록 해야 한다.
얇은 두께의 제2감광막 패턴(212)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고, 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.
이후 도 3c와 같이 감광막 패턴(211, 212)에 의해 가려지지 않은 금속층(192)와 투명전도층(191)을 식각하여 제거한다. 이 과정에서 감광막 패턴(211, 212)의 두께는 다소 감소한다.
이로써 게이트 전극(122)과 제1화소전극(161a)가 형성된다. 단 제1화소전극(161a) 상에는 패터닝된 금속층(192a)이 남아 있다.
다음 도 3d와 같이 감광막 패턴(211, 212)을 부분 애싱하여, 제2감광막 패턴(212)을 제거하여 패터닝된 금속층(192a)를 노출시킨다. 이 과정에서 제1감광막 패턴(211)은 두께가 감소하는데, 제1감광막 패턴(211)이 제거되지 않도록 주의한 다.
도 3e는 노출된 패터닝된 금속층(192a)을 제거하고, 이어 제1감광막 패턴(211)도 제거한 상태를 나타낸다.
이후 도 3f와 같이 게이트 전극(122) 상에 절연막(131)을 형성한다. 절연막(131)은 절연기판(111) 전체면에 질화실리콘층과 같은 절연물질층을 형성한 후, 절연물질층을 사진식각하여 형성된다. 절연물질층은 화학기상증착방법으로 형성될 수 있다.
절연막(131)은 제1화소전극(161a)의 둘레를 덮고 있으며, 제1화소전극(161a)의 대부분을 노출시키고 있다.
다음, 도3g에 도시한 바와 같이, 반도체 물질층(193), 저항 접촉 물질층(194), 금속층(195)을 형성하고, 금속층(195) 상부에 감광막 패턴(213, 214)을 형성한다.
여기서 반도체 물질층(193)과 저항 접촉 물질층(194)는 결정질 실리콘으로 이루어져 있다.
반도체 물질층(193)과 저항 접촉 물질층(194)은 비정질 실리콘으로 이루어진 반도체 물질층(193)과 저항 접촉 물질층(194)을 결정화시켜 형성될 수 있다.
결정화 방법으로는 고상결정화, 레이저 결정화, 급속열처리 방법 등을 사용할 수 있다.
고상결정화는 600℃이하의 저온에서 장시간 열처리하여 결정입자가 큰 결정화실리콘을 얻는 방법이다. 레이저 결정화는 엑시머 레이저 어닐링(excimer laser annealing) 및 순차적 측면 고상화(sequential lateral solidification) 등 레이저를 이용하여 결정화실리콘을 얻는 방법이다. 급속 열처리 방법은 저온에서 비정질 실리콘 증착 후 표면을 빛으로 급속하게 열처리하여 결정화하는 방법이다.
감광막 패턴(213, 214)은 박막트랜지스터의 채널부(C), 즉 소스 전극(142)과 드레인 전극(143) 사이에 위치한 제3 부분(213)과 소스 전극(142)와 드레인 전극(143)이 형성될 위치에 형성된 제4부분(214)을 포함한다. 제3감광막 패턴(213)은 제4감광막 패턴(214)에 비해 두께가 작게 형성된다.
감광막 패턴(213, 214)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제3감광막 패턴(213)의 두께를 제4 감광막 패턴(214)의 두께의 1/2 이하로 하는 것이 바람직하며 예를 들면, 4,000 Å 이하인 것이 좋다.
서로 다른 감광막 패턴(213, 214)을 마련하는 방법은 도 3b에 설명한 방법과 동일하며, 반복 설명은 생략한다.
이어, 감광막 패턴(213, 214)을 이용하여 반도체 물질층(193), 저항 접촉 물질층(194), 금속층(195)을 식각한다. 이때, 제3감광막 패턴(213) 영역에는 반도체 물질층(193) 만이 남아 있어야 하며, 제4감광막 패턴(214) 영역에는 반도체 물질층(193), 저항 접촉 물질층(194), 금속층(195)이 모두 남게 된다.
먼저, 도 3h에 도시한 것처럼, 감광막 패턴(213, 214)에 의해 가려지지 않고 노출된 금속층(195)을 제거하여 그 하부의 저항접촉 물질층(194)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있다.
이때 금속층(195)은 식각되고 감광막 패턴(213, 214)은 거의 식각되지 않는 조건하에서 행하는 것이 좋다. 그러나 건식식각의 경우 금속층(195)만을 식각하고 감광막 패턴(213, 214)은 식각되지 않는 조건을 찾기가 어려우므로 감광막 패턴(213, 214)도 함께 식각되는 조건하에서 행할 수 있다.
이 경우에는 습식 식각의 경우보다 제3 감광막 패턴(213)의 두께를 두껍게 하여 이 과정에서 제3감광막 패턴(213) 제거되어 하부의 금속층(195)이 드러나는 일이 생기지 않도록 한다.
패터닝된 금속층(195a)은 소스전극(142)와 드레인 전극(143)으로 분리되지 않은 상태이다.
이어, 도 3i에 도시한 바와 같이, 노출된 저항접촉 물질층(194) 및 그 하부의 반도체 물질층(193)을 제3감광막 패턴(213)과 함께 건식 식각 방법으로 동시에 제거한다.
이 때의 식각에서 감광막 패턴(213, 214)과 저항 접촉 물질층(194) 및 반도체 물질층(193)이 동시에 제거되며 절연막(131)은 식각되지 않는 조건하에서 행하여야 한다. 특히 감광막 패턴(213, 214)과 반도체 물질층(193)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다.
이렇게 하면, 도 3i에 나타낸 바와 같이, 제3 부분(213)이 제거되어 채널영역의 패터닝된 금속층(195a)이 드러나고, 패터닝된 금속층(195a)과 동일한 영역에 형성된 패터닝된 저항접촉 물질층(194a)와 패터닝된 반도체 물질층(193a)이 마련된다.
이 상태에서 패터닝된 저항 접촉 물질층(194a)은 2부분으로 분리되어 있지 않다.
이 과정에서 제4감광막 패턴(214)의 두께 역시 얇아진다.
이어 애싱(ashing)을 통하여 채널 영역에서 노출된 금속층(195a) 표면에 남아 있는 감광막 찌꺼기를 제거한다.
다음, 도 3j에 도시한 바와 같이 채널 영역의 패터닝된 금속층(195a) 및 그 하부의 패터닝된 저항 접촉 물질층(194a)을 식각하여 제거한다.
패터닝된 저항 접촉 물질층(194a)에 대한 종료점을 찾기 용이하지 않기 때문에 도 3j에 도시한 것처럼 패터닝된 반도체층(193a)의 일부가 제거되어 반도체층(132)의 두께가 작아질 수도 있으며 제4 감광막 패턴(214)도 이때 어느 정도의 두께로 식각된다.
이때의 식각은 절연막(131)이 식각되지 않는 조건으로 행하여야 하며, 제4감광막 패턴(214)이 제거되지 않도록 주의하여야 한다.
이렇게 하면, 패터닝된 금속층(195a)이 분리되면서 소스 전극(142)과 드레인 전극(143)이 완성되고, 패터닝된 저항접촉 물질층(194a)가 분리되면서 저항접촉층(133)이 완성된다. 이와 함께 반도체층(132)도 완성된다.
이 후 제4감광막 패턴(214)을 제거하며, 이로써 박막트랜지스터(Tdr)가 완성된다.
이후 도 3k와 같이 격벽(151)을 형성한다. 격벽(151)은 감광막을 형성한 후 노광 및 현상하여 형성될 수 있다. 격벽(151)에는 제1화소전극(161a)를 노출시키는 개구부(152)와 드레인 전극(143)을 노출시키는 접촉구(153)가 형성되어 있다.
다음 도 3l과 같이 제2화소전극(161b)을 형성한다. 제2화소전극(161b)은 격벽(151) 상부에 쉐도우 마스크(310)를 배치하고 스퍼터링 방법 또는 열증발법 등으로 형성될 수 있다.
쉐도우 마스크(310)에는 제2화소전극(161b)이 형성될 위치에 대응하는 개구(311)가 형성되어 있다. 개구(311)에 의해 노출된 부분에는 제2화소전극(161b)이 형성되며, 가려진 부분에는 제2화소전극(161b)이 형성되지 않는다.
이후 도 3m 및 도 3n과 같이 유기층(170)을 형성한다. 유기층(170)은 유기발광층을 포함하는 복수의 층으로 이루어지며 도 3n과 같은 열증발법으로 형성될 수 있다.
열증발법에서는 화소전극(161)이 하부를 향하도록 절연기판(111)을 배치한 후, 절연기판(110) 하부의 유기물 소스(320)를 가열하여 유기물 증기를 공급한다.
절연기판(111)과 유기물 소스(320) 사이에는 쉐도우 마스크(330) 가 위치한다. 쉐도우 마스크(300)에는 개구(도시하지 않음)이 형성되어 있는데, 개구는 제2화소전극(161b)보다 넓게 마련될 수 있다.
유기물 소스(320)에서 공급된 유기물 증기는 쉐도우 마스크(330)의 개구를 통해 제2화소전극(161b)과 격벽(151) 상에 공급된다. 제2화소전극(161b)과 격벽(151)과 접촉된 유기물 증기는 온도가 하강하며 고상화되면서 유기층(170)을 형성한다.
유기층(170) 형성과정에서 절연기판(111)은 회전한다.
제1실시예에서 도시한 유기층(170)은 쉐도우 마스크를 사용하여 형성된 경우이며, 오픈 마스크를 사용하면 유기층(170)은 격벽(151)의 전체 면에 형성된다. 유기층(170)은 중 일부는 오픈 마스크를 사용하여 형성하고, 다른 일부는 쉐도우 마스크를 사용하여 형성하는 경우도 가능하다.
다음으로 공통전극(180)을 형성하면, 도 2에 도시한 표시장치(1)가 완성된다.
이상 설명한 제조방법에서 반도체층(132), 저항접촉층(133), 소스전극(142) 및 드레인 전극(143)의 형성에 사용된 감광막 패턴(213, 214)은 단일 마스크를 사용하여 마련된다.
본 발명에서는 평탄화층과 보호막을 사용하지 않기 때문에, 평탄화층과 보호막의 패터닝 과정이 필요하지 않다.
또한 제2화소전극(161b)은 쉐도우 마스크(310)를 사용하여 형성되기 때문에 별도의 패터닝과정이 필요하지 않다.
따라서 본 발명에 따르면 제조방법이 간단해진다.
도 4를 참조하여 본 발명의 제2실시예를 설명한다.
제2실시예에서 절연막(131)은 제1화소전극(161a)와 이격되어 있다. 개구부(152) 둘레의 제1화소전극(161a)의 상부면은 격벽(151)과만 접촉한다.
도 5를 참조하여 본 발명의 제3실시예를 설명한다.
제3실시예에서 화소전극(161)은 단일층으로 이루어져 있다. 또한 절연막(131) 또는 격벽(151) 하부에 위치하는 화소전극(161)은 없다.
제3실시예에 따르면 화소전극(161) 형성이 간단해진다.
도 6을 참조하여 본 발명의 제4실시예를 설명한다.
제4실시예에 따르면 소스 전극(142) 및 드레인 전극(143)은 저항접촉층(133)은 동일한 영역에 형성되어 있지 않다. 즉 소스 전극(142) 및 드레인 전극(143)은 저항접촉층(133)보다 넓은 영역에 걸쳐 형성되어 있다.
이는 제조과정에서 사진식각공정을 통해 저항접촉층(133)을 형성한 후 별도의 사진식각공정을 통해 소스 전극(142) 및 드레인 전극(143)을 형성하였기 때문이다.
화소전극(161)은 단일층으로 마련되며, 개구부(152)의 테두리는 절연기판(111)과 직접 접촉하고 있다.
도 7을 참조하여 본 발명의 제5실시예를 설명한다.
제5실시예에 따르면 제4실시예와 같이 소스 전극(142) 및 드레인 전극(143)은 저항접촉층(133)과 서로 겹치지 않는다.
화소전극(161)은 단일층으로 마련되며, 개구부(152)의 테두리는 절연막(131)과 직접 접촉하고 있다.
비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명의 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.
이상 설명한 바와 같이, 본 발명에 따르면 광효율이 우수한 표시장치와 그 제조방법이 제공된다.

Claims (20)

  1. 절연기판과;
    상기 절연기판 상에 형성되어 있으며 드레인 전극을 포함하는 박막트랜지스터와;
    상기 박막트랜지스터 상에 형성되어 있으며, 화소영역을 정의하는 개구부와 상기 드레인 전극을 노출시키는 접촉구가 형성되어 있는 격벽과;
    상기 접촉구를 통해 상기 드레인 전극과 연결되며, 상기 절연기판과 직접 접촉하는 제1부분과 상기 절연기판과 직접 접촉하지 않는 제2부분을 포함하는 제1전극과;
    상기 제1전극 상에 형성되어 있으며 유기발광층을 포함하는 유기층과;
    상기 유기층 상에 형성되어 있는 제2전극을 포함하는 표시장치.
  2. 제1항에 있어서,
    상기 박막트랜지스터는 상기 드레인 전극 하부에 형성되어 있는 저항접촉층을 더 포함하며,
    상기 드레인 전극과 상기 저항접촉층은 동일한 영역에 형성되어 있는 것을 특징으로 하는 표시장치.
  3. 제1항에 있어서,
    상기 개구부의 테두리는 상기 제1전극 상에 위치하는 것을 특징으로 하는 표시장치.
  4. 제1항에 있어서,
    상기 개구부의 테두리는 상기 절연기판과 직접 접촉하는 것을 특징으로 하는 표시장치.
  5. 제1항에 있어서,
    상기 절연기판과 상기 격벽 사이에 위치하는 절연막을 더 포함하며,
    상기 격벽과 상기 절연막은 직접 접촉하는 것을 특징으로 하는 표시장치.
  6. 제5항에 있어서,
    상기 박막트랜지스터는 게이트 전극을 더 포함하며,
    상기 절연막은 상기 게이트 전극과 상기 드레인 전극 사이에 형성되어 있는 것을 특징으로 하는 표시장치.
  7. 제1항에 있어서,
    상기 제1부분의 적어도 일부는 상기 절연기판과 상기 절연막 사이에 위치하는 것을 특징으로 하는 표시장치.
  8. 제1항에 있어서,
    상기 제1부분의 적어도 일부는 상기 절연기판과 상기 격벽 사이에 위치하는 것을 특징으로 하는 표시장치.
  9. 제8항에 있어서,
    상기 게이트 전극은 하부의 투명전극층과 상부의 금속층을 포함하는 것을 특징으로 하는 표시장치.
  10. 제8항에 있어서,
    상기 제1전극에서,
    상기 절연기판과 상기 격벽 사이에 위치하는 부분은 상기 드레인 전극과 연결되는 부분보다 저항이 작은 것을 특징으로 하는 표시장치.
  11. 제1항에 있어서,
    상기 제2전극은 반사금속층을 포함하는 것을 특징으로 하는 표시장치.
  12. 절연기판 상에 드레인 전극을 포함하는 박막트랜지스터를 형성하는 단계와;
    상기 박막트랜지스터 상에 화소영역을 정의하는 개구부와 상기 드레인 전극을 노출시키는 접촉구가 형성되어 있는 격벽을 형성하는 단계와;
    상기 접촉구를 통해 상기 드레인 전극과 연결되며, 상기 절연기판과 직접 접촉하는 제1부분과 상기 절연기판과 직접 접촉하지 않는 제2부분을 포함하는 제1전극을 형성하는 단계와;
    상기 제1전극 상에 유기발광층을 포함하는 유기층을 형성하는 단계와;
    상기 유기층 상에 제2전극을 형성하는 단계를 포함하는 표시장치의 제조방법.
  13. 제12항에 있어서,
    상기 박막트랜지스터의 형성은,
    상기 절연기판 상에 게이트 전극을 형성하는 단계와;
    상기 게이트 전극 상에 상기 제1부분에 대응하는 영역이 제거되어 있는 절연막을 형성하는 단계와;
    상기 게이트 전극에 대응하는 상기 절연막 상에 반도체층, 저항접촉층, 소스 전극 및 상기 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  14. 제13항에 있어서,
    상기 격벽은 상기 상기 소스 전극 및 상기 드레인 전극과 직접 접촉하도록 형성되는 것을 특징으로 하는 표시장치의 제조방법.
  15. 제13항에 있어서,
    상기 반도체층, 상기 저항접촉층, 상기 소스 전극 및 상기 드레인 전극은 단일 마스크를 이용한 사진 식각으로 형성되는 것을 특징으로 하는 표시장치의 제조방법.
  16. 제12항에 있어서,
    상기 제1전극의 형성은,
    상기 제1전극이 형성될 위치에 대응하는 개구부가 형성된 쉐도우 마스크를 이용하여 수행되는 것을 특징으로 하는 표시장치의 제조방법.
  17. 절연기판 상에 투명전도층과 금속층을 순차적으로 형성하는 단계와;
    상기 투명전도층과 상기 금속층을 패터닝하여,
    상기 투명전도층과 상기 금속층으로 이루어진 게이트 전극과 상기 투명전도층으로 이루어져 있으며 상기 절연기판과 직접 접하는 제1화소전극을 형성하는 단계와;
    상기 게이트 전극을 덮고 있으며 상기 제1화소전극의 적어도 일부를 노출시키는 절연막을 형성하는 단계와;
    상기 게이트 전극에 대응하는 상기 절연막 상에 반도체층, 저항접촉층, 소스 전극 및 드레인 전극을 형성하는 단계와;
    상기 박막트랜지스터 상에 상기 제1화소전극의 적어도 일부를 노출시키는 개구부와 상기 드레인 전극을 노출시키는 접촉구가 형성되어 있는 격벽을 형성하는 단계와;
    상기 접촉구를 통해 상기 드레인 전극과 연결되며, 상기 제1화소전극과 연결되는 제2화소전극을 형성하는 단계와;
    상기 제2화소전극 상에 유기발광층을 포함하는 유기층을 형성하는 단계와;
    상기 유기층 상에 공통전극을 형성하는 단계를 포함하는 표시장치의 제조방법.
  18. 제17항에 있어서,
    상기 격벽은 상기 상기 소스 전극 및 상기 드레인 전극과 직접 접촉하도록 형성되는 것을 특징으로 하는 표시장치의 제조방법.
  19. 제17항에 있어서,
    상기 반도체층, 상기 저항접촉층, 상기 소스 전극 및 상기 드레인 전극은 단일 마스크를 이용한 사진 식각으로 형성되는 것을 특징으로 하는 표시장치의 제조방법.
  20. 제17항에 있어서,
    상기 제1전극의 형성은,
    상기 제1전극이 형성될 위치에 대응하는 개구부가 형성된 쉐도우 마스크를 이용하여 수행되는 것을 특징으로 하는 표시장치의 제조방법.
KR1020060134186A 2006-12-26 2006-12-26 표시장치와 그 제조방법 KR101367140B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060134186A KR101367140B1 (ko) 2006-12-26 2006-12-26 표시장치와 그 제조방법
US11/843,210 US7884542B2 (en) 2006-12-26 2007-08-22 Organic display device with wall including an opening and a contact hole

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060134186A KR101367140B1 (ko) 2006-12-26 2006-12-26 표시장치와 그 제조방법

Publications (2)

Publication Number Publication Date
KR20080060088A true KR20080060088A (ko) 2008-07-01
KR101367140B1 KR101367140B1 (ko) 2014-03-14

Family

ID=39541819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060134186A KR101367140B1 (ko) 2006-12-26 2006-12-26 표시장치와 그 제조방법

Country Status (2)

Country Link
US (1) US7884542B2 (ko)
KR (1) KR101367140B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170081102A (ko) * 2015-12-31 2017-07-11 엘지디스플레이 주식회사 유기발광표시장치

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101097311B1 (ko) * 2009-06-24 2011-12-21 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 이를 제조하기 위한 유기막 증착 장치
KR20120077756A (ko) * 2010-12-31 2012-07-10 삼성전자주식회사 표시 기판의 제조 방법
KR101784994B1 (ko) * 2011-03-31 2017-10-13 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
WO2013073084A1 (ja) * 2011-11-16 2013-05-23 パナソニック株式会社 表示パネルの製造方法および表示パネル
US9362345B2 (en) * 2013-05-31 2016-06-07 Samsung Display Co., Ltd. Organic light emitting display apparatus and method of manufacturing the same
US9450039B2 (en) 2013-05-31 2016-09-20 Samsung Display Co., Ltd. Organic light emitting display apparatus and method of manufacturing the same
US10330988B2 (en) * 2015-12-04 2019-06-25 Syndiant, Inc. Light modulating backplane with multi-layered pixel electrodes
CN105679763A (zh) * 2016-01-05 2016-06-15 深圳市华星光电技术有限公司 一种阵列基板及其制作方法、显示面板
CN107946347B (zh) * 2017-11-27 2021-08-10 合肥鑫晟光电科技有限公司 一种oled显示面板及其制备方法、显示装置
EP3660907B1 (en) * 2018-11-28 2023-03-22 Samsung Display Co., Ltd. Display device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640067A (en) * 1995-03-24 1997-06-17 Tdk Corporation Thin film transistor, organic electroluminescence display device and manufacturing method of the same
JP2000260571A (ja) * 1999-03-11 2000-09-22 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
KR100316271B1 (ko) * 1999-05-27 2001-12-12 구본준, 론 위라하디락사 전계발광소자 및 그의 제조방법
JP3608613B2 (ja) * 2001-03-28 2005-01-12 株式会社日立製作所 表示装置
US6734463B2 (en) * 2001-05-23 2004-05-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a window
JP4163567B2 (ja) * 2003-07-09 2008-10-08 株式会社 日立ディスプレイズ 発光型表示装置
JP2005208603A (ja) 2003-12-26 2005-08-04 Semiconductor Energy Lab Co Ltd 発光装置
US7495257B2 (en) * 2003-12-26 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7274044B2 (en) * 2004-01-26 2007-09-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2005258160A (ja) 2004-03-12 2005-09-22 Toppoly Optoelectronics Corp 有機発光ダイオードディスプレイの駆動エレメント構造とその製造方法
KR100573153B1 (ko) 2004-06-05 2006-04-24 삼성에스디아이 주식회사 평판 표시장치
TWI284246B (en) 2004-08-13 2007-07-21 Au Optronics Corp Pixel structure of a liquid crystal display and fabricating method thereof and liquid crystal display panel
KR101071712B1 (ko) 2004-09-24 2011-10-11 엘지디스플레이 주식회사 유기전계발광 소자 및 그의 제조 방법
US20060214564A1 (en) 2005-03-24 2006-09-28 Hsi-Ming Chang Organic electroluminescent display and method for fabricating the same
JP2007019014A (ja) * 2005-07-06 2007-01-25 Samsung Sdi Co Ltd 平板表示装置及びその製造方法
KR100957614B1 (ko) * 2005-10-17 2010-05-13 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170081102A (ko) * 2015-12-31 2017-07-11 엘지디스플레이 주식회사 유기발광표시장치

Also Published As

Publication number Publication date
US7884542B2 (en) 2011-02-08
US20080150434A1 (en) 2008-06-26
KR101367140B1 (ko) 2014-03-14

Similar Documents

Publication Publication Date Title
KR101367140B1 (ko) 표시장치와 그 제조방법
KR100875101B1 (ko) 유기 발광 표시장치 및 유기 발광 표시장치의 제조방법
US8241933B2 (en) Organic light emitting diode display and method of manufacturing the same
US7247878B2 (en) Dual panel-type organic electroluminescent device
KR100484591B1 (ko) 능동행렬 유기전기발광소자 및 그의 제조 방법
US8237351B2 (en) Organic light-emitting display device and method of manufacturing the same
US7846787B2 (en) Method of manufacturing transistor and method of manufacturing organic electroluminescence display using the same
KR20080067158A (ko) 표시장치
US20030127652A1 (en) Active matrix organic electroluminescent display device and fabricating method thereof
US20050161740A1 (en) Dual panel-type organic electroluminescent device and method for fabricating the same
US7692197B2 (en) Active matrix organic light emitting display (OLED) and method of fabrication
US7489072B2 (en) Organic electroluminescence display device and method for fabricating the same
JP4640690B2 (ja) アクティブマトリクス有機ｅｌ表示装置の製造方法
KR100543005B1 (ko) 능동 매트릭스 유기전계발광표시장치
TWI527206B (zh) 有機發光二極體顯示器及其之製造方法
KR101308466B1 (ko) 유기전계발광소자 및 그 제조방법
US9299754B2 (en) Organic light emitting display and manufacturing method thereof
KR20080060087A (ko) 표시장치와 그 제조방법
JP2011014595A (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4770896B2 (ja) 発光装置及び発光装置の製造方法
KR20080016012A (ko) 표시 장치
TWI286448B (en) Organic electroluminescent display and method for fabricating the same
KR20070025032A (ko) 디스플레이 장치와 디스플레이 장치의 제조방법
KR102179972B1 (ko) 배선 및 박막 트랜지스터 기판의 제조 방법 및 유기 발광 표시 장치
KR20070030446A (ko) 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 7