KR100730482B1 - 유기 전기발광 디스플레이 및 그 제조 방법 - Google Patents

유기 전기발광 디스플레이 및 그 제조 방법 Download PDF

Info

Publication number
KR100730482B1
KR100730482B1 KR1020010029470A KR20010029470A KR100730482B1 KR 100730482 B1 KR100730482 B1 KR 100730482B1 KR 1020010029470 A KR1020010029470 A KR 1020010029470A KR 20010029470 A KR20010029470 A KR 20010029470A KR 100730482 B1 KR100730482 B1 KR 100730482B1
Authority
KR
South Korea
Prior art keywords
organic electroluminescent
tfts
tft
gate
electroluminescent display
Prior art date
Application number
KR1020010029470A
Other languages
English (en)
Other versions
KR20020090574A (ko
Inventor
유재호
박성호
최동권
이재경
김선욱
Original Assignee
주식회사 동진쎄미켐
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동진쎄미켐 filed Critical 주식회사 동진쎄미켐
Priority to KR1020010029470A priority Critical patent/KR100730482B1/ko
Publication of KR20020090574A publication Critical patent/KR20020090574A/ko
Application granted granted Critical
Publication of KR100730482B1 publication Critical patent/KR100730482B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Abstract

본 발명은 유기 전기발광 디스플레이 및 그 제조 방법에 관한 것으로, 특히 액티브 매트릭스 구조의 유기 전기발광 디스플레이의 한 픽셀에 있어서, 게이트 구동신호에 응답하여 턴온되며 게이트가 공통 연결된 제 1 및 제 2TFT와, 제 1TFT와 제 2TFT의 게이트들 사이를 연결하는 다이오드를 갖는 스위칭부와, 제 1 및 제 2TFT의 공통 게이트와 제 2TFT의 소스가 공통 연결된 노드에 연결된 커패시터와, 스위칭부의 제 1TFT의 드레인에 연결된 유기 전기발광소자로 구성된다. 그러므로, 본 발명은 게이트가 공통 연결된 제 1 및 제 2TFT를 사용하기 때문에 전체 TFT의 크기를 줄여서 유기 전기발광소자의 유효 발광면적을 증가시킬 수 있다. 그리고, 본 발명의 제 1 및 제 2TFT의 게이트는 TFT의 오프 전류를 줄이는 비정질 실리콘으로 사용하기 때문에 커패시터의 방전량을 줄여 유기 전기발광소자를 발광시키기 위한 커패시터의 충전된 전하량을 일정하게 유지할 수 있다.

Description

유기 전기발광 디스플레이 및 그 제조 방법{ORGANIC ELECTROLUMINESCENT DISPLAY AND METHOD FOR FORMING SAME}
도 1은 종래 기술에 의한 액티브 매트릭스 구조의 유기 전기발광 디스플레이의 회로 구조도,
도 2는 종래 기술에 의한 액티브 매트릭스 구조의 유기 전기발광 디스플레이 픽셀의 레이아웃도,
도 3은 도 2의 A-A'선에 의한 디스플레이 픽셀의 수직 단면도,
도 4는 본 발명에 따른 액티브 매트릭스 구조의 유기 전기발광 디스플레이의 회로 구조도,
도 5는 본 발명에 따른 액티브 매트릭스 구조의 유기 전기발광 디스플레이 픽셀의 레이아웃도,
도 6a 및 도 6b는 도 5의 B-B'와 C-C'선에 의한 디스플레이 픽셀의 수직 단면도들.
＜도면의 주요부분에 대한 부호의 설명＞
100 : 1 픽셀 101 : 유리 기판
102 : 게이트 라인 103, 105 : 층간 절연막
104 : 데이타 라인 106 : 소스 라인
107 : 보호막 108 : 도전체 패턴
109 : 접지 라인 110 : 스위칭부
110a : 제 1TFT 110b : 제 2TFT
112 : 커패시터 114 : 다이오드
116 : 유기 전기발광 소자 116a : 투명 전극
116b : 유기 발광막 116c : 대항 전극
본 발명은 유기 전기발광 디스플레이(organic electroluminescent display) 및 그 제조 방법에 관한 것으로서, 특히 유기 전기발광소자에 구동전원을 공급하는 스위칭 소자를 갖는 새로운 액티브 매트릭스 구조의 유기 전기발광 디스플레이 및 그 제조 방법에 관한 것이다.
현재 전자수첩, 노트북 컴퓨터, 모니터 등에 널리 사용되고 있는 평판 디스플레이(Flat Panel Display) 소자로서 많은 디스플레이용 소자가 제안되고 있는데, 그 중에서 가장 각광을 받고 있는 것은 LCD(Liquid Crystal Display) 방식의 소자이다. 그러나, LCD는 제조 방법이 복잡하고 양산용 장비가 고가라는 단점을 갖고 있다.
최근에는 이러한 LCD 문제점을 해소한 소자로서 유기 전기발광소자가 부상하고 있다. 유기 전기발광소자는 전압을 가하면 스스로 발광하는 유기 발광물질 특 성을 이용해서 원하는 문자와 영상 등을 표시하는 디스플레이이다. 더욱이 5인치 이하의 소형 제품시장에 그 수요가 집중되기 시작하면서 각광받고 있는 유기 전기발광소자는 LCD에 비해 빠른 응답속도와 컬러필터 없이도 자체 발광하므로 휘도가 우수한 특성을 갖는다. 그리고, 별도의 광원이 필요없기 때문에 전력소모가 낮아 휴대형 디스플레이장치로 적합하다.
이러한 유기 전기발광소자의 기본 구조는 빛이 투과하는 유리 기판 상부에 한 쌍의 투명 전극과 대항 전극을 적층하고 그 전극들 사이에 유기 발광막이 삽입된 구조로 이루어진다. 여기서, 유기 발광막은 전자(electron)와 정공(hole)을 운반하고 빛을 발광하도록 정공 주입막, 정공 수송막, 발광막, 전자 수송막 등을 적층한 구조로도 될 수 있다. 그러면, 유기 전기발광소자는 투명 전극과 대항 전극에 소정의 전압을 인가하면 유기 발광막에 정공(hole) 및 전자(electron)를 주입하고 재결합시킴으로써 여기자(exciton)를 생성시키고, 이 여기자가 불활성화(deactivation)될 때 특정 파장의 빛이 방출(형광·인광)된다.
한편, 유기 전기발광 디스플레이는 LCD와 마찬가지로 구동법에 따라 패시브 매트릭스(passive matrix)와 액티브 매트릭스(active matrix)로 구분된다. 패시브 매트릭스 디스플레이 타입은 투명 전극과 대항 전극에 의한 단순한 매트릭스로 픽셀이 구성되고 투명 전극과 대항 전극이 교차되는 부분에서 발광이 일어난다. 하지만, 패시브 매티릭스의 유기 전기발광 디스플레이는 고휘도를 요구하게 되어 수명의 단축 및 구동전압·전류의 상승을 초래하는 문제점이 있다.
이에 반해, 액티브 매트릭스는 각 픽셀에 스위칭 소자로서 TFT(Thin Film Transistor)를 배치하고 있다. 이러한 액티브 매트릭스의 유기 전기발광 디스플레이는 TFT의 구동에 의해 유기 발광소자가 항상 발광되기 때문에, 휘도 문제가 발생하지 않아 저전압 구동 및 저소비 전력화에 적합하다.
도 1은 종래 기술에 의한 액티브 매트릭스 구조의 유기 전기발광 디스플레이의 회로 구조도로서, 도 1을 참조하여 종래 기술에 의한 액티브 매트릭스의 유기 전기발광 디스플레이 구조를 설명하면 다음과 같다.
상기 디스플레이의 한 픽셀(10) 구조는 게이트 라인(2)의 게이트 구동신호에 응답하여 턴온되는 제 1TFT(12), 제 1TFT(12)의 소스로부터 인가된 신호에 응답하여 턴온되는 제 2TFT(14), 제 1TFT(12)의 소스로부터 인가된 신호를 충전하는 커패시터(16), 제 2TFT(14)의 드레인에 연결된 유기 전기발광소자(18)로 구성된다. 게다가, 제 1TFT(12)의 드레인에는 데이타 라인(4)이 연결되어 있고 제 2TFT(14)의 소스와 커패시터(14)에는 소스 라인(6)이 연결되어 있다.
종래 액티브 매트릭스의 유기 전기발광 디스플레이는 이러한 구조를 갖는 픽셀(10)이 매트릭스 형태로 이루어진다. 즉, 각 픽셀(10)에 행(row) 단위로 다수개의 게이트 라인(2)(xi, xi+1, …), 열(column) 단위로 다수개의 데이타 라인(4)(yi , yi+1, …)이 연결되어 있다.
도 2는 종래 기술에 의한 액티브 매트릭스 구조의 유기 전기발광 디스플레이 픽셀의 레이아웃도이다. 도 2에서 도면 부호 12a는 제 1TFT(12)의 드레인이고 12b는 제 1TFT(12)의 소스이다. 그리고 도면 부호 14a는 제 2TFT(14)의 소스이고 14b 는 제 2TFT(14)의 드레인이다.
종래 기술에 의한 액티브 매트릭스의 유기 전기발광 디스플레이는 2개의 TFT(12,14)와 커패시터(16)를 이용하여 유기 전기발광소자(18)를 발광시킨다. 이에, 제 1TFT(12)의 게이트에 게이트 라인(2)의 구동 신호가 인가되면 제 1TFT(12)를 통해서 흐르는 전류에 의해 커패시터(16)에 전하가 충전된다. 커패시터(16)의 충전 전압이 제 2TFT(14)의 게이트 임계값을 넘으면 제 2TFT(14)를 통해 흐르는 전류가 유기 전기발광소자(18)에 공급되어 소자가 발광하게 된다.
도 3은 도 2의 A-A'선에 의한 디스플레이 픽셀의 수직 단면도로서, 이를 참조하여 픽셀의 수직 구조를 설명한다. A-A' 선은 디스플레이 픽셀에서 게이트 라인(2)과 제 2TFT(14)와 유기 전기발광 소자(18)를 절단한 것이다.
먼저 유리 기판(20) 상부에 제 2TFT(14)가 형성되어 있는데, 폴리 실리콘막(22)에 n+ 도핑된 소스/드레인과 그 사이의 채널 영역이 있고, 그 위에 게이트 산화막(24)과 폴리 실리콘으로 이루어진 게이트(26)가 적층되어 있다. 그리고, 유리 기판(20) 상부에는 게이트 라인(2)이 형성되어 있다. 게이트(26)와 게이트 라인(2)을 감싸는 층간 절연막(28)이 형성되어 있다. 층간 절연막(28)의 콘택홀을 통해 n+ 도핑된 소스/드레인의 폴리실리콘막(22)에 연결된 소스/드레인 전극(29)이 있다. 이때, 소스/드레인 전극(29)과 연결된 투명전극(18a)도 있다. 그리고, 상기 구조물 전면을 감싸는 보호막(34)이 있고, 그 위에 순차 적층된 유기 발광막(18b)과 대항 전극(18c)이 있다. 여기서, 유기 전기발광소자(18)는 투명전극(18a)과 유기 전기발광막(18b) 및 대항 전극(18c)으로 이루어진다.
그런데, 상기와 같이 구성된 종래 기술의 디스플레이에 있어서, 제 2TFT(14)를 구동시키기 위해서는 커패시터(16)에 충전되는 전압이 커야한다. 즉, 제 1TFT(12)를 통해 흐르는 전류가 커야한다. 따라서, TFT의 게이트 물질로서 비정질 실리콘(amorphous)보다는 정공 및 전자의 이동도가 높은 폴리 실리콘(poly silicon)을 사용하고 있다.
그러나, 게이트 물질로서 폴리 실리콘으로 형성된 TFT는 온(on) 전류가 큰 만큼 오프(off) 전류도 크게 된다. 큰 오프 전류는 TFT 소자 자체의 신뢰성에 문제를 일으키게 된다. 즉, 제 1TFT(12)의 온 신호가 인가된 후에 다음 온 신호가 인가되는 한 프레임동안 커패시터(16)에 충전된 전하가 방전되고 제 1TFT(12) 오프 전류가 크기 때문에 제 2TFT(14)를 지속적으로 구동시킬 수 없다.
게다가, 폴리 실리콘으로 TFT의 게이트를 형성할 경우 고온 공정이 요구되므로 저온 유리 기판을 모재로 한 디스플레이에 영향을 미치게 되고 특히, 폴리 실리콘 게이트에는 일반적으로 8번의 포토리소그래피 공정이 필요하나 비정질 실리콘 게이트에는 5번의 포토리소그래피 공정이 사용되므로 제조 공정 수가 더 많이 늘어난다.
또한, 종래 기술의 유기 전기발광 디스플레이에서는 2개의 TFT 소자를 사용하므로 전체적으로 픽셀의 크기가 커지기 때문에 유기 전기발광 소자의 유효 발광면적이 감소된다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여 커패시 터에 전류를 공급하는 제 1TFT와 유기 전기발광소자에 전류를 공급하는 제 2TFT의 게이트 사이에 다이오드를 통해 공통 연결한 스위칭부를 구비함으로써 전체 TFT의 크기를 줄여 유기 전기발광소자의 유효 발광면적을 증가시킬 수 있는 유기 전기발광 디스플레이를 제공하는데 있다.
본 발명의 다른 목적은 TFT의 게이트를 비정질 실리콘으로 형성함으로써 TFT의 오프 특성을 개선시킬 수 있는 유기 전기발광 디스플레이를 제공하는데 있다.
본 발명의 또 다른 목적은 게이트가 다이오드를 통해 공통 연결된 제 1 및 제 2TFT를 갖고 각 게이트가 비정질 실리콘으로 이루어진 유기 전기발광 디스플레이의 제조 방법을 제공하는데 있다.
이러한 목적을 달성하기 위하여 본 발명은 액티브 매트릭스 구조의 유기 전기발광 디스플레이의 한 픽셀에 있어서, 게이트 구동신호에 응답하여 턴온되며 게이트가 공통 연결된 제 1 및 제 2TFT와, 제 1TFT와 제 2TFT의 게이트들 사이를 연결하는 다이오드를 갖는 스위칭부와, 제 1 및 제 2TFT의 공통 게이트와 제 2TFT의 소스가 공통 연결된 노드에 연결된 커패시터와, 스위칭부의 제 1TFT의 드레인에 연결된 유기 전기발광소자를 구비한다.
그리고 다른 목적을 달성하기 위하여 본 발명은 유기 전기발광 디스플레이의 소자에 있어서, 유리 기판 상부에 형성된 게이트 라인과, 기판 상부에서 분리된 게이트 라인 사이를 연결하는 다이오드와, 게이트 라인과 다이오드가 있는 기판 전면에 형성된 층간 절연막과, 층간 절연막 상부에 게이트와 소스/드레인이 순차 적층되며 게이트 라인에 게이트가 공통 연결된 제 1 및 제 2TFT와, 제 1 및 제 2TFT와 커패시터가 있는 결과물 전면에 형성된 보호막과, 보호막 및 층간 절연막의 콘택홀을 통해서 게이트 라인과 연결되는 투명 전극을 갖고 보호막 상부에 투명 전극과 연결되는 유기 발광막 및 대항 전극이 순차 적층된 유기 전기발광소자와, 유리 기판 상부에 형성된 커패시터를 포함한다.
그리고, 또 다른 목적을 달성하기 위하여 본 발명의 제조 방법은 유리 기판 상부에 도전체를 증착하고 이를 패터닝하여 게이트 라인을 형성하는 단계와, 기판 상부에서 분리된 게이트 라인 사이를 연결하는 다이오드를 형성하는 단계와, 게이트 라인과 다이오드가 있는 기판 전면에 층간 절연막을 형성하는 단계와, 층간 절연막 상부에 게이트와 소스/드레인이 순차 적층되며 게이트 라인에 게이트가 공통 연결된 제 1 및 제 2TFT를 형성함과 동시에 게이트 라인측의 층간 절연막 상부에 도전체 패턴을 갖는 커패시터를 형성하는 단계와, 제 1 및 제 2TFT가 형성된 결과물 전면에 보호막을 형성하고 보호막에 게이트 라인이 드러나는 콘택홀을 형성하는 단계와, 보호막 및 층간 절연막의 콘택홀에 게이트 라인과 연결되는 투명 전극을 형성하고 보호막 상부에 투명 전극과 연결되는 유기 발광막 및 대항 전극을 순차 적층해서 유기 전기발광소자를 형성하는 단계를 포함한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.
도 4는 본 발명에 따른 액티브 매트릭스 구조의 유기 전기발광 디스플레이의 회로 구조도이다. 도 4를 참조하면, 본 발명에 따른 액티브 매트릭스 구조의 유기 전기발광 디스플레이의 한 픽셀 구조는 다음과 같다.
상기 픽셀(100)은 게이트 라인(102)의 게이트 구동신호에 응답하여 턴온되며 게이트가 공통 연결된 제 1 및 제 2TFT(110a, 110b)를 갖고 제 1TFT(110a)와 제 2TFT(110b)의 게이트들 사이를 연결하는 다이오드(112)를 갖는 스위칭부(110)와, 제 1 및 제 2TFT(110a, 110b)의 공통 게이트와 제 2TFT(110b)의 소스가 공통 연결된 노드에 연결된 커패시터(114)와, 스위칭부(110)의 제 1TFT(110a)의 드레인에 연결된 유기 전기발광소자(116)로 구성된다.
여기서, 다이오드(112)는 제 2TFT(110b)의 게이트와 제 1TFT(110a)의 게이트 사이에 순방향으로 연결하고 바람직하게는, 본 실시예에서 p-n 접합 다이오드를 사용한다. 제 1 및 제 2TFT(110a, 110b)의 게이트에는 게이트 라인(102)이 공통 연결되어 있다. 제 1TFT(110a)의 소스에는 소스 라인(106)이 연결되며 소스 라인(106)은 커패시터(114)에도 연결되어 있다. 그리고 제 2TFT(110b)의 드레인에는 데이타 라인(104)이 연결되어 있다. 또한, 본 발명의 제 1 및 제 2TFT(110a, 110b)의 게이트는 적어도 1층이상의 비정질 실리콘층 또는 폴리 실리콘층, 비정질 실리콘층과 폴리 실리콘층이 혼합된 복수층 중에서 어느 하나인 것이 바람직하다.
본 발명에 따른 액티브 매트릭스의 유기 전기발광 디스플레이는 이러한 구조를 갖는 픽셀(100)이 매트릭스 형태로 이루어진다. 즉, 각 픽셀(100)에 행(row) 단위로 다수개의 게이트 라인(102)(xi, xi+1, …), 열(column) 단위로 다수개의 데이타 라인(104)(yi, yi+1, …)이 연결되어 있다.
이렇게 구성된 본 발명에 따른 액티브 매트릭스의 유기 전기발광 디스플레이는 다이오드(112)로 게이트를 연결한 제 1 및 제 2TFT(110a, 110b)를 갖는 스위칭부(110)와 커패시터(114)를 이용하여 유기 전기발광 소자(116)를 발광시킨다.
즉, 게이트 라인(102)과 데이타 라인(104)을 통해서 구동 신호(예컨대, 게이트 신호는 +, 데이타 신호는 +)가 픽셀 온(on)으로 전송되면 스위칭부(110)에서는 제 2TFT(110b)의 게이트와 다이오드(112)에는 동시에 픽셀 온의 구동 신호가 인가된다. 이에, 제 2TFT(110b)와 다이오드(112)를 통해서 커패시터(114)에 전하가 충전된다. 그러나, 일반적으로 다이오드(112)의 정바이어스 상태에서 흐르는 전류는 ∼100㎂로 제 2TFT(110b)의 온(on) 전류인 ∼1㎂에 비해서 크다. 그리고, 제 2TFT(110b)는 게이트와 드레인에 동일한 전압이 인가되므로 결국 게이트 신호와 데이타 신호의 전압 차이만큼에 해당하는 소스/드레인 전압이 커패시터(114)에 공급된다. 그러므로, 커패시터(114)에 충전되는 전체 전하량은 결국 다이오드(112)에 의해 결정된다.
게이트 라인(102)과 데이타 라인(104)에 픽셀 온 신호가 인가되는 시간동안 커패시터(114)에 충전이 끝나면, 커패시터(114)에 충전된 전하량과 그 정전용량에 의해서 제 1TFT(110a)의 게이트에 인가되는 전압이 결정된다. 일반적으로 TFT의 임계 전압(threshold voltage)은 약 5V이나 본 발명에서는 이 임계 전압이상의 전압이 제 1TFT(110a)의 구동 전압이 되도록 소자의 특성을 고려하여 커패시터(114)의 정전용량을 결정하는 것이 바람직하다.
이에, 제 1TFT(110a)의 게이트에 커패시터(114)에 충전된 전압이 인가되면, 제 1TFT(110a)의 소스/드레인을 통해 흐르는 전류에 의해 유기 전기발광 소자(116)가 동작하여 빛을 발광하게 된다. 이때, 스위칭부(110)의 다이오드(112)는 커패시터(114)의 양단에 걸리는 전압이 일정하게 유지해서 역방향으로 전류가 흐르지 못하게 막는 역할을 한다.
반면에, 유기 전기발광 디스플레이의 픽셀을 오프 상태로 변경시키고자 할 경우에는 게이트 라인(102)과 데이타 라인(104)에 픽셀의 오프(off) 신호가 동시에 인가된다. 예컨대, 게이트 라인(102)의 신호는 +, 데이타 라인(104)의 신호는 -로 인가된다. 그러면 제 2TFT(110b)의 소스/드레인 사이에는 게이트 라인과 데이타 라인의 전압을 합한 만큼의 전압이 걸리게 된다. 이에, 다이오드(112)는 역바이어스(reverse bias)가 걸리게 되어 커패시터(114)에서 데이타 라인(104)으로 제 2TFT(110b)를 통해서 전류가 흐르게 되어 커패시터(114)에 충전된 전하가 방전된다. 이때 커패시터(114)의 방전시 제 1TFT(110a)의 게이트에는 방전 전압이 인가되지 않게 되므로 제 1TFT(110a)가 구동되지 않고 전류도 흐르지 않아 결국 유기 전기발광소자(116)가 발광되지 않는다.
한편, 본 발명의 유기 전기발광 디스플레이에서는 커패시터(114)의 방전양이 중요하다. 만약 방전되는 양이 일정량을 초과하면, 유기 전기발광소자(116)를 구동시키기 위해 제 1TFT(110a)의 게이트에 인가되는 전압이 작아지게 된다. 그러므로, 픽셀이 온 되는 기간, 즉 한 프레임의 시간동안 커패시터(114)에 충분한 양의 전하를 충전하기 위해서는 다이오드(112)와 제 2TFT(110b)의 오프(off) 전류가 충분히 작아야한다.
그런데, 일반적으로 폴리실리콘 게이트를 채택한 TFT의 경우에는 오프 전류가 약 10㎀를 갖기 때문에 커패시터(114)에서 방전되는 양이 커진다. 커패시터의 방전량이 커지면 유기 전기발광소자를 발광시키기 위해 제 1TFT(110a)의 구동에 필요한 커패시터(114)의 충전된 전하량을 유지하기가 힘들다. 그러나, 본 발명의 일 실시예에서는 제 1 및 제 2TFT(110a, 110b)의 게이트를 비정질 실리콘층으로 형성할 경우 이러한 TFT의 오프 전류 특성을 낮출 수 있다. 비정질 실리콘 게이트의 TFT 경우에는 일반적으로 1㎀이하의 오프 전류를 갖기 때문에 폴리실리콘 게이트의 TFT보다 오프 전류값이 낮다. 그러므로, 본 발명에서는 제 2TFT(110b)의 비정질 실리콘의 낮은 오프 전류 특성을 이용하여 커패시터(114)에서 방전되는 양을 일정량으로 조절할 수 있고 이에 따라 유기 전기발광소자(116)를 발광시키기 위해 제 1TFT(110a)의 구동에 필요한 커패시터(114)의 충전된 전하량을 일정하게 유지할 수 있다.
게다가, 본 발명의 다이오드(112) 경우도 역바이어스 상태에서는 오프 전류의 크기가 약 1㎀ 이하이므로 다이오드(112)를 통해서도 커패시터(114)에 충전된 전하량을 일정 이상 방전할 수 없다.
다음은 본 발명의 유기 전기발광 디스플레이 픽셀의 수직 구조와 그 제조 방법을 설명한 것이다.
도 5는 본 발명에 따른 액티브 매트릭스 구조의 유기 전기발광 디스플레이 픽셀의 레이아웃도이다. 도 5를 참조하면, 게이트 라인(102)에는 제 1 및 제 2TFT(110a, 110b)의 게이트가 공통 연결되어 있고 그들 게이트 사이에는 p-n 접합 다이오드(112)가 연결되어 있다. 미 설명된 도면 부호 109는 접지 라인이다.
도 5에 도시된 본 발명의 유기 전기발광 디스플레이 픽셀의 레이아웃도와 종래 기술의 도 2를 비교하면, 본 발명의 한 픽셀에서 전체 TFT의 영역이 종래보다 감소함을 알 수 있다. 그리고 본 발명의 유기 발광소자(116) 영역이 종래보다 상대적으로 증가됨을 알 수 있다.
도 6a 및 도 6b는 도 5의 B-B'와 C-C'선에 의한 디스플레이 픽셀의 수직 단면도들이다. 여기서, 도 6a는 도 5의 B-B'선에 의해 디스플레이 픽셀의 수직 구조로서 디스플레이 픽셀에서 제 1 및 제 2TFT 게이트(110a, 110b)와 그 사이의 다이오드(112)와 유기 전기발광소자(116)를 나타낸 것이다. 도 6b는 도 5의 C-C'선에 의해 디스플레이 픽셀의 수직 구조로서 디스플레이 픽셀에서 게이트 라인(102)과 유기 전기발광소자(116)와 커패시터(114)를 나타낸 것이다. 미설명된 도면부호 a는 유기 전기발광소자 영역, c는 커패시터 영역을 나타낸 것이다.
이들 도면을 참조하면, 본 발명에 따른 유기 전기발광 디스플레이 픽셀의 수직 구조는 다음과 같다.
유리 기판(101) 상부에는 게이트 라인(102)과, 기판(101) 상부에서 분리된 게이트 라인(102) 사이를 연결하는 다이오드(112)가 형성되어 있다. 게이트 라인(102)과 다이오드(102)가 있는 기판(101) 전면에는 층간 절연막(103, 105)이 형성되어 있다. 층간 절연막(103, 105) 상부에는 게이트(1112)와 소스/드레인(1114)이 순차 적층되며 게이트 라인(102)에 게이트(1112)가 공통 연결된 제 1 및 제 2TFT(110a, 110b)가 형성되어 있다. 층간 절연막(103, 105) 상부에 는 게이트 라인(102)과 평행인 도전체 패턴(108)으로 이루어진 커패시터(114)가 형성되어 있다. 제 1 및 제 2TFT(110a, 110b)가 있는 결과물 전면에 보호막(107)이 형성되어 있다. 보호막(107) 및 층간 절연막(103, 105)의 콘택홀을 통해서는 게이트 라인(102)과 연결되는 투명 전극(116a)이 형성되어 있다. 그리고, 보호막(107) 상부에 투명 전극(116a)과 수직으로 연결되는 유기 발광막(116b) 및 대항 전극(116c)이 순차 적층된 유기 전기발광소자(116)가 형성되어 있다.
여기서, 도면에는 도시되어 있지 않지만 다이오드(112)와 제 1 및 제 2TFT(110a, 110b)는 본 발명에 따른 픽셀의 스위칭부로 구성된다. 게다가, 층간 절연막(103, 105) 상부에는 제 1 및 제 2TFT(110a, 110b)의 소스/드레인에 각각 연결되는 소스 라인(106)과 데이타 라인(104)이 형성되어 있다.
상기와 같은 수직 구조를 갖는 본 발명의 제 1 및 제 2TFT(110a,110b) 게이트(1112)는 적어도 1층이상의 비정질 실리콘층 또는 폴리 실리콘층, 비정질 실리콘층과 폴리 실리콘층이 혼합된 복수층 중에서 어느 하나로 형성한다. 본 발명의 실시예에서는 게이트(1112)를 2층의 비정질 실리콘층(1112a, 1112b)으로 형성한다. 바람직하게는, 상기 게이트(1112)는 수소가 첨가된 하부의 비정질 실리콘층(1112a)과 불순물이 도핑된 상부의 비정질 실리콘층(1112b)을 적층한다.
이렇게 본 발명의 유기 전기발광 디스플레이에 있어서, TFT 게이트를 비정질 실리콘으로 형성하면, 비정질 실리콘의 낮은 오프 전류 특성을 이용하여 커패시터(114)에서 방전되는 전하량을 일정하게 조절할 수 있고 이에 따라 유기 전기발광소자(116)를 발광시키기 위해 제 1TFT(110a)의 구동에 필요한 커패시터(114) 의 충전된 전하량을 일정하게 유지할 수 있다.
도 5 내지 도 6a 및 도 6b를 참조하여 본 발명에 따른 유기 전기발광 디스플레이의 제조 방법의 일 예를 설명하면 다음과 같다.
먼저 유리 기판(101) 상부에 도전체를 증착하고 이를 패터닝하여 게이트 라인(102)을 형성한다. 그리고, 유리 기판(101) 상부에서 분리된 게이트 라인(102) 사이를 연결하는 다이오드(112)를 형성한다. 그 다음, 게이트 라인(102)과 다이오드(112)가 있는 기판(101) 전면에 층간 절연막(103, 105)을 형성한다. 이때, 층간 절연막(103, 105)은 실리콘 산화막(SiO2) 및 실리콘 질화막(Si3N4)을 적층해서 증착하는 것이 바람직하다.
그리고나서 층간 절연막(103, 105) 상부에 비정질 실리콘층(1112a, 1112b)을 갖는 게이트(1112)와 소스/드레인(1114)이 순차 적층되며 게이트 라인(102)에 게이트(1112)가 공통 연결된 제 1 및 제 2TFT(110a, 110b)를 형성한다. 예컨대, 상기 제 1 및 제 2TFT(110a, 110b)의 제조 공정은 먼저 수소가 첨가된 하부의 비정질 실리콘층(1112a)과 불순물이 도핑된 상부의 비정질 실리콘층(1112b)을 증착하고 이들과 층간 절연막(105)을 패터닝한다. 결과물 위에 소스/드레인(1114)용 도전체를 증착하고 이를 패터닝한다.
이와 동시에 층간 절연막(103) 상부에도 커패시터(114)를 형성한다. 이는 소스/드레인(1114)용 도전체 증착시 층간 절연막(103) 상부에도 도전체를 증착하고 게이트 라인(102)과 평행이 되도록 패터닝하여 도전체 패턴(108)을 형성한다. 이로 인해 게이트 라인(102), 층간 절연막(103) 및 도전체 패턴(108)으로 이루어진 커패시터(114)가 완성된다.
이어서 제 1 및 제 2TFT(110a, 110b)와 커패시터(114)가 있는 결과물 전면에 보호막(107)을 형성한다. 보호막(107) 및 층간 절연막(103)에 콘택홀을 형성하고 이 콘택홀에 게이트 라인(102)과 연결되는 투명 전극(116a)을 형성한다.
그 다음 보호막(107) 상부에 투명 전극(116a)과 수직으로 연결되는 유기 발광막(116b) 및 대항 전극(116c)을 순차 적층해서 유기 전기발광소자(116)를 형성한다.
이상 설명한 바와 같이, 본 발명에 따른 유기 전기발광 디스플레이는 게이트가 공통 연결된 제 1 및 제 2TFT를 사용하기 때문에 전체 TFT의 크기를 줄여서 유기 전기발광소자의 유효 발광면적을 증가시킬 수 있다.
그리고, 본 발명에 따른 TFT의 게이트 물질로 TFT의 오프 전류를 줄이는 비정질 실리콘을 사용할 경우 커패시터에 방전되는 전하량을 줄일 수 있고 이로 인해 유기 전기발광소자를 발광시키기 위한 커패시터의 충전된 전하량을 일정하게 유지할 수 있다. 게다가, 본 발명은 폴리 실리콘으로 TFT의 게이트를 형성할 때보다 저온 공정이 가능하므로 유리 기판을 모재로 한 디스플레이에 영향을 고온 공정을 생략할 수 있고 특히, 폴리 실리콘 게이트에는 일반적으로 8번의 포토리소그래피 공정이 필요하나 비정질 실리콘 게이트에는 5번의 포토리소그래피 공정이 사용되므로 제조 공정 수를 줄일 수 있다.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위 에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.

Claims (15)

  1. 액티브 매트릭스 구조의 유기 전기발광 디스플레이의 한 픽셀에 있어서,
    게이트 구동신호에 응답하여 턴온되며 게이트가 공통 연결된 제 1 및 제 2TFT와, 상기 제 1TFT와 제 2TFT의 게이트들 사이를 연결하는 다이오드를 갖는 스위칭부;
    상기 제 1 및 제 2TFT의 공통 게이트와 상기 제 2TFT의 소스가 공통 연결된 노드에 연결된 커패시터; 및
    상기 스위칭부의 제 1TFT의 드레인에 연결된 유기 전기발광소자를 구비하는 것을 특징으로 하는 유기 전기발광 디스플레이.
  2. 제 1항에 있어서, 상기 다이오드는 상기 제 2TFT의 게이트와 상기 제 1TFT의 게이트 사이에 순방향 연결되어 있는 것을 특징으로 하는 유기 전기발광 디스플레이.
  3. 제 1항에 있어서, 상기 제 1 및 제 2TFT의 게이트에 게이트 라인이 연결되며 상기 제 2TFT의 드레인에 데이타 라인이 연결되며 상기 제 1TFT의 소스에 소스 라인이 연결되고 상기 소스 라인은 상기 커패시터에도 연결된 것을 특징으로 하는 유기 전기발광 디스플레이.
  4. 제 1항에 있어서, 상기 제 1 및 제 2TFT의 게이트는 비정질 실리콘층으로 이 루어지는 것을 특징으로 하는 유기 전기발광 디스플레이.
  5. 제 1항에 있어서, 상기 제 1 및 제 2TFT의 게이트는 폴리 실리콘층으로 이루어지는 것을 특징으로 하는 유기 전기발광 디스플레이.
  6. 유기 전기발광 디스플레이의 소자 구조에 있어서,
    유리 기판 상부에 형성된 게이트 라인;
    상기 기판 상부에서 분리된 게이트 라인 사이를 연결하는 다이오드;
    상기 게이트 라인과 다이오드가 있는 기판 전면에 형성된 층간 절연막;
    상기 층간 절연막 상부에 게이트와 소스 및 드레인이 순차 적층되며 상기 게이트 라인에 게이트가 공통 연결된 제 1 및 제 2TFT;
    상기 제 1 및 제 2TFT가 형성된 결과물 전면에 형성된 보호막;
    상기 보호막 및 층간 절연막의 콘택홀을 통해서 상기 게이트 라인과 연결되는 투명 전극을 갖고 상기 보호막 상부에 상기 투명 전극과 연결되는 유기 발광막 및 대항 전극이 순차 적층된 유기 전기발광소자; 및
    상기 유리 기판 상부에 형성된 커패시터를 포함하는 것을 특징으로 하는 유기 전기발광 디스플레이.
  7. 제 6항에 있어서, 상기 제 1 및 제 2TFT의 게이트는 1층이상의 비정질 실리콘층으로 이루어지는 것을 특징으로 하는 유기 전기발광 디스플레이.
  8. 제 7항에 있어서, 상기 1층이상의 비정질 실리콘층은 하부 비정질 실리콘층에 수소가 첨가되어 있고 상부 비정질 실리콘층에 불순물이 도핑된 것을 특징으로 하는 유기 전기발광 디스플레이.
  9. 제 6항에 있어서, 상기 제 1 및 제 2TFT의 게이트는 1층이상의 폴리 실리콘층 또는 비정질 실리콘층과 폴리 실리콘층이 혼합된 복수층으로 이루어지는 것을 특징으로 하는 유기 전기발광 디스플레이.
  10. 제 6항에 있어서, 상기 커패시터는 상기 층간 절연막 상부에 상기 게이트 라인과 평행인 도전체 패턴으로 이루어진 것을 특징으로 하는 유기 전기발광 디스플레이.
  11. 제 6항에 있어서, 상기 층간 절연막 상부에 상기 제 1 및 제 2TFT의 소스 및 드레인에 각각 연결되는 소스 라인과 데이타 라인이 형성된 것을 특징으로 하는 유기 전기발광 디스플레이.
  12. 유리 기판 상부에 도전체를 증착하고 이를 패터닝하여 게이트 라인을 형성하는 단계;
    상기 기판 상부에서 분리된 게이트 라인 사이를 연결하는 다이오드를 형성하는 단계;
    상기 게이트 라인과 다이오드가 있는 기판 전면에 층간 절연막을 형성하는 단계;
    상기 층간 절연막 상부에 게이트와 소스 및 드레인이 순차 적층되며 상기 게이트 라인에 게이트가 공통 연결된 제 1 및 제 2TFT를 형성함과 동시에 상기 층간 절연막 상부에 상기 게이트 라인과 평행인 도전체 패턴을 갖는 커패시터를 형성하는 단계;
    상기 제 1 및 제 2TFT와 커패시터가 있는 결과물 전면에 보호막을 형성하고 상기 보호막에 상기 게이트 라인이 드러나는 콘택홀을 형성하는 단계; 및
    상기 보호막 및 층간 절연막의 콘택홀에 상기 게이트 라인과 연결되는 투명 전극을 형성하고 상기 보호막 상부에 상기 투명 전극과 연결되는 유기 발광막 및 대항 전극을 순차 적층해서 유기 전기발광소자를 형성하는 단계를 포함하는 것을 특징으로 하는 유기 전기발광 디스플레이의 제조 방법.
  13. 제 12항에 있어서, 상기 커패시터의 도전체 패턴은 제 1 및 제 2TFT의 상기 소스 및 드레인과 함께 형성되는 것을 특징으로 하는 유기 전기발광 디스플레이의 제조 방법.
  14. 제 12항에 있어서, 상기 제 1 및 제 2TFT을 형성하는 단계는 상기 층간 절연막 상부에 제 1 및 제 2TFT의 소스 및 드레인을 형성할 때 소스 및 드레인에 각각 연결되는 소스 라인과 데이타 라인을 함께 형성하는 것을 특징으로 하는 유기 전기발광 디스플레이의 제조 방법.
  15. 제 12항에 있어서, 상기 제 1 및 제 2TFT의 게이트는 1층이상의 비정질 실리콘층 또는 폴리 실리콘층, 비정질 실리콘층과 폴리 실리콘층이 혼합된 복수층 중에서 어느 하나로 형성되는 것을 특징으로 하는 유기 전기발광 디스플레이의 제조 방법.
KR1020010029470A 2001-05-28 2001-05-28 유기 전기발광 디스플레이 및 그 제조 방법 KR100730482B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010029470A KR100730482B1 (ko) 2001-05-28 2001-05-28 유기 전기발광 디스플레이 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010029470A KR100730482B1 (ko) 2001-05-28 2001-05-28 유기 전기발광 디스플레이 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20020090574A KR20020090574A (ko) 2002-12-05
KR100730482B1 true KR100730482B1 (ko) 2007-06-20

Family

ID=27706758

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010029470A KR100730482B1 (ko) 2001-05-28 2001-05-28 유기 전기발광 디스플레이 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100730482B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100627786B1 (ko) * 2003-11-24 2006-09-25 (주)그라쎌 매트릭스형 디스플레이 패널
KR101054341B1 (ko) 2004-04-30 2011-08-04 삼성전자주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR100635509B1 (ko) 2005-08-16 2006-10-17 삼성에스디아이 주식회사 유기 전계발광 표시장치
KR100666640B1 (ko) 2005-09-15 2007-01-09 삼성에스디아이 주식회사 유기 전계발광 표시장치
US20220109032A1 (en) * 2019-01-07 2022-04-07 Shenzhen Royole Technologies Co., Ltd. Oled display structure and electronic equipment

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910015957A (ko) * 1990-02-27 1991-09-30 김정배 El 구동회로
JPH07111341A (ja) * 1993-10-12 1995-04-25 Nec Corp 電流制御型発光素子アレイ
JPH09246561A (ja) * 1996-03-13 1997-09-19 Hitachi Ltd 薄膜トランジスタとその製造方法
JP2000021569A (ja) * 1998-07-07 2000-01-21 Matsushita Electric Ind Co Ltd 有機発光デバイス
KR20000033991A (ko) * 1998-11-26 2000-06-15 정선종 트렌치 게이트 구조를 갖는 다결정 실리콘 박막 트랜지스터의제조방법
KR20010096759A (ko) * 2000-04-14 2001-11-08 구자홍 유기 발광 소자의 엑티브 전류 구동 회로

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910015957A (ko) * 1990-02-27 1991-09-30 김정배 El 구동회로
JPH07111341A (ja) * 1993-10-12 1995-04-25 Nec Corp 電流制御型発光素子アレイ
JPH09246561A (ja) * 1996-03-13 1997-09-19 Hitachi Ltd 薄膜トランジスタとその製造方法
JP2000021569A (ja) * 1998-07-07 2000-01-21 Matsushita Electric Ind Co Ltd 有機発光デバイス
KR20000033991A (ko) * 1998-11-26 2000-06-15 정선종 트렌치 게이트 구조를 갖는 다결정 실리콘 박막 트랜지스터의제조방법
KR20010096759A (ko) * 2000-04-14 2001-11-08 구자홍 유기 발광 소자의 엑티브 전류 구동 회로

Also Published As

Publication number Publication date
KR20020090574A (ko) 2002-12-05

Similar Documents

Publication Publication Date Title
US7435992B2 (en) Active matrix type organic electroluminescent display device and method of manufacturing the same
KR100495702B1 (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
US7501658B2 (en) Electro-luminescence device including a thin film transistor and method of fabricating an electro-luminescence device
US20060044232A1 (en) Organic light emitting diode display and manufacturing method thereof
KR101100885B1 (ko) 유기 발광 표시 장치용 박막 트랜지스터 표시판
KR20050052487A (ko) 유기 일렉트로루미네선스 표시장치 및 그 제조방법
US20080157081A1 (en) Organic light emitting device and method for manufacturing the same
KR100670140B1 (ko) 커패시터
KR100589375B1 (ko) 커패시터 및 이를 이용하는 발광 표시 장치
KR20050031945A (ko) 액티브 매트릭스형 표시 장치
KR100730482B1 (ko) 유기 전기발광 디스플레이 및 그 제조 방법
KR20020071660A (ko) 유기 전계 발광 표시장치의 제조방법
KR101319319B1 (ko) 유기 전계발광소자
US20060118787A1 (en) Electronic device with electrostatic discharge protection
KR100420614B1 (ko) 유기 전기발광 디스플레이 및 그 제조 방법
KR101212153B1 (ko) 유기 전계발광소자 및 그 제조방법
Park et al. P‐70: Active Matrix OLED Displays Using Simple Poly‐Si TFT Process
KR100606969B1 (ko) 유기 전계발광소자 및 그 제조방법
US20060043373A1 (en) Method for manufacturing a pixel array of top emitting OLED
KR20040078560A (ko) 일렉트로 루미네센스 표시 장치
CN115039165B (zh) 阵列基板和显示设备
WO2022266932A1 (zh) 显示基板和显示装置
KR100590236B1 (ko) 발광 영역의 개구율을 높인 액티브 매트릭스 평판 표시 장치
KR20050104605A (ko) 발광 표시 장치
JPH11223831A (ja) 表示装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130313

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee