KR20050102109A - 전자 장치 - Google Patents

전자 장치 Download PDF

Info

Publication number
KR20050102109A
KR20050102109A KR1020057014871A KR20057014871A KR20050102109A KR 20050102109 A KR20050102109 A KR 20050102109A KR 1020057014871 A KR1020057014871 A KR 1020057014871A KR 20057014871 A KR20057014871 A KR 20057014871A KR 20050102109 A KR20050102109 A KR 20050102109A
Authority
KR
South Korea
Prior art keywords
discharge
line
electronic device
row
conductive
Prior art date
Application number
KR1020057014871A
Other languages
English (en)
Other versions
KR101025412B1 (ko
Inventor
히데토시 와타나베
도시야 이나다
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20050102109A publication Critical patent/KR20050102109A/ko
Application granted granted Critical
Publication of KR101025412B1 publication Critical patent/KR101025412B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared

Abstract

본 발명의 목적은 전기 부식(electric corrosion)의 문제점을 회피하면서, 제조 동안에 정전 방전 손상 보호(electrostatic discharge damage protection)를 제공하고, 통상적인 용도의 전자 장치가 제조되는 동안의 전력 소모를 가능한 한 낮게 억제하는 것이다. 전자 장치(10)는 화소들(12)의 어레이를 포함하며, 각각의 화소를 어드레싱하기 위한 행 및 열 어드레스 라인(18, 20)이 배열된다. 각각의 어드레스 라인은 방전 회로(38)를 통해 방전 라인(30, 32)에 접속된다. 회로는 어드레스 라인이 제 1 방전 라인의 전위보다 낮은 전위에 있을 때, 어드레스 라인과 제 1 방전 라인(30) 사이의 전하의 전달을 허용하며, 어드레스 라인이 제 2 방전 라인의 전위보다 높은 전위에 있을 때, 어드레스 라인과 제 2 방전 라인(32) 사이의 전하의 전달을 허용한다. 방전 소자는 하나의 소자가 전자 장치의 통상적인 동작 동안 전기적으로 부동 상태에 있거나, 또는 전자 장치의 통상적인 동작 동안 발생하는 방전 장치의 누설 전류가 주변 회로를 위해 이용될 수 있도록 도전 경로가 도전을 형성하는 구성을 갖는다.

Description

전자 장치{DISPLAY DEVICE WITH ELECTROSTATIC DISCHARGE PROTECTION CIRCUITRY}
본 발명은 화소들의 어레이를 포함하는 전자 장치를 위한 정전 방전 보호(electrostatic discharge protection)에 관한 것이다. 특히, 본 발명은 저전력 소모를 필요로 하는 장치에서 이용되는 디스플레이 장치 및 그러한 보호 방안을 취하는 디스플레이 장치에 적합한 정전 방전 보호 회로에 관한 것이다.
정전 방전(electrostatic discharge; ESD) 손상은 MOS(metal-oxide semiconductor) 구조물과 같은 반도체 장치의 제조 동안 발생할 수 있는 잘 알려진 현상이다. 특히, ESD 손상은 게이트 절연층 브레이크다운, 임계 전압의 큰 시프트 및 트랜지스터 전극들 사이의 큰 누설 전류를 초래할 수 있다.
ESD 손상은 화소로 된 장치에서 화소 스위칭 소자로서 기능하는 것과 같은 TFT(thin film transistor)들의 어레이를 이용한 장치의 제조 동안에 특히 문제인 것으로 발견되었다. 이들 트랜지스터의 어레이는, 예를 들면, 능동 매트릭스 액정 디스플레이 및 다른 능동 매트릭스 디스플레이 장치에 이용되며, 방사 촬영 검출기와 같은 어레이 장치를 감지시에 또한 이용된다. 제조 동안, 많은 양의 전하가 TFT의 소스 및 드레인 전극상에 형성될 수 있다. 특히, 어레이내의 개별적인 화소들을 어드레싱하는데 이용된 행 및 열 도체들은, 정전하가 모아져서, 차후에 TFT 전극에 전달될 수 있는 긴 도체들을 제공한다.
이러한 정전하는 게이트 절연층의 브레이크다운을 초래할 수 있으며, 게이트 전극과 소스 전극 사이, 또는 게이트 전극과 드레인 전극 사이에 전압 차이를 초래할 수 있고, 그것은 TFT의 임계 전압이 시프트되도록 할 수 있다.
ESD 손상의 문제는 TFT 어레이 장치에 한정되지 않으며, 다른 종류의 스위칭 소자, 예를 들면, 박막 다이오드 또는 다른 비선형 장치와 같은 2 단자 장치를 이용하는 어레이 장치에서도 발견될 수 있다.
ESD 손상을 방지할 필요성이 널리 인식되고 있으며, 몇 가지의 다른 방안들이 개발되었다. 한 가지 예는, 개별적인 TFT의 모든 소스 라인 및 게이트 라인을 함께 연결하는 TFT 어레이를 둘러싸는 단락 바(shorting bars)를 이용하는 것이다. 단락 라인은 게이트 및 소스 라인과 동시에 제조되어, 게이트 및 소스 전극이 제조 프로세스 전체를 통해 동일한 전위로 유지되도록 한다. 이것은 트랜지스터의 전극들을 통해 임의의 전압 차이가 발생되지 않도록 방지하며, 따라서 TFT 장치내에서의 ESD 손상을 방지한다.
그러나, 단락 라인은 스위칭 어레이가 이용될 수 있기 전에, 장치로부터 제거되어야 한다. 이것은 추가적인 프로세싱 단계들을 도입하는 절단(cutting) 프로세스를 필요로 하며, 또한 주변 회로를 TFT 어레이에 접속할 때까지, ESD 보호는 그러한 절단 프로세스로부터 이용가능하지 않음을 의미한다.
또한, 예를 들면, 특허 문헌 1로부터, 장치의 동작 동안에도 적절하게 유지되는 ESD 손상 보호 회로(서지(surge) 보호 회로)를 제공하는 것이 알려져 있다.
(특허 문헌 1)
일본 특허 출원 공개 제 119256/99 호(*1 단락 번호 [0019]) 내지 [0021] 및 도 9, 및 *2 단락 번호 [0029] 내지 [0060] 및 도 1)
전형적으로, 이들 보호 회로는 전압 차이가 소정의 기준에 대하여 초과될 때, 방전 소자(기준 전위 라인)와 행 또는 열 라인(스캐닝 라인 또는 신호 라인) 사이에 전하가 흐르도록 허용한다. 이들 보호 회로가 갖는 문제점은, 그들이 장치의 전체 전력 예산의 상당 부분을 소모할 수 있다는 것이다. 예를 들어, 저전력 능동 매트릭스 LCD 응용에서, 전체 디스플레이 전력 예산의 50%보다 많은 양이 보호 회로에 의해 소모될 수 있다. 따라서, 이들 보호 회로는 TFT 어레이의 제조 동안 및 또한 주변 회로의 접속 동안에 보호를 제공할 수 있지만, 제조된 장치의 동작 동안, 수용할 수 없는 높은 레벨의 전력 소모를 초래할 수 있다.
또한, 특허 문헌은 사전결정된 전압을 방전 소자에 인가함으로써, 장치의 통상적인 동작 동안 보호 회로 자체의 전력 소모를 억제하는 방법을 기술하고 있다(*2). 그러나, 전력 소모를 억제하는 효과는 여전히 불충분하다. 특히, 예를 들면, 그 낮은 전력 소모가 제품의 품질과 관련하여 매우 중요한 것으로 간주되는, 제한된 용량의 배터리에 의해 장시간 동작할 것이 요구되는 휴대용 장치에서 이용된 그러한 디스플레이 장치는 전력 소모를 억제하는 효과가 더 많이 개선될 필요가 있다. 이들 유형의 디스플레이 장치는, 장치가 매우 적은 전력 소모를 낭비하는 표면 영향을 갖는 경우에도, 제품 품질에 있어서 심각한 결함이 있는 것으로 고려될 수 있다. 따라서, 낭비되는 전력 소모를 가능한 한 감소시킬 필요성이 있다.
또한, 상기 문헌에서 언급된 기법은 전압을 방전 소자에 인가하기 위해 전력 공급 또는 전압 공급 소스를 방전 소자에 접속하는 전력 공급 도전 라인을 제공할 필요가 있다. 도전 라인에는 일정한 값의 고정 전압이 인가되고, 어레이 기판의 외곽 에지측으로부터 디스플레이 영역측에서의 방전 소자로 연장됨으로써, 전자적 부식(electronical corrosion)이 발생되기 쉬운 것으로 실험적으로 추측된다.
발명의 개요
본 발명은 전술한 상황의 관점에서 개시된 것으로서, 그 주된 목적은 TFT 어레이 제조 동안 및 주변 회로 탑재 동안 정전 방전 손상 보호를 제공하고, 통상적인 용도의 전자 장치가 제조되는 동안 전력 소모를 가능한 한 낮게 억제할 수 있는 정전 방전 보호 회로 및 그것을 포함하는 전자 장치를 제공하는 것이다.
또한, 본 발명의 목적은 전술한 바와 같은 전기적 부식의 문제를 회피할 수 있는 정전 방전 보호 회로 및 그것을 포함하는 전자 장치를 제공하는 것이다.
전술한 목적들을 달성하기 위해, 본 발명의 한 가지 양상은 기판상에 제공되며 행 및 열로 배열되는 화소들의 어레이―각 화소는 스위칭 소자를 포함함―와, 각 화소를 어드레싱하기 위한 복수의 행 및 열 어드레스 라인을 포함하되, 각각의 행 및 열 어드레스 라인은 제 1 방전 장치를 통해 제 1 방전 소자에 접속되고, 제 2 방전 장치를 통해 제 2 방전 소자에 접속되며, 제 1 방전 장치는 어드레스 라인이 제 1 방전 소자의 전위보다 낮은 전위에 있을 때, 어드레스 라인과 제 1 방전 소자 사이의 전하의 전달을 허용하고, 제 2 방전 장치는 어드레스 라인이 제 2 방전 소자의 전위보다 높은 전위에 있을 때, 어드레스 라인과 제 2 방전 소자 사이의 전하의 전달을 허용하며, 제 1 및 제 2 방전 소자 중 적어도 하나는, 그 하나의 방전 소자가 전자 장치의 통상적인 동작 동안 전기적으로 부동 상태에 있는 구성을 갖는 전자 장치이다.
각각의 행 및 열은 2개의 방전 소자와 관련되는데, 하나의 방전 소자는 정전 전하를 방전시키는데 이용되어, 행 또는 열 어드레스 라인상의 전압의 증가를 초래하고, 다른 하나의 방전 소자는 정전 전하를 방전시키는데 이용되어, 행 또는 열 어드레스 라인상의 전압의 강하를 초래한다. 제조된 장치의 동작 동안 2개의 방전 소자 중 적어도 하나에 대해 전기적으로 부동으로 만듦으로써, 방전 소자와 결합된 방전 장치가 많은 누설 전류로 동작하는 것을 방지할 수 있다는 것이 발견되었다. 특히, 장치의 동작 동안, 전력 소모는 행 및 열 어드레스 라인에 인가된 모든 통상적인 동작 전압에 대해, 모든 방전 장치가 역바이어싱되도록 하는 전압이 방전 소자상에 제공되는 경우에 비해 전력 소모가 상당히 감소될 수 있음을 발견하였다. 더욱이, 이러한 구성은 상이한 공급 도전 라인으로부터 방전 소자로 고정 전압을 인가하기 위한 임의의 도전 라인을 필요로 하지 않아, 매우 바람직하게, 그러한 도전 라인의 전기적 부식의 문제가 발생되지 않는다.
이러한 양상에서, 제 1 방전 소자는 행 및 열 어드레스 라인이 그들 각각의 제 1 방전 장치를 통해 접속되는 하나 이상의 도전 트랙을 포함할 수 있고, 도전 트랙은 화소 어레이의 주변 근처에 배열되거나, 제 2 방전 소자는 행 및 열 어드레스 라인이 그들 각각의 제 2 방전 장치를 통해 접속되는 하나 이상의 도전 트랙을 포함할 수 있고, 도전 트랙은 화소 어레이의 주변 근처에 배열되며, 바람직하게 모든 행 및 열 어드레스 라인은 도전 트랙과 연결된다. 또한, 도전 트랙은 화소 어레이의 주변을 둘러싸면서 연장될 수 있다. 이것에 따르면, 도전 트랙의 유효 패턴이 간단한 방법으로 형성될 수 있다.
각각의 방전 장치는 적어도 하나의 단방향 도전 소자를 포함할 수 있다. 전형적으로, 단방향 도전 소자는 다이오드 접속형 트랜지스터일 수 있다. 전자 장치의 제조 동안, 방전 소자에는 외부 전압이 인가되지 않으며, 유효 다이오드 턴온 전압을 극복하기에 충분한 커다란 전압 변화를 초래하는 임의의 정전 전하가 다이오드 접속형 트랜지스터의 순방향 바이어스를 초래하여, 전하가 방전 소자 중 하나 또는 다른 하나로 방산(dissipation)될 수 있도록 한다. 그러나, 전자 장치의 동작 동안, 정전 전하로 인한 커다란 전압이 발생되지 않으므로, 다이오드 접속형 트랜지스터가 큰 누설 전류로 동작하는 것이 방지될 수 있다.
전자 장치의 제조 동안, 2개의 방전 소자가 서로 연결되는 것이 바람직하다. 이것은 제조된 전자 장치의 동작 이전에 파괴될 수 있는 제 1 및 제 2 방전 소자 사이의 임시 단락 회로에 의해 제공될 수 있다. 이와 달리, 전기적 절연/도전 수단은 제 1 및 제 2 방전 소자 사이에 제공될 수 있으며, 전기적 절연/도전 수단은 주변 회로의 탑재 이후 및/또는 전자 장치의 통상적인 동작 동안, 제 2 방전 소자로부터 제 1 방전 소자를 전기적으로 절연하며, 주변 회로의 탑재 완료 이전 및/또는 상기 통상적인 동작 동안을 제외한 때에, 제 1 및 제 2 방전 소자 사이의 전하의 전달을 허용한다. 이러한 방식으로, 임시 단락 회로가 파괴되는 경우, 또한 그러한 파괴 단계를 요구하지 않으면서, 통상적인 동작 동안의 전자 장치의 정전 방전 보호 및 방전 장치의 누설 전류의 억제가 달성된다. 다이오드 래더(ladder)가 제 1 및 제 2 방전 소자 사이에 제공될 수 있다. 이러한 다이오드 래더는, 공급 전압이 방전 소자에 인가될 때, 다이오드 래더가 장치의 동작 동안 적절하게 남아 있는 경우에도, 낮은 전력 방산을 초래하는, 충분히 높은 저항을 가질 것이다.
다이오드 래더에 근거한 구성 이외에도, 전기적 절연/도전 수단이, 주변 회로의 탑재 이후 및/또는 전자 장치의 통상적인 동작 동안, 턴 오프되어, 제 1 및 제 2 방전 소자 사이에 높은 임피던스를 제공하고, 주변 회로의 탑재 완료 이전 및/또는 상기 통상적인 동작 동안을 제외한 때에, 턴 온되어, 제 1 및 제 2 방전 소자 사이의 도전을 허용하는 스위칭 소자를 포함하는 대안적인 구성이 있다. 더욱 개발된 형태에서, 스위칭 소자는 제 1 및 제 2 방전 소자에 각각 접속된 2개의 입/출력 전극과, 제어 전극―전기적 절연/도전 수단은 제어 전극을 입/출력 전극 또는 제 2 방전 소자 중 하나와 결합하는 저항 소자를 더 포함함―과, 주변 회로의 탑재 완료 이전 및/또는 전자 장치의 통상적인 동작을 제외한 때에, 제 1 및 제 2 방전 소자 사이에 발생되는 전압에 근거하여 저항 소자를 통해 트랜지스터를 턴 온하기 위한 전압을 제어 전극에 인가하고, 한편, 주변 회로의 탑재 이후 및/또는 상기 통상적인 동작 동안, 트랜지스터를 턴 오프하기 위한 전압을 제어 전극에 인가하도록 배열된 회로 섹션을 포함하는 트랜지스터에 의해 구성될 수 있다. 이러한 방식으로, 절연/도전 수단은 비교적 단순한 회로 구성으로 구현될 수 있다. 또다른 단순한 구성으로서, 회로 섹션은 상기 통상적인 동작 동안 제어 전극과 입/출력 전극 또는 제 1 방전 소자 중 다른 것 사이의 단락 회로화(short-circuiting)를 위한 결합부를 포함할 수 있다.
또한, 본 발명의 목적을 달성하기 위해, 본 발명의 다른 양상은, 기판상에 제공되며 행 및 열로 배열되는 화소들의 어레이―각 화소는 스위칭 소자를 포함함―와, 각 화소를 어드레싱하기 위한 복수의 행 및 열 어드레스 라인을 포함하되, 각각의 행 및 열 어드레스 라인은 제 1 방전 장치를 통해 제 1 방전 소자에 접속되고, 제 2 방전 장치를 통해 제 2 방전 소자에 접속되며, 제 1 방전 장치는 어드레스 라인이 제 1 방전 소자의 전위보다 낮은 전위에 있을 때, 어드레스 라인과 제 1 방전 소자 사이의 전하의 전달을 허용하고, 제 2 방전 장치는 어드레스 라인이 제 2 방전 소자의 전위보다 높은 전위에 있을 때, 어드레스 라인과 제 2 방전 소자 사이의 전하의 전달을 허용하며, 제 1 및 제 2 방전 소자 중 적어도 하나는, 전자 장치의 통상적인 동작 동안 발생되는 방전 장치의 누설 전류가 화소 어레이의 주변 회로를 위해 이용될 수 있도록 도전을 형성하는 도전 경로를 갖는 전자 장치이다.
이러한 방식으로, 방전 장치에서 초래된 누설 전류가 효율적으로 이용될 수 있기 때문에, 전자 장치의 통상적인 동작 동안의 전력 소모의 시덕션(seduction)에 기여할 수 있다. 비록, 이러한 기여는 공급 전압을 방전 소자에 인가하기 위한 도전 경로를 필요로 하지만, 도전 경로는 단지 비교적 낮은 전압을 인가하기 위한 것이므로, 전술한 전기적 부식의 문제는 경감된다.
이러한 양상에서의 실례의 경우, 도전 경로는 신호를 열 어드레스 라인에 인가하는 드라이버 회로를 위한 전력 공급 라인과 제 2 방전 소자를 접속할 수 있다. 행 어드레스 라인상의 전위가, 통상적인 동작 동안 열 어드레스 라인에 신호를 제공하기 위한 드라이브 회로에 대한 공급 전압보다 큰 경우, 제 2 방전 장치에 순방향 전압이 인가되어 누설 전류를 발생시킬 가능성을 갖게 된다. 드라이브 회로의 전력 소스, 즉 도전 경로를 통한 드라이빙 에너지에 대한 누설 전류를 이용하도록 구현될 수 있다.
전술한 양상에서, 행 및 열 어드레스 라인이 아닌 적어도 하나의 도전 라인이, 물론 제 1 방전 장치를 통해 제 1 또는 제 2 방전 소자에 또한 접속된다. 도전 라인은 액정 디스플레이 장치 등에 이용되는 것과 같은, 소위 저장 캐패시터 접속 라인, 공통 전극 접속 라인과 같은 보조 라인일 수 있다.
전형적으로, 본 발명의 장치는 액정 디스플레이를 포함할 수 있다.
본 발명은, 그 화소가 TFT를 포함하는 화소로 된 장치에 특히 유용하지만, 2 단자 비선형 장치, 예를 들면, 박막 다이오드 소자와 같은 다른 종류의 스위칭 소자를 이용한 어레이 장치에도 적용할 수 있다.
도 1은 본 발명의 실시예에 따른 전자 장치의 화소 어레이의 주요 구조를 도시한다.
도 2는 도 1의 전자 장치 및 그 등가 회로에서의 각 행 및 열 도체와 관련된 제 1 및 제 2 방전 장치의 일례를 도시한다.
도 3은 방전 소자가 함께 접속될 때의, 도 2의 등가 회로를 도시한다.
도 4는 제 1 및 제 2 방전 소자가 포함된 제 1 구성(임시 단락 회로)을 도시한다.
도 5는 제 1 및 제 2 방전 소자를 결합하기 위한 제 1 구성을 도시한다.
도 6은 방전 소자를 결합하기 위한 제 2 구성을 도시한다.
도 7은 제 3 구성으로부터의 개선된 예를 도시한다.
도 8은 제 3 구성으로부터의 다른 개선된 예를 도시한다.
도 9는 제 3 구성으로부터의 또다른 개선된 예를 도시한다.
도 10은 본 발명의 다른 실시예에 따른 전자 장치의 화소 어레이의 주요 구조를 도시한다.
도 11은 본 발명의 실시예의 변형을 도시한다.
이제, 첨부 도면을 참조한 실시예에 근거하여, 본 발명의 전술한 양상 및 다른 형태들이 보다 상세히 기술될 것이다.
도면들은 단지 개략적인 것이며, 실제 축적으로 도시되지 않는다. 도면들 전체를 통해 동일한 참조 번호를 이용하여, 동일하거나 유사한 부분들을 나타낸다.
도 1은 행(14) 및 열(16)으로 배열된 화소들(12)의 어레이를 포함하는 전자 장치(10)를 도시한다. 화소의 각 행(14)은 공통 행 도체(18)를 공유하고, 화소의 각 열(16)은 공통 열 도체(20)를 공유한다. 따라서, 각 화소(12)는 행 및 열 도체들(18, 20)의 고유한 조합과 관련되어, 개별적인 화소들이 어드레싱될 수 있게 된다.
도 1에 개략적으로 도시된 바와 같이, 각 화소(12)는 드라이브 트랜지스터(22) 및 화소 전극(24)을 포함한다. 각 화소의 드라이브 트랜지스터(22)의 게이트는 관련된 행 도체(18)와 접속된다. 이러한 방식으로, 행 도체(18)에 제공된 신호는 화소 트랜지스터(22)가 턴 온 또는 오프될 수 있도록 한다. 드라이브 트랜지스터(22)가 턴 온될 때, 그것은 열 도체(20)와 화소 전극(24) 사이의 전류 전달을 허용한다.
전술한 구조는 통상적인 것이며, 다양한 유형의 전자 장치가 이러한 구조를 포함할 수 있다. 예를 들어, 전자 장치는 화소 전극(24)을 이용하여 액정 재료층의 대응하는 부분을 변조하는 능동 매트릭스 액정 디스플레이 장치, 또는, 트랜지스터를 이용하여 LED 디스플레이 소자를 통한 전류를 제어하는 능동 매트릭스 LED 디스플레이 장치 또는 전기 이동(electrophoretic) 디스플레이 장치와 같은 다른 능동 매트릭스 디스플레이 장치를 포함할 수 있다. 이와 달리, 전자 장치는 화소 전극(24)이 포토다이오드의 광 수신 전극 또는 다른 광 감지 구성 요소를 포함할 수 있는, 방사 촬영 장치와 같은 감지 어레이 장치를 포함할 수 있다. 각각의 응용에 있어서, 각 화소는 캐패시터와 같은 추가적인 구성 요소를 포함할 수 있으며, 도 1에서의 표현은 단순히 개략적인 것이다.
본 발명은 트랜지스터, 특히 박막 트랜지스터와 같은 능동 스위칭 소자의 어레이가 공통 기판상에 제조되는 모든 유형의 장치와 관련된다. 비록, 다른 종류의 스위칭 소자가 이용될 수 있지만, 각 화소(12)가 단순히 트랜지스터(22) 및 화소 전극(24)으로서 표현되는 것은 이러한 이유 때문이다.
전술한 바와 같이, 정전 전하가 행 및 열 도체(18, 20)상에 형성되는 것이 허용될 때, 이들 전하는 드라이브 트랜지스터(22)를 형성하는 층들에 손상을 초래할 수 있기 때문에, 이러한 유형의 어레이 장치의 제조시에는 문제점이 발생된다.
본 발명에 따르면, 각 행 및 열 도체(18, 20)는, 화소 어레이의 주변 둘레에서 연장되는 도전 라인 형태의 한 쌍의 방전 소자(30, 32)에 결합된다. 각 행 및 열 도체(18, 20)는 제 1 방전 장치(34)를 통해 제 1 방전 라인(30)에 결합되고, 제 2 방전 장치(36)를 통해 제 2 방전 라인(32)에 결합된다.
각각의 방전 장치(34, 36)는 다이오드와 같은 특성을 제공하는데, 즉 행 또는 열 도체(18, 20)와 관련 방전 라인(30, 32) 사이의 전압이 턴 온 임계값을 초과할 때, 전하의 전달을 허용한다.
도 2는 도 1에서는 원으로 표기되는, 방전 소자의 임의의 쌍의 접속부 영역(38)을 보다 상세히 도시한다. 방전 소자의 다른 쌍들은 마찬가지로 행 및 열 도체와 각각 관련된다.
도시된 바와 같이, 도 2의 좌측에서, 제 1 방전 장치(34)는 화소 트랜지스터(22)에 대해 요구되는 것과 동일한 트랜지스터 형성 프로세싱 단계를 이용하여 형성된 박막 트랜지스터(40)를 포함한다. 트랜지스터(40)의 드레인은 제 1 방전 라인(30)에 접속되고, 소스는 행 도체(18)에 접속된다. 드레인은 게이트에 접속되어, 다이오드와 같은 동작 특성을 제공한다. 즉, 드레인상의 전압이 소스상의 전압보다 높은 충분한 레벨이면, 트랜지스터(40)는 도통될 것이다. 이러한 방식으로, 제 1 방전 장치(34)는, 행 도체(18)가 제 1 방전 라인(30)의 전위보다 충분히 낮은 전위에 있는 경우, 즉 다이오드 접속형 트랜지스터의 적어도 턴 온 전압 만큼 낮은 경우, 도통된다.
또한, 제 2 방전 장치(36)는, 행 도체(18)에서 함께 결합된 게이트 및 드레인을 구비하며 전술한 트랜지스터 형성 프로세싱 단계에 의해 형성되는 트랜지스터(42)를 포함한다. 제 2 트랜지스터(42)는, 행 도체(18)가 제 2 방전 라인(32)의 전위보다 충분히 높은 전위에 있을 때 도통된다. 도 2에서의 우측은 다이오드 접속형 트랜지스터를 다이오드(44)로서 나타내는 방전 소자 접속부의 등가 회로를 도시한다.
임의의 개별적인 행 또는 열 도체(18, 20)상에 정전 전하가 형성된다면, 이것은 도체상의 전위가 (다른 행 및 열 도체의 전위에 대하여) 변경되도록 함으로써, 방전 장치(34, 36) 중 하나가 도통되어, 방전 라인(30, 32) 중 하나에 과도 전하를 방산하도록 할 것이다. 방전 라인(30, 32) 사이에 단지 부동 상태만이 유지된다면, 행 및 열 도체(18, 20)상의 전압은 서로간에 차이를 가질 것이다. 이러한 상황을 회피하기 위해, 방전 라인(30, 32) 사이에는 소정 형태의 결합이 바람직하다.
한 가지 가능성은 2개의 방전 라인(30, 32)을 전기적으로 접속하는 것이다. 이것은 도 3에 도시된 등가 회로를 제공한다.
이러한 경우, 행 도체(18)상의 전압의 변화는 공유된 방전 라인(45)에 영향을 미칠 수 없다. 방전 장치(34, 36)는 다른 행 및 열 도체와 이들 도통 전기에 관련되어, 공유된 방전 라인(45)이 모든 행 및 열 도체(18, 20)상의 평균 전압 부근의 전압으로 항상 유지되도록 할 것이다. 그러나, 도 3에 도시된 바와 같은 단일의 방전 라인(45)의 이용 또는 유지는, 전자 장치가 통상적으로 동작할 때, 높은 전력 소모를 초래한다. 동작 동안, 행 도체(18)상의 전압은 드라이브 트랜지스터(22)의 최대 및 최소 게이트 전압들 사이에서 변할 것이며, 열 도체(20)상의 전압은 드라이브 트랜지스터(22)의 최대 및 최소 소스 전압들 사이에서 변할 것이다. 그 결과, 화소의 정상 동작이 방전 장치에서의 약간의 전류 흐름을 초래하여, 낭비되는 전력 소모가 되도록 한다.
본 발명은 어레이의 제조 동안 ESD 손상 보호가 제공되도록 하며, 또한 전자 장치를 이용하는 동안 보호 회로의 전력 소모가 크게 감소되도록 할 수 있다. 이를 위해, 사전결정된 고정 전압을 방전 라인(30, 32)에 인가하도록 만드는 대신에, 방전 라인(30, 32)이 전기적으로 부동 상태에 있도록 각각 만들어진다. 이것은 방전 라인(30, 32)에는, 단지 행 및 열 도체(18, 20)에 의해서만 전압이 제공되고, 다른 전압 인가 수단에 의해서는 전압이 제공되지 않음을 의미하는데, 즉 그들은 행 및 열 도체(18, 20)로부터의 신호를 제외하고는, 어떠한 것에 의해서도 소정의 전위가 주어지지 않음을 의미한다. 특별히 이것을 실현하기 위해, 도 1에 도시된 바와 같이, 방전 라인(30, 32)은 (본 예에서, 링 형태를 취하면서) 화소 어레이를 둘러싸면서 연장되어, 방전 장치(34, 36)를 통해 행 및 열 도체(18, 20)에 결합되는 것을 제외하고는, 어느 곳에서도 접속되지 않도록 한다.
본 발명은, 전자 장치의 동작 동안, 방전 라인(30, 32)에 그들을 바이어싱하기 위한 사전결정된 고정 전압을 역방향으로 인가(또는 그것과 근사한 상태를 형성)하기 보다는, 방전 라인(30, 32)이 부동 상태가 되도록 함으로써, 방전 장치(34, 36)의 전력 소모가 더욱 감소되어, 방전 장치(34, 36)가 전기를 도통하지 않도록 할 수 있음을 발견하였다. 더욱이, 부동 구성은 전압을 방전 라인(30, 32)에 공급하기 위한 수단과 같은, 몇몇 다른 공급 라인을 방전 라인(30, 32)에 결합하기 위한 임의의 도전 리드 라인을 필요로 하지 않으므로, 전술한 바와 같은 리드 라인의 전기적 부식이 바람직하게 방지될 수 있다. 사전결정된 고정 전압을 방전 라인(30, 32)에 인가하는 전술한 방법은, 본 출원에 선행하는 영국 특허 출원 제 0119299.6 호의 명세서에 기술되어 있다.
그 외에도, 그러한 리드 라인의 제거는, 방전 라인(30, 32) 및 그 외의 다른 것들의 배선 레이아웃이 보다 용이해지는 이점을 제공한다. 또한, 방전 라인(30, 32)상에 나타나는 평균 전압은 전자 장치의 통상적인 동작 동안 낮은 값일 것으로 예상되므로, 소위 라인 결함으로 인한 디스플레이 화상의 극단적인 화질 저하는, 방전 장치(34, 36)가 어떠한 이유로 파괴되고, 방전 라인(30, 32)이 행 또는 열 도체(18, 20)에 대하여 단락 회로로 되는 경우에도, 억제될 수 있다고 하는 이점을 예상할 수 있다.
더욱이, 본 예는 방전 라인을, 화소 어레이를 전체적으로 둘러싸는 연속적인 리딩 도전 경로의 링 형태로 제조함으로써, 방전 라인의 패턴이 간단하고, 능률적이고, 효과적으로 형성될 수 있다는 이점을 제공한다.
전술한 바와 같이, 방전 라인(30, 32)은 함께 접속되어, 어레이 제조 동안에 ESD 보호를 개선하는 것이 바람직하지만, 이러한 접속은 전자 장치가 이용될 때에는 유지되어서는 않는다.
도 4에 도시된 바와 같이, 임시 단락 회로(60)가 방전 라인(30, 32) 사이에 제공되며, 2개의 방전 라인을 함께 결합하는 트랙으로서 배열된다. 이러한 트랙은 도 4에 도시된 점선(64)을 따라, 제조 이후에 제거되는 기판의 영역(62)으로 연장된다. 이러한 방식으로, 트랜지스터 어레이의 제조 동안 단락 회로가 제공되지만, 이러한 단락 회로는 전자 장치가 동작하기 전에 파괴된다.
기판 부분들을 물리적으로 제거할 필요성을 회피하기 위해, 2개의 방전 라인(30, 32)이, 도 5에 도시된 바와 같은 다이오드 접속형 TFT 래더(래더 타입 다이오드 접속형 TFT)를 이용하여 함께 접속될 수 있다. 이것은 동작 동안 그것을 통해 최소 전류 흐름을 제공하도록 배열되어, 그것이 제거될 필요가 없게 할 수 있다. 래더를 통한 전류 흐름을 최소화하기 위해, 각 트랜지스터의 폭-길이 비율 및 직렬의 장치 수는, 특정 세트의 방전 라인을 위해 선택된다.
다이오드 래더는 전기적 절연/도전 수단으로서 기능한다. 그것은 정전 방전으로 인한 매우 높은 전압이 어레이 제조 동안 방전 라인들 사이에 인가되는 경우 도통될 수 있지만, 그것은 방전 라인 사이의 전압이 전자 장치의 동작 동안 그렇게 높게 증가되지 않는 상황에 근거하여 그것의 비도전성을 보장하고, 실질적으로 절연된 상태에 대응하는 높은 임피던스를 라인들 사이에 제공한다.
임시 단락 회로를 이용하는 것의 한 가지 문제점은, 일단 단락 회로가 제거되면, 그것이 더 이상 효율적으로 동작하지 않는다는 것이다. 전형적으로, 단락 회로는 제조 프로세스 이후에, 그리고 주변 회로를 어레이에 접속하기 이전에 제거될 것이다. 따라서, 비록 제조 프로세스 동안에 ESD 보호가 제공되더라도, IC 탑재(또는 제조) 동안에 손상이 여전히 초래될 수 있다.
도 6은 방전 라인(30, 32) 사이에 제공되며 화소 어레이와 통합적으로 제조될 수 있는 추가적인 보호 회로(70)(전기적 절연/도전 수단)를 도시한다. 이와 달리, 보호 회로(70)는 IC 탑재(또는 제조) 이전에, 개별적으로 제조되어 화소 어레이에 부착될 수 있다. 보호 회로를 이용하여 임시 단락 회로(60)를 보충함으로써, 단락 회로가 제거된 후 IC 탑재(또는 제조) 동안 보호를 제공할 수 있다. 이와 달리, 보호 회로를 이용하여, IC 탑재(제조) 동안 뿐만 아니라 어레이 제조 동안에 ESD 손상 보호를 제공할 수 있다. 이 경우, 보호 회로부를 제거할 필요가 없다.
보호 회로(70)는 제 1 방전 라인(30)과 제 2 방전 라인(32) 사이에 제 1 경로(72) 및 제 2 경로(74)를 포함한다. 제 1 경로(72)는 그 소스 및 드레인 전극이 제 2 방전 라인(32) 및 제 1 방전 라인(30)에 각각 접속되는 트랜지스터(83)를 포함한다. 제 2 경로(74)는 그의 일단부가 제 2 방전 라인(32)에 접속되는 저항 소자(86) 및 그의 소스 및 드레인 전극이 저항 소자(86)의 다른 단부 및 제 1 방전 라인(30)에 각각 접속되는 트랜지스터(84)를 포함한다. 저항 소자(86)와 트랜지스터(84)의 접속 포인트는 제 1 경로(72)의 트랜지스터(83)의 게이트 전극에 접속된다. 보호 회로(70)는 트랜지스터(84)의 게이트 및 드레인 전극 사이에 다른 저항 소자(88)를 더 포함하며, 트랜지스터(84)의 게이트 전극은 보호 회로(70)의 출력으로서 리딩된다.
블록(76)은 어레이의 주변 회로부를 도시한다. 그것은 방전 라인(32) 및 트랜지스터(84)의 게이트 전극으로부터의 리드 라인이, 주변 회로를 어셈블리한 이후 및/또는 전자 장치의 통상적인 동작 동안 전기적으로 결합되지만, 방전 라인(32) 및 트랜지스터(84)로부터의 리드 라인은 주변 회로 어셈블리의 완료 이전 및/또는 통상적인 동작 동안을 제외한 때에, 전기적으로 개방되도록 만들어짐을 보여준다.
그러한 구성의 보호 회로에서, 어레이의 제조 동안 및 (리드 라인의 비접속에서의) 주변 IC들의 탑재 동안, 트랜지스터(84)는 오프 상태로 유지되며, 정전 전하가 방전 라인(30)에 반대되는 것으로서 방전 라인(32)상에 충분히 높은 전압(또는, 방전 라인(32)에 반대되는 것으로서 방전 라인(30)상에 충분히 낮은 전압)을 초래하는 경우, 트랜지스터(83)는 턴 온되고, 저항 소자(86) 및 트랜지스터(83)는 다이오드 접속형 트랜지스터로서 효율적으로 동작함으로써, 방전 라인(30, 32) 사이에 결합을 형성한다. 이러한 방식으로, 정전 방전 손상 보호가 달성된다.
한편, 전자 장치가 (리드 라인의 접속에서) 주변 IC의 탑재 이후에 동작할 때, 트랜지스터(84)는 해당 시간에 나타나는 방전 라인(30, 32)상의 전압에 의해 일정하게 턴 온되고, 그에 따라 트랜지스터(83)는 오프로 되어, 제 1 경로(72)가 컷 오프(cut off)되도록 한다. 이 경우, 저항 소자(86)는 충분히 높은 임피던스를 갖는 것으로 가정되어, 제 2 경로(74)에, 무시할 수 있는 매우 적은 전류 흐름만이 존재함으로써, 방전 라인(30) 및 방전 라인(32)이 사실상 전기 절연되도록 만들어진다.
다른 저항 소자(88)는 선택적인 것이며, 트랜지스터(84)가 적절하게 턴 오프되는 것을 보장하기 위한 보조 부분으로서 작용함을 알아야 한다.
보호 회로(70)내의 모든 구성 요소는 박막 트랜지스터를 이용하여 구현될 수 있다. 특히, 저항 소자(86, 88)는 역바이어스 방향으로 정의가능한 저항을 제공하는 단일의 또는 다수의 다이오드 접속형 트랜지스터로서 형성될 수 있다.
도 7은 도 6의 보호 회로(70)가 더 간략화되는 예를 도시한다.
도 7의 보호 회로(70A)는 도 6에서의 트랜지스터(84) 및 저항 소자(88)를 생략한 형태를 취하고 있으며, 트랜지스터(83)의 게이트 전극 및 트랜지스터(83)의 드레인 전극은 보호 회로(70A) 밖의 주변 회로부(76)로 리딩된다.
마찬가지로 이 경우에도, 리드 라인의 비접속 동안, 정전 전하가 방전 라인(30)에 반대되는 것으로서 방전 라인(32)상에 충분히 높은 전압(또는, 방전 라인(32)에 반대되는 것으로서 방전 라인(30)상에 충분히 낮은 전압)을 초래하는 경우, 저항 소자(86) 및 트랜지스터(83)는 다이오드 접속형 트랜지스터로서 효율적으로 동작함으로써, 방전 라인(30, 32) 사이에 결합을 형성한다. 이러한 방식으로, 정전 방전 손상 보호가 달성된다.
한편, 전자 장치가 (리드 라인의 접속에서) 주변 IC의 탑재 이후에 동작할 때, 해당 시간에 나타나는 방전 라인(30, 32)상의 전압은 트랜지스터(83)가 오프되도록 함으로써, 경로(72)가 컷 오프되도록 한다. 이 경우, 저항 소자(86)는 충분히 높은 임피던스를 갖는 것으로 가정되어, 저항 소자(86) 및 리드 라인을 포함하는 경로에 무시할 수 있는 매우 적은 전류 흐름만이 존재함으로써, 방전 라인(30) 및 방전 라인(32)이 사실상 전기 절연되도록 만들어진다.
도 8 및 9는 도 7에 도시된 구성이 보다 신뢰할 수 있게 만들어지는 예를 도시한다.
도 8의 보호 회로(70B)는 방전 라인(30)과 방전 라인(32) 사이에 제공된 복수의 캐스케이드 접속형 트랜지스터(83a, 83b, 83c)와, 트랜지스터의 게이트 전극과 방전 라인(32) 사이에 접속된 각각의 저항 소자(86a, 86b, 86c)를 포함하며, 게이트 전극은 주변 회로부(76B)로 리딩되고, 전자 장치의 통상적인 동작 동안 상호접속되는 형태를 취한다.
도 9의 보호 회로(70C)는 방전 라인(30)과 방전 라인(32) 사이에 제공된 복수의 캐스케이드 접속형 트랜지스터(83a, 83b, 83c)와, 각각의 트랜지스터의 게이트 전극과 소스 전극 사이에 접속된 저항 소자(86a, 86b, 86c)를 포함하며, 게이트 전극은 주변 회로부(76C)로 리딩되고, 전자 장치의 통상적인 동작 동안 상호접속되는 형태를 취한다.
이들 구성에 따르면, 임의의 한 트랜지스터가 어떠한 이유로 결함이 있는 경우에도, 다른 트랜지스터 및 관련된 회로 경로는 어레이의 제조시에 및 전자 장치의 통상적인 동작 동안의 방전 라인(30, 32)의 주변 회로 및 전기적 절연 형성시에, 정전 방전 손상 보호를 제공할 수 있다. 따라서, 높은 신뢰도의 형태가 제공된다.
상기 실시예에서는, 도 1에서와 같이 (방전 장치로부터의 신호의 수단을 제외한) 임의의 전압을 방전 라인에 인가하는 수단을 갖지 않는 방식에 의해, 방전 라인이 전자 장치의 통상적인 동작 동안 부동으로 만들어지는 구성만이 언급되었다. 그러나, 그러한 수단을 갖지 않는 것에 의해 방전 라인의 부동을 실현하는 대신에, 예를 들면, 방전 라인이 충분한 고저항 소자를 통해 전력 공급 라인과 결합되거나, 또는 적절한 캐패시턴스 소자를 통해 접지 전위와 결합되어, 방전 라인이 실질적으로 부동으로 되도록 할 수 있다. 이와 달리, 이하의 상이한 방안은 고유한 이점을 또한 얻을 수 있다.
도 10은 도 1에 도시된 것과 등가의 부분들에 동일 참조 번호가 부여되는 다른 실시예를 도시한다.
방전 라인(32)을 소스 드라이버(101)의 전력 공급 라인에 접속하는 추가적인 도전 라인(102)이 제공된다. 잘 알려져 있는 바와 같이, 소스 드라이버(101)에는 화소 신호를 각각의 열 도체(20)에 인가하기 위한 출력 증폭기가 제공되며, 각각의 증폭기에는 전력 소스(103)로부터 그의 공급 전력 라인을 통해 전력이 공급된다.
통상적으로, 전력 소스(103)의 전압은 행 도체(18)에 인가되는 화소 드라이빙 트랜지스터의 게이트 제어 신호의 최대 전압값보다 낮은 값을 갖는다. 예를 들어, 전력 소스 전압은 5V 정도인 반면, 게이트 제어 신호는 -10과 +15V 사이이다. 게이트 제어 신호가 전력 소스 전압보다 높은 값을 갖는 경우, 제 2 방전 장치(36)에 전압이 순방향으로 인가되어, 누설 전류(104)가 제 2 방전 라인(32) 및 추가적인 도전 라인(102)을 통해 전력 공급 라인으로 흐르도록 할 것이다. 따라서, 소스 드라이버(101)는 이러한 전력 공급 라인으로 흐르는 전류를 재이용할 수 있다.
방전 라인(32)에는 행 도체(18)에 인가된 최대 전압값 이상의 높은 값의 전압이 인가되어, 누설 전류가 방전 장치(36)를 통해 흐르는 것을 방지하고, 낭비되는 전력 소모가 발행되는 것을 방지하기 위해, 방전 장치(36)를 항상 역바이어싱해야 하는 것으로 기본적으로 고려됨을 알아야 한다. 반대로, 본 실시예는 역바이어싱하는 대신에, 행 도체(18)에 인가된 전압 범위내의 중간 값의 전압을 방전 라인(32)과 의도적으로 결합하는 것에 관한 것이다. 이러한 방식으로, 소스 드라이버(105)에 대해 단지 전력 공급 전압만이 이용될 수 있고, 방전 장치(36)를 통해 흐르는 누설 전류(104)가, 소스 드라이버(105)의 전력 공급 라인에 대해 재순환되도록 성공적으로 허용될 수 있다. 즉, 행 도체(18)에 중간 값보다 높지 않은 전압이 인가될 때, 방전 장치(36)가 도통되도록 허용되지 않고, 행 도체(18)에 중간 값보다 높은 전압이 인가될 때, 재순환을 가능하게 하는 방법에 의해, 소스 드라이버(105)의 동작을 위한 실제적인 이용을 위해, 방전 장치(36)의 도통된 전류가 입력되는 것이 보장된다.
중간 값 전압을 방전 라인에 결합함으로써 다른 이점이 발생된다. 즉, 영국 특허 출원에서와 같이, 방전 장치(36)를 항상 역바이어싱하기에 충분히 높은 전압이 방전 라인에 인가되는 경우, 고전압의 전력 공급을 위한 도전 라인은 쉽게 전기적 부식을 가질 수 있다. 그러나, 도전 라인이 방전 라인을, 상기 고전압보다 낮은 중간 값 전압에 결합하는 경우, 도전 라인은 그러한 전기적 부식을 갖기가 어렵다는 것이 발견되었다. 따라서, 본 실시예에 있어서도, 이전의 실시예에서 수행된 바와 갖은 전기적 부식에 대해 측정을 행할 수 있다.
또한, 본 실시예에서, 방전 라인(30, 32)상의 전압은 전자 장치의 통상적인 동작 동안 낮으므로, 전술한 바와 같은 라인 결함으로 인한 디스플레이 화상 품질의 극단적인 저하의 억제 효과가 마찬가지로 예상될 수 있다.
전술한 설명에서, 방전 라인(30, 32)은 모든 행 및 열 도체들 사이에서 공유된 것으로서 도시되었다. 그 대신에, 개별적인 행 및 열 방전 바들이 제공될 수도 있다. 도 11은 개별적인 행 방전 라인(90, 92) 및 열 방전 라인(94, 96)이 제공되는 장치(10)를 도시한다. 방전 장치는 전술한 것과 정확하게 동일한 방법으로 동작하는 회로(98)로서 개략적으로 표현되었다. 그러나, 개별적인 행 및 열 방전 라인을 이용하는 것은, 방전 회로가, 장치의 정상 동작 동안 행 및 열 라인상에서 예상되는 특정 전압을 위해 적절하게 설계될 수 있도록 한다. 예를 들어, 전형적으로 액정 디스플레이의 행 드라이버는 행 도체상에 약 +20V와 -20V 사이의 전압 레벨을 제공함으로써, 화소 트랜지스터에 대해 요구된 턴 온 및 턴 오프 특성을 제공한다. 그러나, 전형적으로 열 드라이버는 단지 약 5V의 전압 스윙(swing)으로 열 도체상에 전압을 제공한다.
도 11에 도시된 예에서, 각각의 행 및 열 도체의 각 단부에 방전 회로(98)가 제공된다. 이것은 개별적인 화소 회로와 가장 근접한 방전 회로 사이의 경로 길이를 최소화하며, 도체의 어느 단부에 형성된 정전 전하가 방전 회로를 통해 즉각적으로 통과되는 것이 바람직하게 가능하다.
행의 일단부에서의 방전 라인(94, 96)의 쌍은 행의 반대 단부에서의 방전 라인(94, 96)의 쌍과 접속되거나 또는 접속되지 않을 수 있으며, 마찬가지로, 열의 일단부에서의 방전 라인(90, 92)의 쌍은 열의 반대 단부에서의 방전 라인의 쌍과 접속되거나 또는 접속되지 않을 수 있다.
전술한 실시예에서, 방전 장치는 단일의 다이오드 접속형 트랜지스터로서 표현되었지만, 물론, 다수의 다이오드 접속형 트랜지스트를 이용하여 각각의 방전 장치(34, 36)를 형성할 수 있다. 이와 달리, 다른 유형의 단방향 도전 장치가 이용될 수도 있다.
비록, 방전 장치(34, 36)가, 어드레스 라인인 행 및 열 도체(18, 20)와 결합되는 것으로 언급되었지만, 방전 장치는 마찬가지로 바람직하게 이들 어드레스 라인이 아닌 도전 라인, 예를 들면, 정전 방전 보호를 필요로 하는 액정 디스플레이 장치에서 이용된 저장 캐패시터 접속 라인 및/또는 공통 전극 접속 라인에도 접속된다. 그 이유는, 그러한 도전 라인은 어드레스 라인을 운반하는 어레이 기판상에 공통으로 형성되고, 정전 방전 손상이 마찬가지로 발생될 가능성을 갖기 때문이다.
방사 감지기 및 액정 디스플레이의 특정한 예가 전술되었다. 이들 유형의 장치 각각의 정확한 화소 레이아웃에 대해서는 당업자에게 잘 알려져 있기 때문에 상세히 기술되지 않았다. 본 발명은 임의의 어레이 장치의 제조 동안 손상을 방지하는데 이용될 수 있다.
당업자라면 다양한 변형이 가능함을 명백히 이해할 것이다.
참조 번호 설명
10 : 전자 장치
12 : 화소
14 : 행
16 : 열
18 : 행 도체
20 : 열 도체
22 : 박막 트랜지스터
24 : 화소 전극
30 : 제 1 방전 소자
32 : 제 2 방전 소자
34 : 제 1 방전 장치
36 : 제 2 방전 장치
40 : 제 1 트랜지스터
42 : 제 2 트랜지스터
44 : 등가 다이오드
45 : 공유 접속 라인
60 : 임시 단락 회로
70, 70A, 70B, 70C : 보호 회로
72 : 제 1 경로
74 : 제 2 경로
76, 76A, 76B, 76C : 주변 회로부
78, 80 : 방전 소자의 리딩 아웃 라인
82 : 게이트 제어 신호 라인
83, 83a, 83b, 86c, 84 : 트랜지스터
86, 86a, 86b, 86c, 88 : 저항 소자
101 : 소스 드라이버
102 : 공급 라인의 접속을 위한 도전 경로
103 : 전력 공급
104 : 누설 전류

Claims (14)

  1. 전자 장치(electronic device)에 있어서,
    기판상에 제공되며 행 및 열로 배열되는 화소들의 어레이―각 화소는 스위칭 소자를 포함함―와,
    각 화소를 어드레싱하기 위한 복수의 행 및 열 어드레스 라인을 포함하되,
    각각의 행 및 열 어드레스 라인은 제 1 방전 장치를 통해 제 1 방전 소자에 접속되고, 제 2 방전 장치를 통해 제 2 방전 소자에 접속되며,
    상기 제 1 방전 장치는 상기 어드레스 라인이 상기 제 1 방전 소자의 전위보다 낮은 전위에 있을 때, 상기 어드레스 라인과 상기 제 1 방전 소자 사이의 전하의 전달을 허용하고, 상기 제 2 방전 장치는 상기 어드레스 라인이 상기 제 2 방전 소자의 전위보다 높은 전위에 있을 때, 상기 어드레스 라인과 상기 제 2 방전 소자 사이의 전하의 전달을 허용하며,
    상기 제 1 및 제 2 방전 소자 중 적어도 하나는, 그 하나의 방전 소자가 상기 전자 장치의 통상적인 동작 동안 전기적으로 부동 상태에 있는 구성을 갖는
    전자 장치.
  2. 제 1 항에 있어서,
    상기 제 1 방전 소자는 상기 행 및 열 어드레스 라인이 그들 각각의 제 1 방전 장치를 통해 접속되는 하나 이상의 도전 트랙을 포함하고, 상기 도전 트랙은 상기 화소 어레이의 주변 근처에 배열되는 전자 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 방전 소자는 상기 행 및 열 어드레스 라인이 그들 각각의 제 2 방전 장치를 통해 접속되는 하나 이상의 도전 트랙을 포함하고, 상기 도전 트랙은 상기 화소 어레이의 주변 근처에 배열되는 전자 장치.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 도전 트랙은 상기 화소 어레이의 주변을 둘러싸면서 연장되는 전자 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    각각의 방전 장치는 적어도 하나의 단방향 도전 소자를 포함하는 전자 장치.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제 1 및 제 2 방전 소자 사이에 임시 단락 회로가 제공되는 전자 장치.
  7. 제 6 항에 있어서,
    상기 단락 회로는 상기 전자 장치의 동작 이전에 파괴(broken off)되는 전자 장치.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 제 1 및 제 2 방전 소자 사이에 전기적 절연/도전 수단(electrical isolation/conduction means)이 제공되고, 상기 전기적 절연/도전 수단은 주변 회로의 탑재 이후 및/또는 상기 전자 장치의 통상적인 동작 동안, 상기 제 2 방전 소자로부터 상기 제 1 방전 소자를 전기적으로 절연하며, 상기 주변 회로의 탑재 완료 이전 및/또는 상기 통상적인 동작 동안을 제외한 때에, 상기 제 1 및 제 2 방전 소자 사이의 전하의 전달을 허용하는 전자 장치.
  9. 제 8 항에 있어서,
    상기 전기적 절연/도전 수단은, 주변 회로의 탑재 이후 및/또는 상기 전자 장치의 통상적인 동작 동안, 턴 오프되어, 상기 제 1 및 제 2 방전 소자 사이에 높은 임피던스를 제공하고, 상기 주변 회로의 탑재 완료 이전 및/또는 상기 통상적인 동작 동안을 제외한 때에, 턴 온되어, 상기 제 1 및 제 2 방전 소자 사이의 도전을 허용하는 스위칭 소자를 포함하는 전자 장치.
  10. 제 9 항에 있어서,
    상기 스위칭 소자는, 상기 제 1 및 제 2 방전 소자에 각각 접속된 2개의 입/출력 전극과, 제어 전극―상기 전기적 절연/도전 수단은 상기 제어 전극을 상기 입/출력 전극 또는 상기 제 2 방전 소자 중 하나와 결합하는 저항 소자를 더 포함함―과, 주변 회로의 탑재 완료 이전 및/또는 상기 전자 장치의 통상적인 동작을 제외한 때에, 상기 제 1 및 제 2 방전 소자 사이에 발생되는 전압에 근거하여 상기 저항 소자를 통해 상기 트랜지스터를 턴 온하기 위한 전압을 상기 제어 전극에 인가하고, 한편, 주변 회로의 탑재 이후 및/또는 상기 통상적인 동작 동안, 상기 트랜지스터를 턴 오프하기 위한 전압을 상기 제어 전극에 인가하도록 배열된 회로 섹션을 포함하는 트랜지스터에 의해 구성되는 전자 장치.
  11. 제 10 항에 있어서,
    상기 회로 섹션은 상기 통상적인 동작 동안 상기 제어 전극과 상기 입/출력 전극 또는 상기 제 1 방전 소자 중 다른 것 사이의 단락 회로화(short-circuiting)를 위한 결합부를 포함하는 전자 장치.
  12. 전자 장치에 있어서,
    기판상에 제공되며 행 및 열로 배열되는 화소들의 어레이―각 화소는 스위칭 소자를 포함함―와,
    각 화소를 어드레싱하기 위한 복수의 행 및 열 어드레스 라인을 포함하되,
    각각의 행 및 열 어드레스 라인은 제 1 방전 장치를 통해 제 1 방전 소자에 접속되고, 제 2 방전 장치를 통해 제 2 방전 소자에 접속되며,
    상기 제 1 방전 장치는 상기 어드레스 라인이 상기 제 1 방전 소자의 전위보다 낮은 전위에 있을 때, 상기 어드레스 라인과 상기 제 1 방전 소자 사이의 전하의 전달을 허용하고, 상기 제 2 방전 장치는 상기 어드레스 라인이 상기 제 2 방전 소자의 전위보다 높은 전위에 있을 때, 상기 어드레스 라인과 상기 제 2 방전 소자 사이의 전하의 전달을 허용하며,
    상기 제 1 및 제 2 방전 소자 중 적어도 하나는, 상기 전자 장치의 통상적인 동작 동안 발생되는 상기 방전 장치의 누설 전류가 상기 화소 어레이의 주변 회로를 위해 이용될 수 있도록 도전을 형성하는 도전 경로를 갖는
    전자 장치.
  13. 제 12 항에 있어서,
    상기 도전 경로는 신호를 상기 열 어드레스 라인에 인가하는 드라이버 회로를 위한 전력 공급 라인과 상기 제 2 방전 소자를 접속하는 전자 장치.
  14. 제 1 항 내지 제 13 항에 있어서,
    상기 행 및 열 어드레스 라인이 아닌 적어도 하나의 도전 라인이, 상기 제 1 방전 장치를 통해 상기 제 1 또는 제 2 방전 소자에 또한 접속되는 전자 장치.
KR1020057014871A 2003-02-14 2004-02-06 전자 장치 KR101025412B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00037244 2003-02-14
JP2003037244A JP2004246202A (ja) 2003-02-14 2003-02-14 静電放電保護回路を有する電子装置

Publications (2)

Publication Number Publication Date
KR20050102109A true KR20050102109A (ko) 2005-10-25
KR101025412B1 KR101025412B1 (ko) 2011-03-28

Family

ID=32866353

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057014871A KR101025412B1 (ko) 2003-02-14 2004-02-06 전자 장치

Country Status (7)

Country Link
US (1) US7453420B2 (ko)
EP (1) EP1599857A2 (ko)
JP (2) JP2004246202A (ko)
KR (1) KR101025412B1 (ko)
CN (1) CN100498890C (ko)
TW (1) TWI351012B (ko)
WO (1) WO2004072941A2 (ko)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7876302B2 (en) * 2004-07-26 2011-01-25 Seiko Epson Corporation Driving circuit for electro-optical panel and driving method thereof, electro-optical device, and electronic apparatus having electro-optical device
JP4945070B2 (ja) * 2004-10-29 2012-06-06 東芝モバイルディスプレイ株式会社 表示装置
KR20060086178A (ko) 2005-01-26 2006-07-31 삼성전자주식회사 액정 표시 장치
JP2006208653A (ja) * 2005-01-27 2006-08-10 Mitsubishi Electric Corp 表示装置
TWI281569B (en) * 2005-06-13 2007-05-21 Au Optronics Corp Display panels
JP4536776B2 (ja) * 2005-07-14 2010-09-01 シャープ株式会社 アクティブマトリクス型液晶表示装置
KR101197054B1 (ko) * 2005-11-14 2012-11-06 삼성디스플레이 주식회사 표시 장치
CN100388069C (zh) * 2005-11-23 2008-05-14 友达光电股份有限公司 显示装置及其共同电极的配置结构
KR100924222B1 (ko) * 2006-06-29 2009-11-02 엘지디스플레이 주식회사 정전기 방전 회로 및 이를 구비한 액정표시장치
TWI346807B (en) * 2006-10-20 2011-08-11 Au Optronics Corp Electrostatic discharge protection structure and method for manufacturing an electrostatic discharge protection device thereof
JP2008116770A (ja) * 2006-11-07 2008-05-22 Hitachi Displays Ltd 表示装置
KR101304416B1 (ko) 2006-11-10 2013-09-05 삼성디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
TWI347479B (en) * 2006-12-19 2011-08-21 Prime View Int Co Ltd Electronic ink display device and active device array substrate
KR100993420B1 (ko) * 2006-12-29 2010-11-09 엘지디스플레이 주식회사 액정표시장치
JP2008209468A (ja) * 2007-02-23 2008-09-11 Seiko Instruments Inc 液晶表示装置
TW200839400A (en) * 2007-03-27 2008-10-01 Prime View Int Co Ltd An active matrix device or flat panel display with electrostatic protection
TWI400785B (zh) * 2007-07-12 2013-07-01 Chunghwa Picture Tubes Ltd 主動元件陣列基板
TWI358872B (en) * 2008-01-09 2012-02-21 Chunghwa Picture Tubes Ltd Two-way electrostatic discharge protection circuit
TWI357146B (en) * 2008-04-07 2012-01-21 Chunghwa Picture Tubes Ltd Flat display panel
TWI374349B (en) 2008-06-06 2012-10-11 Raydium Semiconductor Corp Video system, controlling appratus for signal outputting circuit, and controlling method for signal outputting circuit
CN101661698B (zh) * 2008-08-26 2014-07-16 群创光电股份有限公司 显示影像系统
WO2010029866A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101772377B1 (ko) 2008-09-12 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101545460B1 (ko) 2008-09-12 2015-08-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 생산 방법
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
WO2010038819A1 (en) 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5306784B2 (ja) 2008-11-18 2013-10-02 株式会社ジャパンディスプレイ 表示装置
CN102257547B (zh) * 2010-01-06 2014-07-23 松下电器产业株式会社 有源矩阵基板、显示面板以及它们的检查方法
JP5662114B2 (ja) 2010-11-17 2015-01-28 株式会社ジャパンディスプレイ 表示装置
TWI433102B (zh) * 2011-05-03 2014-04-01 Raydium Semiconductor Corp 顯示驅動器及畫面閃爍抑制裝置
CN102651547B (zh) * 2012-01-12 2013-06-05 京东方科技集团股份有限公司 一种静电放电保护电路及包括该保护电路的显示装置
US9520715B2 (en) 2012-09-25 2016-12-13 Shanghai Tianma Micro-electronics Co., Ltd. ESD protection device of touch panel
CN103294251B (zh) * 2012-09-25 2016-05-18 上海天马微电子有限公司 一种触摸屏的esd保护装置
CN102967973B (zh) * 2012-11-08 2015-10-14 京东方科技集团股份有限公司 一种静电放电保护电路及驱动方法和显示面板
CN103943611B (zh) * 2013-02-22 2016-11-23 上海天马微电子有限公司 一种阵列基板及面板
TWI505003B (zh) 2013-06-07 2015-10-21 E Ink Holdings Inc 顯示面板及其製造方法
KR102113607B1 (ko) * 2013-08-30 2020-05-21 엘지디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
CN103944154A (zh) 2013-12-11 2014-07-23 厦门天马微电子有限公司 一种静电保护电路及液晶显示器
CN103941908B (zh) * 2013-12-23 2017-03-08 上海天马微电子有限公司 一种触摸屏显示面板以及触摸屏显示装置
CN103794606A (zh) 2014-01-23 2014-05-14 深圳市华星光电技术有限公司 显示面板线路结构
KR20150089208A (ko) * 2014-01-27 2015-08-05 삼성전자주식회사 디스플레이 장치 및 그 제조방법
KR102219516B1 (ko) * 2014-04-10 2021-02-25 삼성디스플레이 주식회사 표시 기판
CN104280908A (zh) * 2014-10-21 2015-01-14 深圳市华星光电技术有限公司 一种检测电路和液晶显示面板及其制造方法
CN204667021U (zh) * 2015-06-15 2015-09-23 京东方科技集团股份有限公司 阵列基板和显示装置
US10074323B2 (en) * 2015-06-18 2018-09-11 Panasonic Liquid Crystal Display Co., Ltd. Liquid crystal display device and manufacturing method thereof
GB2543528B (en) 2015-10-20 2020-01-15 Advanced Risc Mach Ltd Memory circuit
JP2017103408A (ja) * 2015-12-04 2017-06-08 株式会社ジャパンディスプレイ 表示装置
CN205621414U (zh) * 2016-04-26 2016-10-05 京东方科技集团股份有限公司 静电放电电路、阵列基板和显示装置
CN106950775A (zh) * 2017-05-16 2017-07-14 京东方科技集团股份有限公司 一种阵列基板和显示装置
US11387230B2 (en) 2018-05-16 2022-07-12 Industrial Technology Research Institute System in package structure for perform electrostatic discharge operation and electrostatic discharge protection structure thereof
US20200144307A1 (en) * 2018-11-06 2020-05-07 HKC Corporation Limited Array substrate, manufacturing method of the array substrate, and display device
JP6996031B1 (ja) * 2019-01-03 2022-01-17 シグニファイ ホールディング ビー ヴィ 電荷放散を伴う機器
CN110782839B (zh) * 2019-11-13 2021-03-23 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板和显示装置
CN114783347A (zh) * 2019-12-26 2022-07-22 瑞鼎科技股份有限公司 源极驱动电路
CN113643654B (zh) * 2021-08-17 2022-06-07 天津工业大学 一种微显示阵列无源驱动线路功率损耗优化电路
CN114582282B (zh) * 2022-03-30 2023-07-25 武汉华星光电半导体显示技术有限公司 Esd保护电路及显示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59126663A (ja) * 1983-01-11 1984-07-21 Seiko Epson Corp 半導体装置
JPH032838A (ja) * 1989-05-31 1991-01-09 Matsushita Electron Corp 液晶表示装置の製造方法
US5220443A (en) * 1991-04-29 1993-06-15 Nec Corporation Matrix wiring substrate and active matrix display having non-linear resistance elements for electrostatic discharge protection
JP2766442B2 (ja) * 1992-06-03 1998-06-18 株式会社フロンテック マトリクス配線基板
JP3223614B2 (ja) * 1992-12-22 2001-10-29 松下電器産業株式会社 液晶表示装置
GB9226890D0 (en) * 1992-12-23 1993-02-17 Philips Electronics Uk Ltd An imaging device
JP3029531B2 (ja) * 1994-03-02 2000-04-04 シャープ株式会社 液晶表示装置
US5657139A (en) * 1994-09-30 1997-08-12 Kabushiki Kaisha Toshiba Array substrate for a flat-display device including surge protection circuits and short circuit line or lines
JP3315829B2 (ja) * 1994-11-17 2002-08-19 株式会社東芝 半導体装置
US5900767A (en) * 1995-06-24 1999-05-04 U.S. Philips Corporation Electronic devices comprising an array
JPH11509938A (ja) * 1995-07-31 1999-08-31 リットン システムズ カナダ リミテッド 静電放電防止回路付き半導体スイッチアレイおよび製造方法
JPH09171167A (ja) * 1995-12-20 1997-06-30 Advanced Display:Kk 液晶表示装置
JPH1010493A (ja) * 1996-06-24 1998-01-16 Hitachi Ltd 液晶表示装置および液晶表示基板
US6175394B1 (en) * 1996-12-03 2001-01-16 Chung-Cheng Wu Capacitively coupled field effect transistors for electrostatic discharge protection in flat panel displays
US5973658A (en) 1996-12-10 1999-10-26 Lg Electronics, Inc. Liquid crystal display panel having a static electricity prevention circuit and a method of operating the same
US5936687A (en) * 1997-09-25 1999-08-10 Samsung Electronics Co., Ltd. Liquid crystal display having an electrostatic discharge protection circuit and a method for testing display quality using the circuit
GB0008019D0 (en) * 2000-03-31 2000-05-17 Koninkl Philips Electronics Nv Display device having current-addressed pixels
GB0119299D0 (en) 2001-08-08 2001-10-03 Koninkl Philips Electronics Nv Electrostatic discharge protection for pixellated electronic device

Also Published As

Publication number Publication date
JP5325386B2 (ja) 2013-10-23
JP2006517678A (ja) 2006-07-27
CN1748237A (zh) 2006-03-15
EP1599857A2 (en) 2005-11-30
US20060145951A1 (en) 2006-07-06
WO2004072941A2 (en) 2004-08-26
US7453420B2 (en) 2008-11-18
TW200502894A (en) 2005-01-16
WO2004072941A3 (en) 2004-11-11
CN100498890C (zh) 2009-06-10
KR101025412B1 (ko) 2011-03-28
JP2004246202A (ja) 2004-09-02
TWI351012B (en) 2011-10-21

Similar Documents

Publication Publication Date Title
KR101025412B1 (ko) 전자 장치
EP1428064B1 (en) Electrostatic discharge protection for pixellated electronic device
US5671026A (en) Liquid crystal display device with TFT ESD protective devices between I/O terminals or with a short circuited alignment film
JP3315829B2 (ja) 半導体装置
US5606340A (en) Thin film transistor protection circuit
KR102145390B1 (ko) 정전기 방전 회로를 포함하는 표시 장치
US20060017139A1 (en) Thin film semiconductor device and method of manufacturing the same, electro-optical device, and electronic apparatus
JP2004078187A (ja) 静電気防止のための液晶パネル
US7532264B2 (en) On-substrate ESD protection for array based image sensors
US7545450B2 (en) Display device comprising electrostatic discharge protection circuits, each circuit having one end connected to first and second conducting wires and another end connected to a corresponding signal line
US6909116B2 (en) Semiconductor device
JP2006308803A (ja) 液晶表示装置
JPH09265110A (ja) アクティブマトリックスパネル
JPWO2007055047A1 (ja) 表示装置およびそれを備える電子機器
JP2008216997A (ja) 液晶表示装置
KR101748698B1 (ko) 표시패널 및 이를 포함하는 평판디스플레이장치
JPH11150275A (ja) 薄膜トランジスタアレイ基板
JP4234023B2 (ja) 表示装置および表示装置の製造方法
JP2002174820A (ja) アクティブマトリクス基板
KR100312759B1 (ko) 정전기 보호 회로를 가지는 액정 표시 장치
JP4372524B2 (ja) 電子回路配線および表示装置
JPH11233778A (ja) 表示装置
KR20160080860A (ko) 정전기 보호회로를 구비한 표시장치
KR100924228B1 (ko) 액정 표시 패널 및 그 제조방법
JP2004012744A (ja) 液晶パネルおよびその製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140310

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150306

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160309

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170315

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee