JPH09171167A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH09171167A JPH09171167A JP33210695A JP33210695A JPH09171167A JP H09171167 A JPH09171167 A JP H09171167A JP 33210695 A JP33210695 A JP 33210695A JP 33210695 A JP33210695 A JP 33210695A JP H09171167 A JPH09171167 A JP H09171167A
- Authority
- JP
- Japan
- Prior art keywords
- outer peripheral
- line
- voltage
- peripheral line
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 走査線１及び信号線２を短絡外周線５で短絡
しているため、画素部４内のスイッチング素子３の検査
ができない。 【解決手段】 直交して配置された複数の走査線１と信
号線２の各交点に配置されたスイッチング素子３を有す
る画素部４の外周部に、走査線１の少なくとも一端及び
信号線２の少なくとも一端と接続するように短絡外周線
５を配置し、この短絡外周線５とスイッチング素子３と
の間にあって走査線１または信号線２による接続を制御
するトランジスタ７を、電圧印加回路８によって短絡外
周線５に電圧を印加することにより制御して、画素部４
の静電気を除去するものである。
しているため、画素部４内のスイッチング素子３の検査
ができない。 【解決手段】 直交して配置された複数の走査線１と信
号線２の各交点に配置されたスイッチング素子３を有す
る画素部４の外周部に、走査線１の少なくとも一端及び
信号線２の少なくとも一端と接続するように短絡外周線
５を配置し、この短絡外周線５とスイッチング素子３と
の間にあって走査線１または信号線２による接続を制御
するトランジスタ７を、電圧印加回路８によって短絡外
周線５に電圧を印加することにより制御して、画素部４
の静電気を除去するものである。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、駆動用スイッチ
ング素子として、薄膜トランジスタアレイを用いた液晶
表示装置の静電気破壊防止のための電圧吸収回路に関す
るものである。
ング素子として、薄膜トランジスタアレイを用いた液晶
表示装置の静電気破壊防止のための電圧吸収回路に関す
るものである。
【０００２】
【従来の技術】液晶ディスプレイ（ＬＣＤ）は、薄型、
軽量、低消費電力という利点により、現在主流の表示方
式である。特に薄膜トランジスタ（ＴＦＴ）を用いた液
晶ディスプレイ（ＴＦＴ−ＬＣＤ）は、カラーＣＲＴに
迫る表示性能から液晶ディスプレイのなかで主流となっ
ている。そのＴＦＴ−ＬＣＤにおいて、薄膜トランジス
タ（ＴＦＴ）を作り込むことは、大幅な工程を要し、ひ
いてはコストアップの要因となる。薄膜トランジスタに
おいては、表示性能向上のために、トランジスタの低し
きい値化が望まれており、ゲート絶縁膜はより薄く設計
されている。
軽量、低消費電力という利点により、現在主流の表示方
式である。特に薄膜トランジスタ（ＴＦＴ）を用いた液
晶ディスプレイ（ＴＦＴ−ＬＣＤ）は、カラーＣＲＴに
迫る表示性能から液晶ディスプレイのなかで主流となっ
ている。そのＴＦＴ−ＬＣＤにおいて、薄膜トランジス
タ（ＴＦＴ）を作り込むことは、大幅な工程を要し、ひ
いてはコストアップの要因となる。薄膜トランジスタに
おいては、表示性能向上のために、トランジスタの低し
きい値化が望まれており、ゲート絶縁膜はより薄く設計
されている。
【０００３】図３は、従来の液晶表示装置のマトリクス
基板の等価回路図である。図４は、走査線及び信号線を
短絡し、短絡外周線を設けた従来の液晶表示装置のマト
リクス基板の等価回路図である。図において、１はマト
リクス基板内の複数本の走査線、２は複数の走査線１に
交差配置された複数本の信号線、３は複数の走査線１と
複数の信号線２の交点位置に設けられたＴＦＴからなる
スイッチング素子である。図４において、４はスイッチ
ング素子３をマトリクス状にして有する画素部、５は画
素部４の外周部に配置され、複数の走査線１と複数の信
号線２を短絡した短絡外周線である。
基板の等価回路図である。図４は、走査線及び信号線を
短絡し、短絡外周線を設けた従来の液晶表示装置のマト
リクス基板の等価回路図である。図において、１はマト
リクス基板内の複数本の走査線、２は複数の走査線１に
交差配置された複数本の信号線、３は複数の走査線１と
複数の信号線２の交点位置に設けられたＴＦＴからなる
スイッチング素子である。図４において、４はスイッチ
ング素子３をマトリクス状にして有する画素部、５は画
素部４の外周部に配置され、複数の走査線１と複数の信
号線２を短絡した短絡外周線である。
【０００４】このような液晶表示装置においては、各ゲ
ート間、各ドレインバス間及びこれら両バス間は、互い
に分離された構成となっている。そのため、マトリクス
作成工程中、もしくはその後の工程中において発生する
高電圧の静電気（数１００Ｖ〜数ｋＶ）が、各バス間に
印加され、その結果ゲート絶縁膜の絶縁破壊が生じ、ド
レインバスとゲートバス間が短絡してしまうという問題
があった。このようなバスライン間の短絡は、１個のＴ
ＦＴ内の短絡であっても、ライン全体が欠陥となってし
まう重大な欠陥である。その静電気破壊の対策として、
図４のように走査線１及び信号線２を短絡外周線５で短
絡して、走査線１及び信号線２を同電位にする方法がと
られていた。また、このような欠点を解決するものとし
て、例えば、特開平５−２７２６３号公報には、アドレ
ス線と短絡用外周配線間及びデータ線と短絡用外周配線
間に放電用のＴＦＴを設けて、静電気による電位差によ
り、静電気を短絡用外周配線に放電する技術が紹介され
ている。
ート間、各ドレインバス間及びこれら両バス間は、互い
に分離された構成となっている。そのため、マトリクス
作成工程中、もしくはその後の工程中において発生する
高電圧の静電気（数１００Ｖ〜数ｋＶ）が、各バス間に
印加され、その結果ゲート絶縁膜の絶縁破壊が生じ、ド
レインバスとゲートバス間が短絡してしまうという問題
があった。このようなバスライン間の短絡は、１個のＴ
ＦＴ内の短絡であっても、ライン全体が欠陥となってし
まう重大な欠陥である。その静電気破壊の対策として、
図４のように走査線１及び信号線２を短絡外周線５で短
絡して、走査線１及び信号線２を同電位にする方法がと
られていた。また、このような欠点を解決するものとし
て、例えば、特開平５−２７２６３号公報には、アドレ
ス線と短絡用外周配線間及びデータ線と短絡用外周配線
間に放電用のＴＦＴを設けて、静電気による電位差によ
り、静電気を短絡用外周配線に放電する技術が紹介され
ている。
【０００５】
【発明が解決しようとする課題】上記のような液晶表示
装置では、走査線１及び信号線２を短絡外周線５で短絡
しているため、画素部４内のスイッチング素子３の検査
ができないという欠点があった。また、特開平５−２７
２６３号公報に紹介されている技術は、静電気による電
位差によって、ＴＦＴを導通させ静電気を放電するもの
であった。
装置では、走査線１及び信号線２を短絡外周線５で短絡
しているため、画素部４内のスイッチング素子３の検査
ができないという欠点があった。また、特開平５−２７
２６３号公報に紹介されている技術は、静電気による電
位差によって、ＴＦＴを導通させ静電気を放電するもの
であった。
【０００６】この発明は、上述のような課題を解決する
ためになされたものであり、静電気による絶縁破壊を防
止するに際して、バスライン間短絡をなくすことができ
且つスイッチング素子検査ができる液晶表示装置を提供
することを目的としている。
ためになされたものであり、静電気による絶縁破壊を防
止するに際して、バスライン間短絡をなくすことができ
且つスイッチング素子検査ができる液晶表示装置を提供
することを目的としている。
【０００７】
【課題を解決するための手段】この発明に係わる液晶表
示装置においては、複数の走査線と交叉して配置された
複数の信号線と、走査線及び信号線の各交点にマトリッ
クス状に配置されたスイッチング素子を有する画素部
と、この画素部の外周部に配置された外周線と、この外
周線と走査線及び信号線のいずれか一方または両方の少
なくとも各一端との間に配置され、導通時に外周線と走
査線または信号線を接続する接続トランジスタと、この
接続トランジスタを制御するために外周線に電圧を印加
する電圧印加回路を備えたものである。また、接続トラ
ンジスタの制御電極は、スイッチング素子側の電荷を外
周線に逃がすように走査線または信号線に接続されてい
るものである。また、接続トランジスタの制御電極は、
スイッチング素子側の電圧が外周線の電圧より高いと
き、スイッチング素子側の電荷を外周線に逃がすように
接続されているものである。さらに、接続トランジスタ
の制御電極は、スイッチング素子側の電圧が外周線の電
圧より低いとき、スイッチング素子側の電荷を外周線に
逃がすように接続されているものである。
示装置においては、複数の走査線と交叉して配置された
複数の信号線と、走査線及び信号線の各交点にマトリッ
クス状に配置されたスイッチング素子を有する画素部
と、この画素部の外周部に配置された外周線と、この外
周線と走査線及び信号線のいずれか一方または両方の少
なくとも各一端との間に配置され、導通時に外周線と走
査線または信号線を接続する接続トランジスタと、この
接続トランジスタを制御するために外周線に電圧を印加
する電圧印加回路を備えたものである。また、接続トラ
ンジスタの制御電極は、スイッチング素子側の電荷を外
周線に逃がすように走査線または信号線に接続されてい
るものである。また、接続トランジスタの制御電極は、
スイッチング素子側の電圧が外周線の電圧より高いと
き、スイッチング素子側の電荷を外周線に逃がすように
接続されているものである。さらに、接続トランジスタ
の制御電極は、スイッチング素子側の電圧が外周線の電
圧より低いとき、スイッチング素子側の電荷を外周線に
逃がすように接続されているものである。
【０００８】また、外周線は、複数に分割され、任意の
外周線に接続される接続トランジスタの制御電極は、ス
イッチング素子側の電圧が外周線の電圧より高いとき、
スイッチング素子側の電荷を外周線に逃がすように接続
され、別の外周線に接続される接続トランジスタの制御
電極は、スイッチング素子側の電圧が外周線の電圧より
低いとき、スイッチング素子側の電荷を外周線に逃がす
ように接続されているものである。また、電圧印加回路
は、可変電圧を印加するものである。さらにまた、電圧
印加回路からは、一時的に電圧が印加されるものであ
る。また、スイッチング素子と接続トランジスタとの間
の走査線または信号線には、電極パッドが設けられてい
るものである。加えて、外周線、接続トランジスタ、電
圧印加回路は、製品検査終了後に切断されるものであ
る。また、外周線、接続トランジスタ、電圧印加回路、
電極パッドは、製品検査終了後に切断されるものであ
る。
外周線に接続される接続トランジスタの制御電極は、ス
イッチング素子側の電圧が外周線の電圧より高いとき、
スイッチング素子側の電荷を外周線に逃がすように接続
され、別の外周線に接続される接続トランジスタの制御
電極は、スイッチング素子側の電圧が外周線の電圧より
低いとき、スイッチング素子側の電荷を外周線に逃がす
ように接続されているものである。また、電圧印加回路
は、可変電圧を印加するものである。さらにまた、電圧
印加回路からは、一時的に電圧が印加されるものであ
る。また、スイッチング素子と接続トランジスタとの間
の走査線または信号線には、電極パッドが設けられてい
るものである。加えて、外周線、接続トランジスタ、電
圧印加回路は、製品検査終了後に切断されるものであ
る。また、外周線、接続トランジスタ、電圧印加回路、
電極パッドは、製品検査終了後に切断されるものであ
る。
【０００９】
実施の形態１．図１は、この発明の実施の形態１による
液晶表示装置のマトリクス基板の等価回路図である。図
において、１〜５は従来装置と同じものであり、その説
明を省略する。６は画素部４の外周部に配置された走査
線１上又は信号線２上の電極パッド、７は走査線１上又
は信号線２上において、短絡外周線５とスイッチング素
子３との間に、それぞれ設けられ、ゲート電極とスイッ
チング素子３側の走査線１又は信号線２とが短絡された
トランジスタである。８は短絡外周線５に所定の電圧を
印加する電圧印加回路である。
液晶表示装置のマトリクス基板の等価回路図である。図
において、１〜５は従来装置と同じものであり、その説
明を省略する。６は画素部４の外周部に配置された走査
線１上又は信号線２上の電極パッド、７は走査線１上又
は信号線２上において、短絡外周線５とスイッチング素
子３との間に、それぞれ設けられ、ゲート電極とスイッ
チング素子３側の走査線１又は信号線２とが短絡された
トランジスタである。８は短絡外周線５に所定の電圧を
印加する電圧印加回路である。
【００１０】このような構成の液晶表示装置において
は、短絡外周線５に、電圧印加回路８により、ある電圧
Ｖｒｅｆを印加する。もし画素部４内の走査線１上若し
くは信号線２上にＶｒｅｆ＋Ｖｔｈ以上の＋の電荷が帯
電していると、短絡外周線５側ソース電圧Ｖｒｅｆより
画素部４内の走査線１、信号線２の電圧が高いために、
トランジスタ７が瞬時にＯＮして、走査線１上の電荷が
短絡外周線５側に流れ込む。電荷が短絡外周線５側へ流
れ込むと同時に、トランジスタ７はＯＦＦして、再び画
素部４内に流れ込むようなことはない。走査線１又は信
号線２上の電極パッド６にプロービングして、画素部４
内のスイッチング素子３の検査をする際、例えば約２０
Ｖの電圧を印加しても、トランジスタ７のチャンネル抵
抗を約２００Ω程度に設定しておけば、プローブからみ
た短絡外周線５側のインピーダンスが高いために測定が
可能となる。このようにして、静電気対策を行いなが
ら、且つアレイテスタによるスイッチング素子３の検査
が可能である。尚検査終了時には、短絡外周線５及びト
ランジスタ７は切り離してもよい。
は、短絡外周線５に、電圧印加回路８により、ある電圧
Ｖｒｅｆを印加する。もし画素部４内の走査線１上若し
くは信号線２上にＶｒｅｆ＋Ｖｔｈ以上の＋の電荷が帯
電していると、短絡外周線５側ソース電圧Ｖｒｅｆより
画素部４内の走査線１、信号線２の電圧が高いために、
トランジスタ７が瞬時にＯＮして、走査線１上の電荷が
短絡外周線５側に流れ込む。電荷が短絡外周線５側へ流
れ込むと同時に、トランジスタ７はＯＦＦして、再び画
素部４内に流れ込むようなことはない。走査線１又は信
号線２上の電極パッド６にプロービングして、画素部４
内のスイッチング素子３の検査をする際、例えば約２０
Ｖの電圧を印加しても、トランジスタ７のチャンネル抵
抗を約２００Ω程度に設定しておけば、プローブからみ
た短絡外周線５側のインピーダンスが高いために測定が
可能となる。このようにして、静電気対策を行いなが
ら、且つアレイテスタによるスイッチング素子３の検査
が可能である。尚検査終了時には、短絡外周線５及びト
ランジスタ７は切り離してもよい。
【００１１】実施の形態２．図２は、この発明の実施の
形態２による液晶表示装置のマトリクス基板の等価回路
図である。図において、１〜７は図１におけるものと同
じものであり、その説明を省略する。１０は、短絡外周
線５と別に設けられた短絡外周線である。１１は、走査
線１上又は信号線２上において、短絡外周線１０とスイ
ッチング素子３との間に設けられ、ゲート電極と短絡外
周線１０側の走査線１又は信号線２とが短絡されたトラ
ンジスタである。１２は短絡外周線１０に電圧を印加す
る電圧印加回路である。
形態２による液晶表示装置のマトリクス基板の等価回路
図である。図において、１〜７は図１におけるものと同
じものであり、その説明を省略する。１０は、短絡外周
線５と別に設けられた短絡外周線である。１１は、走査
線１上又は信号線２上において、短絡外周線１０とスイ
ッチング素子３との間に設けられ、ゲート電極と短絡外
周線１０側の走査線１又は信号線２とが短絡されたトラ
ンジスタである。１２は短絡外周線１０に電圧を印加す
る電圧印加回路である。
【００１２】図１では、トランジスタ７は画素部４側の
走査線１若しくは信号線２とゲート電極を短絡していた
が、図２では、トランジスタ１１は短絡外周線１０側の
走査線１若しくは信号線２とゲート電極を短絡する。画
素部４内に−の電荷が帯電している場合でも、実施の形
態１と同様に短絡外周線１０上に、電圧印加回路１２に
より、Ｖｒｅｆを印加する。画素部４側の電圧より、Ｖ
ｒｅｆを与えている短絡外周線１０側の電圧が高いため
に、トランジスタ１１が瞬時にＯＮして画素部４側の−
の電荷が短絡外周線１０側へ流れ込む。流れ込むと同時
にトランジスタ１１がＯＦＦし、再び画素部４側に流れ
込むようなことはない。以上のように、短絡外周線５、
１０にＶｒｅｆを与え、もし画素部４内に静電気による
絶縁破壊をおこす電荷がある場合は、トランジスタ７又
は１１は瞬時にＯＮして電荷を逃がし、短絡外周線５又
は１０側へ電荷が移動すると同時に、トランジスタ７又
は１１がＯＦＦし、再び画素部４内が流れ込むのを防ぐ
ものであり、＋−の電荷を逃がすように方向性を持たせ
た機能を有している。
走査線１若しくは信号線２とゲート電極を短絡していた
が、図２では、トランジスタ１１は短絡外周線１０側の
走査線１若しくは信号線２とゲート電極を短絡する。画
素部４内に−の電荷が帯電している場合でも、実施の形
態１と同様に短絡外周線１０上に、電圧印加回路１２に
より、Ｖｒｅｆを印加する。画素部４側の電圧より、Ｖ
ｒｅｆを与えている短絡外周線１０側の電圧が高いため
に、トランジスタ１１が瞬時にＯＮして画素部４側の−
の電荷が短絡外周線１０側へ流れ込む。流れ込むと同時
にトランジスタ１１がＯＦＦし、再び画素部４側に流れ
込むようなことはない。以上のように、短絡外周線５、
１０にＶｒｅｆを与え、もし画素部４内に静電気による
絶縁破壊をおこす電荷がある場合は、トランジスタ７又
は１１は瞬時にＯＮして電荷を逃がし、短絡外周線５又
は１０側へ電荷が移動すると同時に、トランジスタ７又
は１１がＯＦＦし、再び画素部４内が流れ込むのを防ぐ
ものであり、＋−の電荷を逃がすように方向性を持たせ
た機能を有している。
【００１３】実施の形態３．短絡外周線５又は１０に、
電圧印加回路８又は１２によって印加する電圧Ｖｒｅｆ
を可変にする。そうすることで、＋−の電荷、電荷量の
大小にかかわらず、静電気対策ができる。なお短絡外周
線５、１０に与えるＶｒｅｆは常時与える必要はなく、
静電気が発生しそうな時に一時的に与えればよい。
電圧印加回路８又は１２によって印加する電圧Ｖｒｅｆ
を可変にする。そうすることで、＋−の電荷、電荷量の
大小にかかわらず、静電気対策ができる。なお短絡外周
線５、１０に与えるＶｒｅｆは常時与える必要はなく、
静電気が発生しそうな時に一時的に与えればよい。
【００１４】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。液晶表
示装置の画素部に静電気が発生した場合、外周線に電圧
を供給することで、外周線と走査線または信号線とを接
続する接続トランジスタが活性化され、静電気の抜け道
ができて静電気を外周線に逃がし、液晶表示装置のＴＦ
Ｔマトリクス基板を静電気破壊から防止できるとともに
画素部内のスイッチング素子の検査ができる。
れているので、以下に示すような効果を奏する。液晶表
示装置の画素部に静電気が発生した場合、外周線に電圧
を供給することで、外周線と走査線または信号線とを接
続する接続トランジスタが活性化され、静電気の抜け道
ができて静電気を外周線に逃がし、液晶表示装置のＴＦ
Ｔマトリクス基板を静電気破壊から防止できるとともに
画素部内のスイッチング素子の検査ができる。
【図１】 この発明の実施の形態１による液晶表示装置
のマトリクス基板の等価回路図である。
のマトリクス基板の等価回路図である。
【図２】 この発明の実施の形態２による液晶表示装置
のマトリクス基板の等価回路図である。
のマトリクス基板の等価回路図である。
【図３】 従来の液晶表示装置のマトリクス基板の等価
回路図である。
回路図である。
【図４】 走査線及び信号線を短絡し、短絡外周線を設
けた従来の液晶表示装置のマトリクス基板の等価回路図
である。
けた従来の液晶表示装置のマトリクス基板の等価回路図
である。
１ 走査線、２ 信号線、３ スイッチング素子、４画
素部、５，１０ 短絡外周線、６ 電極パッド、７，１
１ トランジスタ、８，１２ 電圧印加回路。
素部、５，１０ 短絡外周線、６ 電極パッド、７，１
１ トランジスタ、８，１２ 電圧印加回路。
Claims (10)
- 【請求項１】 複数の走査線、この複数の走査線と交叉
して配置された複数の信号線、上記走査線及び信号線の
各交点にマトリックス状に配置されたスイッチング素子
を有する画素部、この画素部の外周部に配置された外周
線、この外周線と上記走査線及び信号線のいずれか一方
または両方の少なくとも各一端との間に配置され、導通
時に上記外周線と上記走査線または信号線を接続する接
続トランジスタ、この接続トランジスタを制御するため
に上記外周線に電圧を印加する電圧印加回路を備えたこ
とを特徴とする液晶表示装置。 - 【請求項２】 接続トランジスタの制御電極は、スイッ
チング素子側の電荷を外周線に逃がすように走査線また
は信号線あるいは外周線に接続されていることを特徴と
する請求項１記載の液晶表示装置。 - 【請求項３】 接続トランジスタの制御電極は、スイッ
チング素子側の電圧が外周線の電圧より高いとき、スイ
ッチング素子側の電荷を外周線に逃がすように接続され
ていることを特徴とする請求項２記載の液晶表示装置。 - 【請求項４】 接続トランジスタの制御電極は、スイッ
チング素子側の電圧が外周線の電圧より低いとき、スイ
ッチング素子側の電荷を外周線に逃がすように接続され
ていることを特徴とする請求項２記載の液晶表示装置。 - 【請求項５】 外周線は、複数に分割されており、任意
の外周線に接続される接続トランジスタの制御電極は、
スイッチング素子側の電圧が外周線の電圧より高いと
き、スイッチング素子側の電荷を外周線に逃がすように
接続され、別の外周線に接続される接続トランジスタの
制御電極は、スイッチング素子側の電圧が外周線の電圧
より低いとき、スイッチング素子側の電荷を外周線に逃
がすように接続されていることを特徴とする請求項２記
載の液晶表示装置。 - 【請求項６】 電圧印加回路は、可変電圧が印加できる
ものであることを特徴とする請求項１乃至請求項５のい
ずれか一項記載の液晶表示装置。 - 【請求項７】 電圧印加回路から、一時的に電圧が印加
されることを特徴とする請求項１乃至請求項６のいずれ
か一項記載の液晶表示装置。 - 【請求項８】 スイッチング素子と接続トランジスタと
の間の走査線または信号線には、電極パッドが設けられ
ていることを特徴とする請求項１乃至請求項７のいずれ
か一項記載の液晶表示装置。 - 【請求項９】 外周線、接続トランジスタ、電圧印加回
路は、製品検査終了後に切断されることを特徴とする請
求項１乃至請求項７のいずれか一項記載の液晶表示装
置。 - 【請求項１０】 外周線、接続トランジスタ、電圧印加
回路、電極パッドは、製品検査終了後に切断されること
を特徴とする請求項８記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33210695A JPH09171167A (ja) | 1995-12-20 | 1995-12-20 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33210695A JPH09171167A (ja) | 1995-12-20 | 1995-12-20 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09171167A true JPH09171167A (ja) | 1997-06-30 |
Family
ID=18251224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33210695A Pending JPH09171167A (ja) | 1995-12-20 | 1995-12-20 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09171167A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000060042A (ko) * | 1999-03-11 | 2000-10-16 | 윤종용 | 정전기 방지 액정표시 패널 |
| KR20020057030A (ko) * | 2000-12-30 | 2002-07-11 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시소자의 정전기 방지방법 |
| JP2006517678A (ja) * | 2003-02-14 | 2006-07-27 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 静電放電保護回路を有する電子装置 |
| US7342579B2 (en) | 2004-10-11 | 2008-03-11 | Chunghwa Picture Tubes, Ltd. | Thin film transistor array plate, liquid crystal display panel and method of preventing electrostatic discharge |
| CN100403151C (zh) * | 2005-09-05 | 2008-07-16 | 中华映管股份有限公司 | 薄膜晶体管阵列基板、其静电放电保护元件及其制造方法 |
| CN100416344C (zh) * | 2006-01-18 | 2008-09-03 | 中华映管股份有限公司 | 主动元件阵列基板、液晶显示面板与两者的检测方法 |
| US7626647B2 (en) | 2006-10-20 | 2009-12-01 | Au Optronics Corp. | Electrostatic discharge protection structure and electrostatic discharge protection device for a liquid crystal display, and method of making the same |
| JP2012022348A (ja) * | 1997-10-14 | 2012-02-02 | Samsung Electronics Co Ltd | 液晶表示装置用基板、液晶表示装置及びその製造方法 |
| US10074646B2 (en) | 2008-09-12 | 2018-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
-
1995
- 1995-12-20 JP JP33210695A patent/JPH09171167A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012022348A (ja) * | 1997-10-14 | 2012-02-02 | Samsung Electronics Co Ltd | 液晶表示装置用基板、液晶表示装置及びその製造方法 |
| KR20000060042A (ko) * | 1999-03-11 | 2000-10-16 | 윤종용 | 정전기 방지 액정표시 패널 |
| KR20020057030A (ko) * | 2000-12-30 | 2002-07-11 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시소자의 정전기 방지방법 |
| JP2006517678A (ja) * | 2003-02-14 | 2006-07-27 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 静電放電保護回路を有する電子装置 |
| US7342579B2 (en) | 2004-10-11 | 2008-03-11 | Chunghwa Picture Tubes, Ltd. | Thin film transistor array plate, liquid crystal display panel and method of preventing electrostatic discharge |
| CN100403151C (zh) * | 2005-09-05 | 2008-07-16 | 中华映管股份有限公司 | 薄膜晶体管阵列基板、其静电放电保护元件及其制造方法 |
| CN100416344C (zh) * | 2006-01-18 | 2008-09-03 | 中华映管股份有限公司 | 主动元件阵列基板、液晶显示面板与两者的检测方法 |
| US7626647B2 (en) | 2006-10-20 | 2009-12-01 | Au Optronics Corp. | Electrostatic discharge protection structure and electrostatic discharge protection device for a liquid crystal display, and method of making the same |
| US10074646B2 (en) | 2008-09-12 | 2018-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6624857B1 (en) | Active-matrix-type liquid crystal display panel and method of inspecting the same | |
| JP4080384B2 (ja) | 静電気防止のための液晶パネル | |
| JP3379896B2 (ja) | 液晶表示装置及びその検査方法 | |
| US6566902B2 (en) | Liquid crystal display device for testing signal line | |
| US5657139A (en) | Array substrate for a flat-display device including surge protection circuits and short circuit line or lines | |
| KR100234940B1 (ko) | 정전기 방지용 액정 표시 패널의 구조 및 그 운영 방법 | |
| US20010045997A1 (en) | Liquid crystal display device | |
| JP2715936B2 (ja) | 薄膜トランジスタ型液晶表示装置とその製造方法 | |
| US7733115B2 (en) | Substrate testing circuit | |
| US7132846B2 (en) | Method and apparatus for testing liquid crystal display | |
| JPH09171167A (ja) | 液晶表示装置 | |
| KR100316493B1 (ko) | 액티브매트릭스액정표시장치 | |
| JP4252528B2 (ja) | アクティブマトリクス型液晶表示パネル及びその検査方法 | |
| JPH0527263A (ja) | 液晶表示装置 | |
| JP2004272028A (ja) | 表示装置用基板及びそれを備えた表示装置 | |
| JP2002098999A (ja) | 液晶表示装置 | |
| JP3192236B2 (ja) | 電子映像装置 | |
| KR100909781B1 (ko) | 액정표시장치용 어레이 기판의 검사장치 및 검사방법 | |
| KR102347412B1 (ko) | 표시장치용 표시패널 및 표시패널 검사 방법 | |
| JP3001477B2 (ja) | マトリクスアレイ配線基板及びその製造方法 | |
| JPH08152652A (ja) | フラットパネル表示装置用アレイ基板 | |
| JPH08262485A (ja) | 液晶表示装置 | |
| JP2002277896A (ja) | 液晶表示装置及び画面表示応用装置 | |
| KR100296551B1 (ko) | 액정표시장치의불량검사방법 | |
| JP2004151583A (ja) | 画像表示装置 |