KR20050097203A - 반도체 메모리 장치 - Google Patents

Abstract

본 발명은 리페어 공정시 레이저를 조사하지 않고도, 단락시킬 수 있는 퓨즈를 구비한 반도체 메모리 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 다수의 노멀셀; 상기 노멀셀에 에러가 발생되었을 때 치완하기 위한 다수의 예비셀; 에러가 발생된 노멀셀에 대한 어드레스 경로를 상기 예비셀중 선택된 하나로 치완시키기 위한 다수의 퓨즈를 구비하며, 상기 다수의 퓨즈는 리페어 공정시 가해지는 빛 또는 열에 의해 전기 전도도가 변화되는 특성을 가지는 물질로 구성되는 것을 특징으로 하는 반도체 메모리 장치를 제공한다.

Description

반도체 메모리 장치{SEMICONDUCTOR MEMORY DEVICE}

본 발명은 반도체 메모리 장치에 관한 것으로, 특히 반도체 메모리 장치의 리페어 공정시 사용되는 퓨즈에 관한 것이다.

반도체 장치, 특히 메모리장치 제조시 수많은 미세 셀 중에서 한 개라도 결함이 있으면 메모리로서의 기능을 수행 하지 못하므로 불량품으로 처리된다. 그러나 메모리 내의 일부 셀에만 결함이 발생하였는데도 불구하고 장치 전체를 불량품으로 폐기하는 것은 수율(yield)측면에서 비효율적인 처리방법이다.

따라서, 현재는 메모리 장치 내에 미리 설치해둔 예비셀( 리던던시(redundancy) 셀이라고도 함)을 이용하여 불량 셀을 대체함으로써, 전체 메모리를 되살려 주는 방식으로 수율 향상을 이루고 있다.

리던던시 셀을 이용한 리페어 작업은 통상, 일정 셀 어레이(cell array)마다 스페어 로우(spare low) 어레이와 스페어 칼럼(sparecolumn) 어레이를 미리 설치해 두어 결함이 발생된 불량 메모리 셀을 로우/컬럼 단위로 스페어 메모리 셀로 치완해 주는 방식으로 진행된다.

이를 자세히 살펴보면, 웨이퍼 상태로 완료된 후에 테스트를 통해 불량 메모리 셀을 골라내면 그에 해당하는 어드레스(address)를 예비셀의 어드레스 신호로 바꾸어 주는 프로그램을 내부회로에 행하게 된다. 따라서, 실제 사용시에는 불량 라인에 해당하는 어드레스 신호가 입력되면 불량셀 대신에 예비셀로 선택이 바뀌게 되는 것이다.

전술한 프로그램 방식 중에서, 가장 널리 사용되는 방식이 레이저 빔으로 퓨즈를 태워 끊어버리는 방식인데, 레이저의 조사에 의해 끊어지는 배선을 퓨즈라 하고, 그 끊어지는 부위와 이를 둘러싸는 영역을 퓨즈 박스라 한다.

도1은 종래 기술에 의한 반도체 메모리 장치를 나타내는 단면도로서, 좌측은 셀영역의 단면을 나타내고 우측은 퓨즈영역을 나타낸다.

도1의 도시된 바와 같이, 반도체 메모리 장치의 셀영역은 기판(10) 상부에 소자분리막(11), 활성영역(13), 게이트 패턴(14), 제1 및 제2 스토리지 노드 콘택플러그(15a,17), 비트라인 콘택플러그(15b), 비트라인(16), 층간절연막(12,17,22)과 캐패시터를 형성하는 스토리지 노드 콘택플러그(19), 유전체박막(20), 플레이트전극(23,24)을 구비한다. 플레이트 전극(23,24)는 폴리실리콘막(23)과, TiN막(24)으로 구성된다.

한편 반도체 메모리 장치의 퓨즈영역은 기판상에 층간절연막(11',17',22')과, 폴리실리콘막(23')과 TiN막(24')으로 구성된 퓨즈와, 퓨즈상부에 형성된 층간절연막(26)을 구비한다. 또한, 도면부호 26은 리페어 공정시 레이저 조사에 의한 퓨즈절단을 위해 퓨즈상부의 층간절연막(21)을 일정두께만큼 제거하여 형성하는 퓨즈박스를 나타낸다. 여기서 층간절연막(11',17',22')은 따로 형성되는 것이 아니고, 셀영역에서의 층간절연막(11,17,22)이 형성될 때 각각 같이 형성되는 막이다.

퓨즈는 전술한 바와 같이 반도체 소자의 결함(Fail)이 발생한 경우에 결함이 발생한 부분을 리페어하기 위한 것으로, 통상 퓨즈는 추가적인 공정으로 따로 형성하는 것은 아니고 셀영역의 비트 라인(Bit Line) 또는 워드 라인(Word line)등의 도전층을 이용하여 형성한다.

특히 최근에 반도체 메모리 장치의 집적도가 높아지면서 반도체 메모리 장치의 구조물의 높이도 높아지게 되었다, 이로 인하여 비교적 하부구조인 워드라인이나 비트라인을 이용해서 퓨즈를 형성하게 되면 이후 퓨즈박스를 형성하기 위해서 많은 층간절연막을 제거해야하는 어려움이 생기게 되었다. 따라서 최근에는 반도체 메모리 장치의 높은 위치에서 형성되는 도전층을 퓨즈라인으로 이용하고 있는데, 금속배선이나 캐패시터의 전극용 도전막을 퓨즈라인으로 이용하고 있다.

도1에 도시된 퓨즈(23',24')는 셀영역에 형성된 캐패시터의 플레이트 전극(23,24)을 형성하는 도전막을 이용하여 형성한 것이다.

도3은 도1에 도시된 도면에서 퓨즈부분만 나타낸 것으로, 리페어공정에서의 퓨즈 절단시 퓨즈박스에서의 문제점을 보여주는 도면이다.

도3을 참조하여 살펴보면, 리페어 공정시에 결함셀을 구제하기 위하여 레이저를 X영역에 조사하여 해당되는 퓨즈를 블로잉(blowing)하게 된다. 이 때, 블로잉하게된 퓨즈의 단면, 특히 TiN막(23')이 노출되는데, 이 상태로 후속 테스트를 고온, 고압, 수분상태에서 실시하게 되면, 노출된 TiN막(24')에서 산화가 일어난다.

TiN막(24')의 산화는 하부에 형성된 폴리실리콘막(23')과의 계면을 따라 진행되어 TiN막(24')과 폴리실리콘막(23') 사이에 리프팅(lifting)이 발생하면서 주변의 층간절연막에 크렉(crack)을 발생시킨다.

이 때 생기는 크랙현상으로 인해 이웃한 퓨즈까지 데미지 또는 블로잉(blowing)이 발생하여 반도체 메모리 장치가 에러를 유발할 수 있다.

전술한 문제점은 레이저를 조사하여 퓨즈를 전달시키기 때문에 발생되는 문제점이며, 리페어 공정시 퓨즈를 절단시키는 방법으로 레이저 조사를 사용함으로서 퓨즈의 면적을 일정부분이상 크게 제조해야하는 등의 다른 여러 문제점도 발생되고 있다.

본 발명은 상기의 문제점을 해결하기 위해 제안된 것으로, 리페어 공정시 레이저를 조사하지 않고도, 단락시킬 수 있는 퓨즈를 구비한 반도체 메모리 장치를 제공함을 목적으로 한다.

본 발명은 상기의 목적을 달성하기 위하여, 다수의 노멀셀; 상기 노멀셀에 에러가 발생되었을 때 치완하기 위한 다수의 예비셀; 에러가 발생된 노멀셀에 대한 어드레스 경로를 상기 예비셀중 선택된 하나로 치완시키기 위한 다수의 퓨즈를 구비하며, 상기 다수의 퓨즈는 리페어 공정시 가해지는 빛 또는 열에 의해 전기 전도도가 변화되는 특성을 가지는 물질로 구성되는 것을 특징으로 하는 반도체 메모리 장치를 제공한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

본 발명의 일실시예에 따른 반도체장치는 다수의 노멀셀과, 상기 노멀셀에 에러가 발생되었을 때 치완하기 위한 다수의 예비셀과, 에러가 발생된 노멀셀에 대한 어드레스 경로를 상기 예비셀중 선택된 하나로 치완시키기 위한 다수의 퓨즈를 구비하며, 상기 다수의 퓨즈는 리페어 공정시 가해지는 빛 또는 열에 의해 전기 전도도가 변화되는 특성을 가지는 물질로 구성된다.

여기서 빛 또는 열에 의해 전기전도도가 변해지는 물질은 다수 있는데, 예를 들어 폴리실리콘막이 있다. 폴리실리콘막은 열을 가하게 되면, 전기전도도가 낮아 지게 되는데, 이를 이용하면 레이저를 조사하지 않고도 리페어 공정시에 퓨즈의 단락 또는 단선과 같은 효과를 얻을 수 있다.

즉 폴리실리콘막으로 퓨즈를 형성한 다음, 리페어 공정시에 열을 가하면 전기전도도가 낮아지게 되는데, 이는 퓨즈의 저항값이 증가되는 것을 의미한다.

퓨즈와 연결된 주변회로를 상기 폴리실리콘막으로 된 퓨즈의 저항값 변화를 감지할 수 있도록 구성하여 놓으면, 리페어 공정시에 변화된 퓨즈의 저항값을 감지하여 노멀셀을 억세스할 지 예비셀을 억세스할 지를 정할 수 있게 되는 것이다.

도3a 내지 도3d는 본 발명의 바람직한 일실시예에 따른 반도체 제조방법을 나타내는 도면이다.

도3a에 도시된 바와 같이 기판(30)상에 금속배선(31)을 형성한다.

이어서 도3b에 도시된 바와 같이 퓨즈가 형성된 영역의 금속배선(31)을 선택적으로 제거한다.

이어서 도3c에 도시된 바와 같이, 금속배선(31)이 제거된 영역에 빛 또는 열을 가하면 전기전도도가 변화하는 물질을 퓨즈(32)로 형성시킨다. 여기서 금속배선(31)는 셀영역의 비트라인, 워드라인 또는 캐패시터의 전극이 형성될 때에 동시에 형성될 수 있다.

이어서 도3d에 도시된 바와 같이, 리페어 공정시에 열을 가하여 폴리실리콘막으로 형성된 퓨즈의 전기전도도를 낮춘다. 이 때 가해지는 열로 인하여 퓨즈의 저항값이 증가되면, 이를 주변회로가 감지하게 되는 것이다.

전술한 바와 같이 리페어 공정시에 퓨즈에 레이저를 조사하지 않고, 빛 또는 열에 의해 전기전도도를 변화시켜 리페어공정을 진행하게 되면, 종래에 퓨즈에 레이저를 조사함으로서 퓨즈가 노출되는 현상으로 인해 발생되었는 여러 문제를 해결할 수 있게 된다.

즉, 레이저 조사로 인해 퓨즈가 단락됨으로서 퓨즈 및 그 주변부가 입게 되는 데미지가 본 발명에 의해서 없어지고, 레이저 조사로 인해 노출되었던 퓨즈의 단면을 통해 이 물질이 침투되는 것도 방지할 수 있다. 또한 레이저 조사로 인해 퓨즈의 상하부에 제조되는 완충용 버퍼부도 만들 필요가 없어 제조공정도 간단하게 된다.

또한, 레이저 조사를 위해 퓨즈의 상단부분의 절연막 일부를 제거하는 공정도 사라져 반도체 메모리 장치를 보다 신뢰성 있게 만들 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

본 발명에 의해서 반도체 메모리 장치는 리페어 공정시에 퓨즈부분에 레이저를 조사하지 않아도 되어, 레이저조사로 인한 퓨즈 및 그 주변영역이 파괴되는 현상이 발생되지 않아, 보다 안정적으로 리페어 공정을 진행할 수 있다. 안정적인 리페어 공정으로 수율향상이 기대된다.

도1은 종래 기술에 의한 반도체 메모리 장치의 퓨즈를 나타내는 단면도.

도2은 리페어공정에서 레이저 조사로 퓨즈 절단시의 문제점을 보여주는 도면.

도3a 내지 도3d는 본 발명의 바람직한 일실시예에 따른 반도체 제조방법을 나타내는 도면.

* 도면의 주요 부분에 대한 부호 설명

30 : 기판

31 : 금속배선

32 : 퓨즈

Claims (2)

1. 다수의 노멀셀;

   상기 노멀셀에 에러가 발생되었을 때 치완하기 위한 다수의 예비셀;

   에러가 발생된 노멀셀에 대한 어드레스 경로를 상기 예비셀중 선택된 하나로 치완시키기 위한 다수의 퓨즈를 구비하며,

   상기 다수의 퓨즈는 리페어 공정시 가해지는 빛 또는 열에 의해 전기 전도도가 변화되는 특성을 가지는 물질로 구성되는 것을 특징으로 하는 반도체 메모리 장치.
2. 제 1 항에 있어서

   상기 퓨즈는 폴리실리콘막을 이용하여 형성하는 것을 특징으로 하는 반도체 메모리 장치.