KR20050091785A - 마이크로시스템의 제조방법 - Google Patents

마이크로시스템의 제조방법 Download PDF

Info

Publication number
KR20050091785A
KR20050091785A KR1020057013225A KR20057013225A KR20050091785A KR 20050091785 A KR20050091785 A KR 20050091785A KR 1020057013225 A KR1020057013225 A KR 1020057013225A KR 20057013225 A KR20057013225 A KR 20057013225A KR 20050091785 A KR20050091785 A KR 20050091785A
Authority
KR
South Korea
Prior art keywords
roll
rolls
electronic component
conductive material
quot
Prior art date
Application number
KR1020057013225A
Other languages
English (en)
Other versions
KR100756104B1 (ko
Inventor
라이너 괴트첸
Original Assignee
라이너 괴트첸
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 라이너 괴트첸 filed Critical 라이너 괴트첸
Publication of KR20050091785A publication Critical patent/KR20050091785A/ko
Application granted granted Critical
Publication of KR100756104B1 publication Critical patent/KR100756104B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7665—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Laminated Bodies (AREA)
  • Wire Bonding (AREA)
  • Heating, Cooling, Or Curing Plastics Or The Like In General (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Printing Methods (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)

Abstract

본 발명은 광경화 가능한 재료로 이루어져 있는 기본몸체의 층상으로 되어진 구조의 경우에 형성된 공극들 내로 삽입된 마이크로전자의 구성부품들을 포함하며 상기한 구성부품들은 몇 개의 평면들 상에서 서로 인접하여 위치하여지거나 그리고/또는 서로 위아래에 위치하여 있으며 그리고 전기적으로나 열적으로 서로 전도하면서 상호연결되어있는 그러한 마이크로시스템들을 제조하기 위한 방법에 관한 것이다. 본 발명은 상기한 마이크로전자의 구성부품이 삽입된 후에 기본몸체의 층상으로 된 구조는 계속하며 그리고 전자구성부품의 접촉부들(패드들) 위에 수직하게 돌출하는 전기적으로 또는 열적으로 전도성의 재료로 되어있는 하나의 구조가 형성되어 있으며, 상기한 전도성 재료는 제 1 전자구성부품 위의 추가적인 전자적 구성부품에 혹은 상기 패드 위에 수직으로 돌출하는 전도성의 재료로부터 수평으로 연장되는 도체스트립에 의해 상기 제 1 구성부품으로부터 측방향으로 떨어져서 위치하여져 있는 하나의 또는 몇 개의 추가적인 전자구성부품들에 직접적인 연결을 생성하는 것을 특징으로 하고 있다.

Description

마이크로시스템의 제조방법{METHOD FOR PRODUCING MICROSYSTEMS}
본 발명은 광경화 가능한 재료로 이루어진 기본몸체의 층상으로 되어진 구조의 경우에 형성된 공극에 들어간 마이크로 전자의 구성부품들을 가지며 상기한 구성부품들은 나란히 그리고/또는 서로 겹쳐서 몇 개의 평면들 상에서 위치하여 있으며 그리고 전기적으로나 열적으로 서로 도전하면서 결합 되어있는 그러한 마이크로시스템의 제조를 위한 방법에 관한 것이다.
나아가서는 본 발명은 상기한 방법의 실시를 위한 장치에 관한 것이다.
광경화성 재료로부터 되어있는 마이크로 구조들 및 복잡한 마이크로 시스템들의 층을 이루는 구성은 예를 들면 DE-PS 44 20 996호로부터 공지되어있다. 거기에서 기재된 방법의 경우에 2개의 평탄하고 평행한 판들 사이에서는 다만 표면 장력에 의해서만 광경화 가능한 액체가 지지되어 있다. 판들의 하나는 전자기파에 대해 투과시킨다.
하나의 PC에는 3D-모델이 개별적인 층들로 분배되어서 기억되어져 있다. 개별적인 층들의 호출에 의하여, 상기 층구조는 전기자기파들을 송신하고 있는 소오스에 의하여 평탄하고 평행한 판을 통하여 접경하고 잇는 액체층 위에 전달된다. 광노출된 면들은 이 경우에 경화하며, 한편 경화하지 않은 액상으로 남아있는 범위들은 제거된다. 상기한 층의 완성작업 후에 상기한 판들은 또다른 층두께만큼 따로따로 움직여지며, 이것으로 인하여 액체는 다시 흐르고 그리고 새로운 광노출 과정이 행하여질 수 있다.
그러나, 각각의 장치에서는 각 경우의 다만 제한된 수량의 마이크로구조물들만이 생산되어질 수 있으므로 상기한 기술의 도움으로는 더 큰 수량의 마이크로구조물을 제조하는 것은 불가능하다.
그래서 본 발명자는 전에 공개되지 않은 독일특허출원 101 44 579.2호에서, 평탄하고 평행한 판들 대신에 롤쌍에 또다른 롤쌍들이 접속할 수 있는 롤쌍을 설치할 것을 제안하였다.
상기한 장치를 가지고는 각 경우에 대향하고 있으며, 경계면들을 형성하고 있는 2개의 롤들 사이에 설치하고자 하는 구조물의 개별적인 층들이 생성되며, 여기서 각 경우의 롤쌍의 롤 간격은 형성하고자 하는 층의 두께와 이미 존재하는 층들의 두께에 의하여 주어지고 있다. 이 경우에 제 1층은 롤들 사이에 통과하고 있는 기판 캐리어 박막 위에 올려놓여지며 그리고 생성하고자 하는 층의 광노출은 롤들의 하나에 의하여 이루어진다.
상기한 롤은 전자기파를 내보내고 있는 소오스를 가진다. 롤들 사이에 존재하고 있는 광경화성 액체의 광노출은 각 경우의 층 구조에 상응하는 마스크에 의하여 이루어지며, 이 마스크는 각 경우의 광노출롤의 표면상에 올려질 수 있으나 그러나 역시 별도의 박막으로서 롤쌍의 롤들 사이에 통과되어질 수도 있다.
이 종류의 장치에서는 롤쌍들의 후방에 세척장치들이 연결되어 있으며, 이 장치들에서는 경화되지 않은 재료들이 세척 제거된다. 이미 구성된 구조물 내에 존재하는 공극들을 예를 들면 전자구성요소들을 가지고 채우기 위하여 또다른 스테이션들이 형성되어있다. 각각의 전자구성요소의 삽입후에 마이크로구조물의 구성이 다음에 계속된다. 이 종류의 방법은 회전인쇄기를 가지고는 짧은 시간 내에 큰 "발행부수"를 만드는 공통적인 장점을 가지는 그러한 회전인쇄기를 상기시킨다.
동일한 평면에서의 전자구성요소들에 대하여도 그러나 역시 상이한 평면들에서 전자구성요소들에 대하여도 관련하는 것으로서, 이제까지는 그러나 개별적인 전자구성부품들을 전기적으로 내지 열적으로 서로와 전도하면서 연결하는 것은 어려운 문제점이 있었다.
제 1도는 제 1기판층의 제조에 있어서의 롤쌍을 보이며,
제 2도는 마스크 박막을 가지는 제 1도에 따르는 롤쌍을 보이며,
제 3도는 제 2층의 제조에 있어서의 롤쌍을 보이며,
제 4도는 롤쌍 및 삽입하고자 하는 구성부품들의 운반장치를 보이며,
제 5도는 박막의 운반 장치를 가지는 롤쌍을 보이며,
제 6도는 도전성의 접착제로 되어있는 도체스트립들을 가지는 광경화 가능한 재료로 되어있는 조직의 구성을 보이며,
제 7a-e도는 2개의 전자구성부품들 사이의 중첩된, 도전성의 결합의 제조를 위한 공정단계를 보인다.
따라서 본 발명은 마이크로구조물의 구성의 동안에 역시 동시에 개별적인 전자구성요소들 사이에 전기적 내지 열적으로 전도하는 연결들이 이루어질 수 있도록 그렇게 처음에 언급한 종류의 방법을 인도하는 과제를 기초로 한다.
본 발명은 청구항 제 1항의 특징부에 따르는, 기본몸체의 층상으로 된 구조는 계속되며 즉 기본몸체의 층상의 구성을 가지는 전자구성부품의 삽입 후에 전자 구성부품의 접촉부들(PADS) 위에 그러나 수직으로 상승하면서 전기적/열적의 전도성 재료로 된 구조물이 구성되며, 여기서 상기한 전도성 재료는 전자구성요소의 상부에 배열된 또다른 전자구성요소와의 직접연결을 생성하든가 내지 수평으로 지나고 있는 도체 스트립에 의하여 패드로부터 상승하고 있는 전도성의 재료로부터 전자구성부품으로부터 측방으로 떨어져서 배열된 또다른 전자구성부품(들)에로 연결을 생성하는 것에 의하여 상기한 과제를 해결한다.
본 발명은 따라서, 마이크로시스템의 구조구성의 중단이 없이 실제적으로 이 프로세스에 통합되어서 전도성의 결함을 수직방향에서나 수평방향에서도 생성하는 것을 가능하게 한다.
청구항 제 2항에 따르는 대안에서는 전도성의, 수직으로 상승하고 있는 구조물이 연속하는 층들로 되어있고 패드의 상부에 생기는 개후들 내에서 스크린 인쇄에 의하여 생성되며, 이 경우에 광경화 가능한 재료의 층들 내에로 패드의 상부에 생기는 개구들이 전기전도성의 재료로 채워지면서, 그 후에 이어서 수평으로 되어있는 도체스트립이 인쇄되어지는 것이 제안된다.
전기전도성 접착제가 상기한 스크린 인쇄공업을 위해 특별히 적합한 것으로 밝혀졌다(청구항 3항). 접착 특성들에 의하여 한편으로는 패드에로의 우수한 전기적 접촉이, 역시 층들의 겹쳐진 전도성 구조의 구성시에도 역시 좋은 전기적 접촉이 결과하여진다.
수평으로 되어있는 도체 스트립은 제1구성부품으로부터 측방으로 배열된 구성부품에 안내된다. 공정의 계속에 의하여 상기한 구조는 그 뒤에 더 구성되어질 수 있으며, 여기서 이제는 상기한 측방으로 배열된 구성부품으로부터 청구항 제 2항으로부터의 방법에 따라서 상방을 향한 또다른 연결들이 생성되어진다.
전도성의 접착제의 빠른 경화를 위하여 열원이 마련되어 있으며, 이 열원은 예를 들면 연속로로 구성될 수 있다.
상기한 방법으로 제조된 마이크로시스템들의 경우에 큰 충전밀도를 실현할 수 있게 하기 위하여, 전자구성요소들이 다만 위에서부터만 방금 기술된 바와 같이 접촉되어 질 수 있을 뿐만이 아니라 역시 아래로부터 접촉의 가능성이 주어진다면, 즉 위아래로 배열된 전기적 구성부품들(예를들면 칩) 사이에 직접 전기전도성의 연결이 형성될 수 있다면 바람직할 것이다.
이것은 우선적인 방법으로 청구항 제 4항에 의하여, 전기를 전도하는 수직하게 상승하고 있는 구조물이 형판의 상응하는 개구를 통하여 각각의 패드 위에 올려져 있는 납땜페이스트의 작은 덩이로부터 되어있으며, 이 작은 덩이는 다음 단계에서 가열에 의해 형판의 제거 후에 땜납구형체(범프)로 성형되며 그리고 기본몸체의 계속되는 층 방식의 구성 후 그리고 상응하는 공극의 제조 후에 이 공극안에는 전에 제조된 범프들이 가열에 의해 제 2 구조부품의 패드들과 함께 결합되어지는 방법으로 또 다른 전자구성부품이 삽입되는 것에 의하여 행하여진다.
상기한 방법으로 상부를 향한 패드들을 가지는 칩은 하수를 향한 패드들을 가지며 상기 칩위에 배열된 칩과 연결되어 있다.
범프(Bump)의 제 2의 가열은 뒤에 배열된 롤스탠드에서 이루어질 수 있으며 여기에서 하나의 롤에는 가열장치가 설치된다.
현재의 경우에는 청구항 제 4항에 따르는 방법을 사용하는 상응하는 범프의 제조가 표현되어 있지만 그러나 이 종류의 구성은 역시 DE-PS 44 20 996 에서 기술되어있는 방법에 의하여 제조할 가능성이 존재한다.
물론, 청구항 제 2항과 청구항 제 4항의 방법들은 서로 조합되어질 수 있다. 즉 예를 들어서 먼저 스크린 인쇄기술(전도성의 접착제)를 가지고 작업하여지며 그리고 이어서 (만일 2개의 전자구성부품들이 직접 서로서로 결합되어야 한다면) 범프 -기술에 의하여 작업하여진다.
본 발명의 또 다른 실시형태 내지 또 다른 형성은 종속항 제 8항 내지 17항으로부터 결과한다.
본 발명은 다음에 도면들의 도움으로 표시되고 설명된다.
제 1도 내지 제 5도에는 각각 하나의 롤쌍이 표시되어 있으며, 그리고 일반적으로 관련부호(1)로 표시되어 있다. 본 발명에 따르는 장치를 위하여는 서로 열로 연결되어져 있는 상기한 롤쌍의 n개를 생각해야 하며 여기서 n은 구조물의 높이 내지 이 종류의 구조물이 가져야 할 성질들에 의존한다. 그러나 대안으로서 역시 하나의 롤쌍이 설치되어 있을 수 있으며 이 경우에는 각각의 통과시에 롤들의 간격은 층두께만큼 상승되어진다.
제 1도에서 제 1롤쌍은 상기한 장치 내부에 표시되어 있다. 이것은 (원칙적으로 역시 다른 롤쌍들과 같이)전자파들에 대하여 투과시키는 재료에 견디는 광노출롤(2)로 되어 있으며 그리고 그들 사이에 하나의 롤 틈(4)을 남겨두는 그러한 반대편롤(3)로부터 되어있다. 광노출롤(2)에는 전자파들을 내보내고 있는 하나의 소오스(5) (자외선 소오스, 레이저 등)가 배열되어 있다 광원(5)과 롤 틈(4)사이에는 상기 롤(2) 안에 하나의 정지하고 있는 광노출간극(6)이 존재한다. 상기한 롤틈을 통하여 기판반송박막(7)이 안내되고 있으며 이 박막과 광노출롤(2) 사이에는 접착력에 의하여 지지된 광경화 가능한 액체(8)가 형성되어 있다. 광노출롤(2)의 표면상에는 (예를 들면 크롬-유리-마스크와 같은) 일종의 마스크가 그려져 있으며, 이 마스크는 제조하고자 하는 제 1층의 층-토포그래피에 대한 음영을 나타낸다.
상기액체(8)는 광원(5)의 도움으로 광노출간극(6)을 통하여 노출된다. 상기한 광이 액체내에로 스며들 수 있는 곳에서 (즉 마스크로부터 분리되어 나오는 곳에서), 액체는 중합되어지며 그리고 단단해진다. 이것에 의하여는 생성하고자 하는 구조의 제 1층(9)이 발생한다.
제 2도에는 그 자체가 동일한 장치가 표시되어 있다. 그러나 여기서 상기한 마스크는 광노출롤(2)의 표면상에 올려져 있는 것이 아니고 광노출간극과 액체표면 사이에 광노출박막(10)의 형태로 인도되어진다.
제 3도에는 제 1도 및 제 2도에서 표시된 롤쌍(1)에 종속된 롤쌍(1’)이 표시되어 있으며 이것에 의하여 제 1층(9) 위에는 제2층(9')이 제1 도 및 제 2도에서 이것에 관하여 기재된 것과 같은 동일한 방법으로 생성된다. 제 2층(9’)의 제조를 위한 물질은 이 경우에 제 1층(9)의 물질과 동일할 수 있으나 그러나 역시 상이한 특성들을 가지는 다른 재료로 구성될 수 있다.
제 4도에는 다시 롤쌍(1″)이 표시되어 있으며, 이 롤쌍의 곁에는 이미 통으로 만들어진 먼저 생산된 구조물들이 도달하며 그리고 거기서 릴(12)로부터 공급된 (예를 들면) 구조부품들(13)을 가지고 장비되어진다. 이 구조부품(13)은 박막(14) 위에 부착한다. 구조물의 상기 통안으로 구조부품들(13)을 넣은 후에 이들은 박리나이프(16)를 사용하여 박막(14)으로부터 박리된다. 통안에서 부품들(13)의 고정을 위하여는 접착기술들이 적용되며, 이 접착기술들의 경우에는 마찬가지로 광경화성 재료를 가지고 그리고 상술한 바와 같은 종류와 방식으로 가공되어진다.
마지막으로 제 5도에서는 완성된 롤쌍(1"')이 표시되어 있으며, 여기서는 완성구조물들(11)이 보호와 운반을 위하여 피복 박막(15)으로 피복되어진다. 역시 이 경우에는 상술한 방법에 의하여 구조물들(11)과의 박막의 접착이 이루어질 수 있다.
화학적인, 물리적인 그리고 생물학적인 특성들의 여하에 따라서, 제 5도에서 표현된 바와 유사하게 생산의 경우에도, 즉 구조물들(11)의 생산의 경우에도 박막들이 공급되어지며, 이들은 이 때에 상기구조물의 개별적인 층들을 형성한다.
그러나, 본 발명은 제 1도 내지 제 5도에 표시된 실시형태들에 제한되지 않는다.
제 6도에는 마이크로시스템의 이미 훨씬 진보된 구조가 표시되어 있으며, 이 구조물은 하나의 박막 위에 층으로서 구성되어 있다. 구성된 기본 몸체는 관련부호(20)을 가지고 있다. 기본몸체(20)가 구성되는 동안에 이 기본몸체에는 공극(21)이 비어져 있으며, 이 공극 안에는 전자구성요소(13) (이 경우에는 마이크로칩)가 들어가있다. 기본몸체구조(20)의 또다른 구성에 있어, 패드(22)의 상부에는 개별적인 층들 내에 개구들이 남겨지며, 이 개구들은 층마다 스크린 인쇄공법에서 전도성의 접착제의 사용에 의하여 채워진다. 그와 같이 도전성 재료로 된 수직으로 일어나고 있는 구조물(23)이 발생하며 이 구조물로부터 그 다음에는 (도면에 표시된 바와 같이) 마찬가지로 스크린 인쇄공법에 의하여 수평으로 되어있는 도체스트립(24)는 기본 몸체(20)의 현재의 마지막 층 위에 올려놓여진다. 상기한 도체스트립 (내지 상기한 도체스트립들)은 다른 전자구성요소들에 또는 측방의 접촉부들에 안내되며, 이것에 의하여 전기적인 기능들이 실현된다.
제 7도에서는 2개의 전자구성요소들이 (이 경우에는 2개의 마이크로칩들이) 어떻게 수직으로 겹쳐서 서로와 직접 도전하면서 결합되어질 수 있는가 하는 방법이 표시되어 있다.
제 7a도에서는 하나의 상태에서 제 6도에서와 유사하게 박막(7) 위에 기본 몸체(20)가 설치되어 있으며, 이 기본 몸체 내에는 해당하는 공극안에 이미 하나의 마이크로칩(13)이 삽입되어 있는 그러한 상태가 표시되어 있다. 상기한 전기적 접속부들 (패드들) (22)은 상부를 가리키고 있다. 상기한 패드들(22)의 상부에는 기본 몸체통(20)의 재료 내에 개구들이 남겨져 있으며, 이 개구들은 형판(25)에 있는 개구들과 상응한다. 형판(25)의 개구들을 거쳐서 이제 납땜 페이스트가 주어지며, 이 페이스트는 패드(22)의 상부의 공간을 채운다.
제 7b도는 형판(25)의 제거 후의 상태를 보인다. 패드(22)의 상부에는 납땜페이스트의 작은 덩이(26)가 잔류하고 있다.
뒤따르는 스테이션에서 납땜 페이스트의 작은 덩이(26)가 가열되며, 그 결과로 납땜 페이스트는 액상이 되며 그리고 소위 범프(27)를 형성한다. 상기의 상태는 제 7c도에 표시되어 있다.
제 7d도에서는 기본몸체(20)가 또 구성되어 있으며 여기서 추가적인 공극(28)이 발생되어 있으며, 이 공극 내에로는 이제는 또 다른 마이크로칩(13′)의 패드(22′)와 함께 하방을 향하여 집어넣어진다. 상기 패드(22′)는 다시 응고된 납땜 범프들(27) 위데 좋여있다.
롤장치에서 롤들의 하나가 가열장치를 설치하고 있는, 접속하는 롤장치에서 이제는 제 2의 마이크로칩(13′)이 공극(28) 내에로 압입되어지며, 이경우에는 가열의 결과로 납땜 범프는 다시 액화되며 그리고 패드(22′)에 전기적 접촉을 만든다.
상기한 상태는 제 7e도에 표시되어 있다.
이것에 의하면 방금 기술한 것과 같은 마이크로구조물 내지 마이크로시스템의 또다른 층방식의 구조가 계속될 수 있으며, 여기서 제 6도 및 제 7a 내지 e도 까지로부터의 대안들이 역시 서로 조합되어 질 수 있다.
본 발명은 마이크로시스템의 제조방법에 이용될 수 있다.

Claims (17)

  1. 광경화 가능한 재료로 이루어진 기본몸체의 층상 구조의 경우에 형성된 공극에 삽입되는 마이크로전자 구성부품들을 포함하며, 여기서 상기한 구성부품들은 인접하여 및/또는 서로 겹쳐서 몇 개의 평면들 상에서 위치하며 그리고 전기적으로 또는 열적으로 상호 연결되는, 마이크로시스템 제조방법에 있어서,
    상기 기본몸체(29)의 층상의 구성을 가지는 전자구성부품(13)의 삽입 후에, 상기 기본 몸체의 층상 구조는 계속되어지며, 그러나 전자구성부품의 접촉부들(패드들)(22,22') 위로 수직하게 돌출하며 전기적으로 또는 열적으로 전도성의 재료로 구성되는 구조물(23, 26)이 형성되어 있으며, 여기서 상기 전도성 재료는 전자구성요소의 상부에 배열된 추가적인 전자구성요소(13′)와 직접 연결을 형성하거나 수평으로 연장되는 도체스트립(24)에 의하여 패드(22)로부터 상부로 수직으로 돌출하고 있는 전도성 재료로부터 전자구성부품으로부터 측방으로 떨어져서 배열된 또 다른 전자구성부품(들)으로의 직접 연결을 형성하는 것을 특징으로 하는 방법.
  2. 제 1항에 있어서,
    전도성의 수직으로 돌출하고 있는 구조물이 연속하는 층들로 되어 있고, 패드(22)의 상부에 생기는 개구들 내에서 스크린 인쇄에 의하여 생성되며 이 경우에 광경화 가능한 재료의 층들 내에로 패드(22)의 상부에 생기는 개구들이 전기전도성의 재료로 채워지면서, 그 후에 이어서 수평으로 되어 있는 도체스트립(24)이 인쇄되어지는 것을 특징으로 하는 방법.
  3. 제 2항에 있어서,
    상기 전도성의 재료는 접착제인 것을 특징으로 하는 방법.
  4. 제 1항에 있어서,
    전기전도성의, 수직하게 돌출하는 구조물(26)이 형판(25)의 상응하는 개구를 통하여 각각의 패드(22)상에 올려놓여진 땜납 페이스트 작은 덩이로부터 되어있으며, 이 작은 덩이는 다음 단계에서 형판(25)의 제거후에 가열에 의하여 땜납 구형체(범프)로 성형되며 그리고 기본몸체(20)의 추가적인 층상 구성과 그리고 상응하는 공극(28)의 생성후에 상기공극안으로는 먼저 제조된 범프들(27)이 제 2의 구성부품(13′)의 패드들(22′)과 결합하는 방법으로 또 다른 전자구성부품(13′)이 삽입되는 것을 특징으로 하는 방법.
  5. 제 1항 내지 제 4항 중의 어느 한 항에 있어서,
    제 2항 및 제 4항으로부터의 특징들의 조합을 특징으로 하는 방법.
  6. 제 1항 내지 제 5항 중의 어느 한 항에 있어서,
    2개의 판들 사이에 마이크로시스템의 층상의 구조가 이루어지며, 이들 중에서 적어도 하나가 전자파에 대하여 투과성을 가지며, 이 경우에 상기 판들 사이에는 광경화성 재료로 된 액체가 존재하며, 이 액체는 제조하고자 하는 구조물의 층상으로 기억된 3D-모델에 상응하여 층별로 광노출되며 그리고 경화되는 것을 특징으로 하는 방법.
  7. 제 1항 내지 제 5항 중의 어느 한 항에 있어서,
    마이크로시스템의 층상구조는 롤의 적어도 한 쌍 사이에서 이루어지며, 이 경우에 롤들 사이의 범위는 광경화성 액체를 가지고 채워지며 그리고 각각의 액체층의 광노출은 롤들의 하나에 의하여 그리고 각각의 층구조물에 상응하는 마스크에 의하여 이루어지는 것을 특징으로 하는 방법.
  8. 제 7항에 의한 방법의 실시를 위한 장치에 있어서,
    롤쌍에 있어서 롤들(2, 3) 사이의 간격은 변동가능하며, 여기서 롤쌍(1, 1′, 1″, 1"') (광노출롤)의 각각의 롤(2)은 전자파에 대하여 투과시키는 재료로부터 되어있으며, 이 경우에 상기한 롤(2)에서 전자파를 내보내고 있는 소오스(5) (광소오스)가 각각의 광노출롤(2)에 소속되며 전자파에 대하여 투과시키는 그리고 투과시키지 않는 범위들을 가지는, 그리고 또 발생된 구조물들(11)에 대한 기초로서 적어도 하나의 롤쌍(1, 1′, 1″, 1"')을 통과하여 안내된 하나의 기판-캐리어 박막(7)에 의한 마스크(10)에 배열되어 있는 그러한 적어도 하나의 롤쌍(1, 1′, 1″, 1"')을 특징으로 하는 장치.
  9. 제 8항에 있어서,
    상기 마스크는 광노출롤(2)의 표면상에 올려져 있는 것을 특징으로 하는 장치.
  10. 제 8항에 있어서,
    상기 광노출롤(2)에서 광원(5)과 롤표면 사이에 정지된 광노출간극(6)이 배열되어 있으며 그리고 상기 마스크는 상기 간극(6)의 하부에 광노출롤(2)의 표면의 곁을 지나서 안내된 박막벨트(10)로서 형성되어 있는 것을 특징으로 하는 장치.
  11. 제 9항 또는 제 10항에 있어서,
    다수의 롤쌍들이 앞뒤로 줄로 배열되어 있는 것을 특징으로 하는 장치.
  12. 제 9항 내지 제 11항의 어느 한 항에 있어서,
    개별적인 롤쌍들(1, 1′, 1″, 1"') 사이에는 세척 장치들이 배열되어 있는 것을 특징으로 하는 장치.
  13. 제 9항 내지 12항의 어느 한 항에 있어서,
    롤쌍들(1, 1′, 1″, 1"') 사이에 박막 두루마리(112, 15)가 배열되어 있으며 이들의 박막들은 접착재료층 및/또는 전기적 그리고/또는 전자적 그리고/또는 기계적 그리고/또는 광학적 그리고/또는 생물학적 구조부품(13)을 위한 캐리어로서 형성되어 있는 장치.
  14. 제 9항 내지 제 12항의 어느 한 항에 있어서,
    롤쌍들(1, 1′, 1″, 1"') 사이에는 박막 두루마리가 배열되어 있으며, 여기서 박막은 정해진 물리적 내지 화학적 특성을 가지는 것을 특징으로 하는 장치.
  15. 제 9항 내지 제 14항의 어느 한 항에 있어서,
    최소한 광노출롤(2)은 비점착 코팅을 갖추고 있는 것을 특징으로 하는 장치.
  16. 제 9항 내지 제 15항의 어느 한 항에 있어서,
    최소한 하나의 롤쌍(1, 1′, 1″, 1"')에는 최소한 하나의 가열장치가 가깝게 연결되어 있는 것을 특징으로 하는 장치.
  17. 제 9항 내지 16항의 어느 한 항에 있어서,
    최소한 하나의 롤쌍(1, 1′, 1″, 1"')에는 최소한 하나의 스크린 인쇄장치가 뒤에 연결되어 있는 것을 특징으로 하는 장치.
KR1020057013225A 2003-01-17 2003-02-13 마이크로시스템 제조 방법 KR100756104B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10301612 2003-01-17
DE10301612.0 2003-01-17

Publications (2)

Publication Number Publication Date
KR20050091785A true KR20050091785A (ko) 2005-09-15
KR100756104B1 KR100756104B1 (ko) 2007-09-05

Family

ID=32841572

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057013225A KR100756104B1 (ko) 2003-01-17 2003-02-13 마이크로시스템 제조 방법

Country Status (13)

Country Link
US (1) US8042267B2 (ko)
EP (1) EP1586117B1 (ko)
JP (1) JP4567466B2 (ko)
KR (1) KR100756104B1 (ko)
CN (1) CN100435331C (ko)
AU (1) AU2003214001B2 (ko)
CA (1) CA2513127C (ko)
DE (1) DE10394193D2 (ko)
IS (1) IS7981A (ko)
NO (1) NO20053151L (ko)
RU (1) RU2323504C2 (ko)
TW (1) TWI221827B (ko)
WO (1) WO2004070835A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006008332B4 (de) * 2005-07-11 2009-06-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer funktionellen Baueinheit und funktionelle Baueinheit
WO2008153674A1 (en) * 2007-06-09 2008-12-18 Boris Kobrin Method and apparatus for anisotropic etching
WO2009094009A1 (en) * 2008-01-22 2009-07-30 Rolith, Inc. Large area nanopatterning method and apparatus
US8182982B2 (en) * 2008-04-19 2012-05-22 Rolith Inc Method and device for patterning a disk
US8518633B2 (en) 2008-01-22 2013-08-27 Rolith Inc. Large area nanopatterning method and apparatus
US8192920B2 (en) * 2008-04-26 2012-06-05 Rolith Inc. Lithography method
US20110210480A1 (en) * 2008-11-18 2011-09-01 Rolith, Inc Nanostructures with anti-counterefeiting features and methods of fabricating the same
WO2012027050A2 (en) 2010-08-23 2012-03-01 Rolith, Inc. Mask for near-field lithography and fabrication the same
US9398694B2 (en) 2011-01-18 2016-07-19 Sony Corporation Method of manufacturing a package for embedding one or more electronic components
US9763370B2 (en) * 2013-03-15 2017-09-12 National Technology & Engineering Solutions Of Sandia, Llc Apparatus for assembly of microelectronic devices
RU2602835C9 (ru) * 2015-05-13 2017-02-02 Акционерное общество "Концерн радиостроения "Вега" Способ экранирования в электронном модуле

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3712735A (en) * 1970-09-25 1973-01-23 Amp Inc Apparatus for photo etching
US4069916A (en) * 1976-06-01 1978-01-24 Western Electric Co., Inc. Tape for holding electronic articles
US4383363A (en) * 1977-09-01 1983-05-17 Sharp Kabushiki Kaisha Method of making a through-hole connector
DE3925455A1 (de) * 1989-08-01 1991-02-14 Robert Hanus Belichtungsvorrichtung zum belichten eines metallkaschierten basismaterials
DE4223371A1 (de) * 1992-07-16 1994-01-20 Thomson Brandt Gmbh Verfahren und Platine zur Montage von Bauelementen
JPH06140461A (ja) * 1992-10-29 1994-05-20 Fujitsu Ltd 半導体チップの実装方法および実装構造体
DE4420996C2 (de) 1994-06-16 1998-04-09 Reiner Dipl Ing Goetzen Verfahren und Vorrichtung zur Herstellung von mikromechanischen und mikrooptischen Bauelementen
JP3726985B2 (ja) * 1996-12-09 2005-12-14 ソニー株式会社 電子部品の製造方法
US5869395A (en) * 1997-01-22 1999-02-09 Lsi Logic Corporation Simplified hole interconnect process
DE19721170A1 (de) 1997-05-21 1998-11-26 Emtec Magnetics Gmbh Verfahren und Vorrichtung zum Herstellen eines Films oder einer Schicht mit beidseitiger Oberflächenstruktur
US6833613B1 (en) * 1997-12-18 2004-12-21 Micron Technology, Inc. Stacked semiconductor package having laser machined contacts
US6160714A (en) * 1997-12-31 2000-12-12 Elpac (Usa), Inc. Molded electronic package and method of preparation
DE19826971C2 (de) * 1998-06-18 2002-03-14 Reiner Goetzen Verfahren zum mechanischen und elektrischen Verbinden von Systembauteilen
DE19847088A1 (de) * 1998-10-13 2000-05-18 Ksw Microtec Ges Fuer Angewand Flächig ausgebildeter Träger für Halbleiter-Chips und Verfahren zu seiner Herstellung
FI990862A (fi) * 1999-04-16 2000-10-17 Jorma Kalevi Kivilahti Uusi elektroniikan juotteeton valmistusmenetelmä
JP2001237512A (ja) * 1999-12-14 2001-08-31 Nitto Denko Corp 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法
JP3553043B2 (ja) * 2001-01-19 2004-08-11 松下電器産業株式会社 部品内蔵モジュールとその製造方法
DE10144579C2 (de) 2001-08-07 2003-12-04 Reiner Goetzen Verfahren und Vorrichtung zur Herstellung von Fein- bis Mikrostrukturen und/oder komplexen Mikrosystemen
US8598510B2 (en) 2009-06-10 2013-12-03 Baker Hughes Incorporated Source compensated formation density measurement method by using a pulsed neutron generator

Also Published As

Publication number Publication date
WO2004070835A1 (de) 2004-08-19
DE10394193D2 (de) 2005-12-01
EP1586117B1 (de) 2014-06-18
CA2513127A1 (en) 2004-08-19
EP1586117A1 (de) 2005-10-19
JP2006513581A (ja) 2006-04-20
IS7981A (is) 2005-08-15
CN100435331C (zh) 2008-11-19
AU2003214001A1 (en) 2004-08-30
TWI221827B (en) 2004-10-11
US8042267B2 (en) 2011-10-25
US20060072295A1 (en) 2006-04-06
KR100756104B1 (ko) 2007-09-05
AU2003214001B2 (en) 2007-08-02
CN1735965A (zh) 2006-02-15
JP4567466B2 (ja) 2010-10-20
RU2005126055A (ru) 2006-01-10
CA2513127C (en) 2010-03-30
NO20053151L (no) 2005-10-14
RU2323504C2 (ru) 2008-04-27
TW200413245A (en) 2004-08-01
NO20053151D0 (no) 2005-06-28

Similar Documents

Publication Publication Date Title
KR101652534B1 (ko) 적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 방법 및 인쇄회로기판
US7936061B2 (en) Semiconductor device and method of manufacturing the same
KR20050091785A (ko) 마이크로시스템의 제조방법
TW200810035A (en) Embedded chip package process and circuit board with embedded chip
CN100485895C (zh) 内埋式晶片封装结构及其工艺
US9526168B2 (en) Printed wiring board and method for manufacturing the same
US6365435B1 (en) Method for producing a flip chip package
CN117594726A (zh) 一种led封装器件的制备方法
CN102376592B (zh) 芯片尺寸封装件及其制法
JP2002359350A (ja) 積層回路モジュールの製造方法
CN104125726B (zh) 印刷电路板的制作方法
CN102117877B (zh) 半导体芯片组体
TW200838375A (en) Laminated substrate and the producing method thereof
KR20100006946A (ko) 범프리스 칩 내장형 인쇄회로기판 제조 방법
US7735717B2 (en) Method of manufacturing semiconductor apparatus and method of forming viscous liquid layer
JP2004172453A (ja) 半導体基板セグメント及びその製造方法並びに該セグメントを積層して成る積層半導体基板及びその製造方法
WO2000021135A1 (fr) Dispositif semi-conducteur et son procede de fabrication
CN103384455B (zh) 基板结构的制作方法
KR20130129618A (ko) Ｓｒ 포스트 형성방법 및 이를 이용한 전자소자 패키지 제조방법
JPH11289146A (ja) 複合配線材及びその製造方法
JPH07283269A (ja) 回路基板の電極パタ−ンとバンプ電極パタ−ンとのボンディング方法
CN102044500B (zh) 芯片载板及其封装结构与方法
JP2002063560A (ja) Ｉｃカード及びｉｃカードの製造方法
JPS6353955A (ja) プリント配線基板の封止枠の形成方法
JPH08148610A (ja) 回路基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120816

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee