CN103384455B - 基板结构的制作方法 - Google Patents
基板结构的制作方法 Download PDFInfo
- Publication number
- CN103384455B CN103384455B CN201210310411.1A CN201210310411A CN103384455B CN 103384455 B CN103384455 B CN 103384455B CN 201210310411 A CN201210310411 A CN 201210310411A CN 103384455 B CN103384455 B CN 103384455B
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating barrier
- conductive layer
- patterned
- foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims description 31
- 239000000758 substrate Substances 0.000 title abstract description 10
- 239000010410 layer Substances 0.000 claims abstract description 300
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 111
- 239000011889 copper foil Substances 0.000 claims abstract description 61
- 239000012792 core layer Substances 0.000 claims abstract description 52
- 238000007731 hot pressing Methods 0.000 claims abstract description 31
- 230000004888 barrier function Effects 0.000 claims description 102
- 229910052802 copper Inorganic materials 0.000 claims description 50
- 239000010949 copper Substances 0.000 claims description 50
- 239000011888 foil Substances 0.000 claims description 50
- 238000003466 welding Methods 0.000 claims description 41
- 239000000463 material Substances 0.000 claims description 31
- 238000002360 preparation method Methods 0.000 claims description 24
- 239000007787 solid Substances 0.000 claims description 24
- 238000000059 patterning Methods 0.000 claims description 17
- 238000004381 surface treatment Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 8
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 claims description 7
- 238000005245 sintering Methods 0.000 claims description 6
- BSIDXUHWUKTRQL-UHFFFAOYSA-N nickel palladium Chemical compound [Ni].[Pd] BSIDXUHWUKTRQL-UHFFFAOYSA-N 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 abstract description 5
- 238000010438 heat treatment Methods 0.000 abstract 1
- 238000003825 pressing Methods 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 239000007800 oxidant agent Substances 0.000 description 8
- 230000001590 oxidative effect Effects 0.000 description 8
- 238000010276 construction Methods 0.000 description 2
- 238000010422 painting Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明公开一种基板结构的制作方法。提供一基材。基材具有一核心层以及位于核心层的一第一表面与一第二表面上的一第一图案化铜箔层与一第二图案化铜箔层。热压合一第一绝缘层及位于第一绝缘层上的一第一导电层于第一图案化铜箔层上。第一绝缘层具有皆呈半固化态一中央区块以及一周围区块。对第一绝缘层的周围区块进行一加热加压步骤，以使第一绝缘层的周围区块呈完全固化态。热压合一第二绝缘层及位于第二绝缘层上的第二导电层于第二图案化铜箔层上，以使第二绝缘层及呈半固化态的第一绝缘层的中央区块皆与第一绝缘层的周围区块一样呈完全固化态。
Description
技术领域
本发明涉及一种基板结构的制作方法，且特别是涉及一种具有较佳结构可靠度的基板结构的制作方法。
背景技术
一般而言，多层线路板的线路结构大多采用压合(laminated)方式或是增层(buildup)方式来制作，因此具有高线路密度与缩小线路间距的特性。就压合方式而言，将多层线路层分别制作在多层介电层上，以分别形成一内层线路板与一外层线路板，接着将完成后的内层线路板、外层线路板以及接合用的玻璃纤维树脂胶片对位后一次压合完成，以形成一多层线路板。
当利用压合方式来制作多层线路板时，一般仅用于制作偶数层线路，例如四层、六层或六层以上，若是以增层的方式来制作多层线路板时，则可依照不同的线路需求来制作奇数层或偶数层的线路，但由于对位精度的要求相对较高，且工时较长，因此会直接反映于成本上，不利于大量生产。若采用单面压合的方式来制作线路板时，由于线路层与介电层的结构不对称，容易造成压合后的线路板弯翘的问题，因而可靠度降低。因此，如何解决单面压合介电层时，压合后板弯翘问题与加快多层线路板的制作工时，以提高结构可靠度，实为目前亟待克服的一大课题。
发明内容
本发明的目的在于提供一种基板结构的制作方法，以解决现有单面压合绝缘层时，压合后基材弯翘的问题。
为达上述目的，本发明提出一种基板结构的制作方法，其包括以下步骤。提供一基材。基材具有一核心层以及位于核心层彼此相对的一第一表面与一第二表面上的一第一图案化铜箔层与一第二图案化铜箔层。热压合一第一绝缘层及位于第一绝缘层上的一第一导电层于第一图案化铜箔层上。第一绝缘层具有一中央区块以及一围绕中央区块的周围区块。第一绝缘层的中央区块与周围区块皆呈半固化态。对第一绝缘层的周围区块进行一加热加压步骤，以使第一绝缘层的周围区块呈完全固化态。热压合一第二绝缘层及位于第二绝缘层上的第二导电层于第二图案化铜箔层上，以使第二绝缘层及呈半固化态的第一绝缘层的中央区块皆与第一绝缘层的周围区块一样呈完全固化态。
在本发明的一实施例中，上述热压合第一绝缘层与第一导电层的温度介于80℃至160℃之间，且时间介于1分钟至30分钟之间。
在本发明的一实施例中，上述热压合第二绝缘层与第二导电层的温度介于120℃至250℃之间，且时间介于30分钟至240分钟之间。
在本发明的一实施例中，上述对第一绝缘层的周围区块进行加热加压步骤的温度介于150℃至300℃之间，且时间介于0.5分钟至20分钟之间。
在本发明的一实施例中，上述基板结构的制作方法，更包括：于热压合第二绝缘层与第二导电层之后，形成一贯穿第一导电层、第一绝缘层、第一图案化铜箔层、核心层、第二图案化铜箔层、第二绝缘层以及第二导电层的导电通孔；对第一导电层与第二导电层进行一图案化步骤，以形成一第一图案化导电层与一第二图案化导电层，其中导电通孔连接第一图案化导电层与第二图案化导电层；分别形成一第一防焊层与一第二防焊层于第一图案化导电层与第二图案化导电层上，其中第一防焊层与第二防焊层分别暴露出部分第一图案化导电层与部分第二图案化导电层；以及对第一防焊层与第二防焊层所暴露出的第一图案化导电层与第二图案化导电层进行一表面处理，以形成至少一第一接垫与至少一第二接垫。
本发明提出一种基板结构的制作方法，其包括以下制作工艺步骤。提供一核心层以及位于核心层彼此相对的一第一表面与一第二表面上的一第一铜箔层与一第二铜箔层。进行一热压合步骤，以使核心层、第一铜箔层以及第二铜箔层结合为一体而构成一基材，其中核心层具有一中央区块以及一围绕中央区块的周围区块。核心层的中央区块与周围区块皆呈半固化态。对核心层的周围区块进行一加热加压步骤，以使核心层的周围区块呈完全固化态。形成一图案化导电层于第一铜箔层上。热压合一绝缘层及位于绝缘层上的第三铜箔层于图案化导电层上，以使绝缘层及呈半固化态的核心层的中央区块皆与核心层的周围区块一样呈完全固化态。
在本发明的一实施例中，上述进行热压合步骤而构成基材的温度介于80℃至160℃之间，且时间介于1分钟至30分钟之间。
在本发明的一实施例中，上述对核心层的周围区块进行加热加压步骤的温度介于150℃至300℃之间，且时间介于0.5分钟至20分钟之间。
在本发明的一实施例中，上述热压合绝缘层与第三铜箔层的温度介于120℃至250℃之间，且时间介于30分钟至240分钟之间。
在本发明的一实施例中，上述基板结构的制作方法，更包括：热压合绝缘层与第三铜箔层之后，对第三铜箔层照射一激光光束，而形成至少一从第三铜箔层延伸至图案化导电层的盲孔；填充一导电材料于盲孔内，以使导电材料连接第三铜箔层与图案化导电层；对第三铜箔层进行一图案化步骤，以形成一第三图案化铜箔层；形成一防焊层于第三图案化铜箔层上，其中防焊层暴露出部分第三图案化铜箔层；以及对防焊层所暴露出的第三图案化铜箔层进行一表面处理，以形成至少一接垫。
在本发明的一实施例中，上述进行表面处理包括形成一化镍金层、一化镍钯层、一化钯金层或一化镍钯金层于防焊层所暴露出的第三图案化铜箔层上。
基于上述，由于本发明是先使呈半固化态的第一绝缘层的周围区块完全固化，以增加第一绝缘层与基材之间的结合力后，再通过热压合第二绝缘层及其上的第二导电层，以使第二绝缘层及呈半固化态的第一绝缘层的中央区块皆与第一绝缘层的周围区块一样呈完全固化态。因此，单面的绝缘层及其上的导电层在压合于基材上后不易造成基材产生翘曲的问题，进而可提高后续完成的基板结构的可靠度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1A至图1F为本发明的一实施例的一种基板结构的制作方法的剖面示意图；
图2A至图2C为本发明的一实施例的一种基板结构的制作方法的局部步骤的剖面示意图；
图3A至图3D为本发明的另一实施例的一种基板结构的制作方法的剖面示意图；
图4A至图4D为本发明的一实施例的一种基板结构的制作方法的局部步骤的剖面示意图。
主要元件符号说明
100a、100b、200a、200b：基板结构
110、110’、210：基材
111、211：第一表面
112、212：核心层
113、213：第二表面
114、214：第一铜箔层
114’：第一图案化铜箔层
116、216：第二铜箔层
116’：第二图案化铜箔层
120：第一绝缘层
130：第一导电层
132：第一图案化导电层
140：第二绝缘层
150：第二导电层
152：第二图案化导电层
160：导电通孔
170：第一防焊层
175：第二防焊层
180：第一接垫
185：第二接垫
190：化镍金层
220：图案化导电层
230：绝缘层
240：第三铜箔层
242：第三图案化铜箔层
250：导电材料
260：防焊层
270：化镍金层
280：接垫
B：盲孔
C、C’：中央区块
P、P’：周围区块
具体实施方式
图1A至图1F为本发明的一实施例的一种基板结构的制作方法的剖面示意图。依照本实施例的基板结构的制作方法，首先，请参考图1A，提供一基材110，其中基材110具有一核心层112、一第一铜箔层114以及一第二铜箔层116。在本实施例中，核心层112具有彼此相对的一第一表面111与一第二表面113，而第一铜箔层114与一第二铜箔层116分别位于核心层112的第一表面111与第二表面113上。于此，核心层112的材质例如是树脂。
接着，请参考图1B，对第一铜箔层114进行一图案化步骤，以于核心层112的第一表面111上形成一第一图案化铜箔层114’。于此，进行图案化步骤包括，首先，涂布光致抗蚀剂层(未绘示)于第一铜箔层114上，接着，曝光及显影此光致抗蚀剂层以形成一图案化光致抗蚀剂层(未绘示)，以及以此图案化光致抗蚀剂层为蚀刻罩幕，蚀刻图案化光致抗蚀剂层之外的第一铜箔层114而构成第一图案化铜箔层114’。
接着，请参考图1C，热压合一第一绝缘层120及位于第一绝缘层120上的一第一导电层130于第一图案化铜箔层114’上。于此第一绝缘层120具有一中央区块C以及一围绕中央区块C的周围区块P，且热压合第一绝缘层120与第一导电层130的温度介于80℃至160℃之间，且时间介于1分钟至30分钟之间。特别是，此时的第一绝缘层120的中央区块C与周围区块P皆呈半固化态。
接着，请参考图1D，对第一绝缘层120的周围区块P进行一加热加压步骤，以使第一绝缘层120的周围区块P呈完全固化态。于此，对第一绝缘层120的周围区块P进行加热加压步骤的温度介于150℃至300℃之间，且时间介于0.5分钟至20分钟之间。
之后，请参考图1E，对第二铜箔层116进行一图案化步骤，以于核心层112的第二表面113上形成一第二图案化铜箔层116’。于此，进行图案化步骤包括，首先，涂布光致抗蚀剂层(未绘示)于第二铜箔层116上，接着，曝光及显影此光致抗蚀剂层以形成一图案化光致抗蚀剂层(未绘示)，以及以此图案化光致抗蚀剂层为蚀刻罩幕，蚀刻图案化光致抗蚀剂层之外的第二铜箔层116而构成第二图案化铜箔层116’。此时，核心层112、第一图案化铜箔层114’以及第二图案化铜箔层116’构成基材110’。
在此必须说明的是，虽然在本实施例中是先提供具有第一铜箔层114与第二铜箔层116的基材110，而于压合第一绝缘层120及其上的第一导电层130的前后，才通过图案化步骤的方式形成第一图案化铜箔层114’与第二图案化铜箔层116’。但于其他未绘示的实施例中，也可以直接先提供具有第一图案化铜箔层114’与第二图案化铜箔层116’的基材110’后，再进行压合第一绝缘层120及其上的第一导电层130以及后续的步骤。简言之，图1A的基材110的形态仅为举例说明，并非限定本发明。
最后，请参考图1F，热压合一第二绝缘层140及位于第二绝缘层140上的第二导电层150于第二图案化铜箔层116’上，以使第二绝缘层140及呈半固化态的第一绝缘层120的中央区块C皆与第一绝缘层120的周围区块P一样呈完全固化态。也就是说，经由热压合第二绝缘层140及其上的第二导电层150后，第二绝缘层140以及呈半固化态的第一绝缘层120的中心区块C皆呈完全固化态。于此，热压合第二绝缘层140与第二导电层150的温度介于120℃至250℃之间，且时间介于30分钟至240分钟之间。至此，已完成基板结构100a的制作方法。
由于本实施例是先使呈半固化态的第一绝缘层120的周围区块P完全固化，以增加第一绝缘层120与基材110’之间的结合力后，再通过热压合第二绝缘层140及其上的第二导电层150，以使第二绝缘层140及呈半固化态的第一绝缘层120的中央区块C皆与第一绝缘层120的周围区块P一样呈完全固化态。因此，单面的第一绝缘层120及其上的第一导电层130压合于基材110’上时，第一绝缘层120的中央区块C是呈现半固化态，使基材110’不易产生翘曲问题，进而可提高后续完成的基板结构100a的可靠度。
图2A至图2C为本发明的一实施例的一种基板结构的制作方法的局部步骤的剖面示意图。本实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参照前述实施例，本实施例不再重复赘述。
请先参考图2C，本实施例的基板结构100b与前述实施例的基板结构100a主要的差异是在于：本实施例的基板结构100b还具有一导电通孔160、一第一图案化导电层132、一第二图案化导电层152、一第一防焊层170、一第二防焊层175、一第一接垫180与一第二接垫185。
在制作工艺上，本实施例的基板结构100b可以采用与前述实施例的基板结构100a大致相同的制作方式，并在图1F的步骤后，即热压合第二绝缘层140及其上的第二导电层150于第二图案化铜箔层116’上后，请参考图2A，形成一贯穿第一导电层130、第一绝缘层120、第一图案化铜箔层114’、核心层112、第二图案化铜箔层116’、第二绝缘层140以及第二导电层150的导电通孔160。
接着，请参考图2B，对第一导电层130与第二导电层150进行一图案化步骤，以形成一第一图案化导电层132与一第二图案化导电层152，其中导电通孔160连接第一图案化导电层132与第二图案化导电层152，且导电通孔160电连接第一图案化导电层132、第一图案化铜箔层114’、第二图案化铜箔层116’以及第二图案化导电层152。之后，请参考图2C，分别形成一第一防焊层170与一第二防焊层175于第一图案化导电层132与第二图案化导电层152上，其中第一防焊层170与第二防焊层175分别暴露出部分第一图案化导电层132与部分第二图案化导电层152。最后，请再参考图2C，对第一防焊层170与第二防焊层175所暴露出的第一图案化导电层132与第二图案化导电层152进行一表面处理，以形成至少一第一接垫180与至少一第二接垫185。于此，进行表面处理例如是形成一化镍金层190于第一防焊层170与第二防焊层175所暴露出的第一图案化导电层132与第二图案化导电层152上。当然，于其他未绘示的实施例中，也可是形成一化镍钯层、一化钯金层或一化镍钯金层于第一防焊层170与第二防焊层175所暴露出的第一图案化导电层132与第二图案化导电层152上，于此并不加以限制。至此，已完成基板结构100b的制作。
图3A至图3D为本发明的另一实施例的一种基板结构的制作方法的剖面示意图。依照本实施例的基板结构的制作方法，首先，请参考图3A，提供一核心层212以及位于核心层212彼此相对的一第一表面211与一第二表面213上的一第一铜箔层214与一第二铜箔层216。接着，请再参考图3A，进行一热压合步骤，以使核心层212、第一铜箔层214以及第二铜箔层216结合为一体而构成一基材210，其中核心层212具有一中央区块C’以及一围绕中央区块C’的周围区块P’。此时，核心层212的中央区块C’与周围区块C’皆呈半固化态。于此，进行热压合步骤而构成基材210的温度介于80℃至160℃之间，且时间介于1分钟至30分钟之间。
接着，请参考图3B，对核心层212的周围区块P’进行一加热加压步骤，以使核心层212的周围区块P’呈完全固化态。于此，对核心层212的周围区P’进行加热加压步骤的温度介于150℃至300℃之间，且时间介于0.5分钟至20分钟之间。
之后，请参考图3C，形成一图案化导电层220于第一铜箔层214上。
最后，请参考图3D，热压合一绝缘层230及位于绝缘层230上的第三铜箔层240于图案化导电层220上，以使绝缘层230及呈半固化态的核心层212的中央区块C’皆与核心层212的周围区块P’一样呈完全固化态。也就是说，经由热压合绝缘层230及其上的第三铜箔层240后，绝缘层230以及呈半固化态的第三铜箔层240的中心区块C’皆呈完全固化态。于此，热压合绝缘层230与第三铜箔层240的温度介于120℃至250℃之间，且时间介于30分钟至240分钟之间。至此，已完成基板结构200a的制作。
由于本实施例是先使呈半固化态的核心层212的周围区块P’完全固化，以增加核心层212与第一铜箔层214及第二铜箔层216之间的结合力后，再通过热压合绝缘层230及其上的第三铜箔层240，以使绝缘层230及呈半固化态的核心层212的中央区块C’皆与核心层212的周围区块P’一样呈完全固化态。因此，单面的绝缘层230及其上的第三铜箔层240压合于基材210上时，核心层212的中央区块C’是呈现半固化态，使基材210不易产生翘曲问题，进而可提高后续完成的基板结构200a的可靠度。
图4A至图4D为本发明的一实施例的一种基板结构的制作方法的局部步骤的剖面示意图。本实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参照前述实施例，本实施例不再重复赘述。
请参考图4C，本实施例的基板结构200b与前述实施例的基板结构200a主要的差异是在于：本实施例的基板结构200b更具有一盲孔B、一填充于盲孔B中的填充材料250、一第三图案化铜箔层242、一防焊层260、一化镍金层270与一接垫280。
在制作工艺上，本实施例的基板结构200b可以采用与前述实施例的基板结构200a大致相同的制作方式，并在图3D的步骤后，即热压合绝缘层230及其上的第三铜箔层240于图案化导电层220上后，请参考图4A，对第三铜箔层240照射一激光光束，而形成至少一从第三铜箔层240延伸至图案化导电层220的盲孔B(图4A中示意地绘示两个)。接着，请参考图4B，填充一导电材料250于盲孔B内，以使导电材料250连接第三铜箔层240与图案化导电层220。之后，请参考图4C，对第三铜箔层240进行一图案化步骤，以形成一第三图案化铜箔层242，其中第三图案化铜箔层242通过盲孔B中的导电材料250与图案化导电层220电连接。最后，请参考图4D，形成一防焊层260于第三图案化铜箔层242上，其中防焊层260暴露出部分第三图案化铜箔层242。接着，并对防焊层260所暴露出的第三图案化铜箔层242进行一表面处理，以形成至少一接垫280(图4D中示意地绘示两个)。于此，进行表面处理例如是形成一化镍金层270于防焊层260所暴露出的第三图案化铜箔层242上。当然，于其他未绘示的实施例中，也可是形成一化镍钯层、一化钯金层或一化镍钯金层于防焊层260所暴露出的第三图案化铜箔层242上，于此并不加以限制。至此，已完成基板结构200b的制作。
综上所述，由于本发明是先使呈半固化态的第一绝缘层的周围区块完全固化，以增加第一绝缘层与基材之间的结合力后，再通过热压合第二绝缘层及其上的第二导电层，以使第二绝缘层及呈半固化态的第一绝缘层的中央区块皆与第一绝缘层的周围区块一样呈完全固化态。因此，单面的绝缘层及其上的导电层在压合于基材上后不易造成基材产生翘曲的问题，进而可提高后续完成的基板结构的可靠度。
虽然结合以上实施例揭露了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。
Claims (11)
1.一种基板结构的制作方法，包括：
提供一基材，该基材具有核心层以及位于该核心层彼此相对的第一表面与第二表面上的第一图案化铜箔层与第二图案化铜箔层；
热压合一第一绝缘层及位于该第一绝缘层上的第一导电层于该第一图案化铜箔层上，其中该第一绝缘层具有中央区块以及围绕该中央区块的周围区块，该第一绝缘层的该中央区块与该周围区块皆呈半固化态；
对该第一绝缘层的该周围区块进行一加热加压步骤，以使该第一绝缘层的该周围区块呈完全固化态；以及
热压合一第二绝缘层及位于该第二绝缘层上的第二导电层于该第二图案化铜箔层上，以使该第二绝缘层及呈半固化态的该第一绝缘层的该中央区块皆与该第一绝缘层的该周围区块一样呈完全固化态。
2.如权利要求1所述的基板结构的制作方法，其中热压合该第一绝缘层与该第一导电层的温度介于80℃至160℃之间，且时间介于1分钟至30分钟之间。
3.如权利要求1所述的基板结构的制作方法，其中热压合该第二绝缘层与该第二导电层的温度介于120℃至250℃之间，且时间介于30分钟至240分钟之间。
4.如权利要求1所述的基板结构的制作方法，其中对该第一绝缘层的该周围区块进行该加热加压步骤的温度介于150℃至300℃之间，且时间介于0.5分钟至20分钟之间。
5.如权利要求1所述的基板结构的制作方法，还包括：
在热压合该第二绝缘层与该第二导电层之后，形成一贯穿该第一导电层、该第一绝缘层、该第一图案化铜箔层、该核心层、该第二图案化铜箔层、该第二绝缘层以及该第二导电层的导电通孔；
对该第一导电层与该第二导电层进行一图案化步骤，以形成一第一图案化导电层与一第二图案化导电层，其中该导电通孔连接该第一图案化导电层与该第二图案化导电层；
分别形成一第一防焊层与一第二防焊层于该第一图案化导电层与该第二图案化导电层上，其中该第一防焊层与该第二防焊层分别暴露出部分该第一图案化导电层与部分该第二图案化导电层；以及
对该第一防焊层与该第二防焊层所暴露出的该第一图案化导电层与该第二图案化导电层进行一表面处理，以形成至少一第一接垫与至少一第二接垫。
6.一种基板结构的制作方法，包括：
提供一核心层以及位于该核心层彼此相对的第一表面与第二表面上的第一铜箔层与第二铜箔层；
进行一热压合步骤，以使该核心层、该第一铜箔层以及该第二铜箔层结合为一体而构成一基材，其中该核心层具有中央区块以及围绕该中央区块的周围区块，该核心层的该中央区块与该周围区块皆呈半固化态；
对该核心层的该周围区块进行一加热加压步骤，以使该核心层的该周围区块呈完全固化态；
形成一图案化导电层于该第一铜箔层上；以及
热压合一绝缘层及位于该绝缘层上的第三铜箔层于该图案化导电层上，以使该绝缘层及呈半固化态的该核心层的该中央区块皆与该核心层的该周围区块一样呈完全固化态。
7.如权利要求6所述的基板结构的制作方法，其中进行该热压合步骤而构成该基材的温度介于80℃至160℃之间，且时间介于1分钟至30分钟之间。
8.如权利要求6所述的基板结构的制作方法，其中对该核心层的该周围区块进行该加热加压步骤的温度介于150℃至300℃之间，且时间介于0.5分钟至20分钟之间。
9.如权利要求6所述的基板结构的制作方法，其中热压合该绝缘层与该第三铜箔层的温度介于120℃至250℃之间，且时间介于30分钟至240分钟之间。
10.如权利要求6所述的基板结构的制作方法，还包括：
热压合该绝缘层与该第三铜箔层之后，对该第三铜箔层照射一激光光束，而形成至少一从该第三铜箔层延伸至该图案化导电层的盲孔；
填充一导电材料于该盲孔内，以使该导电材料连接该第三铜箔层与该图案化导电层；
对该第三铜箔层进行一图案化步骤，以形成一第三图案化铜箔层；
形成一防焊层于该第三图案化铜箔层上，其中该防焊层暴露出部分该第三图案化铜箔层；以及
对该防焊层所暴露出的该第三图案化铜箔层进行一表面处理，以形成至少一接垫。
11.如权利要求10所述的基板结构的制作方法，其中进行该表面处理包括形成一化镍金层、一化镍钯层、一化钯金层或一化镍钯金层于该防焊层所暴露出的该第三图案化铜箔层上。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101115791A TWI433632B (zh) | 2012-05-03 | 2012-05-03 | 基板結構的製作方法 |
| TW101115791 | 2012-05-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103384455A CN103384455A (zh) | 2013-11-06 |
| CN103384455B true CN103384455B (zh) | 2016-03-02 |
Family
ID=49492119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210310411.1A Expired - Fee Related CN103384455B (zh) | 2012-05-03 | 2012-08-28 | 基板结构的制作方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP5563641B2 (zh) |
| KR (1) | KR20130124133A (zh) |
| CN (1) | CN103384455B (zh) |
| TW (1) | TWI433632B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111629513B (zh) * | 2019-02-27 | 2023-06-27 | 同泰电子科技股份有限公司 | 同时具有贯孔及盲孔的多层电路板结构及其制法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1852633A (zh) * | 2005-11-21 | 2006-10-25 | 华为技术有限公司 | 一种可实现高速信号传输的印制电路板及制作方法 |
| CN103140537A (zh) * | 2010-08-10 | 2013-06-05 | 日立化成株式会社 | 树脂组合物、树脂固化物、配线板及配线板的制造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5553496A (en) * | 1978-10-16 | 1980-04-18 | Fujitsu Ltd | Method of manufacturing multilayer printed circuit board |
| JPH0392348A (ja) * | 1989-09-04 | 1991-04-17 | Hitachi Chem Co Ltd | 積層板の製造方法 |
| JP2001308522A (ja) * | 2000-04-19 | 2001-11-02 | Elna Co Ltd | 多層プリント配線板の製造方法およびプリプレグ |
| JP2003174257A (ja) * | 2001-12-07 | 2003-06-20 | Hitachi Chem Co Ltd | 配線板及びその製造方法、半導体搭載用基板及びその製造方法、半導体パッケージ及びその製造方法 |
| JP2008137293A (ja) * | 2006-12-01 | 2008-06-19 | Matsushita Electric Works Ltd | 積層板の製造方法 |
| US8334463B2 (en) * | 2009-10-30 | 2012-12-18 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
-
2012
- 2012-05-03 TW TW101115791A patent/TWI433632B/zh not_active IP Right Cessation
- 2012-08-28 CN CN201210310411.1A patent/CN103384455B/zh not_active Expired - Fee Related
- 2012-09-04 KR KR1020120097520A patent/KR20130124133A/ko not_active Application Discontinuation
- 2012-10-26 JP JP2012236356A patent/JP5563641B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1852633A (zh) * | 2005-11-21 | 2006-10-25 | 华为技术有限公司 | 一种可实现高速信号传输的印制电路板及制作方法 |
| CN103140537A (zh) * | 2010-08-10 | 2013-06-05 | 日立化成株式会社 | 树脂组合物、树脂固化物、配线板及配线板的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201347636A (zh) | 2013-11-16 |
| TWI433632B (zh) | 2014-04-01 |
| KR20130124133A (ko) | 2013-11-13 |
| CN103384455A (zh) | 2013-11-06 |
| JP5563641B2 (ja) | 2014-07-30 |
| JP2013236048A (ja) | 2013-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100761706B1 (ko) | 인쇄회로기판 제조방법 | |
| TWI304318B (en) | Flex-rigid wiring board and method of manufacturing the same | |
| KR101652534B1 (ko) | 적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 방법 및 인쇄회로기판 | |
| US10745819B2 (en) | Printed wiring board, semiconductor package and method for manufacturing printed wiring board | |
| TWI601468B (zh) | 導電膏的充填方法及多層印刷配線板的製造方法 | |
| CN100514616C (zh) | 内埋式芯片封装制程及具有内埋芯片的电路基板 | |
| JP5289832B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2008544511A (ja) | 回路基板構造の製造方法及び回路基板構造 | |
| JP7207383B2 (ja) | 多層基板 | |
| CN103384455B (zh) | 基板结构的制作方法 | |
| US10166720B2 (en) | Multilayer wiring board and manufacturing method for the multilayer wiring board | |
| KR101068466B1 (ko) | 적층용 단위 기판의 제조방법과, 단위 기판을 이용한 다층 기판 및 그 제조방법 | |
| CN116614964A (zh) | 一种ic载板及其制作方法 | |
| JPH10200258A (ja) | 多層プリント配線板の製造方法 | |
| JP2011258779A (ja) | 積層回路基板および基板製造方法 | |
| US20160338193A1 (en) | Multilayer board and method of manufacturing multilayer board | |
| CN103855099A (zh) | 具有元件设置区的基板结构及其制作工艺 | |
| CN110349934A (zh) | 线路板、封装结构及其制造方法 | |
| JP5506643B2 (ja) | 配線基板およびその製造方法 | |
| KR101392730B1 (ko) | 부품내장형 인쇄회로기판 제조방법 | |
| JP2020017634A (ja) | 多層プリント配線板の製造方法、および多層プリント配線板 | |
| TWI513392B (zh) | 內埋電子元件的線路結構的製作方法 | |
| TW201343035A (zh) | 線路板結構的製作方法 | |
| JPH09199858A (ja) | 多層配線基板の製造方法 | |
| KR102029480B1 (ko) | 인쇄회로기판 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160302 Termination date: 20180828 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |