TWI433632B - 基板結構的製作方法 - Google Patents

基板結構的製作方法 Download PDF

Info

Publication number
TWI433632B
TWI433632B TW101115791A TW101115791A TWI433632B TW I433632 B TWI433632 B TW I433632B TW 101115791 A TW101115791 A TW 101115791A TW 101115791 A TW101115791 A TW 101115791A TW I433632 B TWI433632 B TW I433632B
Authority
TW
Taiwan
Prior art keywords
layer
copper foil
patterned
insulating layer
conductive layer
Prior art date
Application number
TW101115791A
Other languages
English (en)
Other versions
TW201347636A (zh
Inventor
Chien Hung Wu
Original Assignee
Subtron Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Subtron Technology Co Ltd filed Critical Subtron Technology Co Ltd
Priority to TW101115791A priority Critical patent/TWI433632B/zh
Priority to CN201210310411.1A priority patent/CN103384455B/zh
Priority to KR1020120097520A priority patent/KR20130124133A/ko
Priority to JP2012236356A priority patent/JP5563641B2/ja
Publication of TW201347636A publication Critical patent/TW201347636A/zh
Application granted granted Critical
Publication of TWI433632B publication Critical patent/TWI433632B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

基板結構的製作方法
本發明是有關於一種基板結構的製作方法,且特別是有關於一種具有較佳結構可靠度之基板結構的製作方法。
一般而言,多層線路板的線路結構大多採用壓合(laminated)方式或是增層(build up)方式來製作,因此具有高線路密度與縮小線路間距的特性。就壓合方式而言,將多層線路層分別製作在多層介電層上,以分別形成一內層線路板與一外層線路板,接著將完成後的內層線路板、外層線路板以及接合用之玻璃纖維樹脂膠片對位後一次壓合完成,以形成一多層線路板。
當利用壓合方式來製作多層線路板時,一般僅用於製作偶數層線路,例如四層、六層或六層以上,若是以增層的方式來製作多層線路板時,則可依照不同的線路需求來製作奇數層或偶數層的線路,但由於對位精度的要求相對較高,且工時較長,因此會直接反映於成本上,不利於大量生產。若採用單面壓合的方式來製作線路板時,由於線路層與介電層的結構不對稱,容易造成壓合後之線路板彎翹的問題,因而可靠度降低。因此,如何解決單面壓合介電層時,壓合後板彎翹問題與加快多層線路板的製作工時,以提高結構可靠度,實為目前亟待克服的一大課題。
本發明提供一種基板結構的製作方法,以解決習知單面壓合絕緣層時,壓合後基材彎翹的問題。
本發明提出一種基板結構的製作方法,其包括以下步驟。提供一基材。基材具有一核心層以及位於核心層彼此相對之一第一表面與一第二表面上的一第一圖案化銅箔層與一第二圖案化銅箔層。熱壓合一第一絕緣層及位於第一絕緣層上之一第一導電層於第一圖案化銅箔層上。第一絕緣層具有一中央區塊以及一圍繞中央區塊的周圍區塊。第一絕緣層之中央區塊與周圍區塊皆呈半固化態。對第一絕緣層的周圍區塊進行一加熱加壓步驟,以使第一絕緣層的周圍區塊呈完全固化態。熱壓合一第二絕緣層及位於第二絕緣層上之第二導電層於第二圖案化銅箔層上,以使第二絕緣層及呈半固化態之第一絕緣層之中央區塊皆與第一絕緣層之周邊區塊一樣呈完全固化態。
在本發明之一實施例中,上述熱壓合第一絕緣層與第一導電層的溫度介於80℃至160℃之間,且時間介於1分鐘至30分鐘之間。
在本發明之一實施例中,上述熱壓合第二絕緣層與第二導電層的溫度介於120℃至250℃之間,且時間介於30分鐘至240分鐘之間。
在本發明之一實施例中,上述對第一絕緣層的周圍區塊進行加熱加壓步驟的溫度介於150℃至300℃之間,且時間介於0.5分鐘至20分鐘之間。
在本發明之一實施例中,上述基板結構的製作方法,更包括:於熱壓合第二絕緣層與第二導電層之後,形成一貫穿第一導電層、第一絕緣層、第一圖案化銅箔層、核心層、第二圖案化銅箔層、第二絕緣層以及第二導電層的導電通孔;對第一導電層與第二導電層進行一圖案化步驟,以形成一第一圖案化導電層與一第二圖案化導電層,其中導電通孔連接第一圖案化導電層與第二圖案化導電層;分別形成一第一防焊層與一第二防焊層於第一圖案化導電層與第二圖案化導電層上,其中第一防焊層與第二防焊層分別暴露出部分第一圖案化導電層與部分第二圖案化導電層;以及對第一防焊層與第二防焊層所暴露出的第一圖案化導電層與第二圖案化導電層進行一表面處理,以形成至少一第一接墊與至少一第二接墊。
本發明提出一種基板結構的製作方法,其包括以下製程步驟。提供一核心層以及位於核心層彼此相對之一第一表面與一第二表面上的一第一銅箔層與一第二銅箔層。進行一熱壓合步驟,以使核心層、第一銅箔層以及第二銅箔層結合為一體而構成一基材,其中核心層具有一中央區塊以及一圍繞中央區塊的周圍區塊。核心層之中央區塊與周圍區塊皆呈半固化態。對核心層的周圍區塊進行一加熱加壓步驟,以使核心層的周圍區塊呈完全固化態。形成一圖案化導電層於第一銅箔層上。熱壓合一絕緣層及位於絕緣層上之第三銅箔層於圖案化導電層上,以使絕緣層及呈半固化態之核心層之中央區塊皆與核心層之周邊區塊一樣呈完全固化態。
在本發明之一實施例中,上述進行熱壓合步驟而構成基材的溫度介於80℃至160℃之間,且時間介於1分鐘至30分鐘之間。
在本發明之一實施例中,上述對核心層的周圍區塊進行加熱加壓步驟的溫度介於150℃至300℃之間,且時間介於0.5分鐘至20分鐘之間。
在本發明之一實施例中,上述熱壓合絕緣層與第三銅箔層的溫度介於120℃至250℃之間,且時間介於30分鐘至240分鐘之間。
在本發明之一實施例中,上述基板結構的製作方法,更包括:熱壓合絕緣層與第三銅箔層之後,對第三銅箔層照射一雷射光束,而形成至少一從第三銅箔層延伸至圖案化導電層的盲孔;填充一導電材料於盲孔內,以使導電材料連接第三銅箔層與圖案化導電層;對第三銅箔層進行一圖案化步驟,以形成一第三圖案化銅箔層;形成一防焊層於第三圖案化銅箔層上,其中防焊層暴露出部分第三圖案化銅箔層;以及對防焊層所暴露出的第三圖案化銅箔層進行一表面處理,以形成至少一接墊。
在本發明之一實施例中,上述進行表面處理包括形成一化鎳金層、一化鎳鈀層、一化鈀金層或一化鎳鈀金層於防焊層所暴露出的第三圖案化銅箔層上。
基於上述,由於本發明是先使呈半固化態之第一絕緣層的周邊區塊完全固化,以增加第一絕緣層與基材之間的結合力後,再透過熱壓合第二絕緣層及其上之第二導電層,以使第二絕緣層及呈半固化態之第一絕緣層之中央區塊皆與第一絕緣層之周邊區塊一樣呈完全固化態。因此,單面的絕緣層及其上之導電層在壓合於基材上後不易造成基材產生翹曲的問題,進而可提高後續完成之基板結構的可靠度。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A至圖1F為本發明之一實施例之一種基板結構的製作方法的剖面示意圖。依照本實施例的基板結構的製作方法,首先,請參考圖1A,提供一基材110,其中基材110具有一核心層112、一第一銅箔層114以及一第二銅箔層116。在本實施例中,核心層112具有彼此相對之一第一表面111與一第二表面113,而第一銅箔層114與一第二銅箔層116分別位於核心層112的第一表面111與第二表面113上。於此,核心層112的材質例如是樹脂。
接著,請參考圖1B,對第一銅箔層114進行一圖案化步驟,以於核心層112的第一表面111上形成一第一圖案化銅箔層114’。於此,進行圖案化步驟包括,首先,塗佈光阻層(未繪示)於第一銅箔層114上,接著,曝光及顯影此光阻層以形成一圖案化光阻層(未繪示),以及以此圖案化光阻層為蝕刻罩幕,蝕刻圖案化光阻層之外的第一銅箔層114而構成第一圖案化銅箔層114’。
接著,請參考圖1C,熱壓合一第一絕緣層120及位於第一絕緣層120上之一第一導電層130於第一圖案化銅箔層114’上。於此第一絕緣層120具有一中央區塊C以及一圍繞中央區塊C的周圍區塊P,且熱壓合第一絕緣層120與第一導電層130的溫度介於80℃至160℃之間,且時間介於1分鐘至30分鐘之間。特別是,此時之第一絕緣層120之中央區塊C與周圍區塊P皆呈半固化態。
接著,請參考圖1D,對第一絕緣層120的周圍區塊P進行一加熱加壓步驟,以使第一絕緣層120的周圍區塊P呈完全固化態。於此,對第一絕緣層120的周圍區塊P進行加熱加壓步驟的溫度介於150℃至300℃之間,且時間介於0.5分鐘至20分鐘之間。
之後,請參考圖1E,對第二銅箔層116進行一圖案化步驟,以於核心層112的第二表面113上形成一第二圖案化銅箔層116’。於此,進行圖案化步驟包括,首先,塗佈光阻層(未繪示)於第二銅箔層116上,接著,曝光及顯影此光阻層以形成一圖案化光阻層(未繪示),以及以此圖案化光阻層為蝕刻罩幕,蝕刻圖案化光阻層之外的第二銅箔層116而構成第二圖案化銅箔層116’。此時,核心層112、第一圖案化銅箔層114’以及第二圖案化銅箔層116’構成基材110’。
在此必須說明的是,雖然於本實施例中是先提供具有第一銅箔層114與第二銅箔層116的基材110,而於壓合第一絕緣層120及其上之第一導電層130的前後,才透過圖案化步驟的方式形成第一圖案化銅箔層114’與第二圖案化銅箔層116’。但於其他未繪示的實施例中,亦可以直接先提供具有第一圖案化銅箔層114’與第二圖案化銅箔層116’的基材110’後,再進行壓合第一絕緣層120及其上之第一導電層130以及後續之步驟。簡言之,圖1A之基材110的形態僅為舉例說明,並非限定本發明。
最後,請參考圖1F,熱壓合一第二絕緣層140及位於第二絕緣層140上之第二導電層150於第二圖案化銅箔層116’上,以使第二絕緣層140及呈半固化態之第一絕緣層120之中央區塊C皆與第一絕緣層120之周邊區塊P一樣呈完全固化態。也就是說,經由熱壓合第二絕緣層140及其上之第二導電層150後,第二絕緣層140以及呈半固化態之第一絕緣層120的中心區塊C皆呈完全固化態。於此,熱壓合第二絕緣層140與第二導電層150的溫度介於120℃至250℃之間,且時間介於30分鐘至240分鐘之間。至此,已完成基板結構100a的製作方法。
由於本實施例是先使呈半固化態之第一絕緣層120的周邊區塊P完全固化,以增加第一絕緣層120與基材110’之間的結合力後,再透過熱壓合第二絕緣層140及其上之第二導電層150,以使第二絕緣層140及呈半固化態之第一絕緣層120之中央區塊C皆與第一絕緣層120之周邊區塊P一樣呈完全固化態。因此,單面之第一絕緣層120及其上之第一導電層130壓合於基材110’上時,第一絕緣層120的中央區塊C是呈現半固化態,使基材110’不易產生翹曲問題,進而可提高後續完成之基板結構100a的可靠度。
圖2A至圖2C為本發明之一實施例之一種基板結構的製作方法的局部步驟的剖面示意圖。本實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例,本實施例不再重複贅述。
請先參考圖2C,本實施例的基板結構100b與前述實施例之基板結構100a主要的差異是在於:本實施例之基板結構100b更具有一導電通孔160、一第一圖案化導電層132、一第二圖案化導電層152、一第一防焊層170、一第二防焊層175、一第一接墊180與一第二接墊185。
在製程上,本實施例的基板結構100b可以採用與前述實施例之基板結構100a大致相同的製作方式,並在圖1F之步驟後,即熱壓合第二絕緣層140及其上之第二導電層150於第二圖案化銅箔層116’上後,請參考圖2A,形成一貫穿第一導電層130、第一絕緣層120、第一圖案化銅箔層114’、核心層112、第二圖案化銅箔層116’、第二絕緣層140以及第二導電層150的導電通孔160。
接著,請參考圖2B,對第一導電層130與第二導電層150進行一圖案化步驟,以形成一第一圖案化導電層132與一第二圖案化導電層152,其中導電通孔160連接第一圖案化導電層132與第二圖案化導電層152,且導電通孔160電性連接第一圖案化導電層132、第一圖案化銅箔層114’、第二圖案化銅箔層116’以及第二圖案化導電層152。之後,請參考圖2C,分別形成一第一防焊層170與一第二防焊層175於第一圖案化導電層132與第二圖案化導電層152上,其中第一防焊層170與第二防焊層175分別暴露出部分第一圖案化導電層132與部分第二圖案化導電層152。最後,請再參考圖2C,對第一防焊層170與第二防焊層175所暴露出的第一圖案化導電層132與第二圖案化導電層152進行一表面處理,以形成至少一第一接墊180與至少一第二接墊185。於此,進行表面處理例如是形成一化鎳金層190於第一防焊層170與第二防焊層175所暴露出的第一圖案化導電層132與第二圖案化導電層152上。當然,於其他未繪示的實施例中,亦可是形成一化鎳鈀層、一化鈀金層或一化鎳鈀金層於第一防焊層170與第二防焊層175所暴露出的第一圖案化導電層132與第二圖案化導電層152上,於此並不加以限制。至此,已完成基板結構100b的製作。
圖3A至圖3D為本發明之另一實施例之一種基板結構的製作方法的剖面示意圖。依照本實施例的基板結構的製作方法,首先,請參考圖3A,提供一核心層212以及位於核心層212彼此相對之一第一表面211與一第二表面213上的一第一銅箔層214與一第二銅箔層216。接著,請再參考圖3A,進行一熱壓合步驟,以使核心層212、第一銅箔層214以及第二銅箔層216結合為一體而構成一基材210,其中核心層212具有一中央區塊C’以及一圍繞中央區塊C’的周圍區塊P’。此時,核心層212之中央區塊C’與周圍區塊C’皆呈半固化態。於此,進行熱壓合步驟而構成基材210的溫度介於80℃至160℃之間,且時間介於1分鐘至30分鐘之間。
接著,請參考圖3B,對核心層212的周圍區塊P’進行一加熱加壓步驟,以使核心層212的周圍區塊P’呈完全固化態。於此,對核心層212的周圍區P’進行加熱加壓步驟的溫度介於150℃至300℃之間,且時間介於0.5分鐘至20分鐘之間。
之後,請參考圖3C,形成一圖案化導電層220於第一銅箔層214上。
最後,請參考圖3D,熱壓合一絕緣層230及位於絕緣層230上之第三銅箔層240於圖案化導電層220上,以使絕緣層230及呈半固化態之核心層212之中央區塊C’皆與核心層212之周邊區塊P’一樣呈完全固化態。也就是說,經由熱壓合絕緣層230及其上之第三銅箔層240後,絕緣層230以及呈半固化態之第三銅箔層240的中心區塊C’皆呈完全固化態。於此,熱壓合絕緣層230與第三銅箔層240的溫度介於120℃至250℃之間,且時間介於30分鐘至240分鐘之間。至此,已完成基板結構200a的製作。
由於本實施例是先使呈半固化態之核心層212的周邊區塊P’完全固化,以增加核心層212與第一銅箔層214及第二銅箔層216之間的結合力後,再透過熱壓合絕緣層230及其上之第三銅箔層240,以使絕緣層230及呈半固化態之核心層212之中央區塊C’皆與核心層212之周邊區塊P’一樣呈完全固化態。因此,單面之絕緣層230及其上之第三銅箔層240壓合於基材210上時,核心層212的中央區塊C’是呈現半固化態,使基材210不易產生翹曲問題,進而可提高後續完成之基板結構200a的可靠度。
圖4A至圖4D為本發明之一實施例之一種基板結構的製作方法的局部步驟的剖面示意圖。本實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例,本實施例不再重複贅述。
請參考圖4C,本實施例的基板結構200b與前述實施例之基板結構200a主要的差異是在於:本實施例之基板結構200b更具有一盲孔B、一填充於盲孔B中的填充材料250、一第三圖案化銅箔層242、一防焊層260、一化鎳金層270與一接墊280。
在製程上,本實施例的基板結構200b可以採用與前述實施例之基板結構200a大致相同的製作方式,並在圖3D之步驟後,即熱壓合絕緣層230及其上之第三銅箔層240於圖案化導電層220上後,請參考圖4A,對第三銅箔層240照射一雷射光束,而形成至少一從第三銅箔層240延伸至圖案化導電層220的盲孔B(圖4A中示意地繪示兩個)。接著,請參考圖4B,填充一導電材料250於盲孔B內,以使導電材料250連接第三銅箔層240與圖案化導電層220。之後,請參考圖4C,對第三銅箔層240進行一圖案化步驟,以形成一第三圖案化銅箔層242,其中第三圖案化銅箔層242透過盲孔B中的導電材料250與圖案化導電層220電性連接。最後,請參考圖4D,形成一防焊層260於第三圖案化銅箔層242上,其中防焊層260暴露出部分第三圖案化銅箔層242。接著,並對防焊層260所暴露出的第三圖案化銅箔層242進行一表面處理,以形成至少一接墊280(圖4D中示意地繪示兩個)。於此,進行表面處理例如是形成一化鎳金層270於防焊層260所暴露出的第三圖案化銅箔層242上。當然,於其他未繪示的實施例中,亦可是形成一化鎳鈀層、一化鈀金層或一化鎳鈀金層於防焊層260所暴露出的第三圖案化銅箔層242上,於此並不加以限制。至此,已完成基板結構200b的製作。
綜上所述,由於本發明是先使呈半固化態之第一絕緣層的周邊區塊完全固化,以增加第一絕緣層與基材之間的結合力後,再透過熱壓合第二絕緣層及其上之第二導電層,以使第二絕緣層及呈半固化態之第一絕緣層之中央區塊皆與第一絕緣層之周邊區塊一樣呈完全固化態。因此,單面的絕緣層及其上之導電層在壓合於基材上後不易造成基材產生翹曲的問題,進而可提高後續完成之基板結構的可靠度。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100a、100b、200a、200b...基板結構
110、110’、210...基材
111、211...第一表面
112、212...核心層
113、213...第二表面
114、214...第一銅箔層
114’...第一圖案化銅箔層
116、216...第二銅箔層
116’...第二圖案化銅箔層
120...第一絕緣層
130...第一導電層
132...第一圖案化導電層
140...第二絕緣層
150...第二導電層
152...第二圖案化導電層
160...導電通孔
170...第一防焊層
175...第二防焊層
180...第一接墊
185...第二接墊
190...化鎳金層
220...圖案化導電層
230...絕緣層
240...第三銅箔層
242...第三圖案化銅箔層
250...導電材料
260...防焊層
270...化鎳金層
280...接墊
B...盲孔
C、C’...中央區塊
P、P’...周圍區塊
圖1A至圖1F為本發明之一實施例之一種基板結構的製作方法的剖面示意圖。
圖2A至圖2C為本發明之一實施例之一種基板結構的製作方法的局部步驟的剖面示意圖。
圖3A至圖3D為本發明之另一實施例之一種基板結構的製作方法的剖面示意圖。
圖4A至圖4D為本發明之一實施例之一種基板結構的製作方法的局部步驟的剖面示意圖。
110’...基材
111...第一表面
112...核心層
113...第二表面
114’...第一圖案化銅箔層
116’...第二圖案化銅箔層
120...第一絕緣層
130...第一導電層
C...中央區塊
P...周圍區塊

Claims (11)

  1. 一種基板結構的製作方法,包括:提供一基材,該基材具有一核心層以及位於該核心層彼此相對之一第一表面與一第二表面上的一第一圖案化銅箔層與一第二圖案化銅箔層;熱壓合一第一絕緣層及位於該第一絕緣層上之一第一導電層於該第一圖案化銅箔層上,其中該第一絕緣層具有一中央區塊以及一圍繞該中央區塊的周圍區塊,該第一絕緣層之該中央區塊與該周圍區塊皆呈半固化態;對該第一絕緣層的該周圍區塊進行一加熱加壓步驟,以使該第一絕緣層的該周圍區塊呈完全固化態;以及熱壓合一第二絕緣層及位於該第二絕緣層上之第二導電層於該第二圖案化銅箔層上,以使該第二絕緣層及呈半固化態之該第一絕緣層之該中央區塊皆與該第一絕緣層之該周邊區塊一樣呈完全固化態。
  2. 如申請專利範圍第1項所述之基板結構的製作方法,其中熱壓合該第一絕緣層與該第一導電層的溫度介於80℃至160℃之間,且時間介於1分鐘至30分鐘之間。
  3. 如申請專利範圍第1項所述之基板結構的製作方法,其中熱壓合該第二絕緣層與該第二導電層的溫度介於120℃至250℃之間,且時間介於30分鐘至240分鐘之間。
  4. 如申請專利範圍第1項所述之基板結構的製作方法,其中對該第一絕緣層的該周圍區塊進行該加熱加壓步驟的溫度介於150℃至300℃之間,且時間介於0.5分鐘至20分鐘之間。
  5. 如申請專利範圍第1項所述之基板結構的製作方法,更包括:於熱壓合該第二絕緣層與該第二導電層之後,形成一貫穿該第一導電層、該第一絕緣層、該第一圖案化銅箔層、該核心層、該第二圖案化銅箔層、該第二絕緣層以及該第二導電層的導電通孔;對該第一導電層與該第二導電層進行一圖案化步驟,以形成一第一圖案化導電層與一第二圖案化導電層,其中該導電通孔連接該第一圖案化導電層與該第二圖案化導電層;分別形成一第一防焊層與一第二防焊層於該第一圖案化導電層與該第二圖案化導電層上,其中該第一防焊層與該第二防焊層分別暴露出部分該第一圖案化導電層與部分該第二圖案化導電層;以及對該第一防焊層與該第二防焊層所暴露出的該第一圖案化導電層與該第二圖案化導電層進行一表面處理,以形成至少一第一接墊與至少一第二接墊。
  6. 一種基板結構的製作方法,包括:提供一核心層以及位於該核心層彼此相對之一第一表面與一第二表面上的一第一銅箔層與一第二銅箔層;進行一熱壓合步驟,以使該核心層、該第一銅箔層以及該第二銅箔層結合為一體而構成一基材,其中該核心層具有一中央區塊以及一圍繞該中央區塊的周圍區塊,該核心層之該中央區塊與該周圍區塊皆呈半固化態;對該核心層的該周圍區塊進行一加熱加壓步驟,以使該核心層的該周圍區塊呈完全固化態;形成一圖案化導電層於該第一銅箔層上;以及熱壓合一絕緣層及位於該絕緣層上之第三銅箔層於該圖案化導電層上,以使該絕緣層及呈半固化態之該核心層之該中央區塊皆與該核心層之該周邊區塊一樣呈完全固化態。
  7. 如申請專利範圍第6項所述之基板結構的製作方法,其中進行該熱壓合步驟而構成該基材的溫度介於80℃至160℃之間,且時間介於1分鐘至30分鐘之間。
  8. 如申請專利範圍第6項所述之基板結構的製作方法,其中對該核心層的該周圍區塊進行該加熱加壓步驟的溫度介於150℃至300℃之間,且時間介於0.5分鐘至20分鐘之間。
  9. 如申請專利範圍第6項所述之基板結構的製作方法,其中熱壓合該絕緣層與該第三銅箔層的溫度介於120℃至250℃之間,且時間介於30分鐘至240分鐘之間。
  10. 如申請專利範圍第6項所述之基板結構的製作方法,更包括:熱壓合該絕緣層與該第三銅箔層之後,對該第三銅箔層照射一雷射光束,而形成至少一從該第三銅箔層延伸至該圖案化導電層的盲孔;填充一導電材料於該盲孔內,以使該導電材料連接該第三銅箔層與該圖案化導電層;對該第三銅箔層進行一圖案化步驟,以形成一第三圖案化銅箔層;形成一防焊層於該第三圖案化銅箔層上,其中該防焊層暴露出部分該第三圖案化銅箔層;以及對該防焊層所暴露出的該第三圖案化銅箔層進行一表面處理,以形成至少一接墊。
  11. 如申請專利範圍第10項所述之基板結構的製作方法,其中進行該表面處理包括形成一化鎳金層、一化鎳鈀層、一化鈀金層或一化鎳鈀金層於該防焊層所暴露出的該第三圖案化銅箔層上。
TW101115791A 2012-05-03 2012-05-03 基板結構的製作方法 TWI433632B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW101115791A TWI433632B (zh) 2012-05-03 2012-05-03 基板結構的製作方法
CN201210310411.1A CN103384455B (zh) 2012-05-03 2012-08-28 基板结构的制作方法
KR1020120097520A KR20130124133A (ko) 2012-05-03 2012-09-04 기판 구조의 제작 방법
JP2012236356A JP5563641B2 (ja) 2012-05-03 2012-10-26 基板構造の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101115791A TWI433632B (zh) 2012-05-03 2012-05-03 基板結構的製作方法

Publications (2)

Publication Number Publication Date
TW201347636A TW201347636A (zh) 2013-11-16
TWI433632B true TWI433632B (zh) 2014-04-01

Family

ID=49492119

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101115791A TWI433632B (zh) 2012-05-03 2012-05-03 基板結構的製作方法

Country Status (4)

Country Link
JP (1) JP5563641B2 (zh)
KR (1) KR20130124133A (zh)
CN (1) CN103384455B (zh)
TW (1) TWI433632B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111629513B (zh) * 2019-02-27 2023-06-27 同泰电子科技股份有限公司 同时具有贯孔及盲孔的多层电路板结构及其制法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5553496A (en) * 1978-10-16 1980-04-18 Fujitsu Ltd Method of manufacturing multilayer printed circuit board
JPH0392348A (ja) * 1989-09-04 1991-04-17 Hitachi Chem Co Ltd 積層板の製造方法
JP2001308522A (ja) * 2000-04-19 2001-11-02 Elna Co Ltd 多層プリント配線板の製造方法およびプリプレグ
JP2003174257A (ja) * 2001-12-07 2003-06-20 Hitachi Chem Co Ltd 配線板及びその製造方法、半導体搭載用基板及びその製造方法、半導体パッケージ及びその製造方法
CN1852633A (zh) * 2005-11-21 2006-10-25 华为技术有限公司 一种可实现高速信号传输的印制电路板及制作方法
JP2008137293A (ja) * 2006-12-01 2008-06-19 Matsushita Electric Works Ltd 積層板の製造方法
US8334463B2 (en) * 2009-10-30 2012-12-18 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
EP2604639A4 (en) * 2010-08-10 2017-02-01 Hitachi Chemical Co., Ltd. Resin composition, cured resin product, wiring board, and manufacturing method for wiring board

Also Published As

Publication number Publication date
CN103384455A (zh) 2013-11-06
CN103384455B (zh) 2016-03-02
JP5563641B2 (ja) 2014-07-30
TW201347636A (zh) 2013-11-16
KR20130124133A (ko) 2013-11-13
JP2013236048A (ja) 2013-11-21

Similar Documents

Publication Publication Date Title
JP5025644B2 (ja) 回路基板構造および回路基板構造の製造方法
KR101652534B1 (ko) 적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 방법 및 인쇄회로기판
US10745819B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
JP2009016802A (ja) キャリア及び印刷回路基板の製造方法
JP2008311426A (ja) 多層配線基板及び多層配線基板の製造方法
JP2010153505A (ja) 微細配線パッケージ及びその製造方法
TW201334647A (zh) 多層配線基板及其製造方法
TW201448682A (zh) 配線基板及其製造方法
TW201401941A (zh) 多層電路板及其製作方法
TW201424501A (zh) 封裝結構及其製作方法
TW201618261A (zh) 電子元件封裝結構及製作方法
TWI433632B (zh) 基板結構的製作方法
JP4417938B2 (ja) プリント配線基板の製造方法
TW201540156A (zh) 配線基板的製造方法
WO2013186966A1 (ja) 複合多層配線基板とその製造方法
TWI613938B (zh) 多層配線板及多層配線板之製造方法
JP3883744B2 (ja) プリント配線基板の製造方法
TWI513392B (zh) 內埋電子元件的線路結構的製作方法
CN110349934A (zh) 线路板、封装结构及其制造方法
KR101392730B1 (ko) 부품내장형 인쇄회로기판 제조방법
JP2011159883A (ja) 配線板及びその製造方法
JP2012028462A (ja) 配線板の製造方法
TWI407874B (zh) 多層電路板及其製作方法
JP4289982B2 (ja) 半導体装置とその製造方法
JP2009158641A (ja) 部品内蔵モジュールの製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees