JP4289982B2 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP4289982B2
JP4289982B2 JP2003390031A JP2003390031A JP4289982B2 JP 4289982 B2 JP4289982 B2 JP 4289982B2 JP 2003390031 A JP2003390031 A JP 2003390031A JP 2003390031 A JP2003390031 A JP 2003390031A JP 4289982 B2 JP4289982 B2 JP 4289982B2
Authority
JP
Japan
Prior art keywords
semiconductor element
electrodes
wiring board
substrate
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003390031A
Other languages
English (en)
Other versions
JP2005150649A (ja
Inventor
望 下石坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003390031A priority Critical patent/JP4289982B2/ja
Publication of JP2005150649A publication Critical patent/JP2005150649A/ja
Application granted granted Critical
Publication of JP4289982B2 publication Critical patent/JP4289982B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、熱硬化性の封止樹脂層を形成した配線基板上に、半導体素子(半導体チップ)を突起電極を介して熱圧着するフリップチップ実装形式の半導体装置とその製造方法に関するものである。
電子機器の小型化に伴う高密度実装を生産性良く実施する方法として、熱硬化性の封止樹脂層を形成した突起電極を有す配線基板上に、半導体チップを前記突起電極を介して熱圧着するフリップチップ実装形式の半導体装置の製造方法が用いられている。
従来の突起電極を介して熱圧着するフリップチップ実装形式の半導体装置の代表的な製造方法として、例えば特許文献1に示す方法がある。
以下、特許文献1に示す、従来の半導体装置とその製造方法について図面を参照しながら説明する。
図10は従来の半導体装置を示す断面図である。
図10において、1は配線基板、2は配線基板1の表面に形成された複数の突起電極、3は配線基板1の表面に主面を相対して載置された半導体素子、4は半導体素子3の表面に形成された複数の半導体素子電極、5は半導体素子3の主面(半導体素子電極4を設けた面)、もしくは主面および側面と配線基板1の表面との間に充填された熱硬化性を有する封止樹脂であり、複数の突起電極2の表面が複数の半導体素子電極4とフリップチップ実装され封止樹脂5で接着されることで高密度実装を実現していた。
このような構成の従来の半導体装置の製造方法を、図11の従来の半導体装置の製造方法を順に示す断面図に従って説明する。なお、図11において、6は配線基板1上に形成された未硬化の熱硬化性を有する封止樹脂5の樹脂層を示している。
先ず図11(a)に示すように、突起電極2を備えた配線基板1上に未硬化の熱硬化性を有する封止樹脂5からなる樹脂層6を形成する。ここで配線基板1に突起電極2を形成する方法として電解めっき法などが用いられる。また、樹脂層6を配線基板1上に形成する方法としては、液状樹脂を塗布する方法やBステージ状態のフィルムを配置する方法などが用いられる。
次に図11(b)に示すように、未硬化の熱硬化性を有する封止樹脂5からなる樹脂層6が形成された配線基板1の表面に半導体素子1の主面を相対して載置し、半導体素子1の裏面より荷重Pを加えることで突起電極2と半導体素子電極4を接触させる。
次に図11(c)に示すように、半導体素子1の裏面より更に荷重Pを加え突起電極2を変形させることで突起電極2の高さばらつきを平坦化し、全ての突起電極2を半導体素子電極4とを接合する。
次に図11(d)に示すように、半導体素子1の裏面より加熱し、樹脂層6を形成する未硬化の熱硬化性を有する封止樹脂5を硬化させ、硬化後の封止樹脂5を冷却し、封止樹脂5の熱収縮応力により突起電極2と半導体素子電極4の接合を保持する。
以上の工程により従来の半導体装置が製造されていた。
特許第3308855号
しかしながら上記従来の半導体装置とその製造方法では、配線基板1上に形成された突起電極2を半導体素子1の裏面より加える荷重Pで変形し、突起電極2の高さを平坦化して半導体素子電極2と接触させるため、突起電極2の高さばらつきが大きい場合に突起電極2と半導体素子電極4が接触しない個所が発生し、接合歩留りを下げる要因となっていた。
また、突起電極2の高さばらつきが大きい場合に、突起電極2と半導体素子電極4の接合歩留りを向上させるため半導体素子1の裏面より加える荷重を増加させた場合、半導体素子電極4の裏面の圧力が増加し、半導体素子1を破壊する可能性があった。
そこで、本発明は、配線基板上に半導体素子を突起電極を介して熱圧着するフリップチップ実装半導体装置において、突起電極に高さばらつきが大きい場合でも、突起電極の高さばらつき吸収して良好な接続歩留りを実現する半導体装置とその製造方法を提供することを目的としたものである。
前述した目的を達成するために、本発明のうち請求項1に記載の半導体装置は、表面に複数の突起電極が形成された配線基板と、表面に複数の半導体素子電極が形成され、前記配線基板の表面に、前記半導体素子電極が形成された主面を相対して載置された半導体素子と、前記半導体素子の主面もしくは主面および側面と前記配線基板の表面との間に充填される封止樹脂とを備え、前記配線基板が、熱可塑性を有する基板から構成され、前記封止樹脂として、前記熱可塑性を有する配線基板の軟化温度より高い温度で硬化する熱硬化性を有する樹脂が使用され、前記複数の突起電極の表面が前記複数の半導体素子電極と接合され、一つ以上の前記突起電極の裏面が前記配線基板の最表面を構成する平面に接しており、かつ一つ以上の前記突起電極の裏面が前記配線基板の表面を構成する平面から内部に向かって埋没されていることを特徴とするものである。
上記構成によれば、配線基板の表面に形成された突起電極の裏面が配線基板の表面から内部に埋没されていることにより、突起電極の表面が平坦化され、突起電極と半導体素子電極の接合が確保され、接合歩留りの低下が防止される。
また請求項2記載の半導体装置は、表面に複数の基板電極が形成された配線基板と、表面に複数の半導体素子電極が形成され、前記配線基板の表面に、前記半導体素子電極が形成された主面を相対して載置された半導体素子と、前記半導体素子電極上に形成された複数の突起電極と、前記半導体素子の主面もしくは主面および側面と前記配線基板の表面との間に充填される封止樹脂とを備え、前記配線基板が、熱可塑性を有する配線基板により構成され、前記封止樹脂として、前記熱可塑性を有する配線基板の軟化温度より高い温度で硬化する熱硬化性を有する封止樹脂が使用され、前記複数の基板電極の表面が前記複数の突起電極と接合され、一つ以上の前記基板電極の裏面が前記配線基板の最表面を構成する平面に接しており、かつ一つ以上の前記基板電極の裏面が前記配線基板の表面を構成する平面から内部に向かって埋没されていることを特徴とするものである。
上記構成によれば、配線基板に形成された複数の基板電極の裏面が配線基板の表面から内部に埋没されていることにより、半導体素子電極上に形成された複数の突起電極と基板電極の接合面が平坦にされ、複数の突起電極と基板電極の接合が確保され、接合歩留りの低下が防止される。
また請求項3に記載の発明は、請求項1または請求項2に記載の発明であって、前記配線基板は2層以上の絶縁層で構成され、これら絶縁層のうち前記半導体素子の主面が載置される前記配線基板の最表面の絶縁層は、熱可塑性を有する絶縁層とされ、この熱可塑性を有する絶縁層の下層の絶縁層は、熱可塑性を有しない1層あるいは複数層の絶縁層で構成され、前記封止樹脂として、前記熱可塑性を有する最表面の絶縁層の軟化温度より高い温度で硬化する熱硬化性を有する封止樹脂が使用されることを特徴とするものである。
上記構成によれば、配線基板の最表面の絶縁層だけに熱可塑性を有する材料を用い、熱可塑性を有する絶縁層の下層には、熱可塑性を有しないリジッドな基材、例えばセラミックやガラス、シリコン、ガラスエポキシ等を用いた絶縁層が形成されることで、半導体装置の強度を向上することができる。
また請求項4に記載の発明は、請求項1または請求項2に記載の発明であって、前記配線基板は2層以上の絶縁層で構成され、これら絶縁層のうち前記半導体素子の主面が載置される前記配線基板の最表面の絶縁層は、熱可塑性を有する絶縁層とされ、この熱可塑性を有する絶縁層の下層の絶縁層は、前記半導体素子と同等の線膨張係数を備えた1層あるいは複数層の絶縁層で構成され、前記封止樹脂として、前記熱可塑性を有する最表面の絶縁層の軟化温度より高い温度で硬化する熱硬化性を有する封止樹脂が使用されることを特徴とするものである。
上記構成によれば、配線基板の最表面の絶縁層の下層には、半導体素子と同等の線膨張係数を有する基材、例えばセラミックやガラス、シリコン等を用いた絶縁層が形成されることで、半導体装置の熱による変形・反りを抑止することができる。
また、請求項5に記載の発明は、請求項4に記載の発明であって、前記複数の突起電極が配置された領域以外の前記熱可塑性を有する最表面の絶縁層に、一つ以上の開口部が設けられていることを特徴とするものである。
上記構成によれば、熱可塑性を有する絶縁層に一つ以上の開口部を設けることにより配線基板に与える熱可塑性を有する絶縁層の線膨張係数の影響を軽減することができ、開口部がない場合と比較して半導体装置の熱による変形・反りをさらに抑止することができる。
また請求項6記載の半導体装置の製造方法は、表面に複数の突起電極が形成された、熱可塑性を有する配線基板を準備する第1工程と、表面に複数の半導体素子電極が形成された半導体素子を準備する第2工程と、前記熱可塑性を有する配線基板の表面に、前記配線基板が軟化する温度より高い温度で硬化する熱硬化性を有する封止樹脂からなる未硬化の樹脂層を形成する第3工程と、前記未硬化の樹脂層を形成した前記配線基板の表面に、前記半導体素子の複数の半導体素子電極が形成された主面を相対して載置する第4工程と、前記熱可塑性を有する配線基板が軟化するが前記樹脂層は硬化しない第1の温度で前記配線基板と前記封止樹脂とを加熱し、前記配線基板を軟化させる第5工程と、前記半導体素子の裏面から荷重を加え前記未硬化の樹脂層を貫通して一つ以上の前記複数の突起電極の表面と前記複数の半導体素子電極とを接触させる第6工程と、前記半導体素子の裏面から更に荷重を加え、一つ以上の前記突起電極の裏面が前記軟化した配線基板の最表面を構成する平面に接した状態のまま、前記配線基板の最表面を構成する平面に裏面が接した前記突起電極より高さが高い一つ以上の突起電極の裏面を前記軟化した配線基板の表面から内部に向かって埋没させることで全ての前記突起電極の表面を前記複数の半導体素子電極と接合する第7工程と、前記第1の温度より高温で、前記樹脂層を形成する封止樹脂が硬化する第2の温度で前記配線基板と前記樹脂層を加熱し前記封止樹脂を硬化させる第8工程と、前記配線基板と前記封止樹脂とを室温まで冷却し前記封止樹脂の熱収縮応力で前記複数の突起電極と前記複数の半導体素子電極との接合を保持する第9工程とを順に実行することを特徴とするものである。
上記製造方法によれば、配線基板の軟化温度である第1の温度より前記熱硬化性を有する封止樹脂の硬化温度である第2の温度を高くすることで、配線基板を軟化させた後に封止樹脂を硬化させる工程を加熱温度の変化に追随して連続して実施することができることにより、生産性の向上が図られる。
また、請求項7記載の発明は、上記請求項6に記載の発明であって、前記第1工程において、表面に複数の基板電極を形成した熱可塑性を有する配線基板を準備し、前記第2工程と第3工程との間で、前記半導体素子電極上に複数の突起電極を形成する工程を実行し、前記第6工程において、前記半導体素子の裏面から荷重を加え前記未硬化の封止樹脂を貫通して一つ以上の前記複数の突起電極の表面と前記複数の基板電極とを接触させ、前記第7工程において、前記半導体素子の裏面から更に荷重を加え、一つ以上の前記基板電極の裏面が前記軟化した配線基板の最表面を構成する平面に接した状態のまま、一つ以上の基板電極の裏面を前記軟化した配線基板の表面から内部に向かって埋没させることで全ての前記突起電極の表面を前記複数の基板電極と接合させ、前記第9工程において、前記配線基板と前記封止樹脂とを室温まで冷却し前記封止樹脂の熱収縮応力で前記複数の突起電極と前記複数の基板電極との接合を保持することを特徴とするものである。
上記方法は、請求項6とは逆に突起電極が半導体素子電極上に形成され、前記配線基板上に形成された基板電極と接合される半導体装置の製造方法であり、請求項6と同様に、配線基板の軟化温度である第1の温度より前記熱硬化性を有する封止樹脂の硬化温度である第2の温度を高くすることで、配線基板を軟化させた後に封止樹脂を硬化させる工程を加熱温度の変化に追随して連続して実施することができることにより、生産性の向上が図られる。
本発明の半導体装置によれば、上記構成を有し、前記突起電極を前記配線基板の表面から内部に埋没させることで前記突起電極の表面を平坦化することができ、よって突起電極と半導体素子電極の接合を確保でき、接合歩留りの低下を防止することができる。
また本発明の半導体装置の製造方法によれば、上記工程を有し、前記配線基板の軟化温度より前記熱硬化性を有する封止樹脂の硬化温度を高くすることで、前記配線基板を軟化させた後に前記封止樹脂を硬化させる工程を加熱温度の変化に追随して連続して実施することができることにより、生産性の向上を図ることができる。
以下、本発明の実施の形態を、図面を参照しながら説明する。
[実施の形態1]
図1は本発明の実施の形態1における半導体装置を示す断面図である。
図1に示す半導体装置は、表面に複数の突起電極22が形成された配線基板21と、表面に複数の半導体素子電極24が形成され、配線基板21の表面に、半導体素子電極24が形成された主面を相対して載置された半導体素子23と、半導体素子23の主面および側面と配線基板21の表面との間に充填される封止樹脂25を備え、前記配線基板21は熱可塑性を有する基板から構成され、また前記封止樹脂25として、熱可塑性を有する配線基板21の軟化温度より高い温度で硬化する熱硬化性を有する樹脂が使用され、前記複数の突起電極22の表面が複数の半導体素子電極24と接合され、かつ一つ以上の突起電極22の裏面が配線基板21の表面から内部に向かって埋没されている。なお、半導体素子23の半導体素子電極24の位置に合わせて、配線基板21に突起電極22が形成されている。
上記構成の半導体装置の製造方法を、図2の製造方法の手順を示すフローチャート、および図3に示す製造方法の手順毎の半導体装置の断面図に基づいて説明する。図3において、26は配線基板21上に形成された未硬化の封止樹脂25からなる樹脂層である。
第1工程
まず、表面に、半導体素子23の半導体素子電極24の位置に合わせて複数の突起電極22が形成された、熱可塑性を有する配線基板21を準備する。ここでは配線基板21として、例えば100℃前後で軟化する厚み38umのポリイミドフィルムを用いる。また突起電極22は、例えば配線基板21上に電解めっきでCu−Ni−Auの構成で形成する。各層の厚みは、例えばCuを10um、Niを0.2um、Auを1.0umとする。
第2工程
続いて、表面に複数の半導体素子電極24が形成された半導体素子23を準備する。
第3工程
次に、図3(a)に示すように、熱可塑性を有する配線基板21の表面に、配線基板21が軟化する温度より高い温度で硬化する熱硬化性を有する封止樹脂25からなる未硬化の樹脂層26を形成する。ここでは、未硬化の熱硬化性を有する封止樹脂25としては、例えば200℃前後で硬化する液状のエポキシ樹脂をディスペンサーで塗布する。ここで液状のエポキシ樹脂を用いる代わりに、Bステージに硬化されたフィルム状のエポキシ樹脂を貼り付けて未硬化の熱硬化性を有する封止樹脂25からなる樹脂層26を形成しても良い。
第4工程
次に、未硬化の封止樹脂25からなる樹脂層26を形成した配線基板21の表面に、半導体素子23の主面を相対して載置する。半導体素子23上には複数の半導体素子電極24が形成されている。
第5工程
次に、熱可塑性を有する配線基板21が軟化するが樹脂層26を形成する封止樹脂25は硬化しない第1の温度で、配線基板21と樹脂層26とを第1の温度まで加熱し配線基板21を軟化させる。
第6工程
次に、図3(b)に示すように、半導体素子23の裏面から荷重Pを加え未硬化の樹脂層26を貫通して一つ以上の突起電極22の表面と半導体素子電極24とを接触させる。
第7工程
次に、図3(c)に示すように、半導体素子23の裏面から更に荷重Pを加え一つ以上の突起電極22の裏面を軟化した配線基板21の表面から内部に向かって埋没させることで全ての突起電極22の表面を複数の半導体素子電極24と接合する。
第8工程
次に、図3(d)に示すように、第1の温度より高温で封止樹脂25が硬化する第2の温度で、配線基板21と樹脂層26を加熱し封止樹脂25を硬化させる。
第9工程
その後、配線基板21と硬化後の封止樹脂25とを室温まで冷却し封止樹脂25の熱収縮応力で複数の突起電極22と複数の半導体素子電極24との接合を保持する。
上記第1工程から第9工程を順に実行することにより、図1に示す半導体装置が製造される。
以上のように、本実施の形態1における半導体装置の構成によれば、突起電極22の裏面を配線基板21の表面から内部に埋没させることで突起電極22の表面を平坦化することができ、よって突起電極22と半導体素子電極24の接合を確保でき、接合歩留りの低下を防止することができる。
また本実施の形態1における半導体装置の製造方法によれば、配線基板21の軟化温度である第1の温度より、熱硬化性を有する封止樹脂25の硬化温度である第2の温度を高くすることで、配線基板21を軟化させた後に封止樹脂25を硬化させる工程を加熱温度の変化に追随して連続して実施することができることにより、生産性の向上を図ることができる。
[実施の形態2]
次に、本発明の実施の形態2について図面を参照しながら説明する。
図4は、本発明の実施の形態2における半導体装置を示す断面図である。なお、上記実施の形態1の構成と同一の構成には、同一の符号を付して説明を省略する。
実施の形態2では、配線基板21の表面に形成された複数の突起電極22に代えて、配線基板21の表面に複数の基板電極31が形成され、また半導体素子電極24上にそれぞれ突起電極32が形成され、複数の基板電極31の表面が複数の突起電極32と接合され、かつ一つ以上の基板電極31の裏面が配線基板21の表面から内部に向かって埋没されている。
ここでは配線基板21として、例えば100℃前後で軟化する厚み38umのポリイミドフィルムを用いる。また基板電極31は、例えば配線基板21上に形成されたCu箔をエッチングしてパターンニングし、電解めっきでNi−Auの構成にて形成する。各層の厚みは、例えばCuを10um、Niを0.2um、Auを1.0umとする。
上記構成の半導体装置の製造方法を、図5の製造方法の手順を示すフローチャート、および図6に示す製造方法の手順毎の半導体装置の断面図に基づいて説明する。なお、上記実施の形態1の手順と異なる手順について説明する。
すなわち、実施の形態1の第1工程において、表面に複数の基板電極31を形成した熱可塑性を有する配線基板21を準備し、第2工程と第3工程との間で、下記第2−A工程を実行し、また第6工程において、半導体素子23の裏面から荷重Pを加え未硬化の樹脂層26を貫通して一つ以上の複数の突起電極32の表面と複数の基板電極31とを接触させ、さらに第7工程において、半導体素子23の裏面から更に荷重Pを加え一つ以上の基板電極31の裏面を軟化した配線基板21の表面から内部に向かって埋没させることで全ての突起電極32の表面を複数の基板電極31と接合させ、さらに第9工程において、配線基板21と封止樹脂25とを室温まで冷却し封止樹脂25の熱収縮応力で複数の突起電極32と複数の基板電極31との接合を保持している。
第2−A工程
半導体素子23の主面に形成された複数の半導体素子電極24上にそれぞれ突起電極32を形成する。ここで、一例として突起電極32はAuめっきバンプを用い、厚みを15umに形成する。
このような実施の形態2における手順により、図6(a)に示すように、基板電極31を備えた配線基板21上に、封止樹脂25からなる樹脂層26を形成し、続いて図6(b)に示すように、未硬化の樹脂層26を形成した配線基板21の表面に、半導体素子23をその主面を相対して載置させ、熱可塑性を有する配線基板21が軟化するが熱硬化性を有する樹脂層26は硬化しない第1の温度で、配線基板21と樹脂層26とを第1の温度まで加熱し配線基板21を軟化させ、半導体素子23の裏面から荷重Pを加え未硬化の樹脂層26を貫通して一つ以上の突起電極32の表面と基板電極31とを接触させ、続いて図6(c)に示すように、半導体素子23の裏面から更に荷重Pを加え一つ以上の基板電極31の裏面を軟化した配線基板21の表面から内部に向かって埋没させることで全ての突起電極32の表面を複数の基板電極31と接合し、続いて図6(d)に示すように第1の温度より高温で樹脂層26が硬化する第2の温度で、配線基板21と樹脂層26を加熱し封止樹脂25を硬化させた後、配線基板21と硬化後の封止樹脂25とを室温まで冷却し封止樹脂25の熱収縮応力で複数の突起電極32と複数の基板電極31との接合を保持している。
以上のように、本実施の形態2の半導体装置の構成によれば、基板電極31の裏面を配線基板21の表面から内部に埋没させることで突起電極32と基板電極31との接合面を平坦化することができ、よって基板電極31突起電極32の接合を確保でき、接合歩留りの低下を防止することができる。
また本実施の形態2の半導体装置の製造方法は、実施の形態1のとは逆に突起電極32が半導体素子電極24上に形成され、配線基板21上に形成された基板電極31と接合される半導体装置の製造方法であり、この製造方法によれば、実施の形態1の半導体装置の製造方法と同様に、配線基板21の軟化温度である第1の温度より熱硬化性を有する封止樹脂25の硬化温度である第2の温度を高くすることで、配線基板21を軟化させた後に封止樹脂25を硬化させる工程を加熱温度の変化に追随して連続して実施することができることにより、生産性の向上を図ることができる。
[実施の形態3]
次に本発明の実施の形態3について図面を参照しながら説明する。
図7は本発明の実施の形態3における半導体装置を示す断面図である。なお、上記実施の形態1の構成と同一の構成には、同一の符号を付して説明を省略する。
実施の形態3では、配線基板21は2層の絶縁層41,42で構成され、配線基板21の最表面の第1絶縁層41は、熱可塑性を有する絶縁層とされ、この熱可塑性を有する絶縁層41の下層の第2絶縁層42は、熱可塑性を有しない絶縁層とされている。ここでは第2絶縁層42として、厚み0.8mm程度のセラミック基板を用い、最表面の第1絶縁層41としては液状のポリイミド樹脂を第2絶縁層42に塗布後硬化して形成する。また熱硬化性を有する封止樹脂25は、熱可塑性を有する第1絶縁層41の軟化温度より高い温度で硬化する特性を有しており、複数の突起電極22の表面が複数の半導体素子電極24と接合され、かつ一つ以上の突起電極22の裏面が配線基板21の第1絶縁層41の表面から内部に向かって埋没されている。
なお、第2絶縁層42としては、ここではセラミックを用いたが、シリコン、ガラスやガラスエポキシなど、熱可塑性を有しない、強度の強いリジッドな基材であれば良い。また、第1絶縁層41としてはここではポリイミド樹脂を用いたが、100℃前後で軟化する熱可塑性を有する材料であれば良い。また、第1絶縁層41には液状の材料を用いたが、フィルム状の材料で形成しても良い。
この実施の形態3の半導体装置の製造方法は、上記実施の形態1の製造方法と同一であり、説明を省略する。なお、実施の形態1の製造方法の第1工程において、上記2層の絶縁層41,42から構成された配線基板21が用意され、表面に複数の突起電極22が形成される。
以上のように本実施の形態3の構成によれば、実施の形態1と同様に、突起電極22の裏面を配線基板21(第1絶縁層41)表面から内部に埋没させることで突起電極22の表面を平坦化することができ、よって突起電極22と半導体素子電極24の接合を確保でき、接合歩留りの低下を防止することができる。
また本実施の形態3の構成によれば、配線基板21の最表面の第1絶縁層41だけを熱可塑性を有するポリイミド樹脂とし、第2絶縁層42を、熱可塑性を有しないリジッドな基材、例えばセラミックやガラス、シリコン、ガラスエポキシ等を用いた絶縁層で形成することにより、半導体装置の強度を向上することができる。
また本実施の形態3における半導体装置の製造方法によれば、実施の形態1と同様に、配線基板21の第1絶縁層41の軟化温度である第1の温度より熱硬化性を有する封止樹脂26の硬化温度である第2の温度を高くすることで、配線基板21の第1絶縁層41を軟化させた後に封止樹脂26を硬化させる工程を加熱温度の変化に追随して連続して実施することができることにより、生産性の向上を図ることができる。
[実施の形態4]
次に本発明の実施の形態4について図面を参照しながら説明する。
図8は本発明の実施の形態4における半導体装置を示す断面図である。なお、実施の形態3と同一の構成には同一の符号を付して説明を省略する。
実施の形態4では、図8に示すように、実施の形態3における第2絶縁層42に代えて、配線基板21の熱可塑性を有する第1の絶縁層41の下層に、熱可塑性を有しない、厚み0.8mm程度の、半導体素子23と同等の線膨張係数を有する基材としてシリコン基板を用いた第3絶縁層43を設けている。また最表面の第1絶縁層41としては液状のポリイミド樹脂を第3絶縁層43に塗布後硬化して形成する。
なお、第3絶縁層43としてはここではシリコン基板を用いたが、半導体素子23と同程度の線膨張係数をもつ基材、例えばセラミックやガラスなどであれば良い。また第1絶縁層41としてはここではポリイミド樹脂を用いたが、100℃前後で軟化する熱可塑性を有する材料であれば良い。また、第1絶縁層41には液状の材料を用いたが、フィルム状の材料で形成しても良い。
この実施の形態4の半導体装置の製造方法は、上記実施の形態1の製造方法と同一であり、説明を省略する。なお、実施の形態1の製造方法の第1工程において、上記2層の絶縁層41,43から構成された配線基板21が用意され、表面に複数の突起電極22が形成される。
以上のように本実施の形態4の構成によれば、実施の形態3と同様の効果を有するとともに、配線基板21の最表面の第1絶縁層41だけを熱可塑性を有するポリイミド樹脂とし、第3絶縁層43には半導体素子23と同等の線膨張係数を有する基材を用いることで半導体装置の熱による変形・反りを抑止することができる。
[実施の形態5]
次に本発明の実施の形態5について図面を参照しながら説明する。
図9は本発明の実施の形態5における半導体装置を示す断面図である。なお、実施の形態4と同一の構成には同一の符号を付して説明を省略する。
実施の形態5では、図9に示すように、配線基板21は第1絶縁層41と第3絶縁層43で構成されているが、第1絶縁層41は、配線基板21の表面に形成された複数の突起電極22の部分にのみ形成され、これら突起電極22毎に設けた第1絶縁層41間に、第3絶縁層43が現れる開口部44が形成されている。
ここでは第3絶縁層43として、実施の形態4と同様に、厚み0.8mm程度のシリコン基板を用い、最表面の第1絶縁層41としては液状の感光性ポリイミド樹脂を塗布後、露光現像し硬化することで開口部44を形成している。
なお、第3絶縁層43としてはここではシリコン基板を用いたが、半導体素子23と同程度の線膨張係数をもつ基材であれば良い。また第1絶縁層41としてはここでは感光性のポリイミド樹脂を用いたが、100℃前後で軟化する熱可塑性を有する材料であれば良い。さらに、第1絶縁層41に非感光の材料を用い、パターン印刷することで開口部44を設けても良い。また第1絶縁層41には液状の材料を用いたが、フィルム状の材料で形成しても良い。
この実施の形態5の半導体装置の製造方法は、上記実施の形態1の製造方法と同一であり、説明を省略する。なお、実施の形態1の製造方法の第1工程において、上記2層の絶縁層41,43から構成された配線基板21が用意され、最表面の第1絶縁層41としては液状の感光性ポリイミド樹脂を塗布後、露光現像し硬化することで開口部44が形成され、第1絶縁層41の表面に複数の突起電極22が形成される。
以上のように、本実施の形態5の構成によれば、第4の実施形態と同様の効果が得られるともに、熱可塑性を有する第1の絶縁層41に1つ以上の開口部44を設けることで配線基板21に与える熱可塑性を有する第1の絶縁層41の線膨張係数の影響を軽減することができ、実施の形態4の構成と比較して半導体装置の熱による変形・反りをさらに抑止することができる。
なお、本実施の形態3〜本実施の形態5では、配線基板21の表面に複数の突起電極22を形成しているが、実施の形態2の如く、複数の突起電極22に代えて、配線基板21の表面に複数の基板電極31を形成し、さらに半導体素子電極24上にそれぞれ突起電極32を形成した半導体装置とすることもできる。このとき、配線基板21の第1絶縁層41の表面から内部に向かって、一つ以上の基板電極31の裏面が埋没する。
また本実施の形態3〜本実施の形態5では、配線基板21を2層の絶縁層41,42または41,43により構成しているが、最表面の第1絶縁層41の下層を、熱可塑性を有しない2層以上の絶縁層で構成することもできる。
また本実施の形態1〜本実施の形態5では、半導体素子23の主面および側面と配線基板21の表面との間に封止樹脂25を充填しているが、半導体素子23の主面と配線基板21の表面との間に封止樹脂25を充填する構成としてもよい。
本発明にかかる半導体装置は、突起電極の高さばらつきによる接合歩留りの低下を効果的に低減することができるため、熱硬化性の封止樹脂を形成した配線基板上に半導体チップを突起電極を介して熱圧着するフリップチップ実装形式の半導体装置として有用である。
本発明の実施の形態1における半導体装置の断面図である。 同半導体装置の製造方法の手順を示すフローチャートである。 同半導体装置の製造方法を順に示す半導体装置の断面図である。 本発明の実施の形態2における半導体装置の断面図である。 同半導体装置の製造方法の手順を示すフローチャートである。 同半導体装置の製造方法を順に示す半導体装置の断面図である。 本発明の実施の形態3における半導体装置の断面図である。 本発明の実施の形態4における半導体装置の断面図である。 本発明の実施の形態5における半導体装置の断面図である。 従来の半導体装置の断面図である。 従来の半導体装置の製造方法を順に示す半導体装置の断面図である。
符号の説明
21 配線基板
22 突起電極
23 半導体素子
24 半導体素子電極
25 封止樹脂
26 未硬化の樹脂層
31 基板電極
32 突起電極
41 第1絶縁層
42 第2絶縁層
43 第3絶縁層
44 開口部

Claims (7)

  1. 表面に複数の突起電極が形成された配線基板と、
    表面に複数の半導体素子電極が形成され、前記配線基板の表面に、前記半導体素子電極が形成された主面を相対して載置された半導体素子と、
    前記半導体素子の主面もしくは主面および側面と前記配線基板の表面との間に充填される封止樹脂と
    を備え、
    前記配線基板が、熱可塑性を有する基板から構成され、
    前記封止樹脂として、前記熱可塑性を有する配線基板の軟化温度より高い温度で硬化する熱硬化性を有する樹脂が使用され、
    前記複数の突起電極の表面が前記複数の半導体素子電極と接合され、一つ以上の前記突起電極の裏面が前記配線基板の最表面を構成する平面に接しており、かつ一つ以上の前記突起電極の裏面が前記配線基板の表面を構成する平面から内部に向かって埋没されていること
    を特徴とする半導体装置。
  2. 表面に複数の基板電極が形成された配線基板と、
    表面に複数の半導体素子電極が形成され、前記配線基板の表面に、前記半導体素子電極が形成された主面を相対して載置された半導体素子と、
    前記半導体素子電極上に形成された複数の突起電極と、
    前記半導体素子の主面もしくは主面および側面と前記配線基板の表面との間に充填される封止樹脂と
    を備え、
    前記配線基板が、熱可塑性を有する配線基板により構成され、
    前記封止樹脂として、前記熱可塑性を有する配線基板の軟化温度より高い温度で硬化する熱硬化性を有する封止樹脂が使用され、
    前記複数の基板電極の表面が前記複数の突起電極と接合され、一つ以上の前記基板電極の裏面が前記配線基板の最表面を構成する平面に接しており、かつ一つ以上の前記基板電極の裏面が前記配線基板の表面を構成する平面から内部に向かって埋没されていることを特徴とする半導体装置。
  3. 前記配線基板は2層以上の絶縁層で構成され、これら絶縁層のうち前記半導体素子の主面が載置される前記配線基板の最表面の絶縁層は、熱可塑性を有する絶縁層とされ、この熱可塑性を有する絶縁層の下層の絶縁層は、熱可塑性を有しない1層あるいは複数層の絶縁層で構成され、
    前記封止樹脂として、前記熱可塑性を有する最表面の絶縁層の軟化温度より高い温度で硬化する熱硬化性を有する封止樹脂が使用されること
    を特徴とする請求項1または請求項2に記載の半導体装置。
  4. 前記配線基板は2層以上の絶縁層で構成され、これら絶縁層のうち前記半導体素子の主面が載置される前記配線基板の最表面の絶縁層は、熱可塑性を有する絶縁層とされ、この熱可塑性を有する絶縁層の下層の絶縁層は、前記半導体素子と同等の線膨張係数を備えた1層あるいは複数層の絶縁層で構成され、
    前記封止樹脂として、前記熱可塑性を有する最表面の絶縁層の軟化温度より高い温度で硬化する熱硬化性を有する封止樹脂が使用されること
    を特徴とする請求項1または請求項2に記載の半導体装置。
  5. 前記複数の突起電極が配置された領域以外の前記熱可塑性を有する最表面の絶縁層に、一つ以上の開口部が設けられていること
    を特徴とする請求項4に記載の半導体装置。
  6. 表面に複数の突起電極が形成された、熱可塑性を有する配線基板を準備する第1工程と、
    表面に複数の半導体素子電極が形成された半導体素子を準備する第2工程と、
    前記熱可塑性を有する配線基板の表面に、前記配線基板が軟化する温度より高い温度で硬化する熱硬化性を有する封止樹脂からなる未硬化の樹脂層を形成する第3工程と、
    前記未硬化の樹脂層を形成した前記配線基板の表面に、前記半導体素子の複数の半導体素子電極が形成された主面を相対して載置する第4工程と、
    前記熱可塑性を有する配線基板が軟化するが前記樹脂層は硬化しない第1の温度で前記配線基板と前記封止樹脂とを加熱し、前記配線基板を軟化させる第5工程と、
    前記半導体素子の裏面から荷重を加え前記未硬化の樹脂層を貫通して一つ以上の前記複数の突起電極の表面と前記複数の半導体素子電極とを接触させる第6工程と、
    前記半導体素子の裏面から更に荷重を加え、一つ以上の前記突起電極の裏面が前記軟化した配線基板の最表面を構成する平面に接した状態のまま、前記配線基板の最表面を構成する平面に裏面が接した前記突起電極より高さが高い一つ以上の突起電極の裏面を前記軟化した配線基板の表面から内部に向かって埋没させることで全ての前記突起電極の表面を前記複数の半導体素子電極と接合する第7工程と、
    前記第1の温度より高温で、前記樹脂層を形成する封止樹脂が硬化する第2の温度で前記配線基板と前記樹脂層を加熱し前記封止樹脂を硬化させる第8工程と、
    前記配線基板と前記封止樹脂とを室温まで冷却し前記封止樹脂の熱収縮応力で前記複数の突起電極と前記複数の半導体素子電極との接合を保持する第9工程と
    を順に実行することを特徴とする半導体装置の製造方法。
  7. 前記第1工程において、表面に複数の基板電極を形成した熱可塑性を有する配線基板を準備し、
    前記第2工程と第3工程との間で、前記半導体素子電極上に複数の突起電極を形成する工程を実行し、
    前記第6工程において、前記半導体素子の裏面から荷重を加え前記未硬化の封止樹脂を貫通して一つ以上の前記複数の突起電極の表面と前記複数の基板電極とを接触させ、
    前記第7工程において、前記半導体素子の裏面から更に荷重を加え、一つ以上の前記基板電極の裏面が前記軟化した配線基板の最表面を構成する平面に接した状態のまま、一つ以上の基板電極の裏面を前記軟化した配線基板の表面から内部に向かって埋没させることで全ての前記突起電極の表面を前記複数の基板電極と接合させ、
    前記第9工程において、前記配線基板と前記封止樹脂とを室温まで冷却し前記封止樹脂の熱収縮応力で前記複数の突起電極と前記複数の基板電極との接合を保持すること
    を特徴とする請求項6に記載の半導体装置の製造方法。
JP2003390031A 2003-11-20 2003-11-20 半導体装置とその製造方法 Expired - Fee Related JP4289982B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003390031A JP4289982B2 (ja) 2003-11-20 2003-11-20 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003390031A JP4289982B2 (ja) 2003-11-20 2003-11-20 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2005150649A JP2005150649A (ja) 2005-06-09
JP4289982B2 true JP4289982B2 (ja) 2009-07-01

Family

ID=34696538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003390031A Expired - Fee Related JP4289982B2 (ja) 2003-11-20 2003-11-20 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP4289982B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4657840B2 (ja) * 2005-07-14 2011-03-23 新藤電子工業株式会社 半導体装置、およびその製造方法

Also Published As

Publication number Publication date
JP2005150649A (ja) 2005-06-09

Similar Documents

Publication Publication Date Title
JP5147678B2 (ja) 微細配線パッケージの製造方法
JP2833326B2 (ja) 電子部品実装接続体およびその製造方法
TWI384630B (zh) 製造電子部件封裝結構之方法
JP4840373B2 (ja) 半導体装置およびその製造方法
JP5147677B2 (ja) 樹脂封止パッケージの製造方法
KR101011882B1 (ko) 회로 장치 및 회로 장치의 제조 방법
JP5064288B2 (ja) 半導体装置の製造方法
JP2002261190A (ja) 半導体装置、その製造方法及び電子機器
TWI525755B (zh) 半導體裝置之製造方法及電子裝置之製造方法
JP4447143B2 (ja) 半導体装置及びその製造方法
JP5280032B2 (ja) 配線基板
JP2008159682A (ja) 多層プリント配線板およびその製造方法
JP2008078419A (ja) 接合用基板と基板の接合方法と半導体装置
JP6417142B2 (ja) 半導体装置及びその製造方法
JP3039355B2 (ja) フィルム回路の製造方法
JP3269390B2 (ja) 半導体装置
JP4289982B2 (ja) 半導体装置とその製造方法
JP5456113B2 (ja) 樹脂封止パッケージ
JP5484532B2 (ja) 微細配線パッケージ
WO2010104001A1 (ja) 電子装置の製造方法及び電子装置の製造装置
JP2002359350A (ja) 積層回路モジュールの製造方法
JP4239528B2 (ja) 半導体装置の製造方法
JP4024458B2 (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
EP1369919A1 (en) Flip chip package
JP4593444B2 (ja) 電子部品実装構造体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061120

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090331

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees