JP2004172453A - 半導体基板セグメント及びその製造方法並びに該セグメントを積層して成る積層半導体基板及びその製造方法 - Google Patents
半導体基板セグメント及びその製造方法並びに該セグメントを積層して成る積層半導体基板及びその製造方法 Download PDFInfo
- Publication number
- JP2004172453A JP2004172453A JP2002337974A JP2002337974A JP2004172453A JP 2004172453 A JP2004172453 A JP 2004172453A JP 2002337974 A JP2002337974 A JP 2002337974A JP 2002337974 A JP2002337974 A JP 2002337974A JP 2004172453 A JP2004172453 A JP 2004172453A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- resin
- fine
- conductor
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】三次元積層に好適な半導体基板セグメント及びその製造方法並びに該セグメントを積層して成る積層半導体基板及びその製造方法を提供する。
【解決手段】半導体基板２のデバイス埋設側にデバイス３、感光性絶縁層４および配線５が設けられていると共に、基板端部側に第１の貫通微細導電体６が設けられている。また、デバイス電極と第１の貫通微細導電体６とが配線５により接続されている。さらにデバイス非埋設側の２ｂには、第１の貫通微細導電体６の先端である接続端６ａが所定長さ突出すように形成されている。
【選択図】 図１
【解決手段】半導体基板２のデバイス埋設側にデバイス３、感光性絶縁層４および配線５が設けられていると共に、基板端部側に第１の貫通微細導電体６が設けられている。また、デバイス電極と第１の貫通微細導電体６とが配線５により接続されている。さらにデバイス非埋設側の２ｂには、第１の貫通微細導電体６の先端である接続端６ａが所定長さ突出すように形成されている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体基板セグメント及びそれの製造方法並びに該セグメントを積層して成る積層半導体基板及びその製造方法に係り、特に、半導体セグメントを効率よく製造する技術に関する。
【０００２】
【従来の技術】
現在、ＬＳＩの更なる高性能化、高密度化を目指したウエハレベルの三次元積層技術に関し、専用のＬＳＩを使った将来の三次元積層技術を前倒しして通常のＬＳＩを使った三次元積層技術の開発が活発化している。
【０００３】
かかる通常のＬＳＩを使った三次元積層技術は、ウエハレベルＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）技術に、貫通ビアの形成技術やウエハの薄型技術やチップの積層技術等を導入したものが提案されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、このような提案されている従来の方法においては、次のような問題がある。
すなわち、関係主要会社により、独自の開発技術が既に公表されているが、いずれも、（ａ）多工程であると共に、（ｂ）高精度技術が必要とされる等の不都合および問題がある。従って、実用化には更なる改良が必要とされている。
【０００５】
本発明は、このような事情を鑑みてなされたものだって、三次元積層に好適な半導体基板セグメント及びその製造方法並びに該セグメントを積層して成る積層半導体基板及びその製造方法を提供することを主たる目的とする。
【０００６】
【課題を解決する為の手段】
上記目的を達成する為に本発明においては、第１に、請求項１に記載するように、下記工程（ａ）〜（ｄ）を経て半導体基板セグメントを製造している。そして、請求項７に記載するように、そのようにして製造した半導体基板セグメントの配線を樹脂封止して前記樹脂が半硬化状態に保たれている樹脂封止済み半導体基板セグメントの所定数を積層し一体化している。その際に上層側の樹脂封止済み半導体基板セグメントに形成されている第１の貫通微細導電体の接続端が、下層側の樹脂封止済み半導体基板セグメントに形成されている配線に当接された積層状態で大気圧より低い気圧下において加熱しながら加圧することによって樹脂を硬化させて一体化するようにしている。
【０００７】
従って、実用化が可能な、三次元積層に好適な半導体基板セグメントを得ることができると共に、かかる半導体基板セグメントを用いて上下層間の導通が可能なように積層し一体化することができて二層又はそれ以上に積層した積層半導体基板を容易に製造することができる。
【０００８】
（ａ）に埋設されたデバイスの周辺部に第１の貫通微細孔のみを形成した半導体基板のデバイス埋設側の面上に感光性絶縁層を形成すると共に、前記半導体基板のデバイス非埋設側の面上に第１の感光性レジスト層を形成する被覆層形成工程。
【０００９】
（ｂ）フォトマスクを用いて前記第１の感光性レジスト層側から紫外光を照射して前記第１の感光性レジスト層に前記第１の貫通微細孔と連通したペースト充填用微細孔を形成すると共に、前記ペースト充填用微細孔から前記第１の貫通微細孔に導電性ペーストを充填し、且つ半硬化させて第１の貫通微細導電体を形成した後、前記感光性絶縁層上に第２の感光性レジスト層を形成する導電体形成工程。
【００１０】
（ｃ）フォトマスクを用いて前記第２の感光性レジスト層側から紫外光を照射して、前記第２の感光性レジスト層に配線形成用開口パターンを形成すると共に、前記感光性絶縁層に前記デバイスの電極に連通する第１の配線接続用微細孔と前記第１の貫通微細導電体に連通する第２の配線接続用微細孔とを形成する開口パターン形成工程。
【００１１】
（ｄ）導電性金属を前記配線形成用開口パターンと前記第１の配線接続用微細孔および第２の配線接続用微細孔とにメッキして前記デバイスの電極と前記第１の貫通微細導電体とに接続された配線を形成した後、前記第１感光性レジスト層および第２の感光性レジスト層の残存を除去し、前記第１の感光性レジスト層の除去によって前記第１の貫通微細導電体の一端を露出させて接続端を形成する配線形成工程。
【００１２】
また、本発明においては、第２に、請求項１１に記載するように、下記工程（ｅ）〜（ｈ）を経て半導体基板セグメントを製造している。そして、請求項２３に記載の積層半導体基板の製造方法で製造した半導体基板セグメントの配線を樹脂封止して前記樹脂が半硬化状態に保たれている樹脂封止済み半導体基板セグメント上に、上述の請求項１に記載する方法によって製造された半導体基板セグメントの配線を樹脂封止して前記樹脂が半硬化状態に保たれている樹脂封止済み半導体基板セグメントを積層し一体化している。その際に上層側の樹脂封止済み半導体基板セグメントに形成されている第１の貫通微細導電体の接続端が、下層側の樹脂封止済み半導体基板セグメントに形成されている階層接続用貫通微細導電体の上側の接続端に当接された積層状態で大気圧より低い気圧下において加熱しながら加圧することによって前記樹脂を硬化させて一体化するようにしている。
【００１３】
従って、実用化が可能な、三次元積層に好適な半導体基板セグメントを得ることができると共に、かかる半導体基板セグメントを用いて上下層間の導通が可能なように積層し一体化することができて二層の積層半導体基板を容易に製造することができる。
【００１４】
（ｅ）一面側に埋設されたデバイスの周辺部に第１の貫通微細孔と前記第１の貫通微細孔よりも側端側に位置された単数列状の第２の貫通微細孔とを形成した半導体基板のデバイス埋設側の面上に感光性絶縁層を形成すると共に、前記半導体基板のデバイス非埋設側の面上に第１の感光性レジスト層を形成する被覆層形成工程。
【００１５】
（ｆ）フォトマスクを用いて前記第１の感光性レジスト層側から紫外光を照射して前記第１の感光性レジスト層に前記第１の貫通微細孔および第２の貫通微細孔それぞれと連通したペースト充填用微細孔を形成すると共に、前記ペースト充填用微細孔から前記第１の貫通微細孔および第２の貫通微細孔に導電性ペーストを充填し、且つ半硬化させて第１の貫通微細導電体および第２の貫通微細導電体を形成した後、前記感光性絶縁層上に第２の感光性レジスト層を形成する導電体形成工程。
【００１６】
（ｇ）フォトマスクを用いて前記第２の感光性レジスト層側から紫外光を照射して、前記第２の感光性レジスト層に配線形成用開口パターンを、前記感光性絶縁層に前記デバイスの電極に連通する第１の配線接続用微細孔及び前記第１の貫通微細導電体に連通する第２の配線接続用微細孔をそれぞれ形成すると共に、前記第２の感光性レジスト層を貫通して前記感光性絶縁層に、前記第２の貫通微細導電体に連通する導電体延設用微細孔を形成する開口パターン形成工程。
【００１７】
（ｈ）導電性金属を前記配線形成用開口パターンと前記第１の配線用微細孔および第２の配線用微細孔と前記導電体延設用微細孔とにメッキして前記デバイスの電極と前記第１の貫通微細導電体とに接続された配線及び前記第２の貫通微細導電体の延設体である階層接続用貫通微細導電体を形成した後、前記第１の感光性レジスト層および第２の感光性レジスト層の残存を除去して前記階層接続用貫通微細導電体の両端を露出させて接続端を形成する配線形成工程。
【００１８】
更に、本発明においては、第３に、請求項１７に記載するように、下記工程（ｉ）〜（ｌ）を経て半導体基板セグメントを製造し、そして、請求項２６に記載するように、そのようにして製造した半導体基板セグメントの所定数を、下層側の樹脂封止済み半導体基板セグメントに形成されている階層接続用貫通微細導電体の個数が（Ｎ）であるのに対し、上層側の樹脂封止済み半導体基板セグメントに形成されている階層接続用貫通微細導電体の個数が（Ｎ−１）であるように積層すると共に、前記階層接続用貫通微細導電体の個数が（Ｎ＝１）の樹脂封止済み半導体基板セグメント上に、請求項６に記載の半導体基板セグメントの配線を樹脂封止して前記樹脂が半硬化状態に保たれている樹脂封止済み半導体基板セグメントを積層し、最上層の樹脂封止済み半導体基板セグメントに形成されている第１の貫通微細導電体の接続端が、下層側の樹脂封止済み半導体基板セグメントに形成されている階層接続用貫通微細導電体の上側の接続端に当接される。また、前記階層接続用貫通微細導電体の下側の接続端が、下層側の樹脂封止済み半導体基板セグメントに形成されている階層接続用貫通微細導電体の上側の接続端に当接された積層状態で大気圧より低い気圧下において加熱しながら加圧することによって前記樹脂を硬化させて一体化するようにしている。その為、三層以上に積層した積層半導体基板を容易に得ることができる。
【００１９】
（ｉ）一面側に埋設されたデバイスの周辺部に第１の貫通微細孔と前記第１の貫通微細孔よりも側端側に位置された複数列状の第２の貫通微細孔とを形成した半導体基板のデバイス埋設側の面上に感光性絶縁層を形成すると共に、前記半導体基板のデバイス非埋設側の面上に第１の感光性レジスト層を形成する被覆層形成工程。
【００２０】
（ｊ）フォトマスクを用いて前記第１の感光性レジスト層側から紫外光を照射して前記第１の感光性レジスト層に、前記第１の貫通微細孔および第２の貫通微細孔それぞれと連通したペースト充填用微細孔を形成すると共に前記ペースト充填用微細孔から前記第１の貫通微細孔および第２の貫通微細孔に導電性ペーストを充填し、且つ半硬化させて第１の貫通微細導電体及び第２の貫通微細導電体を形成した後、前記感光性絶縁層上に第２の感光性レジスト層を形成する導電体形成工程。
【００２１】
（ｋ）フォトマスクを用いて前記第２の感光性レジスト層側から紫外光を照射して、前記第２の感光性レジスト層に配線形成用開口パターンを、前記感光性絶縁層に前記デバイスの電極に連通する第１の配線接続用微細孔及び前記第１の貫通微細導電体に連通する第２の配線接続用微細孔をそれぞれ形成すると共に、前記第２の感光性レジスト層及び前記感光性絶縁層に、前記第２の貫通微細導電体に連通する導電体延設用微細孔を形成する開口パターン形成工程。
【００２２】
（ｌ）導電性金属を前記配線形成用開口パターンと前記第１の配線用微細孔および第２の配線用微細孔と前記導電体延設用微細孔とにメッキして前記デバイスの電極と前記第１の貫通微細導電体とに接続された配線及び前記第２の貫通微細導電体の延設体である階層接続用貫通微細導電体を形成した後、前記第１の感光性レジスト層および第２の感光性レジスト層の残存を除去して前記階層接続用貫通微細導電体の両端を露出させて接続端を形成する配線形成工程。
【００２３】
【発明の実施の形態】
以下、図面を参照してこの発明の一実施形態を説明する。
図１は、本発明に係る半導体基板セグメントの縦断面図である。
【００２４】
図１に示す半導体基板セグメントの一例が示されているが、図示の半導体基板セグメント１は、半導体基板２に、デバイス３、感光性絶縁層４、配線５及び第１の貫通微細導電体６を設けている。上述のデバイス３は、半導体基板２の一面側に埋設、すなわち、デバイス電極を、デバイス埋設側の面２ａの方に向けるように埋設されていると共に、配線５は、デバイス３の前記電極と第１の貫通微細導電体６とに接続されている。
【００２５】
また、第１の貫通微細導電体６は、その下端である接続端６ａを、半導体基板２の他面側（デバイス非埋設側）の面２ｂより所定長さに突出していると共に、感光性絶縁層４は、半導体基板２のデバイス埋設側の面２ａ上に形成されている。
【００２６】
なお、図示されていないが、配線５、デバイス３の電極及び第１の貫通微細導電体６は、平面視姿において、微細ピッチで前後方向（以下、Ｙ軸方向という。）及び前記Ｙ軸方向と直交するＸ軸方向（左右方向）に複数形成されている。このように、第１の貫通微細導電体６は、デバイス３の周辺部（基板の側方）に形成されている。
【００２７】
上述の半導体基板セグメント１は、基板被覆工程、導電体形成工程、配線形成前工程、配線形成工程の順を経て製造することができる。この製造に先立って、デバイス埋設側の面２ａにデバイス３を埋設すると共に、デバイス３の周辺部に第１の貫通微細孔８のみを形成した半導体基板２が予め準備される（図２（Ａ）参照）。
【００２８】
貫通微細孔８は、図示されていないが、平面視姿において、デバイス３を囲むように微細ピッチでＸ軸方向及びＹ軸方向に一列状（単数列状）に形成されていると共に、デバイス３の電極は、デバイス埋設側の面２ａの方に向けられている。なお、上述とは異なり、必要に応じて、Ｘ軸方向のみ又はＹ軸方向のみに一列状（単数列状）に貫通微細孔８を形成してもよい。
【００２９】
また、半導体基板２は、貫通微細孔８を形成した後、電子デバイス等のデバイス３が埋設されて準備される。そして、基板被覆工程において、それのデバイス埋設側の面２ａ上に、例えば、感光性ポリイミド樹脂で構成された感光性絶縁層４を形成（図２（Ｂ）参照）すると共に、デバイス非埋設側の面２ｂ上に、第１の感光性レジスト層９を形成する（図２（Ｃ）参照）。なお、感光性レジスト層９は、感光性ドライフィルムで構成されている。
【００３０】
次いで、導電体形成工程に移行するが、この工程においては、フォトマスクを用いて第１の感光性レジスト層９側から紫外光を照射して第１の感光性レジスト層９に、貫通微細孔８と連通したペースト充填用微細孔１０を形成する。そして、ペースト充填用微細孔１０から貫通微細孔８に導電性ペーストを充填し、且つ半硬化させて第１の貫通微細導電体６を形成した後、感光性絶縁層４上に第２の感光性レジスト層１１を形成する（図２（Ｄ）参照）。この第２の感光性レジスト層１１も、上述の第１の感光性レジスト層９と同様に感光性ドライフィルムで構成されている。
【００３１】
上述の導電性ペーストの充填は、ペースト充填用微細孔１０を上側に位置させた状態において、大気圧よりも低い第１の気圧下で、第１の感光性レジスト層９上に、例えば、ノズルから導電性ペーストを吐出して塗布し、それをスキージで均して所定厚さに印刷することによってペースト充填用微細孔１０の入口部に導電性ペーストを押し込み、その後、差圧充填する。このような作業は、減圧チャンバー内で行う。その際、ペースト充填用微細孔１０を閉塞するように導電性ペーストを吐出して塗布するのが好ましいが、それに限定されず、他の適当な態様に行ってもよい。
【００３２】
また、導電性ペーストを塗布した後の前記差圧充填は、大気圧よりも低い第１の気圧を大気圧に戻したり、或るいは、第１の気圧を上昇させて、第１の気圧より高いが大気圧より低い第２の気圧に制御したりして行う。両方法によって、高アスペクト比の第１の貫通微細孔８に対して高粘性の導電性ペーストを、ボイドの発生を防止しながら迅速、且つ均一密度に充填することができる。
【００３３】
なお、大気圧に戻さない場合は、第２の気圧下で必要に応じて補充印刷を行うことができる点で大気圧に戻す場合よりも有利である。導電性ペーストは、導電性物質及び樹脂でなる熱硬化性のペーストであって、金、銀、銅、錫、炭素等の導電性物質のいずれか一つ又は複数を含有している。無溶剤タイプで電気抵抗が小さく、且つフィラーの粒径が微細で粘性が低いものが好ましい。そのような導電性ペーストによると、硬化後に高い導電性を発現することができる。
【００３４】
半導体基板２の代表例としてシリコン基板が挙げられるが、これ以外に、例えば、ＧａＡｓ基板等であってもよい。シリコン基板の厚さは５０μｍ〜７２５μｍであり、且つそれに形成されている貫通微細孔８の径は１００μｍ以下、一般には数十μｍであって、その孔壁にシリコン酸化膜からなる絶縁層が形成されている。
【００３５】
また、貫通微細孔８を形成する為の手段の一例として光励起電解研磨法が挙げられるが、他の手段であってもよい。かかる光励起電解研磨法は、低コスト、高密度パターニングが期待できる湿式エッチングプロセスであり、他の方法に比して深掘、高アスペクト比の貫通孔を形成するのに適している。
【００３６】
上述の第１の気圧は、２００Ｐａ以下に保たれる。かかる圧力は、貫通微細孔８中の残存空気と導電性ペーストから出るガスとのバランスを考慮して決められる。一方、上述の第２の気圧は、第１の気圧よりも１００Ｐａ以上高いが大気圧よりも低いように制御される。
【００３７】
貫通微細孔８は、例えば、孔径（Ｄ）が５０μｍ、深さ（Ｌ）が７００μｍといった如くに高アスペクト比（Ｌ／Ｄ）の孔である為に、高粘性の導電性ペーストを迅速、且つ均一密度に充填させることが難しいが、上述の差圧充填によって迅速、且つ均一密度に充填することができる。
【００３８】
また、貫通微細孔８に充填された導電性ペーストは、その後、例えば、１２０℃で３０分〜１時間の加熱処理によって半硬化される、結果、第１の貫通微細導電体６を形成することができる。これは、上述の差圧充填を終えた半導体基板２を減圧チャンバーから加熱処理室へ移送して行う。微細な第１の貫通微細導電体６を半硬化させているから、かかる移送等に際し、破損若しくは過度な変形を防止することができる。そして、その後に感光性絶縁層４上に第２の感光性レジスト層１１を形成する。この第２の感光性レジスト層１１も、第１の感光性レジスト層９と同様に感光性ドライフィルムで構成される。
【００３９】
次に、開口パターン形成工程に移行する。この工程においては、フォトマスクを用いて第２の感光性レジスト層１１側から紫外光を照射して、第２の感光性レジスト層１１に配線形成用開口パターン１２を形成すると共に、感光性絶縁層４に、デバイス３の電極に連通する第１の配線接続用微細孔１３と、第１の貫通微細導電体６に連通する第２の配線接続用微細孔１４とを形成する（図２（Ｅ）参照）。その際に紫外光の照射量は、所定量となるように制御される。
【００４０】
次いで、配線形成工程に移行する。この配線形成工程においては、銅等の導電性金属を配線形成用開口パターン１２及び第１，２配線接続用微細孔１４にメッキしてデバイス３の電極と第１の貫通微細導電体６とに接続された配線１５を形成する（図２（Ｆ）参照）。かかるメッキは一般に電解メッキが用いられるが、他のメッキであってもよい。そして、その後に第２の感光性レジスト層１１の残存を除去すると共に、第１の感光性レジスト層９も除去する。従って、第１の感光性レジスト層９の除去により、第１の貫通微細導電体６の一端を露出させて接続端６ａを形成することができる。
【００４１】
このようにして、図１に示す如くの半導体基板セグメント１を次々と製造することができる。なお、第１の感光性レジスト層９及び第２の感光性レジスト層１１の除去は、常法によって除去すればよい。また、上述のようにして製造された半導体基板セグメント１は、必要に応じて所定の環境下に保管される。そして、積層半導体基板を製造するに当って配線５が適時に樹脂封止される。
【００４２】
図３において、樹脂封止層１６を形成した状態が示されている。樹脂封止層１６の形成は、大気圧より低い気圧下で行うのが好ましい。樹脂中にボイドが形成されるのを防止する為である。上述の樹脂封止層１６は、半硬化状態に保たれ、そのような樹脂封止済み半導体基板セグメント１７を準備し、それを積層する。
【００４３】
図４において二層に積層した状態が示されていると共に、図５において三層に積層した状態が示されているが、このように、半硬化状態に保たれた樹脂封止済み半導体基板セグメント１７の複数を、上層側の樹脂封止済み半導体基板セグメント１７に形成されている第１の貫通微細導体６の接続端６ａが、下層側の樹脂封止済み半導体基板セグメント１７に形成されている配線５に当接された状態に積層する。なお、積層数は、必要に応じて適宜に選択される。
【００４４】
そして、かかる積層体を大気圧より低い気圧下（例えば、２２０Ｐａ以下）において加熱しながら加圧することによって前記樹脂を硬化させて一体化することができる。かかる加熱加圧の手段として、熱プレス等を用いることができると共に、前記樹脂を硬化させる為の加熱温度は、例えば、１５０℃以下に制御する。したがって、上下層間を確実に導通させるように積層一体化することができて量産化を図ることができる。
【００４５】
以上、同一タイプの樹脂封止済み半導体基板セグメント１７を積層一体化して積層半導体基板を製造する例について述べたが、本発明においては、図１０，図１１に示すように、異なるタイプの樹脂封止済み半導体基板セグメントを積層し一体化して積層半導体基板を製造してもよい。
【００４６】
図１０は、図９の樹脂封止済み半導体基板セグメント１７ｂ上に、図８の樹脂封止済み半導体基板セグメント１７ａを積層し一体化した二層の積層半導体基板を示している。樹脂封止済み半導体基板セグメント１７ａは、図３に示されている上述の樹脂封止済み半導体基板セグメント１７と同タイプである。それに対し、樹脂封止済み半導体基板セグメント１７ｂは、階層接続用貫通微細導電体１８を形成している点で相違している。
【００４７】
樹脂封止済み半導体基板セグメント１７ｂは、階層接続用貫通微細導電体１８を形成した半導体基板セグメント１ｂ（図６参照）に樹脂封止層１６を形成したものである。なお、階層接続用貫通微細導電体１８は、デバイス３の周辺部に形成されている第１の貫通微細導電体６よりも側端側に位置され、且つその上端及び下端が突出されて接続端１８ａ，１８ｂを形成していると共に、第１の貫通微細導電体６と同様に、平面視姿において、デバイス３を囲むように、微細ピッチでＸ軸方向及びＹ軸方向に複数形成されている。
【００４８】
上述の半導体基板セグメント１ｂ（図６参照）は、基板被覆工程、導電体形成工程、開口パターン形成工程、配線形成工程の順を経て製造することができる。その製造フローが図７に示されている。上述の半導体基板セグメント１（図１参照）を製造する場合と同様に、それに先立って、デバイス埋設側の面２ａにデバイス３を埋設すると共に、デバイス３の周辺部に第１の貫通微細孔８及び第２の貫通微細孔２１を形成した半導体基板２が予め準備される（図７（Ａ）参照）。
【００４９】
第１の貫通微細孔８及び第２の貫通微細孔２１はそれぞれが、平面視姿において、デバイス３を囲むように微細ピッチでＸ軸方向及びＹ軸方向に一列状（単数列状）に形成されていると共に、デバイス３の電極は、デバイス埋設側の面２ａの方に向けられている。
【００５０】
なお、上述とは異なり、必要に応じて、Ｘ軸方向のみ又はＹ軸方向のみに一列状（単数列状）に第１の貫通微細孔８及び第２の貫通微細孔２１それぞれを形成してもよい。基板被覆工程、導電体形成工程、開口パターン形成工程及び配線形成工程についても半導体基板セグメント１を製造する場合とほぼ同様である。
【００５１】
以下、図７に示す製造フローにおいて、上述の図２に示す製造フローと同じ工程については、ここでの詳述は省略し、異なる工程について説明する。導電体形成工程において第２の貫通微細孔２１に連通されたペースト充填用微細孔１０から第２の貫通微細孔２１に導電性ぺーストを充填して第２の貫通微細導電体２２を形成する点（図７（Ｄ）参照）と、開口パターン形成工程において第２の感光性レジスト層１１及び感光性絶縁層４に第２の貫通微細導電体２２に連通する導電体延設用微細孔２３を形成する点（図７（Ｅ）参照）と、配線形成工程において第２の貫通微細導電体２２の延設体である階層接続用貫通微細導電体１８を形成する点（図７（Ｆ）参照）とで実質的に異なっているのにすぎない。
【００５２】
上述の半導体基板セグメント１ｂは、階層接続用貫通微細導電体１８を一列状（単数列状）に形成したものであるが、第２の貫通微細孔２１を複数列状に形成した半導体基板２を準備することによって、階層接続用貫通微細導電体１８を複数列状に形成した半導体基板セグメントを製造することができ、そして、それの配線５及び階層接続用貫通微細導電体１８の上側の接続端１８ｂを被覆するように樹脂封止層１６を形成することによって、例えば、図１１に示されている樹脂封止済み半導体基板セグメント１７ｃのような他のタイプの樹脂封止済みセグメントを製造することができる。
【００５３】
図１１に示されている樹脂封止済み半導体基板セグメント１７ｃは、階層接続用貫通微細導電体１８を二列状に形成したものであって、配線５及び階層接続用貫通微細導電体１８の上側の接続端１８ｂを被覆するように樹脂封止層１６を形成している。
【００５４】
図示の三層に積層する例からして明らかのように、下層側の樹脂封止済み半導体基板セグメントに形成されている階層接続用貫通微細導電体の個数が（Ｎ）であるのに対し、上層側の樹脂封止済み半導体基板セグメントに形成されている階層接続用貫通微細導電体の個数が（Ｎ−１）であるように積層すると共に、前記階層接続用貫通微細導電体の個数が（Ｎ＝１）の樹脂封止済み半導体基板セグメント上に、階層接続用貫通微細導電体を形成していない半導体基板セグメントの配線を樹脂封止して前記樹脂が半硬化状態に保たれている樹脂封止済み半導体基板セグメントを積層し、最上層の樹脂封止済み半導体基板セグメントに形成されている第１の貫通微細導電体の接続端が、下層側の樹脂封止済み半導体基板セグメントに形成されている階層接続用貫通微細導電体の上側の接続端に当接される。また、前記階層接続用貫通微細導電体の下側の接続端が、下層側の樹脂封止済み半導体基板セグメントに形成されている階層接続用貫通微細導電体の上側の接続端に当接させるように積層することができると共に、それを大気圧より低い気圧下において加熱しながら加圧することによって前記樹脂を硬化させて一体化して多層の積層半導体基板を製造することができる。
【００５５】
【発明の効果】
以上の説明から明らかなように、本発明によると、半導体基板のデバイス埋設側の面上に感光性絶縁物層を形成すると共に、デバイス非埋設側に第１の感光性レジスト層を形成する。また、第１の感光性レジスト層にペースト充填用微細孔を形成し、導電性ペーストを充填して半硬化させて貫通微細導電体を形成した後に、感光性絶縁層を第２の感光性レジスト層を形成する。また、紫外線照射により第２の感光性レジスト層に配線形成用開口パターンを形成すると共に、感光性絶縁層にデバイス電極に連通する第１の配線接続用微細孔と第１の貫通微細導電体に連通する第２の接続用微細孔と形成する。さらに、配線形成用開口パターン、配線接続用微細孔、および貫通微細導電体とに接続された配線に導電性金属をメッキし、デバイス電極と第１の貫通微細導電体とを接続する配線を形成する。その後、第１の感光性レジスト層の除去によって第１の貫通微細導電体の一端を露出させることによって効率よく積層可能な半導体基板セグメントを製造することができる。
【００５６】
さらに、この製造された半導体セグメントを用いて積層することによって、上下層間の導通が可能となる。その結果、二層又はそれ以上に積層した積層半導体基板を容易に得ることができる。
【図面の簡単な説明】
【図１】本発明に係る半導体基板セグメントの一例を示す縦断面図である。
【図２】図１に示す半導体基板セグメントの製造フローを示す図であって、（Ａ）は被覆層形成工程前の半導体基板の縦断面を示し、（Ｂ）は被覆層形成工程において感光性絶縁層を形成した半導体基板の縦断面を示し、（Ｃ）は導電体形成工程において第１の感光レジスト層にペースト充填用微細孔を形成した半導体基板の縦断面を示し、（Ｄ）は導電体形成工程において第１の貫通微細導電体を形成した半導体基板の縦断面を示し、（Ｅ）は開口パターン形成工程において第１，２の配線接続用微細孔等を形成した半導体基板の縦断面を示し、（Ｆ）は配線形成工程において配線を形成した半導体基板の縦断面を示している。
【図３】図１の半導体基板セグメントに樹脂封止層を形成した樹脂封止済み半導体基板セグメントの縦断面図である。
【図４】図３の樹脂封止済み半導体基板セグメントを二層に積層した状態を示す縦断面図である。
【図５】図３の樹脂封止済み半導体基板セグメントを三層に積層した状態を示す縦断面図である。
【図６】本発明に係る他の半導体基板セグメントの一例を示す縦断面図である。
【図７】図６に示す半導体基板セグメントの製造フローを示す図であって、（Ａ）は被覆層形成工程前の半導体基板の縦断面を示し、（Ｂ）は被覆層形成工程において感光性絶縁層を形成した半導体基板の縦断面を示し、（Ｃ）は導電体形成工程において第１の感光レジスト層にペースト充填用微細孔を形成した半導体基板の縦断面を示し、（Ｄ）は導電体形成工程において第１，２の貫通微細導電体を形成した半導体基板の縦断面を示し、（Ｅ）は開口パターン形成工程において第１，２の配線接続用微細孔等を形成した半導体基板の縦断面を示し、（Ｆ）は配線形成工程において配線及び階層接続用貫通微細導電体を形成した半導体基板の縦断面を示している。
【図８】最上層に積層する樹脂封止済み半導体基板セグメントの縦断面図である。
【図９】図６の半導体基板セグメントに樹脂封止層を形成した樹脂封止済み半導体基板セグメントの縦断面図である。
【図１０】図９の樹脂封止済み半導体基板セグメント上に図８の樹脂封止済み半導体基板セグメントを積層した状態を示す縦断面図である。
【図１１】２個の階層接続用貫通微細導電体を形成した樹脂封止済み半導体基板セグメント上に、１個の階層接続用貫通微細導電体を形成した樹脂封止済み半導体基板セグメントを積層すると共に、その上に第１の貫通微細導電体のみ形成した樹脂封止済み半導体基板セグメントを積層した状態を示す縦断面図である。
【符号の説明】
１，１ｂ…半導体基板セグメント
２ … 半導体基板
２ａ… デバイス埋設側の面
２ｂ… デバイス非埋設側の面
３ … デバイス
４ … 感光性絶縁層
５ … 配線
６ … 第１の貫通微細孔導電体
６ａ… 接続端
８ … 第１の貫通微細孔
９ … 第１の感光性レジスト層
１０ … ペースト充填用微細孔
１１ … 第２の感光性レジスト層
１２ … 配線形成用開口パターン
１３ … 第１の配線接続用微細孔
１４ … 第２の配線接続用微細孔
１５ … 配線
１６ … 樹脂封止層
１７（１７ａ〜１７ｃ）… 樹脂封止済み半導体基板セグメント
１８ … 階層接続用貫通微細導電体
１８ａ，１８ｂ… 接続端
２１ … 第２の貫通微細孔
２２ … 第２の貫通微細孔導電体
２３ … 導電体延設用微細孔
【発明の属する技術分野】
本発明は、半導体基板セグメント及びそれの製造方法並びに該セグメントを積層して成る積層半導体基板及びその製造方法に係り、特に、半導体セグメントを効率よく製造する技術に関する。
【０００２】
【従来の技術】
現在、ＬＳＩの更なる高性能化、高密度化を目指したウエハレベルの三次元積層技術に関し、専用のＬＳＩを使った将来の三次元積層技術を前倒しして通常のＬＳＩを使った三次元積層技術の開発が活発化している。
【０００３】
かかる通常のＬＳＩを使った三次元積層技術は、ウエハレベルＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）技術に、貫通ビアの形成技術やウエハの薄型技術やチップの積層技術等を導入したものが提案されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、このような提案されている従来の方法においては、次のような問題がある。
すなわち、関係主要会社により、独自の開発技術が既に公表されているが、いずれも、（ａ）多工程であると共に、（ｂ）高精度技術が必要とされる等の不都合および問題がある。従って、実用化には更なる改良が必要とされている。
【０００５】
本発明は、このような事情を鑑みてなされたものだって、三次元積層に好適な半導体基板セグメント及びその製造方法並びに該セグメントを積層して成る積層半導体基板及びその製造方法を提供することを主たる目的とする。
【０００６】
【課題を解決する為の手段】
上記目的を達成する為に本発明においては、第１に、請求項１に記載するように、下記工程（ａ）〜（ｄ）を経て半導体基板セグメントを製造している。そして、請求項７に記載するように、そのようにして製造した半導体基板セグメントの配線を樹脂封止して前記樹脂が半硬化状態に保たれている樹脂封止済み半導体基板セグメントの所定数を積層し一体化している。その際に上層側の樹脂封止済み半導体基板セグメントに形成されている第１の貫通微細導電体の接続端が、下層側の樹脂封止済み半導体基板セグメントに形成されている配線に当接された積層状態で大気圧より低い気圧下において加熱しながら加圧することによって樹脂を硬化させて一体化するようにしている。
【０００７】
従って、実用化が可能な、三次元積層に好適な半導体基板セグメントを得ることができると共に、かかる半導体基板セグメントを用いて上下層間の導通が可能なように積層し一体化することができて二層又はそれ以上に積層した積層半導体基板を容易に製造することができる。
【０００８】
（ａ）に埋設されたデバイスの周辺部に第１の貫通微細孔のみを形成した半導体基板のデバイス埋設側の面上に感光性絶縁層を形成すると共に、前記半導体基板のデバイス非埋設側の面上に第１の感光性レジスト層を形成する被覆層形成工程。
【０００９】
（ｂ）フォトマスクを用いて前記第１の感光性レジスト層側から紫外光を照射して前記第１の感光性レジスト層に前記第１の貫通微細孔と連通したペースト充填用微細孔を形成すると共に、前記ペースト充填用微細孔から前記第１の貫通微細孔に導電性ペーストを充填し、且つ半硬化させて第１の貫通微細導電体を形成した後、前記感光性絶縁層上に第２の感光性レジスト層を形成する導電体形成工程。
【００１０】
（ｃ）フォトマスクを用いて前記第２の感光性レジスト層側から紫外光を照射して、前記第２の感光性レジスト層に配線形成用開口パターンを形成すると共に、前記感光性絶縁層に前記デバイスの電極に連通する第１の配線接続用微細孔と前記第１の貫通微細導電体に連通する第２の配線接続用微細孔とを形成する開口パターン形成工程。
【００１１】
（ｄ）導電性金属を前記配線形成用開口パターンと前記第１の配線接続用微細孔および第２の配線接続用微細孔とにメッキして前記デバイスの電極と前記第１の貫通微細導電体とに接続された配線を形成した後、前記第１感光性レジスト層および第２の感光性レジスト層の残存を除去し、前記第１の感光性レジスト層の除去によって前記第１の貫通微細導電体の一端を露出させて接続端を形成する配線形成工程。
【００１２】
また、本発明においては、第２に、請求項１１に記載するように、下記工程（ｅ）〜（ｈ）を経て半導体基板セグメントを製造している。そして、請求項２３に記載の積層半導体基板の製造方法で製造した半導体基板セグメントの配線を樹脂封止して前記樹脂が半硬化状態に保たれている樹脂封止済み半導体基板セグメント上に、上述の請求項１に記載する方法によって製造された半導体基板セグメントの配線を樹脂封止して前記樹脂が半硬化状態に保たれている樹脂封止済み半導体基板セグメントを積層し一体化している。その際に上層側の樹脂封止済み半導体基板セグメントに形成されている第１の貫通微細導電体の接続端が、下層側の樹脂封止済み半導体基板セグメントに形成されている階層接続用貫通微細導電体の上側の接続端に当接された積層状態で大気圧より低い気圧下において加熱しながら加圧することによって前記樹脂を硬化させて一体化するようにしている。
【００１３】
従って、実用化が可能な、三次元積層に好適な半導体基板セグメントを得ることができると共に、かかる半導体基板セグメントを用いて上下層間の導通が可能なように積層し一体化することができて二層の積層半導体基板を容易に製造することができる。
【００１４】
（ｅ）一面側に埋設されたデバイスの周辺部に第１の貫通微細孔と前記第１の貫通微細孔よりも側端側に位置された単数列状の第２の貫通微細孔とを形成した半導体基板のデバイス埋設側の面上に感光性絶縁層を形成すると共に、前記半導体基板のデバイス非埋設側の面上に第１の感光性レジスト層を形成する被覆層形成工程。
【００１５】
（ｆ）フォトマスクを用いて前記第１の感光性レジスト層側から紫外光を照射して前記第１の感光性レジスト層に前記第１の貫通微細孔および第２の貫通微細孔それぞれと連通したペースト充填用微細孔を形成すると共に、前記ペースト充填用微細孔から前記第１の貫通微細孔および第２の貫通微細孔に導電性ペーストを充填し、且つ半硬化させて第１の貫通微細導電体および第２の貫通微細導電体を形成した後、前記感光性絶縁層上に第２の感光性レジスト層を形成する導電体形成工程。
【００１６】
（ｇ）フォトマスクを用いて前記第２の感光性レジスト層側から紫外光を照射して、前記第２の感光性レジスト層に配線形成用開口パターンを、前記感光性絶縁層に前記デバイスの電極に連通する第１の配線接続用微細孔及び前記第１の貫通微細導電体に連通する第２の配線接続用微細孔をそれぞれ形成すると共に、前記第２の感光性レジスト層を貫通して前記感光性絶縁層に、前記第２の貫通微細導電体に連通する導電体延設用微細孔を形成する開口パターン形成工程。
【００１７】
（ｈ）導電性金属を前記配線形成用開口パターンと前記第１の配線用微細孔および第２の配線用微細孔と前記導電体延設用微細孔とにメッキして前記デバイスの電極と前記第１の貫通微細導電体とに接続された配線及び前記第２の貫通微細導電体の延設体である階層接続用貫通微細導電体を形成した後、前記第１の感光性レジスト層および第２の感光性レジスト層の残存を除去して前記階層接続用貫通微細導電体の両端を露出させて接続端を形成する配線形成工程。
【００１８】
更に、本発明においては、第３に、請求項１７に記載するように、下記工程（ｉ）〜（ｌ）を経て半導体基板セグメントを製造し、そして、請求項２６に記載するように、そのようにして製造した半導体基板セグメントの所定数を、下層側の樹脂封止済み半導体基板セグメントに形成されている階層接続用貫通微細導電体の個数が（Ｎ）であるのに対し、上層側の樹脂封止済み半導体基板セグメントに形成されている階層接続用貫通微細導電体の個数が（Ｎ−１）であるように積層すると共に、前記階層接続用貫通微細導電体の個数が（Ｎ＝１）の樹脂封止済み半導体基板セグメント上に、請求項６に記載の半導体基板セグメントの配線を樹脂封止して前記樹脂が半硬化状態に保たれている樹脂封止済み半導体基板セグメントを積層し、最上層の樹脂封止済み半導体基板セグメントに形成されている第１の貫通微細導電体の接続端が、下層側の樹脂封止済み半導体基板セグメントに形成されている階層接続用貫通微細導電体の上側の接続端に当接される。また、前記階層接続用貫通微細導電体の下側の接続端が、下層側の樹脂封止済み半導体基板セグメントに形成されている階層接続用貫通微細導電体の上側の接続端に当接された積層状態で大気圧より低い気圧下において加熱しながら加圧することによって前記樹脂を硬化させて一体化するようにしている。その為、三層以上に積層した積層半導体基板を容易に得ることができる。
【００１９】
（ｉ）一面側に埋設されたデバイスの周辺部に第１の貫通微細孔と前記第１の貫通微細孔よりも側端側に位置された複数列状の第２の貫通微細孔とを形成した半導体基板のデバイス埋設側の面上に感光性絶縁層を形成すると共に、前記半導体基板のデバイス非埋設側の面上に第１の感光性レジスト層を形成する被覆層形成工程。
【００２０】
（ｊ）フォトマスクを用いて前記第１の感光性レジスト層側から紫外光を照射して前記第１の感光性レジスト層に、前記第１の貫通微細孔および第２の貫通微細孔それぞれと連通したペースト充填用微細孔を形成すると共に前記ペースト充填用微細孔から前記第１の貫通微細孔および第２の貫通微細孔に導電性ペーストを充填し、且つ半硬化させて第１の貫通微細導電体及び第２の貫通微細導電体を形成した後、前記感光性絶縁層上に第２の感光性レジスト層を形成する導電体形成工程。
【００２１】
（ｋ）フォトマスクを用いて前記第２の感光性レジスト層側から紫外光を照射して、前記第２の感光性レジスト層に配線形成用開口パターンを、前記感光性絶縁層に前記デバイスの電極に連通する第１の配線接続用微細孔及び前記第１の貫通微細導電体に連通する第２の配線接続用微細孔をそれぞれ形成すると共に、前記第２の感光性レジスト層及び前記感光性絶縁層に、前記第２の貫通微細導電体に連通する導電体延設用微細孔を形成する開口パターン形成工程。
【００２２】
（ｌ）導電性金属を前記配線形成用開口パターンと前記第１の配線用微細孔および第２の配線用微細孔と前記導電体延設用微細孔とにメッキして前記デバイスの電極と前記第１の貫通微細導電体とに接続された配線及び前記第２の貫通微細導電体の延設体である階層接続用貫通微細導電体を形成した後、前記第１の感光性レジスト層および第２の感光性レジスト層の残存を除去して前記階層接続用貫通微細導電体の両端を露出させて接続端を形成する配線形成工程。
【００２３】
【発明の実施の形態】
以下、図面を参照してこの発明の一実施形態を説明する。
図１は、本発明に係る半導体基板セグメントの縦断面図である。
【００２４】
図１に示す半導体基板セグメントの一例が示されているが、図示の半導体基板セグメント１は、半導体基板２に、デバイス３、感光性絶縁層４、配線５及び第１の貫通微細導電体６を設けている。上述のデバイス３は、半導体基板２の一面側に埋設、すなわち、デバイス電極を、デバイス埋設側の面２ａの方に向けるように埋設されていると共に、配線５は、デバイス３の前記電極と第１の貫通微細導電体６とに接続されている。
【００２５】
また、第１の貫通微細導電体６は、その下端である接続端６ａを、半導体基板２の他面側（デバイス非埋設側）の面２ｂより所定長さに突出していると共に、感光性絶縁層４は、半導体基板２のデバイス埋設側の面２ａ上に形成されている。
【００２６】
なお、図示されていないが、配線５、デバイス３の電極及び第１の貫通微細導電体６は、平面視姿において、微細ピッチで前後方向（以下、Ｙ軸方向という。）及び前記Ｙ軸方向と直交するＸ軸方向（左右方向）に複数形成されている。このように、第１の貫通微細導電体６は、デバイス３の周辺部（基板の側方）に形成されている。
【００２７】
上述の半導体基板セグメント１は、基板被覆工程、導電体形成工程、配線形成前工程、配線形成工程の順を経て製造することができる。この製造に先立って、デバイス埋設側の面２ａにデバイス３を埋設すると共に、デバイス３の周辺部に第１の貫通微細孔８のみを形成した半導体基板２が予め準備される（図２（Ａ）参照）。
【００２８】
貫通微細孔８は、図示されていないが、平面視姿において、デバイス３を囲むように微細ピッチでＸ軸方向及びＹ軸方向に一列状（単数列状）に形成されていると共に、デバイス３の電極は、デバイス埋設側の面２ａの方に向けられている。なお、上述とは異なり、必要に応じて、Ｘ軸方向のみ又はＹ軸方向のみに一列状（単数列状）に貫通微細孔８を形成してもよい。
【００２９】
また、半導体基板２は、貫通微細孔８を形成した後、電子デバイス等のデバイス３が埋設されて準備される。そして、基板被覆工程において、それのデバイス埋設側の面２ａ上に、例えば、感光性ポリイミド樹脂で構成された感光性絶縁層４を形成（図２（Ｂ）参照）すると共に、デバイス非埋設側の面２ｂ上に、第１の感光性レジスト層９を形成する（図２（Ｃ）参照）。なお、感光性レジスト層９は、感光性ドライフィルムで構成されている。
【００３０】
次いで、導電体形成工程に移行するが、この工程においては、フォトマスクを用いて第１の感光性レジスト層９側から紫外光を照射して第１の感光性レジスト層９に、貫通微細孔８と連通したペースト充填用微細孔１０を形成する。そして、ペースト充填用微細孔１０から貫通微細孔８に導電性ペーストを充填し、且つ半硬化させて第１の貫通微細導電体６を形成した後、感光性絶縁層４上に第２の感光性レジスト層１１を形成する（図２（Ｄ）参照）。この第２の感光性レジスト層１１も、上述の第１の感光性レジスト層９と同様に感光性ドライフィルムで構成されている。
【００３１】
上述の導電性ペーストの充填は、ペースト充填用微細孔１０を上側に位置させた状態において、大気圧よりも低い第１の気圧下で、第１の感光性レジスト層９上に、例えば、ノズルから導電性ペーストを吐出して塗布し、それをスキージで均して所定厚さに印刷することによってペースト充填用微細孔１０の入口部に導電性ペーストを押し込み、その後、差圧充填する。このような作業は、減圧チャンバー内で行う。その際、ペースト充填用微細孔１０を閉塞するように導電性ペーストを吐出して塗布するのが好ましいが、それに限定されず、他の適当な態様に行ってもよい。
【００３２】
また、導電性ペーストを塗布した後の前記差圧充填は、大気圧よりも低い第１の気圧を大気圧に戻したり、或るいは、第１の気圧を上昇させて、第１の気圧より高いが大気圧より低い第２の気圧に制御したりして行う。両方法によって、高アスペクト比の第１の貫通微細孔８に対して高粘性の導電性ペーストを、ボイドの発生を防止しながら迅速、且つ均一密度に充填することができる。
【００３３】
なお、大気圧に戻さない場合は、第２の気圧下で必要に応じて補充印刷を行うことができる点で大気圧に戻す場合よりも有利である。導電性ペーストは、導電性物質及び樹脂でなる熱硬化性のペーストであって、金、銀、銅、錫、炭素等の導電性物質のいずれか一つ又は複数を含有している。無溶剤タイプで電気抵抗が小さく、且つフィラーの粒径が微細で粘性が低いものが好ましい。そのような導電性ペーストによると、硬化後に高い導電性を発現することができる。
【００３４】
半導体基板２の代表例としてシリコン基板が挙げられるが、これ以外に、例えば、ＧａＡｓ基板等であってもよい。シリコン基板の厚さは５０μｍ〜７２５μｍであり、且つそれに形成されている貫通微細孔８の径は１００μｍ以下、一般には数十μｍであって、その孔壁にシリコン酸化膜からなる絶縁層が形成されている。
【００３５】
また、貫通微細孔８を形成する為の手段の一例として光励起電解研磨法が挙げられるが、他の手段であってもよい。かかる光励起電解研磨法は、低コスト、高密度パターニングが期待できる湿式エッチングプロセスであり、他の方法に比して深掘、高アスペクト比の貫通孔を形成するのに適している。
【００３６】
上述の第１の気圧は、２００Ｐａ以下に保たれる。かかる圧力は、貫通微細孔８中の残存空気と導電性ペーストから出るガスとのバランスを考慮して決められる。一方、上述の第２の気圧は、第１の気圧よりも１００Ｐａ以上高いが大気圧よりも低いように制御される。
【００３７】
貫通微細孔８は、例えば、孔径（Ｄ）が５０μｍ、深さ（Ｌ）が７００μｍといった如くに高アスペクト比（Ｌ／Ｄ）の孔である為に、高粘性の導電性ペーストを迅速、且つ均一密度に充填させることが難しいが、上述の差圧充填によって迅速、且つ均一密度に充填することができる。
【００３８】
また、貫通微細孔８に充填された導電性ペーストは、その後、例えば、１２０℃で３０分〜１時間の加熱処理によって半硬化される、結果、第１の貫通微細導電体６を形成することができる。これは、上述の差圧充填を終えた半導体基板２を減圧チャンバーから加熱処理室へ移送して行う。微細な第１の貫通微細導電体６を半硬化させているから、かかる移送等に際し、破損若しくは過度な変形を防止することができる。そして、その後に感光性絶縁層４上に第２の感光性レジスト層１１を形成する。この第２の感光性レジスト層１１も、第１の感光性レジスト層９と同様に感光性ドライフィルムで構成される。
【００３９】
次に、開口パターン形成工程に移行する。この工程においては、フォトマスクを用いて第２の感光性レジスト層１１側から紫外光を照射して、第２の感光性レジスト層１１に配線形成用開口パターン１２を形成すると共に、感光性絶縁層４に、デバイス３の電極に連通する第１の配線接続用微細孔１３と、第１の貫通微細導電体６に連通する第２の配線接続用微細孔１４とを形成する（図２（Ｅ）参照）。その際に紫外光の照射量は、所定量となるように制御される。
【００４０】
次いで、配線形成工程に移行する。この配線形成工程においては、銅等の導電性金属を配線形成用開口パターン１２及び第１，２配線接続用微細孔１４にメッキしてデバイス３の電極と第１の貫通微細導電体６とに接続された配線１５を形成する（図２（Ｆ）参照）。かかるメッキは一般に電解メッキが用いられるが、他のメッキであってもよい。そして、その後に第２の感光性レジスト層１１の残存を除去すると共に、第１の感光性レジスト層９も除去する。従って、第１の感光性レジスト層９の除去により、第１の貫通微細導電体６の一端を露出させて接続端６ａを形成することができる。
【００４１】
このようにして、図１に示す如くの半導体基板セグメント１を次々と製造することができる。なお、第１の感光性レジスト層９及び第２の感光性レジスト層１１の除去は、常法によって除去すればよい。また、上述のようにして製造された半導体基板セグメント１は、必要に応じて所定の環境下に保管される。そして、積層半導体基板を製造するに当って配線５が適時に樹脂封止される。
【００４２】
図３において、樹脂封止層１６を形成した状態が示されている。樹脂封止層１６の形成は、大気圧より低い気圧下で行うのが好ましい。樹脂中にボイドが形成されるのを防止する為である。上述の樹脂封止層１６は、半硬化状態に保たれ、そのような樹脂封止済み半導体基板セグメント１７を準備し、それを積層する。
【００４３】
図４において二層に積層した状態が示されていると共に、図５において三層に積層した状態が示されているが、このように、半硬化状態に保たれた樹脂封止済み半導体基板セグメント１７の複数を、上層側の樹脂封止済み半導体基板セグメント１７に形成されている第１の貫通微細導体６の接続端６ａが、下層側の樹脂封止済み半導体基板セグメント１７に形成されている配線５に当接された状態に積層する。なお、積層数は、必要に応じて適宜に選択される。
【００４４】
そして、かかる積層体を大気圧より低い気圧下（例えば、２２０Ｐａ以下）において加熱しながら加圧することによって前記樹脂を硬化させて一体化することができる。かかる加熱加圧の手段として、熱プレス等を用いることができると共に、前記樹脂を硬化させる為の加熱温度は、例えば、１５０℃以下に制御する。したがって、上下層間を確実に導通させるように積層一体化することができて量産化を図ることができる。
【００４５】
以上、同一タイプの樹脂封止済み半導体基板セグメント１７を積層一体化して積層半導体基板を製造する例について述べたが、本発明においては、図１０，図１１に示すように、異なるタイプの樹脂封止済み半導体基板セグメントを積層し一体化して積層半導体基板を製造してもよい。
【００４６】
図１０は、図９の樹脂封止済み半導体基板セグメント１７ｂ上に、図８の樹脂封止済み半導体基板セグメント１７ａを積層し一体化した二層の積層半導体基板を示している。樹脂封止済み半導体基板セグメント１７ａは、図３に示されている上述の樹脂封止済み半導体基板セグメント１７と同タイプである。それに対し、樹脂封止済み半導体基板セグメント１７ｂは、階層接続用貫通微細導電体１８を形成している点で相違している。
【００４７】
樹脂封止済み半導体基板セグメント１７ｂは、階層接続用貫通微細導電体１８を形成した半導体基板セグメント１ｂ（図６参照）に樹脂封止層１６を形成したものである。なお、階層接続用貫通微細導電体１８は、デバイス３の周辺部に形成されている第１の貫通微細導電体６よりも側端側に位置され、且つその上端及び下端が突出されて接続端１８ａ，１８ｂを形成していると共に、第１の貫通微細導電体６と同様に、平面視姿において、デバイス３を囲むように、微細ピッチでＸ軸方向及びＹ軸方向に複数形成されている。
【００４８】
上述の半導体基板セグメント１ｂ（図６参照）は、基板被覆工程、導電体形成工程、開口パターン形成工程、配線形成工程の順を経て製造することができる。その製造フローが図７に示されている。上述の半導体基板セグメント１（図１参照）を製造する場合と同様に、それに先立って、デバイス埋設側の面２ａにデバイス３を埋設すると共に、デバイス３の周辺部に第１の貫通微細孔８及び第２の貫通微細孔２１を形成した半導体基板２が予め準備される（図７（Ａ）参照）。
【００４９】
第１の貫通微細孔８及び第２の貫通微細孔２１はそれぞれが、平面視姿において、デバイス３を囲むように微細ピッチでＸ軸方向及びＹ軸方向に一列状（単数列状）に形成されていると共に、デバイス３の電極は、デバイス埋設側の面２ａの方に向けられている。
【００５０】
なお、上述とは異なり、必要に応じて、Ｘ軸方向のみ又はＹ軸方向のみに一列状（単数列状）に第１の貫通微細孔８及び第２の貫通微細孔２１それぞれを形成してもよい。基板被覆工程、導電体形成工程、開口パターン形成工程及び配線形成工程についても半導体基板セグメント１を製造する場合とほぼ同様である。
【００５１】
以下、図７に示す製造フローにおいて、上述の図２に示す製造フローと同じ工程については、ここでの詳述は省略し、異なる工程について説明する。導電体形成工程において第２の貫通微細孔２１に連通されたペースト充填用微細孔１０から第２の貫通微細孔２１に導電性ぺーストを充填して第２の貫通微細導電体２２を形成する点（図７（Ｄ）参照）と、開口パターン形成工程において第２の感光性レジスト層１１及び感光性絶縁層４に第２の貫通微細導電体２２に連通する導電体延設用微細孔２３を形成する点（図７（Ｅ）参照）と、配線形成工程において第２の貫通微細導電体２２の延設体である階層接続用貫通微細導電体１８を形成する点（図７（Ｆ）参照）とで実質的に異なっているのにすぎない。
【００５２】
上述の半導体基板セグメント１ｂは、階層接続用貫通微細導電体１８を一列状（単数列状）に形成したものであるが、第２の貫通微細孔２１を複数列状に形成した半導体基板２を準備することによって、階層接続用貫通微細導電体１８を複数列状に形成した半導体基板セグメントを製造することができ、そして、それの配線５及び階層接続用貫通微細導電体１８の上側の接続端１８ｂを被覆するように樹脂封止層１６を形成することによって、例えば、図１１に示されている樹脂封止済み半導体基板セグメント１７ｃのような他のタイプの樹脂封止済みセグメントを製造することができる。
【００５３】
図１１に示されている樹脂封止済み半導体基板セグメント１７ｃは、階層接続用貫通微細導電体１８を二列状に形成したものであって、配線５及び階層接続用貫通微細導電体１８の上側の接続端１８ｂを被覆するように樹脂封止層１６を形成している。
【００５４】
図示の三層に積層する例からして明らかのように、下層側の樹脂封止済み半導体基板セグメントに形成されている階層接続用貫通微細導電体の個数が（Ｎ）であるのに対し、上層側の樹脂封止済み半導体基板セグメントに形成されている階層接続用貫通微細導電体の個数が（Ｎ−１）であるように積層すると共に、前記階層接続用貫通微細導電体の個数が（Ｎ＝１）の樹脂封止済み半導体基板セグメント上に、階層接続用貫通微細導電体を形成していない半導体基板セグメントの配線を樹脂封止して前記樹脂が半硬化状態に保たれている樹脂封止済み半導体基板セグメントを積層し、最上層の樹脂封止済み半導体基板セグメントに形成されている第１の貫通微細導電体の接続端が、下層側の樹脂封止済み半導体基板セグメントに形成されている階層接続用貫通微細導電体の上側の接続端に当接される。また、前記階層接続用貫通微細導電体の下側の接続端が、下層側の樹脂封止済み半導体基板セグメントに形成されている階層接続用貫通微細導電体の上側の接続端に当接させるように積層することができると共に、それを大気圧より低い気圧下において加熱しながら加圧することによって前記樹脂を硬化させて一体化して多層の積層半導体基板を製造することができる。
【００５５】
【発明の効果】
以上の説明から明らかなように、本発明によると、半導体基板のデバイス埋設側の面上に感光性絶縁物層を形成すると共に、デバイス非埋設側に第１の感光性レジスト層を形成する。また、第１の感光性レジスト層にペースト充填用微細孔を形成し、導電性ペーストを充填して半硬化させて貫通微細導電体を形成した後に、感光性絶縁層を第２の感光性レジスト層を形成する。また、紫外線照射により第２の感光性レジスト層に配線形成用開口パターンを形成すると共に、感光性絶縁層にデバイス電極に連通する第１の配線接続用微細孔と第１の貫通微細導電体に連通する第２の接続用微細孔と形成する。さらに、配線形成用開口パターン、配線接続用微細孔、および貫通微細導電体とに接続された配線に導電性金属をメッキし、デバイス電極と第１の貫通微細導電体とを接続する配線を形成する。その後、第１の感光性レジスト層の除去によって第１の貫通微細導電体の一端を露出させることによって効率よく積層可能な半導体基板セグメントを製造することができる。
【００５６】
さらに、この製造された半導体セグメントを用いて積層することによって、上下層間の導通が可能となる。その結果、二層又はそれ以上に積層した積層半導体基板を容易に得ることができる。
【図面の簡単な説明】
【図１】本発明に係る半導体基板セグメントの一例を示す縦断面図である。
【図２】図１に示す半導体基板セグメントの製造フローを示す図であって、（Ａ）は被覆層形成工程前の半導体基板の縦断面を示し、（Ｂ）は被覆層形成工程において感光性絶縁層を形成した半導体基板の縦断面を示し、（Ｃ）は導電体形成工程において第１の感光レジスト層にペースト充填用微細孔を形成した半導体基板の縦断面を示し、（Ｄ）は導電体形成工程において第１の貫通微細導電体を形成した半導体基板の縦断面を示し、（Ｅ）は開口パターン形成工程において第１，２の配線接続用微細孔等を形成した半導体基板の縦断面を示し、（Ｆ）は配線形成工程において配線を形成した半導体基板の縦断面を示している。
【図３】図１の半導体基板セグメントに樹脂封止層を形成した樹脂封止済み半導体基板セグメントの縦断面図である。
【図４】図３の樹脂封止済み半導体基板セグメントを二層に積層した状態を示す縦断面図である。
【図５】図３の樹脂封止済み半導体基板セグメントを三層に積層した状態を示す縦断面図である。
【図６】本発明に係る他の半導体基板セグメントの一例を示す縦断面図である。
【図７】図６に示す半導体基板セグメントの製造フローを示す図であって、（Ａ）は被覆層形成工程前の半導体基板の縦断面を示し、（Ｂ）は被覆層形成工程において感光性絶縁層を形成した半導体基板の縦断面を示し、（Ｃ）は導電体形成工程において第１の感光レジスト層にペースト充填用微細孔を形成した半導体基板の縦断面を示し、（Ｄ）は導電体形成工程において第１，２の貫通微細導電体を形成した半導体基板の縦断面を示し、（Ｅ）は開口パターン形成工程において第１，２の配線接続用微細孔等を形成した半導体基板の縦断面を示し、（Ｆ）は配線形成工程において配線及び階層接続用貫通微細導電体を形成した半導体基板の縦断面を示している。
【図８】最上層に積層する樹脂封止済み半導体基板セグメントの縦断面図である。
【図９】図６の半導体基板セグメントに樹脂封止層を形成した樹脂封止済み半導体基板セグメントの縦断面図である。
【図１０】図９の樹脂封止済み半導体基板セグメント上に図８の樹脂封止済み半導体基板セグメントを積層した状態を示す縦断面図である。
【図１１】２個の階層接続用貫通微細導電体を形成した樹脂封止済み半導体基板セグメント上に、１個の階層接続用貫通微細導電体を形成した樹脂封止済み半導体基板セグメントを積層すると共に、その上に第１の貫通微細導電体のみ形成した樹脂封止済み半導体基板セグメントを積層した状態を示す縦断面図である。
【符号の説明】
１，１ｂ…半導体基板セグメント
２ … 半導体基板
２ａ… デバイス埋設側の面
２ｂ… デバイス非埋設側の面
３ … デバイス
４ … 感光性絶縁層
５ … 配線
６ … 第１の貫通微細孔導電体
６ａ… 接続端
８ … 第１の貫通微細孔
９ … 第１の感光性レジスト層
１０ … ペースト充填用微細孔
１１ … 第２の感光性レジスト層
１２ … 配線形成用開口パターン
１３ … 第１の配線接続用微細孔
１４ … 第２の配線接続用微細孔
１５ … 配線
１６ … 樹脂封止層
１７（１７ａ〜１７ｃ）… 樹脂封止済み半導体基板セグメント
１８ … 階層接続用貫通微細導電体
１８ａ，１８ｂ… 接続端
２１ … 第２の貫通微細孔
２２ … 第２の貫通微細孔導電体
２３ … 導電体延設用微細孔
Claims (28)
- 一面側に埋設されたデバイスの周辺部に第１の貫通微細孔のみを形成した半導体基板のデバイス埋設側の面上に感光性絶縁層を形成すると共に、前記半導体基板のデバイス非埋設側の面上に第１の感光性レジスト層を形成する被覆層形成工程と、フォトマスクを用いて前記第１の感光性レジスト層側から紫外光を照射して前記第１の感光性レジスト層に前記第１の貫通微細孔と連通したペースト充填用微細孔を形成すると共に、前記ペースト充填用微細孔から前記第１の貫通微細孔に導電性ペーストを充填し、且つ半硬化させて第１の貫通微細導電体を形成した後、前記感光性絶縁層上に第２の感光性レジスト層を形成する導電体形成工程と、フォトマスクを用いて前記第２の感光性レジスト層側から紫外光を照射して、前記第２の感光性レジスト層に配線形成用開口パターンを形成すると共に、前記感光性絶縁層に前記デバイスの電極に連通する第１の配線接続用微細孔と前記第１の貫通微細導電体に連通する第２の配線接続用微細孔とを形成する開口パターン形成工程と、導電性金属を前記配線形成用開口パターンと前記第１の配線接続用微細孔および第２の配線接続用微細孔とにメッキして前記デバイスの電極と前記第１の貫通微細導電体とに接続された配線を形成した後、前記第１の感光性レジスト層および第２の感光性レジスト層の残存を除去し、前記第１の感光性レジスト層の除去によって前記第１の貫通微細導電体の一端を露出させて接続端を形成する配線形成工程とを備えたことを特徴とする半導体基板セグメントの製造方法。
- 前記導電体形成工程において、大気圧より低い第１の気圧下で前記第１の感光性レジスト層上に前記導電性ペーストを塗布し、且つスキージの作動により所定厚さに印刷した後に、前記第１の気圧を上昇させて前記第１の気圧より高いが大気圧より低い第２の気圧に制御することによって前記ペースト充填用微細孔から前記第１の貫通微細孔に前記導電性ペーストを充填することを特徴とする請求項１に記載の半導体基板セグメントの製造方法。
- 前記導電体形成工程において、大気圧より低い第１の気圧下で前記第１の感光性レジスト上に前記導電性ペーストを塗布し、且つスキージの作動により所定厚さに印刷した後に、前記第１の気圧を大気圧に戻すことによって前記ペースト充填用微細孔から前記第１の貫通微細孔に前記導電性ペーストを充填することを特徴とする請求項１に記載の半導体基板セグメントの製造方法。
- 前記第１の感光性レジスト層上への前記導電性ペーストの塗布を、前記第１の貫通微細孔を閉塞するように行うことを特徴とする請求項２又は請求項３に記載の半導体基板セグメントの製造方法。
- 前記半導体基板がシリコン基板であることを特徴とする請求項１ないし請求項４のいずれか一つに記載の半導体基板セグメントの製造方法。
- 請求項１ないし請求項５のいずれか一つに記載の方法によって製造したことを特徴とする半導体基板セグメント。
- 請求項６に記載の半導体基板セグメントの配線を樹脂封止し、前記樹脂が半硬化状態に保たれた所定数の半導体基板セグメントを積層し、上層側の樹脂封止済み半導体基板セグメントに形成されている第１の貫通微細導電体の接続端が、下層側の樹脂封止済み半導体基板セグメントに形成されている配線に当接された積層状態で大気圧より低い気圧下において加熱しながら加圧することによって前記樹脂を硬化させ、所定数の半導体基板セグメントを一体化することを特徴とする積層半導体基板の製造方法。
- 前記樹脂封止を大気圧より低い気圧下で行うことを特徴とする請求項７に記載の積層半導体基板の製造方法。
- 請求項７又は請求項８に記載の方法によって製造したことを特徴とする積層半導体基板。
- 一面側に埋設されたデバイスの周辺部に第１の貫通微細孔と前記第１の貫通微細孔よりも半導体基板の側端側に位置された第２の貫通微細孔とを形成した半導体基板のデバイス埋設側の面上に感光性絶縁層を形成すると共に、前記半導体基板のデバイス非埋設側の面上に第１の感光性レジスト層を形成する被覆層形成工程と、フォトマスクを用いて前記第１の感光性レジスト層側から紫外光を照射して前記第１の感光性レジスト層に前記第１の貫通微細孔および第２の貫通微細孔それぞれと連通したペースト充填用微細孔を形成すると共に、前記ペースト充填用微細孔から前記第１の貫通微細孔および第２の貫通微細孔に導電性ペーストを充填し、且つ半硬化させて第１の貫通微細導電体および第２の貫通微細導電体を形成した後、前記感光性絶縁層上に第２の感光性レジスト層を形成する導電体形成工程と、フォトマスクを用いて前記第２の感光性レジスト層側から紫外光を照射して、前記第２の感光性レジスト層に配線形成用開口パターンを、前記感光性絶縁層に前記デバイスの電極に連通する第１の配線接続用微細孔及び前記第１の貫通微細導電体に連通する第２の配線接続用微細孔をそれぞれ形成すると共に、前記第２の感光性レジスト層を貫通して前記感光性絶縁層に、前記第２の貫通微細導電体に連通する導電体延設用微細孔を形成する開口パターン形成工程と、導電性金属を前記配線形成用開口パターンと前記第１の配線用微細孔および第２の配線用微細孔と前記導電体延設用微細孔とにメッキして前記デバイスの電極と前記第１の貫通微細導電体とに接続された配線及び前記第２の貫通微細導電体の延設体である階層接続用貫通微細導電体を形成した後、前記第１の感光性レジスト層および第２の感光性レジスト層の残存を除去して前記階層接続用貫通微細導電体の両端を露出させて接続端を形成する配線形成工程とを備えたことを特徴とする半導体基板セグメントの製造方法。
- 前記デバイス周辺部に前記第２の貫通微細孔が単数列状に形成されていることを特徴とする請求項１０に記載の半導体基板セグメントの製造方法。
- 前記導電体形成工程において、大気圧より低い第１の気圧下で前記第１の感光性レジスト層上に前記導電性ペーストを塗布し、且つスキージの作動により所定厚さに印刷した後に、前記第１の気圧を上昇させて前記第１の気圧より高いが大気圧より低い第２の気圧に制御することによって前記ペースト充填用微細孔から前記第１の貫通微細孔および第２の貫通微細孔に前記導電性ペーストを充填することを特徴とする請求項１１に記載の半導体基板セグメントの製造方法。
- 前記導電体形成工程において、大気圧より低い第１の気圧下で前記第１の感光性レジスト上に前記導電性ペーストを塗布し、且つスキージの作動により所定厚さに印刷した後に、前記第１の気圧を大気圧に戻すことによって前記ペースト充填用微細孔から前記第１の貫通微細孔および第２の貫通微細孔に前記導電性ペーストを充填することを特徴とする請求項１１に記載の半導体基板セグメントの製造方法。
- 前記第１の感光性レジスト層上への前記導電性ペーストの塗布を、前記第１及び／又は第２の貫通微細孔を閉塞するように行うことを特徴とする請求項１２又は請求項１３に記載の半導体基板セグメントの製造方法。
- 前記半導体基板がシリコン基板であることを特徴とする請求項１１ないし請求項１４のいずれか一つに記載の半導体基板セグメントの製造方法。
- 請求項１１ないし請求項１５のいずれか一つに記載の半導体基板セグメントの製造方法によって製造したことを特徴とする半導体基板セグメント。
- 前記第２の貫通微細孔が複数列状に形成されていることを特徴とする請求項１０に記載の半導体基板セグメントの製造方法。
- 前記導電体形成工程において、大気圧より低い第１の気圧下で前記第１の感光性レジスト層上に前記導電性ペーストを塗布し、且つスキージの作動により所定厚さに印刷した後に、前記第１の気圧を上昇させて前記第１の気圧より高いが大気圧より低い第２の気圧に制御することによって前記ペースト充填用微細孔から前記第１の貫通微細孔および第２の貫通微細孔に前記導電性ペーストを充填することを特徴とする請求項１７に記載の半導体基板セグメントの製造方法。
- 前記導電体形成工程において、大気圧より低い第１の気圧下で前記第１の感光性レジスト上に前記導電性ペーストを塗布し、且つスキージの作動により所定厚さに印刷した後に、前記第１の気圧を大気圧に戻すことによって前記ペースト充填用微細孔から前記第１の貫通微細孔および第２の貫通微細孔に前記導電性ペーストを充填することを特徴とする請求項１７に記載の半導体基板セグメントの製造方法。
- 前記第１の感光性レジスト層上への前記導電性ペーストの塗布を、前記第１及び／又は第２の貫通微細孔を閉塞するように行うことを特徴とする請求項１８又は請求項１９に記載の半導体基板セグメントの製造方法。
- 前記半導体基板がシリコン基板であることを特徴とする請求項１７ないし請求項２０のいずれか一つに記載の半導体基板セグメントの製造方法。
- 請求項１７ないし請求項２１のいずれか一つに記載の方法によって製造したことを特徴とする半導体基板セグメント。
- 請求項１６に記載の半導体基板セグメントの配線を樹脂封止して前記樹脂が半硬化状態に保たれている樹脂封止済み半導体基板セグメント上に、請求項６に記載の半導体基板セグメントの配線を樹脂封止して前記樹脂が半硬化状態に保たれている樹脂封止済み半導体基板セグメントを積層し、上層側の樹脂封止済み半導体基板セグメントに形成されている第１の貫通微細導電体の接続端が、下層側の樹脂封止済み半導体基板セグメントに形成されている階層接続用貫通微細導電体の上側の接続端に当接された積層状態で大気圧より低い気圧下において加熱しながら加圧することによって前記樹脂を硬化させて一体化することを特徴とする積層半導体基板の製造方法。
- 前記樹脂封止を大気圧より低い気圧下で行うことを特徴とする請求項２３に記載の積層半導体基板の製造方法。
- 請求項２３又は請求項２４に記載の方法によって製造したことを特徴とする積層半導体基板。
- 請求項２２に記載の半導体基板セグメントの配線を樹脂封止して前記樹脂が半硬化状態に保たれている樹脂封止済み半導体基板セグメントの所定数を、下層側の樹脂封止済み半導体基板セグメントに形成されている階層接続用貫通微細導電体の個数が（Ｎ）であるのに対し、上層側の樹脂封止済み半導体基板セグメントに形成されている階層接続用貫通微細導電体の個数が（Ｎ−１）であるように積層すると共に、前記階層接続用貫通微細導電体の個数が（Ｎ＝１）の樹脂封止済み半導体基板セグメント上に、請求項６に記載の半導体基板セグメントの配線を樹脂封止して前記樹脂が半硬化状態に保たれている樹脂封止済み半導体基板セグメントを積層し、最上層の樹脂封止済み半導体基板セグメントに形成されている第１の貫通微細導電体の接続端が、下層側の樹脂封止済み半導体基板セグメントに形成されている階層接続用貫通微細導電体の上側の接続端に当接されると共に、前記階層接続用貫通微細導電体の下側の接続端が、下層側の樹脂封止済み半導体基板セグメントに形成されている階層接続用貫通微細導電体の上側の接続端に当接された積層状態で大気圧より低い気圧下において加熱しながら加圧することによって前記樹脂を硬化させて一体化することを特徴とする積層半導体基板の製造方法。
- 前記樹脂封止を大気圧より低い気圧下で行うことを特徴とする請求項２６に記載の積層半導体基板の製造方法。
- 請求項２６又は請求項２７に記載の方法によって製造したことを特徴とする積層半導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002337974A JP3950406B2 (ja) | 2002-11-21 | 2002-11-21 | 半導体基板セグメント及びその製造方法並びに該セグメントを積層して成る積層半導体基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002337974A JP3950406B2 (ja) | 2002-11-21 | 2002-11-21 | 半導体基板セグメント及びその製造方法並びに該セグメントを積層して成る積層半導体基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004172453A true JP2004172453A (ja) | 2004-06-17 |
| JP3950406B2 JP3950406B2 (ja) | 2007-08-01 |
Family
ID=32701334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002337974A Expired - Fee Related JP3950406B2 (ja) | 2002-11-21 | 2002-11-21 | 半導体基板セグメント及びその製造方法並びに該セグメントを積層して成る積層半導体基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3950406B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005012023A (ja) * | 2003-06-19 | 2005-01-13 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP2005012024A (ja) * | 2003-06-19 | 2005-01-13 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| KR100708872B1 (ko) | 2004-09-08 | 2007-04-17 | 디엔제이 클럽 인코 | 패키지된 집적 회로 소자 |
| JP2009004593A (ja) * | 2007-06-22 | 2009-01-08 | Panasonic Corp | 半導体積層構造体とそれを用いた半導体装置およびそれらの製造方法 |
| US7723213B2 (en) | 2006-11-02 | 2010-05-25 | Oki Semiconductor Co., Ltd. | Manufacturing method of semiconductor chips and semiconductor device having the semiconductor chips |
-
2002
- 2002-11-21 JP JP2002337974A patent/JP3950406B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005012023A (ja) * | 2003-06-19 | 2005-01-13 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP2005012024A (ja) * | 2003-06-19 | 2005-01-13 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| KR100708872B1 (ko) | 2004-09-08 | 2007-04-17 | 디엔제이 클럽 인코 | 패키지된 집적 회로 소자 |
| US7723213B2 (en) | 2006-11-02 | 2010-05-25 | Oki Semiconductor Co., Ltd. | Manufacturing method of semiconductor chips and semiconductor device having the semiconductor chips |
| JP2009004593A (ja) * | 2007-06-22 | 2009-01-08 | Panasonic Corp | 半導体積層構造体とそれを用いた半導体装置およびそれらの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3950406B2 (ja) | 2007-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8058165B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7936061B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20060055050A1 (en) | Semiconductor device and manufacturing method thereof | |
| KR100836653B1 (ko) | 회로기판 및 그 제조방법 | |
| US20230145610A1 (en) | Embedded chip package and manufacturing method thereof | |
| KR20080038124A (ko) | 회로 보드 구조체 및 회로 보드 구조체 제조 방법 | |
| CN101944495A (zh) | 半导体器件的制造方法 | |
| WO2000019517A1 (fr) | Microplaquette semi-conductrice et procede de fabrication | |
| KR20110002807A (ko) | 반도체칩 및 포스트를 밀봉하는 밀봉층을 구비하는 반도체장치 및 반도체장치의 제조방법 | |
| JP2008300819A (ja) | プリント基板およびその製造方法 | |
| JP2003229450A (ja) | 半導体装置及びその製造方法 | |
| JP3950406B2 (ja) | 半導体基板セグメント及びその製造方法並びに該セグメントを積層して成る積層半導体基板及びその製造方法 | |
| CN115799074A (zh) | 一种嵌入式封装结构的制作方法 | |
| JP3891766B2 (ja) | 多層フレキシブル配線基板の製造方法およびそれにより作製される多層フレキシブル配線基板 | |
| TWI228785B (en) | Substrate, wiring board, substrate for semiconductor package, semiconductor device, semiconductor package and its manufacturing method | |
| KR20100112444A (ko) | 메탈 잉크를 이용한 회로 기판과, 이의 제조 방법 | |
| JP2748890B2 (ja) | 有機樹脂多層配線基板およびその製造方法 | |
| KR101272627B1 (ko) | 반도체패키지 기판 및 제조방법 | |
| JPH11186731A (ja) | ブラインドビアホールの形成方法および多層プリント配線板の製造方法 | |
| JP6849799B2 (ja) | 半導体パッケージ基板の製造方法 | |
| JP6259054B2 (ja) | 配線基板の製造方法 | |
| TWI644368B (zh) | 封裝基板及其製作方法、封裝結構 | |
| JP3168998B2 (ja) | 素子実装方法及び半導体装置 | |
| JPH11274296A (ja) | 多層配線構造及びその形成方法 | |
| CN113284809A (zh) | 重新布线层的制备方法及其结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050525 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070327 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070420 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100427 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140427 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |