KR20050084963A - 구리/다이아몬드 복합체 물질을 갖는 반도체 기판 및 그의제조방법 - Google Patents

구리/다이아몬드 복합체 물질을 갖는 반도체 기판 및 그의제조방법 Download PDF

Info

Publication number
KR20050084963A
KR20050084963A KR1020057008074A KR20057008074A KR20050084963A KR 20050084963 A KR20050084963 A KR 20050084963A KR 1020057008074 A KR1020057008074 A KR 1020057008074A KR 20057008074 A KR20057008074 A KR 20057008074A KR 20050084963 A KR20050084963 A KR 20050084963A
Authority
KR
South Korea
Prior art keywords
copper
diamond
composite
die
diamond particles
Prior art date
Application number
KR1020057008074A
Other languages
English (en)
Other versions
KR100745872B1 (ko
Inventor
존 와싱톤 맥코이
Original Assignee
교세라 아메리카 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 교세라 아메리카 인코포레이티드 filed Critical 교세라 아메리카 인코포레이티드
Publication of KR20050084963A publication Critical patent/KR20050084963A/ko
Application granted granted Critical
Publication of KR100745872B1 publication Critical patent/KR100745872B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01066—Dysprosium [Dy]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

LDMOS 유형의 파워 트랜지스터용 반도체 패키지는, 상부에 다이가 직접 장착된 금속 기판, 상기 다이에 인접하여 상부에 장착된 납 프레임 절연체, 및 상기 절연체 위에 장착되고 결합 와이어에 의해 상기 다이에 전기적으로 결합된 다수의 납을 갖는다. 상기 기판은 순수한 구리 층들을 포함하는 대향 표면을 갖는 몸체를 포함하고, 이때 상기 몸체 내부는 열 확산기로서 작용하고 개선된 열 제거 및 낮은 열 팽창뿐만 아니라 다이에 대한 전기 접속을 제공하도록 구리/다이아몬드 복합체를 적어도 부분적으로 포함한다. 상기 몸체는 구리/다이아몬드 복합체를 전적으로 포함하거나, 또는 구리/다이아몬드 복합체가 삽입되어 있는 구리/텅스텐 복합체를 포함할 수 있다. 상기 구리/다이아몬드 복합체는 구리 매트릭스 내에 다이아몬드 입자를 포함한다. 상기 구리/다이아몬드 복합체의 제조방법에서, 다이아몬드 입자를 여러 층의 원소 또는 무기 화합물로 코팅시키고, 건조-가공 결합제와 혼합하고 가압 하에서 다이에 충전시켜 충전된 몸체를 형성시킨다. 상기 몸체를 일정 량의 구리 위에 놓고, 진공 또는 수소 분위기에서 가열하여 상기 결합제를 증발 또는 분해시키고, 진공 또는 수소 분위기에서 가열하여 상기 코팅된 다이아몬드 입자를 결합 또는 부분 소결시키고, 이어서 수소 분위기에서 상기 구리의 융점보다 약간 높은 온도로 가열하여 상기 구리를 용융시키고 상기 결합되거나 부분 소결된 다이아몬드 입자로 인발시킨다. 상기에 이어서, 상기 충전된 몸체를 냉각시키고 목적하는 형상으로 절단한다.

Description

구리/다이아몬드 복합체 물질을 갖는 반도체 기판 및 그의 제조방법{SEMICONDUCTOR SUBSTRATE HAVING COPPER/DIAMOND COMPOSITE MATERIAL AND METHOD OF MAKING SAME}
본 발명은 반도체 패키지, 더욱 구체적으로는 트랜지스터 또는 다른 다이(die)가 상기 다이에 대한 전기 접속뿐만 아니라 열 확산기로서 작용하는 금속성의 전기 전도성 기판 상에 절연된 납 프레임과 함께 장착되어 있는 패키지에 관한 것이다.
트랜지스터 또는 다른 다이가 절연된 납 프레임과 함께 금속 기판 상에 직접 장착되어 있는 반도체 패키지를 제공하는 것은 당해 분야에 공지되어 있다. 상기 다이 및 절연된 납 프레임의 장착 이외에, 상기 다이에 대한 추가의 전기 접속을 제공하는 상기 기판은 목적하는 열 제거를 제공하기 위한 열 확산기로서 작용한다. 상기 다이는 LDMOS(측면 확산 산화 금속 반도체) 유형의 것일 수 있으며 LDMOS 파워 트랜지스터의 패키징을 위한 유형의 패키지일 수 있다. 다양한 여러 물질, 금속 및 복합체가 상기 기판의 제조에 사용되어 왔으며, 이들은 열 제거의 개선을 위해서 끊임없이 탐구되고 있다. 상기 기판 물질은 상기 다이 및 납 프레임용 절연체의 값에 부합되는 낮은 열 팽창 계수를 갖도록 선택되어야 한다. 구리/텅스텐 복합체가 이러한 기판의 제작에 흔히 사용된다.
구리/텅스텐 복합체와 같은 물질이 반도체 패키지로부터의 열 제거에 매우 적합한 것으로 입증되었지만, 상기 및 다른 통상적인 디자인에서는 여전히 특히 상기 구조물의 작동 중 열을 제거하는 능력에 대해 개선의 여지가 남아 있다.
발명의 요약
본 발명은 개선된 반도체 패키징 구조물 및 이러한 구조물의 제조방법을 제공한다. 더욱 구체적으로는, 본 발명은 다이 및 절연된 납 프레임을 상부에 장착하기 위한 개선된 기판 구조물을 제공한다. 상기 기판 구조물은 종래 기술의 구조물보다 개선된 열 제거를 제공하며, 바람직하게 낮은 열 팽창 계수를 갖는다. 더욱이, 본 발명에 따라 상기 기판의 제조에 유리한 방법을 제공한다.
본 발명에 따른 반도체 패키지는, 금속 기판과 그 위에 직접 장착된 다이를 포함하며, 이때 상기 기판은 한 쌍의 구리 층이 형성되어 있는 대향 면을 갖는 몸체를 포함하고, 상기 다이는 상기 한 쌍의 구리 층 중 한 층위에 장착되고 상기 몸체는 적어도 부분적으로 구리/다이아몬드 복합체를 포함한다. 다이아몬드는 구리와 매트릭스로 형성될 때 개선된 기판을 제공하도록 매우 높은 열 전도성과 낮은 열 팽창을 갖는다.
본 발명에 따른 제 1 실시양태에서, 상기 몸체는 구리/다이아몬드 복합체를 전적으로 포함한다. 제 2 실시양태에서, 상기 몸체는 구리/다이아몬드 복합체가 삽입되어 있는 구리/텅스텐 복합체를 포함한다. 상기 두 경우 모두, 반도체 패키지는 다이에 인접한 한 쌍의 구리 층들 중 하나에 결합된 절연된 납 프레임을 포함한다. 상기 납 프레임은 상기 다이에 결합 와이어에 의해 결합된 다수의 납을 포함한다. 바람직하게는, 상기 몸체는 일반적으로 평면 형태이며 대향 면간에 일반적으로 균일한 두께를 갖는다. 상기 한 쌍의 구리 층은 비교적 얇으며, 일반적으로 평면 형태를 갖는다.
상기 구리/다이아몬드 복합체는 구리 매트릭스 내에 다이아몬드 입자를 포함한다. 상기 다이아몬드 입자를 Cr, W, Mo, Co, Cu, Ti, Si, SiC, TiN, TiC, Ta 및 Zr 중 하나 이상으로 코팅시킬 수 있다. 바람직한 실시양태에서, 상기 다이아몬드 입자를 Cr 층, W 층, Co 층 및 Cu 층으로 코팅시킨다.
반도체 기판용 구리/다이아몬드 복합체의 바람직한 제조방법에서, 본 발명에 따라 다이아몬드 입자를 여러 층의 원소 또는 무기 화합물들로 코팅시킨다. 상기 코팅된 입자를 건조-가공 결합제와 혼합시키고, 가압 하에 다이에 충전시켜 충전된 몸체를 제조한다. 상기 충전된 몸체를 구리 조각 위 또는 아래에 놓고 진공 또는 수소 분위기에서 가열하여 상기 결합제를 증발시키거나 분해시킨다. 이어서 상기 충전된 몸체를 진공 또는 수소 분위기에서 가열하여 상기 코팅된 다이아몬드 입자들을 결합 또는 부분 소결시킨다. 이어서 상기 충전된 몸체를 구리의 융점보다 약간 높은 온도로 수소 분위기에서 가열하여 구리를 용융시키고 결합 또는 부분 소결된 다이아몬드 입자로 인발시킨다. 상기에 이어서, 상기 충전된 몸체를 냉각시키고 목적하는 형상으로 절단시킨다. 절단에 이어서 구리 층들을 예를 들어 납땜에 의해 상기 몸체의 대향 면들에 결합시킬 수 있다.
상술한 제 2 실시양태에 따라 기판을 제조하기 위해서, 구리/텅스텐 복합체를 제공한다. 이어서 상기 충전된 몸체 및 구리/텅스텐 복합체를 구리의 융점 이상으로 가열하여 상기 충전된 몸체와 구리/텅스텐 복합체를 통합시킨다. 상기 결과 구리/다이아몬드가 삽입된 구리/텅스텐 복합체의 기판이 생성된다.
상기 충전된 몸체의 냉각 단계는 단순히 상기 몸체를 실온으로 냉각시킴을 포함할 수 있다. 한편, 상기 단계는 상기 충전된 몸체를 부분 냉각시키고, 상기 충전된 몸체의 주위에 저압 분위기를 확립시키고, 상기 충전된 몸체를 구리로부터 용해된 수소를 제거하기에 충분히 오래 상기 구리의 융점 이상으로 재 가열함을 포함할 수 있다.
본 발명의 실시양태들에 대한 상세한 설명을 첨부된 도면을 참고로 수행할 것이다.
도 1은 본 발명에 따른 반도체 패키지의 제 1 실시양태에 대한 평면도이다.
도 2는, 본 발명에 따른 제 2 실시양태의 기판의 투시도로, 부분적으로 절단하여 환영(phantom)으로 나타낸다.
도 3은 본 발명에 따른 구리/다이아몬드 복합체의 바람직한 제조방법의 연속 단계들에 대한 도표이다.
도 1은 본 발명에 따른 반도체 패키지(10)의 제 1 실시양태를 나타낸다. 패키지(10)는 비교적 균일한 두께를 갖고 일반적으로 평면인 기판(12)을 포함하며, 상기 기판 위에 다이(14)가 장착되어 있다. 상기 다이(14)는 트랜지스터 또는 다른 반도체 장치를 포함할 수 있다. 상기 다이(14)에 인접한 기판(12) 위에 또한 결합 와이어(19)에 의해 상기 다이(14)에 전기 결합된 다수의 납들로 구성된 납 프레임(18)의 절연체(16)가 장착되어 있다.
도 1에 나타낸 반도체 패키지(10)는 다이가 금속성의 열 및 전기 전도성인 플랜지(flange)의 상부에 직접 장착된 유형이다. 상기 플랜지는 기판(12)에 의해 형성된다. 그러나, 당해 분야의 숙련가들은 이후에 개시되는 본 발명의 원리들을 또한 다른 유형의 반도체 패키지들에도 적용할 수 있음을 이해할 것이다.
도 1에 나타낸 유형의 반도체 패키지(10)에서, 기판(12)은 다이(14)의 전기 접속을 형성한다. 그러나 가장 중요하게는, 기판(12)은 상기 반도체 패키지(10)로부터 열을 제거하는 기능을 하는 열 확산기를 형성한다. 상기 기판(12)은 각각 넓은 대향 표면(26) 및 (28) 상에 한 쌍의 순수한 구리 층(22) 및 (24)이 장착되어 있는 몸체(20)를 포함한다.
본 발명에 따라, 몸체(20)는 구리 매트릭스 내에 다이아몬드 입자를 갖는 구리/다이아몬드 복합체를 포함한다. 다이아몬드는 매우 높은 열 전도성을 갖는다. 이러한 성질은 구리/다이아몬드 복합체의 몸체(20)의 형성에 이용된다. 이러한 복합체는 다이아몬드의 배합 분율(구리 대 다이아몬드의 부피 비)에 따라, 열 전도성, 열 팽창 및 전기 전도성의 독특한 조합을 제공한다. 또한, 다이아몬드 입자의 비교적 높은 비용은 본 발명에 따른 상기 복합체의 바람직한 제조방법에 의해 조절되며, 상기 방법은 이후에 도 3과 관련하여 개시된다.
이 후에 도 3의 방법과 관련하여 개시되는 바와 같이, 구리 층(22) 및 (24)은 몸체(20)의 완성 시 상기 몸체(20)의 넓은 표면(26) 및 (28)에 예를 들어 납땜에 의해 결합된다. 구리 층(22) 및 (24)은 기판(12)이 보다 쉽게 연마반(lapped)에 의해 평평해지게 할 수 있다. 이는 상기 층(22) 및 (24)의 순수한 구리가 몸체(20)의 다이아몬드 함유 복합체보다 더 용이하게 연마반에 의해 갈리기 때문이다. 또한, 층(22) 및 (24)의 순수한 구리는 몸체(20)의 복합체 중의 노출된 기공 및 노출된 다이아몬드를 덮는다(그렇지 않으면 다이의 부착 전에 패키지에 적용된 임의의 전기 도금된 코팅에 결함이 발생할 것이다).
도 2는 본 발명에 따른 또 다른 실시양태를 나타낸다. 도 2에서, 도 1의 기판(12)을 기판(30)으로 대체한다. 도 1의 기판(12)처럼, 기판(30)은 넓은 대향 표면(38) 및 (40) 위에 구리 층(34) 및 (36)이 결합된 몸체(32)를 갖는다. 그러나, 도 1의 몸체(20)가 구리/다이아몬드 복합체를 전적으로 포함하는 반면, 도 2의 몸체(32)는 구리/다이아몬드 복합체를 단지 부분적으로 포함한다. 보다 구체적으로, 기판(30)의 몸체(32)는 구리/다이아몬드 복합체를 포함하는 삽입물(42)이 삽입되어 있는 구리/텅스텐 복합체를 포함한다. 상기 몸체(32)는 도 1의 몸체(20)와 같이 양호한 열 제거를 갖는 도 2의 실시양태를 제공한다. 동시에, 상기 구리/텅스텐 복합체는 덜 비싸며 기계로 처리하기가 보다 용이하다. 기계 처리의 용이성은 플랜지에 볼트 구멍을 제공해야 하는 경우 특히 중요하다. 상기 구리/다이아몬드 복합체를 일반적으로 다이(14)의 바로 아래 영역(여기에서 상기 복합체의 보다 높은 열 전도성이 가장 효과적으로 이용된다)에만 사용함으로써 비용 절감을 실현한다. 상기 구리/다이아몬드 복합체를 상기 구리/텅스텐 복합체 내의 삽입물(42)로서 형성시킴으로써, 상기 통합된 몸체의 열 팽창을 주로 상기 구리/텅스텐 복합체의 열 팽창 계수에 의해 조절한다.
앞서 개시한 바와 같이, 본 발명에 따라 구리/다이아몬드 복합체로부터 기판의 적어도 일부를 형성시키는 것은 열 제거를 개선시킬 수 있는 플랜지를 갖는 반도체 패키지를 제공한다. 이는 종래 기술 구조물의 기판에 전형적으로 사용되는 구리/텅스텐 복합체 및 다른 복합체 및 물질과 비교 시 사실이다. 다이아몬드는 매우 높은 열 전도성을 갖는다. 상기는 또한 매우 낮은 열 팽창을 가져, 상기 다이 및 납 프레임 절연체의 값에 부합되는 낮은 열 팽창 계수를 갖는 구리/다이아몬드 복합체를 제공한다. 상기 기판의 열 팽창 계수가 너무 높은 경우, 상기 다이 또는 납 프레임 절연체는 기판에 납땜 시 균열될 것이다.
그러나, 다이아몬드는 값이 비싸며 복합체로 형성될 때 가공하기가 어려울 수 있다.
도 3에 예시된, 본 발명에 따른 구리/다이아몬드 복합체의 바람직한 제조방법은 복합체 물질의 제조에서 다이아몬드를 사용하여 작업함에 있어서의 문제점들을 극복하도록 디자인되어야 했다. 다이아몬드 함유 복합체는 상기 다이아몬드 자체의 고 비용 이외에도 가공비용이 많이 드는 듯 하다. 또한, 다이아몬드는 가열 시 흑연으로 변형되는 경향이 있으며 구리에 결합시키기가 어렵다. 다이아몬드 함유 물질은 유용한 형상으로 제조하기가 어려울 수 있다. 또한, 다이아몬드는 계면을 가로질러 유효한 열 전달을 허용하고 복합체의 열 팽창 계수의 감소에 필요한 강한 기계적 강도를 허용하는 방식으로 구리에 결합시키기가 어려울 수 있다.
도 3에 예시된 바람직한 방법은 반도체 패키지의 기판에 사용하기 위한 구리/다이아몬드 복합체의 형성에 3 가지 다양한 단점을 극복한다.
도 3의 방법의 제 1 단계(50)에서, 다이아몬드 입자를 여러 층의 상이한 원소 또는 무기 화합물로 코팅시킨다. 바람직하게는, 합성이거나 천연이고 20 내지 120 마이크론의 평균 입자 크기를 갖는 다이아몬드 분말을 여러 층의 상이한 원소 또는 무기 화합물로 코팅시킨다. 사용되는 코팅 방법은 유동 층 화학 증착이다. 임의로, 자체촉매적(autocatalytic)(무 전극) 수성 화학 도금을 사용할 수 있다. 상기 코팅층의 하부 층들을 하나의 방법에 의해 부착시키고 다른 층들을 다른 방법에 의해 부착시킬 수 있다. 상기 코팅층의 개별적인 층들은 Cr, W, Mo, Co, Cu, Ti, Si, SiC, TiN, TiC, Ta 및 Zr을 포함하는 그룹 중에서 선택된 원소 또는 화합물을 포함할 수 있다. 본 발명에 따른 다이아몬드 코팅의 바람직한 실시양태는 입자들을 먼저 Cr 층으로 코팅시키고, 이어서 W 층으로, 이어서 Co 층으로, 이어서 Cu 층으로 코팅시킨 4 층 시스템을 포함한다. 각 층의 두께는 30 ㎚ 내지 2 ㎛이다.
도 3에 나타낸 제 2 단계(52)에서, 상기 코팅된 다이아몬드 입자를 건조-압축 결합제와 혼합한다. 임의로, 상기 입자를 또한 구리 분말과 혼합할 수도 있다.
도 3에 나타낸 제 3 단계(54)에서, 입자들을 고압에서 다이에 충전시킨다. 이러한 압력은 바람직하게는 15,000 내지 50,000 lb/in2이다.
도 3에 나타낸 제 4 단계(56)에서, 충전으로부터 생성된 몸체를 순수한 구리 조각의 상부에 놓고 노에 싣는다.
도 3에 나타낸 제 5 단계(58)에서, 상기 몸체를 진공 또는 습한 수소 분위기에서 가열하여 상기 건조-압축 결합제를 증발 또는 열 분해시킨다. 상기 몸체가 700 ℃ 이상에 노출되도록 상기 가열을 계속한다. 10 분 이상 습한 수소 분위기에 노출시켜 모든 구리 산화물을 감소시키고 상기 구리 또는 다이아몬드 코팅 상의 임의의 탄소성 잔사를 CO 또는 CO2로 전환시킨다.
도 3에 나타낸 제 6 단계(60)에서, 상기 충전된 몸체를 진공 또는 수소 분위기에서 가열하여 상기 코팅된 다이아몬드를 결합 또는 부분 소결시킨다. 상기 단계에서, 상기 충전된 몸체를 바람직하게는 10 분 이상 동안 진공 또는 수소 분위기에서 950 ℃로 가열한다. 이는 상기 코팅된 다이아몬드의 결합 또는 "부분 소결"을 일으켜 이들이 접촉 지점들에서 서로 부착되게 한다.
도 3에 나타낸 제 7 단계(62)에서, 상기 몸체를 축축하거나 건조한 수소 분위기에서 구리의 융점보다 약간 높은 온도로 가열하여 용융된 구리를 부분 소결된 다이아몬드 구조로 인발시킨다. 이를 바람직하게는 1200 ℃의 온도에서 수행한다. 상기 몸체를 상기 온도에서 2 분 이상 유지시킨다. 구리가 용융하는 경우, 이를 상기 부분 소결된 다이아몬드 콤팩트(compact)로 모세관력에 의해 인발시킨다. 상기 코팅 시스템이 유효하다면, 상기 구리는 상기 콤팩트에 완전히 침투하여 기공이 없는 복합체를 생성시킨다.
도 3에 나타낸 제 8 단계(64)에서, 상기 몸체를 실온으로 냉각시키고 상기 노로부터 회수한다. 단계(64)에 상응하는 임의의 단계에서, 상기 몸체를 약 900 ℃로 냉각시키고, 이어서 상기 노 분위기를 1 x 10-4 토르 이상의 진공 수준으로 배기시킨다. 이어서 상기를 진공에서 구리 융점 이상으로 재 가열하고 15 분 이상 유지시켜 상기 금속으로부터 용해된 수소를 제거한다.
도 3에 나타낸 제 9 단계(66)에서, 상기 몸체를 도 1 또는 2에 나타낸 패키지 형태에 사용할 수 있도록 목적하는 형태로 절단한다. 성형은 전기 방전 기계 처리(EDM) 또는 연마제 없는 연마 처리(다이아몬드 연마재 사용), 또는 이 둘의 조합에 의해 수행될 수 있다.
도 3에 나타낸 제 10 단계(68)에서, 도 1의 층(22) 및 (24), 및 도 2의 층(34) 및 (36)에 상응하는 구리 층들을 예를 들어 납땜에 의해 기판 몸체의 넓은 대향 표면에 결합시킨다.
도 2의 제 2 실시양태의 경우에, 2 개의 상이한 복합체를 갖는 몸체(32)를 제조하기 위해서 추가의 가공이 필요하다. 이 경우에, 구리/다이아몬드 복합체 삽입물(42)을 구리 매트릭스가 각 물질 내에서 유동하여 혼합될 수 있도록 재 용융시킴으로써 주변의 구리/텅스텐 복합체에 결합시킨다.
따라서 본 발명에 개시된 실시양태들은 모든 면에서 예시적인 것이고 제한적이지 않은 것으로 간주되어야 하며, 본 발명의 범위를 상기 설명보다는 첨부된 청구의 범위에 의해 나타내고, 따라서 상기 청구의 범위의 의미 및 동등한 범위 내에 있는 모든 변화를 본 발명에 포함시키고자 한다.

Claims (19)

  1. 순수한 구리 층들을 포함하는 대향 표면을 갖는 몸체를 포함하는 금속 기판을 포함하는 반도체 패키지로서, 상기 몸체가 구리/다이아몬드 복합체를 적어도 부분적으로 포함하는 반도체 패키지.
  2. 제 1 항에 있어서,
    몸체가 구리/다이아몬드 복합체를 전적으로 포함하는 반도체 패키지.
  3. 제 1 항에 있어서,
    몸체가 구리/다이아몬드 복합체가 삽입된 구리/텅스텐 복합체를 포함하는 반도체 패키지.
  4. 제 1 항에 있어서,
    한 쌍의 구리 층들 중 하나 위에 장착된 다이(die), 상기 다이에 인접한 상기 한 쌍의 구리 층들 중 하나 위에 장착된 다수의 절연체, 상기 절연체 위에 장착된 다수의 납, 및 상기 다이에 상기 납을 결합시키는 다수의 결합 와이어를 또한 포함하는 반도체 패키지.
  5. 제 1 항에 있어서,
    몸체가 대향 면 사이에 일반적으로 균일한 두께를 갖는 일반적으로 평면인 형태를 갖고 한 쌍의 구리 층이 비교적 얇은, 일반적으로 평면인 형태를 갖는 반도체 패키지.
  6. 제 1 항에 있어서,
    구리/다이아몬드 복합체가 구리 매트릭스 내에 다이아몬드 입자를 포함하는 반도체 패키지.
  7. 제 6 항에 있어서,
    다이아몬드 입자가 Cr, W, Mo, Co, Cu, Ti, Si, SiC, TiN, TiC, Ta 및 Zr 중 하나 이상으로 코팅된 반도체 패키지.
  8. 제 6 항에 있어서,
    다이아몬드 입자가 Cr 층, W 층, Co 층 및 Cu 층으로 코팅된 반도체 패키지.
  9. 금속 기판, 상기 기판 위에 장착된 다이, 상기 다이에 인접한 기판 위에 장착된 세라믹 납 프레임 절연체, 및 상기 납 프레임 절연체 위에 장착되고 상기 다이에 전기적으로 결합된 금속 납을 포함하는 반도체 패키지로서,
    상기 기판이 구리 매트릭스 중의 다이아몬드 입자의 복합체를 적어도 부분적으로 포함하며 일반적으로 평면인 몸체를 포함하는 반도체 패키지.
  10. 제 9 항에 있어서,
    몸체가 대향 표면간에 비교적 균일한 두께를 갖고, 상기 몸체의 대향 표면 위에 형성된 한 쌍의 순수한 구리 층들을 또한 포함하는 반도체 패키지.
  11. 제 9 항에 있어서,
    몸체가 구리 매트릭스 중의 다이아몬드 입자의 복합체를 전적으로 포함하는 반도체 패키지.
  12. 제 9 항에 있어서,
    몸체가 구리 매트릭스 중의 다이아몬드 입자를 포함하는 삽입물을 갖는 구리/텅스텐 복합체를 포함하는 반도체 패키지.
  13. 다이아몬드 입자를 여러 층의 특정 원소 또는 무기 화합물로 코팅시키는 단계;
    상기 코팅된 입자를 건조-가공 결합제와 혼합하는 단계;
    상기 입자를 가압 하에 다이에 충전시켜 충전된 몸체를 형성시키는 단계;
    상기 충전된 몸체를 구리 조각에 인접하게 놓고 진공 또는 습한 수소 분위기에서 가열하여 상기 결합제를 증발 또는 분해시키는 단계;
    상기 충전된 몸체를 진공 또는 수소 분위기에서 가열하여 상기 코팅된 다이아몬드 입자를 결합 또는 부분 소결시키는 단계;
    상기 충전된 몸체를 수소 분위기에서 구리 융점보다 약간 높은 온도로 가열하여 상기 구리를 용융시키고 상기 결합되거나 부분 소결된 다이아몬드 입자로 인발시키는 단계;
    상기 충전된 몸체를 냉각시키는 단계; 및
    상기 충전된 몸체를 목적하는 형상으로 절단하는 단계를 포함하는 구리 다이아몬드 복합체의 제조방법.
  14. 제 13 항에 있어서,
    순수한 구리 층들을 충전된 몸체의 대향 면 위에 형성시키는 추가의 단계를 포함하는 구리 다이아몬드 복합체의 제조방법.
  15. 제 13 항에 있어서,
    구리/텅스텐 복합체를 제공하는 단계; 및
    충전된 몸체 및 구리/텅스텐 복합체를 상기 구리의 융점보다 높게 가열하여 상기 충전된 몸체와 상기 구리/텅스텐 복합체를 통합시키는 단계를 추가로 포함하는 구리 다이아몬드 복합체의 제조방법.
  16. 제 13 항에 있어서,
    충전된 몸체의 냉각 단계가
    상기 충전된 몸체를 부분 냉각시키는 단계;
    상기 충전된 몸체 주변에 저압 분위기를 확립시키는 단계; 및
    상기 충전된 몸체를 구리로부터 용해된 수소를 제거하기에 충분히 오래 상기 구리의 융점 이상으로 재 가열하는 단계를 포함하는 구리 다이아몬드 복합체의 제조방법.
  17. 제 13 항에 있어서,
    다이아몬드 입자를 여러 층의 특정 원소 또는 무기 화합물로 코팅시키는 단계가 상기 다이아몬드 입자를 유동 층 화학 증착 또는 자체촉매적(autocatalytic) 수성 화학 도금을 사용하여 코팅시킴을 포함하는 구리 다이아몬드 복합체의 제조방법.
  18. 제 13 항에 있어서,
    다이아몬드 입자를 여러 층의 원소 또는 무기 화합물로 코팅시키는 단계가, 상기 다이아몬드 입자를 Cr, W, Mo, Co, Cu, Ti, Si, SiC, TiN, TiC, Ta 및 Zr 중 하나 이상으로 코팅시킴을 포함하는 구리 다이아몬드 복합체의 제조방법.
  19. 제 13 항에 있어서,
    다이아몬드 입자를 원소 또는 무기 화합물 층으로 코팅시키는 단계가, 상기 다이아몬드 입자를 Cr 층, W 층, Co 층 및 Cu 층의 순서로 코팅시킴을 포함하는 구리 다이아몬드 복합체의 제조방법.
KR1020057008074A 2002-11-07 2003-10-24 구리/다이아몬드 복합체 물질을 갖는 반도체 기판 및 그의제조방법 KR100745872B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/291,126 2002-11-07
US10/291,126 US6727117B1 (en) 2002-11-07 2002-11-07 Semiconductor substrate having copper/diamond composite material and method of making same

Publications (2)

Publication Number Publication Date
KR20050084963A true KR20050084963A (ko) 2005-08-29
KR100745872B1 KR100745872B1 (ko) 2007-08-02

Family

ID=32107653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057008074A KR100745872B1 (ko) 2002-11-07 2003-10-24 구리/다이아몬드 복합체 물질을 갖는 반도체 기판 및 그의제조방법

Country Status (10)

Country Link
US (1) US6727117B1 (ko)
EP (2) EP1576653B1 (ko)
JP (1) JP2006505951A (ko)
KR (1) KR100745872B1 (ko)
CN (2) CN1768420A (ko)
AU (1) AU2003291654A1 (ko)
CA (2) CA2505593C (ko)
HK (1) HK1080994A1 (ko)
IL (1) IL168429A (ko)
WO (1) WO2004044950A2 (ko)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT6666U1 (de) * 2002-09-23 2004-01-26 Plansee Ag Wärmesenke aus diamant-haltigem verbundwerkstoff mit mehrlagigem überzug
JP2004146413A (ja) * 2002-10-22 2004-05-20 Sumitomo Electric Ind Ltd 半導体素子収納用パッケージおよび半導体装置
JP2004200346A (ja) * 2002-12-18 2004-07-15 Sumitomo Electric Ind Ltd 半導体素子収納用パッケージ、その製造方法及び半導体装置
US7298046B2 (en) * 2003-01-10 2007-11-20 Kyocera America, Inc. Semiconductor package having non-ceramic based window frame
US7861768B1 (en) * 2003-06-11 2011-01-04 Apple Inc. Heat sink
US7279023B2 (en) * 2003-10-02 2007-10-09 Materials And Electrochemical Research (Mer) Corporation High thermal conductivity metal matrix composites
EP1654765A2 (en) 2004-01-10 2006-05-10 Hvvi Semiconductors, Inc. Power semiconductor device and method therefor cross reference to related applications
US8530963B2 (en) 2005-01-06 2013-09-10 Estivation Properties Llc Power semiconductor device and method therefor
US7335534B2 (en) * 2005-01-10 2008-02-26 Hvvi, Semiconductors, Inc. Semiconductor component and method of manufacture
US7605451B2 (en) * 2006-06-27 2009-10-20 Hvvi Semiconductors, Inc RF power transistor having an encapsulated chip package
US20080017998A1 (en) * 2006-07-19 2008-01-24 Pavio Jeanne S Semiconductor component and method of manufacture
CN100400689C (zh) * 2007-04-10 2008-07-09 天津大学 化学共沉积制备纳米金刚石增强铜基复合材料的方法
CN101070461B (zh) * 2007-05-18 2011-04-20 中南大学 一种超高导热金刚石-铜复合封装材料及其生产方法
CN101139515B (zh) * 2007-05-18 2010-08-18 中南大学 一种高导热金刚石-铜复合封装材料及其制备方法
US8067834B2 (en) * 2007-08-21 2011-11-29 Hvvi Semiconductors, Inc. Semiconductor component
US20090108437A1 (en) * 2007-10-29 2009-04-30 M/A-Com, Inc. Wafer scale integrated thermal heat spreader
US7660335B2 (en) * 2008-04-17 2010-02-09 Lasertel, Inc. Liquid cooled laser bar arrays incorporating diamond/copper expansion matched materials
US8828804B2 (en) * 2008-04-30 2014-09-09 Infineon Technologies Ag Semiconductor device and method
US7754533B2 (en) * 2008-08-28 2010-07-13 Infineon Technologies Ag Method of manufacturing a semiconductor device
TWI387417B (zh) 2008-08-29 2013-02-21 Ind Tech Res Inst 電路板結構及其製作方法
WO2010027504A1 (en) * 2008-09-08 2010-03-11 Materials And Electrochemical Research (Mer) Corporation Machinable metal/diamond metal matrix composite compound structure and method of making same
US20100208431A1 (en) * 2008-10-09 2010-08-19 Dugas Matthew P Patterned Composite Structures and Methods of Making the Same
AT11107U1 (de) * 2008-11-20 2010-04-15 Plansee Se Wärmesenke sowie verfahren zu deren herstellung
US20100139885A1 (en) * 2008-12-09 2010-06-10 Renewable Thermodynamics, Llc Sintered diamond heat exchanger apparatus
US20100319895A1 (en) * 2009-06-19 2010-12-23 Wei-En Chen Heat spreader structure and method of manufacturing the same
MX2012000264A (es) * 2009-06-24 2012-06-01 Third Millennium Metals Llc Composicion cobre-carbon.
US8637379B2 (en) * 2009-10-08 2014-01-28 Infineon Technologies Ag Device including a semiconductor chip and a carrier and fabrication method
WO2011049479A1 (en) * 2009-10-21 2011-04-28 Andrey Mikhailovich Abyzov Composite material having high thermal conductivity and process of fabricating same
CN101706226B (zh) * 2009-11-23 2012-01-25 陈盈同 一种散热结构及其制造方法
JP5450313B2 (ja) * 2010-08-06 2014-03-26 株式会社東芝 高周波半導体用パッケージおよびその作製方法
MX2013010080A (es) 2011-03-04 2014-04-16 Third Millennium Metals Llc Composiciones de aluminio-carbono.
JP5896400B2 (ja) * 2011-11-25 2016-03-30 トーメイダイヤ株式会社 ダイヤモンド含有ヒートシンク材及びその製法
US9035448B2 (en) 2012-06-29 2015-05-19 Materion Corporation Semiconductor packages having metal composite base plates
CN104733399A (zh) * 2013-12-24 2015-06-24 北京有色金属研究总院 一种层状高导热绝缘基板及其制备方法
CN104046833A (zh) * 2014-06-18 2014-09-17 南昌航空大学 一种高导热性能的金刚石/铜复合材料及其制备方法
JP5807935B1 (ja) 2014-10-09 2015-11-10 株式会社半導体熱研究所 放熱基板と、それを使用した半導体用モジュール
CN104651658B (zh) * 2015-03-17 2017-01-11 北京科技大学 一种新型高导热铜基复合材料制备方法
US10246335B2 (en) * 2016-05-27 2019-04-02 Baker Hughes, A Ge Company, Llc Methods of modifying surfaces of diamond particles, and related diamond particles and earth-boring tools
US11025031B2 (en) 2016-11-29 2021-06-01 Leonardo Electronics Us Inc. Dual junction fiber-coupled laser diode and related methods
CN106584263B (zh) * 2016-12-22 2019-08-09 清华大学 基于纳米金刚石颗粒的大规模芯片减薄方法
CN107326364B (zh) * 2017-06-02 2023-08-11 泉州众志金刚石工具有限公司 一种Cu-Sn-Ti的金刚石钎焊涂层及其制备方法
US10847336B2 (en) 2017-08-17 2020-11-24 Bruker AXS, GmbH Analytical X-ray tube with high thermal performance
EP3451376A1 (en) * 2017-09-04 2019-03-06 The Provost, Fellows, Foundation Scholars, and The Other Members of Board, of The College of The Holy and Undivided Trinity of Queen Elizabeth Thermal structures for dissipating heat and methods for manufacture thereof
US11406004B2 (en) 2018-08-13 2022-08-02 Leonardo Electronics Us Inc. Use of metal-core printed circuit board (PCB) for generation of ultra-narrow, high-current pulse driver
US11056854B2 (en) 2018-08-14 2021-07-06 Leonardo Electronics Us Inc. Laser assembly and related methods
US11296481B2 (en) 2019-01-09 2022-04-05 Leonardo Electronics Us Inc. Divergence reshaping array
US11752571B1 (en) 2019-06-07 2023-09-12 Leonardo Electronics Us Inc. Coherent beam coupler
CN110482482B (zh) * 2019-07-24 2022-04-19 北京科技大学 一种绝缘图形化高导热金刚石散热器件的制备方法
WO2021056133A1 (zh) * 2019-09-23 2021-04-01 广东工业大学 一种新型陶瓷基金刚石复合片及其制备方法
CN113206200B (zh) * 2020-04-17 2023-04-07 广东聚华印刷显示技术有限公司 薄膜封装结构、薄膜封装方法及光电器件
CN113758327B (zh) * 2021-08-13 2022-06-17 中南大学 一种含铜/金刚石烧结吸液芯的复合vc散热器及其制备方法
CN114192750B (zh) * 2021-12-15 2023-09-22 西华大学 一种金刚石/铜复合热导材料及其制备方法
US20230352360A1 (en) * 2022-04-29 2023-11-02 Macom Technology Solutions Holdings, Inc. Diamond-metal composite high power device packages

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2034550A (en) 1934-10-25 1936-03-17 Gen Electric Arcing tip and method for making the same
US2401221A (en) 1943-06-24 1946-05-28 Gen Motors Corp Method of impregnating porous metal parts
US3303026A (en) 1966-03-11 1967-02-07 Mallory & Co Inc P R Vacuum infiltrating of tungsten powder bodies with copper-titanium alloys
US4333986A (en) 1979-06-11 1982-06-08 Sumitomo Electric Industries, Ltd. Diamond sintered compact wherein crystal particles are uniformly orientated in a particular direction and a method for producing the same
JPS5921032A (ja) 1982-07-26 1984-02-02 Sumitomo Electric Ind Ltd 半導体装置用基板
EP0328583B1 (en) * 1987-06-11 1995-08-30 Baker Hughes Incorporated Improved coated pcd elements and products and methods
US5011514A (en) * 1988-07-29 1991-04-30 Norton Company Cemented and cemented/sintered superabrasive polycrystalline bodies and methods of manufacture thereof
US5008737A (en) 1988-10-11 1991-04-16 Amoco Corporation Diamond composite heat sink for use with semiconductor devices
US5130771A (en) 1988-10-11 1992-07-14 Amoco Corporation Diamond composite heat sink for use with semiconductor devices
US5024680A (en) 1988-11-07 1991-06-18 Norton Company Multiple metal coated superabrasive grit and methods for their manufacture
JP2746279B2 (ja) 1990-06-18 1998-05-06 日本タングステン 株式会社 半導体装置用基板材料及びその製造方法
US5045972A (en) 1990-08-27 1991-09-03 The Standard Oil Company High thermal conductivity metal matrix composite
US5120495A (en) 1990-08-27 1992-06-09 The Standard Oil Company High thermal conductivity metal matrix composite
US5481136A (en) 1992-10-28 1996-01-02 Sumitomo Electric Industries, Ltd. Semiconductor element-mounting composite heat-sink base
JP3086558B2 (ja) * 1993-02-19 2000-09-11 中部電力株式会社 タービン高圧給水加熱器のトーラスリング自動切断装置
JPH06284556A (ja) * 1993-03-30 1994-10-07 Meidensha Corp 三相４線式回路の地絡電流検出方式
US6238454B1 (en) 1993-04-14 2001-05-29 Frank J. Polese Isotropic carbon/copper composites
US5886407A (en) 1993-04-14 1999-03-23 Frank J. Polese Heat-dissipating package for microcircuit devices
US5455738A (en) 1993-07-28 1995-10-03 E-Systems, Inc. High thermal conductivity, matched CTE. low density mounting plate for a semiconductor circuit
US6264882B1 (en) 1994-05-20 2001-07-24 The Regents Of The University Of California Process for fabricating composite material having high thermal conductivity
US5686676A (en) 1996-05-07 1997-11-11 Brush Wellman Inc. Process for making improved copper/tungsten composites
GB9626221D0 (en) * 1996-12-18 1997-02-05 Smiths Industries Plc Diamond surfaces
JP3617232B2 (ja) 1997-02-06 2005-02-02 住友電気工業株式会社 半導体用ヒートシンクおよびその製造方法ならびにそれを用いた半導体パッケージ
KR100217032B1 (ko) 1997-06-14 1999-09-01 박호군 구리 용침용 텅스텐 골격 구조 제조 방법 및 이를 이용한 텅스텐-구리 복합재료 제조 방법
JP3893681B2 (ja) 1997-08-19 2007-03-14 住友電気工業株式会社 半導体用ヒートシンクおよびその製造方法
US6211463B1 (en) * 1998-01-26 2001-04-03 Saint-Gobain Industrial Ceramics, Inc. Electronic circuit package with diamond film heat conductor
US6106957A (en) 1998-03-19 2000-08-22 Smith International, Inc. Metal-matrix diamond or cubic boron nitride composites
JPH11289037A (ja) * 1998-04-01 1999-10-19 Sumitomo Metal Electronics Devices Inc 放熱用金属板およびそれを用いた電子部品用パッケージ
US6114048A (en) 1998-09-04 2000-09-05 Brush Wellman, Inc. Functionally graded metal substrates and process for making same

Also Published As

Publication number Publication date
EP2587536B8 (en) 2017-03-29
CN1768420A (zh) 2006-05-03
AU2003291654A1 (en) 2004-06-03
IL168429A (en) 2011-12-29
CN102214620B (zh) 2013-09-11
CA2505593A1 (en) 2004-05-27
EP2587536B1 (en) 2016-12-07
CA2800957C (en) 2015-03-17
WO2004044950A3 (en) 2005-08-18
EP1576653A2 (en) 2005-09-21
EP1576653B1 (en) 2013-06-12
CN102214620A (zh) 2011-10-12
WO2004044950A2 (en) 2004-05-27
JP2006505951A (ja) 2006-02-16
US6727117B1 (en) 2004-04-27
HK1080994A1 (en) 2006-05-04
CA2505593C (en) 2013-03-19
AU2003291654A8 (en) 2004-06-03
KR100745872B1 (ko) 2007-08-02
CA2800957A1 (en) 2004-05-27
EP1576653A4 (en) 2008-11-12
EP2587536A1 (en) 2013-05-01

Similar Documents

Publication Publication Date Title
KR100745872B1 (ko) 구리/다이아몬드 복합체 물질을 갖는 반도체 기판 및 그의제조방법
US5972737A (en) Heat-dissipating package for microcircuit devices and process for manufacture
US5886407A (en) Heat-dissipating package for microcircuit devices
US6238454B1 (en) Isotropic carbon/copper composites
TW200421577A (en) Package for housing semiconductor chip, fabrication method thereof and semiconductor device
JP2002524862A (ja) 機能的に分類された金属基板およびそれを作製するためのプロセス
KR20010079642A (ko) 복합 재료 및 그를 이용한 반도체 장치
EP1732128A1 (en) Substrate for semiconductor device and semiconductor device
JP2007500450A (ja) 複合材料及び電気回路又は電気モジュール
EP0482812B1 (en) Method for manufacturing semiconductor-mounting heat-radiative substrates and semiconductor package using the same
JPH02275657A (ja) 複合材料、回路システム内にその材料を使用する熱分散部材、回路システム、及びそれらの製法
US7563646B2 (en) Molded ceramic surface mount package
JPH08186204A (ja) ヒートシンク及びその製造方法
JPH02500907A (ja) セラミック・ガラス・金属複合体
JP2704932B2 (ja) 放熱基板およびその製造方法ならびに半導体装置
JPH04348062A (ja) 半導体搭載用放熱基板の製造法と該基板を用いた半導体用パッケージ
JPH05211248A (ja) 半導体搭載用複合放熱基板及びその製造方法
JPH0878578A (ja) 放熱基板用材料及びその製造方法
JP3559457B2 (ja) ロウ材
JPH02226749A (ja) 高出力回路部品用ヒートシンク
JPH1088272A (ja) 放熱板，その製造方法，および半導体装置
JP2006041170A (ja) ヒートシンク用焼結体およびその製造方法ならびに半導体キャリヤ
JPS63164449A (ja) 半導体素子用支持板の製造方法
JPS6342414B2 (ko)
JPH0376579B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130418

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140508

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150610

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160613

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170706

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180705

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190704

Year of fee payment: 13