KR20050074900A - 스위칭 전원 회로 - Google Patents

Abstract

리플을 최소로 하고 고전력 변환 효율을 달성하는 역률 개선을 위한 구성을 포함하는 스위칭 전원 회로가 개시된다. 하프 브리지 결합 방식에 의한 전류 공진형 컨버터와 조합된 부분 공진 전압 회로를 포함하는 복합 공진형 컨버터의 역률 개선에 있어서, 역률 개선 회로는 1차측 직렬 공진 회로에 의해 얻어지는 1차측 직렬 공진 전류가 생성되어 전력으로서 평활 커패시터에 귀환하도록 구성된다. 복합 공진형 컨버터의 절연 컨버터 트랜스포머는 2차측 dc 출력 전압의 변동에 관계없이 2차측 정류 회로가 연속 모드를 나타내게 설정되도록 형성된다.

Description

스위칭 전원 회로{SWITCHING POWER SUPPLY CIRCUIT}

기술분야

본 발명은 역률 개선 회로를 구비하는 스위칭 전원 회로에 관한 것이다.

종래기술

1차측에 공진형 컨버터를 구비한 각종 전원 회로가 본 출원인에 의해 제안되었다. 또한, 공진형 컨버터에 대해 역률 개선을 도모하기 위한 역률 개선 회로를 구비하는 전원 회로도 제안되고 있다.

도 25, 도 26은 본 출원인에 의해 출원되고 일본국 특허공개공보 제2003-189614호에 개시된 발명에 의거하여 구성되는 스위칭 전원 회로를 도시한다.

먼저, 도 25에 있어서, 도시된 전원 회로는 전류 공진형의 자려식(self-excited) 스위칭 컨버터와 조합된 역률 개선 회로(20)를 포함한다. 상기 전원 회로에 있어서의 스위칭 컨버터는 하프 브리지 결합 방식에 의한 전류 공진형 컨버터와 반도체 스위치(스위칭 소자)의 턴 오프시에만 전압이 공진하는 부분 전압 공진 회로를 조합하여 형성된다.

또한, 상기 전원 회로에서는 상용 ac 전원(AC)으로부터 ac 입력 전압(VAC)을 전파 정류하는 브리지 정류 회로(Di)가 구비되어 있다. 브리지 정류 회로(Di)에 의해 정류된 정류 출력은 역률 개선 회로(20)를 통하여 평활 커패시터(Ci)에 충전된다. 따라서, 평활 커패시터(Ci)의 양단에는 ac 입력 전압(VAC)의 레벨과 동일한 레벨에 대응하는 정류 평활 전압(Ei)을 얻을 수 있다.

역률 개선 회로(20)에 관해서는 후술한다.

상기 전원 회로의 자려식 전류 공진형 컨버터는 평활 커패시터(Ci)의 양단 전압인 정류 평활 전압(Ei)을 그 동작 전원으로 이용한다.

상기 전류 공진형 컨버터에서는 도 25에서 도시된 바와 같이 각각 바이폴러 트랜지스터 형태인 스위칭 소자(Q1, Q2)가 하프 브리지 접속 방식으로 결합되고, 평활 커패시터(Ci)의 정극측과 1차측 접지 사이에 삽입된다.

상기 스위칭 소자(Q1, Q2)의 컬렉터와 베이스 사이에는 각각 기동 저항(RS1, RS2)이 삽입되어 있다. 스위칭 소자(Q1, Q2)의 베이스에 대해 접속되는 저항(RB1, RB2)은 스위칭 소자(Q1, Q2)의 베이스 전류(드라이브 전류)를 설정하도록 제공된다.

스위칭 소자(Q1, Q2)의 각각의 베이스와 이미터 사이에는 각각 클램프 다이오드(DD1, DD2)가 삽입된다. 클램프 다이오드(DD1, DD2)는 각각 스위칭 소자(Q1, Q2)가 오프로 되는 기간에, 베이스와 이미터를 통하여 흐르는 클램프 전류의 전류 경로를 형성한다.

공진용 커패시터(CB1, CB2)는 다음에 설명하는 드라이브 트랜스포머(PRT)의 구동 코일(NB1, NB2)과 함께, 자려 발진용의 직렬 공진 회로(자려 발진 구동 회로)를 형성하고 있고, 스위칭 소자(Q1, Q2)의 스위칭 주파수를 결정한다.

상기 경우의 드라이브 트랜스포머(PRT)(Power Regulating Transformer)는 스위칭 소자(Q1, Q2)를 구동함과 함께, 스위칭 주파수를 가변 제어함에 의해 정전압 제어를 행하기 위해 마련된다. 상기 도면의 경우의 드라이브 트랜스포머(PRT)는 구동 코일(NB1, NB2)이 권회되고, 또한 이들의 각 코일에 대해 제어 코일(NC)이 직교하는 방향으로 권회된 직교형의 가포화(saturable) 리액터로 되어 있다.

상기 드라이브 트랜스포머(PRT)의 구동 코일(NB1)의 일단은 저항(RB1)과 공진용 커패시터(CB1)의 직렬 접속을 통하여 스위칭 소자(Q1)의 베이스에 접속된다. 구동 코일(NB1)의 타단측은 공진 전류 검출 코일(ND)의 단부와의 접속점이 되는 탭 점으로 되어 있고, 스위칭 소자(Q1)의 이미터에 접속된다.

구동 코일(NB2)의 일단은 접지에 접지됨과 함께, 타단은 저항(RB2)와 공진용 커패시터 CB2의 직렬 접속을 통하여 스위칭 소자(Q2)의 베이스와 접속되어 있다.

구동 코일(NB1)과 구동 코일(NB2)은 서로 역극성의 전압이 발생하도록 권장되어 있다.

절연 컨버터 트랜스포머(PIT)(Power Isolation Transformer)는 스위칭 소자(Q1, Q2)의 스위칭 출력을 2차측에 전송한다.

상기 절연 컨버터 트랜스포머(PIT)의 1차 코일(N1)의 일단은 공진 전류 검출 코일(ND)을 통하여 스위칭 소자(Q1)의 이미터와 스위칭 소자(Q2)의 컬렉터의 접점(스위칭 출력점)에 접속됨으로써, 스위칭 출력을 얻을 수 있도록 된다.

1차 코일(N1)의 타단은 직렬 공진 커패시터(C1)를 통하도록 하여, 역률 개선 회로(20) 내의 고속 리커버리형 다이오드(D1)의 캐소드에 대해 접속되어 있다.

이 경우, 직렬 공진 커패시터(C1) 및 1차 코일(N1)은 직렬로 접속되어 있는데, 상기 직렬 공진 커패시터(C1)의 커패시턴스, 및 1차 코일(N1)(직렬 공진 코일)을 포함하는 절연 컨버터 트랜스포머(PIT)의 누설 인덕턴스(누설 인덕턴스) 성분(L1)에 의해, 스위칭 컨버터의 동작을 전류 공진형으로 하기 위한 1차측 전류 공진 회로를 형성하고 있다.

스위칭 소자(Q2)의 컬렉터-이미터 사이에 대해 병렬로 병렬 공진 커패시터(Cp)가 접속되어 있다.

이 병렬 공진 커패시터(Cp)가 접속됨에 의해, 병렬 공진 커패시터(Cp)의 커패시턴스와 1차 코일(N1)의 누설 인덕턴스 성분(L1)에 의해 스위칭 소자(Q1, Q2)의 턴 오프시에만 전압 공진 동작을 얻을 수 있게 된다. 즉, 부분 전압 공진 회로가 형성된다.

상기 도 25에 있어서의 절연 컨버터 트랜스포머(PIT)의 2차측에서는 2차 코일(N2)에 대해 센터 탭을 마련한 다음, 정류 다이오드(DO1, DO2, DO3, DO4) 및 평활 커패시터(CO1, CO2)를 도 25와 같이 접속함으로써, 정류 다이오드(DO1, DO2), 평활 커패시터(CO1)의 세트와, 정류 다이오드(DO3, DO4), 평활 커패시터(CO2)의 세트에 의한, 2세트 의 전파 정류 회로가 마련된다. 정류 다이오드(DO1, DO2), 평활 커패시터(CO1)로 이루어지는 전파 정류 회로는 dc 출력 전압(EO1)을 생성하고, 정류 다이오드(DO3, DO4), 평활 커패시터(CO2)로 이루어지는 전파 정류 회로는 dc 출력 전압(EO2)을 생성한다.

도 25에 도시된 구성에 있어서, dc 출력 전압(EO1) 및 dc 출력 전압(EO2)은 제어 회로(1)에 대해서도 분기되어 입력된다. 제어 회로(1)에서는 dc 출력 전압(EO1)을 검출 전압으로서 이용하고, dc 출력 전압(EO2)을 동작 전원으로서 이용한다.

또한, 정류 다이오드(DO1, DO2), 및 정류 다이오드(DO3, DO4)에는 스위칭 주기에 응한 고속의 스위칭 동작(정류 동작)을 행하는데 대응답하여, 예를 들면 숏키 다이오드가 선정된다.

제어 회로(1)는 예를 들면 2차측의 dc 출력 전압(EO1)의 레벨에 응답하여 그 레벨이 가변되는 직류 전류를 제어 전류로서 드라이브 트랜스포머(PRT)의 제어 코일(NC)에 공급함에 의해 정전압 제어를 행한다.

상기 구성에 의한 전원 회로의 스위칭 동작으로서는 우선 상용 ac 전원이 투입되면, 예를 들면 기동 저항(RS1, RS2)을 통하여 스위칭 소자(Q1, Q2)의 베이스에 기동 전류가 공급되게 되는데, 예를 들면 스위칭 소자(Q1)가 먼저 온으로 되었다고 하면, 스위칭 소자(Q2)는 오프로 되도록 제어된다. 그리고 스위칭 소자(Q1)의 출력으로서, 공진 전류 검출 코일(ND)→1차 코일(N1)→직렬 공진 커패시터(C1)로 공진 전류가 흐르는데, 상기 공진 전류가 0으로 되는 부근에서 스위칭 소자(Q2)가 온, 스위칭 소자(Q1)가 오프로 되도록 제어된다. 그리고, 스위칭 소자(Q2)를 통하여 앞서와는 역방향의 공진 전류가 흐른다. 이후, 스위칭 소자(Q1, Q2)가 교대로 온으로 되는 자려식의 스위칭 동작이 시작된다.

이와 같이 평활 커패시터(Ci)의 단자 전압을 동작 전원으로 하여 스위칭 소자(Q1, Q2)가 교대로 개폐를 반복함에 의해, 절연 컨버터 트랜스포머(PIT)의 1차 코일(N1)에 공진 전류 파형에 가까운 드라이브 전류를 공급하고, 2차 코일(N2)에 교번 출력을 얻는다.

상기한 바와 같이 제어 회로(1)는 예를 들면 2차측의 dc 출력 전압(EO1)의 레벨에 응답하여 그 레벨이 가변되는 직류 전류를 제어 전류로서 드라이브 트랜스포머(PRT)의 제어 코일(NC)에 공급함에 의해 정전압 제어를 행한다.

즉, 직류 전압 출력(EO1)의 레벨에 응한 제어 전류를 제어 코일(NC)에 흘림으로써 구동 코일(NB1, NB2)의 인덕턴스를 변화시키고, 이로써 자려 발진 회로를 형성하는 인덕턴스 값을 가변하도록 된다. 이와 같이 하여 인덕턴스 값이 가변되면, 자려 발진 회로의 발진 주파수가 변화하게 되어, 결과적으로, 스위칭 주파수가 가변 제어된다. 이와 같이 dc 출력 전압(EO1)의 레벨에 응답하여 스위칭 소자(Q1, Q2)의 스위칭 주파수가 가변 제어됨으로써, 1차측 직렬 공진 회로의 1차 코일(N1)에 공급되는 드라이브 전류가 제어되고, 2차측에 전송되는 에너지가 제어됨에 의해, 2차측 dc 출력 전압의 정전압 제어가 도모되게 된다.

이후는 상기한 바와 같은 방법에 의한 정전압 제어 방식을 "스위칭 주파수 제어 방식"이라고 말하기로 한다.

이하, 역률 개선 회로(20)의 구성에 관해 설명한다.

상기 역률 개선 회로(20)는 자기 결합형에 의한 전력 회생 방식으로서의 구성을 채택한다.

역률 개선 회로(20)에서는 브리지 정류 회로(Di)의 정극 출력 단자와 평활 커패시터(Ci)의 정극 단자 사이에 대해, 필터 초크 코일(LN), 고속 리커버리형 다이오드(D1), 및 고주파 인덕터(L10)가 직렬 접속되어 삽입된다.

필터 커패시터(CN)는 고속 리커버리형 다이오드(D1)의 애노드측과 평활 커패시터(Ci)의 정극 단자 사이에 대해 삽입됨으로써, 필터 초크 코일(LN)과 함께 노멀 모드의 로우패스 필터를 형성하고 있다.

병렬 공진 커패시터(C20)가 고주파 인덕터(L10)에 대해 병렬로 마련됨으로써, 병렬 공진 커패시터(C20)와 고주파 인덕터(L10)로 병렬 공진 회로를 구성한다. 이로써, 부하가 가벼워진 때의 정류 평활 전압(Ei)의 상승을 억제하는 작용을 갖는다.

역률 개선 회로(20)에 대해서는 고속 리커버리형 다이오드(D1)의 캐소드와 초크 코일(LS)의 접속점에 대해, 상술한 1차측의 전류 공진 회로(N1, C1)가 접속되고, 상기 전류 공진 회로에 얻어지는 스위칭 출력에 의한 전류/전압이 귀환되도록 하고 있다.

상기와 같은 역률 개선 회로(20)에서는 스위칭 소자(Q1, Q2)의 스위칭 출력에 응답하여, 1차측 직렬 공진 회로(C1-N1 (L1))에 흐르는 1차측 직렬 공진 전류를 전력으로서 회생하여, 인덕턴스(L10)와 커패시터(C20)의 병렬 접속을 통하도록 하여 평활 커패시터(Ci)에 귀환함에 의해, ac 입력 전압(VAC)의 정부의 절대치가 1/2 이상인 때에 고속 리커버리형 다이오드(D1)를 스위칭 시키도록 동작하게 된다.

이로써, 정류 출력 전압 레벨이 평활 커패시터(Ci)의 양단 전압보다도 낮아지는 기간에도 평활 커패시터(Ci)에의 충전 전류가 흐르도록 된다.

이 결과, 교류 입력 전류의 평균적인 파형이 ac 입력 전압의 파형에 가까워지게 되어 교류 입력 전류의 도통각(continuity angle)이 확대되는 결과, 역률 개선이 도모되게 된다.

도 26은 본 출원인에 의해 출원된 발명에 의거하여 구성되는 스위칭 전원 회로의 다른 구성예를 도시한다.

상기 도 26에 도시한 전원 회로에서도, 2개의 스위칭 소자가 하프 브리지 결합된 전류 공진형 컨버터가 구비되는데, 그 구동 방식에 관해서는 타려식(separate excitaton type))으로 되어 있다. 또한, 상기 경우에도 역률 개선을 도모하기 위한 역률 개선 회로(21)가 구비된 구성으로 되어 있다.

도 26에서, 도 25와 동일 부분에 관해서는 동일 부호를 붙이고 설명을 생략한다.

상기 도 26에 도시한 1차측의 전류 공진형 컨버터에 있어서, 하프 브리지 결합 방식에 의해 접속되는 2석의 스위칭 소자(Q1, Q2)에는 예를 들면 MOS-FET가 선정되어 있다.

여기서는 스위칭 소자(Q1)의 드레인을 정류 평활 전압(Ei)의 라인과 접속하고, 스위칭 소자(Q1)의 소스와 스위칭 소자(Q2)의 드레인을 접속하고, 스위칭 소자(Q2)의 소스를 1차측 접지에 접속함으로써, 타려식에 대응한 하프 브리지 결합으로 하고 있다.

이들 스위칭 소자(Q1, Q2)는 발진 및 드라이브 회로(2)에 의해 교대로 온/오프 동작이 반복되도록 스위칭 구동되어, 정류 평활 전압(Ei)을 단속하여 스위칭 출력으로 한다.

또한, 상기 경우에는 각 스위칭 소자(Q1, Q2)의 드레인과 소스 사이에 대해, 도 26에 도시한 방향에 의해 접속되는 클램프 다이오드(DD1, DD2)가 마련된다.

또한, 상기 경우에는 스위칭 소자(Q1, Q2)의 소스와 드레인의 접속점(스위칭 출력점)에 대해, 절연 컨버터 트랜스포머(PIT)의 1차 코일(N1)의 일단을 접속함으로써, 1차 코일(N1)에 대해 스위칭 출력을 공급하도록 된다. 1차 코일(N1)의 타단은 직렬 공진 커패시터(C1)를 통하여, 역률 개선 회로(21)의 고속 리커버리형 다이오드(D1)의 아노드에 대해 접속된다.

이 경우에도, 직렬 공진 커패시터(C1)의 커패시턴스 및 1차 코일(N1)을 포함하는 절연 컨버터 트랜스포머(PIT)의 누설 인덕턴스 성분(L1)에 의해, 스위칭 전원 회로를 전류 공진형으로 하는 전류 공진 회로를 형성하고 있다.

또한, 스위칭 소자(Q2)의 드레인과 소스 사이에 대해 병렬 접속된 부분 공진 커패시터(Cp)와, 1차 코일(N1)의 누설 인덕턴스 성분(L1)에 의해 부분 전압 공진 회로가 형성된다.

이 경우의 제어 회로(1)는 예를 들면 dc 출력 전압(EO1)의 변동에 대응한 레벨의 제어 신호를 발진 및 드라이브 회로(2)에 출력한다. 발진 및 드라이브 회로(2)에서는 제어 회로(1)로부터 공급된 제어 신호에 의거하여, 발진 및 드라이브 회로(2)로부터 스위칭 소자(Q1, Q2)의 각 게이트에 공급하는 스위칭 구동 신호의 주파수를 변화시켜서, 스위칭 주파수를 가변하도록 하고 있다. 이로써, 도 25의 경우와 마찬가지로 정전압 제어가 행하여진다.

기동 회로(3)는 전원 투입 직후에 정류 평활 라인에 얻어지는 전압 또는 전류를 검출하여, 발진 및 드라이브 회로(2)를 기동시키기 위해 마련되는 것으로, 절연 컨버터 트랜스포머(PIT)에 추가적으로 권장한 코일(N4)을 정류 다이오드(D30) 및 평활 커패시터(C30)에 의해 정류하여 얻어지는 저레벨의 직류 전압을 동작 전원으로 하고 있다.

도 26에 도시한 역률 개선 회로(21)에서는 정전 결합형에 의한 전력 회생 방식으로서의 역률 개선 회로의 구성을 채택한다.

역률 개선 회로(21)에서는 브리지 정류 회로(Di)의 정극 출력 단자와 평활 커패시터(Ci)의 정극 단자 사이에 대해, 고주파 인덕터(L10)-고속 리커버리형 다이오드(D1)가 직렬 접속되어 삽입된다. 여기서, 필터 커패시터(CN)는 고주파 인덕터(L10)-고속 리커버리형 다이오드(D1)의 직렬 접속 회로에 대해 병렬로 마련된다. 그리고, 이와 같은 접속 형태에 의해서도, 필터 커패시터(CN)는 필터 고주파 인덕터(L10)와 함께 노멀 모드의 로우패스 필터를 형성하고 있다.

또한, 공진 커패시터(C20)는 고속 리커버리형 다이오드(D1)에 대해 병렬로 마련된다.

또한, 상기 역률 개선 회로(21)에 대해서는 고주파 인덕터(L10)와 고속 리커버리형 다이오드(D1)의 애노드와의 접속점에 대해 전류 공진 회로(N1, C1)가 접속된다.

이와 같이 하여 형성되는 역률 개선 회로(21)에서도, 1차측 직렬 공진 전류를 전력으로서 회생하여, 커패시터(C20)를 통하도록 하여 평활 커패시터(Ci)에 귀환함에 의해, 고속 리커버리형 다이오드(D1)를 ac 입력 전압(VAC)의 정부의 절대치가 1/2 이상인 때에 스위칭 동작시키게 된다.

이로써, 정류 출력 전압 레벨이 평활 커패시터(Ci)의 양단 전압보다도 낮아지는 기간에도 평활 커패시터(Ci)에의 충전 전류가 흐르게 되고, 교류 입력 전류의 평균적인 파형이 ac 입력 전압의 파형에 가까워지게 되어 교류 입력 전류의 도통각이 확대되는 결과, 역률 개선이 도모되게 된다.

상기 도 25 및 도 26에 도시한 전원 회로의 구성을 기초로 하여, AC 100V계의 상용 ac 전원 입력의 조건으로 비교적 중부하(heavy load)에 대응답하여야 할 것으로 한 경우에는 도 27 및 도 28에 도시한 구성을 채택하도록 한 것이 알려져 있다.

도 27은 도 25의 구성을 기초로 한 다음, 상용 ac 전원(AC)(ac 입력 전압(VAC))으로부터 정류 평활 전압(Ei)(dc 입력 전압)을 생성하는 정류 회로계에 관해 배전압 정류 회로로 한 구성이고, 도 28은 도 26의 구성을 기초로 한 다음, 상용 ac 전원(AC)(ac 입력 전압(VAC))으로부터 정류 평활 전압(Ei)(dc 입력 전압)을 생성하는 정류 회로계에 관해, 전파 정류 회로로부터 배전압 정류 평활 회로로 한 구성이다.

우선, 도 27에 도시한 전원 회로로부터 설명한다. 또한, 상기 도면에 있어서, 도 25 및 도 26과 동일 부분에 관해서는 동일 부호를 붙이고 설명을 생략한다.

상기 도 27에 도시한 전원 회로에서는 상용 ac 전원(AC)에 대해, 필터 커패시터(CL), 및 커먼 모드 초크 코일(CMC)에 의한 커먼 모드 노이즈 필터가 형성되어 있다.

상용 ac 전원(AC)으로부터 정류 평활 전압(Ei)을 생성하는 배전압 정류 평활 회로로서는 2개의 정류 다이오드(D1, D2)와, 평활 커패시터(Ci1)-평활 커패시터(Ci2)의 직렬 접속 회로를 구비하여 이루어진다. 상기 경우, 평활 커패시터(Ci1, Ci2)는 같은 커패시턴스를 갖는다.

상기 정류 평활 회로에 있어서, 상기 정류 다이오드(D1, D2)는 각각 ac 입력 전압(VAC)의 각 반주기에 형성되는 정류 전류 경로에 대해 삽입되도록 하여 마련되어 있고, 예를 들면 ac 입력 전압(VAC)이 정극성이 되는 반주기에서는 정류 다이오드(D1)에 의한 정류 출력이 평활 커패시터(Ci1)에 대해 충전된다. 또한, ac 입력 전압(VAC)이 부극성이 되는 반주기에서는 정류 다이오드(D2)의 정류 출력이 평활 커패시터(Ci2)에 대해 충전된다.

이로써 ac 입력 전압(VAC)의 1주기에 있어서, 평활 커패시터(Ci1-Ci2)의 양단에는 상기한 바와 같이 상용 ac 전원의 레벨의 2배에 대응하는 레벨의 dc 입력 전압(Ei)을 얻을 수 있게 된다. 또한, 상기 경우의 상기 정류 다이오드(D1, D2)로서는 고속 리커버리형 다이오드가 선정된다.

또한, 상기 도면에 도시한 역률 개선 회로(22)는 상기한 바와 같이 자기 결합형에 의한 전력 회생 방식을 채택하는 것이고, 예를 들면 도시한 바와 같이 하여, 앞서 설명한 정류 다이오드(D1)와 정류 다이오드(D2)와의 접속점에 대해, 고주파 인덕터(L10)를 접속하고 있다. 상기 경우, 고주파 인덕터(L10)는 상기 정류 다이오드(D1, D2)와의 접속점과, 상용 ac 전원(AC)의 정극 라인에 있어서의 커먼 모드 초크 코일(CMC)과 필터 커패시터(CN)와의 접속점과의 사이에 직렬로 삽입된다.

필터 커패시터(CN)는 상기 정류 다이오드(D1)와 고주파 인덕터(L10)에 의한 직렬 접속 회로, 및 상기 정류 다이오드(D2)와 고주파 인덕터(L10)에 의한 직렬 접속 회로의 쌍방에 대해, 병렬의 관계로 되도록 하여 상용 ac 전원(AC)의 라인에 대해 삽입된다. 이로써 필터 커패시터(CN)는 정류 전류 경로에 발생하는 노멀 모드 노이즈를 억제하도록 된다.

상기 정류 다이오드(D1)의 애노드와, 상기 정류 다이오드(D2)의 캐소드와, 상기 고주파 인덕터(L10)의 일단과의 접속점에 대해, 상술한 1차측의 직렬 공진 회로(C1-N1 (L1))를 접속하고 있다. 이로써, 상기 직렬 공진 회로에 얻어지는 스위칭 출력에 의한 전류/전압이 귀환되도록 하고 있다.

이와 같이 하여 형성되는 역률 개선 회로(22)에 있어서는 스위칭 소자(Q1, Q2)의 스위칭 출력에 응답하여, 1차측 직렬 공진 회로(C1-N1 (L1))에 흐르는 1차측 직렬 공진 전류를 전력으로서 회생하여, 고주파 인덕터(L10)의 인덕턴스를 통하도록 하여 평활 커패시터(Ci)에 귀환한다. 이로써, 예를 들면 ac 입력 전압(VAC)의 정부의 절대치가 1/2 이상인 때에 고속 리커버리형에 의한 정류 다이오드(D1, D2)를 스위칭 시키도록 동작하게 된다.

이로써, 정류 출력 전압 레벨이 평활 커패시터(Ci)의 양단 전압보다도 낮아지는 기간에도 평활 커패시터(Ci)에의 충전 전류가 흐르도록 된다.

이 결과, 교류 입력 전류의 평균적인 파형이 ac 입력 전압의 파형에 가까워지게 되어 교류 입력 전류의 도통각이 확대되는 결과, 역률 개선이 도모되게 된다.

이하, 도 28에 도시한 전원 회로에 관해 설명한다. 또한, 상기 도 28에 있어서, 도 25 내지 도 27과 동일 부분에는 동일 부호를 붙이고 설명을 생략한다.

도 28에 도시한 역률 개선 회로(23)는 도 26의 전원 회로와 마찬가지로 정전 결합형에 의한 전력 회생 방식으로서의 역률 개선 회로(23)의 구성을 채택한다. 그리고, 그 구성으로서는 상기 도 27에 도시한 역률 개선 회로(22)의 구성에 더하여 정류 다이오드(D1, D2)의 각각에 대해 병렬로, 도면과 같이 역률 개선용 직렬 공진 커패시터(C20A, C20B)를 접속하도록 된다. 게다가 상기 경우라 하여도 정류 다이오드(D1)와, 정류 다이오드(D2)와, 고주파 인덕터(L10)와의 접속점에 대해, 직렬 공진 회로(C1-N1 (L1))를 접속한다.

이와 같이 하여 형성되는 역률 개선 회로(23)에 있어서도, 1차측 직렬 공진 전류를 전력으로서 회생하여, 평활 커패시터(Ci)에 귀환함에 의해, 고속 리커버리형 다이오드인 정류 다이오드(D1) 및 정류 다이오드(D2)를 ac 입력 전압(VAC)의 정부의 절대치가 1/2 이상인 때에도 스위칭 동작시키게 된다.

이로써, 정류 출력 전압 레벨이 평활 커패시터(Ci)의 양단 전압보다도 낮아지는 기간에도 평활 커패시터(Ci)에의 충전 전류가 흐르게 되고, 교류 입력 전류의 평균적인 파형이 ac 입력 전압의 파형에 가까워지게 되고, 교류 입력 전류의 도통각이 확대된다. 그리고 상기 결과, 역률 개선이 도모되게 된다.

상기 도 25 내지 도 28에 도시한 전원 회로에 구비되는 절연 컨버터 트랜스포머(PIT)로서는 예를 들면 다음과 같은 구조를 채택한다. 우선, 코어로서는 페라이트재에 의한 E형 코어를 조합시킨 EE형 코어를 구비한다. 그리고, 1차측과 2차측으로 권장 부위를 분할한 다음, 1차 코일(N1)과, 2차 코일을 EE형 코어의 중앙 자각(central magnetic leg)에 대해 권장하고 있다.

게다가 절연 컨버터 트랜스포머(PIT)의 EE형 코어의 중앙 자각에 대해서는 1.0㎜ 정도의 갭을 형성하도록 하고 있고, 또한, 2차측 코일(N2)의 1T(턴)당의 유기 전압 레벨이 5V(5V/T)로 되도록 하여, 2차측 코일(N2) 및 1차측 코일(N1)의 턴 수를 설정하는 것으로 하고 있다.

이로써, 1차측 코일(N1)과 2차측 코일(N2)과의 사이에서, 0.80 내지 0.85 정도의 결합 계수를 얻도록 하고 있고, 소요치의 누설 인덕턴스(L1)를 얻을 수 있도록 하고 있다. 또한, 상기 조건하에서, 커플링 효과가 높고 2차측 전류의 도통각(continuity angle)이 넓지 않기 때문에, ac 입력 전압이 낮거나 또는 부하가 과중한 경우에 2차측 정파 정류 회로를 통과하는 정류 전류는 불연속 동작을 나타낸다.

또한, 상기 도 25 내지 도 28에 도시한 이외에 역률 개선을 도모하는 기술로서는 예를 들면 도 29 및 도 30에 도시한 바와 같이 상용 ac 전원 라인에 대해 파워 초크 코일(PCH)을 삽입하는 구성도 알려져 있다. 도 29는 정류 평활 전압(Ei)(dc 입력 전압)을 생성하는 정류 회로계가 전파 브리지 정류 회로인 경우에 대응하는 구성을 도시하고, 도 30은 정류 평활 전압(Ei)(dc 입력 전압)을 생성하는 정류 회로계가 배전압 정류 회로인 경우에 대응하는 구성을 도시하고 있다. 이와 같이 하여, 상용 ac 전원 라인에 대해 파워 초크 코일(PCH)을 삽입함으로써, 그 인덕턴스가 갖는 임피던스에 의해 교류 입력 전류의 도통을 억제하도록 하고, 이에 의한 교류 입력 전류의 도통각의 확대에 의해 역률 개선을 도모하도록 된다. 이와 같은 파워 초크 코일에 의한 역률 개선은 초크 인풋 방식이라고도 한다.

도 31, 도 32는 각각, 상기 도 29, 도 30에 도시한 바와 같이 하여, 상용 ac 전원 라인에 파워 초크 코일(PCH)을 삽입하여 구성한 전원 회로에 관한, 부하 전력(Po)의 변동에 대한 특성으로서, AC-DC 전력 변환 효율(ηAC-DC), 정류 평활 전압(Ei) 레벨, 및 역률(PF)의 각 특성을 나타내고 있다. 또한, 이들의 도면에서는 비교로서 파워 초크 코일(PCH)을 삽입하지 않는(역률 개선을 행하지 않는) 구성의 전원 회로의 특성도 나타내고 있다. 또한, 상기 경우에 있어서, 도 29, 도 30에 도시한 전원 회로의 후단은 예를 들면 도 25 내지 도 28의 전원 회로로부터, 각각 역률 개선 회로(20 내지 23)를 생략한 회로 구성을 채택하는 것으로 하면 좋다.

도 29, 도 30에 도시한 파워 초크 코일(PCH)의 실제로서는 각각 도 31, 도 32의 실선으로 나타내는 역률 특성과 같이 부하 전력(Po)으로서 최대 부하 전력시(이 경우는 Po=125W시)에 역률(PF)이 0.75 이상으로 되도록, 그 인덕턴스(Lc)의 값을 설정하도록 된다. 이로써, 예를 들면 현재 상태의 가전·범용 전자 기기의 고조파 왜곡 규제 클래스 D의 규제치를 만족할 수 있다. 또한, 실제의 인덕턴스(Lc)의 값으로서는 도 29의 경우에는 10mH를 선정하고, 도 30의 경우에는 7.2mH를 선정하였다.

그러나, 상기 도 25 내지 도 28에 도시한 바와 같이 하여, 역률 개선 회로를 구비한 구성의 전원 회로에서는 다음과 같은 문제가 있다.

특히, 이들의 도면에 도시한 전원 회로에서는 역률 개선 회로(20 내지 23)에 의한 전력 귀환(회생)의 방식으로서, 자기 결합형 또는 정전 결합형의 어느 하나의 형식을 채택하지만, 어느 형식에 있어서도, 1차측 직렬 공진 회로에 흐르는 1차측 직렬 공진 전류를 평활 커패시터(Ci)에 전력 회생하여 귀환시키도록 하고 있다. 이것은 귀환 경로의 형성을 위해, 상용 ac 전원의 정류 전류 경로와, 스위칭 출력이 공급되는 1차측 직렬 공진 회로가 접속되어 있다는 것을 의미한다. 상기 때문에, 절연 컨버터 트랜스포머(PIT)의 1차 코일(N1)에 흐르는 1차측 직렬 공진 전류에는 상용 교류 전류 주기의 전류가 중첩한다.

이로써, 2차측의 dc 출력 전압(E01, E02)의 상용 전원 주기의 리플 전압이 역률 개선 전보다도 증가한다. 예를 들면 도 25, 도 26에 있어서 역률 개선 회로(20, 21)의 회로 부분을 마련하지 않은 회로 구성으로 하는 경우에는 역률(PF)=0.55 정도로 되고, 도 27, 도 28에 있어서 역률 개선 회로(22, 23)의 회로 부분을 마련하지 않은 회로 구성으로 하는 경우에는 역률(PF)=0.54 정도로 되지만, 도 25 내지 도 28의 회로로서 역률(PF)=0.8 정도를 얻을 수 있도록 구성한 경우에, 리플 전압은 5 내지 6배로 증가한다.

그 대책으로서는 dc 출력 전압 평활용의 평활 커패시터(C01, C02)의 정전 용량을 증가시켜야 한다. 평활 커패시터는 고내압을 갖기 때문에, 정전 용량의 증가는 평활 커패시터의 스케일을 증가시키게 된다.

따라서, 앞서 도 29, 도 30에 도시한 바와 같이 하여, 초크 인풋 방식에 의해 역률을 개선하는 구성으로 하면, 상기한 리플의 문제는 해소된다. 그러나, 초크 인풋 방식에 의한 구성의 경우에도, 다음과 같은 문제가 있다.

우선, 초크 인풋 방식에서 필요하게 되는 파워 초크 코일(PCH)은 철손(iron loss)과 동손(copper loss)이 존재하고, 전력 손실이 증가하고, 또한 dc 입력 전압도 저하되기 때문에, AC-DC 전력 변환 효율(ηAC-DC)이 저하된다는 문제가 있다.

도 31에 도시한 특성에 의하면, 최대 부하 전력(Po)=125W에서는 역률(PF)=0.76으로 된다. AC-DC 전력 변환 효율(ηAC-DC)은 파워 초크 코일(PCH)을 삽입하지 않은 경우(파선)와 비교하여, 파워 초크 코일(PCH)을 삽입한 경우에는 1.6％ 저하되어 있다. 또한, 이에 수반하여 교류 입력 전력은 2.5W 증가한다. 또한. dc 입력 전압(Ei)은 파워 초크 코일(PCH)을 삽입하지 않은 경우와 비교하여 15.7V 저하되어 있다.

또한, 도 32에 도시한 특성에 의하면, 최대 부하 전력(Po)=150W에서 역률(PF)=0.76으로 되어 있다. AC-DC 전력 변환 효율(ηAC-DC)은 파워 초크 코일(PCH)을 삽입하지 않은 경우(파선)와 비교하여, 파워 초크 코일(PCH)을 삽입한 경우에는 0.9％ 저하되어 있다. 또한, 이에 수반하여 교류 입력 전력은 1.4W 증가한다. 또한, dc 입력 전압(Ei)은 파워 초크 코일(PCH)을 삽입하지 않은 경우와 비교하여 25.0V 저하되어 있다.

상기 도31, 도 32에 도시된 AC-DC 전력 변환 효율(ηAC-DC)의 저하, 및 교류 입력 전력의 증가는 파워 초크 코일(PCH) 그 자체에 의한 전력 손실과, 예를 들면 파워 초크 코일(PCH)의 저항분에 의해 dc 입력 전압(Ei)이 저하하는 것이 주된 원인으로 되어 있다.

또한, 도 31, 도 32에 도시한 특성은 파워 초크 코일(PCH)의 인덕턴스(Lc)에 관해, 앞서 기술한 바와 같이 각각, 10mH, 7.2mH를 설정하여 계측한 것이다.

또한, 파워 초크 코일(PCH)은 부하 전력의 증대에 수반하여 대형화하고, 중량, 사이즈, 비용이 증대한다.

또한, 파워 초크 코일(PCH)의 배치 위치로서 누설 자속의 영향이 없는 장소를 선정하여야 한다. 또는 누설 자속의 영향을 받지 않도록 하는 대책이 필요해지기 때문에, 기판상의 배치 설계의 곤란화나, 또한, 실드 부재가 필요하게 되어 기판 사이즈, 중량이 증가하는 것 등의 문제가 생긴다.

즉, 현재 상태에 있어서는 역률 개선 기술로서, 전력 회생 방식에서는 리플 증가가 문제로 되지만, 초크 인풋 방식에서는 전력 변환 효율의 저하가 문제가 되는 상태에 있다. 상기 때문에, 리플 증가의 문제를 해소하고, 또한, 고전력 변환 효율도 얻어지는 역률 개선을 위한 구성이 요구되고 있다.

본 발명의 목적은 리플을 최소로 하고 고전력 변환 효율을 달성하는 역률 개선을 위한 구성을 포함하는 스위칭 전원 회로를 제공하는 것이다.

본 발명에 따른 스위칭 전원 회로는:

입력으로서 ac 입력 전압을 수신하여 정류 전압을 생성하고, 상기 정류 전압을 평활화하여 dc 입력 전압을 생성하는 평활 커패시터를 포함하는 정류 평활 수단과,

입력으로서 상기 평활 커패시터로부터 상기 dc 입력 전압을 수신하여 스위칭 동작을 실행하는 스위칭 소자를 포함하는 스위칭 수단과,

상기 스위칭 소자를 구동하여 상기 스위칭 동작을 실행하는 스위칭 구동 수단과,

상기 스위칭 수단의 스위칭 동작에 의해 얻어지는 스위칭 출력이 공급되는 1차 코일과, 교번 전압이 상기 스위칭 출력에 응답하여 상기 1차 코일에 여기되는 2차 코일을 포함하는 절연 컨버터 트랜스포머와,

상기 스위칭 수단의 동작을 전류 공진형의 동작으로 만들기 위해, 상기 절연 컨버터 트랜스포머의 상기 1차 코일의 누설 인덕턴스 성분과, 상기 1차 코일에 직렬 접속된 1차측 직렬 공진 커패시터의 커패시턴스에 의해 형성되는 1차측 직렬 공진 회로와,

상기 절연 컨버터 트랜스포머의 상기 2차 코일에서 여기된 교번 전압을 입력으로서 수신하여, 2차측 dc 출력 전압을 생성하는 2차측 dc 출력 전압 생성 수단과,

상기 2차측 dc 출력 전압의 레벨에 응답하여 상기 스위칭 구동 수단을 제어하여, 상기 스위칭 수단의 스위칭 주파수를 가변함으로써, 2차측 dc 출력 전압에 대한 정전압 제어를 실행하는 정전압 제어 수단과,

상기 스위칭 수단의 스위칭 동작에 의해 상기 1차측 직렬 공진 회로에서 얻어진 1차측 직렬 공진 전류를 전력으로서 상기 평활 커패시터에 회생 및 귀환(regenerating and feeding)시키고, 상기 평활 커패시터에 귀환된 상기 전력에 응답하여 상기 정류 평활 수단의 정류 동작에 의해 얻어진 정류 전류를 단속하는 역률 개선용 스위칭 소자를 포함하여 상기 정류 전류를 도통 또는 비도통하는 역률 개선용 수단을 포함하고,

상기 절연 컨버터 트랜스포머는 자속밀도를, 상기 2차측 dc 출력 전압의 변동에 관계없이 2차측 정류 전류가 연속 모드가 되도록 설정된다.

따라서, 상기 스위칭 전원 회로에 있어서, 전력 회생 방식에 따른 역률 개선을 위한 구성을 채택하면서도, 2차측 dc 출력 전압의 리플 전압이 억제되게 되기 때문에, 예를 들면 2차측 dc 출력 전압을 생성하기 위한 2차측 정류 평활 커패시터의 커패시턴스가 실용 범위 내로 수습될 수 있다. 즉, 전력 회생 방식에 의한 역률 개선 구성을 구비한 전원 회로의 실용화를 지금까지 보다는 더 용이하게 실현 및 추진하는 것이 가능해진다.

따라서, 대체의 역률 개선 기술로서 초크 인풋 방식을 채택할 필요도 없게 된다. 상기는 역률 개선 기능을 갖는 전원 회로가 대폭적인 전력 변환 효율의 향상과, 대폭적인 회로 기판 사이즈의 소형 경량화를 달성하였다는 것을 의미한다.

본 발명의 전술한 목적 및 다른 목적, 특징 및 장점은 유사한 구성 요소에는 유사한 참조 번호를 붙인 첨부된 도면을 참조하여 이하의 설명 및 첨부된 청구범위로부터 자명해질 것이다.

도 1은 본 발명의 양호한 제 1의 실시예에 따른 스위칭 전원 회로의 구성예를 도시한다. 상기 도면에 도시한 전원 회로는 1차측의 기본 구성으로서, 타려식에 의한 하프 브리지 결합 방식에 의한 전류 공진형 컨버터에 대해 부분 전압 공진 회로가 조합된 구성을 채택한다.

상기 도 1에 도시한 전원 회로에서는 우선, 상용 ac 전원(AC)선에 대해, 필터 커패시터(CL), 및 커먼 모드 초크 코일(CMC)에 의한 노이즈 필터가 형성되어 있다.

또한, 상기 노이즈 필터의 후단이 되는 상용 ac 전원(AC)에 대해서는 브리지 정류 회로(Di) 및 1개의 평활 커패시터(Ci)로 이루어지는 전파 정류 평활 회로가 접속된다. 단, 본 실시예에서는 브리지 정류 회로(Di)의 정극 출력 라인과, 평활 커패시터(Ci)의 정극 단자 사이에는 역률 개선 회로(11)가 개재하도록 하여 마련된다. 상기 역률 개선 회로(11)의 구성 및 그 동작에 관해서는 후술한다.

상기 전파 정류 평활 회로가 상용 ac 전원(AC)을 입력하여 전파 정류 동작을 행함에 의해, 평활 커패시터(Ci)의 양단에는 정류 평활 전압(Ei)(dc 입력 전압)을 얻을 수 있다. 상기 경우의 정류 평활 전압(Ei)은 ac 입력 전압(VAC)의 등배에 대응한 레벨로 된다. 또한, 상기 경우에 있어서는 브리지 정류 회로(Di)를 형성하는 4개의 정류 다이오드로는 저속 리커버리형을 선정하고 있다.

상기 dc 입력 전압을 입력하여 스위칭(단속)하는 전류 공진형 컨버터로서는 도시한 바와 같이 하여, MOS-FET에 의한 2개의 스위칭 소자(Q1, Q2)를 하프 브리지 결합에 의해 접속한 스위칭 회로를 구비한다. 스위칭 소자(Q1, Q2)의 각 드레인과 소스 사이에 대해서는 댐퍼 다이오드(DD1, DD2)가 병렬로 접속된다. 댐퍼 다이오드(DD1)의 애노드, 캐소드는 각각 스위칭 소자(Q1)의 소스, 드레인과 접속된다. 마찬가지로 하여, 댐퍼 다이오드(DD2)의 애노드, 캐소드는 각각 스위칭 소자(Q2)의 소스, 드레인과 접속된다. 댐퍼 다이오드(DD1, DD2)는 각각 스위칭 소자(Q1, Q2)가 구비하는 보디 다이오드(body diode)로 된다.

또한, 스위칭 소자(Q2)의 드레인과 소스 사이에 대해서는 부분 공진 커패시터(Cp)가 병렬로 접속된다. 상기 부분 공진 커패시터(Cp)의 커패시턴스와 1차 코일(N1)의 누설 인덕턴스(L1)에 의해서는 병렬 공진 회로(부분 전압 공진 회로)를 형성한다. 그리고, 스위칭 소자(Q1, Q2)의 턴 오프시에만 전압 공진하는 부분 전압 공진 동작을 얻을 수 있도록 되어 있다.

상기 전원 회로에서는 스위칭 소자(Q1, Q2)를 스위칭 구동하기 위해, 발진 및 드라이브 회로(2)가 마련된다. 상기 발진 및 드라이브 회로(2)는 발진 회로, 구동 회로를 갖고 있고, 예를 들면 범용의 IC를 이용할 수 있다. 그리고, 상기 발진 및 드라이브 회로(2) 내의 발진 회로 및 구동 회로에 의해, 소요하는 주파수에 의한 드라이브 신호(게이트 전압)를 스위칭 소자(Q1, Q2)의 각 게이트에 대해 인가한다. 이로써, 스위칭 소자(Q1, Q2)는 소요하는 스위칭 주파수에 의해 교대로 온/오프하도록 하여 스위칭 동작을 행한다.

절연 컨버터 트랜스포머(PIT)는 스위칭 소자(Q1, Q2)의 스위칭 출력을 2차측에 전송하기 위해 마련된다.

상기 절연 트랜스포머(PIT)의 1차 코일(N1)의 한 쪽의 단부는 1차측 직렬 공진 커패시터(C1)의 직렬 접속을 통하여, 역률 개선 회로(11)에 있어서의 고주파 인덕터(L10)와, 고속형(고속 리커버리형)의 스위칭 다이오드(D1)의 애노드와, 커패시터(C20)와의 접속점에 대해 접속된다. 또한, 1차 코일(N1)의 다른 쪽의 단부는 스위칭 소자(Q1)의 소스와 스위칭 소자(Q2)의 드레인과의 접속점(스위칭 출력점)에 접속됨으로써, 스위칭 출력이 전달되게 되어 있다.

절연 컨버터 트랜스포머(PIT)는 후술하는 구조에 의해, 절연 컨버터 트랜스포머(PIT)의 1차 코일(N1)에 소요의 누설 인덕턴스(L1)를 발생시킨다. 그리고, 1차측 직렬 공진 커패시터(C1)의 커패시턴스와, 상기 누설 인덕턴스(L1)에 의해서는 1차측 직렬 공진 회로를 형성한다. 상기한 접속 양태에 의하면 스위칭 소자(Q1, Q2)의 스위칭 출력은 상기 1차측 직렬 공진 회로에 전달되게 된다. 상기 1차측 직렬 공진 회로가 전달된 스위칭 출력에 의해 공진 동작을 행함으로써, 1차측 스위칭 컨버터의 동작을 전류 공진형으로 한다.

상기 설명에 의하면, 상기 도 1에 도시한 1차측 스위칭 컨버터로서는 1차측 직렬 공진 회로(L1-C1)에 의한 전류 공진형으로서의 동작과, 전술한 부분 전압 공진 회로(Cp//L1)에 의한 부분 전압 공진 동작이 얻어지게 된다.

즉, 상기 도 1에 도시한 전원 회로는 1차측 스위칭 컨버터를 공진형으로 하기 위한 공진 회로에 대해, 다른 공진 회로가 조합된, 복합 공진형 컨버터로서의 구성을 채택하고 있다.

절연 컨버터 트랜스포머(PIT)의 2차 코일에는 1차 코일(N1)에 전달된 스위칭 출력에 응한 교번 전압이 여기된다. 그리고, 상기 경우의 2차 코일(N2)로서는 센터 탭(center tap)이 시행됨으로써 2개로 분할된 2차 코일(N2A, N2B)이 마련된다. 상기 경우, 2차 코일(N2A, N2B)은 같은 소정의 턴 수(turn number)를 갖는다.

상기 2차 코일(N2A, N2B)에 대해서는 도 1에 도시한 바와 같이 정류용 소자로서 N채널의 MOS-FET(Q3, Q4, Q5, Q6)를 구비하는 전파 정류에 의한 동기 정류 회로가 구비된다.

상기 MOS-FET(Q3 내지 Q6)는 예를 들면 저내압의 트렌치 구조의 것을 선정함으로써, 낮은 온 저항을 얻도록 한다.

절연 컨버터 트랜스포머(PIT)의 2차 코일(N2)의 센터 탭 출력은 도시한 바와 같이 인덕터(Ld)의 직렬 접속을 통하여, 평활 커패시터(Co)의 정극 단자의 접속점과 접속된다.

그리고, 상기 2차 코일(N2)의 한 쪽의 단부(2차 코일(N2B)측의 단부)는 MOS-FET(Q3)의 드레인과 MOS-FET(Q5)의 드레인과의 접속점에 대해 접속된다. 그리고, 이들 MOS-FET(Q3, Q5)의 각 소스의 접속점이 2차측 접지에 접속된다.

마찬가지로, 2차 코일(N2)의 다른 쪽의 단부(2차 코일(N2A)측의 단부)는 MOS-FET(Q4)의 드레인과 MOS-FET(Q6)의 드레인과의 접속점에 대해 접속되고, 이들 MOS-FET(Q4, Q6)의 각 소스의 접속점이 2차측 접지에 접속되어 있다.

MOS-FET(Q3, Q4, Q5, Q6)의 드레인-소스에 대해서는 각각, 보디 다이오드(DD3, DD4, DD5, DD6)가 병렬로 접속된다.

상기와 같은 접속 형태에 의하면, 2차 코일(N2B)을 포함하는 정류 전류 경로에 있어서는 정류 소자인 MOS-FET(Q3, Q5)의 병렬 접속 회로가 직렬로 삽입되는 것으로 된다. 또한, 2차 코일(N2A)을 포함하는 정류 전류 경로에 있어서는 마찬가지로 정류 소자인 MOS-FET(Q4, Q6)의 병렬 접속 회로가 직렬로 삽입된 구성으로 되어 있다.

상기 도 1에 도시된 동기 정류 회로에 있어서, MOS-FET(Q3)와 MOS-FET(Q5)를 구동하는 구동 회로는 2차 코일(N2A)의 센터 탭으로 하지 않는 측의 단부와 MOS-FET(Q3, Q5)의 게이트와의 사이에 공통으로 삽입되도록 하여, 게이트 저항(Rg1)을 접속하여 형성된다.

마찬가지로, MOS-FET(Q4, Q6)를 구동하는 구동 회로는 2차 코일(N2B)의 센터 탭으로 하지 않는 단부와 MOS-FET(Q4, Q6)의 게이트와의 사이에 공통으로 되도록 하여 삽입된, 게이트 저항(Rg2)을 구비하여 형성된다.

즉, 상기 경우, 상기 MOS-FET(Q3, Q5)는 상기 2차 코일(N2A)에 여기되는 교번 전압이 상기 게이트 저항(Rg1)에 의해 검출됨으로써, 같은 타이밍에서 온(도통)/오프(비도통)하게 되고, MOS-FET(Q4, Q6)도, 2차 코일(N2B)에 여기되는 교번 전압이 상기 게이트 저항(Rg2)에 의해 검출됨으로써, 같은 타이밍에서 온(도통)/오프(비도통)하게 된다.

또한, MOS-FET(Q3, Q5)의 세트가 2차 코일(N2A)의 센터 탭으로 되어 있지 않는 단부의 전압에 응답하여 온/오프하고, MOS-FET(Q4, Q6)의 세트가 2차 코일(N2B)의 센터 탭으로 되어 있지 않는 단부의 전압에 응답하여 온/오프한다는 것은 서로의 MOS-FET의 세트가 역극성이 되는 교번 전압에 응답하여 온/오프한다는 것으로 된다. 즉, MOS-FET(Q3, Q5)의 세트와, MOS-FET(Q4, Q6)의 세트에서는 2차 코일(N2)에 여기되는 교번 전압이 반전하는 타이밍에 응답하여, 교대로 온/오프하게 하여 정류 동작(스위칭 동작)을 행한다.

여기서, MOS-FET는 게이트에 온 전압을 인가하면, 드레인과 소스 사이는 단순한 저항체와 등가로 되기 때문에, 전류는 쌍방향으로 흐른다. 이것을 2차측의 정류 소자로서 기능시키려고 하면, 2차측 평활 커패시터(평활 커패시터(Co1 내지 Co4))의 정극 단자에 충전하는 방향만으로 전류를 흐르게 하여야 한다. 이와는 역방향으로 전류가 흐르면, 2차측 평활 커패시터로부터 절연 컨버터 트랜스포머(PIT)측으로 방전 전류가 흐르고, 부하측에 유효하게 전력을 전달할 수 없게 된다. 또한, 역전류에 의한 MOS-FET의 발열, 노이즈 등이 생기고, 1차측에 있어서의 스위칭 손실도 초래한다.

상기한 구동 회로는 2차 코일의 전압을 검출함에 의거하여, 2차측 평활 커패시터의 정극 단자에 충전하는 방향(즉, 상기 경우에서는 소스로부터 드레인 방향)의 전류만이 흐르도록, MOS-FET(Q3 내지 Q6)를 스위칭 구동하기 위한 회로이다. 즉, 상기 경우에 있어서의 동기 정류 회로의 회로 구성으로서는 코일 전압 검출 방식에 의해, 정류 전류에 동기시켜서 MOS-FET를 온/오프 구동하는 구성을 채택하고 있는 것이다.

상기 경우, MOS-FET(Q3, Q5)의 세트의 구동 회로계를 형성하게 되는 게이트 저항(Rg1)과, MOS-FET(Q4, Q6)의 세트의 구동 회로계를 형성하게 되는 게이트 저항(Rg2)에 대해서는 각각 병렬로 숏키 다이오드(Dg1), 숏키 다이오드(Dg2)를 도시한 방향에 의해 접속하도록 하고 있다. 이와 같이 하여 숏키 다이오드(Dg1, Dg2)를 삽입함에 의해서는 각각 MOS-FET(Q3, Q5, Q4, Q6)의 게이트 입력 용량의 축적 전하를 이들의 턴 오프시에 대응답하여, 숏키 다이오드(Dg1), 숏키 다이오드(Dg2)를 경유하여 방전하기 위한 경로가 형성된다. 그리고, 이로써 이들 MOS-FET를 확실하게 턴 오프 시켜서, 양호한 스위칭 특성을 얻도록 하는 것이다.

상술한 바와도 같이 상기 도 1에 도시한 전원 회로에서는 2차 코일(N2)의 센터 탭과 2차측 평활 커패시터와의 사이에, 인덕터(Ld)를 직렬로 삽입하고 있다. 즉 상기 경우, 인덕터(Ld)를 2차측의 정류 전류 경로에서, 2차측 교번 전압이 정/부의 각 기간에 공통으로 정류 전류가 흐르는 라인에 대해 삽입하고 있는 것이다.

이와 같이 하여 인덕터(Ld)를 삽입함에 의해서는 2차측 dc 출력 전압(Eo)에 발생한다고 되어 있던 노이즈의 억제를 도모할 수 있다.

2차측의 정류 회로로서, MOS-FET에 의한 동기 정류 회로를 구비한 경우, 이들 MOS-FET에 의한 스위칭 노이즈 등의 영향에 의해 2차측 dc 출력 전압(Eo)에는 고주파 노이즈가 중첩하기 쉽게 된다. 그래서, 이와 같이 정류 전류 경로에 대해 인덕터(Ld)를 삽입함으로써, 고주파의 노이즈 성분에 관해, 그 임피던스 성분에 의해 평활화함으로써 억제하도록 하고 있다.

또한, 이와 같이 정류 전류 경로에 삽입된 인덕터(Ld)에 의해서는 2차측 정류 전류에 생기는 것으로 되는 역방향 전류의 발생을 억제하는 작용도 얻어진다.

지금까지 설명한 회로 구성에 의한 동기 정류 회로에 의해서는 2차측 평활 커패시터에 대해 전파 정류에 의해 정류하여 얻어지는 정류 전류를 충전하는 동작을 얻을 수 있다.

즉, 2차측에 여기되는 교번 전압의 한 쪽의 반주기에는 2차 코일(N2B)로부터 흐르는 전류가 MOS-FET(Q3, Q5)의 병렬 접속 회로를 소스로부터 레인 방향으로 도통하고, 평활 커패시터(Co)에 대해 충전된다. 또한, 교번 전압의 다른 쪽의 반주기에는 2차 코일(N2A)에 흐르는 전류가 MOS-FET(Q3, Q5)의 병렬 접속 회로를 소스로부터 드레인 방향으로 도통하고, 평활 커패시터(Co)에 대해 충전된다. 이로써, 상기 교번 전압이 정/부의 기간에 평활 커패시터(Co)에 충전하는 전파 정류 동작을 얻을 수 있는 것이다.

따라서, 상기와 같은 평활 커패시터의 양단 전압으로서, 도 1에 도시된 바와 같은 2차측 dc 출력 전압(Eo)을 얻을 수 있다. 상기 2차측 dc 출력 전압(Eo)은 도시하지 않는 부하측에 공급됨과 함께, 다음에 설명하는 제어 회로(1)를 위한 검출 전압으로서도 분기하여 입력된다.

본 실시예에 있어서, 상기 동기 정류 회로에 관해, 상기한 바와 같이 하여, 정류 소자로서의 MOS-FET를 병렬로 접속하고 있는 것은 다음과 같은 이유에 의한다.

본 실시예의 전원 회로가 실제로 대응답하여야 할 부하 조건으로서는 2차측 dc 출력 전압(Eo)=5V에 대해, 부하 전류가 30A 내지 0A로 변동한 것으로 하고 있다. 이것은 이른바 저전압/대전류라고 말하여지는 실질적으로는 상당히 변동폭이 광범위하게 되는 부하 조건이고, 따라서 부하가 무겁게 되는 경향에서는 2차측 정류 회로에도 상당히 큰 전류가 흐른다. 그래서, 정류 소자인 MOS-FET에 관해, 복수개를 병렬 접속한 구성으로 함으로써, 대전류가 흐르는 때의 소자에의 부담을 경감하고, 높은 신뢰성을 확보하는 것으로 하고 있는 것이다.

제어 회로(1)는 2차측 dc 출력 전압(Eo)의 레벨 변화에 응한 검출 출력을 발진 및 드라이브 회로(2)에 공급한다. 발진 및 드라이브 회로(2)에서는 입력된 제어 회로(1)의 검출 출력에 응답하여 스위칭 주파수가 가변되도록 하여, 스위칭 소자(Q1, Q2)를 구동한다. 스위칭 소자(Q1, Q2)의 스위칭 주파수가 가변됨으로써, 1차측 직렬 공진 회로의 공진 임피던스가 변화하고, 절연 컨버터 트랜스포머(PIT)의 1차 코일(N1)로부터 2차 코일(N2)(N2A, N2B)측에 전송되는 전력량도 변화하지만, 이로써 2차측 dc 출력 전압(Eo)의 레벨을 안정화시키도록 동작한다.

예를 들면 중부하(heavy load)의 경향으로 되어 2차측 dc 출력 전압(Eo)이 저하하는 것에 응답하여서는 상기 스위칭 주파수를 낮게 하도록 제어하는데, 이것은 공진 임피던스를 작게 하는 것으로 되고, 상기 때문에 2차측 dc 출력 전압(Eo)을 상승시킨다. 이에 대해, 경부하의 경향으로 되어 2차측 dc 출력 전압(Eo)이 상승하는 것에 응답하여서는 상기 스위칭 주파수를 높게 하도록 제어함으로써, 공진 임피던스를 크게 하여, 2차측 dc 출력 전압(Eo)을 저하시킨다.

이하, 역률 개선 회로(11)의 구성에 관해 설명한다.

전술한 바와도 같이, 상기 역률 개선 회로(11)는 상용 ac 전원(AC)으로부터 dc 입력 전압(Ei)을 얻기 위한 정류 평활 회로에 있어서의 정류 전류 경로에 대해 삽입되도록 하여 마련되는 것으로, 전력 회생 방식으로서 정전 결합형에 의한 역률 개선 회로의 구성을 채택한다.

역률 개선 회로(11)에 있어서는 우선, 브리지 정류 회로(Di)의 정극 출력 단자에 대해, 고주파 인덕터(L10)의 일단이 접속되어 있다. 고주파 인덕터(L10)의 타단은 고속 리커버리형인 스위칭 다이오드(D1)의 애노드가 접속되고, 스위칭 다이오드(D1)의 캐소드는 평활 커패시터(Ci)의 정극 단자에 대해 접속된다. 즉, 브리지 정류 회로(Di)의 정극 출력 단자와 평활 커패시터(Ci)의 정극 단자 사이에 대해, 고주파 인덕터(L10)와 스위칭 다이오드(D1)(애노드로부터 캐소드까지)의 직렬 접속 회로가 삽입된다.

또한, 상기 고주파 인덕터(L10)와 스위칭 다이오드(D1)의 직렬 접속 회로에 대해서는 필터 커패시터(CN)를 병렬로 접속하고 있다. 필터 커패시터(CN)는 노멀 모드 노이즈를 억제하기 위해 마련된다.

또한, 스위칭 다이오드(D1)에 대해, 역률 개선용 직렬 공진 커패시터(C20)가 병렬로 접속된다. 상기 경우, 역률 개선용 직렬 공진 커패시터(C20)는 고주파 인덕터(L10)에 대해서는 직렬로 접속되는 것으로 되는데, 이로써, 역률 개선용 직렬 공진 커패시터(C20)의 커패시턴스와, 고주파 인덕터(L10)의 인덕턴스에 의해, 역률 개선 회로(11) 내(상용 ac 전원의 정류 전류 경로 내)에 있어서 직렬 공진 회로를 형성한다.

전술한 바와도 같이, 고주파 인덕터(L10)와, 스위칭 다이오드(D1)의 애노드와, 역률 개선용 직렬 공진 커패시터(C20)와의 접속점에 대해, 1차측 직렬 공진 회로(L1-C1)가 접속된다.

이와 같은 역률 개선 회로(11)의 회로 구성에 의하면, 1차측 직렬 공진 회로에 얻어지는 스위칭 출력(1차측 직렬 공진 전류)을 전력으로서 회생하여, 스위칭 다이오드(D1)와 역률 개선용 직렬 공진 커패시터(C20)의 병렬 접속을 통하도록 하여 평활 커패시터(Ci)에 귀환하는 동작을 얻을 수 있게 된다. 상기 경우, 평활 커패시터(Ci)와 1차측 직렬 공진 회로와의 사이에는 역률 개선용 직렬 공진 커패시터(C20)의 커패시턴스(정전 용량)가 개재하기 때문에, 전력 회생은 정전 결합에 의해 행하여지는 것으로 볼 수 있다.

도 3의 파형도는 역률 개선 회로(11)의 동작을 상용 ac 전원 주기에 의해 도시하고 있다.

도 3에 도시한 바와 같이, 50Hz로 325Vp로 되는 AC 200V계의 ac 입력 전압(VAC)이 입력되어 있는 것을 전제로 하여, 상기한 바와 같이 하여 역률 개선 회로(11)측에 대해, 1차측 직렬 공진 회로로부터 전력 회생이 행하여지는 것으로 된다. 이에 응답하여, 1차측 직렬 공진 커패시터(C1)와 역률 개선 회로(11)측과의 접속점과 1차측 접지 사이의 전압(V1)은 도시한 바와 같이 하여, 상용 ac 전원 주기의 리플 성분이 중첩하고 있는 정류 평활 전압(Ei)에 대해, 스위칭 주기에 의한 교번 전압 성분(V1A)이 또한 중첩한 파형으로서 얻어진다.

이 경우, 정류 평활 전압(Ei)의 피크 레벨은 리플이 최대로 되는 시점에서 325V로 되고, ac 입력 전압(VAC)의 피크 레벨에 대응한다. 또한, 상기 정류 출력 전압에 교번 전압 성분이 중첩한 전압(V1)의 피크 레벨로서는 도시한 바와 같이 하여, 예를 들면 400V에서 일정하게 된다. 고속 리커버리형의 스위칭 다이오드(D1)는 상기 전압(V1)에 있어서의 교번 전압 성분의 인가에 의해, 예를 들면 ac 입력 전압(VAC)의 정/부의 절대치가 그 피크 값의 약 1/2 이상인 때에 스위칭 동작을 행하여, 정류 전류를 단속한다.

이와 같이 하여 스위칭 다이오드(D1)가 정류 전류를 단속하도록 하여 스위칭 함으로써, 고주파 인덕터(L10)로부터, 스위칭 다이오드(D1)와 역률 개선용 직렬 공진 커패시터(C20)의 병렬 접속을 흘러서 평활 커패시터(Ci)에 유입하려고 하는 정류 출력 전류(I1)는 도시한 바와 같이 하여 피크 부근이 개략 M자형상의 엔벌로프로 되는 교번 파형으로서 얻어진다. 상기 경우에 있어서, ac 입력 전압(VAC)이 피크로 되는 시점에 대응하는 정류 출력 전류(I1)의 레벨은 4A로 된다.

이와 같은 파형에 의해 흐르는 정류 출력 전류(I1)의 도통 기간은 브리지 정류 회로(Di)로부터 출력되는 정류 출력 전압 레벨이 평활 커패시터(Ci)의 양단 전압보다도 낮아지는 기간에도 흐르는 것으로 되어 있고, 같은 도 3에 도시한 교류 입력 전류(IAC)의 도통 기간도, 상기 정류 출력 전류(I1)의 도통 기간에 거의 일치한 것으로 된다. 즉, 교류 입력 전류(IAC)의 도통각은 역률 개선 회로를 구비하지 않은 경우보다도 확대되어 있는 것이고, 교류 입력 전류(IAC)의 파형으로서는 ac 입력 전압(VAC)의 파형에 가까워지는 것으로 되어 있다. 즉, 역률 개선이 도모되어 있는 것으로 된다. 또한, 교류 입력 전류(IAC)의 피크 레벨은 상기 경우 2A로 된다.

그런데, 앞서 도 25 내지 도 28에 도시한 전원 회로에서와 같은 스위칭 컨버터의 구성에서는 1차측의 스위칭 소자의 스위칭 주파수의 가변 제어에 의해, 2차측 dc 출력 전압의 안정화를 도모하도록 되어 있다. 이와 같은 구성을 채택하는 경우에 있어서, 예를 들면 경부하의 경향으로 되어 있는 상태에서는 스위칭 주파수를 높게 하도록 제어하여 안정화를 도모하는 것으로 된다. 상기 상태에서는 2차측의 정류 회로에 있어서, 2차측 정류 전류가 2차측 평활 커패시터에 흐르는 기간이 연속하고, 휴지하는 기간이 존재하지 않는 이른바 연속 모드의 동작으로 된다.

반면에, 중부하로서 2차측 dc 출력 전압이 저하함에 응답하여 1차측의 스위칭 주파수를 낮게 하도록 제어하여 가면, 2차측 평활 커패시터에 대해 2차측 정류 전류가 연속하여 흐르지 않게 되어 전류 불연속 기간이 생기는 이른바 불연속 모드로 이행한다. 즉, 2차측의 전파 정류 동작으로서, 부하 변동에 응답하여 불연속 모드로 되는 상태가 존재한다.

2차측 dc 출력 전압은 상용 ac 전원(AC)(ac 입력 전압(VAC))에 응답하여서도 변동하고, 이에 응한 정전압 제어 동작도 행하여지기 때문에, ac 입력 전압(VAC)의 레벨에 응답하여서도 불연속 모드로 되는 상태가 존재하는 것으로 된다.

도 25 내지 도 28에 도시한 전원 회로와 같이 하여, 자기 결합 방식, 정전 결합형 등의 전력 회생 방식에 의해 역률 개선을 행하는 구성에서는 1차측 직렬 공진 전류에 상용 ac 전원 주기의 리플이 중첩함에 의해, 2차측 dc 출력 전압에 중첩되는 상용 ac 전원 주기의 리플 전압이 역률 개선 회로를 구비하지 않은 구성으로 하는 경우보다도 대폭적으로 증가하는 것을 기술하였다.

이것은 상기한 바와 같이 하여, 예를 들면 부하 변동, ac 입력 전압(VAC)의 변동에 의해, 2차측 정류 동작이 불연속 모드로 되는 것이 주된 원인으로 되어 있다. 이것은 환언하면, 부하 변동, ac 입력 전압(VAC)의 변동에 관계없이 2차측 정류 동작으로서 연속 모드가 유지되도록 하면, 그 원인이 없어지는 것이기 때문에, 상기한 2차측 dc 출력 전압에 중첩하는 상용 ac 전원 주기의 리플 전압의 증가를 유효하게 억제할 수 있다는 것을 의미한다.

그 때문에 본 실시예로서는 도 1에 도시한 전원 회로에 있어서 다음과 같은 구성을 채택한다.

도 2는 도 1의 전원 회로가 구비하는 절연 컨버터 트랜스포머(PIT)의 구조예를 도시한 단면도이다.

상기 도 2에 있어서, 절연 컨버터 트랜스포머(PIT)는 페라이트재에 의한 E형 코어(CR1, CR2)를 서로의 자각이 대향하도록 조합시킨 EE형 코어(EE자형 코어)를 구비한다.

1차측과 2차측의 권장부에 관해 상호 독립하도록 하여 분할한 형상에 의해, 예를 들면 수지 등에 의해 형성되는 보빈(bobbin)(B)이 구비된다. 상기 보빈(B)의 한 쪽의 권장부에 대해 1차 코일(N1)을 권장한다. 또한, 다른 쪽의 권장부에 대해 2차 코일(N2)(N2A, N2B)을 권장한다. 이와 같이 하여 1차측 코일 및 2차측 코일이 권장된 보빈(B)을 상기 EE형 코어(CR1, CR2)에 부착함으로써, 1차측 코일 및 2차측 코일이 각각 다른 권장 영역에 의해, EE형 코어의 중앙 자각에 권장되는 상태로 된다. 이와 같이 하여 절연 컨버터 트랜스포머(PIT) 전체로서의 구조를 얻을 수 있다. 또한, 상기 경우의 EE형 코어의 실제로서는 후술하는 바와 같은 부하 조건, 및 ac 입력 전압의 규격 레벨의 조건에 대응하는 것을 전제로 하여, 예를 들면 EER-40을 선정하고 있다.

EE형 코어의 중앙 자각에 대해서는 도 2와 같이 하여, 예를 들면 갭 길이 1.4㎜ 정도의 갭(G)을 형성한다. 이로써, 결합 계수(k)로서는 예를 들면 k=0.8 이하에 의한 소결합(疎結合)의 상태를 얻도록 하고 있다. 즉, 종래예로서 도 25 내지 도 28에 도시한 전원 회로의 절연 컨버터 트랜스포머(PIT)보다도, 더욱 소결합의 상태로 하고 있는 것이다. 또한, 실제의 결합 계수(k)로서는 k=0.75를 설정하였다. 또한, 갭(G)은 E형 코어(CR1, CR2)의 중앙 자각을 2개의 외자각보다도 단축함으로써 형성할 수 있다.

또한, 2차측 코일의 1T(턴)당의 유기 전압 레벨로서도, 도 25 내지 도 28에 도시한 전원 회로보다도 낮아지도록, 1차 코일(N1)과 2차 코일(N2A, N2B)의 코일 수(턴 수)를 설정한다. 예를 들면, 1차 코일(N1)=60T, 2차 코일(N2A)=N2B=2T로 함으로써, 2차측 코일의 1T(턴)당의 유기 전압 레벨을 2.5V/T 이하로 하고 있다.

이와 같은 절연 컨버터 트랜스포머(PIT)의 구조, 및 1차 코일(N1), 2차 코일(N2A, N2B)의 코일 수 설정으로 함으로써, 상기 경우의 절연 컨버터 트랜스포머(PIT)의 코어에 있어서의 자속밀도는 저하되고, 도 25 내지 도 28에 도시한 전원 회로보다도, 절연 컨버터 트랜스포머(PIT)에 있어서의 누설 인덕턴스는 증가한다.

상기한 바와 같은 구성에 의한 절연 컨버터 트랜스포머(PIT)를 구비한, 도 1에 도시한 회로의 동작에 관해, 도 4A 및 도 4B의 파형도에 의해 설명한다.

도 4A 및 도 4B의 파형도는 역률 개선 회로(11) 내에 있어서의, 스위칭 다이오드(D1)와 역률 개선용 직렬 공진 커패시터(C20)의 병렬 접속 회로의 단부와, 고주파 인덕터(L10)와, 1차측 직렬 공진 커패시터(C1)와의 접속점과, 1차측 접지와의 사이의 전위인 전압(V1A)과, 2차측에 있어서, 2차 코일(N2)의 센터 탭으로부터 인덕터(Ld)를 경유하여, 평활 커패시터(Co)에 흐르는 정류 전류(Io)를 나타내고 있다. 상기 정류 전류(Io)가 나타내여지는 라인은 2차측 정류 전류 경로에서, 2차 코일(N2)에 여기되는 교번 전압이 정극/부극의 양 기간에 있어서, 정류 전류가 흐르는 라인으로 된다.

여기서, 도 1에 도시한 전원 회로가 대응답하여야 할 부하 조건으로서, 2차측 dc 출력 전압(Eo)=5V로, 부하에 흐르는 전류는 30A 내지 0A의 범위에서 변동하는 것으로 한다. 즉, 부하 조건으로서는 최대 부하 전력(Po=150W) 내지 최소 부하 전력(Po=0W)의 범위에서 대응하는 것으로 된다. 또한, ac 입력 전압(VAC)에 관해서는 이른바 AC 200V계라고 말하여지는 180V 내지 288V의 범위를 보증하는 것으로 하고 있다.

전술한 바와도 같이, 도 1에 도시한 전원 회로에서는 스위칭 주파수 제어 방식에 의해 안정화를 도모하지만, 중부하의 조건으로 되어 2차측 dc 출력 전압(Eo)이 저하함에 응답하여, 스위칭 주파수를 낮게 하도록 제어한다. 도 4A의 파형도로서는 부하 상태로서, 거의 최대 부하 전력의 상태인 Po=150W시의 동작을 나타내고 있다. 즉, 스위칭 주파수로서는 제어 범위에 있어서 거의 최저로 되어 있는 것이다. 이에 반해, 도 4B는 부하가 낮은 경우의 동작을 설명한다. 도 4A에 비해, 스위칭 주파수는 보다 높은 값을 나타낸다.

도 4A 및 도 4B에 도시한 전압(V1)은 거치상파(rectangular wave)로 되어 있다. 상기 거치상파는 1차측 직렬 공진 회로로부터 회생되는 스위칭 출력에 의해 얻어지는 것으로, 스위칭 다이오드(D1)의 스위칭(온/오프) 타이밍에 대응하고 있다. 따라서, 전압(V1)의 주기는 스위칭 소자(Q1, Q2)의 스위칭 주기에도 대응하고 있다는 것으로 된다. 그리고, 스위칭 소자(Q1, Q2)의 스위칭 주기에 대응하고 있다는 것은 2차 코일(N2)에 여기되는 교번 전압의 주기에도 대응하고 있다는 것으로 된다. 또한, 상기 도면에서는 반주기가 8㎲로 되어 있고, 제어 범위에 있어서의 최저 스위칭 주파수로서는 약 62.5KHz인 것을 알 수 있다.

2차측의 정류 전류(Io)의 파형은 상기한 전압(V1)의 주기 타이밍에 응답하여, 정극성측의 반파의 정현파가 계속되는 파형으로 되어 있다. 이와 같은 파형은 예를 들면 2차 코일(N2)에 여기되는 교번 전압의 반주기에서, MOS-FET(Q3, Q5)의 병렬 접속 회로에 의해 정류된 정류 전류가 정극성으로 흐르고, 다음 반주기에서 MOS-FET(Q4, Q6)의 병렬 접속 회로에 의해 정류된 정류 전류가 정극성으로 흐른다는 동작이 반복됨으로써 얻어진다.

상기 경우에 있어서, 상기한 바와 같이 하여 흐르는 정류 전류(Io)로서는 서로 이웃하는 반파의 정현파의 사이에, 0레벨이 계속하는 전류 불연속 기간이 생기지 않는 것을 알 수 있다. 즉, 정류 전류(Io)는 연속적으로 흐르고 있는 상태로 되어 있다.

이와 같이 하여, 본 실시예로서는 예를 들면 중부하, 또는 ac 입력 전압(VAC)의 저하에 응답하여고 2차측 dc 출력 전압(Eo)이 저하함으로써, 스위칭 주파수가 낮아지도록 하여 제어되어 있는 때에도, 2차측 정류 전류로서는 연속 모드를 얻을 수 있는 것으로 된다.

중부하 또는 저 ac 입력 전압의 조건에서도 연속 모드를 얻을 수 있는 이유는 지금까지의 설명으로부터 이해되는 바와 같이 갭 길이의 설정에 의해 절연 컨버터 트랜스포머(PIT)의 결합 계수를 소요치에 까지 저하시켜서 보다 소결합의 상태로 하고, 또한, 예를 들면 2차 코일의 1턴당의 유기 전압 레벨도 소요 이하로 되도록 하여 1차 코일(N1)과 2차 코일(N2A, N2B)의 권수(턴 수) 설정을 행하고, 이로써, 절연 컨버터 트랜스포머(PIT)의 코어에 생기는 자속밀도를 소요 이하로 까지 저하시킨 것에 의한 것이다.

이와 같이 하여, 중부하, 저 ac 입력 전압의 상태에 있어서도 연속 모드를 얻을 수 있다는 것은 부하 변동, ac 입력 전압 변동 등에 의한 2차측 dc 출력 전압(Eo)의 변동에 관계없이 항상 연속 모드로 2차측의 정류 동작이 행하여진다는 것으로 된다. 이로써, 본 실시예와 같이 하여, 전력 회생 방식에 의한 역률 개선 회로를 구비한 구성을 채택하는 경우에 있어서, 1차측 직렬 공진 전류에 중첩되는 상용 ac 전원 주기의 리플의 증가는 대폭적으로 억제되는 것으로 된다. 상기 결과, 2차측 dc 출력 전압에 중첩되는 상용 ac 전원 주기의 리플 전압의 레벨도 저하되는 것으로 되어, 2차측의 평활 커패시터의 커패시턴스를 종래와 동등하게 까지 증가시킬 필요도 없어진다. 즉, 전력 회생 방식에 의한 역률 개선 회로를 구비하는 스위칭 전원 회로의 실용화를 용이하게 실현할 수 있게 된다. 예를 들면 도 25 내지 도 28에 도시한 전원 회로에서는 역률 개선 회로를 구비하지 않은 경우와 비교하여, 상기 리플 전압은 5배 내지 6배의 증가로 되어 있지만, 본 실시예에서는 2배 정도로 억제된다.

이와 같이 하여 스위칭 전원 회로에 있어서, 전력 회생 방식에 의한 역률 개선 회로를 채용하는 것이 실현화됨으로써, 역률 개선을 위한 수단으로서, 상용 ac 전원 라인에 파워 초크 코일을 삽입할 필요가 없어지는데, 이것은 우선, 전력 변환 효율의 저하의 문제가 해소되는 것에 이어진다. 또한, 파워 초크 코일은 전원 회로 부품 중에서도 상당히 대형이고, 또한, 누설 자속의 영향도 무시할 수 없었기 때문에, 전원 회로 기판의 대형화, 중량 증가의 문제, 기판상의 배치 설계의 문제 등도 해소된다.

구체적인 예로서, 예를 들면 도 25, 도 26에 도시한 스위칭 컨버터의 구성을 기초로 하여, 역률 개선 회로(20, 21) 대신에, 파워 초크 코일(PCH)을 삽입하는 구성(도 29와 같이 하여, 전파 정류 회로(Di, Ci)의 정류 경로에 삽입하는 구성)으로 한 경우, 파워 초크 코일(PCH)의 중량은 153g 정도이다.

이에 반해, 본 실시예에서는 역률 개선 회로(11)를 구성하는 부품의 구체적인 예로서, 고주파 인덕터(L10)에는 예를 들면 EER-19의 소형 페라이트 코어를 이용하고 있다. 또한, 필터 커패시터(CN), 및 역률 개선용 직렬 공진 커패시터(C20)는 함께 200V의 내압품이면 좋다. 그리고, 상기 고주파 인덕터(L10)와, 스위칭 다이오드(D1)를 합계한 중량은 20g 정도이고, 실장 면적은 8평방센티미터로 된다. 이와 같이 하여, 도 1에 도시한 전원 회로의 경우, 역률 개선 회로(11)를 형성하는 각 부품은 어느 것이나 소형, 경량이고, 역률 개선 회로(11) 전체라도, 상기한 파워 초크 코일(PCH)의 중량, 점유 체적, 실장 면적을 크게 하회한다.

또한, 고주파 인덕터(L10)에 이용되는 상기 EER-19의 페라이트 코어는 폐자로이고, 따라서 파워 초크 코일(PCH)과 같이 누설 자속의 영향을 고려하여 기판상의 배치 설계를 할 필요도 없고, 또한, 자기 실드 등을 시행할 필요도 없다. 이로써도 전원 회로 기판의 소형 경량화를 촉진할 수 있다.

본 실시예의 전원 회로는 2차측상의 정류 회로로서 낮은 온 저항의 MOS-FET를 정류 소자로서 이용한 동기 정류 회로를 구비하고 있다. 이것은 상기한 바와 같이 저전압 및 고전류를 얻도록 의도되기 때문이다. 따라서, ac 입력 전압(VAC)의 레벨 변동 또는 부하 변동에 관계없이, 2차측의 전파 정류 동작을 연속 모드로 하기만 한다면 2차측상의 정파 회로는 어느 회로이어도 무방하고, 예컨데, 도 25에 도시된 전파 정류 회로 또는 브리지 정파 회로 등이 그 대신에 사용될 수 있다.

전술한 바와도 같이, 도 25 내지 도 28에 도시한 구성에 의거하여 스위칭 주파수 제어 방식을 채택하는 전원 회로에서는 예를 들면 중부하의 경향으로 되거나, 또는 ac 입력 전압(VAC)이 저하 경향에 있는 때에, 2차측의 전파 정류 회로에 흐르는 2차측 정류 전류가 연속하여 흐르지 않는 불연속 모드로 된다.

이와 같은 불연속 모드의 상태는 2차측 정류 전류가 1차측 직렬 공진 전류가 흐르는 기간보다도 짧은 기간에 흐르는 상태라고 할 수 있다. 그리고, 이와 같이 정류 전류가 단기간에 흐름으로써, 상기 때의 정류 전류의 피크 레벨은 비교적 높은 것으로 되고, 이에 수반하여 2차측의 각 정류 다이오드의 도통손이 비교적 큰 것으로 되어 버린다.

상기 도 25 내지 도 28에 도시한 회로에서는 이와 같은 불연속 모드로 됨에 의한 정류 다이오드의 도통손에 의해, 2차측에 있어서도 상응하는 전력 손실이 생기고 있던 것이다.

따라서, 이와 같은 정류 다이오드의 도통손에 의한 2차측의 전력 손실을 저감하기 위한 기술의 하나로써, 2차측 전파 정류 회로에 관해, 낮은 온 저항의 MOS-FET를 정류 소자로 하는 동기 정류 회로로 하는 것이 알려져 있다. 예를 들면, 도 25 내지 도 26에 도시한 전원 회로의 2차측 정류 다이오드에는 숏키 다이오드를 선정하고 있지만, 예를 들면 트렌치 구조에 의한 MOS-FET 등의 쪽이 온 저항은 훨씬 작다. 따라서, 2차측 정류 회로를 동기 정류 회로로 함으로써, 정류 소자에 있어서의 도통손을 저감하고, 2차측의 전력 손실을 저감하는 것이 가능해진다.

이와 같은 동기 정류 회로로서는 예를 들면 절연 컨버터 트랜스포머(PIT)의 2차 코일(N2)(2차 코일(N2A, N2B))에 얻어지는 교번 전압을 검출하는 저항 소자 등을 마련하고, 그 검출 전압에 의해 정류 소자로서의 MOS-FET를 온/오프 구동하도록 된다. 이것은 코일 전압 검출 방식이라고 한다.

그러나, 불연속 모드의 상태에서는 평활 커패시터에 대한 충전 전류가 0레벨로 된 이후도, 그 불연속 기간에 1차 코일(N1)에 동극성에 의한 1차측 직렬 공진 전류가 흐르고 있기 때문에, 2차 코일(N2)의 유기 전압으로서도 그 극성이 반전하는 일은 없고, 상기 기간에서는 MOS-FET는 완전하게 오프로 되지 않고 온 상태를 유지한다.

그리고, 이와 같이 평활 커패시터에 대한 충전 전류가 0레벨로 된 이후도 MOS-FET가 온 상태로 됨에 의해, 상기 기간에서는 정류 전류로서 역방향의 전류가 흐르고, 상기 역방향 전류에 의한 무효 전력이 생겨 버린다.

이 때문에, 코일 전압 검출 방식을 채택하는 동기 정류 회로의 경우, 정류 소자에 있어서의 도통손은 저감되지만, 이와 같은 역방향 전류에 의한 무효 전력의 발생에 의해, 전체로서 전력 변환 효율의 유효한 향상을 도모하기는 어렵다.

따라서, 상기한 바와 같은 역방향의 정류 전류에 의한 무효 전력의 발생의 문제를 해소하는 기술로서는 정류 전류 검출 방식에 의한 동기 정류 회로가 알려져 있다. 상기 정류 전류 검출 방식은 2차측의 평활 커패시터(Co)에 충전되는 정류 전류가 0레벨로 되기 전에 MOS-FET를 오프로 하는 기술이다.

이를 위한 회로 구성으로서는 예를 들면 2차 코일(N2)에 흐르는 전류(정류 전류)를 커런트 트랜스포머 등에 의해 검출하도록 된다. 커런트 트랜스포머에 의해 검출된 전류는 전압(검출 전압)으로서 출력되는데, 상기 검출 전압을 콤퍼레이터에 의해 소정의 기준 전압과 비교하도록 된다.

여기서, 평활 커패시터(Co)에 충전하도록 하여 정류 전류가 흐르기 시작하면, 상기 정류 전류가 커런트 트랜스포머에 의해 검출되고, 상기 정류 전류 레벨에 응한 검출 전압이 콤퍼레이터에 입력된다. 콤퍼레이터에서는 기준 전압과 검출 전압을 비교하여, 예를 들면 검출 전압이 기준 전압을 넘으면 H레벨을 출력한다. 상기 H레벨의 출력이 버퍼로부터 온 전압으로서, 정류 소자인 MOS-FET의 게이트에 대해 인가되고, MOS-FET를 온 시킨다. 이로써, 정류 전류가 MOS-FET의 소스→드레인 방향에 의해 흐르는 것으로 된다.

그리고, 시간 경과에 응답하여 정류 전류의 레벨이 저하되고, 이에 응답하여, 커런트 트랜스포머의 출력인 검출 전압이 기준 전압보다도 낮아지면, 콤퍼레이터는 출력을 반전시킨다. 상기 반전 출력이 버퍼를 통하여 출력됨으로써, 정류 소자인 MOS-FET의 게이트 용량을 방전시키고, 그 MOS-FET를 오프로 한다.

이와 같은 동작을 통해, 정류 소자인 MOS-FET는 정류 전류가 0레벨로 되기 전의 타이밍에 오프 되는 것으로 된다. 이로써, 코일 전압 검출 방식에 의한 동기 정류 회로와 같이 하여, 정류 전류가 불연속으로 되는 기간에 있어서, MOS-FET에 역방향 전류가 흐르는 일이 없어지고 무효 전력이 생기지 않고, 그 만큼의 전력 변환 효율은 높아진다.

그러나, 상기한 정류 전류 검출 방식의 동기 정류 회로에서는 상기 설명으로부터도 알 수 있는 바와 같이 하나의 MOS-FET에 대응답하여, 적어도 한 세트의 커런트 트랜스포머와, 상기 커런트 트랜스포머의 출력에 의해 MOS-FET를 구동하기 위한 비교적 복잡한 구동 회로계가 필요하게 된다. 이로써, 회로 구성이 복잡하게 되고, 이것이 제조 능률의 저하, 비용 상승, 회로 기판 사이즈의 확대 등으로 이어진다는 부적합함이 생긴다.

특히, 예를 들면 도 25 및 도 26에 도시한 전원 회로와 같이 전류 공진형의 스위칭 컨버터의 구성을 기본으로 하고 있는 경우, 동기 정류 회로로서도 전파 정류 회로로 할 필요가 있다. 따라서, 상기한 커런트 트랜스포머 및 구동 회로계는 반파의 기간마다 대응답하여 2조가 필요하게 되고, 상기한 문제가 더욱 커진다.

이와 같이 하여, 2차측 정류 동작으로서 불연속 모드로 되는 상태가 있는 것을 전제로 하여, 동기 정류 회로를 채용하는 것을 생각하면, 코일 전압 검출 방식과 정류 전류 검출 방식에서는 그 메리트가 트레이드 오프의 관계가 되지 않을 수 없다. 즉, 코일 전압 검출 방식쪽이 전력 변환 효율의 면에서 불리하지만, 회로 구성은 간략하게 된다. 이에 대해, 정류 전류 검출 방식쪽은 무효 전력이 생기지 않기 때문에 전력 변환 효율의 면에서는 유리하지만, 회로 구성이 복잡하게 된다. 환언하면, 2차측 정류 동작으로서 불연속 모드로 되는 조건이 존재하는 이상, 예를 들면 전력 변환 효율에 관한 것을 고려하여 동기 정류 회로를 채용하려고 하여도, 정류 전류 검출 방식을 채택하지 않을 수 없기 때문에, 회로 구성이 복잡화한다는 문제를 안게 된다.

그러나, 본 실시예로서는 앞서 설명한 절연 컨버터 트랜스포머(PIT)의 구성으로 함으로써, 부하 변동 및 ac 입력 전압의 변동 등에 관계없이 2차측의 전파 정류 동작을 연속 모드로 하고 있다.

전술한 바와 같이 도 1에 도시한 전원 회로에 구비되는 동기 정류 회로는 코일 전압 검출 방식을 채택하고 있지만, 상기한 바와 같이 하여 항상 연속 모드를 얻을 수 있기 때문에, 전류 불연속 기간의 무효 전력이 생기는 일은 없다. 즉, 본 실시예로서는 코일 전압 검출 방식의 동기 정류 회로를 구비함으로써, 간단한 회로 구성으로 하여 회로 규모의 확대를 억제하고, 또한 비용 상승을 피하도록 하고 있으면서, 게다가 전류 불연속 기간의 무효 전력에 기인하는 전력 변환 효율의 저하의 문제를 유효하게 해소하고 있는 것이다.

요약하면, 본 실시예의 전원 회로로서는 우선, 전력 회생 방식에 의한 역률 개선 회로를 구비한 경우에 있어서의 리플 증가의 문제에 관해, 2차측 전파 정류 동작을 불연속 모드로 함으로써 해결하고 있고, 또한, 초크 인풋 방식과 비교한 경우에는 높은 전력 변환 효율을 얻고 있다고 할 수 있다.

또한, 2차측 전파 정류 동작을 불연속 모드로 함으로써, 2차측 정류 회로에 있어서 전류 불연속 기간의 무효 전력이 생기지 않는 것에 착안하고, 2차측에는 코일 전압 검출 방식에 의한 동기 정류 회로를 구비하는 것으로 하고 있다. 이로써, 소수의 부품 추가로, 2차측 정류 회로에 있어서의 전력 손실의 저감을 유효하게 도모하고, 전원 회로 전체로서의 전력 변환 효율을 더욱 촉진시키고 있는 것이다.

또한, 본 실시예에서는 2차측의 정류 전류 경로에 인덕터(Ld)를 삽입하고 있지만, 그 인덕턴스 값을 적정하게 설정함으로써, 인덕터(Ld)의 임피던스 성분에 의해 정류 전류에 생기는 것으로 되는 역방향 전류의 성분을 억제하는 동작을 얻을 수 있다. 즉, 인덕터(Ld)의 삽입에 의해, 전류 불연속 기간의 역방향 전류의 억제는 더욱 강화된다.

참고로서, 도 1에 도시한 전원 회로에 관해 실제로 실험을 행하여 얻어진 결과로서, 부하 변동에 대한 AC-DC 전력 변환 효율(ηAC-DC), 역률(PF), 및 정류 평활 전압(Ei)(dc 입력 전압)의 변화 특성을 도 5에 도시한다. 또한, 상기 도 5에서는 비교로서, 도 1에 도시한 채로의 역률 개선 회로(PFC : Power Factor Corrector)를 구비하는 회로 구성(PFC 있음)의 전원 회로와, 도 1에 도시한 회로 구성에서 역률 개선 회로를 생략한 전원 회로(PFC 없음)와의 특성을 나타내고 있다. PFC가 있는 전원 회로의 특성을 실선에 의해 나타내고, PFC가 없는 특성을 파선에 의해 나타낸다.

상기 도 5에 도시한 실험 결과를 얻음에 있어서는 ac 입력 전압(VAC)에 관해서는 230V로 하고, 부하 전력(Po)에 관해서는 150W(Eo=5V×30A) 내지 0W의 범위에서 변동하는 조건으로 하였다. 또한, 도 1에 도시한 PFC가 있는 전원 회로로서의 주요부에 관해서는 다음과 같이 하여 부품을 선정하였다.

ㆍ절연 컨버터 트랜스포머(PIT) : EER-40 페라이트 코어, 갭(G)=1.4㎜, 1차 코일(N1)=60T, 2차 코일(N2A, N2B)=2T, 결합 계수(k)=0.75

ㆍ1차측 직렬 공진 커패시터(C1)=0.027㎌

ㆍ역률 개선용 직렬 공진 커패시터(C20)=0.082㎌

ㆍ고주파 인덕터(L10)=120μH,

ㆍ스위칭 다이오드(D1)=3A/600V

ㆍ필터 커패시터(CN)=1㎌/200V,

반면에, PFC가 없는 전원 회로로 한 경우에,

ㆍ1차 코일(N1)=70T

ㆍ1차측 직렬 공진 커패시터(C1)=0.015㎌와 같이 하여 정수를 변경하였다.

도 1에 도시한 채로의 PFC가 있는 전원 회로의 특성으로서, 우선, 역률(PF)에 관해서는 PFC가 없는 경우와 비교하여 대폭적으로 높아저 있는 것이 나타내여진다. 부하 변동에 대해서는 중부하의 경향으로 됨에 따라서 역률(PF)의 값이 높아지는 특성으로 되어 있고, 최대 부하 전력(Po)=150W시에 있어서는 역률(PF)=0.84에 까지 향상되어 있다. 또한, PFC가 없는 경우에는 역률(PF)=0.42로 되어 있다.

또한, 도 1에 도시한 채로의 PFC가 있는 전원 회로의 AC-DC 전력 변환 효율(ηAC-DC)로서는 최대 부하 전력(Po)=150W시에 있어서 ηAC-DC=90.7％가 얻어졌다. 덧붙여서 PFC가 없는 경우에는 ηAC-DC=90.6％가 계측되었다. 그리고, 도 5를 참조하여 알 수 있는 바와 같이 본 실시예의 AC-DC 전력 변환 효율(ηAC-DC)로서는 PFC가 없는 구성보다도 저하되어 있다는 것은 없고, 거의 동등한 특성이 유지되어 있다.

또한, 정류 평활 전압(Ei)(dc 입력 전압)에 관해서는 PFC가 없는 경우가 중부하로 되는데 대응답하여 약간의 저하 경향으로 되어 있는 것에 대해, 도 1에 도시한 채로의 PFC가 있는 경우에서는 증가 경향으로 되고는 있지만, 부하 변동에 대한 변화폭으로서는 거의 동등하다. 상기 결과는 본 실시예와 같이 전파 정류 회로(Di, Ci)를 구비하는 도 25 및 도 26의 전원 회로와 비교한 경우에는 부하 변동에 대한 정류 평활 전압(Ei)의 변동폭은 대폭적으로 축소된 것으로 되어 있다. 이것은 역률 개선 회로(11)에 의해 회생되는 전력량이 부하 변동에 응답하여 가변인 것에 의한다. 또한, 예를 들면, 도 31에 도시한, 전파 정류 회로(Di, Ci)의 정류 전류 경로에 초크 입력을 삽입하는 구성을 채택하는 경우의 정류 평활 전압(Ei)의 변동 특성과 비교하여 본 경우에도, 그 변동폭은 대폭적으로 축소되어 있는 것을 알 수 있다.

PFC가 있는 전원 회로에 있어서, 최대 부하 전력(Po)=150W시에서의 정류 평활 전압(Ei)의 리플 전압 레벨(ΔEi)은 ΔEi=1.5V가 계측되었다. 또한, 2차측 dc 출력 전압(Eo)의 리플 전압 레벨(ΔEo)은 ΔEo=40mV가 계측되었다. 이에 대해, PFC가 없는 전원 회로에서는 같은 최대 부하 전력(Po)=150W시에서의 정류 평활 전압(Ei)의 리플 전압 레벨(ΔEi)은 ΔEi=6V로 계측되고, 2차측 dc 출력 전압(Eo)의 리플 전압 레벨(ΔEo)은 ΔEo=20mV로 계측되었다. 이 PFC가 있는 경우와 PFC가 없는 경우에서의 ΔEo의 값을 비교하여 알 수 있는 바와 같이 앞서 기술한 바와 같이 본 실시예에 있어서의 2차측 dc 출력 전압의 리플 증가량은 역률 개선 회로를 구비하지 않은 경우의 2배 정도로 억제되어 있다.

도 6은 본 발명의 제 2의 실시예로서의 스위칭 전원 회로의 구성예를 도시하고 있다. 또한, 상기 도면에 있어서, 도 1과 동일 부분에 관해서는 동일 부호를 붙이고 설명을 생략한다.

도 6에 도시한 전원 회로에서는 전력 회생 방식의 역률 개선 회로로서, 정전 결합형에 의한 역률 개선 회로(11) 대신에, 자기 결합형에 의한 역률 개선 회로(12)가 구비된다.

상기 자기 결합형의 역률 개선 회로(12)도, 상용 ac 전원(AC)으로부터 정류 평활 전압(Ei)(dc 입력 전압)을 생성하는 브리지 정류 회로(Di)와 평활 커패시터(Ci)와의 사이의 정류 전류 경로에 삽입되도록 하여 마련되어 있고, 필터 커패시터(CN), 고주파 인덕터(L10), 및 고속 리커버리형의 스위칭 다이오드(D1)로 이루어진다. 상기 점을 도 1에 도시한 역률 개선 회로(11)와 비교한 경우에는 역률 개선용 직렬 공진 커패시터(C20)가 생략되고, 그 만큼, 부품 개수로서는 삭감이 도모되게 된다.

역률 개선 회로(12)에 있어서, 우선, 브리지 정류 회로(Di)의 정극 출력 단자에 대해서는 스위칭 다이오드(D1)의 애노드가 접속되고, 그 캐소드는 고주파 인덕터(L10)의 직렬 접속을 통하여, 평활 커패시터(Ci)의 정극 단자에 접속된다. 상기 경우에는 스위칭 다이오드(D1)(애노드로부터 캐소드까지)와 고주파 인덕터(L10)의 직렬 접속 회로가 브리지 정류 회로(Di)의 정극 출력 단자와 평활 커패시터(Ci)의 정극 단자 사이에 대해 삽입되어 있는 것으로 된다. 그리고, 상기 스위칭 다이오드(D1)와 고주파 인덕터(L10)의 직렬 접속 회로에 대해, 필터 커패시터(CN)가 병렬로 접속된다. 상기 경우의 필터 커패시터(CN)도, 노멀 모드 노이즈를 억제하기 위한 것으로 된다.

또한, 상기 경우에는 1차측 직렬 공진 회로(L1-C1)는 스위칭 다이오드(D1)의 캐소드와 고주파 인덕터(L10)와의 접속점에 대해 접속하도록 하고 있고, 이로써, 1차측 직렬 공진 회로에 얻어지는 스위칭 출력(1차측 직렬 공진 전류)을 전력으로서 회생하여, 자기 결합(즉 고주파 인덕터(L10))를 통하도록 하여 평활 커패시터(Ci)에 귀환하도록 된다.

상기 구성에 의한 역률 개선 회로(12)를 구비하는 도 6의 전원 회로에 있어서의 역률 개선 동작은 도 7에 도시된다. 상기 도 7에 있어서도, 도 3과 마찬가지로 하여, ac 입력 전압(VAC), 교류 입력 전류(IAC), 정류 출력 전류(I1), 전압(V1)이 나타내여저 있다. 도 6의 회로의 경우, 정류 출력 전류(I1)는 브리지 정류 회로(Di)의 정극 출력 단자로부터, 스위칭 다이오드(D1)의 아노드에 흐를려고 하는 부위의 전류로 되고, 또한, 전압(V1)은 스위칭 다이오드(D1)와 고주파 인덕터(L10)와, 1차측 직렬 공진 커패시터(C1)의 접속점과 1차측 접지 사이의 전위로 된다. ac 입력 전압(VAC)으로서는 50Hz로 325Vp(AC 200V계)이고, 도 3의 경우와 같은 조건이다.

역률 개선 회로(12)에 있어서도, 상기한 바와 같이 1차측 직렬 공진 회로로부터 전력 회생이 행하여진다. 이로써, 전압(V1)은 도시한 바와 같이 하여, 상용 ac 전원 주기의 리플 성분이 중첩하고 있는 정류 평활 전압(Ei)에 대해, 스위칭 주기에 의한 교번 전압 성분(V1A)이 또한 중첩한 파형으로서 얻어진다. 단, 도 6에 도시한 역률 개선 회로(12)의 구성에서는 개략 M자형상이 되는 피크 부근의 엔벌로프는 정류 출력 전류(I1)가 아니라, 상기 전압(V1)으로 나타내여진다.

또한, 도 7에 도시된 전압(V1)에 의하면, 도 6에 도시한 전원 회로로서도, 정류 평활 전압(Ei)의 피크 레벨은 리플이 최대로 되는 시점에서 325V로 되고, ac 입력 전압(VAC)의 피크 레벨에 대응한다. 또한, 상기 정류 출력 전압에 교번 전압 성분이 중첩한 전압(V1)의 엔벌로프 레벨로서, 개략 M자형상의 피크가 생기지 않는 기간은 400V로 일정하게 되고, 개략 M자형상의 파형 부분의 피크 레벨은 500V로 된다.

이 경우에도, 고속 리커버리형의 스위칭 다이오드(D1)는 상기 전압(V1)에 있어서의 교번 전압 성분의 인가에 의해, 예를 들면 ac 입력 전압(VAC)의 정/부의 절대치가 그 피크 값의 약 1/2 이상인 때에 스위칭 동작을 행하여, 정류 전류를 단속하는 것으로 된다.

이와 같이 하여 정류 전류가 단속됨으로써, 상기 경우에 있어서도, 정류 출력 전류(I1)로서는 도시한 바와 같이 하여 교번 파형으로 된다. 또한, 상기 경우의 정류 출력 전류(I1)에는 개략 M자형상의 엔벌로프는 나타나 있지 않고, 거의 반파의 정현파 형상으로 되어 있다. 또한, ac 입력 전압(VAC)이 피크로 되는 시점에 대응하는 정류 출력 전류(I1)의 레벨은 상기 경우도 4A이다.

이와 같은 파형에 의해 흐르는 정류 출력 전류(I1)의 도통 기간으로서도, 브리지 정류 회로(Di)로부터 출력되는 정류 출력 전압 레벨이 평활 커패시터(Ci)의 양단 전압보다도 낮아지는 기간에도 흐르는 것으로 되어 있고, 교류 입력 전류(IAC)의 도통 기간도, 상기 정류 출력 전류(I1)의 도통 기간에 거의 일치한다. 즉, 상기 경우에 있어서도, 교류 입력 전류(IAC)의 도통각이 역률 개선 회로를 구비하지 않은 경우보다도 확대되어 있고, 따라서 역률 개선이 도모되어 있는 것으로 된다. 또한, 상기 경우의 교류 입력 전류(IAC)의 피크 레벨은 2A이다.

또한, 이와 같은 회로 구성을 채택하는 제 2의 실시예의 전원 회로에서도, 절연 컨버터 트랜스포머(PIT)로서는 앞서 설명한 제 1의 실시예와 같은 구조를 채택함으로써, 예를 들면, 결합 계수(k)에 관해, 예를 들면 k=0.75 정도로 까지 저하시키고 있고, 부하 변동, ac 입력 전압의 변동 등에 관계없이 2차측 정류 동작으로서 항상 연속 모드를 얻을 수 있도록 하고 있다.

이로써, 앞의 제 1의 실시예의 전원 회로와 마찬가지로 하여, 2차측 dc 출력 전압(Eo)에 중첩하는 리플 전압의 증가가 억제되는 것으로 되고, 전력 회생 방식으로서 자기 결합형의 구성을 채택한다고 한 경우에도, 그 실용화가 용이하게 실현된다. 또한, 초크 인풋 방식과 비교하여 고전력 변환 효율을 얻을 수 있는 것도 마찬가지이다.

또한, 도 6에 도시한 전원 회로로서도, 2차측 정류 동작으로서 항상 연속 모드를 얻을 수 있던 것을 전제로 하여, 2차측 전파 정류 회로를 코일 전압 검출 방식에 의한 동기 정류 회로로 하고 있음으로써, 최소한의 회로 구성으로 2차측에 있어서의 전력 손실 저감을 유효하게 도모하고 있다.

도 8은 도 6에 도시한 제 2의 실시예로서의 전원 회로에 관해 실제로 실험을 행하여 얻어진 결과로서, 부하 변동에 대한 AC-DC 전력 변환 효율(ηAC-DC), 역률(PF), 및 정류 평활 전압(Ei)(dc 입력 전압)의 변화 특성을 나타내고 있다.

또한, 상기 도 8에 있어서도, 비교로서, 도 6에 도시한 채로의 역률 개선 회로(PFC : Power Factor Corrector)(11)를 구비하는 회로 구성(PFC 있음)의 전원 회로와, 도 6에 도시한 회로 구성에서 역률 개선 회로를 생략한 전원 회로(PFC 없음)와의 특성을 나타내고 있고, PFC가 있는 전원 회로의 특성은 실선, PFC가 없는 특성이 파선에 의해 나타내여진다. 또한, 도 6을 기초로 하여 PFC가 없는 전원 회로는 도 1의 회로 구성을 기초로 하여 PFC가 없는 전원 회로와 같은 구성으로 된다.

또한, 상기 도 8에 도시한 실험 결과를 얻음에 있어서도, ac 입력 전압(VAC)=230V로 하고, 부하 전력(Po)은 150W(Eo=5V×30A) 내지 0W의 범위에서 변동하는 조건으로 하였다. 또한, 도 6에 도시한 PFC 있음으로서의 전원 회로의 주요부에 관해서는 다음과 같이 하여 부품을 선정하였다.

ㆍ절연 컨버터 트랜스포머(PIT) : EER-40 페라이트 코어, 갭(G)=1.4㎜, 1차 코일(N1)=60T, 2차 코일(N2A, N2B)=2T, 결합 계수(k)=0.75,

ㆍ1차측 직렬 공진 커패시터(C1)=0.018㎌/800V

ㆍ고주파 인덕터(L10)=120μH

ㆍ스위칭 다이오드(D1)=3A/600V

ㆍ필터 커패시터(CN)=1㎌/200V

상기 경우에도, 도 6에 도시한 채로의 PFC가 있는 전원 회로의 역률(PF)의 특성으로서는 부하 변동에 대해서는 중부하로 됨에 따라서 역률(PF)의 값이 높아지는 경향을 갖는데다가 PFC가 없는 경우와 비교하여 대폭적으로 높아저 있다. 그리고, 최대 부하 전력(Po)=150W시의 역률(PF)로서, 상기 경우에도 PF=0.84가 얻어저 있다.

또한, 도 6에 도시한 채로의 PFC가 있는 전원 회로의 AC-DC 전력 변환 효율(ηAC-DC)로서는 최대 부하 전력(Po)=150W시에 있어서 ηAC-DC=90.5％가 얻어저 있고, 제 1의 실시예와 거의 동등한 특성으로 되어 있다. 또한, 상기 경우에 있어서도, PFC가 없는 구성에 있어서의 경우와 거의 동등한 AC-DC 전력 변환 효율의 특성이 유지되어 있는 것을 알 수 있다.

또한, 정류 평활 전압(Ei)(dc 입력 전압)에 관해서는 부하 변동에 대해 전체적으로 PFC가 없는 경우보다도 레벨이 높아저 있지만, 부하 변동에 대한 레벨 변동은 부하 전력(Po)이 약 25W 이상으로 되는 부근부터 거의 일정하게 되는 특성을 얻을 수 있다. 즉, 제 2의 실시예로서도, 부하 변동에 대한 dc 입력 전압의 변동은 적게 되어 있다고 말할 수 있다.

도 6에 도시한 PFC가 있는 전원 회로에 있어서, 최대 부하 전력(Po)=150W시에서의 정류 평활 전압(Ei)의 리플 전압 레벨(ΔEi)은 ΔEi=14V가 계측되었다. 2차측 dc 출력 전압(Eo)의 리플 전압 레벨(ΔEo)에 관해서는 ΔEo=40mV와 동등한 결과가 얻어졌다.

도 9는 제 3의 실시예로서의 스위칭 전원 회로의 구성예를 도시하고 있다. 또한, 상기 도면에 있어서, 도 1 및 도 6과 동일 부분에는 동일 부호를 붙이고 설명을 생략한다.

상기 도 9에 도시한 전원 회로로서는 예를 들면 도 6에 도시한 제 2의 실시예의 전원 회로의 구성을 기초로 한 다음, 도 6에 도시된 역률 개선 회로(12)에 있어서의 스위칭 다이오드(D1)와 고주파 인덕터(L10)에 의한 직렬 접속 회로의 접속 패턴을 교체하도록 하여, 역률 개선 회로(13)를 형성하고 있다.

즉, 역률 개선 회로(13)로서도, 필터 커패시터(CN), 고주파 인덕터(L10), 및 고속 리커버리형의 스위칭 다이오드(D1)를 구비한다.

브리지 정류 회로(Di)의 정극 출력 단자에 대해서는 우선, 고주파 인덕터(L10)의 일단을 접속하고, 그 타단을 스위칭 다이오드(D1)의 아노드에 접속한다. 스위칭 다이오드(D1)의 캐소드가 평활 커패시터(Ci)의 정극 단자에 접속된다. 노멀 모드 노이즈 억제를 위한 필터 커패시터(CN)는 상기 고주파 인덕터(L10)와 스위칭 다이오드(D1)의 직렬 접속 회로에 대해 병렬로 접속하는 것으로 된다.

1차측 직렬 공진 회로(C1, N1 (L1))는 고주파 인덕터(L10)와 스위칭 다이오드(D1)의 애노드와의 접속점에 대해 접속한다.

이와 같은 구성에서는 1차측 직렬 공진 회로에 얻어지는 스위칭 출력(1차측 직렬 공진 전류)을 스위칭 다이오드를 통하여 평활 커패시터(Ci)에 귀환하는 전력 회생의 동작으로 된다. 여기서는 이와 같은 전력 회생의 동작을 다이오드 결합형이라고 말하기로 한다.

이와 같은 다이오드 결합형에 의한 역률 개선 회로(13)를 구비한 경우에도, 회생된 전력에 의해 스위칭 다이오드(D1)가 정류 전류를 스위칭 하여 단속하도록 된다. 상기 결과, 정전 결합형, 및 자기 결합형의 역률 개선 회로(11, 12)와 마찬가지로 하여, 교류 입력 전류(IAC)의 도통각은 확대되어 역률 개선이 도모되게 된다.

상기 제 3의 실시예로서도, 제 1 및 제 2의 실시예와 같은 절연 컨버터 트랜스포머(PIT)의 구조 등을 채택함으로써, 2차측 전파 정류 회로의 동작은 부하 변동 등에 관계없이 연속 모드로 되어 있는 것이고, 제 1 및 제 2의 실시예와 같은 작용, 효과를 얻을 수 있게 된다. 또한, 2차측 정류 회로를 코일 전압 검출 방식에 의한 동기 정류 회로로 함에 의한 전력 손실 저하의 효과도 마찬가지로 하여 얻어지고 있는 것이다.

도 10의 회로도는 제 4의 실시예로서의 전원 회로의 구성예를 도시하고 있다. 또한, 상기 도면에 있어서, 도 1, 도 6 및 도 9의 회로도와 동일하게 되는 부위에 관해서는 동일 부호를 붙이고, 여기서의 설명은 생략한다.

상기 도 10에 있어서, 상기 전원 회로는 앞의 각 실시예와 마찬가지로 하여, 1차측의 기본 구성으로서, 타려식의 하프 브리지 결합 방식에 의한 전류 공진형 컨버터에 대해 부분 전압 공진 회로가 조합된 구성을 채택한다. 또한, 절연 컨버터 트랜스포머(PIT)로서는 앞의 각 실시예와 같은 구조를 채택함으로써, 예를 들면, 결합 계수(k)=0.75 정도로 하고 있고, 이로써, 부하 변동, ac 입력 전압의 변동 등에 관계없이 2차측 정류 동작으로서 항상 연속 모드를 얻을 수 있도록 하고 있다. 또한, 2차측 정류 회로로서도, 앞의 각 실시예와 마찬가지로 하여 코일 전압 검출 방식에 의한 동기 정류 회로로 하고 있다.

제 4의 실시예로서는 역률 개선 회로(14)를 구비한다. 상기 역률 개선 회로(14)는 상용 ac 전원(AC)으로부터 정류 평활 전압(Ei)(dc 입력 전압)을 생성하는 정류 평활 회로계에 관해 배전압 정류 회로로 한 다음, 상기 배전압 정류 회로에 대해, 정전 결합형의 전력 회생 방식에 의한 역률 개선 회로의 구성을 조합시켜서 형성된다.

상기 도 10에 도시한 전원 회로로서도, 상용 ac 전원(AC)에 대해, 필터 커패시터(CL), 및 커먼 모드 초크 코일(CMC)에 의한 노이즈 필터가 형성되어 있다.

또한, 상용 ac 전원(AC)으로부터 정류 평활 전압(Ei)을 생성하는 배전압 정류 회로로서는 2개의 정류 다이오드(D1, D2)와, 2개의 평활 커패시터(Ci1, Ci2)의 직렬 접속 회로를 구비하여 형성된다. 이들 평활 커패시터(Ci1, Ci2)는 같은 커패시턴스를 갖는 것으로 된다.

정류 다이오드(D1)의 애노드는 후술하는 역률 개선 회로(14) 내의 고주파 인덕터(L10)의 직렬 접속을 통하여 상용 ac 전원(AC)의 정극 라인측과 접속되어 있다. 캐소드는 상기 평활 커패시터(Ci1)의 정극 단자에 대해 접속된다.

정류 다이오드(D2)의 캐소드는 상기 고주파 인덕터(L10)의 직렬 접속을 통하여 상용 ac 전원(AC)의 정극 라인측과 접속되고, 양극이 1차측 접지에 접속된다.

또한, 평활 커패시터(Ci1)의 부극 단자는 평활 커패시터(Ci2)의 정극 단자와 접속되고, 평활 커패시터(Ci2)의 부극 단자는 1차측 접지에 접속된다. 게다가 이들 평활 커패시터(Ci1와 Ci2)와의 접속점이 상용 ac 전원(AC)의 부극 라인측과 접속된다.

상기 접속 형태에 의해, ac 입력 전압(VAC)이 정극성이 되는 반주기에서는 정방향으로 되는 교류 입력 전류(IAC)를 기초로 하는 정류 전류가 상용 ac 전원(AC)(정극)→(커먼 모드 초크 코일(CMC)의 정극 라인측의 코일)→고주파 인덕터(L10)→정류 다이오드(D1)→평활 커패시터(Ci1)→(커먼 모드 초크 코일(CMC)의 코일)→상용 ac 전원(AC)(부극)에 의한 정류 전류 경로를 흐른다. 즉, 정류 다이오드(D1)의 정류 출력에 의해 평활 커패시터(Ci1)를 충전하는 동작을 얻을 수 있다.

ac 입력 전압(VAC)이 부극성이 되는 반주기에서는 부방향으로 되는 교류 입력 전류(IAC)를 기초로 하는 정류 전류가 상용 ac 전원(AC)(부극)→(커먼 모드 초크 코일(CMC)의 부극 라인측의 코일)→평활 커패시터(Ci2)→정류 다이오드(D2)→고주파 인덕터(L10)→(커먼 모드 초크 코일(CMC)의 정극 라인측의 코일)→상용 ac 전원(AC)(정극)에 의한 정류 전류 경로를 흐른다. 이로써, 정류 다이오드(D2)의 정류 출력에 의해 평활 커패시터(Ci2)를 충전하는 동작을 얻을 수 있다.

이로써, ac 입력 전압(VAC)의 1주기에 있어서 상기 평활 커패시터(Ci1-Ci2)의 양단에 얻어지는 dc 입력 전압(Ei)으로서는 상용 ac 전원의 약 2배의 레벨을 얻을 수 있게 된다. 즉, 상용 ac 전원(AC)의 레벨의 2배에 대응하는 레벨의 정류 평활 전압(dc 입력 전압(Ei))을 생성하는 배전압 정류 평활 동작을 얻을 수 있는 것이다.

본 실시예의 경우, 역률 개선 회로(14)의 동작으로서는 상기한 정류 다이오드(D1), 정류 다이오드(D2)가 역률 개선용 스위칭 소자로서 기능하고, 후술하는 바와 같이 하여, 스위칭 소자(Q1, Q2)의 스위칭 주기에 의해 스위칭 동작을 행하도록 하여 정류 전류를 단속한다. 상기 때문에, 정류 다이오드(D1), 정류 다이오드(D2)로서는 고속 리커버리형의 다이오드 소자가 선정된다.

본 실시예에 있어서의 역률 개선 회로(14)는 상기한 바와 같이 배전압 정류 회로의 정류 다이오드(D1, D2)를 역률 개선용 스위칭 소자로서 공용한, 정전 결합형의 전력 회생 방식에 의한 역률 개선 회로로 된다. 상기 역률 개선 회로(14)로서도, 상용 ac 전원(AC)으로부터 dc 입력 전압(Ei)을 얻기 위한 정류 평활 회로(배전압 정류 회로)에 있어서의 정류 전류 경로에 대해 삽입되도록 하여 마련되는 형태로서 볼 수 있다.

역률 개선 회로(14)에 있어서는 앞서 설명한 바와 같이 하여 정류 다이오드(D1)와 정류 다이오드(D2)와의 접속점에 대해, 고주파 인덕터(L10)의 일단을 접속하고 있다. 그리고, 고주파 인덕터(L10)의 타단은 상용 ac 전원(AC)의 정극 라인측에 접속하고 있다.

이로써, 정류 다이오드(D1)는 상용 ac 전원(AC)이 정극성이 되는 반파의 기간에 대응답하여 형성되는 배전압 정류 회로의 정류 전류 경로에서, 고주파 인덕터(L10)와 직렬로 접속되는 관계를 얻을 수 있다. 또한, 정류 다이오드(D2)는 상용 ac 전원(AC)이 부극성이 되는 반파의 기간에 대응답하여 형성되는 배전압 정류 회로의 정류 전류 경로에서, 고주파 인덕터(L10)와 직렬로 접속되는 관계를 얻을 수 있다. 또한, 정류 다이오드(D1, D2)는 상용 ac 전원(AC)에 대해서는 상호 병렬로 접속되어 있는 관계로 된다.

또한, 역률 개선 회로(14)에 있어서는 상용 ac 전원(AC)의 라인에 필터 커패시터(CN)를 삽입한다. 상기 필터 커패시터(CN)로서는 고주파 인덕터(L10)와 상용 ac 전원(AC)의 정극 라인측의 커먼 모드 초크 코일(CMC)과의 접속점과, 평활 커패시터(Ci1-Ci2)의 접속점과의 사이에 삽입되도록 접속한다. 이와 같은 접속 형태에 의하면, 상기 필터 커패시터(CN)는 평활 커패시터(Ci1)에 관해서는 고주파적으로는 생략되어도 좋을 정도의 큰 커패시턴스를 갖고 있는 것을 생각하면, 정류 다이오드(D1)와 고주파 인덕터(L10)에 의해 형성되는 직렬 접속 회로와, 정류 다이오드(D2)와 고주파 인덕터(L10)에 의해 형성되는 직렬 접속 회로에 대해 병렬로 마련된다고 봐도 좋다. 이와 같이 하여 마련되는 필터 커패시터(CN)는 상용 ac 전원(AC)이 정/부로 되는 각 기간에 있어서 형성되는 정류 전류 경로에 생기는 노멀 모드 노이즈를 억제하도록 된다.

또한, 역률 개선 회로(14)에 있어서는 정류 다이오드(D1), 정류 다이오드(D2)에 대해, 각각 도시한 바와 같이 역률 개선용 직렬 공진 커패시터(C20A), 역률 개선용 직렬 공진 커패시터(C20B)를 병렬로 접속하고 있다. 상기 경우, 역률 개선용 직렬 공진 커패시터(C20A, C20B)의 각각은 고주파 인덕터(L10)에 대해서는 직렬의 관계로 되는데, 이로써, 역률 개선용 직렬 공진 커패시터(C20A, C20B)의 커패시턴스와, 고주파 인덕터(L10)의 인덕턴스에 의해, 역률 개선 회로(14) 내(배전압 정류 회로의 정류 전류 경로 내)에 있어서 직렬 공진 회로를 형성한다.

게다가 정류 다이오드(D1)의 애노드와, 정류 다이오드(D2)의 캐소드와, 고주파 인덕터(L10)와의 접속점에 대해서는 절연 컨버터 트랜스포머(PIT)의 1차 코일(N1)의 일단을 1차측 직렬 공진 커패시터(C1)의 직렬 접속을 통하도록 하여 접속하고 있다. 즉, 1차측 직렬 공진 회로(L1-C1)를 접속하고 있다.

이와 같은 역률 개선 회로(14)의 구성에 의하면, 1차측 직렬 공진 회로에 얻어지는 스위칭 출력(1차측 직렬 공진 전류)을 전력으로서 회생하여, 정류 다이오드(D1)와 역률 개선용 직렬 공진 커패시터(C20A), 및 정류 다이오드(D1)와 역률 개선용 직렬 공진 커패시터(C20B)의 병렬 접속을 통하도록 하여, 평활 커패시터(Ci)(Ci1, Ci2)에 귀환하는 동작을 얻을 수 있게 된다. 상기 경우, 평활 커패시터(Ci)와 1차측 직렬 공진 회로와의 사이에는 역률 개선용 직렬 공진 커패시터(C20)의 커패시턴스(정전 용량)가 개재하기 때문에, 전력 회생은 정전 결합에 의해 행하여지는 것으로 볼 수 있다.

도 11의 파형도는 상기 구성에 의한 역률 개선 회로(14)의 동작을 상용 ac 전원 주기에 의해 도시하고 있다.

여기서, 도시한 바와 같이 하여 50Hz에 의한 ac 입력 전압(VAC)이 입력되어 있는 것을 전제로 하여, 상기한 바와 같이 역률 개선 회로(14)측에 대해, 1차측 직렬 공진 회로로부터 전력 회생이 행하여지는 것으로 된다. 또한, 상기 경우에 있어서는 예를 들면 AC 100V계에 대응하는 ac 입력 전압(VAC)=100V가 입력되어 있다.

상기 전력 회생에 응답하여, 정류 다이오드(D2)의 양단 전압인 정류 출력 전압(V2)으로서는 도시한 바와 같이 하여 상용 ac 전원 주기에 의한 ac 입력 전압 성분에 대해, 1차측 스위칭 컨버터의 스위칭 주기에 의한 교번 전압 성분이 중첩된 파형으로서 얻어진다. 상기 경우, 전압(V2)의 피크 레벨은 도시한 바와 같이 300V가 얻어진다.

도시는 생략되었지만, 정류 다이오드(D1)의 정류 출력 전압 전압으로서도, 상기 전압(V2)의 위상이 180°시프트한 파형으로서 얻어진다. 즉, 고속 리커버리형으로 되는 정류 다이오드(D1) 및 정류 다이오드(D2)의 각각은 ac 입력 전압 성분에 대해 상기한 교번 전압 성분이 중첩된 전압에 응답하여, 스위칭 동작을 행하고 있는 것을 알 수 있다.

상기 경우에, 정류 다이오드(D1, D2)의 각각은 상기한 바와 같이 교번 전압 성분이 중첩된 전압의 인가에 의해, ac 입력 전압(VAC)의 정/부의 절대치로서, 예를 들면 그 피크 값의 약 1/2 이상인 때에 비교적 고속으로 스위칭 동작을 행하여 정류 전류를 단속하도록 되어 있다.

이와 같이 하여, 정류 다이오드(D1)와 정류 다이오드(D2)가 정류 전류를 단속하도록 하여 스위칭함에 응답하여, 정류 출력 전류(I1)가 흐른다. 상기 정류 출력 전류(I1)로서는 도시한 바와 같이 하여 피크 부근이 개략 W자형상이 되는 교번 파형으로서 얻어진다. 상기 경우에 있어서, ac 입력 전압(VAC)이 피크로 되는 시점에 대응하는 정류 출력 전류(I1)의 레벨은 5A로 된다.

이와 같은 파형에 의해 흐르는 정류 출력 전류(I1)의 도통 기간은 단지 ac 입력 전압 성분의 인가분만에 의거한 경우의 정류 다이오드(D1, D2)의 도통 기간보다도 긴 기간을 얻을 수 있다. 즉, 상기한 바와 같이 하여 정류 다이오드(D1, D2)가 ac 입력 전압(VAC)의 정/부의 피크 값의 약 1/2 이상인 때에 상기 교번 전압 성분에 응한 스위칭 동작을 행하도록 되어 있음으로써, 본래는 정류 출력 전압 레벨이 평활 커패시터(Ci1, Ci2)의 양단 전압 레벨보다도 낮아지는 기간에도, 정류 다이오드(D1, D2)가 도통하여 정류 출력 전류(I1)의 도통각의 확대가 도모된다.

도 11에 도시된 교류 입력 전류(IAC)의 도통 기간도, 상기 정류 출력 전류(I1)의 도통 기간에 거의 일치한 것으로 되어 있고, 따라서 교류 입력 전류(IAC)의 도통각은 역률 개선 회로를 구비하지 않은 경우보다도 확대되는 것으로 된다. 이로써, 교류 입력 전류(IAC)의 파형으로서는 ac 입력 전압(VAC)의 파형에 보다 가까워지는 것으로 되고, 역률의 개선이 도모된다. 또한, 교류 입력 전류(IAC)의 피크 레벨은 상기 경우 5A로 되어 있다.

상술한 제 1 내지 제 3의 실시예의 전원 회로는 예를 들면 부하 전력에 관해서는 최대 부하 전력(Po)=150W(Eo=5V×30A)로부터 최소 부하 전력(Pomin)=0W의 조건에 대응하고 있다. 이와 같은 부하 조건은 앞서도 설명한 바와 같이 저전압/대전류라고 말하여지는 비교적 중부하의 조건으로 된다. 또한, 상용 ac 전원 입력으로서는 AC 200V계로 되어 있다.

이와 같은 부하 조건과 상용 ac 전원 입력의 조건에 의거하여, 제 1 내지 제 3의 실시예의 전원 회로로서는 상용 ac 전원(AC)으로부터 정류 평활 전압(Ei)(dc 입력 전압)을 생성하는 정류 회로계에 관해, 전파 정류 회로(Di, Ci)를 구비하여 ac 입력 전압의 등배 레벨의 정류 평활 전압(Ei)을 생성하도록 하고 있다.

그러나, 상기한 바와 같은 비교적 중부하로 되는 부하 조건하에서, 상용 ac 전원 입력에 관해서는 AC 200V계로부터 AC 100V계로 한 경우, 상기 상용 ac 전원 입력의 저하분에 응답하여 전원 회로에 흐르는 전류 레벨이 증가하는 것으로 된다. 상기 때문에, 예를 들면 스위칭 소자 등에 있어서의 스위칭 손실 등을 비롯하고, 회로 내에 있어서의 전력 손실이 증가하여, 종합적인 전력 변환 효율의 저하를 초래한다.

상기 제 4의 실시예에 있어서, 상용 ac 전원으로부터 정류 평활 전압(Ei)(dc 입력 전압)을 생성하는 정류 회로계를 배전압 정류 회로로 하고 있는 것은 예를 들면 상기한 바와 같은 정도의 부하 조건으로, 또한, AC 100V계의 상용 ac 전원 입력으로 되는 조건에 대응함에 있어서, 상기한 전력 손실 저하의 문제를 해소하는 것을 목적으로 하고 있는 것이다.

즉, 배전압 정류 회로에 의해 생성되는 정류 평활 전압(Ei)(dc 입력 전압)으로서는 AC 100V계의 ac 입력 전압(VAC)의 2배에 대응하는 레벨을 얻을 수 있게 된다. 즉, AC 200V계의 ac 입력 전압(VAC)을 입력하는 전파 정류 회로에 의해 얻어지는 정류 평활 전압(Ei)과 동등 레벨을 얻을 수 있게 된다. 이로써, 전원 회로 내에 흐르는 전류 레벨로서도, AC 200V계의 입력에 대해 전파 정류 회로를 구비하는 제 1 내지 제 3의 실시예의 전원 회로와 거의 동등하게 하는 것이 가능해진다. 예를 들면, 최대 부하 전력(Pomax)=150W시에 있어서 얻어지는 정류 출력 전류(I1)의 피크 레벨은 제 1의 실시예에서는 4A(도 3), 제 4의 실시예에서는 5A(도 11)이고, 거의 동등으로 보고 좋은 레벨에 까지 저감되어 있는 것을 알 수 있다. 상기 결과, 상기한 전력 변환 효율의 저하의 문제가 해소된다.

상기 제 4의 실시예로서도, 역률 개선을 위한 수단으로서, 상용 ac 전원 라인에 파워 초크 코일을 삽입할 필요가 없어지는 것이고, 이에 의한 전력 변환 효율의 향상, 전원 회로 기판의 소형 경량화, 기판의 배치 설계의 자유도의 향상 등의 효과도 얻어지게 된다.

예를 들면, 배전압 정류 회로를 구비하는 도 27 및 도 28에 도시한 스위칭 컨버터의 구성을 기초로 하여, 역률 개선 회로(22, 23) 대신에, 파워 초크 코일(PCH)을 삽입한 구성으로 한 경우, 파워 초크 코일(PCH)의 중량은 153g 정도이다.

이에 비해, 본 실시예의 역률 개선 회로(14)로서도, 고주파 인덕터(L10)에는 예를 들면 EER-19의 소형 페라이트 코어를 이용한 폐자로형으로 되어 있다. 또한, 필터 커패시터(CN), 및 역률 개선용 직렬 공진 커패시터(C20A, C20B)는 함께 200V의 내압품이면 좋다. 또한, 상기 고주파 인덕터(L10)와, 정류 다이오드(D1, D2)를 합계한 중량은 약 20g정도이고, 실장 면적은 8평방센티미터로 된다. 이와 같이 하여, 도 10에 도시한 제 4의 실시예의 전원 회로로서도, 역률 개선 회로(14)를 형성하는 각 부품은 어느 것이나 소형, 경량이고, 역률 개선 회로(14) 전체라도, 상기한 파워 초크 코일(PCH)의 중량, 점유 체적, 실장 면적을 크게 하회한다.

참고로서, 도 10에 도시한 제 4의 실시예의 전원 회로에 관해 실제로 실험을 행하여 얻어진 결과로서, 부하 변동에 대한 AC-DC 전력 변환 효율(ηAC-DC), 역률(PF), 및 정류 평활 전압(Ei)(dc 입력 전압)의 변화 특성을 도 12에 도시한다.

상기 도 12에서는 비교로서, 도 10에 도시한 채로의 역률 개선 회로(PFC : Power Factor Corrector)를 구비하는 회로 구성(PFC 있음)의 전원 회로와, 도 10에 도시한 회로 구성에서 역률 개선 회로를 생략하고 또한 2차측에 동기 정류 회로가 아니라 다이오드 소자에 의한 정류 회로를 구비한 경우의 전원 회로(PFC 없음)의 특성을 나타내고 있다. 상기 경우, 상기 PFC가 없는 회로가 구비하는 절연 컨버터 트랜스포머(PIT)로서는 실시예와 같이 소결합으로는 되지 않고 또한 유기 전압으로서도 예를 들면 2.5V/T 이상으로 설정한 것으로 한다.

도 12에서는 PFC가 있는 전원 회로의 특성을 실선에 의해 나타내고, PFC가 없는 특성을 파선에 의해 나타낸다.

또한, 상기 도 12에 도시한 실험 결과를 얻음에 있어서는 ac 입력 전압(VAC)에 관해서는 100V로 하고, 부하 전력(Po)에 관해서는 최대 부하 전력(Pomax)=150W(Eo=5V×30A) 내지 최소 부하 전력(Pomin)=0W의 범위에서 변동하는 조건으로 하였다. 또한, ac 입력 전압(VAC)에 관해서는 이른바 100V계라고 말하여지는 85V 내지 144V 정도의 범위를 보증하는 것으로 하고 있다.

또한, 도 10에 도시한 PFC가 있는 전원 회로로서의 주요부에 관해서는 다음과 같이 하여 부품을 선정하였다.

ㆍ절연 컨버터 트랜스포머(PIT) : EER-40 페라이트 코어, 갭(G)=1.4㎜, 1차 코일(N1)=60T, 2차 코일(N2A, N2B)=2T, 결합 계수(k)=0.75,

ㆍ1차측 직렬 공진 커패시터(C1)=0.022㎌,

ㆍ역률 개선용 직렬 공진 커패시터(C20A)=C20B=0.022㎌,

ㆍ고주파 인덕터(L10)=56μH,

ㆍ정류 다이오드(D1)=D2=3A/600V,

ㆍ필터 커패시터(CN)=1㎌/200V

이에 반해, 도 10의 구성을 기초로 PFC가 없는 전원 회로로 한 경우에는,

ㆍ1차 코일(N1)=65T,

ㆍ1차측 직렬 공진 커패시터(C1)=0.018㎌와 같이 하여 정수를 변경하였다.

도 10에 도시한 PFC가 있는 전원 회로의 특성으로서, 우선, 역률(PF)에 관해서는 PFC가 없는 경우와 비교하여 대폭적으로 높아저 있는 것이 나타내여진다. 부하 변동에 대해서는 중부하의 경향으로 됨에 따라서 역률(PF)의 값이 높아지는 특성으로 되어 있고, 최대 부하 전력(Po)=150W시에 있어서는 역률(PF)=0.80에 까지 향상되어 있다. 또한, PFC가 없는 경우에는 역률(PF)=0.54로 되어 있다.

또한, 도 10에 도시한 채로의 PFC가 있는 전원 회로의 AC-DC 전력 변환 효율(ηAC-DC)로서는 최대 부하 전력(Po)=150W시에 있어서 ηAC-DC=91.2％가 얻어졌다. 덧붙여서 PFC가 없는 경우에는 ηAC-DC=90.1％가 계측되었다. 그리고, 도 12를 참조하여 알 수 있는 바와 같이 본 실시예의 부하 변동에 수반하는 AC-DC 전력 변환 효율(ηAC-DC)로서는 PFC가 없는 구성보다도 고효율을 얻을 수 있게 된다.

또한, 정류 평활 전압(Ei)(dc 입력 전압)에 관해서는 PFC가 없는 경우와 있는 경우에서, 부하 전력(Po)=150W 내지 50W 부근까지의 변동에 대해서는 거의 동등한 변화폭으로 추이한다. 또한, 예를 들면, 도 32에 도시한, 배전압 정류 회로와의 조합에 의해 초크 인풋 방식을 채택하는 경우의 정류 평활 전압(Ei)의 변동 특성과 비교하여 본 경우에도, PFC 있음으로 된 경우의 변동폭은 대폭적으로 축소되어 있는 것을 알 수 있다.

실험에 의하면, PFC가 없는 경우의 dc 입력 전압(Ei)의 변동폭(ΔEi)은 ΔEi=14V, PFC가 있는 경우는 ΔEi=33V로 되는 결과가 얻어졌다.

도 10에 도시한 채로의 PFC가 있는 전원 회로에 있어서, 최대 부하 전력(Po)=150W시에서의 2차측 dc 출력 전압(Eo)의 리플 전압 레벨(ΔEo)은 ΔEo=40mV가 계측되었다. 이에 대해, PFC가 없는 전원 회로에서는 같은 최대 부하 전력(Po)=150W시에서의 2차측 dc 출력 전압(Eo)의 리플 전압 레벨(ΔEo)은 ΔEo=20mV로 계측되었다. 이 PFC가 있는 경우와 PFC가 없는 경우에서의 ΔEo의 값을 비교하여 알 수 있는 바와 같이 본 실시예에 있어서의 2차측 dc 출력 전압의 리플 증가량은 앞서 기술한 바와 같이 역률 개선 회로를 구비하지 않은 경우의 2배 정도로 억제되어 있다.

도 13은 본 발명의 제 5의 실시예로서의 스위칭 전원 회로의 구성예를 도시하고 있다. 또한, 상기 도면에 있어서, 도 1, 도 6, 도 9, 및 도 10과 동일 부분에 관해서는 동일 부호를 붙이고 설명을 생략한다.

도 13에 도시한 전원 회로에서는 전력 회생 방식의 역률 개선 회로로서, 정전 결합형에 의한 역률 개선 회로(14) 대신에, 자기 결합형에 의한 역률 개선 회로(15)가 구비된다.

상기 자기 결합형의 역률 개선 회로(15)도, 상용 ac 전원(AC)으로부터 정류 평활 전압(Ei)(dc 입력 전압)을 생성하는 정류 평활 회로에 있어서의, 정류 전류 경로에 삽입되도록 하여 마련되어 있고, 필터 커패시터(CN), 고주파 인덕터(L10), 및 고속 리커버리형의 정류 다이오드(D1)와 정류 다이오드(D2)로 이루어진다.

즉, 회로 구성으로서는 도 10에 도시한 역률 개선 회로(14)로부터, 역률 개선용 직렬 공진 커패시터(C20A, C20B)를 생략한 것으로 된다. 상기 점에서는 도 13에 도시한 역률 개선 회로(15)의 쪽이 부품 개수의 삭감이 도모되게 된다.

이와 같은 역률 개선 회로(15)를 구비하는 도 13의 전원 회로에 있어서의 역률 개선 동작은 도 14에 도시된다. 상기 도 14에 있어서도, 도 11과 마찬가지로 하여, ac 입력 전압(VAC), 교류 입력 전류(IAC), 정류 출력 전류(I1), 전압(V2)이 나타내여저 있다. 상기 경우로서도, 도시한 ac 입력 전압(VAC)으로서는 AC 100V계에 대응하는 VAC=100V이고, 1주기가 50Hz가 된다.

도 13에 도시한 역률 개선 회로(15)에 있어서도, 1차측 직렬 공진 회로로부터 전력 회생이 행하여진다. 이로써, 정류 다이오드(D2)에 의한 정류 출력 전압(V2)은 도시한 바와 같이 하여 상기 경우도 스위칭 주기에 의한 교번 전압 성분이 중첩한 파형으로서 얻어진다. 또한, 도 14에 도시된 전압(V2)에 의하면, 도 13에 도시한 전원 회로로서도, 피크 레벨은 300V로 된다.

이와 같은 전압(V2)의 파형을 얻을 수 있음에 의해서도, 도 13의 회로에서는 고속 리커버리형의 정류 다이오드(D2) 및 정류 다이오드(D1)가 귀환되는 1차측 직렬 공진 전류에 의거한 교번 전압 성분의 인가에 응답하여 스위칭을 행하여 있는 것을 이해할 수 있다. 그리고, 상기 경우로서도, 정류 다이오드(D1, D2)의 각각은 이와 같은 교번 전압 성분에 응답하여, 예를 들면 ac 입력 전압(VAC)의 정/부의 피크 값의 약 1/2 이상인 때에 스위칭 동작을 행하여 정류 전류를 단속하도록 되어 있다.

이와 같이 하여 정류 전류가 단속됨으로써, 상기 경우의 정류 출력 전류(I1)로서도, 도시한 바와 같이 하여 교번 파형으로 된다. 또한, 상기 경우의 정류 출력 전류(I1)에는 그 절대치의 피크 레벨 부근에 개략 W자형상의 파형은 나타나 있지 않고, 거의 반파의 정현파 형상으로 되어 있다. 또한, ac 입력 전압(VAC)이 피크로 되는 시점에 대응하는 정류 출력 전류(I1)의 레벨에 관해서는 상기 경우도 5A로 된다.

이와 같은 파형에 의해 흐르는 정류 출력 전류(I1)의 도통 기간으로서도, 앞의 도 10의 회로의 경우와 마찬가지로, 본래는 정류 출력 전압 레벨이 평활 커패시터(Ci1, Ci2)의 양단 전압 레벨보다도 낮아지는 기간에도 정류 다이오드(D1, D2)가도통함으로써 확대하고, 교류 입력 전류(IAC)의 도통 기간으로서도, 상기 정류 출력 전류(I1)의 도통 기간에 거의 일치하도록 하여 확대된다. 즉, 상기 경우에 있어서도, 교류 입력 전류(IAC)의 도통각이 역률 개선 회로를 구비하지 않은 경우보다도 확대되어 있고, 따라서 역률의 개선이 도모되어 있는 것으로 된다. 또한, 상기 경우의 교류 입력 전류(IAC)의 피크 레벨은 5A이다.

그리고, 이와 같은 회로 구성을 채택하는 제 5의 실시예의 전원 회로에서도, 절연 컨버터 트랜스포머(PIT)로서는 앞의 각 실시예와 같은 구조를 채택함으로써, 예를 들면, 결합 계수(k)에 관해, 예를 들면 k=0.75 정도로 까지 저하시키고 있고, 부하 변동, ac 입력 전압의 변동 등에 관계없이 2차측 정류 동작으로서 항상 연속 모드를 얻을 수 있도록 하고 있다.

그 결과, 이전에 기술된 실시예의 전원 회로와 마찬가지로 하여, 2차측 dc 출력 전압(Eo)에 중첩하는 리플 전압의 증가가 억제되는 것으로 되고, 전력 회생 방식으로서 자기 결합형의 구성을 채택한다고 한 경우에도, 그 실용화가 용이하게 실현된다. 또한, 초크 인풋 방식과 비교하여 고전력 변환 효율을 얻을 수 있는 것도 마찬가지이다.

또한, 도 13에 도시한 전원 회로로서도, 2차측 정류 동작으로서 항상 연속 모드를 얻을 수 있던 것을 전제로 하여, 2차측 전파 정류 회로를 코일 전압 검출 방식에 의한 동기 정류 회로로 하고 있음으로써, 최소한의 회로 구성으로 2차측에 있어서의 전력 손실 저감을 유효하게 도모하고 있다.

도 15는 도 13에 도시한 제 2의 실시예로서의 전원 회로에 관해 실제로 실험을 행하여 얻어진 결과로서, 부하 변동에 대한 AC-DC 전력 변환 효율(ηAC-DC), 역률(PF), 및 정류 평활 전압(Ei)(dc 입력 전압)의 변화 특성을 나타내고 있다.

상기 도 15에 있어서도, 비교로서, 도 13에 도시한 채로의 역률 개선 회로(PFC : Power Factor Corrector)(11)를 구비하는 회로 구성(PFC 있음)의 전원 회로와, 도 13에 도시한 회로 구성에서 역률 개선 회로를 생략하고 또한 2차측에 동기 정류 회로가 아니라 다이오드 소자에 의한 정류 회로를 구비한 경우의 전원 회로(PFC 없음)의 특성을 나타내고 있다. 상기 경우도 PFC가 없는 회로가 구비하는 절연 컨버터 트랜스포머(PIT)로서는 실시예와 같이 소결합으로는 되지 않고 또한 유기 전압으로서도 예를 들면 2.5V/T 이상으로 설정한 것으로 한다.

도 15에 있어서, PFC가 있는 전원 회로의 특성은 실선, PFC가 없는 특성은 파선에 의해 나타낸다.

확인을 위해 기술하여 두면, 도 13을 기초로 하여 PFC가 없는 전원 회로는 도 10의 회로 구성을 기초로 하여 PFC가 없는 전원 회로와 같은 구성으로 된다.

또한, 상기 도 15에 도시한 실험 결과를 얻음에 있어서도, ac 입력 전압(VAC)=100V로 하고, 부하 전력(Po)은 150W(Eo=5V×30A) 내지 0W의 범위에서 변동하는 조건으로 하였다. 또한, 도 13에 도시한 PFC 있음으로서의 전원 회로의 주요부에 관해서는 다음과 같이 하여 부품을 선정하였다.

ㆍ절연 컨버터 트랜스포머(PIT) : EER-40 페라이트 코어, 갭(G)= 1.4㎜, 1차 코일(N1)=65T, 2차 코일(N2A, N2B)=2T, 결합 계수(k)=0.75,

ㆍ1차측 직렬 공진 커패시터(C1)=0.018㎌/800V,

ㆍ고주파 인덕터(L10)=120μH,

ㆍ정류 다이오드(D1)=D2=3A/600V,

ㆍ필터 커패시터(CN)=1㎌/200V

상기 경우에도, 도 13에 도시한 채로의 PFC가 있는 전원 회로의 역률(PF)의 특성으로서는 부하 변동에 대해서는 중부하로 됨에 따라서 역률(PF)의 값이 높아지는 경향을 갖는데다가 PFC가 없는 경우와 비교하여 대폭적으로 높아저 있다. 그리고, 최대 부하 전력(Po)=150W시의 역률(PF)로서, 상기 경우는 PF=0.84가 얻어저 있다.

또한, 도 13에 도시한 채로의 PFC가 있는 전원 회로의 AC-DC 전력 변환 효율(ηAC-DC)로서는 최대 부하 전력(Po)=150W시에 있어서 ηAC-DC=91.4％가 얻어저 있고, 예를 들면 제 4의 실시예와 거의 동등한 특성으로 되어 있다. 또한, 상기 경우에 있어서도, PFC가 없는 구성에 있어서의 경우보다도 고효율이 유지되어 있는 것이 도 15로 부터 알 수 있다.

또한, 정류 평활 전압(Ei)(dc 입력 전압)에 관해서는 부하 변동에 대해 전체적으로 PFC가 없는 경우보다도 레벨이 높아저 있지만, 부하 변동에 대한 레벨 변동은 부하 전력(Po)이 150W로부터 50W 부근으로 될 때까지는 거의 일정하게 되는 특성이 얻어졌다. 즉, 제 2의 실시예로서도, 부하 변동에 대한 dc 입력 전압의 변동은 적게 되어 있다고 말할 수 있다.

도 13에 도시한 PFC가 있는 전원 회로에 있어서, 부하 전력(Po)=150W 내지 0W의 변동에 대한 정류 평활 전압(Ei)의 변동폭(ΔEi)은 ΔEi=48V가 계측되었다. 2차측 dc 출력 전압(Eo)의 리플 전압 레벨(ΔEo)에 관해서는 ΔEo=40mV와 동등한 결과가 얻어졌다.

도 16의 회로도는 본 발명의 제 6의 실시예로서의 전원 회로의 구성예를 도시하고 있다. 또한, 상기 도면에 있어서, 도 1, 도 6, 도 9, 도 10 및 도 13과 동일 부분에는 동일 부호를 붙이고 설명을 생략한다.

상기 도 16에 있어서, 상기 전원 회로의 기본 구성으로서는 예를 들면, 제 4 및 제 5의 실시예와 마찬가지로 하여, 배전압 정류 회로에 대해 전력 회생 방식의 역률 개선 회로(16)를 조합시킴과 함께, 타려식의 하프 브리지 결합 방식에 의한 전류 공진형 컨버터에 대해 부분 전압 공진 회로가 조합된 1차측의 구성을 채택한다. 또한, 역률 개선 회로(16)의 전력 회생 방식으로서는 제 5의 실시예와 같은 자기 결합형으로 하고 있다.

또한, 절연 컨버터 트랜스포머(PIT)로서는 앞의 각 실시예와 같은 구조를 채택함으로써, 예를 들면, 결합 계수(k)=0.75 정도로 하고 있고, 이로써, 부하 변동, ac 입력 전압의 변동 등에 관계없이 2차측 정류 동작으로서 항상 연속 모드를 얻을 수 있도록 하고 있다. 또한, 2차측 정류 회로로서도, 앞의 각 실시예와 마찬가지로 하여 코일 전압 검출 방식에 의한 동기 정류 회로로 하고 있다.

상기 도 16에 도시된 역률 개선 회로(16)도, 상용 ac 전원(AC)으로부터 dc 입력 전압(Ei)을 얻기 위한 정류 평활 회로에 있어서의 정류 전류 경로에 대해 삽입되도록 하여 마련되는 것으로 되고, 도시한 바와 같이 하여, 1세트의 고주파 인덕터(L10)와, 역률 개선용 스위칭 소자로서 기능하는 것으로서, 배전압 정류 회로를 이루는 2개의 정류 다이오드(D1, D2)와, 필터 커패시터(CN)를 구비하여 형성된다.

상기 경우, 고주파 인덕터(L10)의 코일의 감기 시작 단부는 상용 ac 전원(AC)의 정극 라인측의 필터 커패시터(CN)와의 접속점에 대해 접속된다. 고주파 인덕터(L10)의 감기 끝남 단부는 1차측 직렬 공진 커패시터(C1)의 직렬 접속을 통하여 1차 코일(N1)의 단부와 접속된다.

또한, 상기 경우에 있어서의 고주파 인덕터(L10)에는 소정의 코일 위치에 대해 탭이 마련되어 있고, 이로써, 고주파 인덕터(L10)는 고주파 코일부(L10A)(제 1 인덕터, 제 1 코일부)와, 고주파 코일부(L10B)(제 2 인덕터, 제 2 코일부)로 분할되는 것으로 된다. 고주파 코일부(L10A)는 상기 경우에는 상용 ac 전원(AC)의 정극 라인과, 상기 탭과의 사이에 삽입된다. 즉, 상용 ac 전원(AC)의 정극 라인에 대해 접속되는 것으로 된다. 고주파 코일부(L10B)는 상기 탭과 1차측 직렬 공진 커패시터(C1)와의 사이에 삽입되고, 1차측 직렬 공진 회로에 대해 접속되는 것으로 된다.

상기 고주파 인덕터(L10)의 탭은 배전압 정류 회로계를 형성하는 정류 다이오드(정류 소자)(D1)의 양극과 정류 다이오드(정류 소자)(D2)의 캐소드와의 접속점에 대해 접속된다.

이로써, 상용 ac 전원(AC)으로부터 정류 평활 전압(Ei)을 생성하는 배전압 정류 회로에 있어서, 상용 ac 전원(AC)이 정극성이 되는 반주기에 형성되는 정류 전류 경로에서는 고주파 코일부(L10A)가 정류 다이오드(D1)와 직렬로 접속되고, 상용 ac 전원(AC)이 부극성이 되는 반주기에 형성되는 정류 전류 경로에서는 고주파 코일부(L10A)가 정류 다이오드(D2)와 직렬로 접속되는 회로 형태를 얻을 수 있게 된다.

1차측 직렬 공진 회로를 형성하게 되는 1차측 직렬 공진 커패시터(C1)와 1차 코일(N1)의 직렬 접속 회로는 또한 고주파 코일부(L10B)의 직렬 접속을 통하여, 배전압 정류 회로에 있어서의 정류 다이오드(D1, D2)의 접속점에 대해 접속되는 것으로 된다. 이것은 스위칭 출력의 귀환을 받는 역률 개선 회로(16)에서 본 경우, 1차측 직렬 공진 회로로서는 1차측 직렬 공진 커패시터(C1)의 커패시턴스와 1차 코일(N1)의 누설 인덕턴스에 더하여 고주파 코일부(L10B)의 인덕턴스도 포함하여 형성되는 것으로 된다.

또한, 역률 개선 회로(16)에 있어서는 상용 ac 전원(AC)의 정극 라인과 부극 라인의 사이에 대해 필터 커패시터(CN)를 삽입한다. 상기 필터 커패시터(CN)는 지금까지의 실시예와 마찬가지로 하여, 정류 전류 경로에 생기는 노멀 모드 노이즈를 억제하도록 된다.

이와 같은 역률 개선 회로(16)의 회로 구성에서는 1차측 직렬 공진 회로에 얻어지는 스위칭 출력(1차측 직렬 공진 전류)을 전력으로서 회생하여, 정류 다이오드(D1, D2)의 정류 동작을 통하도록 하여, 평활 커패시터(Ci)(Ci1, Ci2)에 귀환하는 동작을 얻을 수 있게 된다. 상기 경우, 1차측 직렬 공진 전류를 전력 회생하여 귀환함에 있어서는 상술한 바와 같이 하여 삽입되는 고주파 인덕터(L10)가 개재하여 있는 것이라고 볼 수 있다. 즉, 전력 회생은 고주파 인덕터(L10)에 있어서의 자기 결합에 의해 행하여지는 것으로 볼 수 있다.

이와 같이 하여 귀환되는 스위칭 출력에 의해, 정류 다이오드(D1, D2)가 정류 전류를 스위칭(단속)하는 동작을 얻을 수 있는데, 상기 스위칭 동작이 행하여지는 결과, 역률 개선이 도모되게 된다. 상기 때문에, 도 16에 도시한 회로에서는 배전압 정류 회로를 형성하는 정류 다이오드(D1, D2)를 역률 개선을 위해 정류 전류를 스위칭하는 스위칭 소자로서도 공용하고 있다고 말할 수 있다. 이로써, 예를 들면 정류용의 소자와 역률 개선용의 스위칭 소자를 각각 개별적으로 구비하는 경우보다도, 회로의 부품 개수가 삭감되는 것으로 된다.

또한, 본 실시예에 있어서 유의하여야 할 것은 고주파 인덕터(L10)에 탭을 마련하고, 상기 탭과 정류 다이오드(D1, D2)의 접속점을 접속하고 있음으로써, 1차측 직렬 공진 전류는 고주파 인덕터(L10)에 있어서의 고주파 코일부(L10B)를 경유하여 배전압 정류 회로계(다이오드(D1, D2)의 접속점)에 귀환되는 회로 형태로 되어 있는 것이다.

예를 들면, 앞의 제 5의 실시예 등에 도시된 자기 결합형의 역률 개선 회로의 구성에 있어서는 도 13에 도시한 바와 같이 고주파 인덕터(L10)에는 탭이 마련되어 있지 않고, 고주파 인덕터(L10)의 감기 시작부터 감기 끝남까지의 모든 코일이 정류 전류 경로측에 있도록 되고, 1차측 직렬 공진 회로와, 정류 다이오드(D1, D2)의 접속점과의 사이에는 고주파 인덕터(L10)의 코일부는 삽입되지 않는다.

도 17의 파형도는 상기 구성에 의한 역률 개선 회로(16)의 동작을 상용 ac 전원 주기에 의해 도시하고 있다.

여기서, 도시한 바와 같이 하여 50Hz(1주기=20ms)에 의한 AC 100V계의 ac 입력 전압(예를 들면 VAC=100V)이 입력되어 있는 것을 전제로 하여, 상기한 바와 같이 역률 개선 회로(16)측에 대해, 1차측 직렬 공진 회로로부터 전력 회생이 행하여지는 것으로 된다.

상기 전력 회생에 응답하여, 정류 다이오드(D2)의 양단 전압(V2)으로서는 도시한 바와 같이 하여 상용 ac 전원 주기에 의한 ac 입력 전압 성분에 대해, 1차측 스위칭 컨버터의 스위칭 주기에 의한 교번 전압 성분이 중첩된 파형으로서 얻어진다. 상기 경우, 전압(V2)은 정류 다이오드(D2)가 스위칭을 행하여 정류 전류를 도통시키는 기간에 대응답하여서는 0레벨로 되고, 정류 다이오드(D1)가 도통하게 되는 기간에 대응답하여서는 280Vp로 클램프되는 파형으로 된다. 상기 280Vp의 클램프 레벨은 평활 커패시터(Ci1-Ci2)의 직렬 접속의 양단 전압(Ei)의 레벨에 대응한다.

상기 전압(V2)의 파형으로부터, 정류 다이오드(D1, D2)에 대해서는 스위칭 주기에 의한 교번 전압이 정류 전압에 중첩되도록 하여 인가되어 있다고 말할 수 있다. 상기 결과, ac 입력 전압(VAC)의 정/부의 절대치로서, 예를 들면 그 피크 값의 약 1/2 이상인 때에 비교적 고속으로 스위칭 동작을 행하여 정류 전류를 단속하도록 된다.

이와 같이 하여 정류 다이오드(D1, D2)가 정류 전류를 단속하도록 하여 스위칭함에 응답하여 얻어지는 고주파 인덕터(L10)와, 정류 다이오드(D1, D2)의 접속점과의 사이의 라인에 흐르는 것으로 되는 정류 전류(I1)로서는 도시한 바와 같이 하여, 정류 다이오드(D1, D2)가 스위칭을 행하는 것으로 되는 기간에 응답하여, 반파의 정현파 형상으로 되는 교번 파형으로서 얻어진다. 상기 경우에 있어서, ac 입력 전압(VAC)이 피크로 되는 시점에 대응하는 정류 전류(I1)의 피크 레벨은 9Ap로 된다.

덧붙여서, 이와 같이 하여 생기는 정류 전류(I1)의 교번 파형으로서 고주파 성분은 역률 개선 회로(16) 내에 삽입되는 필터 커패시터(CN)에 흐르도록 된다. 즉, 정류 전류(I1)가 정극성으로 되는 기간에 있어서는 필터 커패시터(CN)→고주파 코일부(L10A)→정류 다이오드(D1)→평활 커패시터(Ci1)→필터 커패시터(CN)의 경로로 흐른다. 또한, 정류 전류(I1)가 부극성으로 되는 기간에 있어서는 필터 커패시터(CN)→평활 커패시터(Ci2)→정류 다이오드(D2)→고주파 코일부(L10A)→필터 커패시터(CN)의 경로로 흐른다.

여기서, 상기한 바와 같이 하여 정류 다이오드(D1, D2)가 ac 입력 전압(VAC)의 정/부의 피크 값의 약 1/2 이상인 때에 상기 교번 전압 성분에 응한 스위칭 동작을 행하게 되어 있는 것으로도 알 수 있는 바와 같이 정류 전류(I1)의 도통 기간은 단지 ac 입력 전압 성분의 인가분만에 의거한 경우의 정류 다이오드(D1, D2)의 도통 기간보다도 긴 기간이 얻어저 있다. 이것은 ac 입력 전압 레벨이 평활 커패시터(Ci1, Ci2)의 양단 전압 레벨보다도 낮아지는 기간에도 정류 다이오드(D1, D2)가 도통하여 정류 동작을 행하고 있고, 그 도통각을 확대시키도록 하여 정류 전류(I1)를 흐르게 하고 있다는 것이다. 그리고, 같은 도 17에 도시한 교류 입력 전류(IAC)의 도통 기간도, 상기 정류 전류(I1)의 도통 기간에 거의 일치한 것으로 되어 있고, 따라서 교류 입력 전류(IAC)의 도통각은 역률 개선 회로를 구비하지 않은 경우보다도 확대되는 것으로 된다. 이로써, 교류 입력 전류(IAC)의 파형으로서는 ac 입력 전압(VAC)의 파형에 보다 가까워지는 것으로 되고, 역률의 개선이 도모된다. 또한, 상기 경우의 교류 입력 전류(IAC)의 피크 레벨은 5Ap로 되어 있다.

여기서, 앞서도 기술한 바와 같이 도 16에 도시한 전원 회로에 있어서의 역률 개선 회로(16)에서는 고주파 인덕터(L10)에 관해 탭을 형성하고, 고주파 코일부(L10A, L10B)로 분할하고 있다. 그리고, 고주파 코일부(L10A)는 상용 ac 전원(AC)의 정극측 라인에 있어서, 정류 다이오드(D1, D2)의 각각과 직렬 접속되는 관계로 되는 위치에 삽입되고, 고주파 코일부(L10B)는 1차측 직렬 공진 회로(C1-L1)와, 정류 다이오드(D1, D2)의 접속점과의 사이에 삽입된다.

이와 같은 접속 양태에 의하면, 고주파 인덕터(L10)에 있어서는 고주파 코일부(L10B)측에서, 1차측 직렬 공진 회로의 스위칭 출력이 입력되는 동작과, 고주파 코일부(L10A)측에서, 전력 회생된 스위칭 출력에 상용 ac 전원이 중첩되는 동작이 복합적으로 얻어지게 된다. 고주파 코일부(L10A, L10B)는 본래는 같은 인덕터에 탭을 형성함으로써 분할된 것이기 때문에, 고주파 코일부(L10A, L10B)는 상호 밀결합이다. 즉, 상기한 고주파 코일부(L10A, L10B)의 동작은 이들 고주파 코일부(L10A, L10B)가 밀결합으로 되어 있는 상태하에서 행하여지는 것으로 된다.

이와 같은 동작이 얻어지는 결과로서, 고주파 인덕터(L10)를 포함하는 역률 개선 회로(16)에 흐르는 것으로 되는 정류 전류(I1)는 도 17에 의해 설명한 바와 같이 하여 거의 완전한 반파의 정현파 형상으로 되는 것이 실험에서 확인되었다. 그리고, 이와 같이 하여 정류 전류(I1)가 정현파 형상으로 됨에 응답하여, 교류 입력 전류(IAC)로서도, 마찬가지로 하여 거의 완전한 정현파 형상을 얻을 수 있는 것으로 된다.

예를 들면, 정류 평활 전압(Ei)을 생성하는 정류 회로로서, 본 실시예와 같은배전압 정류 회로를 구비하는 제 4 및 제 5의 실시예의 전원 회로와 비교하여 보면 알 수 있는 바와 같이 고주파 인덕터(L10)에 관해 탭을 시행하지 않고, 그대로 정류 전류 경로에 삽입하고 있는 형태에서는 정류 다이오드(D1, D2)를 흐르는 것으로 되는 정류 전류는 엔벌로프가 개략 M자형상의 파형으로 된다. 따라서, 교류 입력 전류(IAC)의 파형도 마찬가지로 하여 개략 M자형상으로 된다(도 11, 도 14 참조).

이와 같이 하여 개략 M자형상의 파형으로 되는 교류 입력 전류(IAC)의 실제로서는 예를 들면 9차, 11차, 13차 등의, 고차, 또한, 기수차의 왜곡 레벨이 많아진다. 이와 같은 왜곡은 예를 들면 구체적으로는 전원 고조파 왜곡 규제가 규정하는 규제치에 대한 마진이 적어진다는 부적합함이 생길 가능성이 있다.

이에 대해, 본 실시예로서는 교류 입력 전류(IAC)의 파형이 정현파 형상으로 되기 때문에, 결과로서 고차, 또한, 기수차의 왜곡 레벨은 억제되고, 상기한 바와 같은 전원 고조파 왜곡 규제가 규정하는 규제치에 대한 마진을 충분히 얻는 것이 가능해진다. 그리고, 이와 같은 효과를 얻음에 있어서는 역률 개선을 위한 구성으로 하고 특히 부품 소자를 추가하는 일 없이 고주파 인덕터(L10)에 관해 탭을 마련한 다음, 도 16에 의해 설명한 바와 같이 양단부 및 탭의 접속을 행할 뿐으로 하고 있는 것이다.

또한, 상기 제 6의 실시예로서도, 상용 ac 전원 라인에 대한 파워 초크 코일의 삽입의 필요성이 없어짐에 의한 메리트를 얻을 수 있게 된다.

이 점에 관한 비교로서, 예를 들면, 배전압 정류 회로를 구비하는 도 27 및 도 28에 도시한 스위칭 컨버터의 구성을 기초로 하여 역률 개선 회로(22, 23) 대신에, 파워 초크 코일(PCH)을 삽입하는 구성으로 한 경우, 파워 초크 코일(PCH)의 중량은 153g이다.

이에 비해, 본 실시예에서는 역률 개선 회로(16)를 구성하는 부품의 구체적인 예로서, 고주파 인덕터(L10)에는 예를 들면 EER-19의 소형 페라이트 코어를 이용하고 있다. 또한, 필터 커패시터(CN)는 250V의 내압품이면 좋다. 그리고, 상기 고주파 인덕터(L10)와, 필터 커패시터(CN)를 합계한 중량은 약 20g정도이고, 실장 면적은 8평방센티미터로 된다. 이와 같이 하여, 도 16에 도시한 전원 회로의 경우, 역률 개선 회로(16)를 형성하는 각 부품은 어느 것이나 소형, 경량이고, 역률 개선 회로(16) 전체로도, 상기한 파워 초크 코일(PCH)의 중량, 점유 체적, 실장 면적을 크게 하회한다.

고주파 인덕터(L10)에 이용되는 상기 EER-19의 페라이트 코어는 폐자로이고, 따라서 파워 초크 코일(PCH)과 같이 누설 자속의 영향을 고려하여 기판상의 배치 설계를 할 필요도 없고, 또한, 자기 실드 등을 시행할 필요도 없다. 이로써도 전원 회로 기판의 소형 경량화를 촉진할 수 있다.

또한, 상용 ac 전원 주기에 대응하기 위해, 파워 초크 코일(PCH)에 필요한 인덕턴스가 예를 들면 7.2mH 정도였던 것과 비교하면, 고주파 인덕터(L10)로서는 스위칭 주기의 고주파 전류에 대응하는 것으로 되기 때문에, 그 인덕턴스는 예를 들면, 고주파 코일부(L10A)=45μH, 고주파 코일부(L10B)=10μH이고, 상당한 저 인덕턴스 값을 설정할 수 있다. 이로써, 고주파 인덕터(L10)와 파워 초크 코일(PCH)의 각각에 필요한 권수에 관해 비교한 경우에는 고주파 인덕터(L10) 쪽이 대폭적으로 권수가 적어도 되는 것으로 되는데, 상기 권수의 삭감에 의해 코일 부분에 있어서의 전력 손실은 저하되는 것으로 된다. 이것도, 파워 초크 코일(PCH)에 의해 역률 개선을 도모하는 경우보다도 높은 전력 변환 효율을 얻을 수 있는 것의 요인으로 되어 있다.

참고로서, 도 16에 도시한 전원 회로에 관해 실제로 실험을 행하여 얻어진 결과로서, 부하 변동에 대한 AC-DC 전력 변환 효율(ηAC-DC), 역률(PF), 및 정류 평활 전압(Ei)(dc 입력 전압)의 변화 특성을 도 18에 도시한다.

상기 도 18에 있어서는 비교로 하여, 도 16에 도시한 채로의 역률 개선 회로(PFC : Power Factor Corrector)를 구비하는 회로 구성(PFC 있음)의 전원 회로와, 도 16에 도시한 회로 구성에서 역률 개선 회로를 생략하고 또한 2차측에 동기 정류 회로가 아니라 다이오드 소자에 의한 정류 회로를 구비한 경우의 전원 회로(PFC 없음)와의 특성을 나타내고 있다. 상기 경우, 상기 PFC가 없는 회로가 구비하는 절연 컨버터 트랜스포머(PIT)로서는 실시예보다도 높은 결합 계수(예를 들면 0.8 이상)로 하고, 또한, 유기 전압으로서도 예를 들면 2.5V/T 이상으로 설정한 것으로 한다.

도 18에 있어서는 PFC가 있는 전원 회로의 특성을 실선에 의해 나타내고, PFC가 없는 특성을 파선에 의해 나타낸다.

또한, 상기 도 18에 도시한 실험 결과를 얻음에 있어서는 ac 입력 전압(VAC)에 관해서는 100V로 하고, 부하 전력(Po)에 관해서는 150W(Eo=5V×30A) 내지 0W의 범위에서 변동하는 조건으로 하였다. 또한, 도 16에 도시한 PFC가 있는 전원 회로로서의 주요부에 관해서는 다음과 같이 하여 부품을 선정하였다.

ㆍ절연 컨버터 트랜스포머(PIT) : EER-40 페라이트 코어, 갭(G)=1.4㎜, 1차 코일(N1)=65T, 2차 코일(N2A, N2B)=2T, 결합 계수(k)=0.75

ㆍ1차측 직렬 공진 커패시터(C1)=0.018㎌

ㆍ고주파 인덕터(L10) : L10A=45μH, L10B=10μH

ㆍ정류 다이오드(D1)=D2=3A/600V

ㆍ필터 커패시터(CN)=1㎌/250V

도 16에 도시한 채로의 PFC가 있는 전원 회로의 특성으로서, 우선, 역률(PF)에 관해서는 PFC가 없는 경우와 비교하여 대폭적으로 높아저 있는 것이 나타내여진다. 부하 변동에 대해서는 중부하의 경향으로 됨에 따라서 역률(PF)의 값이 높아지는 특성으로 되어 있고, 최대 부하 전력(Po)=150W시에 있어서는 역률(PF)=0.84에 까지 향상되어 있다. 또한, PFC가 없는 경우에는 역률(PF)=0.54로 되어 있다.

또한, 도 16에 도시한 채로의 PFC가 있는 전원 회로의 AC-DC 전력 변환 효율(ηAC-DC)로서는 최대 부하 전력(Po)=150W시에 있어서 ηAC-DC=91.4％가 얻어졌다. 덧붙여서 PFC가 없는 경우에는 ηAC-DC=90.1％가 계측되어 있고, 본 실시예에서는 1.3％의 향상이 도모되어 있는 것으로 된다. 또한, 이에 수반하여 교류 입력 전력은 1.5W 저감하였다. 그리고, 도 18을 참조하여 알 수 있는 바와 같이 본 실시예의 부하 변동에 수반하는 AC-DC 전력 변환 효율(ηAC-DC)로서는 PFC가 없는 구성보다도 고효율을 얻을 수 있게 된다.

또한, 부하 변동에 대한 정류 평활 전압(Ei)(dc 입력 전압)의 특성으로서는 PFC가 있는 경우쪽이 PFC가 없는 경우보다도 정상적으로 레벨이 낮아저 있지만, 부하 전력(Po)=150W 내지 0W의 변동에 대한 변화폭은 PFC가 있는 경우쪽이 작게 안정되어 있다. 특히 부하 전력(Po)=0W 내지 50W 정도로의 경부하의 조건에 있어서는 PFC가 없는 경우에서는 상당히 변화율이 커저 있음에 대해, PFC가 없는 경우에서는 같은 정도의 변화율에 의한 안정적인 추이로 되어 있다.

또한, 예를 들면, 도 32에 도시한, 배전압 정류 회로와의 조합에 의해 초크 인풋 방식을 채택하는 경우의 정류 평활 전압(Ei)의 변동 특성과 비교하여 본 경우에도, PFC 있음으로 된 경우의 변동폭은 대폭적으로 축소되어 있는 것을 알 수 있다.

실험에 의하면, PFC가 없는 경우의 dc 입력 전압(Ei)의 변동폭(ΔEi)은 ΔEi=14V, PFC가 있는 경우는 ΔEi=33V로 되는 결과가 얻어졌다.

또한, 도 16에 도시한 채로의 PFC가 있는 전원 회로에 있어서, 최대 부하 전력(Po)=150W시에서의 2차측 dc 출력 전압(Eo)의 리플 전압 레벨(ΔEo)은 ΔEo=20mV가 계측되었다. 이에 대한 PFC가 없는 전원 회로에서는 같은 최대 부하 전력(Po)=150W시에서의 2차측 dc 출력 전압(Eo)의 리플 전압 레벨(ΔEo)은 ΔEo=20mV로 계측되었다. 상기 PFC가 있는 경우와 PFC가 없는 경우에서의 ΔEo의 값을 비교하여 알 수 있는 바와 같이 본 실시예에 있어서의 2차측 dc 출력 전압의 리플 증가량은 역률 개선 회로를 구비하지 않은 경우와 동등하게 까지 억제된다고 말하는 양호한 결과가 얻어저 있다.

상기 제 6의 실시예의 전원 회로는 상용 ac 전원(AC)으로부터 정류 평활 전압(Ei)을 생성하는 정류 회로가 배전압 정류 회로로 되어 있는 경우에 있어서, 전력 회생 방식의 역률 개선 회로에 관해, 교류 입력 전류(IAC)의 개략 M자 파형을 보정하여 보다 양호한 역률 개선 특성을 얻기 위한 구성을 도시하고 있다고 말할 수 있다.

그러나, 이와 같은 교류 입력 전류(IAC)의 개략 M자 파형 보정을 위한 구성으로서는 상기 정류 회로가 배전압 정류 회로로 되는 경우뿐만 아니라, 예를 들면, 통상의 전파 정류 회로로 되는 경우에도 적용할 수 있는 것이다. 이로써, 전파 정류 회로에 대해 전력 회생 방식의 역률 개선 회로를 구비한 구성에 있어서도, 교류 입력 전류(IAC)에 관한 M자 파형 경향은 완화되고, 보다 완전한 정현파형에 근접한 것이 되고, 상기 제 6의 실시예와 마찬가지로 하여, 교류 입력 전류(IAC)의 파형에 관한 고차/기수차의 왜곡이 저감되는 것으로 된다.

따라서, 다음에 설명하는 제 7 및 제 8의 실시예로서는 상용 ac 전원(AC)으로부터 정류 평활 전압(Ei)을 생성하는 정류 회로가 통상의 전파 정류 회로로 되는 경우에 대응답하여, 교류 입력 전류(IAC)의 개략 M자 파형을 보정하는 전력 회생 방식의 역률 개선 회로의 구성을 나타내는 것으로 한다.

도 19는 제 7의 실시예로서의 전원 회로의 구성을 도시하고 있다.

도 19에 있어서, 상기 전원 회로로서는 앞의 각 실시예와 마찬가지로 하여, 1차측의 기본 구성으로서, 타려식의 하프 브리지 결합 방식에 의한 전류 공진형 컨버터에 대해 부분 전압 공진 회로가 조합된 구성을 채택한다. 또한, 정류 평활 전압(Ei)을 생성하는 정류 회로로서는 제 1 내지 제 3의 실시예와 마찬가지로, 전파 정류 회로(Di, Ci)로 되어 있다. 또한, 절연 컨버터 트랜스포머(PIT)로서는 앞의 각 실시예와 같은 구조를 채택함으로써, 예를 들면, 결합 계수(k)=0.75 정도로 하고 있고, 이로써, 부하 변동, ac 입력 전압의 변동 등에 관계없이 2차측 정류 동작으로서 항상 연속 모드를 얻을 수 있도록 하고 있다. 또한, 2차측 정류 회로로서도, 앞의 각 실시예와 마찬가지로 하여 코일 전압 검출 방식에 의한 동기 정류 회로로 하고 있다.

상기 도 19에 도시된 역률 개선 회로(17)는 상용 ac 전원(AC)으로부터 dc 입력 전압(Ei)을 얻기 위한 정류 평활 회로에 있어서의 정류 전류 경로에 대해 삽입되도록 하여 마련되는 것으로, 전력 회생 방식으로서 자기 결합형에 의한 역률 개선 회로의 구성을 채택한다.

역률 개선 회로(17)는 고주파 인덕터(L10), 스위칭 다이오드(D1)(역률 개선용 스위칭 소자), 필터 커패시터(CN)를 구비한다.

상기 경우의 고주파 인덕터(L10)에는 소정의 코일 위치에 대해 탭이 마련되어 있고, 이로써, 고주파 인덕터(L10)는 고주파 코일부(L10A)(제 1 인덕터 : 제 1 코일부)와, 고주파 코일부(L10B)(제 2 인덕터 : 제 2 코일부)로 분할된다. 상기 경우, 고주파 인덕터(L10)로서의 코일 전체의 감기 시작 단부는 고주파 코일부(L10A)측의 감기 시작 단부로 되고, 따라서 고주파 코일부(L10A)의 감기 끝남 단부와, 고주파 코일부(L10B)의 감기 시작 단부가 탭 위치로 된다. 고주파 코일부(L10B)측의 감기 끝남 단부가 고주파 인덕터(L10)로서의 코일 전체의 감기 끝남 단부로 된다.

고주파 인덕터(L10)에 있어서, 고주파 코일부(L10A)의 감기 시작이 되는 측의 단부는 스위칭 다이오드(D1)의 캐소드에 접속된다. 스위칭 다이오드(D1)의 애노드는 브리지 정류 회로(Di)의 정극 출력 단자와 접속된다. 또한, 고주파 인덕터(L10)에 있어서, 고주파 코일부(L10B)의 감기 끝남이 되는 측의 단부는 1차측 직렬 공진 커패시터(C1)의 직렬 접속을 통하여 1차 코일(N1)의 단부와 접속된다. 또한, 고주파 인덕터(L10)의 탭은 평활 커패시터(Ci)의 정극 단자와 접속된다.

상기한 접속 형태에서는 상용 ac 전원(AC)으로부터 dc 입력 전압(Ei)을 생성하는 정류 회로계에 있어서, 상용 ac 전원(AC)이 정극성/부극성이 되는 반주기마다 형성되는 정류 전류 경로에서, 고주파 코일부(L10A)가 스위칭 다이오드(D1)와 직렬로 접속되는 회로 형태를 얻을 수 있게 된다.

또한, 1차측 직렬 공진 회로를 형성하게 되는 1차측 직렬 공진 커패시터(C1)와 1차 코일(N1)의 직렬 접속 회로는 또한 고주파 코일부(L10B)의 직렬 접속을 통하여, 고주파 코일부(L10A)와 평활 커패시터(Ci)의 정극 단자와의 접속점에 대해 접속되는 것으로 된다. 즉, 상용 ac 전원(AC)으로부터 dc 입력 전압(Ei)을 생성하기 위한 전파 정류 회로의 정류 전류 경로에 대해 접속되는 것으로 된다. 이것을 1차측 직렬 공진 회로 경유로 스위칭 출력의 귀환을 받는 역률 개선 회로(17)에서 본 경우, 1차측 직렬 공진 회로로서는 1차측 직렬 공진 커패시터(C1)의 커패시턴스와 1차 코일(N1)의 누설 인덕턴스에 더하여 고주파 코일부(L10B)의 인덕턴스도 포함하여 형성되는 것으로 하여 취급할 수 있다.

또한, 상기 경우의 필터 커패시터(CN)는 브리지 정류 회로(Di)의 정극 출력 단자와, 평활 커패시터(Ci)의 정극 단자와의 사이에 삽입된다. 상기 삽입 형태에서는 필터 커패시터(CN)는 스위칭 다이오드(D1)-고주파 코일부(L10A)의 직렬 접속 회로에 대해 병렬로 접속되어 있는 것으로 된다. 상기 필터 커패시터(CN)는 정류 전류 경로에 생기는 노멀 모드 노이즈를 억제한다.

이와 같은 역률 개선 회로(17)의 회로 구성에 의하면, 정류 전류 경로에서, 고주파 코일부(L10A)로서의 인덕턴스 성분과, 스위칭 다이오드(D1)로서의 전류를 스위칭(단속)하는 소자가 직렬 접속되어 삽입되어 있는 것으로 된다. 그리고, 상기 직렬 접속 회로에 대해, 1차측 직렬 공진 회로에 얻어지는 스위칭 출력(1차측 직렬 공진 전류)이 (고주파 코일부(L10B)를 끼우고) 인가됨으로써, 이로써 얻어지는 교번 전압에 응답하여 스위칭 다이오드(D1)가 정류 전류(I1)를 단속하도록 하여 스위칭 동작을 행하여, 상기 정류 전류(I1)를 평활 커패시터(Ci)에 흐르게 하도록 된다. 즉, 역률 개선 회로(17)에 있어서는 1차측 직렬 공진 회로에 얻어지는 1차측 직렬 공진 전류를 전력으로서 회생하여, 정류 전류 경로를 경유하여 평활 커패시터에 대해 귀환하고 있는 동작을 얻을 수 있는 것으로 된다.

이 경우에도, 1차측 직렬 공진 전류를 전력 회생하여 귀환함에 있어서는 상술한 바와 같이 하여 삽입되는 고주파 인덕터(L10)가 개재하여 있는 것이라고 볼 수 있다. 즉, 전력 회생은 고주파 인덕터(L10)에 있어서의 자기 결합에 의해 행하여지는 것으로 볼 수 있다.

상기 제 7의 실시예로서도, 고주파 인덕터(L10)에 탭을 마련하고, 도 19에 도시한 접속 형태로 하고 있음으로써, 1차측 직렬 공진 전류는 고주파 인덕터(L10)에 있어서의 고주파 코일부(L10B)를 경유하여 전력 회생(귀환)되는 회로 형태로 되어 있다고 말할 수 있다.

예를 들면 비교로서, 앞의 제 2의 실시예 등에 도시된 자기 결합형의 역률 개선 회로의 구성이라면, 도 6에 도시한 바와 같이 고주파 인덕터(L10)에는 탭이 마련되어 있지 않고, 고주파 인덕터(L10)의 감기 시작부터 감기 끝남까지의 모든 코일이 정류 전류 경로측에 있도록 되고, 1차측 직렬 공진 회로와 정류 전류 경로와의 사이에는 고주파 인덕터(L10)의 코일부는 삽입되지 않는다.

도 20의 파형도는 역률 개선 회로(17)의 동작을 상용 ac 전원 주기에 의해 도시하고 있다. 또한, 여기서의 상용 ac 전원(AC)으로서는 AC 200V계에 대응하는 교류 입력 전류 VAC=230V가 입력되어 있는 것으로 한다.

상기한 바와 같이 하여 상용 ac 전원(AC)이 입력되어 있는 상태하에서 스위칭 동작이 행하여졌다고 하면, 상기 스위칭 동작에 응답하여, 1차측 직렬 공진 회로로부터 역률 개선 회로(17)측에 대해, 전력 회생으로서의 동작에 의해 스위칭 출력이 귀환되는 것으로 된다. 이로써, 1차측 직렬 공진 회로에 있어서, 1차측 직렬 공진 커패시터(C1)와, 고주파 코일부(L10A)와 평활 커패시터(Ci)의 정극 단자와의 접속점(정류 전류 경로)과의 사이에 개재하게 되는 고주파 코일부(L10B)의 양단 전압(V2)은 도시한 파형에 의해 정극성과 부극성에서 피크가 생기는 엔벌로프의 스위칭 주기에 응한 교번 파형으로 된다. 상기 고주파 코일부(L10B)의 양단 전압(V2)의 파형에 있어서, 0레벨 기준의 정극성의 피크는 약 200V로 된다. 또한, 부극성측의 엔벌로프는 정류 전류(I1)의 도통 기간 이외는 약 200V로 거의 일정하고, 정류 전류(I1)의 도통 기간에 대응답하여 개략 오목(凹)자형상으로 돌출한 엔벌로프로 되는 파형을 얻을 수 있다. 상기 개략 오목자형상의 엔벌로프 파형에 있어서, ac 입력 전압(VAC)의 피크(정류 전류(I1)의 피크)에 대응하는 시점의 레벨은 약 300V 정도로 된다.

또한, 정류 전류 경로측에 삽입되어 있는 것으로 되는 고주파 코일부(L10A)의 양단 전압(V1)은 도시한 바와 같이 하여, 상기 전압(V2)이 거의 반전하는 것 같은 파형으로 된다. 상기 전압(V1)의 정극성측의 엔벌로프는 정류 전류(I1)의 도통 기간 이외는 약 120V로 거의 일정하고, 정류 전류(I1)의 도통 기간에 대응답하여 개략 오목자형상으로 돌출한 엔벌로프로 되는 파형을 얻을 수 있다. 상기 개략 오목자형상의 엔벌로프 파형에 있어서, ac 입력 전압(VAC)의 피크(정류 전류(I1)의 피크)에 대응하는 시점의 레벨은 약 200V 정도로 된다. 상기 부극성의 엔벌로프 파형은 예를 들면 정류 평활 전압(Ei)의 파형에 대응한 것이지만, 0레벨 기준의 피크 레벨은 약 120V로 된다.

예를 들면, 상기한 고주파 코일부(L10A)의 양단 전압(V1)이 교번 파형으로 되어 있는 것으로도 알 수 있는 바와 같이 1차측 직렬 공진 회로로부터 전력 회생에 의해 귀환되는 스위칭 출력(1차측 직렬 공진 전류)에 의해, 정류 평활 전압(Ei)(dc 입력 전압)을 생성하기 위한 정류 전류 경로에는 스위칭 주기에 의한 교번 전압이 중첩되어 있는 것을 알 수 있다. 고속 리커버리형의 스위칭 다이오드(D1)는 상기 전압(V1)에 있어서의 교번 전압 성분의 인가에 의해, 예를 들면 ac 입력 전압(VAC)의 정/부의 절대치가 그 피크 값의 약 1/2 이상인 때에 스위칭 동작을 행하여, 브리지 정류 회로(Di)의 정극 출력 단자로부터 흘러 오게 되는 정류 전류(I1)를 단속한다.

이와 같이 하여 정류 전류(I1)가 단속됨으로써, 스위칭 다이오드(D1)를 흐른 정류 전류(I1)는 도시한 바와 같이 하여 도통 기간에 있어서, 정현파 형상에 의한 정극성의 반파의 엔벌로프로 되는 교번 파형으로서 얻어진다. 또한, 상기 경우에 있어서, ac 입력 전압(VAC)이 피크로 되는 시점에 대응하는 정류 전류(I1)의 레벨은 10Ap로 된다.

또한, 고주파 코일부(L10A)와 평활 커패시터(Ci)의 정극 단자와의 사이의 라인에 흐르는 전류, 즉, 고주파 코일부(L10A)로부터 평활 커패시터(Ci)에 유입하려고 하는 정류 전류(I2)는 도시한 바와 같이 하여, 예를 들면 정극성/부극성의 피크가 약 5A로 되는 1차측 직렬 공진 전류에 대해 상기 정류 전류(I1)가 중첩한 파형으로서 얻어진다.

상기한 파형에 의해 흐르는 정류 전류(I1)의 도통 기간은 브리지 정류 회로(Di)로부터 출력되는 정류 출력 전압 레벨이 평활 커패시터(Ci)의 양단 전압보다도 낮아지는 기간에도 흐르는 것으로 되어 있고, 같은 도 20에 도시한 교류 입력 전류(IAC)의 도통 기간도, 상기 정류 전류(I1)의 도통 기간에 거의 일치한 것으로 된다. 즉, 교류 입력 전류(IAC)의 도통각은 역률 개선 회로를 구비하지 않은 경우보다도 확대되어 있는 것이고, 교류 입력 전류(IAC)의 파형으로서는 ac 입력 전압(VAC)의 파형에 가까워지는 것으로 되어 있다. 즉, 역률 개선이 도모되어 있는 것으로 된다. 또한, 교류 입력 전류(IAC)의 피크 레벨은 상기 경우 5Ap로 되어 있다.

여기서, 앞서도 기술한 바와 같이 도 19에 도시한 전원 회로에 있어서의 역률 개선 회로(17)에서는 고주파 인덕터(L10)에 관해 탭을 형성하고, 고주파 코일부(L10A, L10B)로 분할하고 있다. 또한, 고주파 코일부(L10A, L10B)에 관해서는 상호 직렬로 되는 접속 관계에 있다. 그리고, 고주파 코일부(L10A)는 상용 ac 전원(AC)을 입력하여 전파 정류를 행하는 정류 회로의 정류 출력 라인으로서의 정류 전류 경로에서, 스위칭 다이오드(D1)와 직렬 접속되는 관계로 되는 위치에 삽입되고, 고주파 코일부(L10B)는 1차측 직렬 공진 회로(C1-L1)와 직렬 접속되고, 상기 1차측 직렬 공진 회로의 인덕턴스 성분의 일부로서 기능하도록 되어 있는데다가 상기 정류 전류 경로로서, 고주파 코일부(L10A)와 평활 커패시터(Ci)의 정극 출력 단자와의 사이의 라인에 대해 접속된다.

이와 같은 접속 양태에 따르면, 고주파 인덕터(L10)에 있어서는 고주파 코일부(L10B)측에서, 1차측 직렬 공진 회로의 스위칭 출력이 입력되는 동작과, 고주파 코일부(L10A)측에서, 전력 회생된 스위칭 출력에 상용 ac 전원이 중첩되는 동작이 복합적으로 얻어지게 된다. 고주파 코일부(L10A, L10B)는 본래는 같은 인덕터에 탭을 형성함으로써 분할된 것이기 때문에, 고주파 코일부(L10A, L10B)는 직렬 접속의 관계에 있고, 상호 밀결합이다. 따라서, 상기한 고주파 코일부(L10A, L10B)의 동작은 이들 고주파 코일부(L10A, L10B)가 밀결합으로 되어 있는 상태하에서 행하여지는 것으로 된다.

이와 같은 동작이 얻어지는 결과로서, 고주파 인덕터(L10)를 포함하는 역률 개선 회로(17)에 흐르는 것으로 되는 정류 전류(I1)는 도 20에 의해 설명한 바와 같이 하여 거의 완전한 정현파 형상으로 되는 것이 실험에서 확인되었다. 그리고, 이와 같이 하여 정류 전류(I1)가 정현파 형상으로 됨에 응답하여, 교류 입력 전류(IAC)로서도, 마찬가지로 하여 거의 완전한 정현파 형상을 얻을 수 있는 것으로 된다.

예를 들면, 상용 ac 전원(AC)으로부터 정류 평활 전압(Ei)을 생성하는 정류 회로가 전파 정류 회로로 되는 경우에 있어서도, 전력 회생 방식(자기 결합형, 정전 결합형)의 역률 개선 회로로서, 고주파 인덕터(L10)가 분할되지 않고 상용 ac 전원(AC)측의 라인에 삽입된 구성을 채택하는 경우, 정류 다이오드(D1, D2)를 흐르는 것으로 되는 정류 전류의 실제로서는 그 엔벌로프가 개략 M자형상의 파형으로 되는 경향을 갖는다. 따라서, 교류 입력 전류(IAC)의 파형도 마찬가지로 하여 개략 M자형상의 경향으로 된다.

이에 대해, 본 실시예로서는 상기한 바와도 같이 교류 입력 전류(IAC)의 실제로서, 그 파형이 정현파 형상으로 되기 때문에, 상기한 바와 같은 전원 고조파 왜곡 규제가 규정하는 규제치에 대한 마진을 충분히 얻는 것이 가능해진다. 그리고, 상기 경우에도, 상기 효과를 얻음에 있어서는 역률 개선을 위한 구성으로 하여 특히 부품 소자를 추가하는 일 없이 고주파 인덕터(L10)에 관해 탭을 마련한 다음, 도 19에 의해 설명한 바와 같이 양단부 및 탭의 접속을 행할 뿐으로 좋다.

본 실시예와의 비교로서, 예를 들면 도 25 및 도 26에 도시한 스위칭 컨버터의 구성을 기초로 하여, 역률 개선 회로(20, 21) 대신에, 파워 초크 코일(PCH)을 삽입하는 구성으로 한 경우, 파워 초크 코일(PCH)의 중량은 153g 정도아다,

이에 대해 본 실시예에서는 역률 개선 회로(17)를 구성하는 부품의 구체적인 예로서, 고주파 인덕터(L10)에는 예를 들면 EER-19의 소형 페라이트 코어를 이용하고 있다. 또한, 필터 커패시터(CN)는 200V의 내압품이면 좋다. 그리고, 상기 고주파 인덕터(L10)와, 필터 커패시터(CN)를 합계한 중량은 약 20g 정도이고, 실장 면적은 8평방센티미터로 된다. 또한, 스위칭 다이오드(D1)는 3A/600V의 것도 것을 선정하였다. 이와 같이 하여, 도 19에 도시한 전원 회로의 경우, 역률 개선 회로(17)를 형성하는 각 부품은 어느 것이나 소형, 경량이고, 역률 개선 회로(17) 전체로도, 상기한 파워 초크 코일(PCH)의 중량, 점유 체적, 실장 면적을 크게 하회한다.

또한, 상기 경우에 있어서도, 고주파 인덕터(L10)에 이용되는 상기 EER-19의 페라이트 코어는 폐자로이고, 따라서 파워 초크 코일(PCH)과 같이 누설 자속의 영향을 고려하여 기판상의 배치 설계를 할 필요도 없고, 또한, 자기 실드 등을 시행할 필요도 없다. 이로써도 전원 회로 기판의 소형 경량화를 촉진할 수 있다.

또한, 상용 ac 전원 주기에 대응하기 위해, 파워 초크 코일(PCH)에 필요한 인덕턴스가 예를 들면 4.2mH 정도였던 것과 비교하면, 고주파 인덕터(L10)로서는 스위칭 주기의 고주파 전류에 대응하는 것으로 되기 때문에, 그 인덕턴스는 예를 들면, 고주파 코일부(L10A)=45μH, 고주파 코일부(L10B)=85μH이고, 상당한 저 인덕턴스 값을 설정할 수 있다. 이로써, 고주파 인덕터(L10)와 파워 초크 코일(PCH)의 각각에 필요한 권수에 관해 비교한 경우에는 고주파 인덕터(L10) 쪽이 대폭적으로 권수가 적어도 되는 것으로 되는데, 상기 권수의 삭감에 의해 코일 부분에 있어서의 전력 손실은 저하되는 것으로 된다. 이것도, 파워 초크 코일(PCH)에 의해 역률 개선을 도모하는 경우보다도 높은 전력 변환 효율을 얻을 수 있는 것의 요인으로 되어 있다.

상기 도 19에 도시한 전원 회로에 관해 실제로 실험을 행하여 얻어진 결과로서, 부하 변동에 대한 AC-DC 전력 변환 효율(ηAC-DC), 역률(PF), 및 정류 평활 전압(Ei)(dc 입력 전압)의 변화 특성을 도 21에 도시한다. 또한, 상기 도 21에서는 비교로서, 도 19에 도시한 채로의 역률 개선 회로(17)를 구비하는 회로 구성(PFC 있음)의 전원 회로와, 도 19에 있어서 역률 개선 회로(17)로부터, 고주파 코일부(L10B)를 생략한 회로 구성이 되는 전원 회로의 특성을 나타내고 있다. 역률 개선 회로(17)(L10B 있음)를 구비하는 전원 회로의 특성을 실선에 의해 나타내고, 고주파 코일부(L10B)를 생략한 전원 회로의 특성을 파선에 의해 나타낸다.

또한, 상기 도 21에 도시한 실험 결과를 얻음에 있어서는 ac 입력 전압(VAC)에 관해서는 230V로 하고, 부하 전력(Po)에 관해서는 150W(Eo=5V×30A) 내지 0W의 범위에서 변동하는 조건으로 하였다. 또한, ac 입력 전압(VAC)의 입력 조건으로서는 이른바 200V계라고 말하여지는 180V 내지 288V의 범위를 보증하는 것으로 하고 있다. 또한, 도 19에 도시한 PFC가 있는 전원 회로로서의 주요부에 관해서는 다음과 같이 하여 부품을 선정하였다.

ㆍ절연 컨버터 트랜스포머(PIT) : EER-40 페라이트 코어, 갭(G)=1.4㎜, 1차 코일(N1)=60T, 2차 코일(N2A, N2B)=2T, 결합 계수(k)=0.75

ㆍ1차측 직렬 공진 커패시터(C1)=0.018㎌/800V

ㆍ고주파 인덕터(L10) : L10A=45μH, L10B=85μH

ㆍ스위칭 다이오드(D1)=3A/600V

ㆍ필터 커패시터(CN)=1㎌/200V

또한, 역률 개선 회로로서 고주파 코일부(L10B)를 생략한 구성을 채택하는 경우의, 고주파 코일부(L10A)의 인덕턴스로서는 120μH를 설정하는 것으로 하였다. 또한, 이후의 설명에 있어서는 예를 들면 도 19에 도시한 전원 회로로부터 역률 개선 회로(17) 그 자체를 생략한 전원 회로와의 특성의 비교도 기술하지만, 상기 역률 개선 회로를 구비하지 않은 전원 회로에서는 1차 코일(N1)=65T, 1차측 직렬 공진 커패시터(C1)=0.018㎌를 선정하는 것으로 하였다.

도 19에 도시한 채로의 역률 개선 회로(17)를 구비하는 전원 회로의 특성(실선)으로서, 우선, 역률(PF)에 관해서는 고주파 코일부(L10B)가 생략된 역률 개선 회로를 구비하는 경우(파선)와 비교하면, 부하 변동 범위 전체에 있어서 약간 낮아저 들어가는 것이지만, 거의 동등하다로 보아도 좋은 실용상 충분한 값으로 되는 특성을 얻이 수어저 있다. 또한, 상기 경우의 부하 변동에 대한 역률(PF)의 변화로서는 역률 개선 회로(17)를 구비하는 전원 회로의 경우와, 고주파 코일부(L10B)가 생략된 전원 회로의 경우에서 함께, 중부하의 경향으로 됨에 따라서 높아지는 특성으로 되어 있다. 역률 개선 회로(17)를 구비하는 전원 회로에 관해서는 최대 부하 전력(Po)=150W시에 있어서는 역률(PF)=0.80이 얻어진다.

또한, 역률 개선 회로(17)를 구비하지 않는 구성에서는 역률(PF)=0.54로 된다.

또한, 상기 도면의 특성으로서는 나타나지 않지만, 전술한 바와도 같이, 교류 입력 전류(IAC)의 파형은 고주파 코일부(L10B)가 생략된 역률 개선 회로를 구비하는 전원 회로에서는 개략 M자형상의 경향으로 되는 것에 대해, 역률 개선 회로(17)를 구비하는 전원 회로에서는 정현파 형상으로 된다. 따라서 예를 들면 9차, 11차, 13차 등의 홀수 고조파의 왜곡 레벨의 억제라는 점을 포함하여, 종합적인 역률 개선 결과로서는 역률 개선 회로(17)를 구비하는 전원 회로쪽이 유리하다고 말할 수 있다.

또한, 역률 개선 회로(17)를 구비하는 전원 회로의 AC-DC 전력 변환 효율(ηAC-DC)로서는 최대 부하 전력(Po)=150W시에 있어서 ηAC-DC=92.0％가 얻어졌다. 그리고, 도 21에 의하면, 고주파 코일부(L10B)가 생략된 역률 개선 회로를 구비하는 경우보다도, 부하 전력(Po)=50W 내지 150W의 넓은 부하 변동 범위에서, 보다 높은 전력 변환 효율을 얻을 수 있는 것을 알 수 있다. 즉, 도 19에 도시한 바와 같이 하여, 고주파 인덕터(L10)에 탭을 마련하고 고주파 코일부(L10A, L10B)로 분할하여, 도시한 접속 형태로 한1 구성으로 한 쪽이 높은 전력 변환 효율을 얻을 수 있는 결과로 되어 있다.

덧붙여서, 역률 개선 회로를 구비하지 않는 전원 회로에서는 전력 변환 효율(ηAC-DC)=90.1％가 계측되어 있고, 이것과 비교한 경우, 도 19에 도시한 전원 회로로서는 1.9％향상하고 있다는 것으로 된다. 또한, 이에 수반하여, 교류 입력 전력은 3.5W 저감한 것으로 된다.

또한, 정류 평활 전압(Ei)(dc 입력 전압)에 관해서는 역률 개선 회로(17)를 구비하는 전원 회로에서는 부하 전력(Po)이 중부하의 경향으로 됨에 따라서 증가 경향으로 되고는 있지만, 부하 변동에 대한 변화로서는 전체적 거의 일정한다고 볼 수 있다. 상기 특성은 도 9 및 도 10에 도시한 전원 회로와 비교한 경우에는 부하 변동에 대한 정류 평활 전압(Ei)의 변동폭은 대폭적으로 축소된 것으로 되어 있다. 이것은 역률 개선 회로(17)에 의해 회생되는 전력량이 부하 변동에 응답하여 가변인 것에 의한다. 또한, 예를 들면, 도 12에 도시한 초크 인풋 방식을 채택하는 경우의 정류 평활 전압(Ei)의 변동 특성과 비교하여 본 경우에도, 그 변동폭은 대폭적으로 축소되어 있는 것을 알 수 있다.

또한, 역률 개선 회로(17)를 구비하는 전원 회로의 경우의 정류 평활 전압(Ei)의 특성을 고주파 코일부(L10B)를 생략한 회로 구성의 경우의 특성과 비교한 경우에는 부하 전력(Po)이 50W 미만부터 150W까지가 넓은 범위에서, 보다 높은 레벨을 얻을 수 있는 것도 알 수 있다. 이와 같이 하여 정류 평활 전압(Ei)의 레벨이 상승하는 것도, 도 19에 도시한 실시예의 회로에 관한 전력 변환 효율이 향상되는 요인으로 되어 있다.

역률 개선 회로(17)를 구비하는 전원 회로에 있어서, 최대 부하 전력(Po)=150W시에서의 정류 평활 전압(Ei)의 리플 전압 레벨(ΔEi)은 ΔEi=5.5V가 계측되었다. 또한, 2차측 dc 출력 전압(Eo)의 리플 전압 레벨(ΔEo)은 ΔEo=20mV가 계측되었다.

고주파 코일부(L10A)를 생략한 역률 개선 회로를 구비하는 전원 회로에서는 정류 평활 전압(Ei)의 리플 전압 레벨(ΔEi)은 최대 부하 전력(Po)=150W시에 있어서는 22.5V가 계측되었다.

또한, 역률 개선 회로를 구비하지 않은 구성의 전원 회로에서는 같은 최대 부하 전력(Po)=150W시에서의 정류 평활 전압(Ei)의 리플 전압 레벨(ΔEi)은 ΔEi=14V로 계측되고, 2차측 dc 출력 전압(Eo)의 리플 전압 레벨(ΔEo)은 ΔEo=10mV로 계측되었다.

이 때문에, 우선, 역률 개선 회로(17)를 구비하는 전원 회로를 고주파 코일부(L10A)를 생략한 역률 개선 회로를 구비하는 전원 회로와 비교한 경우에는 정류 평활 전압(Ei)의 리플 전압 레벨(ΔEi)은 ΔEi=5.5V에 대해 ΔEi=22.5V이기 때문에, 거의 1/4 정도로 대폭적으로 억제되어 있는 것을 알 수 있다. 이와 같이 하여, 정류 평활 전압(Ei)의 리플 전압 레벨(ΔEi)이 억제되어 있다는 것은 2차측 dc 출력 전압(Eo)에 중첩하는 상용 ac 전원 주기의 리플도 대폭적으로 억제된다는 것을 의미하고 있다. 즉, 상기 리플 전압 레벨(ΔEi)에 관한 결과는 도 19에 도시한 실시예의 전원 회로가 종래의 전력 회생 방식에 의한 역률 개선 회로를 구비하는 전원 회로보다도, 2차측 dc 출력 전압의 리플이 대폭적으로 억제된다는 것을 나타내는 것으로 된다.

또한, 2차측 dc 출력 전압(Eo)의 리플 전압 레벨(ΔEo)에 관해 비교하면, 역률 개선 회로(17)를 구비하는 전원 회로에서는 ΔEo=20mV인 것에 대해, 역률 개선 회로를 구비하지 않는 전원 회로에서는 ΔEo=10mV로 되어 있다. 즉, 앞서 기술한 바와 같이 본 실시예에 있어서의 2차측 dc 출력 전압의 리플 증가량은 역률 개선 회로를 구비하지 않은 경우의 2배 정도로 억제되어 있는 것이다.

도 22는 본 발명의 제 8의 실시예로서의 스위칭 전원 회로의 구성예를 도시하고 있다.

도 22에 도시한 전원 회로는 제 7의 실시예의 전원 회로의 구성에 있어서 구비되는 역률 개선 회로(17) 대신에, 역률 개선 회로(18)가 구비된다. 상기 역률 개선 회로(18)로서도, 자기 결합형에 의한 전력 회생 방식을 채택한다.

상기 역률 개선 회로(18)도, 상용 ac 전원(AC)으로부터 정류 평활 전압(Ei)(dc 입력 전압)을 생성하는 브리지 정류 회로(Di)와 평활 커패시터(Ci)와의 사이의 정류 전류 경로에 삽입되도록 하여 마련되어 있고, 필터 커패시터(CN), 고주파 인덕터(L10)(제 1 인덕터), 및 고속 리커버리형의 스위칭 다이오드(D1)를 구비한다.

상기 경우에 있어서, 고주파 인덕터(L10)에는 탭은 마련되어 있지 않다. 이것 대신에, 도 22에 도시한 회로에서는 절연 컨버터 트랜스포머(PIT)의 1차 코일(N1)에 있어서의 소정의 코일 위치에 대해 탭을 마련한 것으로 하고 있고, 이로써, 1차 코일(N1)을 1차 코일부(N1A, N1B)의 2개의 코일부로 분할한 것으로 하고 있다. 그리고, 후술하는 바와 같이 하여, 1차 코일부(N1A, N1B) 중, 1차 코일부(N1B)가 역률 개선 회로(18)를 형성하는 인덕터의 하나(제 2 인덕터)로서 포함되는 것으로 된다.

상기 경우에 있어서는 1차 코일(N1)에 있어서, 1차 코일부(N1A)측의 단부를 감기 시작으로 하고 있고, 상기 감기 시작 단부를 1차측 직렬 공진 커패시터(C1)의 직렬 접속을 통하여, 스위칭 소자(Q1)의 소스와 스위칭 소자(Q2)의 드레인과의 접속점(스위칭 출력점)에 접속하는 것으로 하고 있다. 상기 경우에는 1차측 직렬 공진 커패시터(C1)의 삽입 위치로서는 스위칭 출력점측으로 되게 되지만, 1차 코일(N1)과 1차측 직렬 공진 커패시터(C1)는 직렬 접속되는 관계에 있고, 따라서 1차측 직렬 공진 커패시터(C1)의 커패시턴스와 1차 코일(N1)(N1A＋N1B)의 누설 인덕턴스(L1)에 의해, 스위칭 컨버터의 동작을 전류 공진형으로 하기 위한 1차측 직렬 공진 회로가 형성되는 것과, 상기 1차측 직렬 공진 회로에 대해 스위칭 소자(Q1, Q2)의 스위칭 출력이 전달된다.

또한, 상기한 바와 같이 하여 1차 코일(N1) 전체로서의 감기 시작 단부가 1차 코일부(N1A)측의 단부로 됨으로써, 1차 코일(N1A)의 감기 시작 단부는 1차 코일(N1)의 감기 시작 단부와 같게 되고, 감기 끝남 단부는 1차 코일(N1)의 탭 위치로 된다. 또한, 1차 코일부(N1B)의 감기 시작 단부는 탭 위치로 되고, 감기 끝남 단부는 1차 코일(N1) 전체로서의 감기 끝남 단부와 같게 된다.

상기한 바와 같이 하여, 필터 커패시터(CN), 고주파 인덕터(L10), 스위칭 다이오드(D1), 및 1차 코일부(N1B)를 구비하는 역률 개선 회로(18)는 다음과 같은 접속 양태에 의해 형성된다.

스위칭 다이오드(D1)의 애노드는 브리지 정류 회로(Di)의 정극 출력 단자와 접속된다. 스위칭 다이오드(D1)의 캐소드는 1차 코일(N1)의 탭과 접속된다. 이것은 역률 개선 회로(18)에 있어서는 스위칭 다이오드(D1)의 캐소드가 1차 코일부(N1B)의 감기 시작 단부와 접속되는 것을 의미한다.

1차 코일부(N1B)의 감기 끝남 단부(1차 코일(N1)의 감기 끝남 단부)는 고주파 인덕터(L10)를 통하여 평활 커패시터(Ci)의 정극 단자와 접속된다. 따라서, 역률 개선 회로(18) 내에서는 고주파 인덕터(L10)와 1차 코일부(N1B)는 직렬로 되는 접속 관계에 있다.

노멀 모드 노이즈를 억제하기 위한 필터 커패시터(CN)는 스위칭 다이오드(D1)의 애노드와, 평활 커패시터(Ci)의 정극 단자와의 사이에 삽입된다. 이와 같이 하여 삽입된` 필터 커패시터(CN)는 스위칭 다이오드(D1)-1차 코일부(N1B)-고주파 인덕터(L10)의 직렬 접속 회로에 대해 병렬로 접속되어 있는 것이라고 볼 수 있다.

이와 같은 접속 양태에 의한 역률 개선 회로(18)가 삽입된 경우에 있어서, 브리지 정류 회로(Di)의 정극 출력 단자로부터 출력되는 정류 전류는 스위칭 다이오드(D1)→1차 코일부(N1B)→고주파 인덕터(L10)의 경로로 평활 커패시터(Ci)에 유입하는 것으로 된다. 즉, 상용 ac 전원(AC)으로부터 정류 평활 전압(Ei)(dc 입력 전압)을 생성하기 위한 전파 정류 회로의 정류 전류 경로에서, 상기 (스위칭 다이오드(D1)-1차 코일부(N1B)-고주파 인덕터(L10))로 이루어지는 직렬 접속 회로가 삽입되어 있는 형태를 취한다.

또한, 상기 경우에는 상기한 바와 같이 하여 1차 코일(N1)의 1차 코일부(N1B)가 정류 전류 경로에 포함되게 되어 있음으로써, 1차측 직렬 공진 회로에 얻어지는 스위칭 출력(1차측 직렬 공진 전류)을 전력으로서 회생하여, 자기 결합(고주파 인덕터(L10) 및 1차 코일부(N1B))를 통하도록 하여 평활 커패시터(Ci)에 귀환하고 있는 것으로 된다.

예를 들면 도 19에 도시한 역률 개선 회로(17)의 경우, 고주파 인덕터(L10)에 탭을 시행하여 형성되는 고주파 코일부(L10A, L10B) 중, 고주파 코일부(L10B)는 정류 전류 경로 내에는 삽입되어는 있지 않는 것이지만, 1차 코일(N1)과 직렬 공진 커패시터(C1)를 통하여 직렬 접속되는 관계에 있다. 따라서, 1차측 직렬 공진 회로를 형성하는 인덕턴스 성분으로서 기능하는 것으로 되어 있다. 그리고, 고주파 코일부(L10B)는 밀결합의 관계에 있다고 하는 고주파 코일부(L10A)에 대해, 1차측 직렬 공진 회로의 스위칭 출력을 전달하도록 하고 있고, 이로써, 역률 개선 회로(17) 내에서, 스위칭 출력에 상용 ac 전원을 중첩시키는 전력 회생 동작을 얻고 있던 것이다.

도 22에 도시한 역률 개선 회로(18)에 있어서도, 1차 코일부(N1B)는 1차측 직렬 공진 회로를 형성하는 인덕턴스 성분을 갖는 것이고, 고주파 인덕터(L10)와 직렬 접속되어 있음으로써, 고주파 인덕터(L10)에 대해 거의 밀결합으로 할 수 있다. 그리고, 이와 같은 관계를 얻을 수 있는 기초로, 1차 코일부(N1B)로부터 고주파 인덕터(L10)에 대해 스위칭 출력을 전달함으로써, 상기 도 19의 역률 개선 회로(17)와 같은 전력 회생 동작을 얻도록 하고 있다.

이와 같은 동작에서 보면, 우선 도 19에 도시한 역률 개선 회로(17)에 있어서의 고주파 코일부(L10A)와, 고주파 코일부(L10B)와의 관계는 상기 도 22에 도시된 역률 개선 회로(18)에 있어서의 고주파 인덕터(L10)(제 1 인덕터)와 1차 코일부(N1B)(제 2 인덕터)의 관계와 등가라고 말할 수 있다.

상기 구성에 의한 역률 개선 회로(18)를 구비하는 도 22의 전원 회로에 있어서의 역률 개선 동작은 도 23에 도시된다. 상기 도 23에 있어서도, 도 20과 마찬가지로, ac 입력 전압(VAC), 교류 입력 전류(IAC), 정류 전류(I1, I2), 전압(V1, V2)이 나타난다.

도 22의 회로의 경우, 정류 전류(I1)는 브리지 정류 회로(Di)의 정극 출력 단자로부터 스위칭 다이오드(D1)를 흐르는 전류로 되고, 정류 전류(I2)는 고주파 인덕터(L10)와 평활 커패시터(Ci)의 정극 단자와의 사이의 라인에 흐르는 전류로 된다. 또한, 전압(V1)은 스위칭 다이오드(D1)의 애노드와 1차 코일(N1)의 탭과의 접속점과, 1차측 접지와의 사이의 전위로 된다. 전압(V2)은 고주파 인덕터(L10)와 1차 코일부(N1B)와의 단부의 접속점과, 1차측 접지와의 사이의 전위로 된다. ac 입력 전압(VAC)으로서는 50Hz로 230V이고, 도 20의 경우와 같은 조건이다.

역률 개선 회로(18)에 있어서도, 상기한 바와 같이 1차측 직렬 공진 회로로부터의 전력 회생의 동작에 의해 스위칭 출력이 귀환된다. 상기 때, 고주파 인덕터(L10)와 1차 코일부(N1B)와의 단부의 전위인 전압(V2)은 도시한 바와 같이 하여, 상용 ac 전원 주기의 리플 성분이 중첩하고 있는 정류 평활 전압(Ei)에 대해, 스위칭 주기에 의한 교번 전압 성분이 또한 중첩한 파형으로서 얻어진다. 상기 전압(V2)으로서도, 정류 전류(I1)의 도통 기간에 대응답하여 개략 오목자형상으로 돌출한 엔벌로프로 되는 파형을 얻을 수 있다. 또한, 상기 경우에도, 여기서, 전압(V2)의 엔벌로프 파형에 관해, 상용 ac 전원(AC)(정류 전류(I1))의 피크에 대응하는 시점에서의 최대 레벨은 570V, 최소 레벨은 320V로 된다.

또한, 스위칭 다이오드(D1)의 애노드와 1차 코일(N1)의 탭과의 접속점과, 1차측 접지와의 사이의 전위로 되는 전압(V1)은 상기 전압(V2)과 거의 같은 파형을 얻을 수 있다. 단, 1차 코일부(N1B)가 개재하지 않는 분만큼, 상용 ac 전원(AC)(정류 전류(I1))의 피크에 대응하는 시점에서의 최대 레벨은 550V, 최소 레벨은 300V로 되어 있는 것으로도 알 수 있는 바와 같이 전체로서, 20V 저하되도록 하여 시프트한 것으로 된다.

상기 전압(V1, V2)이 교번 파형으로 되어 있는 것으로도 알 수 있는 바와 같이 도 22에 도시한 역률 개선 회로(18)에 있어서도, 1차측 직렬 공진 회로로부터 전력 회생에 의해 귀환되는 스위칭 출력(1차측 직렬 공진 전류)에 의해, 정류 평활 전압(Ei)(dc 입력 전압)을 생성하기 위한 정류 전류 경로에는 스위칭 주기에 의한 교번 전압이 중첩된다. 그리고, 상기 경우에도, 스위칭 다이오드(D1)는 상기 전압(V1)에 있어서의 교번 전압 성분의 인가에 의해, 예를 들면 ac 입력 전압(VAC)의 정/부의 절대치가 그 피크 값의 약 1/2 이상인 때에 스위칭 동작을 행하여, 브리지 정류 회로(Di)의 정극 출력 단자로부터 흘러 오게 되는 정류 전류(I1)를 단속한다. 따라서, 상기 경우에 있어서도, 정류 전류(I1)는 그 도통 기간에 있어서 정현파 형상에 의한 정극성의 반파의 엔벌로프를 갖는 교번 파형으로 된다. 또한, 상기 경우에 있어서도, ac 입력 전압(VAC)이 피크로 되는 시점에 대응하는 정류 전류(I1)의 레벨은 10Ap로 된다.

또한, 고주파 코일부(L10A)로부터 평활 커패시터(Ci)에 유입하려고 하는 정류 전류(I2)는 도시한 바와 같이 하여, 예를 들면 상기 경우에도, 정극성/부극성의 피크가 약 5A로 되는 1차측 직렬 공진 전류에 대해 상기 정류 전류(I1)가 중첩하는 파형으로서 얻어진다.

이와 같은 파형에 의해 흐르는 정류 전류(I1)의 도통 기간으로서도, 브리지 정류 회로(Di)로부터 출력되는 정류 출력 전압 레벨이 평활 커패시터(Ci)의 양단 전압보다도 낮아지는 기간에도 흐르는 것으로 되어 있고, 교류 입력 전류(IAC)의 도통 기간도, 상기 정류 전류(I1)의 도통 기간에 거의 일치한다. 즉, 상기 경우에 있어서도, 교류 입력 전류(IAC)의 도통각이 역률 개선 회로를 구비하지 않은 경우보다도 확대되어 있고, 따라서 역률 개선이 도모되어 있는 것으로 된다. 또한, 상기 경우의 교류 입력 전류(IAC)의 피크 레벨은 5Ap이다.

도 22를 참조하여 설명한 바와 같이, 역률 개선 회로(18)에 있어서의 고주파 인덕터(L10), 1차 코일부(N1B)의 동작, 기능으로서는 각각, 제 7의 실시예로서 도 19에 도시한 역률 개선 회로(17)에 있어서의 고주파 코일부(L10A), 고주파 코일부(L10B)와 등가로 되는 것이다. 전술한 바와도 같이, 역률 개선 회로(17)에 있어서의 고주파 코일부(L10A), 고주파 코일부(L10B)의 동작에 의해서는 정류 전류(I1)는 정현파 형상으로 되는 것이고, 이에 응답하여 교류 입력 전류(IAC)도 정현파 형상으로 된다. 따라서 도 22에 도시한 역률 개선 회로(18)의 역률 개선 결과로서도, 도 23에 도시된 바와 같이 하여, 정류 전류(I1) 및 교류 입력 전류(IAC)는 정현파 형상으로 된다.

즉, 도 22에 도시한 제 8의 실시예의 전원 회로로서도, 홀수 고조파의 왜곡이 레벨이 억제되는 것으로 되어, 예를 들면 전원 고조파 왜곡 규제가 규정하는 규제치에 대한 마진을 충분히 얻는 것이 가능해진다. 또한, 제 8의 실시예에 있어서도, 이와 같은 효과를 얻음에 있어서는 절연 컨버터 트랜스포머(PIT)의 1차 코일(N1)에 대해 탭을 마련한 다음, 도 22에 도시한 회로가 형성되도록 접속을 행할 뿐이면 좋고, 특히 부품 소자를 추가할 필요는 없다.

이와 같은 회로 구성을 채택하는 제 8의 실시예의 전원 회로에서도, 절연 컨버터 트랜스포머(PIT)로서는 앞서 설명한 제 7의 실시예와 같은 구조를 채택함으로써, 예를 들면, 결합 계수(k)에 관해, 예를 들면 k=0.75 정도로 까지 저하시키고 있고, 부하 변동, ac 입력 전압의 변동 등에 관계없이 2차측 정류 동작으로서 항상 연속 모드를 얻을 수 있도록 하고 있다.

이로써, 앞의 제 7의 실시예의 전원 회로와 마찬가지로 하여, 2차측 dc 출력 전압(Eo)에 중첩하는 리플 전압의 증가가 억제되는 것으로 되고, 전력 회생 방식으로서 자기 결합형의 구성을 채택한 경우에도, 그 실용화가 용이하게 실현된다. 또한, 초크 인풋 방식과 비교하여 고전력 변환 효율을 얻을 수 있는 것도 마찬가지이다.

또한, 도 22에 도시한 전원 회로로서도, 2차측 정류 동작으로서 항상 연속 모드를 얻을 수 있던 것을 전제로 하여, 2차측 전파 정류 회로를 코일 전압 검출 방식에 의한 동기 정류 회로로 하고 있음으로써, 최소한의 회로 구성으로 2차측에 있어서의 전력 손실 저감을 유효하게 도모하고 있다.

또한, 상기 경우에도 고주파 인덕터(L10)는 초크 인풋 방식에 의한 역률 개선을 위한 파워 초크 코일(PCH)과 비교하여 훨씬 저위 인덕턴스이고, 그 만큼의 전력 손실의 저감 효과도 얻어진다.

도 24는 도 22에 도시한 제 8의 실시예로서의 전원 회로에 관해 실제로 실험을 행하여 얻어진 결과로서, 부하 변동에 대한 AC-DC 전력 변환 효율(ηAC-DC), 역률(PF), 및 정류 평활 전압(Ei)(dc 입력 전압)의 변화 특성을 나타내고 있다.

또한, 상기 도 24에 도시한 실험 결과를 얻음에 있어서도, ac 입력 전압(VAC)=230V로 하고, 부하 전력(Po)은 150W(Eo=5V×30A) 내지 0W의 범위에서 변동하는 조건으로 하였다. 또한, 도 22에 도시한 전원 회로의 주요부에 관해서는 다음과 같이 하여 부품을 선정하였다.

ㆍ절연 컨버터 트랜스포머(PIT) : EER-40 페라이트 코어, 갭(G)=1.4㎜, 1차 코일(N1)(1차 코일부(N1A)=60T, 1차 코일부(N1B)=4T) 2차 코일(N2A)=N2B=2T, 결합 계수(k)=0.75

ㆍ1차측 직렬 공진 커패시터(C1)=0.018㎌/800V

ㆍ고주파 인덕터(L10)=75μH(EER-19 형 코어)

ㆍ스위칭 다이오드(D1)=3A/600V

ㆍ필터 커패시터(CN)=1㎌/200V

도 22에 도시한 전원 회로의 역률(PF)의 특성으로서는 부하 변동에 대해서는 중부하로 됨에 따라서 역률(PF)의 값이 높아지는 경향을 갖는 것으로 되어 있다. 최대 부하 전력(Po)=150W시의 역률(PF)로서는 PF=0.81이 얻어저 있다.

또한, 도 22에 도시한 전원 회로의 AC-DC 전력 변환 효율(ηAC-DC)로서는 최대 부하 전력(Po)=150W시에 있어서 ηAC-DC=92.0％가 얻어저 있고, 제 7의 실시예와 거의 동등한 특성으로 되어 있다.

또한, 정류 평활 전압(Ei)(dc 입력 전압)으로서는 상기 경우에도, 역률 개선 회로를 구비하지 않는 전원 회로(PFC가 없는 전원 회로)와 비교하여 레벨이 높아저 있다. 또한, 부하 변동에 대한 레벨 변동으로서도, 앞의 제 7의 실시예와 마찬가지로 하여, 부하 전력(Po)이 중부하의 경향으로 됨에 따라서 증가 경향으로 되고는 있지만, 부하 변동에 대한 변화는 전체로서 거의 일정하다고 볼 수 있는 특성을 얻고 있다. 즉, 제 8의 실시예로서도, 부하 변동에 대한 dc 입력 전압의 변동은 적어저 있다.

또한, 도 22에 도시한 전원 회로에 관해, 2차측 dc 출력 전압(Eo)의 리플 전압 레벨(ΔEo)은 ΔEo=20mV로 되고, 앞의 제 7의 실시예의 전원 회로와 동등한 결과가 얻어졌다. 또한, 최대 부하 전력(Po)=150W시에서의 정류 평활 전압(Ei)의 리플 전압 레벨(ΔEi)은 거의 0레벨로 까지 억제되어 있는 것이 계측되었다.

본 발명은 지금까지 설명한 전원 회로의 구성으로 한정되는 것이 아니다.

먼저, 절연 컨버터 트랜스포머(PIT)에 관해서이지만, 예를 들면 코어 형식 등을 비롯하여, 그 구조에 관해서는 소요 이하의 자속밀도로 되도록 되어 있으면, 적절히 변경되어도 상관없다.

또한, 예를 들면, 상기 각 실시예로서의 스위칭 컨버터는 타려식에 의한 전류 공진형 컨버터를 그 기초로 하고 있지만, 자려식에 의한 전류 공진형 컨버터를 구비하여 구성하는 것도 가능하게 된다. 상기 경우에는 스위칭 소자로서 예를 들면 바이폴러 트랜지스터를 선정할 수 있다. 나아가서는 4석의 스위칭 소자를 풀 브리지 결합한 전류 공진형 컨버터에도 적용할 수 있다. 또한, 예를 들면 스위칭 컨버터의 1차측의 스위칭 소자(Q1, Q2)로서는 IGBT(Insulated Gate Bipolar Transistor) 등, 타려식에 사용 가능한 소자라면, MOS-FET 이외의 소자가 채용되어도 상관없다. 또한, 앞서 설명한 각 부품 소자의 정수(定數) 등도, 실제의 조건 등에 응답하여 변경되어도 상관없다.

또한, 2차측 전파 정류 회로인, 코일 전압 검출 방식의 동기 정류 회로의 세부의 구성에 대해서도 적절히 변경되어도 좋다. 나아가서는 역률 개선 회로로서도 실시예로서 나타낸 것으로 한정되는 것이 아니라, 지금까지 본 출원인이 제안하여 온 각종의 전력 회생(귀환) 방식에 의한 회로 형태를 기초로 한 구성을 채용하는 것도 가능하다.

본 발명의 실시예는 특정 용어를 사용하여 기술되었지만, 상기 설명은 단지 예시적인 것으로서 이하의 청구 범위의 본질 또는 범위로부터 벗어나지 않고서도 여러 변경예 및 변형예가 이루어질 수 있다는 것은 주지의 사실이다.

상기한 바와 같이, 본 발명의 스위칭 전원 회로로서는 전력 회생 방식에 의한 역률 개선을 위한 구성을 채택하면서도, 2차측 dc 출력 전압의 리플 전압이 억제되게 되기 때문에, 예를 들면 2차측 dc 출력 전압을 생성하기 위한 2차측 정류 평활 커패시터의 커패시턴스로서는 실용 범위로 수습할 수 있다. 즉, 전력 회생 방식에 의한 역률 개선 구성을 구비한 전원 회로의 실용화를 지금까지보다도 용이하게 실현하여 추진하는 것이 가능해진다.

또한, 이로써, 대체의 역률 개선 기술로서 초크 인풋 방식을 채택할 필요도 없게 되는데, 이것은 역률 개선 기능을 갖는 전원 회로로서, 대폭적인 전력 변환 효율의 향상과, 대폭적인 회로 기판 사이즈의 소형 경량화가 도모되었다는 효과가 얻어진 것을 의미한다.

도 1은 본 발명의 제 1의 실시예에 따른 스위칭 전원 회로의 구성예를 도시한 회로도.

도 2는 도 1의 스위칭 전원 회로에 구비되는 절연 컨버터 트랜스포머의 구조예를 도시한 도면.

도 3은 도 1의 스위칭 전원 회로의 역률 개선 동작에 관련된 몇몇 요소의 동작을 도시한 파형도.

도 4는 부하가 높고 낮은 경우에 도 1의 스위칭 전원 회로에 있어서의 2차측 전파(full wave) 정류 회로의 정류 동작을 도시한 파형도.

도 5는 도 1의 스위칭 전원 회로에 있어서의 부하 변동에 대한 AC-DC 전력 변환 효율, 역률, 및 정류 평활 전압(dc 입력 전압)의 특성을 도시한 도면.

도 6은 본 발명의 제 2의 실시예에 따른 스위칭 전원 회로의 구성예를 도시한 회로도.

도 7은 도 6의 스위칭 전원 회로의 역률 개선 동작에 관련된 몇몇 요소의 동작을 도시한 파형도.

도 8은 도 6의 스위칭 전원 회로에 있어서의 부하 변동에 대한 AC-DC 전력 변환 효율, 역률, 및 정류 평활 전압(dc 입력 전압)의 특성을 도시한 도면.

도 9는 본 발명의 제 3의 실시예에 따른 스위칭 전원 회로의 구성예를 도시한 회로도.

도 10은 본 발명의 제 4의 실시예에 따른 스위칭 전원 회로의 구성예를 도시한 회로도.

도 11은 도 10의 스위칭 전원 회로의 역률 개선 동작에 관련된 몇몇 요소의 동작을 도시한 파형도.

도 12는 도 10의 스위칭 전원 회로에 있어서의 부하 변동에 대한 AC-DC 전력 변환 효율, 역률, 및 정류 평활 전압(dc 입력 전압)의 특성을 도시한 도면.

도 13은 본 발명의 제 5의 실시예에 따른 스위칭 전원 회로의 구성예를 도시한 회로도.

도 14는 도 13의 스위칭 전원 회로의 역률 개선 동작에 관련된 몇몇 요소의 동작을 도시한 파형도.

도 15는 도 13의 스의칭 전원 회로에 있어서의 부하 변동에 대한 AC-DC 전력 변환 효율, 역률, 및 정류 평활 전압(dc 입력 전압)의 특성을 도시한 도면.

도 16은 본 발명의 제 6의 실시예에 따른 스위칭 전원 회로의 구성예를 도시한 회로도.

도 17은 도 16의 스위칭 전원 회로의 역률 개선 동작에 관련된 몇몇 요소의 동작을 도시한 파형도.

도 18은 도 16의 스위칭 전원 회로에 있어서의 부하 변동에 대한 AC-DC 전력 변환 효율, 역률, 및 정류 평활 전압(dc 입력 전압)의 특성을 도시한 도면.

도 19는 본 발명의 제 7의 실시예에 따른 스위칭 전원 회로의 구성예를 도시한 회로도.

도 20은 도 19의 스위칭 전원 회로의 역률 개선 동작에 관련된 몇몇 요소의 동작을 도시한 파형도.

도 21은 도 19의 스위칭 전원 회로에 있어서의, 부하 변동에 대한 AC-DC 전력 변환 효율, 역률, 및 정류 평활 전압(dc 입력 전압)의 특성을 도시한 도면.

도 22는 본 발명의 제 8의 실시예에 따른 스위칭 전원 회로의 구성예를 도시한 회로도.

도 23은 도 22의 스위칭 전원 회로의 역률 개선 동작에 관련된 몇몇 요소의 동작을 도시한 파형도.

도 24는 도 22의 스위칭 전원 회로에 있어서의 부하 변동에 대한 AC-DC 전력 변환 효율, 역률, 및 정류 평활 전압(dc 입력 전압)의 특성을 도시한 도면.

도 25는 종래의 스위칭 전원 회로의 구성예를 도시한 회로도.

도 26은 종래의 스위칭 전원 회로의 다른 구성예를 도시한 회로도.

도 27은 종래의 스위칭 전원 회로의 다른 구성예를 도시한 회로도.

도 28은 종래의 스위칭 전원 회로의 다른 구성예를 도시한 회로도.

도 29 및 도 30은 역률 개선 기술로서 초크 인풋 방식(choke input system)을 채택한 종래의 스위칭 전원 회로의 구성예를 도시한 회로도.

도 31 및 도 32는 도 29 및 도 30의 스위칭 전원 회로에서의 부하 변동에 대한 AC-DC 전력 변환 효율, 역률, 및 정류 평활 전압(dc 입력 전압)의 특성을 도시한 도면.

Claims (11)

1. 스위칭 전원 회로에 있어서,

   입력으로서 ac 입력 전압을 수신하여 정류 전압을 생성하고, 상기 정류 전압을 평활화하여 dc 입력 전압을 생성하는 평활 커패시터를 포함하는 정류 평활 수단과,

   입력으로서 상기 평활 커패시터로부터 상기 dc 입력 전압을 수신하여 스위칭 동작을 실행하는 스위칭 소자를 포함하는 스위칭 수단과,

   상기 스위칭 소자를 구동하여 상기 스위칭 동작을 실행하는 스위칭 구동 수단과,

   상기 스위칭 수단의 스위칭 동작에 의해 얻어지는 스위칭 출력이 공급되는 1차 코일과, 교번 전압이 상기 스위칭 출력에 응답하여 상기 1차 코일에 여기되는 2차 코일을 포함하는 절연 컨버터 트랜스포머와,

   상기 스위칭 수단의 동작을 전류 공진형의 동작으로 만들기 위해, 상기 절연 컨버터 트랜스포머의 상기 1차 코일의 누설 인덕턴스 성분과, 상기 1차 코일에 직렬 접속된 1차측 직렬 공진 커패시터의 커패시턴스에 의해 형성되는 1차측 직렬 공진 회로와,

   상기 절연 컨버터 트랜스포머의 상기 2차 코일에서 여기된 교번 전압을 입력으로서 수신하여, 2차측 dc 출력 전압을 생성하는 2차측 dc 출력 전압 생성 수단과,

   상기 2차측 dc 출력 전압의 레벨에 응답하여 상기 스위칭 구동 수단을 제어하여, 상기 스위칭 수단의 스위칭 주파수를 가변함으로써, 2차측 dc 출력 전압에 대한 정전압 제어를 실행하는 정전압 제어 수단과,

   상기 스위칭 수단의 스위칭 동작에 의해 상기 1차측 직렬 공진 회로에서 얻어진 1차측 직렬 공진 전류를 전력으로서 상기 평활 커패시터에 회생 및 귀환(regenerating and feeding)시키고, 상기 평활 커패시터에 귀환된 상기 전력에 응답하여 상기 정류 평활 수단의 정류 동작에 의해 얻어진 정류 전류를 단속하는 역률 개선용 스위칭 소자를 포함하여 상기 정류 전류를 도통 또는 비도통하는 역률 개선용 수단을 포함하고,

   상기 절연 컨버터 트랜스포머는 자속밀도를, 상기 2차측 dc 출력 전압의 변동에 관계없이 2차측 정류 전류가 연속 모드가 되도록 설정하는 것을 특징으로 하는 스위칭 전원 회로.
2. 제 1항에 있어서,

   상기 역률 개선 수단은,

   상기 정류 평활 수단에서 ac 입력 전압을 정류하기 위한 전파 정류 회로의 형태로 된 정류 회로의 정류 출력 단자와 상기 평활 커패시터의 정극 단자 사이에서 직렬로 삽입되는 고주파 인덕터와, 상기 역률 개선용 스위칭 소자로서 작용하는 다이오드가 직렬 접속되는 직렬 접속 회로와,

   상기 다이오드 소자에 대해 병렬로 접속되고, 상기 고주파 인덕터와 함께 직렬 공진 회로를 형성하는 역률 개선용 직렬 공진 커패시터와,

   상기 직렬 접속 회로에 대해 병렬로 접속되는 필터 커패시터를 구비하고,

   상기 1차측 직렬 공진 회로는 상기 직렬 접속 회로의 상기 고주파 인덕터와 상기 다이오드 소자의 접속점에 접속되는 것을 특징으로 하는 스위칭 전원 회로.
3. 제 1항에 있어서,

   상기 역률 개선 수단은,

   상기 정류 평활 수단에서 ac 입력 전압을 정류하기 위한 전파 정류 회로의 형태로 된 정류 회로의 정류 출력 단자와 상기 평활 커패시터의 정극 단자 사이에서 직렬로 삽입되는 고주파 인덕터와, 상기 역률 개선용 스위칭 소자로서 작용하는 다이오드가 직렬 접속되는 직렬 접속 회로와,

   상기 직렬 접속 회로에 대해 병렬로 접속되는 필터 커패시터를 구비하고,

   상기 1차측 직렬 공진 회로는 상기 직렬 접속 회로의 고주파 인덕터와 다이오드 소자의 접속점에 접속되는 것을 특징으로 하는 스위칭 전원 회로.
4. 제 1항에 있어서,

   상기 정류 평활 수단은 배전압 정류 회로(voltage doubler rectification circuit)로서 형성되고, 상기 ac 입력 전압의 반주기의 한 쪽에 형성되는 정류 전류 경로에 삽입되는 제 1의 정류 소자와, 상기 ac 입력 전압의 반주기의 다른 쪽에 형성되는 정류 전류 경로에 삽입되는 제 2의 정류 소자를 구비하고,

   상기 제 1의 정류 소자 및 제 2의 정류 소자는 상기 역률 개선 수단의 상기 역률 개선용 스위칭 소자로서 작용하고,

   상기 역률 개선 수단은,

   상기 ac 입력 전압의 한 쪽의 반주기에 형성되는 정류 전류 경로에서 상기 제 1의 정류 소자와 직렬로 접속되고, 상기 ac 입력 전압의 다른 쪽의 반주기에 형성되는 정류 전류 경로에서 상기 제 2의 정류 소자와 직렬로 접속되는 고주파 인덕터와,

   상기 제 1의 정류 소자 및 상기 제 2의 정류 소자에 대해 병렬로 접속되어, 상기 고주파 인덕터와 함께 직렬 공진 회로를 형성하는 역률 개선용 직렬 공진 커패시터와,

   상기 제 1의 정류 소자와 상기 고주파 인덕터에 의해 형성되는 직렬 접속 회로, 및 상기 제 2의 정류 소자와 상기 고주파 인덕터에 의해 형성되는 직렬 접속 회로에 대해 병렬로 접속된 필터 커패시터를 더 구비하고,

   상기 1차측 직렬 공진 회로는 상기 상기 제 1의 정류 소자, 상기 제 2의 정류 소자, 및 상기 고주파 인덕터의 접속점에 대해 접속되는 것을 것을 특징으로 하는 스위칭 전원 회로.
5. 제 1항에 있어서,

   상기 정류 평활 수단은 배전압 정류 회로로서 형성되고, 상기 ac 입력 전압의 한 쪽의 반주기에 형성되는 정류 전류 경로에 삽입되는 제 1의 정류 소자와, 상기 상용 ac 입력 전압의 다른 쪽의 반주기에 형성되는 정류 전류 경로에 삽입되는 제 2의 정류 소자를 구비하고,

   상기 역률 개선 수단은,

   상기 ac 입력 전압의 한 쪽의 반주기에 형성되는 정류 전류 경로에서 상기 제 1의 정류 소자와 직렬로 접속되고, 상기 ac 입력 전압의 다른 쪽의 반주기에 형성되는 정류 전류 경로에서 상기 제 2의 정류 소자와 직렬로 접속되는 고주파 인덕터와,

   상기 제 1의 정류 소자와 상기 고주파 인덕터에 의해 형성되는 직렬 접속 회로, 및 상기 제 2의 정류 소자와 상기 고주파 인덕터에 의해 형성되는 직렬 접속 회로에 대해 병렬로 접속된 필터 커패시터를 더 구비하고,

   상기 1차측 직렬 공진 회로는 상기 상기 제 1의 정류 소자, 상기 제 2의 정류 소자, 및 상기 고주파 인덕터의 접속점에 대해 접속되는 것을 것을 특징으로 하는 스위칭 전원 회로.
6. 제 1항에 있어서,

   상기 역률 개선 수단의 상기 역률 개선 스위칭 소자는, 전파 정류 회로 또는 배전압 정류 회로를 형성하는 상기 정류 평활 수단에서 ac 입력 전압이 정극 및 부극을 나타내는 반주기의 기간마다 형성되는 정류 전류 경로에 마련되어, 상기 귀환된 전력에 응답하여 스위칭 동작을 행함으로써 상기 정류 전류를 단속하고,

   상기 역률 개선 수단은,

   상기 정류 전류 경로에서, 상기 역률 개선용 스위칭 소자와 직렬 접속되는 제 1 인덕터와,

   상기 제 1 인덕터와 직렬로 접속되고, 상기 1차측 직렬 공진 회로를 형성하기 위한 인덕턴스 성분에 포함되도록 접속되는 제 2 인덕터와,

   노멀 모드 노이즈를 억제하도록 접속되는 필터 커패시터를 더 구비하는 것으 특징으로 하는 스위칭 전원 회로.
7. 제 6항에 있어서,

   상기 역률 개선 수단의 제 1 인덕터 및 제 2 인덕터는 하나의 고주파 인덕터의 코일에 대해 탭을 마련함으로써, 상기 하나의 고주파 인덕터의 상기 코일을 분할하여 각각 형성되는 제 1 코일부와 제 2 코일부인 것을 특징으로 하는 스위칭 전원 회로.
8. 제 6항에 있어서,

   상기 역률 개선 수단의 제 1 인덕터는 하나의 고주파 인덕터로서 마련되고, 상기 역률 개선 수단의 제 2 인덕터는 상기 1차 코일에 대해 탭을 마련함으로써 상기 절연 컨버터 트랜스포머의 상기 1차 코일를 분할하여 형성된 코일부의 하나인 것을 특징으로 하는 스위칭 전원 회로.
9. 제 1항에 있어서,

   상기 2차측 dc 출력 전압 생성 수단은 코일 전압 검출 방식에 의한 동기 정류 회로의 형태로 된 정류 회로를 구비하는 것을 특징으로 스위칭 전원 회로.
10. 제 1항에 있어서,

    상기 절연 컨버터 트랜스포머는 상기 1차 코일 및 상기 2차 코일이 상부에 권회되고 상기 1차 코일 및 상기 2차 코일이 서로에 대해 느슨한 결합(loose coupling)으로 결합되도록 형성된 갭을 포함하는 코어를 더 포함하는 것을 특징으로 하는 스위칭 전원 회로.
11. 제 10항에 있어서,

    상기 절연 컨버터 트랜스포머의 자속은, 상기 2차 코일의 1턴당(per one turn)의 유기 전압 레벨이, 상기 1차 코일과 상기 2차 코일의 권수의 설정을 행함에 의해, 소요 이하의 값으로 설정되도록 더 설정되는 것을 특징으로 하는 스위칭 전원 회로.