KR20050031968A - 스위칭 전원 회로 - Google Patents

스위칭 전원 회로 Download PDF

Info

Publication number
KR20050031968A
KR20050031968A KR1020040077263A KR20040077263A KR20050031968A KR 20050031968 A KR20050031968 A KR 20050031968A KR 1020040077263 A KR1020040077263 A KR 1020040077263A KR 20040077263 A KR20040077263 A KR 20040077263A KR 20050031968 A KR20050031968 A KR 20050031968A
Authority
KR
South Korea
Prior art keywords
voltage
circuit
coil
secondary coil
smoothing capacitor
Prior art date
Application number
KR1020040077263A
Other languages
English (en)
Inventor
야스무라마사유키
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20050031968A publication Critical patent/KR20050031968A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F30/00—Fixed transformers not covered by group H01F19/00
    • H01F30/04—Fixed transformers not covered by group H01F19/00 having two or more secondary windings, each supplying a separate load, e.g. for radio set power supplies
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/01—Resonant DC/DC converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33571—Half-bridge at primary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00—Fixed transformers or mutual inductances of the signal type
    • H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
    • H01F19/08—Transformers having magnetic bias, e.g. for handling pulses
    • H01F2019/085—Transformer for galvanic isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00—Adaptations of transformers or inductances for specific applications or functions
    • H01F38/08—High-leakage transformers or inductances
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H02M1/0058—Transistor switching losses by employing soft switching techniques, i.e. commutation of transistors when applied voltage is zero or when current flow is zero
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Rectifiers (AREA)

Abstract

동기 정류회로를 갖추는 공진형 컨버터로서 높은 전력 변환 효율을 얻는 것으로, 회로의 간이화에 의한 회로 규모의 축소 및 저비용화를 도모하는 것으로의 양립을 도모하는 것을 목적으로 한다.
공진형 컨버터의 2차측에 코일 전압 검출 방식의 동기 정류회로를 갖춘다. 그리고, 절연 컨버터 트랜스(PIT)의 결합 계수의 설정, 2차 코일의 1 턴(T)의 유기 전압 레벨의 설정에 의해, 절연 컨버터 트랜스(PIT)의 자속밀도를 일정 이하로 설정하고, 중부하의 조건에서도 2차측 정류 전류를 연속 모드로 한다. 또한 2차측의 평활 콘덴서(Co)에 정류 전류를 흘리는 경로에 직렬로 삽입한 인덕터(Le)에 생기는 역기전력에 의해, 정류 전류에 생기고 있던 역전류를 억압하고, 무효 전력의 새로운 저감을 도모함과 동시에, 이 인덕터(Le)의 직류 중첩 특성의 설정에 의해 초경부하시(예를 들면 12.5 W이하)에 있어서의 이상 발진을 방지한다.

Description

스위칭 전원 회로{Switching power supply circuit}
본 발명은, 각종 전자기기의 전원으로서 갖출 수 있는 스위칭 전원 회로에 관한 것이다.
스위칭 전원 회로로서, 예를 들면 플라이백 컨버터나 포워드 컨버터 등의 형식의 스위칭 컨버터를 채용한 것이 널리 알려지고 있다. 이러한 스위칭 컨버터는 스위칭 동작 파형이 구형 파상이기 때문에, 스위칭 노이즈의 억제에는 한계가 있다. 또, 그 동작 특성상, 전력 변환 효율의 향상에도 한계가 있는 것을 알고 있다.
그래서, 공진형 컨버터에 의한 스위칭 전원 회로가 각종 제안되고, 실용화되어 있다. 공진형 컨버터는 용이하게 고전력 변환 효율이 얻어질 수 있음과 동시에, 스위칭 동작파형이 정현파상이 되는 것으로 저노이즈가 실현된다. 또, 비교적 소수의 부품점수에 의해 구성할 수 있다고 하는 메리트도 가지고 있다.
도 23의 회로도는, 종래 예로서의, 공진형 컨버터를 갖추는 스위칭 전원 회로의 일례를 나타내고 있다. 이 도에 나타내는 전원 회로는, 타려식에 의한 전류 공진형 컨버터에 대해 부분 전압 공진 회로가 조합되어 있다.
이 도에 나타내는 전원 회로에 대해서는, 먼저, 상용 교류 전원(AC)에 대해서, 브릿지 정류회로(정류회로부)(Di) 및 1개의 평활 콘덴서(Ci)로부터 이루어지는 전파 정류 평활 회로가 갖추어진다. 그리고, 이들 브릿지 정류회로(Di) 및 평활 콘덴서(Ci)의 전파 정류 동작에 의해서, 평활 콘덴서(Ci)의 양단에는 정류 평활 전압(Ei)(직류 입력 전압)을 얻을 수 있는 것으로 된다. 이 정류 평활 전압(Ei)은, 교류 입력 전압(VAC)의 등배로 대응한 레벨이 된다.
상기 직류 입력 전압을 입력하여 스위칭하는 전류 공진형 컨버터로서는, 도시와 같이 하고, MOS－FET에 의한 2개의 스위칭 소자(Q1, Q2)를 하프 브릿지 결합에 의해 접속하고 있다. 스위칭 소자(Q1, Q2)의 각 드레인-소스간에 대해서는, 도시하는 방향에 의해, 각각 보디 다이오드에 의한 댐퍼 다이오드(DD1, DD2)가 병렬로 접속된다.
또, 스위칭 소자(Q2)의 드레인-소스간에 대해서는, 부분 공진 콘덴서(Cp)가 병렬로 접속된다. 이 부분 공진 콘덴서(Cp)의 캐패시턴스와 일차 코일(N1)의 누설 인덕턴스(L1)에 의해서는 병렬 공진회로(부분 전압 공진회로)를 형성한다. 그리고, 스위칭 소자(Q1, Q2)의 턴 오프 시에만 전압 공진하고, 부분 전압 공진 동작을 얻을 수 있게 되어 있다.
이 전원 회로에 있어서는, 스위칭 소자(Q1, Q2)를 스위칭 구동하기 위해서, 예를 들면 범용의 IC에 의한 발진·드라이브 회로(2)가 설치된다. 이 발진·드라이브 회로(2)는, 발진 회로, 구동 회로를 가지고 있다. 그리고, 발진 회로 및 구동 회로에 의해서, 필요한 주파수에 의한 드라이브 신호(게이트 전압)를 스위칭 소자(Q1, Q2)의 각 게이트에 대해서 인가한다. 이것에 의해, 스위칭 소자(Q1, Q2)는, 필요한 스위칭 주파수에 의해 교대로 온／오프 하도록 하여 스위칭 동작을 실시한다.
절연 컨버터 트랜스(PIT)는 스위칭 소자(Q1, Q2)의 스위칭 출력을 2차측에 전송한다. 이 절연 트랜스(PIT)의 일차 코일(N1)의 일단은, 일차측 병렬 공진 컨덴서(C1)의 직렬 접속을 거쳐서, 스위칭 소자(Q1)의 소스와 스위칭 소자(Q2)의 드레인과의 접속점(스위칭 출력점)에 접속되는 것으로, 스위칭 출력이 전달되도록 되어 있다.
또, 일차 코일(N1)의 타단은, 일차측 어스에 접속된다.
여기서, 상기 직렬 공진 콘덴서(C1)의 캐패시턴스와, 일차 코일(N1)을 포함한 절연 컨버터 트랜스(PIT)의 누설 인덕턴스(L1)에 의해서는, 일차측 스위칭 컨버터의 동작을 전류 공진형으로 하기 위한 일차측 직렬 공진 회로를 형성한다.
상기 설명에 의하면, 이 도면에 나타내는 일차측 스위칭 컨버터로서는, 일차측 직렬 공진회로(L1－C1)에 의한 전류 공진형으로서의 동작과, 상술한 부분 전압 공진회로(Cp//L1)에 의한 부분 전압 공진 동작이 얻어질 수 있게 된다.
즉, 이 도면에 나타내는 전원 회로는, 일차측 스위칭 컨버터를 공진형으로 하기 위한 공진회로에 대해서, 다른 공진회로가 조합된 형식을 채택하는 것으로 된다. 본 명세서에서는, 이러한 스위칭 컨버터에 대해서, 복합 공진형 컨버터라고 한다.
여기서의 도시에 의한 설명은 생략 하지만, 절연 컨버터 트랜스(PIT)의 구조로서는, 예를 들면 페라이트재료에 의한 E형 코어를 조합한 EE형 코어를 갖춘다. 그리고, 일차측과 2차측으로 권장부위를 분할한 후에, 일차 코일(N1)과, 다음에 설명하는 2차 코일(N2A, N2B)을, EE형 코어의 중앙 자각에 대해서, 권장하고 있다.
절연 컨버터 트랜스(PIT)의 2차 코일로서는, 센터 탭이 실시된 것으로 2개로 분할된 2차 코일(N2A, N2B)이 권장되고 있다. 이러한 2차 코일(N2A, N2B)에는, 일차 코일(N1)에 전달된 스위칭 출력에 응한 교번전압이 여기된다.
이 경우, 상기 2차 코일(N2A, N2B)의 센터 탭은 2차측 어스에 대해서 접속된다. 그리고, 이 2차 코일(N2A, N2B)에 대해서, 도시한 바와 같이 하여 정류 다이오드(DO1, DO2) 및 평활 콘덴서(C0)로 이루어지는 양파 정류회로를 접속한다. 이것에 의해, 평활콘덴서(C0)의 양단 전압으로서 2차측 직류출력전압(E0)을 얻을 수 있다. 이 2차측 직류출력전압(E0)은, 도시하지 않는 부하 측에 공급되는 것과 동시에, 다음에 설명하는 제어 회로(1)를 위한 검출전압으로서도 분기하여 입력된다.
제어 회로(1)는, 2차측 직류출력전압(E0)의 레벨 변화에 대응한 검출 출력을 발진·드라이브 회로(2)에 공급한다. 발진·드라이브 회로(2)에서는, 입력된 제어 회로(1)의 검출 출력에 대응하여 스위칭 주파수가 가변되도록 하고, 스위칭 소자(Q1, Q2)를 구동한다. 이와 같이 하여 스위칭 소자(Q1, Q2)의 스위칭 주파수가 가변되는 것으로, 2차측 직류출력전압의 레벨이 안정화되게 된다.
이 도면에 나타내는 회로 구성에 의한 전원 회로로서, 저전압 대전류로서의 부하 조건에 대응시킨 경우의 동작 파형을, 도 24에 나타낸다. 도 24에 나타내는 동작 파형은, 교류 입력 전압(VAC=100 V), 부하 전력(Po=100 W)의 조건으로 측정을 실시하여 얻을 수 있던 것이다. 또, 여기에서의 저전압 대전류 상태로서는, 2차측 직류 전압(Eo=5 V)으로, 일차측 스위칭 컨버터의 스위칭 전류인 일차측 직렬 공진 전류(Io=25 A)가 되는 상태이다.
또, 도 24에 나타내는 동작 파형에 의한 실험 결과를 얻는 것에 있어서는, 다음과 같은 조건과, 전원 회로에 있어서의 부품소자 등의 선정을 실시하고 있다.
먼저, 2차측 코일의 1 T(턴) 당의 유기 전압 레벨이, 5 V／T가 되도록 하고, 2차 코일(N2A, N2B) 및 일차 코일(N1)의 턴수를 설정하는 것으로 하고, 구체적으로는, 2차 코일(N2A=N2B=1 T), 일차 코일(N1=30 T)로 하고 있다.
그리고, 절연 컨버터 트랜스(PIT)의 EE형 코어의 중앙자각에 대해서는 1.0 mm정도의 갭을 형성하도록 하고 있다. 이것에 의해서, 일차 코일(N1)과 2차 코일(N2A, N2B)에서, 0.85 정도의 결합 계수를 얻도록 하고 있다.
또, 일차측 직렬 공진 콘덴서(C1=0.068μF), 부분 전압 공진 콘덴서(Cp=330 pF)를 선정하고, 정류 다이오드(Do1, Do2)에는, 50 A／40 V의 쇼트키 다이오드를 선정하고 있다.
도 24에 나타내는 파형도에 있어서, 스위칭 소자(Q2)의 양단 전압(V1)은, 스위칭 소자(Q2)의 온／오프 상태에 대응하고 있다. 즉, 스위칭 소자(Q2)가 온이 되는 기간(T2)에서는 0 레벨로, 오프가 되는 기간(T1)에서는 소정 레벨로 클램프 된 구형파로 된다. 그리고, 스위칭 소자(Q2)//댐퍼 다이오드(DD2)에 흐르는 스위칭 전류(IDS2)로서는, 기간(T2)에 나타나도록, 턴온시에 있어서는, 댐퍼 다이오드(DD2)를 흐르는 것으로 음극성이 되고, 이것이 반전하여 정극성에 의해 스위칭 소자(Q2)의 드레인→소스를 흐르고, 기간(T1)에서 오프가 되어 0 레벨이 되는 파형을 얻을 수 있다.
또, 스위칭 소자(Q1)는, 상기 스위칭 소자(Q2)에 대해서 교대로 온／오프 하도록 하여 스위칭을 실시한다. 이 때문에, 스위칭 소자(Q1)//댐퍼 다이오드(DD1)에 흐르는 스위칭 전류(IDS1)는, 스위칭 전류(IDS2)에 대해서 180도 위상이 시프트 한 파형이 되어 있다.
그리고, 스위칭 소자(Q1, Q2)의 스위칭 출력점과 일차측 어스간에 접속되는 일차측 직렬 공진회로(C1－L1)에 흐르는 일차측 직렬 공진 전류(Io)는, 스위칭 전류(IDS1)와 스위칭 전류(IDS2)와의 합성 파형에 대응하는, 일차측 직렬 공진회로(C1－L1)의 공진 전류로서의 정현파 성분과, 일차 코일(N1)의 여자 인덕턴스에 의해 발생하는 톱니형 파성분이 합성된 파형이 된다.
그리고, 이 때의 측정 조건인, 부하 전력(Po=100 W)은, 도 23에 나타내는 전원회로가 대응하는 부하 조건으로서는, 최대에 가까운 중부하의 조건이 되는 것이지만, 이와 같이하여 대응 부하 전력 범위에 대해 중부하의 경향이 되는 조건에서는, 2차측의 정류 전류는 불연속모드가 된다.
여기서, 상술한 것처럼 하여 스위칭 주파수를 가변 제어하여 2차측 직류출력전압(Eo)에 대해서 안정화를 도모하는 구성에 있어서, 예를 들면 경부하의 경향이 되어 있는 상태에서는, 스위칭 주파수를 높게 하도록 제어하여 안정화를 도모하게 된다. 이 상태에서는, 2차측의 정류회로에 있어서, 2차측 정류 전류가 2차측 평활 콘덴서에 흐르는 기간이 연속하고, 휴지하는 기간이 존재하지 않는, 이른바 연속 모드의 동작이 된다.
이것에 대해, 상기와 같이 하여 중부하의 경향이 되고, 2차측 직류출력전압(Eo)의 레벨이 저하하는 경향이 되는데 대응해서는, 일차측의 스위칭 주파수를 낮게 하도록 제어를 한다. 여기에 의하면, 2차측 평활 콘덴서에 대해서 2차측 정류 전류가 연속하여 흐르지 않게 되어 전류 불연속 기간이 생기는, 이른바 불연속 모드로 이행하는 것이 된다.
구체적으로 이러한 중부하시에 있어서, 2차 코일(N2A)에 발생하는 2차 코일 전압(V2)은, 도 24에 나타낸 바와 같이 하고, 일차측 직렬 공진 전류(Io)가 정현파장으로 흐르는 기간만, 소정의 절대치 레벨로 클램프 되는 파형이 생기고, 그 사이의 일차측 직렬 공진 전류(Io)로서 여자 인덕턴스에 의한 톱니형 파성분이 흐르는 기간은 0 레벨이 된다. 2차 코일(N2B)에는, 2차 코일 전압(V2)을 반전시킨 파형이 발생한다.
이 때문에, 정류 다이오드(Do1)를 흐르는 정류 전류(I1)와, 정류 다이오드(Do2)를 흐르는 정류 전류(I2)는, 각각 일차측 직렬 공진 전류(Io)가 정현파장으로 흐르는 기간(D0N1, D0N2)에 있어서만 흐르고, 그 이외의 기간에 있어서는 모두 흐르지 않는다. 즉, 2차측의 정류전류는 불연속으로 평활 콘덴서에 유입하게 된다.
또한, 확인을 위해서 말해 두면, 2차측 직류 출력전압(Eo)의 레벨은, 상용 교류 전원(AC)(교류 입력 전압(VAC))의 레벨에 대응하여도 변동하는 경향이 되는 것으로, 이것에 댕응한 스위칭 주파수의 가변 제어도 행해지기 때문에, 상기와 같이 불연속 모드가 되는 것은, 상용교류 전원(AC)의 변동도 그 한 요인이 될 수 있는 것이다.
그리고, 쇼트키 다이오드(Schottky diode)인 정류 다이오드(Do1, Do2)의 순서 방향 전압강하는 0.6 V이며, 상기한 바와 같이 2차측의 동작에서는, 도시한 바와 같이 정류 전류(I1, I2)는 대략 35 Ap라고 하는 상응하게 높은 레벨이 되므로, 이러한 정류 다이오드 소자에 의한 도통 손해가 현저하게 되어 전력 손실이 커진다.
실제의 측정 결과로서, 직류 입력 전압(정류 평활 전압(Ei))=100 V 일 때의 DC→DC 전력 변환 효율은 82％정도에 머무른다.
그래서, 2차측에 있어서의 정류 전류의 도통 손해를 저감하는 기술로서, 저온 저항의 MOS－FET에 의해 정류를 실시하도록 한, 동기 정류회로가 알려져 있다. 이러한 동기정류회로로서 코일 전압 검출 방식에 의한 구성의 예를 도 25에 나타낸다.
또한 도 25에 있어서는, 절연 컨버터 트랜스(PIT)의 2차측의 구성만을 나타내고 있다. 일차측의 구성은, 도 23과 동일한 것으로 한다. 또, 정전압 제어 방식으로서도, 2차측 직류 출력전압(Eo)의 레벨에 대응하고, 일차측 스위칭 컨버터의 스위칭 주파수를 가변 제어하는 스위칭 주파수 제어 방식을 채택한다.
또, 이 도 25에 나타내는 2차측의 구성을 채택하는 전원 회로로서도, 도 23의 경우와 동일의 저전압 대전류(VAC=100 V, 부하 전력 Po=100 W, Eo=5 V, Io=25 A)의 조건에 대응하는 것으로 된다.
이 경우에도, 2차 코일로서는, 같은 권수의 2차 코일(N2A, N2B)의 각 일단은 센터탭에 의해 접속되지만, 이 센터 탭 출력은, 평활 콘덴서(Co)의 정극 단자에 접속된다. 2차 코일(N2A)의 타단은, N채널의 MOS－FET(Q3)의 드레인→소스를 거쳐서, 2차측 어스(평활 콘덴서(Co)의 음극 단자측)에 접속된다. 동일하게 하여, 2차 코일(N2B)의 타단도, N채널의 MOS－FET(Q4)의 드레인→소스를 거쳐서, 2차측 어스(평활 콘덴서(Co)의 음극 단자측)에 접속된다. 즉, 이 경우에는, 2차 코일(N2A, N2B)의 각 정류 전류 경로에 있어서, MOS－FET(Q3, Q4)를 음극측에 직렬로 삽입한 구조로 되어 있다. 또한, MOS－FET(Q3, Q4)의 드레인-소스에 대해서는, 각각, 보디 다이오드(DD3, DD4)가 접속된다.
그리고, MOS－FET(Q3)를 구동하는 구동 회로는, 2차 코일(N2B)과 MOS－FET(Q4)의 드레인과의 접속점과 MOS－FET(Q3)의 게이트의 사이에, 게이트 저항(Rg1)을 접속함과 동시에, MOS－FET(Q3)의 게이트와 2차측 어스와의 사이에 저항(R11)을 접속하여 형성된다.
동일하에, MOS－FET(Q4)을 구동하는 구동 회로는, 2차 코일(N2A)와 MOS－FET(Q3)의 드레인과의 접속점과 MOS－FET(Q4)의 게이트의 사이에, 게이트 저항(Rg2)를 접속함과 동시에, MOS－FET(Q4)의 게이트와 2차측 어스와의 사이에 저항(R12)을 접속하여 형성된다.
MOS－FET는, 게이트에 온 전압을 인가하면, 드레인-소스간은, 단순한 저항체와 등가가 되므로, 전류는 쌍방향으로 흐른다. 이것을 2차측의 정류 소자로서 기능시키도록 하면, 평활 콘덴서(Co)의 정극 단자에 충전할 방향에만 전류를 흐르게 해야만 한다. 이것과는 역방향으로 전류가 흐르면, 평활 콘덴서(Co)로부터 절연 컨버터 트랜스(PIT) 측에 방전 전류가 흐르고, 부하 측에 유효하게 전력을 전달할 수 없게 된다. 또, 역전류에 의한 MOS－FET의 발열, 노이즈 등이 생기고, 일차측에 있어서의 스위칭 손실도 초래한다.
상기한 구동 회로는, 2차 코일의 전압을 검출하는 것에 근거하여, 평활 콘덴서(Co)의 정극 단자에 충전하는 방향에만 전류가 흐르도록, MOS－FET(Q3, Q4)를 스위칭 구동하기 위한 회로이다.
도 26의 파형도는, 상기 도 25에 나타내는 2차측의 구성을 채택하는 전원 회로(일차측은 도 23과 동일)로서, 부하 전력(Po=100 W) 시의 동작을 나타내고 있다. 상술한 것처럼, 이 경우에 있어서의 부하 전력(Po=100 W)은, 거의 최대 부하의 조건이 된다.
이 도면에 있어서, 스위칭 소자(Q2)의 양단 전압(V1)과, 이것에 대응한 2차 코일(N2A－N2B)의 양단에 얻을 수 있는 2차 코일 전압(V2)은, 도 24와 동일한 타이밍이 되어 있다.
도 26에 나타내는 2차 코일 전압(V2)은, 2차 코일(N2A)과 게이트 저항(Rg2)과의 접속점 측에서 본 경우의 극성이 되어 있고, 2차 코일(N2B)과 게이트 저항(Rg1)과의 접속점 측에서 본 경우에는 역극성이 된다.
MOS－FET(Q4)의 구동 회로는, 이 도면에 나타내는 극성의 2차 코일 전압(V2)이 음극성의 소정레벨로 클램프 되는 기간에 이르면, MOS－FET(Q4)의 게이트에 대해서, 게이트 저항(Rg2)과 저항(R12)에 의해 설정되는 레벨의 온 전압을 인가하도록 동작하는 것으로 된다.
동일하게 하여, MOS－FET(Q3)의 구동 회로(게이트 저항(Rg1), 저항(R11))는, 이 도면과는 반전한 극성의 2차 코일 전압(V2)이 음극성의 소정 레벨로 클램프 되는 기간에 도달하면, MOS－FET(Q3)의 게이트에 대해서 온 전압을 인가하도록 동작하는 것으로 된다.
이것에 의해, MOS－FET(Q3, Q4)에는, 각각 도시한 것처럼 하여 기간(D0N1, D0N2)에 있어서, 정극성의 정류 전류(I1, I2)가 흐른다. 도시하는 2차 코일 전압(V2)이 정／부로 클램프 되는 기간에 흐르는 정류 전류(I1, I2)는, 도 23의 회로의 경우(도 24의 파형도의 정류 전류(I1, I2))와 동일하게, 대략 35 Ap이다. 그렇지만, MOS－FET(Q3, Q4)는 저온 저항이며, 쇼트키 다이오드에 의한 정류 다이오드(Do1, Do2)와 비교하면, 정류 전류의 도통손해는 현저하게 낮은 것으로 할 수 있다. 또, 구동회로가 저항 소자만으로 이루어지는 것으로도 이해되도록, 코일 전압 검출 방식은, 구동 회로계가 간단한 구성인 것도 메리트가 되어 있다.
그렇지만, 이 도 26에 대응하는 경우와 같은 중부하(부하 전력 Po=100 W)로 되는 조건에서는, 이 전원 회로도 2차측 정류 전류는 불연속 모드가 된다. 이것은, 도 26에 있어서도 기간(D0N1, D0N2)이 불연속인 것으로 나타나고 있다.
이 불연속 모드에서는, 정류 전류(I1, I2)로서 평활 콘덴서(Co)에의 충전 전류가 0 레벨이 되었다고 해도, 절연 컨버터 트랜스(PIT)의 일차 코일(N1)에는 같은 방향으로 전류가 흐르고 있다. 이것은, 앞의 도 24의 파형도이면, 기간(D0N1, D0N2) 이외의 기간에 있어서, 일차측 직렬 공진 전류(Io)로서, 일차 코일(N1)의 여자 인덕턴스 성분이 그 직전 타이밍과 같은 극성으로 흐르고 있는 것에 의해 나타나고 있다. 이 때문에, 실제로서는, 2차 코일(N2A, N2B)에 유기되는 전압의 극성이 반전하지 않기 위해, 그 사이, MOS－FET(Q3, Q4)는 완전히 오프가 되지 않고 온 상태를 유지한다. 이것에 의해, 도시한 바와 같이 하여, 기간(D0N1, D0N2) 이외에서는, 정류 전류(I1, I2)로서 역방향의 전류가 흐르게 되어 버린다. 이 기간(D0N1, D0N2) 이외에 있어서의 역방향의 정류 전류(I1, I2)는, 무효 전력을 생기게 하지만, 이 때의 정류 전류(I1, I2)의 레벨은 8 Ap정도와 비교적 높기 때문에, 그 무효 전력량도 상응하게 큰 것이 된다.
이와 같이, 동기 정류회로로서 코일 전압 검출 방식을 채택하는 경우, 정류 전류의 도통손해는 저감되지만, 상기와 같이 하여 무효 전력이 발생하기 때문에, 전체적으로 전력 변환 효율의 유효한 향상은 도모하는 것이 어렵다고 하는 것이 현상이다.
도 27의 파형도는, 도 25에 나타낸 2차측의 구성을 채택하는 전원 회로에 대해서의 경부하로 되는 조건으로의 동작을 나타내고 있다.
도 25에 나타내는 전원 회로의 실제로서도, 먼저 도 23에 나타낸 전원 회로의 구성으로서 설명한 것처럼 스위칭 주파수 제어에 의한 정전압 제어를 실시하지만, 경부하의 조건이 되어 2차측 직류 출력전압이 상승하면, 스위칭 주파수를 높게 하도록 하여 2차측 직류출력전압을 저하시키고, 이것에 의해 안정화를 도모하도록 동작한다.
그리고, 이러한 경부하 상태에서는, 도 27에 나타내는 스위칭 소자(Q2)의 양단 전압(V1)에 대해서, 2차측 코일 전압(V2)은 거의 같은 타이밍에 반전하게 되고, 이것에 대응하여, 2차측의 정류 전류(I1, I2)로서는, 기간(D0N1, D0N2)과의 사이에 휴지기간이 없고 평활콘덴서(Co)에 연속하여 충전되도록 하여 흐른다. 즉, 연속 모드가 된다. 이 때에는, 상기 도 26의 중부하시의 동작으로서 나타낸 바와 같은 역방향의 정류 전류(I1, I2)가 흐르는 기간은 존재하지 않게 되고, 이것에 대응한 무효 전력도 생기지 않는다.
이와 같이, 2차측 정류회로계를 코일 전압 검출 방식에 의한 동기 정류회로에 치환한 구성의 전원 회로도, 중부하시에 있어서의 전력 변환 효율의 저하가 여전히 문제가 된다.
그래서, 상기 도 26에 나타낸 바와 같은, 역방향의 정류 전류에 의한 무효 전력의 발생의 문제를 해소하는 기술로서는, 정류 전류 검출 방식에 의한 동기 정류회로가 알려져 있다. 이 정류전류 검출 방식은, 평활 콘덴서(Co)에 충전되는 정류 전류가 0 레벨이 되기 전에 MOS－FET를 오프 시키는 기술이다.
이 정류 전류 검출 방식에 의한 동기 정류회로의 구성예를, 도 28에 나타낸다. 또한, 이 도면에 있어서는, 설명을 간단하게 하기 위해서, 반파 정류에 의한 구성을 나타내고 있다.
정류 전류 검출 방식으로서는, 2차 코일(N2)에 흐르는 전류를 검출하기 위해서 커런트 트랜스(TR)를 설치한다. 커런트 트랜스의 일차 코일(Na)는, 2차 코일(N2)의 단부와, MOS－FET(Q4)의 드레인과 접속된다. MOS－FET(Q4)의 소스는, 평활 콘덴서(Co)의 음극 단자에 접속하고 있다.
커런트 트랜스의 2차 코일(Nb)에 대해서는, 저항(Ra)이 병렬로 접속되는 것과 동시에, 교대로 순서 전압 방향이 역이 되도록 하고, 다이오드(Da, Db)가 병렬로 접속되어 병렬 접속 회로를 형성한다. 또, 이 병렬 접속 회로에 대해서, 콤퍼레이터(20)가 접속된다. 콤퍼레이터(20)의 반전 입력에는, 기준 전압(Vref)이 입력된다. 또한, 기준 전압(Vref)와 콤퍼레이터(20)의 반전 입력과의 접속점에는, 상기 병렬 접속 회로에 대해 다이오드(Da)의 어노드와 다이오드(Db)의 음극이 접속되어 있는 측의 단부와 접속된다. 또, 콤퍼레이터(20)의 비반전 입력에는, 상기 병렬 접속 회로에 대해 다이오드(Da)의 음극과 다이오드(Db)의 어노드가 접속되어 있는 측의 단부가 접속된다.
이 경우, 콤퍼레이터(20)의 출력은, 버퍼(21)에 의해 증폭되어 MOS－FET(Q4)의 게이트에 인가되게 되어 있다.
상기 도 28에 나타내는 구성에 의한 회로의 동작을, 도 29에 나타낸다.
2차 코일(N2)에 유기되는 전압이, 평활 콘덴서(Co)의 양단 전압(Eo)보다도 크게 되면, 먼저, MOS－FET(Q4)의 보디 다이오드의 어노드→음극의 방향에 의해 , 평활 콘덴서(Co)에 충전하도록 하여 정류 전류(Id)가 흐르기 시작한다. 이 정류전류(Id)는, 커런트 트랜스의 일차 코일(Na)에 흐르므로, 커런트 트랜스의 2차 코일(Nb)에는, 일차 코일(Na)에 흐르는 정류 전류(Id)에 대응한 전압(Vnb)가 유기된다. 콤퍼레이터(20)에서는, 기준 전압(Vref)와 전압(Vnb)를 비교하고, 전압(Vnb)가 기준 전압(Vref)을 넘으면 H레벨을 출력한다. 이 H레벨의 출력이 버퍼(21)로부터 온 전압으로서 MOS－FET(Q4)의 게이트에 대해서 인가되고, MOS－FET(Q4)를 온 시킨다. 이것에 의해, 정류 전류(Id)가 MOS－FET(Q4)의 드레인→소스 방향에 의해 흐르는 것으로 된다. 도 29에서는, 정극성에 의해 흐르는 정류 전류(Id)로서 나타나고 있다.
그리고 시간 경과에 따라 정류 전류(Id)의 레벨이 저하하고, 이것에 따라서, 전압(Vnb)이 기준 전압(Vref)보다도 낮아지면, 콤퍼레이터(20)는 출력을 반전시킨다. 이 반전출력이 버퍼(21)를 거쳐서 출력되는 것으로, MOS－FET(Q4)의 게이트 용량을 방전시켜서, MOS－FET(Q4)를 오프로 한다. 또한, 이 시점에서, 나머지의 정류 전류(Id)는 보디 다이오드(DD4)를 경유하여 단시간 동안에 흐른다.
이러한 동작으로 되는 것으로, MOS－FET(Q4)는, 정류 전류(Id)가 0 레벨로 되는앞의 타이밍으로 오프 되게 된다. 이것에 의해, 도 26에 나타낸 것처럼, 정류전류가 불연속이 되는 기간에 있어서, MOS－FET에 역방향 전류가 흐르는 것이 없게 되어 무효 전력이 생기지 않게 되고, 그 만큼의 전력 변환 효율은 높아진다.
예를 들면, 도 23에 나타낸 전원 회로의 2차측의 구성을, 상기 도 28에 나타낸 구성에 근거하여, 양파 정류의 정류 전류 검출 방식에 의한 동기 정류회로로 했을 경우의 DC→DC 전력 변환 효율로 하는 것은, 앞의 도 24, 도 26 등과 동일한 조건아래에서 측정했는데, 90％정도로까지 향상한다고 하는 측정 결과를 얻을 수 있었다.
　　[특허 문헌 1] 특개 2003－111401호 공보
그렇지만, 상기한 정류 전류 검출 방식의 동기 정류회로에서는, 도 28로부터도 알수 있도록 1개의 MOS－FET에 대응하여 적어도 1그룹의 커런트 트랜스와 이 커런트 트랜스의 출력에 의해 MOS－FET를 구동하기 위한 비교적 복잡한 구동 회로계가 필요하게 된다. 이것에 의해, 회로 구성이 복잡하게 되고, 이것이 제조 능률의 저하, 코스트 업, 회로기판 사이즈의 확대 등에 연결된다고 하는 불편함이 생기게 된다.
특히, 도 23에 나타낸 일차측의 스위칭 컨버터의 구성을 기본으로서 정류 전류검출 방식의 동기 정류회로를 2차측에 갖추는 것으로 했을 경우, 2차측에는 양파 정류회로를 갖출 필요가 있다. 따라서, 상기한 커런트 트랜스 및 구동 회로계는 MOS－FET(Q3, Q4) 마다 대응하여 2그룹 필요하게 되고, 상기한 문제가 또한 커진다.
이와 같이 하여 코일 전압 검출 방식과 정류 전류 검출 방식과는, 코일 전압 검출 방식 쪽이, 무효 전력에 의해 전력 변환 효율의 면에서 불리하기는 하지만, 회로 구성이 간략인 것에 대해서, 정류 전류 검출 방식 쪽은, 무효 전력이 생기지 않기 때문에 전력 변환 효율의 면에서는 유리하지만, 회로 구성이 복잡하게 된다라고 하는 트레이드 오프의 관계에 있다.
따라서, 동기 정류회로를 갖추는 전원 회로로서는, 가능한만큼 간략한 회로 구성이면서, 또한, 무효 전력에 의한 손실 증가가 해소되는 구성을 채택하는 것이 요구되는 것으로 된다.
그래서, 본 발명에서는 이상과 같은 문제점을 고려하고, 스위칭 전원 회로로서 이하와 같이 구성하는 것으로 했다.
즉, 먼저, 상용 교류 전원을 정류 평활하여 직류 입력 전압을 생성하는 정류 평활 수단과, 상기 직류 입력 전압을 단속하도록 하여 스위칭을 실시하는 스위칭 소자를 갖추어형성되는 스위칭 수단과, 상기 스위칭 소자를 스위칭 구동하는 구동 수단을 갖춘다.
또, 상기 스위칭 수단의 스위칭 출력을 일차측으로부터 2차측에 전송하는 것이고, 일차측에 일차 코일과 2차측에 적어도 2차 코일이 권장되는 절연 컨버터 트랜스를 갖춘다.
또, 적어도, 상기 절연 컨버터 트랜스의 일차 코일의 누설 인덕턴스 성분과, 자기의 캐패시턴스에 의해서 상기 스위칭 수단의 동작을 공진형으로 하기 위한 일차측 공진 회로를 형성하도록 하고, 일차측의 소정의 부위에 접속되는 일차측 공진 콘덴서를 갖춘다.
또, 상기 절연 컨버터 트랜스의 2차 코일에 유기되는 교번 전압을 정류하여 2차측평활 콘덴서에 정류 전류를 충전하는 것으로, 상기 2차측 평활 콘덴서의 양단 전압으로 하여 2차측 직류 출력전압을 얻도록 된, 코일 전압 검출 방식에 의한 동기 정류회로를 갖춘다.
또, 상기 2차측 직류 출력전압의 레벨에 따르고, 상기 스위칭 수단의 스위칭 주파수를 가변 제어하는 것으로, 상기 2차측 직류 출력전압에 대한 정전압 제어를 실시하도록 된 정전압 제어 수단을 갖춘다.
그 위에, 먼저 상기 절연 컨버터 트랜스의 자속밀도는, 상기 정전압 제어 수단의 제어에 수반하여 상기 스위칭 주파수가 소정 이하로 저하하는 경우에도, 상기 동기 정류회로에 흐르는 2차측 정류 전류가 연속 모드로 유지되도록 하여 소정 이하로 설정된다.
또한, 상기 동기 정류회로로서는, 상기 2차측 평활 콘덴서에 정류 전류를 충전하기 위한 정류 전류 경로에 대해서 삽입된 통형상에 의한 비즈 코어를 갖춘 인덕터 소자이며, 상기 2차측 직류 출력전압에 접속되는 부하가 무부하가 될 때까지의 범위에 대해서, 상기 2차측 정류 전류가 연속 모드로 유지되도록 그 직류 중첩 특성이 설정된 인덕터 소자를 갖추도록 했다.
상기 구성에 의한 스위칭 전원 회로에 있어서, 일차측 스위칭 컨버터로서는 공진형 컨버터로서의 구성을 채택하고, 2차측에 있어서는, 코일 전압 검출 방식에 의한 동기 정류회로를 갖춘다.
그리고, 절연 컨버터 트랜스의 자속밀도가 소정 이하가 되도록 하는 것으로, 중부하의 조건이 되어 스위칭 주파수가 소정 이하로 저하했을 경우에도, 2차측 정류전류가 연속 모드로 유지되도록 하고 있다. 2차측 정류 전류가 연속 모드가 되면, 코일 전압 검출 방식에 의한 동기 정류회로에 있어서 문제가 되는, 2차측 정류 전류의 불연속 기간에 있어서 정류 전류에 역방향 전류가 생기는 것에 의존하는 무효 전력을 저감할 수 있다.
그 위에, 상기와 같이 하여 2차측의 정류 전류 경로에 대해서는, 인덕터 소자가 삽입된다. 이 인덕터 소자에 의해서는, 거기에 정류 전류가 흐를 때의 역기전력에 의해 정류전류에 생기는 역방향 전류가 억압된다. 즉, 이것에 의해서 정류 전류에 역방향 전류가 생기는 것에 의한 무효 전력에 대한, 새로운 저감을 도모할 수 있는 것이다.
또, 이 인덕터 소자로서는, 상기와 같이 하여 무부하가 될 때까지의 범위에 대해 연속 모드가 유지되도록 그 직류 중첩 특성이 설정되는 것으로, 부하 전류가 0레벨 부근이 되는 초경부하시에 있어서도 연속 모드를 유지할 수 있다. 이것에 의해서 초경부하시에 있어서 생기는 것으로 되어 있던 이상 발진 동작이 방지된다.
도 1은, 본 발명에 있어서의, 제1의 실시의 형태로서의 스위칭 전원 회로를 구성한 뒤에, 그 기초가 되는 구성을 예시한 회로도이다. 이 도면에 나타내는 전원 회로는, 일차측의 기본 구성으로서, 타려식에 의한 하프 브릿지 결합 방식에 의한 전류 공진형 컨버터에 대해서 부분 전압 공진 회로가 조합된 구성을 채택한다.
이 도 1에 나타내는 전원 회로에 대해서는, 먼저, 상용 교류 전원(AC)에 대해, 필터 콘덴서(CL, CL) 및 코먼 모드 초크 코일(CMC)에 의한 노이즈필터가 형성되어 있다.
그리고, 이러한 노이즈필터의 후단에 대해서는, 도면과 같이 정류 다이오드(DA, DB)로 이루어지는 정류회로부(Di)와, 2개의 평활 콘덴서(Ci1, Ci2)로 이루어지는 배전압 정류회로가 갖출 수 있다. 이 배전압 정류회로에 의해서는, 평활 콘덴서(Ci1－Ci2)의 양단 전압으로서, 교류 입력 전압(VAC)의 2배에 대응한 레벨 정류 평활 전압(Ei)(직류 입력전압)이 생성된다.
여기서, 부하가 비교적 큰 전류를 필요로 하는 조건에서는, 일차측 스위칭 컨버터 측의 회로에 흐르는 전류 레벨도 증가한다. 이것에 의해, 스위칭 손실 등이 증가하여 전력 변환 효율이 저하한다. 거기서, 상기와 같이 하여, 직류 입력 전압을 생성하는 정류회로계에 대해서 배전압 정류회로로 하는 것으로, 예를 들면 통상의 전파 정류에 의해 교류 입력 전압(VAC)의 등배에 대응하는 레벨의 정류 평활 전압(Ei)을 공급하는 경우와 비교하고, 일차측 스위칭 콘버터의 회로내에 흐르는 전류 레벨을 약 1／2로 할 수 있다. 이것에 의해, 일차측 스위칭 컨버터에 의한 스위칭 손실이 저감 되도록 하고 있는 것이다.
상기 직류 입력 전압을 입력하여 스위칭(단속)하는 전류 공진형 컨버터로서는, 도시한 바와 같이 하고, MOS－FET에 의한 2개의 스위칭 소자(Q1, Q2)를 하프 브릿지 결합에 의해 접속한 스위칭 회로를 갖춘다. 스위칭 소자(Q1, Q2)의 각 드레인-소스간에 대해서는, 댐퍼 다이오드(DD1, DD2)가 병렬로 접속된다. 댐퍼 다이오드(DD1)의 어노드, 음극은, 각각 스위칭 소자(Q1)의 소스, 드레인과 접속된다. 이와 같이 하여, 댐퍼 다이오드(DD2)의 어노드, 음극은, 각각 스위칭 소자(Q2)의 소스, 드레인과 접속된다. 댐퍼 다이오드(DD1, DD2)는, 각각 스위칭 소자(Q1, Q2)가 갖추는 보디 다이오드로 된다.
또, 스위칭 소자(Q2)의 드레인-소스간에 대해서는, 부분 공진 콘덴서(Cp)가 병렬로 접속된다. 이 부분 공진 콘덴서(Cp)의 캐패시턴스와 일차 코일(N1)의 누설 인덕턴스(L1)에 의해서는 병렬 공진회로(부분 전압 공진회로)를 형성한다. 그리고, 스위칭 소자(Q1, Q2)의 턴 오프시에만 전압 공진하는, 부분 전압 공진 동작을 얻을 수 있게 되어 있다.
이 전원 회로에 있어서는, 스위칭 소자(Q1, Q2)를 스위칭 구동하기 위해서, 발진·드라이브 회로(2)가 설치된다. 이 발진·드라이브 회로(2)는, 발진 회로, 구동 회로를 가지고 있고, 예를 들면 범용의 IC를 이용할 수 있다. 그리고, 이 발진·드라이브회로(2)내의 발진 회로 및 구동 회로에 의해서, 필요한 주파수에 의한 드라이브 신호(게이트 전압)를 스위칭 소자(Q1, Q2)의 각 게이트에 대해서 인가한다. 이것에 의해, 스위칭소자(Q1, Q2)는, 필요한 스위칭 주파수에 의해 교대로 온／오프 하도록 하여 스위칭 동작을 실시한다.
절연 컨버터 트랜스(PIT)는, 스위칭 소자(Q1, Q2)의 스위칭 출력을 2차측에 전송하기 위해서 설치된다.
이 절연 트랜스(PIT)의 일차 코일(N1)의 한쪽의 단부는, 일차측 병렬 공진 콘덴서(C1)의 직렬 접속을 겨쳐서, 스위칭 소자(Q1)의 소스와 스위칭 소자(Q2)의 드레인과의 접속점(스위칭 출력점)에 접속되는 것으로, 스위칭 출력이 전달되도록 되어 있다.
　또, 일차 코일(N1)의 다른 쪽의 단부는, 일차측 어스에 접속된다.
여기서, 절연 컨버터 트랜스(PIT)는, 후술하는 구조에 의해, 절연 컨버터 트랜스(PIT)의 일차 코일(N1)에 필요한 누설 인덕턴스(L1)를 생기게 한다. 그리고, 직렬 공진 콘덴서(C1)의 캐패시턴스와, 상기 누설 인덕턴스(L1)에 의해서는, 일차측 스위칭 컨버터의 동작을 전류 공진형으로 하기 위한 일차측 직렬 공진회로를 형성한다.
상기 설명에 의하면, 이 도면에 나타내는 일차측 스위칭 컨버터로서는, 일차측 직 렬 공진회로(L1－C1)에 의한 전류 공진형으로서의 동작과, 상술한 부분 전압 공진회로(Cp//L1)에 의한 부분 전압 공진 동작이 얻어질 수 있게 된다.
즉, 이 도면에 나타내는 전원 회로는, 일차측 스위칭 컨버터를 공진형으로 하기 위한 공진 회로에 대해서, 다른 공진회로가 조합된, 복합 공진형 컨버터로서의 구성을 채택하고 있다.
절연 컨버터 트랜스(PIT)의 2차 코일에는 일차 코일(N1)에 전달된 스위칭 출력에 대응한 교번 전압이 여기된다.
도 1의 회로의 경우, 절연 컨버터 트랜스(PIT)의 2차 코일로서는, 도면과 같이 센터 탭을 경계로 2차 코일(N2A)과 2차 코일(N2B)이 형성된 1그룹이 갖춰질 수 있다.
이 경우, 상기 2차 코일이 감긴 초단부측을 포함한 코일부를 2차 코일(N2A), 감긴 종단부측을 포함한 코일부를 2차 코일(N2B)로 하고, 각각 같은 소정의 턴수를 권장하는 것으로 하고 있다.
그리고, 이러한 2차 코일(N2A, N2B)에 대해서는, 도시한 바와 같이 정류용 소자로서 N채널의 MOS－FET(Q3, Q4)를 갖추는 양파 정류의 동기 정류회로를 갖출 수 있다. 이들 MOS－FET(Q3, Q4)는, 예를 들면 저내압의 트렌치 구조(trench structure)의 것을 선정하는 것으로, 저온 저항을 얻도록 된다.
절연 컨버터 트랜스(PIT)의 2차 코일의 센터 탭 출력(2차 코일(N2A)이 감긴 종단부 및 2차 코일(N2B)이 감긴 초단부)은, 도시한 바와 같이 평활 콘덴서(Co1)의 정극 단자에 접속된다.
그리고, 2차 코일이 감긴 종단부는, 인덕터(Ld1)→MOS－FET(Q3)의 드레이→소스를 거쳐서, 2차측 어스(평활 콘덴서(Co1)의 음극 단자측)에 접속된다.
또, 2차 코일이 감긴 초단부는, 인덕터(Ld2)→MOS－FET(Q4)의 드레인→소스를 거쳐서, 2차측 어스(평활 콘덴서(Co1)의 음극 단자측)에 접속된다.
또한, MOS－FET(Q3, Q4)의 드레인-소스에 대해서는, 각각, 보디 다이오드(DD3, DD4)가 접속된다.
이러한 접속 형태에 의하면, 2차 코일(N2B)을 포함한 정류 전류 경로에 있어서는, MOS－FET(Q3)가 직렬로 삽입된다. 또, 2차 코일(N2A)을 포함한 정류 전류 경로에 있어서는, MOS－FET(Q4)가 직렬로 삽입된 구조로 되어 있다.
또, 이 때, 2차 코일(N2B)을 포함한 정류 전류 경로에 있어서는, 2차 코일(N2B)이 감긴 종단부와, MOS－FET(Q3)의 드레인과의 사이에, 인덕터(Ld1)가 직렬로 삽입되는 것이 된다. 동일하게, 2차 코일(N2A)을 포함한 정류 전류 경로에 있어서는, 2차 코일(N2A)이 감긴 초단부와 MOS－FET(Q4)의 드레인과의 사이에 인덕터(Ld2)가 직렬로 삽입된다.
또, 이 도면에 나타나는 동기 정류회로에 있어서, MOS－FET(Q3)를 구동하는 구동회로는, 2차 코일(N2A)이 감긴 초단부와 MOS－FET(Q3)의 게이트와의 사이에, 게이트 저항(Rg1)을 접속하여 형성된다.
동일하게, MOS－FET(Q4)를 구동하는 구동 회로는, 2차 코일(N2B)이 감긴 종단부와 MOS－FET(Q4)의 게이트와의 사이에, 게이트 저항(Rg2)을 접속하여 형성된다.
즉 이 경우, 상기 MOS－FET(Q3)는, 상기 2차 코일(N2A)에 여기되는 교번 전압이 상기 게이트 저항(Rg1)에 의해 검출되어 도통하도록 되고, 또, MOS－FET(Q4)는, 2차 코일(N2B)에 여기되는 교번 전압이 상기 게이트 저항(Rg2)에 의해 검출되어 도통하도록 되어 있는 것이다.
MOS－FET는, 게이트에 온 전압을 인가하면, 드레인-소스간은 단순한 저항체와 등가가 되므로, 전류는 쌍방향으로 흐른다. 이것을 2차측의 정류 소자로서 기능시키면, 2차측 평활 콘덴서(여기에서는 상기한 평활 콘덴서(Co1) , 및 후술하는 평활 콘덴서(Co2))의 정극 단자에 충전하는 방향에만 전류를 흐르게 해야 한다. 이것과는 역방향으로 전류가 흐르면, 2차측 평활 콘덴서로부터 절연 컨버터 트랜스(PIT) 측에 방전 전류가 흐르고, 부하 측에 유효하게 전력을 전달할 수 없게 된다. 또한, 역전류에 의한 MOS－FET의 발열, 노이즈 등이 생기고, 일차측에 있어서의 스위칭 손실도 초래한다.
상기한 구동 회로는, 2차 코일의 전압을 검출하는 것에 근거하여, 2차측 평활 콘덴서의 정극 단자에 충전하는 방향(즉, 이 경우에서는 소스→드레인 방향)의 전류만이 흐르도록, MOS－FET(Q3, Q4)를 스위칭 구동하기 위한 회로이다. 즉, 이 경우에 있어서의 동기 정류회로의 회로 구성으로서는, 코일 전압 검출 방식에 의해, 정류전류로 동기시켜서 MOS－FET(Q3, Q4)를 온／오프 구동하는 구성을 채택하고 있는 것이다.
또한, 이 경우, MOS－FET(Q3), MOS－FET(Q4)의 구동 회로계를 형성하게 되는게이트 저항(Rg1, Rg2)에 대해서는, 각각 병렬로 쇼트키 다이오드(Dg1), 쇼트키 다이오드(Dg2)를 도시하는 방향에 의해 접속하도록 하고 있다. 이들 쇼트키 다이오드(Dg1, Dg2)에 의해서는, 후술한 바와 같이 MOS－FET(Q3, Q4)의 게이트 입력 용량의 축적 전하를, 이러한 턴 오프시에 방전하기 위한 경로가 형성된다. 그리고, 이것에 의해서 MOS－FET(Q3, Q4)를 확실히 턴 오프 시켜서, 양호한 스위칭 특성을 얻도록 하고 있다.
또, 상술도 한 것처럼, 이 도 1에 나타내는 전원 회로에서는, 2차 코일(N2B)이 감긴 종단부-MOS－FET(Q3)의 드레인간에 대해, 인덕터(Ld1)를 삽입하고 있다. 또, 이와 같이 2차 코일(N2A)이 감긴 초단부-MOS－FET(Q4)의 드레인간에 대해서는, 인덕터(Ld2)를 삽입하고 있다.
이 경우에 있어서, 이들 인덕터(Ld1, Ld2)로서는, 예를 들면 0.6μH정도의 비교적 낮은 인덕턴스를 설정하는 것으로 하고 있다.
그리고, 이와 같이 낮은 인덕턴스를 얻는데 있어서, 도 1의 회로에서는, 상기 인덕터(Ld1, Ld2)로서, 예를 들면 아모르퍼스(amorphous) 자성체 혹은 페라이트재료 등의 자성체가 통형상으로 형성된 비즈 코어를 이용하는 것으로 하고 있다. 그리고, 예를 들면 이러한 통모양의 코어에 리드 선을 삽통한 것을, 1개의 인덕터 소자로서 프린트 기판상에 실장하는 것이다.
또한, 이 도 1의 회로에서는, 도시한 바와 같이 하여 절연 컨버터 트랜스(PIT)의 2차 코일과 병렬로, 콘덴서(CS)－저항(RS)의 직렬 접속 회로에 의한 스나바 회로를 설치하도록 하고 있다.
이 경우, 상기 스나바 회로로서는, 상기 콘덴서(CS) 측을 2차 코일(N2B)이 감긴 종단부 측에 대해 접속하고 있다. 또, 상기 저항(RS) 측을 2차 코일(N2A)이 감긴 초단부 측에 접속하도록 하고 있다.
즉, 이러한 접속 형태에 의하면, 상기 스나바 회로는, 직렬 접속된 MOS－FET(Q3－Q4)에 대해서도 병렬로 설치된 것이 된다.
여기서, 이러한 MOS－FET(Q3－Q4)의 직렬 접속 회로에 대해서 병렬로 스나바 회로를 설치하도록 하고 있는 것은, 각 MOS－FET의 드레인-소스 사이에 생기는 스파이크 전압을 억제하기 위해서이다.
즉, 각 MOS－FET의 드레인-소스간에는, 각 드레인-소스간의 정전용량(coss)에 의해서, 턴 오프시에 스파이크 전압이 발생하는 것으로 되어 있었다. 그리고, 이러한 스파이크 전압이 각 MOS－FET의 내압 레벨의 저하의 방해가 되고 있었다.
그래서, 상기와 같이 하여 MOS－FET(Q3－Q4)의 직렬 접속 회로에 대해서, 병렬로 콘덴서(CS)－저항(RS)에 의한 스나바 회로를 설치하도록 한 것으로, 이러한 스파이크 전압의 피크 파형을 평활하고, 각 MOS－FET의 드레인-소스간의 내압 레벨의 저감을 도모하도록 한 것이다.
지금까지 설명한 회로 구성에 의한 동기 정류회로에 의해서는, 2차측 평활 콘덴서에 대해 양파 정류에 의해 정류하여 얻을 수 있는 정류 전류를 충전하는 동작이 얻어질 수 있다.
즉, 2차측에 여기되는 교번 전압의 한쪽의 반주기에는, 2차 코일(N2B)을 흐르는 전류가 2차측 평활 콘덴서에 대해서 충전된다. 또, 교번 전압의 한쪽의 반주기에는, 2차 코일(N2A)에 흐르는 전류가 2차측 평활 콘덴서에 대해서 충전된다. 이것으로부터, 양파 정류 동작을 얻을 수 있는 것이다.
그리고, 이러한 평활 콘덴서의 양단 전압으로서, 도면과 같은 2차측 직류 출력전압(Eo)을 얻을 수 있다. 이 2차측 직류 출력전압(Eo)은, 도시하지 않은 부하 측에 공급됨과 동시에, 다음에 설명하는 제어 회로(1)를 위한 검출 전압으로서도 분기하여 입력된다.
제어 회로(1)는, 2차측 직류 출력전압(Eo)의 레벨 변화에 대응한 검출 출력을 발진·드라이브 회로(2)에 공급한다. 발진·드라이브 회로(2)에서는, 입력된 제어 회로(1)의 검출 출력에 대응하여 스위칭 주파수가 가변되도록 하고, 스위칭 소자(Q1, Q2)를 구동한다. 스위칭 소자(Q1, Q2)의 스위칭 주파수가 가변되는 것으로, 절연 컨버터 트랜스(PIT)의 일차 코일(N1)로부터 2차 코일(N2A, N2B) 측에 전송되는 전력이 변화하지만, 이것에 의해 2차측 직류 출력전압(Eo)의 레벨을 안정화시키도록 동작한다.
예를 들면 중부하의 경향에 있어서 2차측 직류 출력전압(Eo)이 저하하는데 대응해서는, 상기 스위칭 주파수를 높게 하도록 제어하는 것으로, 2차측 직류 출력전압(Eo)을 상승시킨다. 이것에 대해서, 경부하의 경향에 있어서 2차측 직류 출력전압(Eo이 상승하는데 대응해서는, 상기 스위칭 주파수를 낮게 하도록 제어하는 것으로, 2차측 직류 출력전압(Eo)을 저하시킨다.
또한, 먼저도 말한 것처럼 2차측 직류 출력전압(Eo)의 레벨은, 교류 입력 전압(VAC)(상용교류 전원(AC))의 레벨에 따라서도 변화하는 경향이 되므로, 이러한 정전압 제어동작은 교류 입력 전압(VAC)의 레벨 변동에 대해서도 동일하게 작용하는 것이 된다.
또, 이 경우의 스위칭 전원 회로에 있어서는, 상기 2차측 직류 출력전압(Eo)의 라인에 대해, 상기한 평활 콘덴서(Co1) 및 평활 콘덴서(Co2) 및 쵸크 코일(Ln)에 의한 필터 회로가 형성된다.
이 필터 회로로서는, 도시한 바와 같이 평활 콘덴서(Co1)의 정극 단자에 대해서, 초크 코일(Ln)의 일단을 접속한다. 그리고, 이 초크 코일(Ln)의 타단에 대해서, 평활 콘덴서(Co2)의 정극 단자를 접속하고, 또한 평활 콘덴서(Co2)의 음극 단자를 2차측 어스에 접지 하여 이루어진다.
이러한 접속 형태에 의하면, 평활 콘덴서(Co1), 평활 콘덴서(Co2)의 병렬 접속 회로가 형성되고, 또한 이들 평활 콘덴서(Co1, Co2)의 각 정극 단자간에 대해서는, 초크 코일(Ln)이 삽입된 것으로 된다.
즉, 이 도 1에 나타내는 회로에 대해서는, 2차측 직류 출력전압(Eo)의 라인에 대해, C, L, C에 의한 소위 π형 필터를 설치하도록 하고 있는 것이다.
여기서, 이와 같이 2차측 직류 출력전압(Eo)의 라인에 대해서 필터 회로를 설치하도록 한 것은, 이하와 같은 이유에 의한다.
먼저도 설명한 것처럼, 도 1의 기본 구성에 있어서는, MOS－FET(Q3, Q4)의 각 게이트에 대해, 각각 쇼트키 다이오드(Dg)를 접속하는 것으로 하고 있었다. 이것에 의해서는, 각 MOS－FET의 턴 오프시에 각각의 게이트 입력 용량의 축적 전하를 강제적으로 뽑아 내도록 하고, MOS－FET의 양호한 턴 오프 특성을 얻는 것이 가능으로 된다.
그렇지만, 이와 같이 쇼트키 다이오드(Dg)를 설치하는 것에 의해서는, MOS－FET로서 양호한 턴 오프 특성을 얻을 수 있는 한쪽에서, 2차측 정류 전류 경로에 있어서는 스위칭 잡음이 발생하기 쉬운 것으로 되어 있었다. 그리고, 이 영향에 의해 2차측 직류 출력전압(Eo)에도 고주파의 노이즈가 중첩하기 쉽게 되어 있었다.
이 때문에 도 1의 회로에서는, 상기한 바와 같은 π형태 필터를 갖추는 것에 의해서, 이러한 2차측 직류 출력전압(Eo)에 생기는 노이즈의 억제를 도모하도록 한 것이다.
또한, 이 경우의 상기 필터 회로에 있어서는, 상기 평활 콘덴서(Co1), 평활 콘덴서(Co2)로서, 예를 들면 아미진계 알루미늄 전해 콘덴서로 구성하고, 그 캐패시턴스(C)로서, 예를 들면 C=6800μF, 내압은 6.3 V, ESR(등가 직렬 저항값)는 15mΩ이하가 되는 것을 선정하고 있다.
또, 상기 초크 코일(Ln)로서는, DCR(직류 저항값)=1 mΩ정도, 인덕턴스(L)=0.7μH정도로 설정하고 있다.
이것에 의해서, 2차측 직류 출력전압(Eo)에 생기는 고주파 노이즈의 피크 레벨을 100mV이하로 억제하는 것으로 하고 있다.
도 1에 나타내는 전원 회로로서는, 지금까지 설명해 온 구성하에서, 저전압, 대전류로 되는 부하 조건에 대응시키는 것으로 하고 있다. 여기서의 저전압 대전류 상태로서는, 2차측 직류 전압(Eo)=5 V로, 일차측 스위칭 컨버터의 스위칭 전류인 일차측 직렬 공진 전류(Io)=20 A가 되는 상태인 것으로 한다.
이러한 조건을 전제로서, 도 1에 나타내는 전원 회로로서는, 다음과 같이 하여 각부 에 필요한 부품을 구성하고, 또, 선정하고 있다.
먼저, 절연 컨버터 트랜스(PIT)에 대해서는, 도 2에 나타내는 구조를 채택하는 것으로 하고 있다.
이 도에 나타낸 바와 같이, 절연 컨버터 트랜스(PIT)는, 페라이트재료에 의한 E형 코어(CR1, CR2)를 서로의 자각이 대향하도록 조합한 EE형 코어(EE자형 코어)를 갖춘다.
그리고, 일차측과 2차측의 권장부에 대해서 서로 독립하도록 하여 분할한 형상에 의해, 예를 들면 수지 등에 의해서 형성되는, 보빈(B)을 갖출 수 있다. 이 보빈(B)의 한쪽의 권장부에 대해서 일차 코일(N1)을 권장한다. 또, 다른 쪽의 권장부에 대해서 2차 코일(N2A, N2B)을 권장한다. 이와 같이 하여 일차측 코일 및 2차측 코일이 권장된 보빈(B)을 상기 EE형 코어(CR1, CR2)에 취부하는 것으로, 일차측 코일 및 2차측 코일이 각각 다른 권장영역에 의해, EE형 코어의 중앙자각에 권장되는 상태가 된다. 이와 같이 하여 절연 컨버터 트랜스(PIT) 전체로서의 구조를 얻을 수 있다. 이 경우의 EE형 코어로서는, 예를 들면 EER－40을 선정하고 있다.
EE형 코어의 중앙자각에 대해서는, 도면과 같이 하고, 예를 들면 갭 길이 1.5 mm정도의 갭(G)을 형성하도록 하고 있다. 이것에 의해서, 결합 계수(k)로서는, 예를 들면 k=0.8 이하에 의한 소결합 상태를 얻도록 하고 있다. 즉, 종래예로서 도 23에 나타낸 전원 회로의 절연 컨버터 트랜스(PIT)보다, 한층 더 소결합 상태로 하고 있는 것이다. 또한, 갭(G)은, E형 코어(CR1, CR2)의 중앙자각을, 2개의 외자각보다도 짧게 하는 것으로 형성할 수 있다.
그 후에, 2차측 코일의 1T(턴) 당의 유기 전압 레벨로서도, 도 23에 나타낸 전원 회로보다도 낮아지도록, 일차 코일(N1)과 2차 코일(N2A, N2B)의 코일수(턴수)를 설정한다. 예를 들면, 일차 코일(N1)=80T, 2차 코일(N2A=N2B)=3T로 하는 것으로, 2차측 코일의 1T(턴) 근처의 유기 전압 레벨을, 2 V／T이하로 하고 있다.
이러한 절연 컨버터 트랜스(PIT) 및 일차 코일(N1), 2차 코일(N2A, N2B)의 코일수설정으로 하는 것으로, 절연 컨버터 트랜스(PIT)의 코어에 있어서의 자속밀도가 저하되고, 도 23에 나타낸 전원 회로보다도 절연 컨버터 트랜스(PIT)에 있어서의 누설 인덕턴스는 증가한다.
또, 이 경우, 절연 컨버터 트랜스(PIT)로서는, 2차 코일(N2A, N2B)을 예를 들면 이하의 도 3~도 6에 나타낸 바와 같이 하여 구성하는 것으로 하고 있다.
먼저, 도 3에는, 절연 컨버터 트랜스(PIT)의 2차 코일에 이용되는 선재료의 구조를 나타낸다.
이 경우의 2차 코일의 선재료로서는, 예를 들면 폴리우레탄 피막 등의 절연 피복 처리의 실시된 동선 등에 의한 소선(10a)이, 도면과 같이 복수개 다발로 꼬여 합쳐진, 릿츠선(10)을 사용한다. 주지하는 바와 같이 2차 코일의 선재료로서 릿츠선을 선정하는 것에 의해서는, 예를 들면 고주파의 정류 전류가 각 2차 코일에 흐를 때에 생기는 것으로 되는, 이른바 표면 효과를 저감할 수 있는 메리트가 있다.
또한, 여기에서는, 상기 릿츠선(10)으로서, 예를 들면 선경(X=0.1mφ)의 소선(10a)을 200다발로 꼬여 합쳐지게 된 것을 이용한다.
그리고, 이러한 릿츠선(10)을, 다음의 도 4에 나타낸 바와 같이 하여 3개씩 2그룹 준비하고, 한쪽의 그룹의 3개를 도시한 바와 같이 길이(Y1)로 통일하고, 다른 쪽의 3개의 그룹을, 이 길이(Y1)보다도 긴 Y2의 길이로 통일한다. 이러한 길이(Y1, Y2)는, 상기한 보빈(B)의 사이즈 및 2차 코일의 턴수 단계에 따라 설정하면 좋다.
그 후에, 길이(Y1)에 의해 통일된 3개의 릿츠선(10)을, 도시한 바와 같이 평행하게 배열하여 정렬시킨 상태에서, 그 양단에 대해서 각각 예비 땜납(11)을 실시한다. 이것에 의해서, 길이(Y1)에 의한 3개의 릿츠선(10)을 정렬시킨, 제1 릿츠선대(12)를 형성한다.
또, 한쪽의 길이(Y2)에 의해 통일된 3개의 릿츠선(10)으로서도, 똑같이 평행하게 정열시킨 상태에서 그 양단에 대해서 각각 예비 땜납(11)을 실시한다. 이것에 의해, 길이(Y2)의 릿츠선(10)을 3개 정렬시킨 제2 릿츠선대(13)를 형성한다.
이와 같이 하여 형성한, 상기 길이(Y1)에 의한 제1 릿츠선대(12)를, 절연 컨버터 트랜스(PIT)의 2차 코일에 있어서의 감긴 초단부를 포함한 2차 코일(N2A)의 선재료로서 이용한다.
또, 이 길이(Y1)보다도 길이를 길게 한, 제2 릿츠선대(13)를, 절연 컨버터 트랜스(PIT)의 2차 코일이 감긴 종단 측이 되는, 2차 코일(N2B)의 선재료로서 이용하는 것이다.
또한, 상기 예비 땜납(11)으로서는, 예를 들면 납Eoa 딥층에 대해서 릿츠선대의 각 단부를 소요 시간에 걸쳐서 침지시키도록 하여 실시하면 좋다.
이와 같이 하여 2차 코일(N2A), 2차 코일(N2B)로서의 제1 릿츠선대(12), 제2 릿츠선대(13)를 형성한 다음, 우선은 이들 제 1 릿츠선대(12), 제2 릿츠선대(13)의 각각에는, 다음의 도 5에 나타낸 바와 같이, 각각 예비 땜납(11)이 실시된 양단 부분에 대해서 리드선(14, 14)을 납땜 한다.
그리고, 이와 같이 각 단부에 대해서 각각 리드 선(14)을 납땜한 제1 릿츠선대(12), 제2 릿츠선대(13) 가운데, 먼저는 제1 릿츠선대(12)로부터, 절연 컨버터 트랜스(PIT)에 있어서의 보빈(B)의 2차측 권장부에 대해서 소정의 턴수를 권장한다. 그 뒤에, 제2 릿츠선대(13)를, 이와 같이 권장한 제1 릿츠선대(12)의 외측에 소정의 턴수 권장한다.
도 6의 단면도는, 절연 컨버터 트랜스(PIT)에의 각 코일의 권장상태를 나타낸 것이다.
이 경우, 상기 제1 릿츠선대(12)는, 도시한 바와 같이 보빈(B)의 권장부에서, 3개의 릿츠선(10)의 정렬이 유지된 상태로 권장되는 것이 된다. 이와 같이 상기 제2 릿츠선대(13)로서도, 도면과 같이 보빈(B)의 권장부에서 3개의 릿츠선(10)의 정렬이 유지된 상태로 권장된다.
그리고 이 경우는, 도시한 바와 같이 상기 제 1 릿츠선대(12)(2차 코일(N2A))로 하고, 3턴을 실시하는 것으로 하고 있다. 동일하게, 상기 제 2 릿츠선대(13)(2차 코일(N2B))로서도 3턴을 실시한 바와 같이 된다.
또한, 여기서의 도시에 의한 설명은 생략하고 있지만, 이 경우에 있어서, 보빈(B)에 대해서 권장되는 제1 릿츠선대(12)는, 앞의 도 5와 같이 그 양단부에 납땜된 리드선(14, 14)을, 각각 절연 컨버터 트랜스(PIT)에 있어서의 소정의 핀 단자에 대해서 휘감은 다음, 납땜 된다. 또, 제2 릿츠선대(13)로서도, 동일하게 그 양단부에 납땜된 리드 선(14, 14)을, 각각 소정의 핀 단자에 대해서 휘감은 뒤에 납땜한다.
이것에 의해서, 절연 컨버터 트랜스(PIT)의 2차 코일로서는, 감기 시작한 측에 제 1 릿츠선대(12)로서의 2차 코일(N2A)이 권장되어 감기는 것이 완료한 측에 제 2 릿츠선대(13)로서의 2차 코일(N2B)이 권장된 상태를 얻을 수 있다.
혹은, 절연 컨버터 트랜스(PIT)의 2차 코일로서는, 다음의 도 7~도 9에 나타낸 바와 같이 하여 구성한다.
먼저, 이 경우로서도, 2차 코일에 이용하는 선재료로서는, 도 6에 나타낸 것 같은 릿츠선(10)을 이용한다.
그리고, 다음의 도 7에 나타낸 바와 같이 하여, 이러한 릿츠선(10)의 3개를, 각각 교차하게 엮어서 형성한 평편선을 준비한다. 이러한 평편선으로서는, 도시한 바와 같이 각각 길이가 다르도록 된 2개를 준비한다. 여기에서는, 길이(Y1)으로 한 평편선을 제1평편선(15)로 하고, 이 길이(Y1)보다더 긴 길이(Y2)로 한 평편선을 제2평편선(16)으로 한다. 그리고, 이와 같이 형성한 제1평편선(15), 제2평편선(16)의 양단에 대해서는, 이 경우도 각각 예비 땜납(11)을 실시한다.
이 경우도, 길이가 짧게 되도록 된 제1평편선(15)의 쪽을 2차 코일(N2A)로서 이용한다. 그리고, 길이가 길게 되도록 된 제2평편선(16)의 쪽을, 2차 코일(N2B)로 하여 이용한다.
또한, 이 경우로서도, 다음의 도 8에 나타낸 바와 같이 하고, 상기 제 1평편선(15), 제2평편선(16)의 예비 땜납된 양단부에 대해서, 각각 핀 단자와의 접속을 위한 리드 선(14)을 납땜한다.
그리고, 이와 같이 각 단부에 대해서 각각 리드 선(14)을 납땜한, 먼저는 제1평편선(15)으로부터, 절연 컨버터 트랜스(PIT)에 있어서의 보빈(B)의 2차측 권장부에 대해서 소정의 턴수를 권장한다. 그 뒤에, 제2평편선(16)을, 이와 같이 권장한 제1평편선(15)의 외측에 소정의 턴수 권장한다.
이 경우에 있어서의, 절연 컨버터 트랜스(PIT)에의 각 권선의 권장상태를, 다음의 도 9의 단면도에 의해 나타내면, 제1평편선(15)은, 도시한 바와 같이 보빈(B)의 권장부에 대해서 3턴이 실시되어진다. 그리고, 이와 같이 권장된 제1평편선(15)에 이어지고, 외측에 제2평편선(16)이 동일하에 3턴 실시되어진다.
상기한 바와 같은 구성에 의하면, 절연 컨버터 트랜스(PIT)의 2차 코일로서, 1개의 릿츠선(10)에 의한 3턴의 코일이, 각각 3그룹 병렬로 접속된 것과 동등 상태가 얻을 수 있다. 즉, 1개의 릿츠선(10)으로 구성했을 경우에서는, 감긴 초단부로부터 센터 탭까지의 3턴으로 센터 탭으로부터 감긴 종단부까지의 3턴의 합계 6턴이 되는 2차 코일을, 병렬로 3그룹 설치한 상태가 되는 것이다.
게다가, 이 경우는 복수의 릿츠선(10)을 배열된 상태로 권장되는 것으로, 예를 들면, 상기와 같이 1개의 릿츠선(10)에 의한 6턴 3그룹의 2차 코일을 병렬 접속하는 것보다도, 2차 코일에 있어서의 합성 저항값을 저감할 수 있다고 하는 메리트가 있다.
여기서, 예를 들면 상기와 같이 1개의 릿츠선(10)에 의해 형성되는 3그룹의 2차 코일로서, 가장 감기 시작한 측에 위치하는 2차 코일에 있어서의, 감긴 초단부로부터 센터 탭까지의 코일부를 N2A1, 센터 탭으로부터 감긴 종단부까지의 코일부를 N2B2로 하고, 동일하게, 다른 2그룹의 2차 코일에 대해서도 감기 시작한 측을 각각 코일부(N2A2), 코일부(N2A3)로 하고, 감긴 종단부측을 N2B2, N2B3로 하면, 각각의 코일부는, 보빈(B)에 대해서, 감기 시작한 측으로부터 N2A1→N2B1→N2A2→N2B2→N2A3→N2B3의 순서에 의해 권장되는 것으로 된다.
이 때, 외측에 권장되는 코일부만큼 그 길이가 보다 많이 필요한 것으로부터, 상기와 같은 순서로 코일이 권장되는 경우는, 각 권선부의 길이는 각각 다르도록 된다.
그리고, 이와 같이 코일부의 길이가 각각 다르도록 되는 경우, 각 2차 코일에 있어서 감긴 초단부측을 포함한 N2A측의 그룹의 합성 저항값과 감긴 종단부측을 포함한 N2B측의 그룹의 합성 저항값은, 코일부의 길이가 각각 Y1, Y2로 동일해지도록 된 도 1의 회로의 2차 코일(N2A, N2B)보다도 높아지도록 된다.
이것은, 아래에 나타낸 바와 같이 각 코일부 사이에서 직류 저항값이 각각 다른 경우와, 균일로 된 경우에서의 저항 소자의 병렬 접속 회로의 합성 저항값의 계산식의 결과로부터 분명한 것이다.
또한 하기 식에서는, 각 2차 코일에 대해 감긴 초단부측을 포함한 N2A측의 그룹의 합성 저항값(Ro)의 계산식만을 예시하고 있고, RA1, RA2, RA3는, 각각 코일부(N2A1, N2A2, N2A3)의 직류 저항값을 나타내고 있다.
　1／Ro=1／RA1＋1／RA2＋1／RA3
이것으로부터, 2차 코일(N2A), 2차 코일(N2B)로서, 복수의 릿츠선(10)에 의해 구성한 코일을 권장하는 도 1의 회로에서는, 1개의 릿츠선(10)에 의해 2차 코일을 구성하여 동등의 동작을 얻게 했을 경우보다도, 2차 코일의 합성 저항값을 저감하고, 2차 코일에 있어서의 전력손실을 저감할 수 있는 것이다.
또, 도 1에 있어서, 일차측 직렬 공진 콘덴서(C1)에는 0.015μF를 선정했다. 또, 2차측의 동기 정류회로를 형성하는 MOS－FET(Q3, Q4)에 대해서는, 20A／10V를 선정하고 있고, 그 온 저항은 5.0mΩ이하이다.
이러한 구성에 의한 도 1에 나타내는 전원 회로의 동작 파형을, 도 11 및 도 12에 나타낸다. 도 11은, 교류 입력 전압(VAC=100 V), 부하 전력(Po=100 W) 일 때의 동작을 나타내고, 도 12는, 교류 입력 전압(VAC=100 V), 부하 전력(Po=25 W)시의 동작을 나타내고 있다. 도 1에 나타내는 전원 회로의 대응 부하 전력 범위에 있어서, 부하 전력(Po=100 W)은 중부하로 되는 조건이며, 부하 전력(Po=25 W)은 경부하의 조건이 된다.
도 11에 나타내는 파형도에 있어서, 스위칭 소자(Q2)의 양단 전압(V1)은, 스위칭 소자(Q2)의 온／오프 상태에 대응하고 있다. 즉, 스위칭 소자(Q2)가 온이 되는 기간(T2)에서는 0 레벨로, 오프가 되는 기간(T1)에서는 소정 레벨로 클램프 된 구형파로 된다. 그리고, 스위칭 소자(Q2)//댐퍼 다이오드(DD2)에 흐르는 스위칭 전류(IDS2)로서는, 기간(T2)에 나타낸 바와 같이, 턴온시에 있어서는, 댐퍼 다이오드(DD2)를 흐르는 것으로 음극성이 되고, 이것이 반전하여 정극성에 의해 스위칭 소자(Q2)의 드레인→소스를 흐르고, 기간(T1)에서 오프가 되어 0 레벨이 되는 파형이 얻어질 수 있다.
또, 스위칭 소자(Q1)는, 상기 스위칭 소자(Q2)에 대해서 교대로 온／오프하도록 하여 스위칭을 실시한다. 이 때문에, 스위칭 소자(Q1)//댐퍼 다이오드(DD1)에 흐르는 스위칭 전류로서도, 도시하고 있지 않지만 스위칭 전류(IDS2)에 대해서 180도 위상이 시프트 한 파형이 된다. 또, 스위칭 소자(Q1)의 양단 전압으로서도, 스위칭 소자(Q2)의 양단 전압(V1)에 대해서 180도 위상이 시프트 한 파형이 된다.
그리고, 스위칭 소자(Q1, Q2)의 스위칭 출력점과 일차측 어스간에 접속되는 일차측 직렬 공진 회로(C1－L1)에 흐르는 일차측 직렬 공진 전류(Io)는, 스위칭 전류(IDS1)와 스위칭 전류(IDS2)가 합성된 것이 된다. 이것에 의해, 도시한 바와 같이 하여 일차측 직렬 공진 전류(Io)는 정현파장이 된다. 이 파형을, 도 23에 나타낸 종래의 전원 회로의 일차측 직렬 공진 전류(Io)의 파형(도 24 참조)과 비교하면, 도 1의 회로의 경우의 일차측 직렬 공진 전류(Io)로서는, 일차 코일(N1)의 여자 인덕턴스에 의해 발생하는 톱니형 파성분이 거의 포함되지 않은 것이 밝혀진다. 이것은, 절연 컨버터 트랜스(PIT)의 결합 계수를 보다 소결합인 상태로 한 것으로, 일차 코일(N1)의 누설 인덕턴스(L1)가 증가한 만큼, 상대적으로 일차 코일(N1)의 여자 인덕턴스가 작아진 것에 의존한다.
그리고, 이러한 일차측 직렬 공진 전류(Io)의 파형을 얻을 수 있는데 대응하고, 2차 코일(N2B)에 얻을 수 있는 전압(V2B)로서는 일차측 직렬 공진 전류(Io)의 주기에 대응한 파형으로 되고, 한쪽 2차측 직류 출력전압(Eo)에 대응하는 절대치 레벨로 클램프 된 파형이 된다.
또, 2차 코일(N2A)에 얻을 수 있는 전압(V2A)으로서도, 상기 전압(V2B)와 동등의 레벨로, 그 위상은 180도 시프트 한 파형을 얻을 수 있다.
여기서, 도 22에 나타내는 전압(V2)과 비교하여 알 수 있듯이, 이 도 11에 나타내는 전압(V2A, V2B)은, 일차측 직렬 공진 전류(Io)가 0 레벨이 되는 타이밍으로, 똑같이 0 레벨이 되는 파형을 얻을 수 있다. 즉, 이 경우의 전압(V2A, V2B)로서는, 제로 크로스 타이밍이 일차측 직렬 공진 전류(Io)의 제로 크로스 타이밍과 겹치게 되어 있다(도면 중 시점(t1, t2, t3) 참조).
그리고, 전압 검출 방식에 의한 2차측의 동기 정류회로에서는, 저항(Rg2)으로 이루어지는 구동 회로에 의해 상기 전압(V2B)을 검출하고, MOS－FET(Q4)에 대해서 온 레벨의 게이트 전압을 출력한다.
이 경우, 전압(V2B)으로서는, 도시한 바와 같이 시점(t1)에서 정극성의 피크 레벨로 되고, 이후는 그 레벨을 저하시켜서 시점(t2)에서 0 레벨이 되도록 한 파형으로 되고 있다. MOS－FET(Q4)의 게이트-소스 사이에 생기는 게이트-소스간 전압(VGS4)는, 이 전압(V2B)이, Q4의 게이트-소스간 전위로서 정해진 소정의 레벨에 대응한 레벨 이상을 유지하는 기간(도면 중 기간(t1~td1))에 있고, 온 전압을 발생시킨다. 즉, 이 기간(t1~td1)이, MOS－FET(Q4)의 온 기간(D0N2)이 된다.
그리고, 이 기간(D0N2)이 종료하는 시점(td1)으로부터 시점(t2)까지는, MOS－FET(Q4)의 뎁트 타임이며, 이 뎁트 타임인 기간(td1~t2)에서는 Q4의 보디 다이오드(DD4)를 거쳐서 정류 전류가 흐른다. 이것은, 도시하는 게이트-소스간 전압(VGS4)에 있어서의 기간(td1－t2)의 전위에 의해서도 나타나고 있다.
이것에 의해서, MOS－FET(Q4)를 거쳐서 흘러가는 정류 전류(I4)로서는, 도시한 바와 같이 시점(t1~t2)의 기간에 걸쳐서 흐르게 된다. 즉, 이 정류 전류(I4)로서는, 이들 시점(t1, t2)에 있어서, 일차측 직렬 공진 전류(Io)와 0 레벨이 되는 타이밍이 겹치도록 되고, 이것에 의해서 일차측 직렬 공진 전류와 연속하는 것이 된다.
또, 동일하게 저항(Rg1)으로 이루어지는 구동 회로에서는, 상기한 전압(V2A)을 검출하고, MOS－FET(Q3)에 대해서 온 레벨의 게이트 전압을 출력하도록 된다.
즉, 이 경우, MOS－FET(Q3)의 게이트-소스 사이에 생기는 게이트-소스간 전압(VGS3)(도시하지 않음)은, 2차 코일(N2A)에 생기는 전압(V2)이 게이트-소스간 전위로서의 소정의 레벨에 대응한 레벨 이상을 유지하는 기간(도면 중 기간(t2~td2))에 있고, 온 전압을 발생시키고, 이것에 의해서 이 기간(t2~td2)이 MOS－FET(Q3)의 온 기간(D0N1)이 된다.
그리고, 동일하게 이 기간(D0N1)d이 종료하는 시점(td2)로부터 시점(t3)까지는, MOS－FET(Q3)의 뎁트 타임이며, 이 기간(td2~t3)에서는 Q3의 보디 다이오드(DD3)를 거쳐서 정류 전류가 흐른다.
이것에 의해서, MOS－FET(Q3)를 거쳐서 흐르는 정류 전류(I3)로서도, 도시한 바와 같이 일차측 직렬 공진 전류(Io)의 제로 크로스 타이밍인 시점(t2)와 시점(t3)와의 사이에 끊어 흐르게 되고, 일차측 직렬 공진 전류(Io)와 연속하여 흐르는 것이 된다.
각 평활 콘덴서(평활 콘덴서(Co1, Co2))에의 충전 전류(Is)로서는, 이들 정류 전류(I3, I4)가 합성된 도면과 같은 파형에 의해 흐른다. 즉, 정류 동작으로서는, 2차 코일(N2A, N2B)에 생기는 전압이 정／부가 되는 각 기간에 평활 콘덴서(Co)에 대해 충전하는 동작을 얻을 수 있는 것을 알 수 있다.
그리고, 상술한 것처럼, 정류 전류(I3), 정류 전류(I4)로서는 일차측 직렬 공진 전류(Io)와 연속하는 것이기 때문에, 이 평활 콘덴서(Co)에 대한 충전 전류(Is)로서도 일차측 직렬 공진 전류(Io)와 연속하여 흐르게 된다.
즉, 도 1의 회로에서는, 중부하로 되는 등 하여 스위칭 주파수가 낮아지도록 하여 제어되고 있을 때도, 2차측 정류 전류로서는 연속 모드를 얻을 수 있다.
바꾸어 말하면, 예를 들면 이러한 중부하의 조건으로 되는 2차측 직류 출력전압(Eo)의 레벨이 소정 이하로 저하하는 것에 따르고, 스위칭 주파수가 소정 이하로 낮아지도록 제어 되는 경우에 대해도, 2차측 정류 전류로서는 연속 모드가 유지되는 것이다.
이와 같이 하여, 중부하의 조건에서도 연속 모드를 얻을 수 있는 것은, 지금까지의 설명으로부터 이해되도록, 갭 길이의 설정에 의해 절연 컨버터 트랜스(PIT)의 결합 계수를 0.8 정도까지 저하시켜서 보다 소결합 상태로 하고, 또, 예를 들면 2차 코일의 1턴 당의 유기 전압 레벨이 2 V／T정도로 저하하도록 하여 일차 코일(N1)과 2차 코일(N2A, N2B)의 권수(턴수) 설정을 실시하고, 이것에 의해, 절연 컨버터 트랜스(PIT)의 코어에 생기는 자속밀도를 소요 이하에까지 저하시킨 것에 의한 것이다.
또, 이 도 11에 있어서, 이 경우의 정류 전류(I3, I4)로서는, 도 24에 나타낸 종래의 정류 전류(I1, I2)와 비교하여 알수 있는 바와 같이, 역방향 전류가 흘러가지 않은 것이 원인이다.
즉, 종래에 있어 정류 전류(I1, I2)에는 8 Ap정도에 의한 역방향 전류가 흐르고, 이것이 전력 손실을 일으키고 있었지만, 도 1의 회로에서는 이러한 정류 전류에 생기고 있던 역방향 전류가 발생하지 않는 것이다.
이 경우에 있어서, 정류 전류(I3, I4)에 이러한 역방향 전류가 발생하지 않는 것은, 도 1에 나타낸 것처럼 각 정류 전류 경로에 인덕터(Ld1, Ld2)를 삽입하도록 한 것에 의존한다.
이와 같이 각 정류 전류 경로에 대해서 인덕터를 삽입하는 것에 의해서는, 정류 전류가 흘렀을 때에, 이 인덕터에 역기 전력이 발생하게 된다. 그리고, 이와 같이 역기 전력이 발생하는 것에 따라 MOS－FET(Q3, Q4)의 턴 오프시에 생기게 되어 있던 역방향 전류가 억압되게 되는 것이다.
먼저도 말한 것처럼, 도 1에 나타낸 회로의 경우에서는 이들 인덕터(Ld1, Ld2)로서
0.6μH정도를 설정하고, 이것에 의해서 정류 전류(I3, I4)에 있어서의 역방향 전류의 발생을 방지하는 것이 가능으로 여겨진다.
여기서, 종래에서도 말한 것처럼, 동기 정류회로는, 저온 저항으로 저내압의 MOS－FET를 정류용 소자로서 이용하기 위해서, 정류용 소자에 다이오드 소자를 이용하는 경우보다도 도통손실을 저감할 수 있다.
그렇지만, 2차측 정류 전류가 불연속 모드로 흐르는 경우에 있어서, 동기 정류회로로서 코일 전압 검출 방식을 채택하는 경우, 평활 콘덴서(Co)에의 충전 전류가 0 레벨이 되어도 역방향 전류가 흐르고, 이것이 무효 전력을 일으키고 있었다.
이 무효 전력을 해소하려고 하면, 정류 전류 검출 방식의 동기 정류회로를 채용하는 것이 된다. 그렇지만, 정류 전류 검출 방식으로는, 커런트 트랜스 및 콤퍼레이터를 갖추는 구동 회로계 등이 필요하고, 회로 구성이 복잡하고 대규모화한다.
이것에 대해서 도 1의 회로에서는, 중부하시에 있어도 2차측 정류 전류를 연속 모드로서 있는 것으로, 전압 검출 방식에 의한 동기 정류회로여도, 상기와 같은 전류 불연속 기간의 무효 전력을 저감할 수 있다. 또한 이 경우는, 위에서 설명한 바와 같이 2차측의 정류 전류 경로에 대해 인덕터(Ld1, Ld2)를 각각 삽입하는 것으로써, 정류 전류에 역방향 전류가 발생하지 않게 하여 무효 전력의 새로운 저감을 도모하고 있다.
이것으로부터 도 1의 기본 구성으로서는, 동기 정류회로로서 전압 검출 방식에 의한 구성을 채택하는 것으로, 간단한 회로 구성으로서 회로 규모의 확대를 억제하고, 또한 코스트 업을 피하고 있으면서, 또한, 전류 불연속 기간의 무효 전력에 의한 전력 변환 효율의 저하의 문제를 해소하게 되는 것이다.
또한 이 도 11에 있어서, 게이트-소스간 전압(VGS4)에는, MOS－FET(Q4)를 턴 오프로 하는 타이밍으로, 이 경우는 -9 V에 의한 부의 전위가 생기고 있다. 또, 도시는 생략 하고 있지만, 이 경우의 게이트-소스간 전압(VGS3)에 있어서도, 동일하게 MOS－FET(Q3)를 턴 오프로 하는 타이밍에 -9 V의 부의 전압이 생기는 것이 된다.
이것은, 먼저 설명한 것처럼 하여 MOS－FET(Q3, Q4)의 각 게이트와 2차 코일과의 사이에, 각각 저항(Rg1, Rg2)과 병로에 쇼트키 다이오드(Dg1, Dg2)를 삽입하고 있는 것에 의존한다.
이와 같이 쇼트키 다이오드(Dg1, Dg2)를 삽입하는 것에 의해서는, MOS－FET(Q3, Q4)의 턴 오프시에, 이것들 MOS－FET(Q3, Q4)의 게이트 입력 용량(Ciss)의 축적 전하를, 이들 쇼트키 다이오드(Dg1, Dg2)를 거쳐서 뽑아 내도록 하여 흘릴 수 있다.
즉 이 경우, 게이트 입력 용량의 전하는, 각각 쇼트키 다이오드(Dg(Dg1, Dg2))→2차 코일→평활 콘덴서(Co)의 경로에 의해 방전되게 된다. 그리고, 이와 같이 입력 용량의 전하가 방전되는 것으로, MOS－FET(Q3, Q4)에 있어서의 턴 오프시의 전압강하 시간을 감소시킬 수 있다.
이와 같이 하여, MOS－FET의 턴 오프시의 전압강하 시간을 감소시킬 수 있으면, 이들 MOS－FET(Q3, Q4)를 확실히 오프 시켜서 양호한 스위칭 특성을 얻을 수 있다.
또, 도 12에는, 도 1에 나타내는 회로에 있어서의 경부하시(Po=25 W시)의 동작이 나타나고 있다.
이 도 12에 있어서도, 도시하는 스위칭 소자(Q2)의 양단 전압(V1)d은, 스위칭 소자(Q2)의 온／오프 타이밍을 나타내고 있다. 즉, 소정 레벨로 클램프 되는 되는 기간(T1)은 스위칭 소자(Q2)가 오프가 되는 기간을 나타내고, 0 레벨이 되는 기간(T2)은 온이 되는 기간을 나타내고 있다.
여기서, 도 1에 나타내는 전원 회로에서는, 지금까지의 설명으로부터 이해된 바와 같이, 2차측 직류 출력전압(E)o의 안정화를 위해서 스위칭 주파수 제어에 의한 정전압 제어를 실시한다. 이 정전압 제어는, 경부하(혹은 교류 입력 전압(VAC)의 상승)의 조건이 되어 2차측 직류 출력전압이 상승하면, 스위칭 주파수를 높게 하도록 하여 2차측 직류 출력전압을 저하시키고, 이것에 의해 안정화를 도모하도록 동작한다.
이러한 경부하의 조건에서는, 도시한 바와 같이 스위칭 전류(IDS2)의 제로 크로스 타이밍(즉 일차측 직렬 공진 전류(Io)의 제로 크로스 타이밍)과 2차 코일의 전압(V2A)(전압(V2B)도 마찬가지)의 제로 크로스 타이밍은 거의 일치하고 있고, 이것에 따르고, 2차측의 충전 전류(Is)(정류 전류(I3, I4))로서도 일차측 직렬 공진 전류(Io)와 제로 크로스 타이밍이 일치하고 있다. 또, 이 경우의 충전 전류(Is)는, 도면과 같이 휴지기간이 없게 흐르는 것이 된다.
이것으로부터, 도 1에 나타낸 전원 회로에서는, 경부하시(Po=25 W시)에 있어도 연속모드가 되는 것을 이해할 수 있다.
이상에서는, 본 실시의 형태의 스위칭 전원 회로가 근거로 하는 회로 구성에 대해 설명했지만, 상술한 바와 같은 이러한 책 예의 기본 구성의 전원 회로에 대해서는, 절연 컨버터 트랜스(PIT)가 필요 이하의 자속밀도가 되도록 설정한 것으로, 중부하의 조건(스위칭 주파수가 소정 저하로 저하하는 조건)에 있어서도 연속 모드로 하는 것이 가능으로 된다. 그리고, 이와 같이 연속 모드의 확대가 도모해지는 것에 의해, 정류 전류의 역방향 전류가 억제되고, 무효 전력의 저감이 도모해져 양호한 AC→DC전력 변환 효율을 얻을 수 있도록 된 것이다.
또, 도 1의 회로에 있어서는, 먼저도 설명한 것처럼 각 정류 전류 경로에 대해서 인덕터(Ld)를 삽입하는 것으로, 정류 전류의 역방향 전류가 한층 더 억제된다. 그리고, 이것에 의해서 새로운 무효 전력의 저감을 도모할 수 있다.
실험에 의하면, 도 1에 나타내는 회로의 AC→DC전력 변환 효율(ηAC→DC)은, 교류 입력 전압(VAC=100 V), 부하 전력(Po=100 W)의 조건하에서,ηAC→DC=86.5％정도가 되는 결과를 얻을 수 있었다. 이것은, 동조건하에 있어서의, 앞의 도 23에 나타낸 종래의 회로의 ηAC→DC=82.0％보다, 약 4.5％향상하는 것이다.
또한, 이 결과는, 도 23에 나타내는 일차측의 구성에 대해서, 2차측에 정류 전류 검출 방식의 동기 정류회로를 채용했을 경우(도 28 참조)와 비교하면 약간 낮은 값이 되지만, 먼저도 설명 한 것처럼, 도 1에 나타내는 전원 회로에서는, 동기 정류회로의 구성으로서는 코일 전압 검출 방식을 채택하는 것으로, 회로 구성은 보다 간략한 것으로 할 수 있다.
그런데, 지금까지 설명해 온 도 1의 기본 구성으로서는, 먼저도 설명한 것처럼 2차측 정류 전류 경로에 삽입되는 인덕터(Ld)로서 비즈 코어를 사용하는 것으로 하고 있다.
그렇지만, 이러한 비즈 코어로서는, 갭이 제로로 되어 있는 것으로부터, 그 직류 중첩 특성보다, 경부하의 조건이 진행되는 부하 전류 레벨이 소정 이하가 되는데 응해서 인덕턴스 값이 급격하게 상승하는 경향으로된다.
예를 들면 도 1의 회로에 있어서, 인덕터(Ld1, Ld2)의 인덕턴스의 직류 중첩 특성으로서는, 부하 전력(Po=12.5 W) 이하의 초경부하시가 되는데 응해 0.3μH정도로부터 급격하게 0.6μH정도로 상승하는 특성이 되고 있다.
이러한 인덕터(Ld)의 직류 중첩 특성에 의해, 상기 초경부하시에는 2차측의 정류전류가 불연속 모드가 되어 버리는 것이 실험에 의해 밝혀졌다. 그리고, 이와 같이 불연속 모드가 되는 것으로, 상기와 같은 초경부하시에는 이상 발진 동작이 되고, 2차 직류 출력전압(Eo)에 수kHz 정도의 리플 전압이 발생하는 것으로 되어 있었다.
또, 도 1의 기본 구서의 회로에소는, 저항(Rg1, Rg2)에 대해서 병렬로 설치된 쇼트키 다이오드(Dg1, Dg2)에 의해서, MOS－FET(Q3, Q4)의 양호한 턴 오프 특성을 얻도록 되어 있었다.
단, 상술한 것처럼 이들 쇼트키 다이오드(Dg)를 설치하는 것에 의해서는, 2차측 직류 출력전압(Eo)에 고주파의 스위칭 잡음이 발생하기 쉬운 것으로 되어 있었다. 이 때문에, 먼저도 설명한 것처럼 도 1의 회로에서는, 2차측 직류 출력전압(Eo)의 라인에 대해 평활 콘덴서(Co1, Co2) 및 초크 코일(Ln)에 의한 π형태 필터를 삽입하고, 이러한 고주파 노이즈의 억제를 도모하도록 구성해 있었다.
그렇지만, 2차측 직류 출력전압(Eo)의 라인에 대해서 설치된 π형태 필터에 의해서는, 상기한 초크 코일(Ln)에 있어서의 코일의 동손실, 코어의 철손실에 있어서의 전력손실, 및 평활 콘덴서(Co2)의 ESR에 기인하고, 이 경우는 약 1.5 W의 전력 손실이 생긴다.
또한, 실험에 의하면, 이러한 π형태 필터를 삭제했을 경우에 있어서의 도 1의 회로의 전력변환 효율은, ηAC→DC=88％정도가 되는 결과를 얻을 수 있다. 상기한 것처럼, π형태 필터를 갖추는 도 1의 회로의 전력 변환 효율은ηAC→DC=86.5％정도인 것으로부터, 이 경우는 약 1.5％의 로스가 생기고 있는 것을 알 수 있다.
그런데, 이러한 π형태 필터를 형성하는 상기 초크 코일(Ln)로서, 도 1의 회로에서는, 예를 들면 도 10에 나타내는 구조의 것을 선정하는 것으로 하고 있었다.
이 도 10에 나타낸 바와 같이, 상기 초크 코일(Ln)로서는, 평각선(5a)을 소정 턴수 감아 돌린, 평각선코일(5)을 이용하는 것으로 하고 있다. 이 평각선코일(5)로서는, 단면 형상이 방형으로 여겨진 상기평각선(5a)을 그 폭방향으로 감아 돌린, 소위 에지 와이즈 감기 (세로 감기)의 것이 채용된다.
그리고, 이러한 평각선코일(5)의 양단부는, 도시한 바와 같이 이 평각선(5)을 재치하는 측의 플레이트형 코어(CR6)에 설치된, 외부 단자(6)에 대해서 각각 납땜 등으로 접속된다.
또한 이와 같이 평각선코일(5)이 재치된 플레이트형 코어(CR6)에 대해서, 도시하는 형상에 의한 포트형 코어(CR5)가 감합되는 것에 의해서, 초크 코일(Ln)이 형성된다. 즉, 도시한 바와 같이 상기 포트형 코어(CR5) 측에 형성된, 도면과 같은 원형자각(7)을, 상기 평각선코일(5)의 안쪽에 형성되는 원형의 공동 영역에 삽통시키도록 하고, 플레이트형 코어(CR6)에 대해서 포트형 코어(CR5)를 감합하는 것이다.
또한 이 경우, 상기 포트형 코어(CR5)의 재질로서는, 금속계 더스트를 채용하고 있다. 또, 상기 플레이트형 코어(CR6)로서는, Ni－Zn계의 페라이트재료를 채용하는 것으로 하고 있다.
이 도 10에 나타나는 초크 코일(Ln)의 구성에 의하면, 비교적 소형인 쵸크 코일을 실현할 수 있지만, 코어의 철손에 있어서의 전력손실이 비교적 큰 것이 된다. 이 경우의 쵸크 코일(Ln)에 있어서의 DCR(직류 저항)는 예를 들면 1 mΩ정도로 되고, 이 점도 π형태 필터를 갖추는 것에 의한 손실의 한 요인이 되고 있다.
또한 도 1의 기본 구성에 있어서, 2차측의 동기 정류회로의 구성으로서는, 절연 컨버터 트랜스(PIT)의 2차 코일을 센터 탭 한 다음, MOS－FET(Q3, Q4)에 양파 정류회로를 구성하는 것으로 하고 있었다.
그렇지만, 이와 같이 센터 탭을 실시하는 경우, 앞의 도 3~도 9의 설명으로부터도 분명한 바와 같이, 감기 시작한 측이 되는 2차 코일(N2A)과 감기는 것이 완료한 측이 되는 2차 코일(N2B)의 길이는 다르도록 된다.
이것에 의해서는, 상기 2차 코일(N2A)보다, 2차 코일(N2B)가 그 DCR이 크게 되므로, 이것에 수반하여 2차 코일(N2A, N2B)에 각각 흐르는 정류 전류(I3, I4)의 레벨에는 차이가 생기게 된다.
이것은, 앞의 도 11의 파형도에 있어서, 정류 전류(I4)의 피크 레벨은 38 Ap로 되는데 대해, 정류 전류(I3)는 33 Ap가 되고 있는 것으로부터도 분명하다.
그리고, 이 결과로서, 도 1의 회로에 있어서의 평활 콘덴서(Co)에의 충전 전류(Is)는, 도 11에 나타내는 여똥의 그 레벨이 언밸런스가 되어 버린다.
또, 이 경우, 절연 컨버터 트랜스(PIT)의 2차 코일로서는, 복수의 릿츠선(10)에 의한 릿츠선대 혹은 평편선을 권장하는 것으로 하고 있었다.
이러한 릿츠선대, 평편선으로서는, 앞의 도 3~도 9에서 설명한 것처럼 하여 비교적 많은 작업 공정을 필요로 하는 것이기 때문에, 권장하는 코일수가 많아지면, 그 만큼 절연 컨버터 트랜스(PIT)의 제조 공정에 시간이 들게 된다. 따라서, 이와 같이 하여 2차 코일로서 릿츠선, 평편선을 이용하는 경우는, 권장하는 코일은 가능한 적게 하는 것이 바람직하다.
이러한 문제점을 가지는 도 1의 기본 구성에 대해, 본 실시의 형태의 전원 회로를 구성하는 것에 있어서 기본으로 하는 다른 기본 구성으로서, 스위칭 전원 회로를 예를 들면 다음의 도 13에 나타낸 바와 같이 하여 구성한 것이 있다.
또한, 이러한 실시의 형태의 다른 기본 구성의 일차측의 구성으로서는, 앞의 도 1의 회로와 동등으로 되는 것으로부터 여기서의 도시는 생략하고 있다. 또 도 13에 대해서, 이미 도 1에서 설명한 부분에 대해서는 동일한 부호를 붙여서 설명을 생략한다.
실시의 형태의 다른 기본 구성으로서는, 도시한 바와 같이 절연 컨버터 트랜스(PIT)의 2차 코일로서 센터 탭은 실시하지 않고, 2차 코일(N2)의 하나만을 권장하는 것이다.
이 경우의 2차 코일(N2)로서도, 앞의 도 3~도 9에서 설명한 것 같은 복수의 릿츠선(10)에 의한 릿츠선대 또는 평편선을 권장하는 것으로 하고 있다.
또, 이 도 13의 회로의 경우는, 도 1의 회로에 있어서의 각 정류 전류 경로에 삽입되도록 하여 설치되어 있던 인덕터(Ld1, Ld2)는 생략 된다.
또한, 이 경우는, 도 1의 회로에서는 게이트 저항(Rg1, Rg2)에 대해서 각각 병렬로 접속하고 있던 쇼트키 다이오드(Dg1, Dg2)가 생략된다. 또, 2차 코일(N2)과 병렬로 접속되어 있던 스나바 회로도 생략된다.
또, 2차측 직류 출력전압(Eo)의 라인에 대해서 설치되어 있던 π형태 필터(평활 콘덴서(Co2), 초크 코일(Ln))도 생략하는 것으로 하고 있다.
이 도 13에 나타내는 회로의 경우, 2차 코일(N2)의 한쪽의 단부는 MOS－FET(Q3)의 드레인과 접속된다. 그리고, 이 MOS－FET(Q3)의 드레인이, 도시하는 쵸크 코일(Lo1)을 거쳐서 평활 콘덴서(Co)의 정극 단자와 접속된다.
또, 2차 코일(N2)의 다른 쪽의 단부는, MOS－FET(Q4)의 드레인과 접속된 뒤에, MOS－FET(Q4)의 드레인이 초크 코일(Lo2)을 거쳐서 평활 콘덴서(Co)의 정극단자와 접속된다.
또, 이 경우, MOS－FET(Q3)의 구동 회로를 형성하는 게이트 저항(Rg1)은, 상기 2차 코일(N2)의 다른 쪽의 단부와 접속된다. 또, 한쪽의 MOS－FET(Q4)의 구동 회로를 형성하는 게이트 저항(Rg2)은, 상기 2차 코일(N2)의 한쪽의 단부와 접속된다.
이러한 접속 형태에 의하면, 2차 코일에 여기되는 교번 전압의 한쪽의 반주기에 있어서 MOS－FET(Q3)가 온이 되는데 응하고, 정류 전류는,［2차 코일(N2)→초크 코일(Lo2)→평활 콘덴서(Co)→MOS－FET(Q3)→2차 코일(N2)］의 경로에 의해 흐른다. 또, 이 경우, 정류 전류는 분기하여［MOS－FET(Q3)→초크 코일(Lo1)→평활 콘덴서(Co)］의 루프 경로에 의해서도 흐른다.
또, MOS－FET(Q3)이 오프가 되고, MOS－FET(Q4)이 온이 되는 다른 쪽의 반주
기에서는,［2차 코일(N2)→초크 코일(Lo1)→평활 콘덴서(Co)→MOS－FET(Q4)→2차 코일(N2)］의 경로에 의해 정류 전류가 흐른다. 그리고 이 경우도, 정류 전류는 분기하여 ［MOS－FET(Q4)→인덕터(Lo2)→평활 콘덴서(Co)］의 루프 경로에 의해서도 흐르는 것이 된다.
이와 같이 하고, 도 13에 나타내는 회로의 2차측의 정류회로로서는, 2차 코일(N2)의 교번 전압이 한쪽의 극성이 되는 기간에 있어서는, MOS－FET(Q3)이 온 구동되어 정류를 행하여 2차 코일(N2)에 얻을 수 있는 전류를 평활 콘덴서(Co)에 충전하고, 2차 코일(N2)의 교번 전압이 다른 쪽의 극성이 되는 기간에 있어서는, MOS－FET(Q4)이 온 구동되어 정류를 행하여 2차 코일(N2)에 얻을 수 있는 전류를 평활 콘덴서(Co)에 충전하는 동작을 얻을 수 있는 것을 알 수 있다. 즉, 동기 정류회로로서, 이 경우는 각 반주기에 2차 코일(N2) 전체에 얻어지는 전류가 충전되는 것으로부터, 정류 동작으로서는 전파 정류 동작을 얻을 수 있는 것을 안다.
또, 상기한 정류 전류 경로로부터도 알 수 있듯이, 2차측의 정류 전류는, 2차 코일(N2)에 여기되는 교번 전압이 정극성／음극성이 되는 기간의 각각에 대하여, 초크 코일(Lo1)을 포함한 루프 경로와 초크 코일(Lo2)을 포함한 루프 경로에 분기하여 흐르고, 또한, 한쪽의 경로에 있어서는 2차 코일(N2)에 분기하여 흐르게 되어 있다. 따라서, 2차 코일(N2)에 흐르는 정류 전류(2차 코일 전류)의 양은, 평활 콘덴서(Co)에 충전 전류로서 흐르는 정류 전류량에 대해서 소정 비율분에까지 저감되는 것이 되고 있다. 즉, 도 13에 나타내는 2차측의 구성에 의해서는, 이른바 배전류 정류회로로서의 동작을 얻을 수 있는 것이다.
이러한 배전류 정류회로의 구성에 의해서, 도 13에도 나타내고 있듯이, 절연 컨버터 트랜스(PIT)의 2차 코일(N2)을 1개만으로 할 수 있는 것이다.
또, 이 도 13에 나타내는 회로에 대해서는, 상기한 것처럼 2차측 정류 전류 경로에 대해서 초크 코일(Lo1, Lo2)을 삽입하도록 하고 있다.
이러한 초크 코일(Lo1), 초크 코일(Lo2)이 설치되는 것으로, 이 경우도 앞의 도 1의 경우에 삽입된 인덕터(Ld)와 같은 작용에 의해, 정류 전류의 역방향 전류를 억제하는 효과를 얻을 수 있다.
또한, 이 도 13에 나타내는 회로의 경우, 상기 초크 코일(Lo1, Lo2)의 인덕턴스 값으로서는 예를 들면 3.3μH이상을 설정하는 것으로 하고 있다. 그리고, 이것에 의해서, 정류전류에 생긴게 되는 역방향 전류의 발생을 방지하는 것이 가능으로 되어 있다.
또한, 이 경우는, 이것들 초크 코일(Lo1, Lo2)을, 각각 평활 콘덴서(Co)의 정극 단자에 대해서 접속하도록 한 것으로부터, 이들 초크 코일(Lo)이 가지는 임피던스(impedance) 성분에 의해서 2차측 직류 출력전압(Eo)에 생기게 되는 고주파 성분을 억제하는 것이 가능해진다.
또, 이 경우는, 이러한 2차측 직류 출력전압(Eo)에 생기는 고주파 성분의 발생 원인의 하나로서 생각되고 있던, 쇼트키 다이오드(Dg1, Dg2)를 삭제하는 것으로 한 것으로부터도, 이러한 고주파 성분의 새로운 억제가 도모해지고 있다.
이러한 것으로부터, 도 13에 나타내는 회로에서는, 도 1의 회로에서 설치되어 있던π형태 필터를 생략할 수 있던 것이다.
이러한 실시의 형태의 다른 기본 구성이라고 해도, 절연 컨버터 트랜스(PIT)를 소결합으로 하고, 2차 코일의 1턴 당의 유기 전압 레벨을 저하시켜 자속밀도를 소요 이하로까지 저하시키고 있는 것에 의해서, 중부하시에 있어서도 연속 모드로 하는 것이 가능해진다.
따라서, 이것으로부터 도 13에 나타낸 구성에 의해서도, 종래와 같이 불연속 모드로 된 것에서 생기던 역방향 전류를 저감하여 무효 전력의 저감을 도모할 수 있다. 또한, 상기한 것처럼 정류 전류 경로에 대해서 초크 코일(Lo1, Lo2)을 삽입했던 것에 의해, 이 경우도 정류 전류의 역방향 전류를 방지하고, 새로운 무효 전력의 저감을 도모하는 것이 가능해진다.
그리고, 도 13에 나타낸 회로에서는, 도 1의 회로와 동등의 동작을 얻기에 있어서, 상기한 배전류 정류회로의 구성에 의해서 절연 컨버터 트랜스(PIT)의 2차 코일을 1그룹만으로 하는 것이 가능해진다. 즉, 도 1의 회로에서는 릿츠선대 또는 평편선에 의한 2차 코일(N2A, N2B)의 2개를 권장할 필요가 있던 것을, 이 경우는 릿츠선대 또는 평편선에 의한 1개의 2차 코일(N2)을 권장하면 좋은 것으로 할 수 있다.
이것에 의해서, 도 13의 회로에서는, 도 1의 회로의 경우보다 절연 컨버터 트랜스(PIT)의 제조 공정을 간략화할 수 있다.
또, 이와 같이 2차 코일을 1그룹으로 할 수 있는 것으로, 2차 코일에 흐르는 정류전류의 레벨에 차이가 생기는 것을 없애는 것이 가능해지는 것이다.
또, 도 13의 회로에서는, 2차측의 동기 정류회로를 배전류 정류회로로 한 것으로, 2차 코일의 코일 전류의 레벨을 도 1의 경우보다 저감하는 것이 가능해지고 있다.　 그리고, 이와 같이 2차 코일 전류의 레벨이 저감되고 있으면, 2차 코일 전압으로서 얻는 전압레벨도 저감되어 이것에 의해서 각 MOS－FET의 드레인-소스간 전압도 저하시키는 것이 가능해지고 있다.
이 결과로서로 도 13의 회로에서는, 도 1의 회로에서는 MOS－FET의 드레인-소스 사이의 내압 저하를 위해서 설치되어 있던 스나바 회로를 불요로 할 수 있던 것이다.
단, 이러한 도 13의 회로로서의 동작을 실현하기 위해서는, 2차측의 정류 전류 경로에 각각 삽입하는 초크 코일(Lo1, Lo2)로서, 그 인덕턴스 값을 먼저 설명한 바와 같이 3.3μH이상으로 설정할 필요가 있다. 이것은, 도 13의 회로에서는 배전류 정류 회로로 된 것에 의해 2차측에 흐르는 정류 전류 레벨이 그 만큼 저하되고 있는 것에 의존한다.
그리고, 이러한 초크 코일(Lo)의 인덕턴스 값을 설정하는 경우, 앞의 도 1의 회로가 갖추고 있던 초크 코일(Ln)과 같은 복합형 코어를 채용할 수 없게 된다. 즉, 앞의 도 10에 나타낸 것 같은 복합형 코어에서는, 그 사이즈나 구조상의 문제로부터 인덕턴스 값으로서 1μH정도밖에 얻을 수 없기 때문이다.
이것으로부터 도 13의 회로에서는, 상기 초크 코일(Lo1, Lo2)의 코어재료로서, 예를 들면 앞의 도 2에 나타낸 절연 컨버터 트랜스(PIT)와 같은 EE형 코어를 선정하는 것으로 되었다.
즉, 도 2에 나타낸 것 같은 EE형 코어의 중앙자각에 대해서, 소정 길이의 갭(G)을 형성한다. 그리고, 이러한 EE형 코어의 중앙자각에 대해, 앞의 도 3~도 9에 나타낸 듯이 릿츠선대, 혹은 평편선을 소정의 턴수 권장한 것이다.
이러한 EE형의 코어재료를 이용하는 것으로, 상기한 초크 코일(Lo1), 초크 코일(Lo2)로서 예를 들면 먼저 말한 것 같은 3.3μH이상의 인덕턴스 값을 얻는 것이 가능해진다.
또한 동시에, 이러한 구조에 의한 초크 코일(Lo1, Lo2)을 이용하는 것으로, 도 13의 회로에 있어서는, 도 1의 회로에 있어서 문제가 되고 있던 초경부하시의 이상 발진을 방지하는 것이 가능해진다.
즉, 상기 설명에 의한 초크 코일(Lo1, Lo2)의 구조에 의하면, EE형 코어 중앙자각에 대해 형성하는 갭 길이의 설정 등에 의해서, 부하 전류 레벨의 변동에 대한 양호한 인덕턴스의 변화 특성을 얻는 것이 가능해진다. 즉, 구체적으로는 부하 전류(30 A~0 A)의 변동에 대해, 상기한 인덕턴스 값=3.3μH정도로 거의 일정하게 되는 특성으로 하는 것으로, 앞의 인덕터(Ld)의 경우와 같이 초경부하시에 인덕턴스 값이 급격하게 증가하는 특성을 개선하고 있다.
그리고, 이러한 급격한 인덕턴스 값의 상승이 억제되는 것으로, 초경부하시에 있어서 생기게 되어 있던 이상 발진을 방지하는 것이 가능해진다.
그렇지만, 이 경우의 초크 코일(Lo1, Lo2)에 있어서, 상기와 같은 EE형 코어는, 앞의 도 10에 나타낸 것 같은 복합형 코어와 비교하여 상당히 용적이 큰 것으로 된다. 그리고 이것에 의해서는, 이러한 초크 코일(Lo1, Lo2) 실장을 위한 기판 면적이 보다 많이 필요하다고 하는 문제가 있다.
또, 이 경우의 초크 코일(Lo1, Lo2)로서는, 상기한 것처럼 그 코일로서 릿츠선대 혹은 평편선을 이용하는 것으로 하고 있는 것 등에서, 그 제조 공정이 복잡화하게 되는 문제도 있다.
＜제1의 실시의 형태＞
거기서, 본 발명의 제1의 실시의 형태로서는, 상기하여 온 도 1, 도 13의 회로를 가지는 문제를 고려하고, 스위칭 전원 회로를 다음의 도 14에 나타낸 바와 같이 하여 구성하는 것으로 하였다.
또한, 이 도 14에 있어서는, 이미 도 1에서 설명한 부분에 대해서는 동일한 부호를 붙여서 설명을 생략한다.
본 실시의 형태의 스위칭 전원 회로에서는, 도시한 바와 같이 2차측의 동기 정류회로를 구성하는 정류 소자로서 MOS－FET(Q3, Q4, Q5, Q6)의 4개의 MOS－FET를 갖추는 것으로 하고 있다.
본 예에 있어서는, 이러한 4개의 MOS－FET(Q3, Q4, Q5, Q6)를 도시하는 접속형태에 의해 접속하는 것에 의해서, 브릿지 전파 정류회로를 구성한다. 그리고, 이러한 2차측의 동기 정류회로로서 브릿지 전파 정류회로를 구성하는 것에 의해서, 절연 컨버터 트랜스(PIT)의 2차 코일의 센터 탭 출력이 불필요해지도록 하고 있는 것이다.
이 경우, 절연 컨버터 트랜스(PIT)의 2차측에 있어서는, 도시하는 2차 코일(N2)의 1그룹과, 이 2차 코일(N2)의 감긴 초단부측을 감아 올려서 형성되는 구동 코일(N3A)과, 감긴 종단부측을 감아 올린 구동 코일(N3B)이 권장된다.
상기 2차 코일(N2)로서는, 앞의 도 1의 회로의 경우와 같게, 복수의 릿츠선(10)에 릿츠선대, 혹은 평편선이 이용된다.
또, 상기 구동 코일(N3A, N3B)로서는, 예를 들면 우레탄 피막의 동선의 단선을 이용하는 것으로 하고 있다.
또한, 이 경우의 상기 2차 코일(N2)의 턴수는, 예를 들면 3T로 된다. 또, 상기 구동코일(N3A, N3B)의 턴수는, 예를 들면 N3A=N3B=4 T로 된다.
그리고 이 경우, 2차측의 정류 전류 경로에 있어서는, 도시한 바와 같이 상기 2차 코일(N2)의 감긴 종단부와 2차측 어스의 사이에, MOS－FET(Q3)를 삽입하고 있다. 또, 2차 코일(N2)의 감긴 초단부와 2차측 어스의 사이에 MOS－FET(Q4)를 삽입하고 있다.
또한, 이 경우도 상기 MOS－FET(Q3)로서는, 드레인 측이 2차 코일(N2)의 감긴 종단부와 접속된다. 동일하게 MOS－FET(Q4)로서도, 드레인 측이 2차 코일(N2)의 감긴 초단부에 접속된다.
또, 이것에 더해지는 도 14의 회로에서는, 상기한 접속 형태에 의해 2차 코일(N2)과 병렬로 되는 MOS－FET(Q3－Q4)의 직렬 접속 회로에 대해서, 또한 병렬로, MOS－FET(Q5), MOS－FET(Q6)에 의한 직렬 접속 회로가 접속된다.
이 경우, 도시한 바와 같이 상기 MOS－FET(Q5)의 소스 측을, 2차 코일(N2)의 감긴 종단부측과 접속하도록 되어 있다. 또, 상기 MOS－FET(Q6)로서도, 그 소스 측을 2차 코일(N2)의 감긴 초단부측과 접속하는 것으로 하고 있다.
그리고, 이것들 MOS－FET(Q5－Q6)의 접속점(Q5의 드레인과 Q6의 드레인의 접속점)을, 도시하는 인덕터(Le)→평활 콘덴서(Co)를 거쳐서 2차측 어스에 접지하고 있다.
또한, 이들 MOS－FET(Q5, Q6)로서도, MOS－FET(Q3, Q4)와 같이, 트렌치 구조에 의한 저온 저항의 것이 선정된다.
또, 이 경우, 이들 MOS－FET(Q3~Q6)는, 상기한 것처럼 2차 코일(N2)을 감아 올린 구동 코일(N3A, N3B)에 얻을 수 있는 교번 전압을 이용하여 각각 구동되도록 되어 있다.
도시한 바와 같이, MOS－FET(Q3)의 게이트에 대해서는, 게이트 저항(Rg1)//쇼트키 다이오드(Dg1)의 병렬 접속 회로를 거쳐서, 구동 코일(N3A)의 감긴 초단부가 접속된다. 또, MOS－FET(Q4)의 게이트에 대해서는, 게이트 저항(Rg2)//쇼트키 다이오드(Dg2)에 의한 병렬 접속 회로를 거쳐서, 구동 코일(N3B)의 감긴 종단부가 접속된다.
동일하게 MOS－FET(Q5)의 게이트는, 게이트 저항(Rg3)//쇼트키 다이오드(Dg3)에 의한 병렬 접속 회로를 거쳐서 구동 코일(N3B)의 감긴 종단부에 접속된다. 또, MOS－FET(Q6)의 게이트에는, 각각 게이트 저항(Rg4)//게이트 저항(Rg4)을 거쳐서, 구동 코일(N3A)의 감긴 초단부가 접속된다.
또한, 상기 설명으로부터도 이해되듯이, 이 경우도 각 MOS－FET의 게이트에 대해서 쇼트키 다이오드(Dg)를 접속하고 있다. 즉, 이것에 의해서 앞의 도 1에서 설명 한 것처럼 하고, 각 MOS－FET로서 양호한 스위칭 특성(턴 오프 특성)을 얻도록 되어 있는 것이다.
상기 접속 형태에 의한 2차측의 동기 정류회로에 있어서, 정류 전류는 이하와 같은 경로에 의해 흐르게 된다.
먼저, 절연 컨버터 트랜스(PIT)의 2차 코일(N2)에 얻을 수 있는 교번 전압의 한쪽의 반주기로는, 정류 전류는［2차 코일(N2)→MOS－FET(Q5)(소스→드레인)→인덕턴(Le)→평활 콘덴서(Co)→MOS－FET(Q4)(소스→드레인)→2차 코일(N2)］의 경로에 의해서 흐른다.
또, 2차 코일(N2)에 여기되는 교번 전압의 다른 쪽의 반주기로는,［2차 코일(N2)→MOS－FET(Q6)(소스→드레인)→인덕터(Le)→평활 콘덴서(Co)→MOS－FET(Q3)(소스→드레인)→2차 코일(N2)］의 경로에 의해 정류 전류가 흐른다.
이와 같이 하여 도 14의 회로에서는, 2차 코일 전압의 한쪽의 반주기에는, MOS－FET(Q3, Q6)가 도통하고, 정류 전류를 평활 콘덴서(Co)에 대해서 충전하는 동작을 얻을 수 있게 된다.
또, 다른 쪽의 반주기에는, MOS－FET(Q4, Q5)가 도통하여 정류 전류를 평활 콘덴서(Co)에 대해서 충전하는 동작을 얻을 수 있다.
이러한 동작으로부터, 도 14의 회로에서는, 4개의 정류 소자 중 반주기에 각각 2개의 정류 소자가 정류 동작을 실시하여 평활 콘덴서에 대해서 충전을 실시하는, 브릿지 정류회로로서의 동작을 얻을 수 있는 것을 이해할 수 있다. 그리고, 이것으로부터 정류 동작으로서는, 전파 정류 동작을 얻을 수 있는 것이다.
여기서, 도시하고 있듯이, 도 14의 전원 회로에서는, MOS－FET(Q3~Q6)에 브릿지 정류회로에 의한 정류 전류의 출력점(MOS－FET(Q5－Q6)의 접속점)과 평활 콘덴서(Co)의 정극 단자와의 사이에, 직로에 인덕터(Le)를 삽입하는 것으로 하고 있다. 즉, 이것에 의해서 인덕터(Le)를, 평활 콘덴서(Co)에 대해서 충전 전류를 흐르게 하기 위한 정류 전류 경로에 삽입하고 있는 것이다.
그리고, 도 14의 회로에서는, 이와 같이 정류 전류 경로에 삽입한 인덕터(Le)에 생기는 역기전력에 의해서, 정류 전류의 역방향 전류를 방지하는 것으로 하고 있다.
단, 이 경우로서도, 상기 인덕터(Le)로서, 부하 전류 레벨의 변동에 대한 인덕턴스 값의 변화 특성에 대해 고려되지 않으면, 앞의 도 1의 회로의 경우의 인덕터(Ld)와 동일하게, 초경부하시(12.5 W이하)에 급격하게 인덕턴스 값이 상승하여 이상 발진 동작을 일으킬 가능성이 있다.
이것을 방지하기 위해, 본 예에서는 상기 인덕터(Le)로서 다음의 도 15에 나타낸 바와 같이 구성하는 것으로 하고 있다.
도 15는, 실시의 형태의 전원 회로에서 이용하는 인덕터(Le)의 구조를 나타내는 사시도이다.
도시한 바와 같이 본 예의 인덕터(Le)로서도, 앞의 도 1의 회로가 갖추고 있던 인덕터(Ld)와 동일한, 통형상에 의한 비즈 코어를 이용하는 것으로 하고 있다.
단 이 경우의 비즈 코어로서는, 도시한 바와 같이 예를 들면 Ni－Zn계의 페라이트재료를 선정하는 것으로 하고 있다. 또, 이러한 비즈 코어의 사이즈로서는, 앞의 인덕터(Ld)보다 사이즈(직경×길이)가 대형이 되도록 설정하고 있다.
또한, 이 경우의 인덕터(Le)로서는, 상기 비즈 코어의 내부에 형성되는 공동영역을 삽통하는 리드 선으로서 도시한 바와 같이 우레탄 피막 동선을 이용하는 것으로 하고 있다. 그리고, 이러한 우레탄 피막 동선으로서는, 인덕터(Ld)로 이용되고 있던 리드선보다 그 단면적이 큰 것을 선정하고 있다.
이와 같이 하고, 인덕터(Le)의 비즈 코어로서 예를 들면 Ni－Zn계의 페라이트재료를 선정하고, 또한 앞의 인덕터(Ld)보다 대형의 사이즈로 하는 것으로, 인덕터(Le)의 인덕턴스의 변화 특성으로서 예를 들면 다음의 도 16에 나타내는 특성을 얻는 것이 가능해진다.
또한, 이 도 16은, 인덕터(Le)를 흐르는 전류 레벨(평활 콘덴서(Co)에의 충전전류(Is)의 레벨：부하 전류 레벨)의 변동에 대한, 인덕턴스의 변화 특성을 나타내는 것이다.
이 도에 나타낸 바와 같이, 이 경우의 인덕터(Le)의 인덕턴스 값으로서는, 무부하 상태(부하 전류=0 A)로부터 2 A~3 A부근까지의 전류 레벨의 증가에 대해서는, 1.1μH정도로부터 완만하게 감소하는 것이 된다. 그리고, 2 A~3 A부근으로부터 5 A부근까지의 상승에 대해서는, 인덕터(Le)는 포화하여 그 인덕턴스 값이 0.2μH정도로 저하하는 것이 된다.
또한, 전류 레벨=5 A부근으로부터의 상승에 대해서는, 인덕턴스 값은 0.2μH정도로 거의 일정하게 되는 특성을 얻을 수 있다.
인덕터(Le)로서 이 도 16에 나타내는 직류 중첩 특성을 얻을 수 있는 것에 의해서는, 예를 들면 부하 전류 레벨이 2 A~3 A정도로 저하했을 경우에도, 앞의 인덕터(Ld)와 같이 인덕턴스 값이 급격하게 상승하는 사태는 방지된다.
그리고, 이것에 의하면, 도 1의 회로의 경우와 같이 부하 전류=2 A~3 A이하로 2차측 정류 동작이 불연속 모드가 되어 버리는 것이 방지된다. 즉, 앞의 저전압 대전류의 조건에 대해서는, 부하 전력(Po)=12.5 W이하의 초경부하시부터 무부하시까지 연속모드를 유지할 수 있게 되는 것이다.
이와 같이 하여 연속 모드가 유지되는 것으로, 초경부하시에 있어서 생기던 이상발진동작을 방지할 수 있다.
그리고 이것에 의하면, 도 14의 회로에서는, 최대 부하로부터 무부하까지 안정된 동작을 얻을 수 있다.
또한, 이 경우, 인덕터(Le)의 코어에는 Ni－Zn계의 페라이트재료를 선정했지만, 그 밖에도 아모르퍼스(amorphous) 자성체를 선정할 수도 있다. 단, Ni－Zn계를 이용했을 경우는, 아모르퍼스(amorphous) 자성체를 이용했을 경우보다 인덕턴스의 불균형을 억제할 수 있다.
또, 이러한 비즈 코어에 의한 인덕터(Le)의 직류 중첩 특성의 설정은, 코어 사이즈의 설정에 의해 실시할 수 있다.
즉, 실시의 형태에 있어서, 상기와 같이 부하 전류의 0 레벨까지의 저하(즉, 무부하까지의 범위)에 대해서 인덕터(Le)의 인덕턴스가 불연속 모드가 될 때까지 급격하게 상승하지 않는 특성으로 함에 있어서는, 비즈 코어로서 이용하는 코어재료의 재질에 응하여 코어 사이즈의 설정이 행해지면 좋다.
도 17은, 상기 구성에 의한 도 14의 회로의 각부의 동작 파형을 나타낸 파형도이다.
또한, 이 도 17에서는, 교류 입력 전압(VAC)=100 V, 부하 전력(Po)=100 W의 조건 아래에서의 측정 결과를 나타내고 있다.
또, 이 도에 나타내는 실험 결과를 얻음에 있어서는, 각부를 이하와 같이 선정하는 것으로 했다.
·일차측 직렬 공진 콘덴서(C1)=0.015μF
·절연 컨버터 트랜스(PIT)
일차 코일(N1)=80 T, 2차 코일(N2)=3 T(릿츠선대 혹은 평편선), 구동 코일(N3A=N3B)=4 T(우레탄 피막 동선에 의한 단선), 갭(G)=1.5 mm, 결합 계수(k)=0.80 정도
·인덕터(Le)=1.1μH
·평활 콘덴서(Co)
캐패시턴스(C)=6800μF, 내압 6.3 V, ESR=16 mΩ
·MOS－FET(Q3, Q4, Q5, Q6)
내압 30 A／10 V, 온 저항(RON)=2.5mΩ
또한, 이 경우도, 상기와 같이 절연 컨버터 트랜스(PIT)의 갭 길이로서는, 앞의 도 1의 기본 구성의 경우와 같은 갭(G)=1.5 mm를 설정하고, 그 결합 계수를 k=0.80 정도의 소결합 상태로 하고 있다.
그리고, 이것과 함께, 이 경우는 일차 코일(N1)=80 T, 2차 코일(N2)=3 T로 하는 것으로, 앞의 도 1의 경우와 동일하게 중부하시에 있어서의 연속 모드의 확대를 도모하고 있는 것이다.
도 17에 있어서, 이 경우도 스위칭 소자(Q2)의 양단 전압(V1) 및 스위칭 소자(Q2)//댐퍼 다이오드(DD2)에 흐르는 스위칭 전류(IDS2)가 나타나고 있다.
이들 전압(V1), 스위칭 전류(IDS2)로서는, 앞의 도 11의 경우와 비교하여 알 수 있는 바와 같이, 도 1의 회로의 경우와 동등의 파형을 얻을 수 있다.
또, 이 도 17에 있어서는 일차측 직렬 공진 전류(Io)의 파형도 나타나고 있다. 이 경우의 일차측 직렬 공진 전류(Io)로서도, 도면과 같이 대략 정현파장의 파형으로 된 뒤에, 시점(t1, t2, t3)에 있어서 제로 크로스 하는 파형을 얻을 수 있다. 즉, 이러한 일차측 직렬 공진 전류(Io)로서도, 앞의 도 4의 경우와 동등의 파형을 얻을 수 있는 것이다.
이러한 것으로부터, 도 14의 회로의 일차측에 있어서는, 중부하시에는 앞의 도 1의 회로의 경우와 동등의 동작을 얻을 수 있는 것을 알 수 있다.
그리고, 이 경우에 있어서의, 2차 코일(N2)에 생기는 전압(V2)으로서도, 도시한 바와 같이 일차측 직렬 공진 전류(Io)와 그 제로 크로스 타이밍이 일치하는 것으로 되어 있다(시점(t1, t2, t3) 참조). 이 전압(V2)의 피크 레벨로서는, 도시한 바와 같이 5V를 얻을 수 있다.
또, MOS－FET(Q3)의 게이트-소스 사이에 생기는 게이트-소스간 전압(VGS3)로서도, 도시한 바와 같이 그 제로 크로스 타이밍이 일차측 직렬 공진 전류(Io)와 일치하는 이 된다. 그리고, MOS－FET(Q5)의 게이트-소스간 전위(VGS5)로서도 일차측 직렬 공진 전류(Io)와 연속하고 있는 것을 알 수 있다. 즉, 2차측에 갖출 수 있었던 각 MOS－FE
T의 게이트-소스간 전압은, 일차측 직렬 공진 전류(Io)와 제로 크로스 타이밍이 일치하고 있는 것이다.
이와 같이 하고, 2차측에 갖출 수 있었던 각 MOS－FET의 게이트-소스간 전압과 2차 코일(N2)에 생기는 전압(V2)의 제로 크로스 타이밍이 일차측 직렬 공진 전류(Io)의 제로 크로스 타이밍과 일치하고 있는 것으로, MOS－FET(Q3, Q4, Q5, Q6)를 흐르는 정류 전류(IQ3, IQ4, IQ5, IQ6)로서도, 도시한 바와 같이 그 제로 크로스 타이밍이 일차측 직렬 공진 전류(Io)의 제로 크로스 타이밍과 겹치는 파형으로서 얻을 수 있다. 즉, 이 경우의 정류 전류(IQ3, IQ4, IQ5, IQ6)는 일차측 직렬 공진 전류(Io)와 연속하여 흐르고 있는 것이다.
그리고, 이와 같이 정류 전류(IQ3~IQ6)가 일차측 직렬 공진 전류(Io)와 연속하여 흐르게 되는 것으로, 평활 콘덴서(Co)에의 충전 전류(Is)로서도, 동일하게 일차측 직렬 공진 전류(Io)와 연속하여 흐르게 된다.
이러한 것으로부터, 도 14에 나타낸 본 예의 회로에 있어서도, 예를 들면 중부하로 되는 동등한 스위칭 주파수가 낮아지도록 하여 제어되고 있을 때도, 2차측 정류 동작으로서 연속 모드를 얻을 수 있는 것을 알 수 있다.
또, 도 17에 있어서, 이 경우도 상기 정류 전류(IQ3~IQ6)에는 역방향 전류가 흘르지 않는 것을 안다. 이 경우에 있어서, 정류 전류에 역방향 전류가 발생하지 않는 것은, 정류 전류 경로에 대해서 인덕터(Le)를 삽입하도록 한 것에 의하는 것이다.
또한, 본 예의 경우, 이러한 인덕터(Le)의 인덕턴스로서는, 상술한 바와 같이 1.1μH정도의 비교적 낮은 인덕턴스를 설정하는 것으로 정류 전류에 있어서의 역방향 전류의 발생을 방지하는 것이 가능해진다.
또한, 확인을 위해서 말해 두면, 이 경우라고 해도, 중부하시(Po=25 W시)의 동작으로서는, 앞의 도 12에 나타냈을 경우와 동일하게 스위칭 전류(IDS2)(일차측 직렬 공진 전류(Io))와 충전 전류(Is)와의 제로 크로스 타이밍은 거의 일치한 상태가 되고, 연속모드가 된다.
이상에서 설명한 것처럼 제1의 실시의 형태에서는, 앞의 도 1, 도 13의 회로와 같이, 절연 컨버터 트랜스(PIT)의 각 코일의 권수 및 갭 길이의 설정에 의해, 그 자속밀도를 소정이하로 한 것으로, 중부하시에 있어서의 연속 모드의 확대를 도모하고 있다. 이것에 의해서, 중부하시에 불연속 모드로 되는 것에 의한 무효 전력의 저감이 도모해진다.
또, 본 실시의 형태에서는, 정류 전류 경로에 삽입한 인덕터(Le)에 의해서, 정류 전류에 생기게 되어 있던 역방향 전류의 발생을 방지하고, 새로운 무효 전력의 저감을 도모하고 있다.
그리고, 이와 같이 무효 전력의 저감이 도모해지는 것으로 전력 변환 효율의 향상이 도모해진다.
또한, 실험에 의하면, 도 14에 나타낸 본 예의 스위칭 전원 회로에 있어서의 전력 변환효과 비율(ηDC→AC)로서는, 앞의 도 1의 회로의 경우와 동등(ηDC→AC=86.5％)하게 되는 결과를 얻을 수 있다.
또, 본 예에서는, 2차측의 정류 전류 경로에 설치되는 인덕터(Le)로서, 그 코어의 재질을 예를 들면 Ni－Zn계 페라이트재료로 하고, 앞의 도 1의 인덕터(Ld)보다 대형으로 한 비즈 코어를 선정한 것으로, 도 16에 나타낸 것 같은 인덕턴스 값의 변화 특성을 얻을 수 있다.
그리고, 이것에 의해서는, 먼저도 설명한 것처럼 부하 전력(Po)이 소정 이하(예를 들면 12.5 W이하)로 되었을 때에도, 그 인덕턴스 값이 급격하게 피크 레벨에까지 상승해 버리지 않고, 이러한 초경부하시에 있어서의 이상 발진 동작을 방지하여 부하전력(Po)=100 W~0 W까지 안정된 동작을 보증할 수 있게 된다.
또, 본 예에서는, 2차측의 동기 정류회로로서 4개의 MOS－FET에 의한 브릿지 전파 정류회로를 형성하는 것에 의해서, 절연 컨버터 트랜스(PIT)의 2차 코일의 센터 탭을 불요로 하는 것이 가능해진다.
이와 같이 센터 탭이 불필요해지면, 정류 전류를 흘리는 2차 코일로서 1개의 코일만을 권장하는 것이 가능해지고, 이것에 의해서, 앞의 도 1의 회로와 같이 2차 코일을 흐르는 정류 전류의 레벨이 언밸런스가 되어 버리는 것을 방지할 수 있다.
이것은, 앞의 도 17의 파형도에 있어서, 평활 콘덴서(Co)에의 충전 전류(Is)의 피크레벨이 각 반주기에서 35 Ap로 일정하게 얻을 수 있는 것에 의해서도 나타나고 있다.
또, 상기와 같이 2차 코일로서 1개의 코일만을 권장할 수 있으면, 복수의 릿츠선(10)에 의한 릿츠선대, 혹은 평편선을 1개만 권장하면 좋게 된다. 그래서 이것에 의해서는, 이 경우의 절연 컨버터 트랜스(PIT)의 제조 공정을, 도 1의 회로의 경우보다 간략화할 수 있게 된다.
또, 본 예의 스위칭 전원 회로에 있어서는, 이와 같이 정류 전류 경로에 설치한 인덕터(Le)에 의해서, 2차측 직류 출력전압(Eo)에 생기게 되어 있던 MOS－FET 턴 오프시의 고주파 노이즈를 억제하는 것이 가능해진다.
즉, 이러한 인덕터(Le)는, 도 14에도 나타낸 것처럼 평활 콘덴서(Co)의 정극 단자에 대해서 직렬로 접속 되도록 하여 삽입되는 것으로부터, 그 임피던스 성분에 의해, 이 평활 콘덴서(Co)의 양단 전압으로서의 2차측 직류 출력전압(Eo)에 생기는 노이즈를 억제할 수 있는 것이다.
특히 이 경우, 인덕터(Le)로서는 앞의 도 16에 나타낸 것 같은 특성을 가지는 것으로 되어 있는 것으로부터, 이러한 고주파 성분의 억제 작용이 보다 양호한 것이 된다.
이 경우, 상기 인덕터(Le)의 전류 레벨(충전 전류(Is))의 변동에 대한 특성으로서는, 먼저도 설명한 것처럼 전류 레벨이 0 레벨 부근에서 그 인덕턴스 값이 상승하는 것으로 되어 있다.
이것에 대해, 상기하고 있는 바와 같이 2차측 직류 출력전압(Eo)에 발생하는 노이즈 성분으로서는, 각 MOS－FET의 턴 오프시에 생기는 것으로 되어 있다. 즉, 이러한 노이즈 성분은, 각 MOS－FET가 턴 오프 하는 타이밍에 충전 전류(Is)가 0 레벨 부근이 되는 기간에 생기는 것이다. 따라서 본 예의 인덕터(Le)는, 2차측 직류 출력전압(Eo)의 노이즈가 발생하는 타이밍에 그 인덕턴스 값이 상승하는 것이다.
이것으로부터, 본 예의 인덕터(Le)에 의해서는, 2차측 직류 출력전압(Eo)에 노이즈성분이 발생하는 타이밍 보다 노이즈 억제 효과를 얻을 수 있고, 이것에 의해서 2차측 직류 출력 전압(Eo)에 생기는 노이즈 성분에 대해서 보다 양호한 억제 효과를 얻을 수 있는 것이다.
이와 같이, 인덕터(Le)에 의해서 2차측 직류 출력전압(Eo)에 생기는 고주파 노이즈를 양호하게 억제할 수 있는 것으로, 도 14의 회로에서는, 도 1의 회로에서는 갖춰져 있던 π형태 필터를 생략 할 수 있던 것이다.
또, 본 예의 회로에 있어서, 절연 컨버터 트랜스(PIT)의 2차 코일로서는, 2차 코일(N2)의 1그룹를 권장하고, 각 MOS－FET 구동을 위한 게이트-소스간 전압을 얻음에 있어서는 별도 구동 코일(N3A, N3B)을 권장하는 것으로 하고 있다.
이와 같이 하여 각 MOS－FET 구동을 위한 코일을 별도 권장하도록 하면, 정류 전류를 흘리기 위한 2차 코일(N2)에 대해 각 MOS－FET 구동을 위한 높은 전압 레벨을 얻을 필요가 없게 되고, 이것에 의해서 2차 코일(N2)에 생기는 전압(V2)의 레벨을 저하시킬 수 있다.
그리고, 이와 같이 전압(V2)의 레벨을 저하시킬 수 있으면, 그 만큼, 각 MOS－FET의 드레인-소스간 전압을 저하시킬 수 있고, 이것에 의해서 본 예에서는, 앞의 도 1의 회로에서는 각 MOS－FET의 드레인-소스간의 내압의 저하를 위해서 설치되어 있던 스나바 회로를 생략 할 수 있던 것이다.
또한, 이 경우, 각 MOS－FET의 내압 레벨(10 V)에 대해, 이들 MOS－FET의 각 드레인-소스 사이에 생기는 전압의 피크 레벨은, 앞의 도 17의 전압(V2)의 파형도로부터도 알수 있듯이 적어도 10 Vp이하로 할 수 있다.
이상로부터, 이러한 본 예의 전원 회로의 구성에 의하면, 도 1의 회로와 비교하여, 정류 전류가 흘러가는 2차 코일의 개수의 삭감 및 2차측의 π형태 필터의 삭제 및 스나바 회로의 삭제에 의한 구성의 간략화가 도모해진 뒤에, 도 1의 회로와 동등의 전력 변환 효율을 얻을 수 있는 것이다.
또, 앞의 도 13에 나타낸 다른 기본 구성과의 비교로서는, 도 13의 회로에서는 EE형 코어에 의한 초크 코일(Lo)을 2개 설치하도록 되어 있던 것을, 본 예에서는 앞의 도 15에 나타낸 것 같은 비즈 코어에 의한 간단하고 쉬운 구성에 의한 인덕터(Le)의 하나만을 갖추면 좋은 것일 수 있다.
또 이 경우, 도 13의 회로의 초크 코일(Lo)에 대해, 본 예의 인덕터(Le)는 소자 사이즈가 큰폭으로 소형화되므로, 기판 실장 면적이 큰폭으로 생략 할 수 있다라는 메리트도 있다.
또한, 비즈 코어에 의한 인덕터 소자이기 때문에 코일의 권장은 불필요하고, 초크 코일(Lo)보다도 제조 공정은 용이한 것으로 할 수 있다.
＜제2의 실시의 형태＞
계속하여, 도 18에 제2의 실시의 형태로서의 스위칭 전원 회로의 구성을 나타낸다.
또한, 도 18에 있어서, 이미 도 1, 도 14에서 설명한 부분에 대해서는 동일한 부호를 첨부하여 설명을 생략한다.
제2의 실시의 형태의 스위칭 전원 회로는, 도시한 바와 같이 2차측의 동기 정류회로로 하여 MOS－FET(Q3, Q4)에 의한 전파 정류회로를 구성한 다음, 이들 MOS－FET에 의한 정류 출력을 각각 반파의 기간에 충전하기 위한 2개의 평활 콘덴서(Co1, Co2)를 갖추도록 하고, 배전압 전파 정류회로를 형성하도록 한 것이다.
즉 제2의 실시의 형태에서는, 이러한 배전압 정류회로의 구성으로 하는 것에 의해서, 절연 컨버터 트랜스(PIT)의 2차 코일의 센터 탭 출력이 불필요해지도록 한 것이다.
먼저, 이 경우도 절연 컨버터 트랜스(PIT)의 2차측에 있어서는, 도시하는 2차 코일(N2)의 1그룹과, 이 2차 코일(N2)의 감긴 초단부측을 감아 올려서 형성되는 구동 코일(N3A)와, 감긴 종단부측을 감아 올린 구동 코일(N3B)이 권장된다.
그리고, 2차 코일(N2)로서는, 이 경우도 복수의 릿츠선(10)에 의한 릿츠선대, 혹은 평편선이 이용된다. 또, 상기 구동 코일(N3A, N3B)에는, 예를 들면 우레탄 피막의 동선의 단선이 이용된다.
덧붙여 이 경우도 상기 2차 코일(N2)의 턴수는 1T로 여겨진다. 또, 상기 구동 코일(N3A, N3B)의 턴수는 N3A=N3B=4 T로 여겨진다.
그리고 이 경우, 2차측의 동기 정류회로에 있어서는, 도시한 바와 같이 상기 2차 코일(N2)의 감긴 초단부에 대해서, MOS－FET(Q3)의 소스를 접속하고 있다. 그리고, 이 MOS－FET의 드레인에 대해서는, 상기한 평활 콘덴서(Co1)의 정극 단자를 접속하고, 또한 이 평활 콘덴서(Co1)의 음극 단자는, 도시하는 인덕터(Le)를 거쳐서 2차 코일(N2)의 감긴 종단부에 대해서 접속하고 있다.
또, 이 경우, 상기 2차 코일(N2)의 감긴 초단부에 대해서는, 상기 MOS－FET(Q3)의 소스와 함께, MOS－FET(Q4)의 드레인도 접속하고 있다. 그리고, 이 MOS－FET(Q4)의 소스를, 평활 콘덴서(Co2)의 음극 단자와 2차측 어스와의 접속점에 접속하고 있다.
또한, 이 평활 콘덴서(Co2)의 정극 단자를, 상기 평활 콘덴서(Co1)의 음극 단자와 접속하고 있다. 즉 이 경우, 평활 콘덴서(Co2)의 정극 단자는, 도시하는 인덕터(Le)를 거쳐서 2차 코일(N2)의 감긴 종단부에 대해서 접속되고 있는 것이다.
이러한 접속 형태에 의하면, 상기 MOS－FET(Q3, Q4)는, 상기 2차 코일(N2)의 감긴 초단부로부터 보아서, 각각이 병렬의 관계가 되도록 접속된 것이 된다. 그리고, 이러한 MOS－FET(Q3//Q4)의 병렬 접속 회로의 양단의 사이에, 평활 콘덴서(Co1－Co2)에 의한 직렬 접속 회로가 삽입된 것이 되어 있다.
또, 이 경우도 상기 MOS－FET(Q3, Q4)는, 상기한 것처럼 2차 코일(N2)을 감아 올린 구동 코일(N3A, N3B)에 얻을 수 있는 교번 전압을 이용하여 각각 구동되도록 되어 있다.
도시한 바와 같이, MOS－FET(Q3)의 게이트에 대해서는, 게이트 저항(Rg1)//쇼트키 다이오드(Dg1)의 병렬 접속 회로를 거쳐서, 구동 코일(N3B)의 감긴 종단부가 접속된다. 또, MOS－FET(Q4)의 게이트에 대해서는, 게이트 저항(Rg2)//쇼트키 다이오드(Dg2)에 의한 병렬 접속 회로를 겨쳐서, 구동 코일(N3A)의 감긴 초단부가 접속된다.
상기 접속 형태에 의한 2차측의 동기 정류회로에 있어서, 정류 전류는 이하와 같은 경로에 의해 흐른다.
먼저, 절연 컨버터 트랜스(PIT)의 2차 코일(N2)에 얻을 수 있는 교번 전압의, 한쪽의 반주기로는, 정류 전류는［2차 코일(N2)→MOS－FET(Q3)(소스→드레인)→평활 콘덴서(Co1)→인덕터(Le)→2차 코일(N2)］의 경로에 의해서 흐른다.
또, 2차 코일(N2)에 여기되는 교번 전압의 다른 쪽의 반주기로는,［2차 코일(N2)→인덕터(Le)→평활 콘덴서(Co2)→MOS－FET(Q4)(소스→드레인)→2차 코일(N2)］의 경로에 의해 정류 전류가 흐른다.
이와 같이 하여 도 18의 회로에서는, 2차 코일 전압의 한쪽의 반주기에는 MOS－FET(Q3)이 도통하고, 정류 전류를 한쪽의 평활 콘덴서(Co1)에 대해서 충전하는 동작을 얻을 수 있다.
또, 다른 쪽의 반주기에는, MOS－FET(Q4)가 도통하여 정류 전류를 다른 쪽의 평활 콘덴서(Co2)에 대해서 충전하는 동작을 얻을 수 있다.
이것에 의해서, 상기 평활 콘덴서(Co1)－평활 콘덴서(Co2)의 직렬 접속 회로의 양단 전압으로서는, 2차 코일(N2)에 얻을 수 있는 교번 전압의 레벨의 2배에 대응하는 레벨이 얻어진다. 즉, 이 경우의 2차측 직류 출력전압(Eo)으로서는, 2차 코일 전압 레벨의 2배에 대응하는 레벨을 얻을 수 있는 것이다. 이것으로부터 도 18의 회로에서는, 배전압 정류회로로서의 동작을 얻을 수 있는 것을 알 수 있다.
또, 이 경우의 정류 동작으로서는, 상기와 같이 각 반주기에 2차 코일(N2) 전체에 얻어지는 전류에 대해 각각의 정류 소자가 교대로 평활 콘덴서에 대해서 충전을 실시하는 것으로부터, 전파 정류 동작인 것을 알 수 있다.
여기서, 이 도 18의 전원 회로로서도, 2차 코일(N2)의 감긴 종단부와 평활 콘덴서(Co1－Co2)의 접속점과의 사이에 직렬로 인덕터(Le)를 삽입하는 것으로 하고 있다. 즉, 이와 같이 정류 전류 경로에 삽입한 인덕터(Le)에 생기는 역기전력에 의해서, 이 경우도 정류 전류의 역방향 전류를 방지하는 것으로 하고 있다.
그리고, 이 인덕터(Le)로서도, 앞의 도 14의 회로의 경우와 같은 특성이 얻어지는 것이 선정되고, 이것에 의해서 도 18의 회로로서도 초경부하시에 있어서의 이상 발진이 방지되어 진다.
도 19는, 상기 구성에 의한 도 18의 회로의 각부의 동작 파형을 나타낸 파형도이다.
또한, 이 도 19로서도, 교류 입력 전압(VAC)=100 V, 부하 전력(Po)=100 W의 조건하에서의 측정 결과를 나타내고 있다.
또, 이 도에 나타내는 실험 결과를 얻음에 있어서는, 도 18의 회로의 각부를 이하와 같이 선정하는 것으로 했다.
·일차측 직렬 공진 콘덴서(C1)=0.015μF
·절연 컨버터 트랜스(PIT)
일차 코일(N1)=80 T, 2차 코일(N2)=1 T(릿츠선대 혹은 평편선), 구동 코일(N3A=N3B)=4 T(우레탄 피막 동선에 의한 단선), 갭(G)=1.5 mm, 결합 계수(k)=0.80 정도
·인덕터(Le)=1.1μH
·평활 콘덴서(Co1), 평활 콘덴서(Co2)
캐패시턴스(C)=6800μF, 내압 6.3 V, ESR=16 mΩ
·MOS－FET(Q3, Q4)
내압 30 A／10 V, 온 저항(RON)=2.5mΩ
여기서, 상기와 같은 각부의 선정 조건으로부터도 이해되듯이, 이 경우라로서도, 절연 컨버터 트랜스(PIT)의 갭 길이로서는, 앞의 도 14의 경우와 같은 갭(G=1.5 mm)을 설정하고, 그 결합 계수를 k=0.80 정도의 소결합 상태로 하고 있다.
그리고, 이것과 함께, 이 경우는 일차 코일(N1)=80 T, 2차 코일(N2)=1 T로 하는 것으로, 앞의 도 14의 경우와 같이 중부하시에 있어서의 연속 모드의 확대를 도모하고 있는 것이다.
또한 이 경우에 있어서, 2차 코일(N2)의 권수를 앞의 도 14의 구성의 회로보다 적게 설정하는 것은, 상술한 바와 같이 하여 2차측을 배전압 정류회로로 한 것으로, 2차 코일전압으로서 보다 낮은 레벨을 얻도록 하고 있는 것에 의한다.
먼저, 이 도 19에 있어서도, 스위칭 소자(Q2)의 양단 전압(V1), 스위칭 전류(IDS2), 일차측 직렬 공진 전류(Io)가 나타나고 있다.
도 18의 회로로서도 일차측의 구성은 도 14의 경우와 동등으로 되는 것으로부터, 이러한 파형은 도 14의 회로의 경우와 동일한 것을 얻을 수 있다.
그리고, 이 경우에 있어서의, 2차 코일(N2)에 생기는 전압(V2)으로서는, 도시한 바와 같이 그 레벨이 2.5 V정도로 된다. 즉, 앞의 도 14에 나타낸 회로에 있어서, 전압(V2)의 레벨은 5 V정도인 것으로부터, 이 경우는 도 14의 회로의 경우보다 반감하고 있는 것을 알 수 있다. 이것으로부터도, 제2의 실시의 형태의 경우에서는 동기 정류회로로서 배전압 정류회로를 구성한 것으로, 통상의 전파 정류 동작을 실시하는 경우보다 전압(V2)을 보다 낮은 레벨로 할 수 있는 것을 이해할 수 있다.
또, 이 경우, MOS－FET(Q3), MOS－FET(Q4)의 게이트-소스 사이에 생기는 게이트-소스간 전압(VGS)가 나타나고 있지만, 이 게이트-소스간 전압(VGS)로서도, 그 피크 레벨은 앞의 도 14의 회로의 경우의 전압(VGS3), 전압(VGS5)와 동일한 10 V정도로 된다.
또, 도 18의 회로에 있어서 MOS－FET(Q3, Q4)를 각각 흐르는 정류 전류(IQ3, IQ4)는, 그 피크 레벨이 56 Ap가 된다.
또, 이것에 수반하여, 이들 정류 전류(IQ3)와 정류 전류(IQ4)의 합성 성분이 되는 평활 콘덴서(Co)에의 충전 전류(Is)로서는, 도시한 바와 같이 각 반주에서 정부의 피크 레벨이 56Ap가 되는 파형에 의해 흐르는 것이 된다.
그리고, 이러한 파형도에 나타난 바와 같이, 이 경우로서도, 전압(V2), 전압(VGS), 정류 전류(IQ3, IQ4), 충전 전류(Is)로서는, 일차측 직렬 공진 전류(Io)와 그 제로 크로스 타이밍이 일치(도면 중 시점(t1, t2, t3) 참조)한 것이 된다. 즉, 이때문에 도 18에 나타낸 회로에 있어서도, 중부하로 되는 스위칭 주파수가 낮게 되도록 하여 제어되고 있을 때도 2차측 정류 전류로서 연속 모드를 얻을 수 있고 있는 것을 안다.
또한 도 19에 있어서, 이 경우도 상기 정류 전류(IQ3, IQ4)에는 역방향 전류가 흘러가고 있지 않지만, 이것은 도 14의 경우와 같이 정류 전류 경로에 대해서 인덕터(Le)를 삽입하도록 한 것에 의한다. 그리고, 이러한 인덕터(Le)의 인덕턴스로서는, 이 경우도 상기한 것처럼 1.1μH정도를 설정하는 것으로 역방향 전류의 발생을 방지할 수 있다.
또, 확인을 위해서 말해 두면, 이 경우라고 해도, 경부하시(Po=25 W시)의 동작으로서는 앞의 도 14의 경우와 같게 연속 모드가 된다.
이와 같이 하여 제2의 실시의 형태의 스위칭 전원 회로에 의해서, 앞의 도 14의 회로와 같이, 절연 컨버터 트랜스(PIT)의 각 코일의 권수 및 갭 길이의 설정에 의해, 그 자속밀도를 소정 이하로 한 것으로, 중부하시에 있어서의 연속 모드의 확대를 도모하고 있다. 이것에 의해서, 중부하시에 불연속 모드로 되는 것에 의한 무효 전력의 저감이 도모해진다.
또, 제2의 실시의 형태로서도, 정류 전류 경로에 삽입한 인덕터(Le)에 의해서, 정류 전류에 생기게 되어 있던 역방향 전류의 발생을 방지하여 새로운 무효 전력의 저감을 도모하고 있다.
그리고, 이와 같이 무효 전력의 저감이 도모해지는 것으로 전력 변환 효율의 향상이 도모해진다.
실험에 의하면, 도 18에 나타낸 스위칭 전원 회로에 있어서의 전력 변환 효율(ηDC→AC)로서도, 앞의 도 1의 회로의 경우와 동등이 되는 결과를 얻을 수 있다.
또, 제2의 실시의 형태로서도 상기 인덕터(Le)를 갖춘 것에 의해, 부하 전력(Po)이 소정 이하(예를 들면 12.5 W이하)로 되는 초경부하시에 있어서도 그 인덕턴스 값이 피크 레벨에까지 급격하게 상승해 버리는 것이 없게 되고, 이상 발진 동작을 방지하여 부하 전력(Po=100 W~0 W)까지 안정된 동작을 보증할 수 있다.
또, 이 인덕터(Le)의 삽입에 의해서, 제2의 실시의 형태로서도 2차측 직류 출력 전압(Eo)에 생기게 되어 있던 고주파 노이즈를 억제하는 것이 가능해진다.
즉, 제2의 실시의 형태의 인덕터(Le)는, 앞의 도 18에도 가리킨 것처럼 평활 콘덴서(Co1)－평활 콘덴서(Co2)의 접속점에 대해서 직렬로 접속되도록 하여 삽입되는 것으로부터, 그 임피던스 성분에 의해서, 이들 평활 콘덴서의 직렬 접속 회로의 양단에 얻을 수 있는 2차측 직류 출력전압(Eo)에 생기는 노이즈를 억제할 수 있다.
그리고, 이 경우도, 상기 인덕터(Le)로서는 앞의 도 16에 나타낸 특성을 가지는 것으로, 제1의 실시의 형태의 경우와 동일하게 이러한 고주파 성분의 억제 작용이 보다 양호하게 된다.
이와 같이 인덕터(Le)에 의해서 2차측 직류 출력전압(Eo)에 생기는 고주파 노이즈를 양호하게 억제할 수 있는 것으로, 도 18의 회로로서도 π형태 필터를 생략하는 것이 가능해진다.
또, 제2의 실시의 형태에서는, 2차측의 동기 정류회로로서 배전압 전파 정류회로를 형성하는 것에 의해서, 절연 컨버터 트랜스(PIT)의 2차 코일의 센터 탭을 불요로 하는 것이 가능해진다.
이와 같이 센터 탭이 불필요해지는 것으로, 이 경우도 2차 코일을 흐르는 정류 전류의 레벨이 언밸런스가 되어 버리는 것을 방지할 수 있고, 평활 콘덴서(Co)에의 충전 전류(Is)는, 앞의 도 19의 파형도에 있어서 나타낸 것처럼 그 레벨이 56 Ap로 일정하게 얻을 수 있게 된다.
또, 상기와 같이 2차 코일로서 1개의 코일만을 권장할 수 있으면, 복수의 릿츠선(10)에 의한 릿츠선대, 혹은 평편선을 1개만 권장하면 좋고, 이 경우도 절연 컨버터 트랜스(PIT)의 제조 공정을 도 1의 회로의 경우보다 간략화할 수 있다.
또, 제2의 실시의 형태로서도, 별도 구동 코일(N3A, N3B)을 권장하는 것으로, 2차 코일(N2)에 각 MOS－FET 구동을 위한 높은 전압 레벨을 얻을 필요가 없게 되고, 이것에 의해서 2차 코일(N2)에 생기는 전압(V2)의 레벨을 저하시킬 수 있다. 특히 이 경우는, 먼저도 설명한 것처럼 배전압 정류회로를 구성한 것으로, 2차 코일(N2)에 얻어야 할 전압으로서 보다 낮은 레벨을 설정할 수 있다.
이와 같이 전압(V2)의 레벨을 저하시킬 수 있으면, 그 만큼, 각 MOS－FET의 드레인-소스간 전압을 저하시킬 수 있고, 이것에 의해서 제2의 실시의 형태로서도 각 MOS－FET의 드레인-소스간의 내압의 저하를 위해서 설치되어 있던 스나바 회로를 생략하는 것이 가능해진다.
여기서, 다음의 도 20에 제2의 실시의 형태의 변형 예에 대해 나타내어 둔다.
또한, 이 도 20에서는, 이미 도 18에서 설명한 부분에 대해서는 동일한 부호를 첩부하여 설명을 생략한다. 또, 일차측의 구성에 대해서도, 도 18의 회로와 동일로 되는 것으로부터 여기에서의 도시는 생략한다.
이 변형 예로서는, 도시한 바와 같이 절연 컨버터 트랜스(PIT)의 2차측에 권장되어 있던 구동 코일(N3A, N3B)은 생략하는 것으로 하고 있다.
그리고, MOS－FET(Q3)의 게이트는, 게이트 저항(Rg1)을 거쳐서 2차 코일(N2)의 한쪽의 단부에 대해서 접속한다. 또, MOS－FET(Q4)의 게이트는, 게이트 저항(Rg2)을 거쳐서 2차 코일(N2)의 다른 쪽의 단부에 대해서 접속하고 있다.
즉 이 경우, 각 MOS－FET는, 각 게이트 저항(Rg)에 의해 2차 코일(N2)에 생기는 교번 전압이 검출된 결과에 따라 구동된다.
또, 이 변형 예에 있어서는, 평활 콘덴서(Co1)와 병렬로 쇼트키 다이오드(D1)를 접속하는 것으로 하고 있다. 여기에서는, 상기 쇼트키 다이오드(D1)의 음극을 상기 평활 콘덴서(Co1)의 정극 단자와 MOS－FET(Q3)의 드레인과의 접속점에 대해서 접속하고, 어노드를 평활 콘덴서(Co1)의 음극 단자와 접속하고 있다.
동일하게, 평활 콘덴서(Co2)에 대해서는, 병렬로 쇼트키 다이오드(D2)를 접속하는 것으로 하고 있다. 그리고 이 경우는, 상기 쇼트키 다이오드(D2)의 음극을 평활 콘덴서(Co2)의 정극 단자와 MOS－FET(Q4)의 소스와의 접속점에, 또 어노드는 평활 콘덴서(Co2)의 음극 단자 측에 접속하는 것으로 하고 있다.
게다가 상기 평활 콘덴서(Co1)－평활 콘덴서(Co2)의 직렬 접속 회로에 대해서 병렬로, 평활 콘덴서(Co3)를 접속하고 있다. 즉, 이 평활 콘덴서(Co3)의 정극 단자를 평활 콘덴서(Co1)의 정극 단자와 접속하고, 음극 단자를 평활 콘덴서(Co2)의 음극 단자와 접속하는 것이다.
상기 접속 형태에 의하면, 2차 코일(N2)에 생기는 교번 전압의 한쪽의 반주기에는, MOS－FET(Q3)가 온 구동되는 것에 의해서, 2차측 정류 전류가［2차 코일(N2)→MOS－FET(Q3)→평활 콘덴서(Co1)→인덕터(Le)→2차 코일(N2)］의 경로에 의해 흐른다. 또 이 경우, 정류 전류는 분기하여 ［MOS－FET(Q3)→평활 콘덴서(Co3)→쇼트키 다이오드(D2)→인덕터(Le)］의 경로에 의해서도 흐른다.
그리고, MOS－FET(Q3)가 오프 하고, MOS－FET(Q4)가 온 구동되는 다른 쪽으 반주기에는, 정류 전류는［2차 코일(N2)→인덕터(Le)→평활 콘덴서(Co2)→MOS－FET(Q4)→2차 코일(N2)］의 경로에 의해 흐른다. 또한, 이 다른 쪽의 반주기에 있어서도, 정류 전류는 분기하여 ［인덕터(Le)→쇼트키 다이오드(D1)→평활 콘덴서(Co3)→MOS－FET(Q4)］의 경로에 의해서도 흐른다.
이와 같이 하고, 변형 예로서의 도 20의 회로에 있어서는, 2차 코일(N2)의 교번 전압의 한쪽의 반주기에는, MOS－FET(Q3)와 쇼트키 다이오드(D2)의 2그룹에 의해서 정류동작을 한다. 또, 다른 쪽의 반주기에는, MOS－FET(Q4)와 쇼트키 다이오드(D1)의 1그룹에 의해 정류 동작을 한다.
또한, 이 경우도, 2차 코일(N2)에 생기는 교번 전압의 한쪽의 반주기에는, 정류 전류가 평활 콘덴서(Co1)에 대해서 충전된다. 또, 다른 쪽의 반주기에는, 정류 전류가 평활 콘덴서(Co2)에 대해서 충전된다. 이것에 의해서, 이 경우도 평활 콘덴서(Co1－Co2)의 직렬 접속 회로의 양단에는, 2차 코일 전압 레벨의 2배에 대응한 레벨의 직류 전압이 얻어질 수 있다.
그리고, 도 20의 회로에서는, 이것들 평활 콘덴서(Co1－Co2)의 직렬 접속 회로에 대해서는, 병렬로 평활 콘덴서(Co3)가 접속되어 있는 것이기 때문에, 이 평활 콘덴서(Co3)에 있어서도, 2차 코일 전압 레벨의 2배에 대응한 레벨의 전압이 생기는 것이 된다.
이 결과, 이 평활 콘덴서(Co3)의 양단 전압인 2차측 직류 출력전압(Eo)으로서는, 2차 코일 전압의 2배에 대응한 레벨을 얻을 수 있다. 즉, 이 경우도 동기 정류회로에 있어서는, 배전압 정류 동작을 얻을 수 있는 것이다.
이러한 변형 예로서의 구성에 의해서, 앞의 도 18의 회로의 경우와 동등의 효과를 얻을 수 있다.
또한, 확인을 위해서 말해 두면, 이 변형 예에 있어서도 스나바 회로를 생략 할 수 있는 것은, 2차측을 배전압 정류회로로 한 것으로, 그 만큼 2차 코일 전압(각 MOS－FET의 드레인-소스간 전압)을 저하시킬 수 있기 때문이다.
＜제3의 실시의 형태＞
또, 도 21에는 제3의 실시의 형태로서의 스위칭 전원 회로의 구성을 나타낸다.
또한, 이 도 21에 있어서도 이미 도 1, 도 14에서 설명한 부분에 대해서는 동일한 부호를 첨부하여 설명을 생략한다.
또, 확인을 위해서 말해 두면, 이 도 21에 나타내는 전원 회로도, 절연 컨버터 트랜스(PIT)의 갭 길이로서는, 예를 들면 앞의 도 14의 회로의 경우와 같은 갭(G=1.5 mm)을 설정하고, 그 결합 계수를 k=0.80 정도의 소결합 상태로 하고 있다. 그리고, 이것과 함께, 이 경우는 일차 코일(N1)=80 T, 2차 코일(N2)=3 T로 하는 것으로, 동일하게 2차측 정류 동작으로서 연속 모드의 확대를 도모하고 있다.
도 21에 있어서, 제3의 실시의 형태의 스위칭 전원 회로의 2차측으로서는, 먼저, 도 1의 회로와 동일하게 하여 센터 탭 접속된 2차 코일(N2A, N2B), MOS－FET(Q3, Q4)를 갖춘다. 또, 이들 MOS－FET(Q3, Q4)를 온／오프 구동하기 위한 구동회로로서 게이트 저항(Rg1)//쇼트키 다이오드(Dg1)의 병렬 접속 회로 및 게이트 저항(Rg2)//쇼트키 다이오드(Dg2)의 병렬 접속 회로를 갖춘다.
여기서, 상기 2차 코일(N2A, N2B), MOS－FET(Q3, Q4), 구동 회로(Rg1//Dg1, Rg2//Dg2)에 대한 접속 모양은, 도 1과 동일로 되어 있다. 또, 2차 코일(N2A, N2B)의 센터 탭에 대해서는, 인덕터(Le)의 직렬 접속을 거쳐서 평활 콘덴서(Co)의 정극 단자와 접속된다. 평활 콘덴서(Co)의 음극 단자는, 일차측 어스에 접속된다.
또한, 이들 상기 2차 코일(N2A, N2B), MOS－FET(Q3, Q4), 구동 회로(Rg1//Dg1, Rg2//Dg2) 및 평활 콘덴서(Co)만으로 이루어지는 회로 부분으로서는, 후술하는 2차측의 정류 동작의 설명으로부터 알 수 있도록, 양파 정류 동작에 의한 동기 정류회로가 된다.
또한 2차측에 있어서는, 상기한 양파 정류 동작에 의한 동기 정류회로의 구성에 대해서, 정류 다이오드(D11, D12) 및 평활 콘덴서(Co1)가 추가되도록 하여 갖출 수 있다. 또한, 정류 다이오드(D11, D12)에 대해서는 쇼트키 다이오드를 선정할 수 있다.
정류 다이오드(D11)의 어노드는 2차 코일(N2A)의 센터 탭 되어 있지 않은 쪽의 단부와 접속된다. 음극은, 평활 콘덴서(Co1)의 정극 단자와 접속된다.
또, 정류 다이오드(D12)의 어노드는 2차 코일(N2B)의 센터 탭 되어 있지 않은 쪽의 단부와 접속되고, 음극은, 평활 콘덴서(Co1)의 정극 단자와 접속된다.
이러한 접속 형태에 의해 정류 다이오드(D11, D12) 및 평활 콘덴서(Co1)가 접속되는 것에 의해서는, 상기한 양파 정류의 동기 정류회로에 대해서 배전압 정류회로가 조합되게 된다.
또한, 이 경우의 2차 코일(N2A, N2B)로서도, 앞의 도 1의 회로의 경우와 동이하게 복수의 릿츠선(10)에 의한 릿츠선대, 혹은 평편선이 이용된다.
또, 이 경우도 MOS－FET(Q3, Q4)의 게이트에 대해서는, 각각 쇼트키 다이오드(Dg1, Dg2)를 접속하고 있고, 이것에 의해서 앞의 도 1에서 설명한 것처럼 하여 양호한 스위칭 특성(턴 오프 특성)을 얻도록 되어 있다.
상기한 바와 같이, 도 21에 나타내는 접속 형태에 의한 2차측 정류회로는, 양파 정류에 의한 동기 정류회로와 배전압 정류회로가 조합되어진 것으로 된다. 이 2차측 정류회로의 정류 동작에 대해 설명한다. 여기에서는, 설명을 알기 쉽게 하기 위해서, 2차측 정류회로의 정류 동작에 대해서, 양파 정류에 의한 동기 정류회로의 정류 동작과 배전압 정류회로에 의한 정류 동작으로 나누어 설명을 실시하는 것으로 한다.
먼저, 양파 정류에 의한 동기 정류회로의 정류 동작부터 설명한다.
먼저, 스위칭 주기의 한쪽의 반주기에 대응하는 기간으로서 MOS－FET(Q3)가 온이 되는 기간에 있어서는, 정류 전류는［2차 코일(N2B)→인덕터(Le)→평활 콘덴서(Co)→(2차측 어스)→MOS－FET 소자(Q3)(소스→드레인)→2차 코일(N2B)］의 경로에서 흐른다.
또, 스위칭 주기의 다른 쪽의 반주기에 대응하는 기간으로서 MOS－FET(Q4)가 온이 되는 기간에 있어서는, 정류 전류는［2차 코일(N2A)→인덕터(Le)→평활 콘덴서(Co)→(2차측 어스)→MOS－FET 소자(Q4)(소스→드레인)→2차 코일(N2A)］의 경로에서 흐른다.
이와 같이 하여 동기 정류회로는, 1 스위칭 주기의 한쪽의 반주기에는, MOS－FET(Q3)가 도통하고, 정류 전류를 평활 콘덴서(Co)에 대해서 충전을 실시하고, 다른 쪽의 반주기에는, MOS－FET(Q4)가 도통하여 정류 전류를 평활 콘덴서(Co)에 대해서 충전하는 동작을 얻을 수 있다. 즉, 양파 정류 동작을 얻을 수 있다. 그리고, 이 동기 정류회로의 양파 정류 동작으로서는, 각 반주기의 기간마다, 2차 코일(N2A 또는 N2B)에 여기되는 교번 전압 레벨에 의해서 평활 콘덴서(Co1)에 대해서 충전을 실시하는 동작이 되기 때문에, 평활 콘덴서(Co)의 양단 전압으로서는, 2차 코일(N2A, N2B)의 각각의 등배에 대응한 실효가 레벨의 직류 전압을 얻을 수 있게 된다. 이 직류 전압은, 이 경우에는 2차측 직류 출력전압(Eo)으로서 부하에 공급하도록 되어 있다.
또, 배전압 정류회로로서의 동작은 다음과 같이 된다.
먼저, 동기 정류회로에 있어서 2차 코일(N2B)의 여기 전압에 의해 평활 콘덴서(Co1)에의 충전이 되는 반주기의 기간(MOS－FET(Q3)가 온이 되는 기간)에 대응해서는, 배전압 정류회로로서는,［2차 코일(N2A)→정류 다이오드(D12)→평활 콘덴서(Co1)→(2차측 어스)→평활 콘덴서(Co)(음극→정극)→인덕터(Le)→2차 코일(N2A)］의 경로에서 정류 전류가 흐르도록 된다.
또, 동기 정류회로에 대해 2차 코일(N2A)의 여기 전압에 의해 평활 콘덴서(Co1)에의 충전이 되는 반주기의 기간(MOS－FET(Q4)가 온이 되는 기간)에 대응해서는,［2차 코일(N2B)→정류 다이오드(D11)→평활 콘덴서(Co1)→(2차측 어스)→평활 콘덴서(Co)(음극→정극)→인덕터(Le)→2차 코일(N2B)］의 경로에서 정류 전류가 흐르도록 된다.
여기서, 평활 콘덴서(Co)에 대해서는, 상기한 동기 정류회로에 의한 양파 정류 동작에 의해서, 2차 코일(N2A) 또는 2차 코일(N2B)의 등배에 대응하는 양단 전압(2차측 직류 출력전압(Eo))이 발생하고 있다.
이것을 근거로 하여 상기한 배전압 정류회로로서의 정류 전류 경로를 보면, 평활 콘덴서(Co1)에 대한 충전은, 1 스위칭 주기에 있어서의 한쪽의 반주기에서는, 2차 코일(N2A)에 여기된 교번 전압 레벨에 대해서, 평활 콘덴서(Co)의 양단 전압이 중첩된 상태로 행해지게 된다. 또, 동일하게 하여 다른 쪽의 반주기에서는, 2차 코일(N2B)에 여기된 교번 전압 레벨에 대해서, 평활 콘덴서(Co)의 양단 전압이 중첩된 상태로 행해지고 있다. 즉, 평활 콘덴서(Co1)에 대해서는, 스위칭 주기의 반주기마다 2차 코일(N2A) 또는 2차 코일(N2B)의 거의 2배에 대응하는 전위에 의한 충전을 하고 있는 것이 된다.
이 결과, 평활 콘덴서(Co1)의 양단 전압이라고 해도, 2차 코일(N2A) 또는 2차 코일(N2B) 거의 2배에 대응하는 직류 전압을 얻을 수 있게 된다. 즉, 배전압 정류 동작이 얻어진다. 그리고, 평활 콘덴서(Co1) 양단 전압도, 2차측 직류 출력전압(Eo1)로서, 부하에 공급하도록 된다.
또한, 지금까지의 설명으로부터 이해되듯이, 도 21에 나타내는 2차측의 배전압 정류회로는, 양파 정류의 동기 정류회로의 구성에 대해서, 도시하는 접속 모양에 의해 접속되는 정류 전류(D11, D12) 및 평활 콘덴서(Co1)를 설치함과 동시에, 그 정류 전류 경로내에 대해서, 상기 동기 정류회로의 평활 콘덴서(Co)를 포함하도록 하여 형성되어 있는 것이다.
상기한 2차측의 구성에 의해, 도 21에 나타내는 전원 회로로서는, 평활 콘덴서(Co)의 양단 전압이며, 2차 코일(N2A, N2B)의 각 양단 전압의 등배에 대응하는 레벨의 2차측 직류 출력전압(Eo)과 평활 콘덴서(Co1)의 양단 전압이며, 2차 코일(N2A, N2B)의 양단전압의 2배에 대응하는 레벨의 2차측 직류 출력전압(Eo1)을 생성하고, 각각 다른 부하에 공급하는 구성이 되어 있다. 그리고, 이들 2차측 직류 출력전압(Eo)과 2차측 직류출력전압(Eo1)은, 공통의 2차 코일의 그룹(N2A, N2B)에 여기되는 교번 전압을 토대로하여 생성된다. 바꾸어 말하면, 2차측 정류회로로서는, 공통이 되는 2차 코일(N2A, N2B)의 교번전압을 기초로 하는 전력을 분배하도록 하고, 복수의 부하에의 전력 공급을 실시하고 있는 것이다.
앞의 도 1에 대해 설명한 것처럼, MOS－FET(Q3, Q4)의 드레인-소스간에는, 각 드레인-소스간의 정전 용량(coss)에 의해서, 턴 오프시에 스파이크 전압이 발생하고, 이것은, 2차 코일(N2A, N2B)의 각 양단 전압에 있어서의 스파이크 노이즈로서 계측된다.
제3의 실시의 형태의 경우, 상기와 같이 하여 공통의 1그룹의 2차 코일로부터 복수(2개)의 부하 공급 전력(Eo, Eo1)을 취출하도록 한 구성에 의해서, 예를 들면, 도 1에 나타낸 것처럼, 1그룹의 2차 코일로부터 1개의 부하 공급 전력(Eo)만을 취출하는 구성으로 했을 경우보다, 2차 코일(N2A, N2B)에 생기는 스파이크 노이즈는 저감, 억제된다.
이것에 의해, 도 21에 나타내는 회로로서는, 도 1의 회로에 갖춰져 있던 스나바 회로(Rs, Cs)를 삭제하는 것이 가능해지고 있다.
일반적으로, 복수의 부하 공급 전력(2차측 직류 출력전압)을 얻으려고 했을 경우에는, 예를 들면, 도 1에 나타내는 전원 회로를 예를 들면, 절연 컨버터 트랜스(PIT)에 대해서, 2차 코일(N2A, N2B)과는 별도로 2차 코일을 추가하도록 하여 권장한다. 그리고, 이 추가한 2차 코일에 대해서 정류 평활 회로를 접속하도록 된다. 즉, 복수의 2차측 직류 출력전압을 생성하기 위해서는, 그 만큼의 2차 코일을 권장할 필요가 있다.
이것에 대해 제 3의 실시의 형태에서는, 적어도 2개의 2차측 직류 출력전압(Eo, Eo1)을, 1그룹의 공통의 2차측 코일에 여기되는 교번 전압을 토대로하여 얻도록 하고 있다. 즉, 복수의 2차측 정류회로가 같은 그룹의 2차 코일을 공유한 구성이 되는 것으로, 그 만큼, 2차 코일로서의 부품이 삭감되어 있다는 것을 말할 수 있다.
즉, 동기 정류회로에 대해서 배전압 정류회로를 조합한다고 하는 제3의 실시의 형태의 2차측의 구성은, 가능한 한 적은 2차 코일의 조수에 의한 회로 구성에서 복수의 부하에 전력을 공급하는 것으로, 스파이크 노이즈의 저감의 2개의 효과를 동시에 얻을 수 있는 것이다.
또, 도 21에 나타내는 전원 회로에서는, 2차 코일(N2A, N2B)의 센터 탭과 평활 콘덴서(Co)의 정극 단자와의 사이에, 직렬로 인덕터(Le)를 삽입하고 있다. 이 삽입 위치는, 모든 2차측의 정류 전류가 공통으로 흐르는 라인이 된다. 즉, 동기 정류회로로서의 정류 동작에 의해 얻을 수 있는 각 반주기마다의 정류 전류가 흐르는 경로이며, 한쪽, 배전압 정류회로로서의 정류 동작에 의해 얻을 수 있는 각 반주기마다의 정류 전류가 흐르는 경로도 되어 있다.
그리고, 이와 같이 정류 전류 경로에 삽입한 인덕터(Le)에 의해, 이 경우도 정류 전류의 역방향 전류가 방지된다.
도 22는, 상기 구성에 의한 도 21의 회로의 각부의 동작 파형을 나타내고 있다.
또한, 이 도 22로서도, 교류 입력 전압(VAC)=100 V, 부하 전력(Po)=100 W의 조건하에서의 측정 결과를 나타내고 있다.
먼저, 이 도 22에 있어서도, 스위칭 소자(Q2)의 양단 전압(V1), 스위칭 소자(Q2)의 스위칭 전류(IDS2), 일차측 직렬 공진 전류(Io)가 나타나고 있지만, 이 경우도 일차측의 구성으로서는 도 1에 나타낸 회로와 동일하게 되므로, 이러한 파형은 도 1의 회로의 경우와 같은 것을 얻을 수 있다.
그리고, 도 21에 나타낸 회로에 있어서의 2차 코일(N2B)의 양단 전압(V2)으로서는, 앞의 도 11에 나타낸 도 1의 회로의 경우와 같이 상승될 때에 있어서의 스파이크 상의 노이즈 성분(스파이크 전압)이 발생하고 있지 않는 것을 안다. 이것은, 상술한 바와 같이 하고, 2차측 정류회로로서 양파 정류의 동기 정류회로에 배전압 정류회로를 부가한 구성으로 하고 있는 것으로, MOS－FET(Q3, Q4)의 드레인-소스간 전압에 발생하는 턴 오프시의 스파이크 전압이 억제된 것에 따라, 양단 전압(V2)의 스파이크 전압도 저감한 것에 의한다.
그 뒤에, 이 2차 코일(N2B)의 양단 전압(V2)을 기초로 하여 생성되는 게이트-소스간 전압(VGS)에 의한 MOS－FET(Q4)의 구동은, 도 11에 의해 설명한 게이트-소스간 전압(VGS4)에 의한 MOS－FET(Q4)의 구동과 같이 된다. 이것에 의해, 기간(t1~t2)에 있어서는, 도시한 바와 같이 하여 정현파장의 정류 전류(ID1)가 인덕터(Le)를 거쳐서 평활 콘덴서(Co)에 흐르도록 된다.
또, 여기에서는 도시하고 있지 않지만, 2차 코일(N2A)의 양단 전압을 기초로 하여 생성되는 게이토-소스간 전압에 의한 MOS－FET(Q3)의 구동 타이밍으로서는, 동작 파형의 위상으로서 180도 시프트 한 것이 되고, 이것에 의해, 기간(t2~t3)에 있어서의 정현파장의 정류 전류(ID1)를 흘리게 된다.
이와 같이 하여 평활 콘덴서(Co)에 유입하는 정류 전류(ID1)로서는, 0 레벨이 계속하는 구간은 생기는 것이 없고, 스위칭 주기에 따라 흐르고 있는 것을 알 수 있다. 즉, 이 도에 나타나는 정류 전류(ID1)에 의해서는, 양파 정류에 의한 동기 정류회로로서 중부하로 되어 스위칭 주파수가 낮아지도록 하여 제어되고 있을 때도 연속 모드를 얻을 수 있는 것이 나타나고 있는 것이다.
또, 도 22에는, 평활 콘덴서(Co1)에 유입하는 전류, 즉, 2차측 정류회로에 있어서의 배전압 정류회로 측에 흐르는 정류 전류(ID2)도 나타난다. 이 정류 전류(ID2)는, 정류전류(ID1)와 동기한 타이밍에 흐르고 있다. 즉, 정류 전류(ID2)는, 기간(t1~t2)에 있어서 정류 다이오드(D11)를 흐르고, 또 기간(t2~t3)에 있어서 정류 다이오드(D12)를 흐르도록 된다. 또, 이 파형으로부터, 정류 전류(ID2)도 연속 모드에 의해 정류 다이오드(D11, D12)를 흐르는 것을 안다.
또, 도 22에 나타나는 이러한 정류 전류(ID1, ID2)에 대해서는, 음극성에 의한 역방향 전류는 흐르지 않은 것도 나타난다. 이와 같이 하여 정류 전류에 역방향 전류가 발생하지 않는것은, 상술한 것처럼, 정류 전류(ID1, ID2)에 있어서 공통이 되는 정류 전류 경로에 대해서 인덕터(Le)를 삽입하도록 한 것에 의하는 것이다.
또한, 제3의 실시의 형태의 경우도 인덕터(Le)의 인덕턴스는, 상술한 것처럼 1.1μH정도를 설정하는 것으로 정류 전류에 있어서의 역방향 전류의 발생을 방지하는 것이 가능해진다.
또, 확인을 위해서 말해 두면, 이 경우라고 해도 경부하시(Po=25 W시)의 동작은 도 1의 회로의 경우와 동일하게 연속 모드가 된다.
이와 같이 하여 제3의 실시의 형태로서도, 앞의 도 1의 회로와 동일하게 절연 컨버터 트랜스(PIT)의 각 코일의 권수 및 갭 길이의 설정에 의해, 그 자속밀도를 소정 이하로 하는 것으로, 중부하시에 있어서의 연속 모드의 확대를 도모하고 있다. 이것에 의해, 중부하시에 불연속 모드로 되는 것에 의한 무효 전력의 저감이 도모해진다.
또, 제3의 실시의 형태로서도, 정류 전류 경로에 삽입한 인덕터(Le)에 의해서, 정류 전류에 생기게 되어 있던 역방향 전류의 발생을 방지하여 새로운 무효 전력의 저감을 도모하고 있다. 그리고, 이와 같이 무효 전력의 저감이 도모해지는 것으로 전력 변환 효율의 향상이 도모해진다.
또, 제3의 실시의 형태로서도 상기 인덕터(Le)를 갖춘 것에 의해, 부하 전력(Po)이 소정 이하(예를 들면 12.5 W이하)로 되는 초경부하시에 있어서도 그 인덕턴스 값이 피크 레벨에까지 급격하게 상승해 버리는 것이 없게 되고, 이상 발진 동작을 방지하여 부하 전력(Po=100 W~0 W)까지 안정된 동작을 보증할 수 있다.
또, 이 인덕터(Le)의 삽입에 의해 제3의 실시의 형태로서도 2차측 직류 출력전압(Eo)에 생기게 되어 있던 고주파 노이즈를 억제하는 것이 가능해진다.
즉, 제3의 실시의 형태의 인덕터(Le)는, 도 21에 나타낸 바와 같이 평활 콘덴서(Co)의 정극 단자와 2차 코일(N2)의 센터 탭의 사이에 대해서 직렬로 삽입되는 것으로부터, 2차측 직류 출력전압(Eo)에 생기는 노이즈를 억제할 수 있는 것이다.
그리고, 이 경우도, 상기 인덕터(Le)로서는 앞의 도 16에 나타낸 특성을 가지는 것으로 되는 것으로, 제1의 실시의 형태의 경우와 동일하게 이러한 고주파 성분의 억제 작용이 보다 양호한 것이 된다. 이와 같이 인덕터(Le)에 의해서 2차측 직류 출력전압(Eo)에 생기는 고주파 노이즈를 양호하게 억제할 수 있는 것으로, 도 21의 회로로서도 π형 필터를 생략하는 것이 가능해진다.
또, 제3의 실시의 형태에서는, 2차측 정류회로에 대해서, 양파 정류의 동기 정류회로에 대해 배전압 정류회로를 조합하는 것으로, 동기 정류회로의 정류 소자인 MOS－FET(Q3, Q4)의 드레인-소스 사이에 생기게 되는 스파이크 전압(노이즈)을 캔슬하고 있다. 이것에 의해, 도 1에 나타낸 전원 회로에 갖춰져 있던 스나바 회로(Rs, Cs)를 삭제할 수 있다.
제3의 실시의 형태의 경우, 스파이크 전압을 억제하기 위해서 배전압 정류회로를 형성하기 위한 정류 다이오드와 평활 콘덴서가 추가되는 것으로 된다. 그렇지만, 이 경우, 먼저 동기 정류회로에 의해서는 2차 코일에 여기되는 교번 전압에 대해서 등배 레벨의 2차측 직류 전압을 생성하여 부하에 공급할 수 있고, 또한 배전압 정류회로에 의해서는, 2차 코일에 여기되는 교번 전압에 대해서 거의 2배의 레벨의 2차측 직류 전압을 생성하여 같은 부하에 공급할 수 있다. 또, 동기 정류회로와 배전압 정류회로와는, 공통의 2차 코일을 갖춘다.
즉, 제3의 실시의 형태로서는, 동기 정류회로를 갖추는 전원 회로로서 다른 복수의 부하에 전력 공급을 실시할 필요가 있는 경우에 있어서, 배전압 정류회로를 조합하는 것으로 되는 것이기 때문에, 이 점으로, 배전압 정류회로를 형성하기 위한 정류 다이오드와 평활콘덴서가 부가되는 것에 대하여 불리하게 되는 것으로는 되지 않는다. 오히려, 복수의 부하에 전력 공급을 실시하는 2차측 정류회로의 구성으로서 가능한 한 적은 2차 코일의 그룹 수로 하는 것이 가능해짐과 동시에, 스나바 회로의 필요성을 없게 한 것을 제공할 수 있다, 라고 하는 것이 된다.
또한 본 발명으로서는, 지금까지 설명한 전원 회로의 구성으로 한정되는 것은 아니다.
예를 들면, 본 발명에 근거한 코일 전압 검출 방식의 동기 정류회로의 세부의 구성에 대해서는 적의변경되어도 좋다. 또, 예를 들면 일차측 스위칭 컨버터의 스위칭 소자로서는, IGBT(Insulated Gate Bipolar Transistor) 등, 타려식에 사용 가능한 소자라면, MOS－FET 이외의 소자가 채용되어도 상관없다. 또, 먼저 설명한 각 부품소자의 정수 등도, 실제의 조건 등에 따라 변경되어도 상관없다.
또, 본 발명으로서는, 자려식에 의한 전류 공진형 컨버터를 갖추어 구성하는 일도 가능해진다. 이 경우에는, 스위칭 소자로서 예를 들면 바이폴러 트랜지스터를 선정할 수 있다. 또, 4석의 스위칭 소자를 풀 브릿지 결합한 전류 공진형 컨버터에도 적용할 수 있다.
또, 상용 교류 전원을 입력하여 직류 입력 전압을 얻는 정류회로로서도, 예를 들면 배전압 정류회로 이외의 구성으로 하는 것이 고려된다.
상기 본 발명에 의하면, 코일 전압 검출 방식의 동기 정류회로를 갖추면서도, 2차측 정류전류의 불연속 기간에 대응한 무효 전력은 생기지 않게 되고, 예를 들면, 정류 전류 검출 방식에 의한 동기 정류회로를 갖추었을 경우와 대략 동일한 정도로까지 전력 변환 효율을 향상시킬 수 있다. 그리고, 또한, 동기 정류회로의 회로 구성 자체는 코일 전압 검출 방식인 것으로, 정류 전류 검출 방식보다 간단하고 쉬운 구성을 채택할 수 있다.
즉, 본 발명에 따라서는, 동기 정류회로를 갖추는 복합 공진형 컨버터로서, 높은 전력 변환 효율을 얻는 것으로, 회로의 간이화에 의한 회로 규모의 축소 및 저비용화를 도모하는 것으로의 양립이 도모해지는 것이고, 특히, 저전압 대전류로 되도록 한 조건에 전원 회로를 사용하는 경우에 유리하게 되는 것이다.
또, 상기한 것처럼 2차측의 정류 전류 경로에 삽입한 인덕터 소자에 의해서는, 정류 전류에 생기는 역방향 전류를 억제할 수 있고, 이것에 의해서 무효 전력의 새로운 저감을 도모할 수 있다.
또, 이 인덕터 소자로서 상술한 바와 같이 직류 중첩 특성이 설정되는 것으로, 초경부하시에 있어도 연속 모드가 유지되고, 이것에 의해서 최대 부하에서 무부하까지 안정한 동작을 실현할 수 있다.
도 1은 본 발명의 실시의 형태로서의 스위칭 전원 회로를 구성함에 있어서, 그 기초가 되는 회로 구성을 예시하는 회로도이다.
도 2는 도 1에 나타내는 전원 회로에 있어서의, 절연 컨버터 트랜스의 구조예를 나타내는 도이다.
도 3은 도 1에 나타내는 회로에 있어서, 절연 컨버터 트랜스의 2차 코일의 선재료로서 이용되는 릿츠선의 구조예를 나타내는 도이다.
도 4는 도 1에 나타내는 회로의 절연 컨버터 트랜스의 2차 코일의 구성예에 대해서 설명하기 위한 도이다.
도 5는 같이, 도 1에 나타내는 회로의 절연 컨버터 트랜스의 2차 코일의 구성예에 대해서 설명하기 위한 도이다.
도 6은 도 1에 나타내는 회로의 절연 컨버터 트랜스의 2차 코일의 권장상태에 대해서 설명하기 위한 도이다.
도 7은 도 1에 나타내는 회로의 절연 컨버터 트랜스의 2차 코일의, 다른 구성예에 대해서 설명하기 위한 도이다.
도 8은 같이, 도 1에 나타내는 회로의 절연 컨버터 트랜스의 2차 코일의 다른 구성예에 대해서 설명하기 위한 도이다.
도 9는 도 1에 나타내는 회로의 절연 컨버터 트랜스의, 다른 예의 2차 코일의 권장상태에 대해서 설명하기 위한 도이다.
도 10은 도 1에 나타내는 회로의 2차측에 갖출 수 있는, 초크 코일의 구조를 나타내는 분해 사시도이다.
도 11은 도 1에 나타내는 전원 회로의 중부하시의 동작을 나타내는 파형도이다.
도 12는 도 1에 나타내는 전원 회로의 경부하시의 동작을 나타내는 파형도이다.
도 13은 본 발명의 실시의 형태로서의 스위칭 전원 회로를 구성함에 있어서, 그 기초가 되는 다른 회로 구성을 예시하는 회로도이다.
도 14는 본 발명에 있어서의 제1의 실시의 형태로서의 스위칭 전원 회로의 구성을 나타내는 회로도이다.
도 15는 실시의 형태의 스위칭 전원 회로의 2차측에 갖출 수 있는, 인덕터 소자의 구조를 나타내는 외관도이다.
도 16은 도 15에 나타내는 인덕터 소자의 직류 중첩 특성에 대해서 나타내는 도이다.
도 17은 제1의 실시의 형태의 스위칭 전원 회로의 중부하시의 동작을 나타내는 파형도이다.
도 18은 본 발명에 있어서의 제2의 실시의 형태로서의 스위칭 전원 회로의 구성을 나타내는 회로도이다.
도 19는 제2의 실시의 형태의 스위칭 전원 회로의 중부하시의 동작을 나타내는 파형도이다.
도 20은 제2의 실시의 형태의 스위칭 전원 회로의 변형예에 대해서 나타내는 회로도이다.
도 21은 본 발명에 있어서의 제3의 실시의 형태로서의 스위칭 전원 회로의 구성을 나타내는 회로도이다.
도 22는 제3의 실시의 형태의 스위칭 전원 회로의 중부하시의 동작을 나타내는 파형도이다.
도 23은 종래로서의 전원 회로의 구성을 나타내는 회로도이다.
도 24는 도 18에 나타내는 전원 회로의 중부하시의 동작을 나타내는 파형도이다.
도 25는 도 18에 나타내는 전원 회로로서 코일 전압 검출 방식의 동기 정류회로를 갖춘 경우의 2차측의 구성을 나타내는 회로도이다.
도 26은 도 20에 나타내는 2차측의 구성을 채용했을 경우의, 중부하시의 동작을 나타내는 파형도이다.
도 27은 도 20에 나타내는 2차측의 구성을 채용했을 경우의, 경부하시의 동작을 나타내는 파형도이다.
도 28은 정류 전류 검출 방식에 의한 동기 정류회로의 기본 구성예를 나타내는 회로도이다.
도 29는 도 23에 나타내는 동기 정류회로의 동작을 나타내는 파형도이다.
*부호의 설명
1...제어 회로 2...발진·드라이브 회로
Di...정류회로부 Ci(Ci1, Ci2)...평활 콘덴서
Q1, Q2...스위칭 소자 DD1, DD2...댐퍼 다이오드
C1...일차측 직렬 공진 콘덴서 Cp...부분 전압 공진 콘덴서
PIT...절연 컨버터 트랜스 N1...일차 코일
N2, N2A, N2B...2차 코일 N3A, N3B...구동 코일
Q3, Q4, Q5, Q6...MOS－FET DD3, DD4, DD5, DD6...보디 다이오드
Rg1, Rg2, Rg3, Rg4...게이트 저항
Co, Co1, Co2, Co3...(2차측) 평활 콘덴서
Le...인덕터 10...릿츠선
11...릿츠선대 12...평편선

Claims (11)

  1. 상용 교류 전원을 정류 평활하여 직류 입력 전압을 생성하는 정류 평활 수단과,
    상기 직류 입력 전압을 단속하도록 하여 스위칭을 실시하는 스위칭 소자를 갖추어 형성되는 스위칭 수단과,
    상기 스위칭 소자를 스위칭 구동하는 구동 수단과,
    상기 스위칭 수단의 스위칭 출력을 일차측으로부터 2차측에 전송하는 것이며, 일차측에 일차 코일과, 2차측에 적어도 2차 코일이 권장되는 절연 컨버터 트랜스와,
    적어도, 상기 절연 컨버터 트랜스의 일차 코일의 누설 인덕턴스 성분과, 자신의 캐패시턴스에 의해서 상기 스위칭 수단의 동작을 공진형으로 하기 위한 일차측 공진회로를 형성하도록 하고, 일차측의 소정의 부위에 접속되는 일차측 공진콘덴서와,
    상기 절연 컨버터 트랜스의 2차 코일에 야기되는 교번 전압을 정류하여 2차측 평활 콘덴서에 정류 전류를 충전하는 것으로, 상기 2차측 평활 콘덴서의 양단 전압으로서 2차측 직류출력전압을 얻도록 된, 코일 전압 검출 방식에 의한 동기정류회로와,
    상기 2차측 직류출력전압의 레벨이 낮을 때 상기 스위칭 수단의 스위칭 주파수를 낮게 하고, 상기 레벨이 높을 때 상기 스위칭 주파수를 높게 하도록 제어하는 것으로, 상기 2차측 직류출력전압에 대한 정전압 제어를 실시하도록 된 정전압 제어수단을 갖추는 것으로 되고,
    상기 절연 컨버터 트랜스의 자속밀도는, 상기 정전압 제어수단의 제어에 수반하여 상기 스위칭 주파수가 소정 이하로 저하하는 경우에도, 상기 동기정류회로에 흐르는 2차측 정류전류가 연속 모드로 유지되도록 하여 소정 이하로 설정됨과 동시에,
    상기 동기정류회로는,
    상기 2차측 평활 콘덴서에 정류전류를 충전하기 위한 정류전류 경로에 대해서 삽입된 통형상에 의한 비즈 코어를 갖춘 인덕터 소자이며, 상기 2차측 직류출력전압에 접속되는 부하가 무부하가 될 때까지의 범위에 대해서, 상기 2차측 정류전류가 연속 모드로 유지되도록 그 직류 중첩 특성이 설정된 인덕터 소자를 갖추는 것을 특징으로 하는 스위칭 전원 회로.
  2. 제 1항에 있어서,
    상기 인덕터 소자는,
    적어도 상기 비즈 코어의 사이즈 설정에 의해, 상기 2차측 직류출력전압에 접속되는 부하가 무부하로 될 때까지의 범위에 대해서 상기 2차측 정류전류가 연속 모드로 유지되는 직류 중첩 특성이 설정되는 것을 특징으로 하는 스위칭 전원 회로.
  3. 제 1항에 있어서,
    상기 절연 컨버터 트랜스의 자속밀도를 소정 이하와 하기 위해서, 절연 컨버터 트랜스에 형성하는 갭 길이를 소정 이상으로서 일차측과 2차측의 결합 계수를 소정 이하로 설정하고 있는 것을 특징으로 하는 스위칭 전원 회로.
  4. 제 1항에 있어서,
    상기 절연 컨버터 트랜스의 자속밀도를 소정 이하로 하기 위해서, 상기 2차 코일에 있어서 1턴당의 유기 전압 레벨이 소요 이하가 되도록, 상기 일차 코일과, 적어도 상기 2차 코일의 턴수를 설정하고 있는 것을 특징으로 하는 스위칭 전원 회로.
  5. 제 1항에 있어서,
    상기 스위칭 수단을 형성하는 스위칭 소자 중, 적어도 한쪽의 스위칭 소자에 대해서 병렬로 접속되는 부분 공진 콘덴서의 캐패시턴스와, 상기 절연 컨버터 트랜스의 일차 코일의 누설 인덕턴스 성분에 의해서 형성되고, 상기 스위칭 수단을 형성하는 스위칭 소자의 턴 오프 기간에 부분 전압 공진 동작을 실시하는 일차측 부분 전압 공진 회로를 또한 갖추는 것을 특징으로 하는 스위칭 전원 회로.
  6. 제 1항에 있어서,
    상기 2차 코일로서, 복수의 릿츠선을 평행하게 정렬시켜서 띠모양으로 한 릿츠선대를 권장한 것을 특징으로 하는 스위칭 전원 회로.
  7. 제 1항에 있어서,
    상기 2차 코일로서, 복수의 릿츠선을 평행하게 엮은 평편선을 권장한 것을 특징으로 하는 스위칭 전원 회로.
  8. 제 1항에 있어서,
    상기 동기 정류회로는,
    상기 절연 컨버터 트랜스의 2차 코일에 유기되는 교번전압을 전파 정류하는 브릿지 정류회로로서,
    상기 2차 코일의 한쪽의 단부와 2차측 어스와의 사이에 직렬 접속된 제1의 전계 효과 트랜지스터와,
    상기 2차 코일의 다른 쪽의 단부와 2차측 어스와의 사이에 직렬 접속된 제2의 전계 효과 트랜지스터와,
    또한, 상기 2차 코일에 대해, 상기 제1의 전계 효과 트랜지스터와 병렬이 되도록, 상기 2차 코일의 한쪽의 단부와 2차측 어스와의 사이에 직렬 접속된 제3의 전계 효과 트랜지스타와,
    상기 2차 코일에 대해, 상기 제 2의 전계 효과 트랜지스터와 병렬이 되도록, 상기 2차 코일의 다른 쪽의 단부와 2차측 어스와의 사이에 직렬 접속된 제4의 전계 효과 트랜지스터와,
    상기 2차 코일의 한쪽의 단부를 감아 올려서 형성되는 제1의 구동 코일과,
    상기 2차 코일의 다른 쪽의 단부를 감아 올려서 형성되는 제2의 구동 코일과,
    상기 제1의 전계 효과 트랜지스터가 정류전류를 흐르게 해야할 반파의 기간에 대응하고, 상기 제1의 구동 코일에 생기는 전압을 저항 소자에 의해 검출하고, 상기 제 1의 전계 효과 트랜지스터를 온으로 하기 위한 게이트 전압을 출력하도록 된 제1의 구동 회로와,
    상기 제 2의 전계 효과 트랜지스터가 정류전류를 흐르게 해야할 반파의 기간에 대응하고, 상기 제2의 구동 코일에 생기는 전압을 저항 소자에 의해 검출하고, 상기 제 2의 전계 효과 트랜지스터를 온으로 하기 위한 게이트 전압을 출력하도록 된 제2의 구동 회로와,
    상기 제 3의 전계 효과 트랜지스터가 정류 전류를 흐르게 해야할 반파의 기간에 대응하고, 상기 제1의 구동 코일에 생기는 전압을 저항 소자에 의해 검출하고, 상기 제 3의 전계 효과 트랜지스터를 온으로 하기 위한 게이트 전압을 출력하도록 된 제3의 구동 회로와,
    상기 제 4의 전계 효과 트랜지스터가 정류 전류를 흐르게 해야할 반파의 기간에 대응하고, 상기 제2의 구동 코일에 생기는 전압을 저항 소자에 의해 검출하고, 상기 제 4의 전계 효과 트랜지스터를 온으로 하기 위한 게이트 전압을 출력하도록 된 제4의 구동 회로를 갖추고,
    또한, 상기 인덕터 소자를, 상기 2차측 평활 콘덴서의 정극 단자에 대해서 직렬로 접속하여 이루어지는 것을 특징으로 하는 스위칭 전원 회로.
  9. 제 1항에 있어서,
    상기 동기정류회로는,
    상기 절연 컨버터 트랜스의 2차 코일에 유기되는 교번전압을 전파 정류하고, 이 교번전압 레벨의 소정의 배로 대응하는 레벨의 상기 2차측 직류출력전압을 얻기 위한 배전압 정류회로로서,
    상기 2차 코일의 한쪽의 단부에 직렬 접속된 제1의 전계 효과 트랜지스터와,
    상기 2차 코일의 한쪽의 단부에 대해서, 상기 제1의 전계 효과 트랜지스터와 병렬이 되도록 하여 직렬 접속된 제2의 전계 효과 트랜지스터와,
    정극 단자가 상기 제1의 전계 효과 트랜지스터와 접속되고, 음극 단자가 상기 2차 코일의 다른 쪽의 단부측과 접속된 제1의 2차측 평활 콘덴서와, 음극 단자가 상기 제2의 전계 효과 트랜지스터와 접속되고, 정극 단자가 상기 2차 코일의 다른 쪽의 단부측과 접속된 제2의 2차측 평활 콘덴서에 의한 직렬 접속 회로와,
    상기 2차 코일의 한쪽의 단부를 감아 올려서 형성되는 제1의 구동 코일과,
    상기 2차 코일의 다른 쪽의 단부를 감아 올려서 형성되는 제2의 구동 코일과,
    상기 제1의 전계 효과 트랜지스터가 정류 전류를 흐르게 해야할 반파의 기간에 대응하고, 상기 제1의 구동 코일에 생기는 전압을 저항 소자에 의해 검출하고, 상기 제1의 전계 효과 트랜지스터를 온으로 하기 위한 게이트 전압을 출력하도록 된 제1의 구동 회로와,
    상기 제2의 전계 효과 트랜지스터가 정류 전류를 흐르게 해야할 반파의 기간에 대응하고, 상기 제2의 구동 코일에 생기는 전압을 저항 소자에 의해 검출하고, 상기 제2의 전계 효과 트랜지스터를 온으로 하기 위한 게이트 전압을 출력하도록 된 제2의 구동 회로를 갖추고,
    또한, 상기 인덕터 소자를, 상기 제1의 2차측 평활 콘덴서와 제2의 2차측 평활 콘덴서와의 접속점과, 상기 2차 코일의 다른 쪽의 단부와의 사이에 대해서 삽입해서 이루어지는 것을 특징으로 하는 스위칭 전원 회로.
  10. 제 9항에 있어서,
    상기 동기정류회로는,
    상기 절연 컨버터 트랜스의 2차 코일에 유기되는 교번전압을 전파 정류하고, 이 교번전압 레벨의 소정의 배로 대응하는 레벨의 상기 2차측 직류출력전압을 얻기 위한 배전압 정류회로로서,
    상기 제1의 구동 코일과 상기 제2의 구동 코일을 생략함과 동시에,
    상기 제1의 전계 효과 트랜지스터가 정류 전류를 흐르게 해야할 반파의 기간에 대응하고, 상기 2차 코일에 생기는 전압을 저항 소자에 의해 검출하고, 상기 제1의 전계 효과 트랜지스터를 온으로 하기 위한 게이트 전압을 출력하도록 된 제1의 구동 회로와,
    상기 제2의 전계 효과 트랜지스터가 정류 전류를 흐르게 해야할 반파의 기간에 대응하고, 상기 2차 코일에 생기는 전압을 저항 소자에 의해 검출하고, 상기 제2의 전계 효과 트랜지스터를 온으로 하기 위한 게이트 전압을 출력하도록 된 제2의 구동 회로를 갖추고,
    또한, 상기 제1의 2차측 평활 콘덴서와 병렬로 제1의 다이오드 소자와, 상기 제2의 2차측 평활 콘덴서와 병렬로 제2의 다이오드 소자를 각각 접속함과 동시에, 상기 제1의 2차측 평활 콘덴서와 제2의 2차측 평활 콘덴서에 의한 직렬접속회로와 병렬로, 제3의 2차측 평활 콘덴서를 접속하도록 한 것을 특징으로 하는 스위칭 전원 회로.
  11. 제 1항에 있어서,
    상기 동기정류회로는,
    상기 2차측 평활 콘덴서로서 제1의 2차측 평활 콘덴서와 제2의 2차측 평활 콘덴서를 갖추는 것으로 되고,
    상기 절연 컨버터 트랜스의 2차 코일을 센터 탭한 탭출력을 상기 제1의 2차측 평활 콘덴서의 정극 단자에 접속하는 것과 동시에,
    상기 2차 코일의 센터 탭하고 있지 않는 측의 한쪽의 단부와 2차측 어스와의 사이에 직렬 접속되는 제1의 전계 효과 트랜지스터와,
    상기 2차 코일의 센터 탭하고 있지 않는 측의 다른 쪽의 단부와 2차측 어스와의 사이에 직렬 접속되는 제2의 전계 효과 트랜지스터와,
    상기 제1의 전계 효과 트랜지스터가 정류 전류를 흐르게 해야할 반파의 기간에 대응하여 상기 2차 코일에 얻을 수 있는 전압을 저항 소자에 의해 검출하고, 상기 제1의 전계 효과 트랜지스터를 온으로 하기 위한 게이트 전압을 출력하도록 된 제1의 구동 회로와,
    상기 제2의 전계 효과 트랜지스터가 정류 전류를 흐르게 해야할 반파의 기간에 대응하여 상기 2차 코일에 얻을 수 있는 전압을 저항 소자에 의해 검출하고, 상기 제2의 전계 효과 트랜지스터를 온으로 하기 위한 게이트 전압을 출력하도록 된 제2의 구동 회로와,
    상기 인덕터 소자를, 상기 제1의 2차측 평활 콘덴서의 정극 단자와 상기2차 코일의 센터 탭과의 사이에 대해서 삽입함과 동시에, 또한, 상기 동기정류회로에 대해서 배전압 정류회로를 조합하고,
    상기 배전압 정류회로는,
    제1의 정류용 다이오드 소자, 제2의 정류용 다이오드 소자 및 상기 제2의 2차측 평활 콘덴서를 갖추고,
    상기 제1의 정류용 다이오드 소자를, 상기 2차 코일의 센터 탭하고 있지 않는 측의 한쪽의 단부와, 상기 제2의 2차측 평활 콘덴서의 정극 단자와의 사이에 접속하고,
    상기 제2의 정류용 다이오드 소자를, 상기 2차 코일의 센터 탭하고 있지 않는 측의 다른 쪽의 단부와, 상기 제2의 2차측 평활 콘덴서의 정극 단자와의 사이에 접속하고,
    상기 제2의 2차측 평활 콘덴서의 음극 단자를 2차측 어스에 접속하여 형성되는 것으로, 상기 제2의 2차측 평활 콘덴서의 양단 전압으로서 2차측 직류출력전압을 얻도록 되어 있는 것을 특징으로 하는 스위칭 전원 회로.
KR1020040077263A 2003-09-30 2004-09-24 스위칭 전원 회로 KR20050031968A (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00340276 2003-09-30
JP2003340277 2003-09-30
JPJP-P-2003-00340277 2003-09-30
JP2003340276 2003-09-30
JPJP-P-2003-00359755 2003-10-20
JP2003359755 2003-10-20
JPJP-P-2004-00238620 2004-08-18
JP2004238620A JP2005151796A (ja) 2003-09-30 2004-08-18 スイッチング電源回路

Publications (1)

Publication Number Publication Date
KR20050031968A true KR20050031968A (ko) 2005-04-06

Family

ID=34382105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040077263A KR20050031968A (ko) 2003-09-30 2004-09-24 스위칭 전원 회로

Country Status (4)

Country Link
US (1) US7218534B2 (ko)
JP (1) JP2005151796A (ko)
KR (1) KR20050031968A (ko)
CN (1) CN1607718A (ko)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4360326B2 (ja) * 2005-01-21 2009-11-11 サンケン電気株式会社 共振型スイッチング電源装置
US7339801B2 (en) * 2005-04-08 2008-03-04 Sony Corporation Switching power supply circuit
CN101278468B (zh) * 2005-10-03 2010-09-29 三垦电气株式会社 多输出开关电源装置
EP1783788A3 (en) * 2005-11-02 2009-03-25 DET International Holding Limited Transformer with current sensing means
TWI295546B (en) * 2005-12-30 2008-04-01 Hon Hai Prec Ind Co Ltd Apparatus for driving discharge lamps and voltage detecting circuit used therein
JP5002978B2 (ja) * 2006-02-22 2012-08-15 サンケン電気株式会社 共振型スイッチング電源装置
US20090310392A1 (en) * 2006-03-10 2009-12-17 George Young power converter
WO2007148271A2 (en) * 2006-06-20 2007-12-27 Koninklijke Philips Electronics N.V. Method for operating a resonant power converter
TWI334260B (en) * 2006-08-15 2010-12-01 Delta Electronics Inc Flyback converter with synchronous rectifier
US7880577B1 (en) * 2006-08-25 2011-02-01 Lockheed Martin Corporation Current doubler rectifier with current ripple cancellation
KR101651806B1 (ko) * 2008-03-13 2016-08-26 액세스 비지니스 그룹 인터내셔날 엘엘씨 복수 코일 프라이머리를 갖는 유도 전력 공급 시스템
JP5167941B2 (ja) * 2008-05-13 2013-03-21 ミツミ電機株式会社 電源装置
JP2009283401A (ja) * 2008-05-26 2009-12-03 Panasonic Electric Works Co Ltd 電源装置および灯具、車両
DE102008058737B4 (de) * 2008-09-08 2019-12-12 Erbe Elektromedizin Gmbh HF-Chirurgiegenerator
JP5447651B2 (ja) * 2010-03-16 2014-03-19 株式会社村田製作所 スイッチング電源装置
US8665611B2 (en) 2010-04-30 2014-03-04 Infineon Technologies Ag Controller for a resonant switched-mode power converter
US8456868B2 (en) * 2010-04-30 2013-06-04 Infineon Technologies Ag Controller for a resonant switched-mode power converter
US8552708B2 (en) 2010-06-02 2013-10-08 L. Pierre de Rochemont Monolithic DC/DC power management module with surface FET
KR101137494B1 (ko) 2010-10-13 2012-04-20 (주) 에이치엠티 입력 전류-더블러 및 출력 전압-더블러를 갖는 양방향 충방전기 회로
US8929103B2 (en) * 2011-03-23 2015-01-06 Pai Capital Llc Integrated magnetics with isolated drive circuit
JP5768886B2 (ja) * 2011-08-04 2015-08-26 株式会社村田製作所 スイッチング電源装置
CA2891640C (en) * 2011-11-18 2020-08-04 L. Pierre De Rochemont Monolithic dc/dc power management module with surface fet
US9008982B2 (en) * 2012-03-09 2015-04-14 Schweitzer Engineering Laboratories, Inc. Systems and methods for determining residual flux in a power transformer
TW201340580A (zh) * 2012-03-23 2013-10-01 Lite On Clean Energy Technology Corp 電源轉換器及其充放電系統
US20130262884A1 (en) * 2012-03-27 2013-10-03 Broadcom Corporation Low-Frequency Noise Interference Prevention in Power Over Ethernet Systems
JP5641368B2 (ja) * 2012-04-12 2014-12-17 株式会社村田製作所 スイッチング電源装置
CN202550891U (zh) * 2012-04-20 2012-11-21 深圳市晶福源电子技术有限公司 电源同步整流电路
CN103457334B (zh) * 2012-05-30 2017-11-10 株式会社大福 非接触供电设备的二次侧受电电路
US8879217B2 (en) * 2012-06-29 2014-11-04 Infineon Technologies Austria Ag Switching regulator with negative current limit protection
CN102801339B (zh) * 2012-08-28 2014-07-16 矽力杰半导体技术(杭州)有限公司 一种低待机功耗的交直流电压转换电路及其控制方法
US9332664B2 (en) * 2012-12-21 2016-05-03 Cooper Technologies Company Wiring device with integrated direct current output
CN105144562B (zh) * 2013-05-21 2017-10-31 株式会社村田制作所 开关电源装置
JP6218467B2 (ja) * 2013-07-12 2017-10-25 キヤノン株式会社 電源装置及び画像形成装置
CN103475195B (zh) * 2013-08-29 2016-04-13 华为技术有限公司 一种同步整流控制电路及同步整流控制方法
CN103872919A (zh) * 2014-02-28 2014-06-18 台达电子企业管理（上海）有限公司 直流-直流变换器及直流-直流变换系统
US9577438B2 (en) * 2014-03-27 2017-02-21 Integrated Device Technology Inc Wireless power system
US9537353B1 (en) 2014-06-03 2017-01-03 Apple Inc. Methods for detecting mated coils
US9685814B1 (en) 2014-06-13 2017-06-20 Apple Inc. Detection of coil coupling in an inductive charging system
CN105207457B (zh) * 2014-06-27 2019-03-29 比亚迪股份有限公司 同步整流电路及具有其的llc谐振变换器
US10014733B2 (en) 2014-08-28 2018-07-03 Apple Inc. Temperature management in a wireless energy transfer system
CN207098945U (zh) * 2014-11-12 2018-03-13 株式会社村田制作所 电源模块及其安装结构
DE102015211203A1 (de) 2015-06-18 2016-12-22 Tridonic Gmbh & Co Kg Galvanisch getrennter LED-Konverter mit sekundärseitiger Spannungseinstellung
US10205398B2 (en) * 2016-03-19 2019-02-12 Rompower Technology Holdings, Llc Very high efficiency one stage isolated power factor correction circuit
US10644531B1 (en) * 2016-09-22 2020-05-05 Apple Inc. Adaptable power rectifier for wireless charger system
EP3699936A1 (en) * 2017-01-12 2020-08-26 Delta Electronics (Thailand) Public Co., Ltd. Integrated magnetic component and switched mode power converter
US11437923B2 (en) * 2017-02-13 2022-09-06 Hamilton Sundstrand Corporation—Pcss Variable resonant power converter with tunable inductor
US10523063B2 (en) 2017-04-07 2019-12-31 Apple Inc. Common mode noise compensation in wireless power systems
US10802054B2 (en) 2017-09-22 2020-10-13 Schweitzer Engineering Laboratories, Inc. High-fidelity voltage measurement using a capacitance-coupled voltage transformer
US11038342B2 (en) 2017-09-22 2021-06-15 Schweitzer Engineering Laboratories, Inc. Traveling wave identification using distortions for electric power system protection
CN111108399A (zh) 2017-09-22 2020-05-05 施瓦哲工程实验有限公司 使用电容耦合电压互感器中的电阻分压器的高保真度电压测量
JP2020014286A (ja) * 2018-07-13 2020-01-23 新電元工業株式会社 電源装置
JP7133436B2 (ja) * 2018-10-26 2022-09-08 富士フイルムヘルスケア株式会社 高電圧装置およびｘ線画像診断装置
US11043903B2 (en) * 2019-03-28 2021-06-22 Tdk Corporation Power supply and medical system
US11187727B2 (en) 2019-04-29 2021-11-30 Schweitzer Engineering Laboratories, Inc. Capacitance-coupled voltage transformer monitoring
JP7334508B2 (ja) * 2019-07-04 2023-08-29 スミダコーポレーション株式会社 Ｄｃ／ｄｃ変換機
FR3102021A1 (fr) * 2019-10-10 2021-04-16 Safran Electronics & Defense Convertisseur de tension à redressement synchrone
CN110932557B (zh) * 2019-11-29 2021-01-12 山东科技大学 一种基于倍压整流电路的高增益准谐振dc-dc变换器
CN111130353B (zh) * 2019-12-25 2021-05-18 广州金升阳科技有限公司 开关电源装置
TWI762005B (zh) * 2020-01-20 2022-04-21 通嘉科技股份有限公司 非對稱電源轉換器及其操作方法
GB202007547D0 (en) 2020-05-20 2020-07-01 Tallinn Univ Of Technology An universal DC-DC/AC converter
JP2022125765A (ja) * 2021-02-17 2022-08-29 キヤノン株式会社 画像形成装置
CN113131752B (zh) * 2021-04-16 2022-10-25 深圳市英朗光电有限公司 一种高效应急电源功率转换单元

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5481449A (en) * 1994-03-21 1996-01-02 General Electric Company Efficient, high power density, high power factor converter for very low dc voltage applications
JP2795217B2 (ja) * 1995-06-01 1998-09-10 日本電気株式会社 同期整流方式コンバータ
JP3673075B2 (ja) * 1998-03-09 2005-07-20 新電元工業株式会社 スイッチング電源装置
US7102898B2 (en) * 2001-02-01 2006-09-05 Di/Dt, Inc. Isolated drive circuitry used in switch-mode power converters
US6674658B2 (en) * 2001-02-09 2004-01-06 Netpower Technologies, Inc. Power converter including circuits for improved operational control of synchronous rectifiers therein
JP3742576B2 (ja) 2001-09-28 2006-02-08 Ｔｄｋ株式会社 スイッチング電源装置
US6987679B2 (en) * 2003-06-18 2006-01-17 Delta Electronics, Inc. Multiple output converter with improved cross regulation
JP2005110486A (ja) * 2003-08-06 2005-04-21 Sony Corp スイッチング電源回路

Also Published As

Publication number Publication date
US20050068792A1 (en) 2005-03-31
CN1607718A (zh) 2005-04-20
US7218534B2 (en) 2007-05-15
JP2005151796A (ja) 2005-06-09

Similar Documents

Publication Publication Date Title
KR20050031968A (ko) 스위칭 전원 회로
TWI271023B (en) Switching power-supply circuit
CN100514822C (zh) 开关电源电路
JP4099597B2 (ja) スイッチング電源回路
US9106141B2 (en) Switching power supply device
US7405955B2 (en) Switching power supply unit and voltage converting method
KR20060086269A (ko) 스위칭 전원 회로
US7054167B2 (en) Switching power supply circuit
KR20070037384A (ko) 스위칭 전원 회로
JP2000152617A (ja) スイッチング電源回路
KR20020029902A (ko) 2중 전압 출력을 가진 공진 스위칭 전원 회로
KR20060089637A (ko) 스위칭 전원 회로
KR20070038921A (ko) 스위칭 전원 회로
KR20060051317A (ko) 스위칭 전원 회로
KR20060128682A (ko) 스위칭 전원 회로
KR20060036891A (ko) 스위칭 전원회로
KR20070082530A (ko) 스위칭 전원 회로
EP1760868A2 (en) Switching power supply circuit
JP2005073335A (ja) スイッチング電源回路
US20080278971A1 (en) Forward-forward converter
JP2005094980A (ja) スイッチング電源回路
JP4367611B2 (ja) スイッチング電源回路
JP2006254613A (ja) スイッチング電源回路
JP2007074781A (ja) スイッチング電源回路
JP3326655B2 (ja) 電流共振型スイッチング電源

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid