KR20050072103A - 전압 진동 제어가 가능한 감지 증폭기 - Google Patents

전압 진동 제어가 가능한 감지 증폭기 Download PDF

Info

Publication number
KR20050072103A
KR20050072103A KR1020057006069A KR20057006069A KR20050072103A KR 20050072103 A KR20050072103 A KR 20050072103A KR 1020057006069 A KR1020057006069 A KR 1020057006069A KR 20057006069 A KR20057006069 A KR 20057006069A KR 20050072103 A KR20050072103 A KR 20050072103A
Authority
KR
South Korea
Prior art keywords
transistor
sense
electrically connected
circuit
latch
Prior art date
Application number
KR1020057006069A
Other languages
English (en)
Inventor
니콜라 텔레코
Original Assignee
아트멜 코포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아트멜 코포레이숀 filed Critical 아트멜 코포레이숀
Publication of KR20050072103A publication Critical patent/KR20050072103A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/067—Single-ended amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/065—Sense amplifier drivers

Abstract

감지 증폭기 출력(40) 상의 전압 진동을 제어하기 위하여 2개의 모드로 동작하도록 구성된 감지 증폭기(15)가 제공된다. 감지 증폭기는 회로를 가능한 한 고속으로 동작하도록 하기 위하여 고속 응답 시간을 이용하는 트랜지스터(N133)를 구비하는 제1 피드백 경로(P101, N101, N133)와, 전압 진동 제어를 제공하는 제2 피드백 경로(P121, P102, N102, N121, N132, N131)을 포함하는 2 개의 피드백 경로들(45 내지 35)을 포함한다. 제1 동작 모드인 "터보 모드"에서, 피드백 경로들 모두는 진동 제어의 보다 높은 마진을 제공하도록 동작하고(BOOST = HIGH), 그에 의하여 보다 높은 감지 속도를 제공한다. 제2 동작 모드인, "논-터보" 모드에서, 오직 제1 피드백 경로만이 보다 높은 안정성과 전력 소모의 감소를 허용하도록 동작한다(BOOST = LOW).

Description

전압 진동 제어가 가능한 감지 증폭기{SENSE AMPLIFIER WITH CONFIGURABLE VOLTAGE SWING CONTROL}
본 발명은 CMOS 메모리 셀들의 데이터를 감지하는데 사용되는 감지 증폭기들에 관한 것이고, 보다 상세하게는 감지 증폭기 내의 래치 제어 회로에 관한 것이다.
집적 메모리 회로에서, 메모리의 속도를 향상시키고, 메모리 내의 주변 회로들을 구동하는데 필요한 신호들을 제공하기 위하여 감지 증폭기가 사용된다. 감지 증폭기는 액세스되는 메모리로부터 메모리 셀 어레이 주변의 로직 회로로의 신호 전달 시간을 감소시키고, 비트 라인에서 야기되는 임의의 로직 레벨들을 주변 회로의 디지털 로직 레벨들로 변환하는 능동 회로이다. 감지 증폭기의 감지부는 선택된 메모리 셀의 데이터 내용을 검출하고 결정한다. 이러한 감지는 "비파괴적(nondestructive)"일 수 있어서, 선택된 메모리 셀의 데이터 내용은 SRAM, ROMs, 및 PROMs과 같이 변경되지 않거나, 또는 "파괴적(destructive)"이어서 선택된 메모리 셀의 데이터 내용이 DRAMs과 같이 감지 동작에 의하여 변경될 수 있다.
다수의 감지 증폭기는 출력 상의 전압 진동을 가질 수 있다. 그 이유는 감지 증폭기에 의해 구동되는 회로의 입력 상의 효과적인 게이트 전압으로 인하여, 구동되는 회로에서 보다 고속인 출력 스위칭 시간이 야기되지만, 보다 효과적인 게이트 전압 및 동일한 부하 커패시턴스 상의 보다 큰 충전의 스위칭이 동일한 출력 전류를 사용하여 보다 긴 스위칭 시간을 필요로 하기 때문이다. 감지 증폭기들의 속도 및 전력 성능을 향상시키기 위하여, 전압 진동량을 적정화된 레벨로 제한하는 기술이 공지되어 있다. 속도 및 전력상의 실질적인 향상에 덧붙여, 전압 진동의 감소는 딥-서브마이크로미터 CMOS 기술을 위한 설계에서 매우 중요도가 높다. 감소된 전압 진동으로 인하여 핫-캐리어 방출, 크로스-토킹(cross-talk), 노이즈, 및 동작 마진 저하가 감소된다. 출력 전압 진동 제한에 관하여, 가장 광범위하게 사용되는 기술은 진폭 타이밍 기술 및 전압 클램핑 기술이다. 진폭 타이밍 기술은 전압 진동이 최적 수준에 있는 경우 시간 포인트에서 감지 증폭기를 비활성화시킴으로써 구현된다. 그러나 이러한 기술은 장치 파라미터 변경으로 인한 전압 진동의 큰 변화를 유발할 수 있다. 전압 클램핑 기술은 장치 파라미터 변동 경향이 낮다.
보다 작은 크기의 메모리 장치들에 대한 기호가 증가함에 따라서, 가능한 한 최소의 트랜지스터들과, 소형 W/L 비율과 같은 소형 크기를 구비한 트랜지스터들을 사용하여, 감지 증폭기들의 전압 진동을 제어하는 것이 바람직하다. 또한, 보다 고속의 요구를 만족하기 위하여, 가능한 한 빠르게 동작하면서도 전압 진동 제어를 유지할 수 있는 감지 증폭기가 필요하다.
본 발명의 목적은 제어되는 전압 진폭을 구비한 감지 증폭기를 제공하는 것이다.
본 발명의 다른 목적은 고속으로 동작하는 감지 증폭기를 제공하는 것이다.
본 발명의 다른 목적은 전압 진동 제어 회로에서 최소의 트랜지스터를 사용하는 감지 증폭기로서 사용되는 트랜지스터들이 최소 크기인 감지 증폭기를 제공하는 것이다.
도 1은 본 발명의 감지 증폭기의 블록도이다.
도 2는 도 2a 및 2b를 포함하고, 본 발명의 감지 증폭기의 전기적인 도식도이다.
상기 목적은 감지 증폭기 출력상의 전압 진동 레벨을 제어하기 위하여 감지 증폭기 출력과 감지 증폭기 입력 사이에 한쌍의 피드백 경로들을 구비한 감지 증폭기에 의해 달성된다. 감지 증폭기는 2 개의 상이한 동작 모드들에서 동작하도록 구성될 수 있다. 제1 동작 모드인, "터보(turbo)" 모드에서는, 피드백 경로들 양쪽 모두가 동작한다. 제1 피드백 경로는 임계 전압 개선(threshold voltage enhancement)이 없고 가능한 한 가장 빠른 감지 동작을 생성하기 위하여 작은 W/L 비를 구비한 트랜지스터를 포함하고, 제2 피드백 경로는 감지 증폭기 출력 상의 전압 진동을 제어하기 위하여 안정성을 제공한다. 제2 동작 모드인, "논-터보(non-turbo)" 모드에서는, 오직 제1 피드백 경로만이 활성화되는데, 여기서 감지 속도 면에서의 최소 감소를 구비한 최대 진동이 제공된다. 제1 동작 모드는 보다 높은 마진의 진동 제어를 제공하게 되므로, 보다 높은 감지 속도를 제공하지만, 제2 동작 모드는 보다 높은 안정성을 가능하게 하면서 신뢰도의 변화없이 적은 전력을 소모하게 한다. 본 발명은 사용자로 하여금 감지 증폭기의 속도, 동작 마진, 또는 전력 소모에 관한 요구를 만족하기 위한 유연성을 제공하는 감지 증폭기를 구성할 수 있게 해준다.
도 1에 있어서, 본 발명의 감지 증폭기(15)의 바람직한 실시예는, 메모리 셀 어레이의 비트라인(bitline)과 접속되는 감지 입력 노드(20)를 포함한다. 인에이블 신호(30)가 감지 증폭기(15)가 접속된 메모리 셀의 데이터 내용을 검출하고 결정하는데 사용되는 감지 회로(35)에 인가된다. 감지 회로(35)의 속도는 부스트 인에이블(boost enable) 신호들인 BOOST 80 과 BOOST# 82에 의하여 설정되는데, 도 2에서 보다 상세하게 설명되겠지만, 이 신호들은 감지 회로(35)에서 수신된다. 인에이블 신호(30)는 감지 회로의 동작을 제어하는데 사용된다. 감지 회로(35)의 출력(38)은 비트라인의 임의의 전압 레벨을 표준 디지털 로직 레벨로 변환하는 증폭 회로(45)로 공급된다. 또한, 하나 이상의 버퍼링 회로들(55)이 감지 증폭기 출력 노드(40)로 보다 안정적인 출력을 제공하기 위하여 출력 회로(45) 후에 접속될 수 있다. 또한, 래치 제어 회로(60)가 감지 회로 입력 노드(67)와 감지 증폭기 출력(40) 간에 접속될 수 있다. 래치 기능은 아래의 도 2에서 보다 상세하게 설명될 래치 인에이블 신호들 LAT(84) 및 LAT#(86)에 의하여 제어되는데, 이들은 래치 제어 회로(60)에서 수신된다. 감지 회로(35), 증폭 회로(45), 버퍼링 회로(55)와 래치 제어 회로(60)는 감지 증폭기 출력의 전압값을 저장하여 전압 레벨을 정규 메모리 사이클보다 더 긴 시간 주기 동안 유지되도록 하는 래치 회로로 구성된다. 또한, 출력을 래칭하기 위하여, 감지 회로의 유지기(remainder)는 다시 턴 온될 필요가 있을 때까지 턴 오프되거나 유휴 상태가 될 수 있다. 래치 제어 회로(60)의 출력(67)은 감지 회로(35)의 입력으로 다시 공급된다. 감지 라인 트랜지스터(50)는 감지 증폭기 입력(20)을 래치 회로의 출력(67)으로부터 분리시키기 위하여 래치 제어 회로(60)와 감지 라인 입력(20) 사이에 접속된다.
도 2에 있어서, 감지 회로는 한 쌍의 반전기들, 즉 트랜지스터들(P101 및 N101)로 구성된 제1 반전기와, 트랜지스터들(P102 및 N102)로 구성된 제2 반전기를 포함한다. P101 과 P102와 같이 P로 표시되는 것은 P-형 MOS 트랜지스터들로, N101 및 N102와 같이 N으로 표시되는 것인 N-형 MOS 트랜지스터들을 의미한다. 트랜지스터들 P101 과 N101은 감지 회로의 입력을 형성하고 래치 회로의 출력(67)을 수신하기 위하여 함께 접속된다. 트랜지스터들 P102 및 N102 는 전기적으로 함께 접속되어 있는 게이트 단자들을 구비하고 전기적으로 감지 회로의 입력에 접속되어 있는 제2 반전기를 형성한다. 트랜지스터 P101의 소스 단자는 감지 증폭기의 주변에서 사용되는 디지털 로직 회로들을 위한 전압값인, 외부 전압원, Vcc(70)에 접속된다. 트랜지스터 N101의 소스 단자는 접지 전위(80)에 접속된다. 양 반전기들의 출력들은 감지 라인(38)으로 귀착된다.
P102 및 N102로 구성되는 제2 반전기는 한 쌍의 부스트 트랜지스터들 P121 및 N121에 접속된다. 부스트 트랜지스터 P121 은 트랜지스터 P102의 소스 단자와 외부 전압원, Vcc(70) 사이에 전기적으로 접속된다. 부스트 트랜지스터 N121는 트랜지스터 N102의 소스 단자와 접지(80) 사이에서 전기적으로 접속된다. 부스트 트랜지스터 P121 은 그 게이트 단자(32)에서 제1 부스트 인에이블 신호인, BOOST#를 수신하고, 부스트 트랜지스터 N121 은 그 게이트 단자(31)에서 제2 부스트 인에이블 신호인, BOOST를 수신한다. 부스트 인에이블 신호들, (BOOST, BOOST#)는 회로의 감지 속도를 설정한다. 제2 부스트 인에이블 신호인 BOOST는 제1 부스트 인에이블 신호 BOOST#에 대해 180 도 위상차가 있다. 감지 인에이블 신호 SAEN# 은 감지 인에이블 트랜지스터 P131의 게이트 단자로 노드(30)에서 공급된다.
감지 회로는 또한 제2 반전기(P102, N102)의 출력에 전기적으로 접속된 게이트 단자를 구비하고, 감지 인에이블 트랜지스터 P131의 드레인 단자에 접속된 드레인 단자를 구비하고, 감지 회로 입력(67)에 전기적으로 접속된 소스 단자를 구비한 제1 피드백 트랜지스터 N133으로 구성되는 제1 피드백 경로를 포함한다. 감지 회로는 또한 한 쌍의 피드백 트랜지스터들 N132와 N131을 직렬로 접속되게 포함하는 제2 피드백 경로를 포함한다. 트랜지스터 N132 는 감지 라인(38)으로 접속되는 게이트 단자, 트랜지스터 P131의 드레인 단자와 트랜지스터 N133의 드레인 단자에 접속된 드레인 단자를 구비하고, 트랜지스터 N131 의 드레인 단자에 접속된 소스 단자를 구비한다. 트랜지스터 N131은 감지 회로(67)의 입력에 접속된 소스를 구비하고, 그 게이트 단자에서 제2 부스트 인에이블 신호, BOOST를 수신한다. 트랜지스터 N133 은 임계 전압(VT) 집중을 구비하지 않는 NMOS 트랜지스터인데, 이것은 트랜지스터의 적합한 바이어싱이 보다 용이하게 설정될 수 있게 한다. 트랜지스터 N133는 낮은 W/L 비를 구비하고, 크기도 작다. 일반적으로 보다 높은 W/L 비는 주어진 전류에 대하여 게이트와 소스 사이에서 전압의 변화가 작은 것에 대응한다. 그러므로 만약 전압 진동이 동일한 시간에 낮아진다면, 트랜지스터의 최초 응답은 늦어질 것이다. 트랜지스터 N133의 W/L 비가 낮기 때문에, 트랜지스터의 응답 시간은 빠를 것이다. 트랜지스터 N132는 트랜지스터 N133과 병렬인 제2 피드백 경로에 위치한 강화 트랜지스터(enhancement transistor)이다. 제2 부스트 인에이블 신호인, BOOST가 "high"이고 스위치 트랜지스터 N131을 턴 온시키는 경우, 트랜지스터 N132는 제2 피드백 경로로 동작한다. 동작시, 트랜지스터 N132는 비트라인과 감지 출력 라인 사이의 전압 차이가 그 임계 전압에 가까운 경우에만 전압을 분배할 것이다. 이 효과는 트랜지스터 N133이 최초의 빠른 응답으로 동작하여, 전압이 임계 전압에 가까워짐에 따라 트랜지스터 N132는 전압 진동을 제어하면서 그 열(column)로 전류를 분배한다.
본 발명의 감지 증폭기는 또한 트랜지스터 P103 및 N103으로 구성된 반전기를 구비하는 증폭 회로를 포함한다. 트랜지스터 P103은 감지 라인(38)에 접속된 게이트 단자, 전압원 Vcc(70)에 접속된 소스 단자와, 트랜지스터 N103의 드레인 단자에 접속된 드레인 단자를 구비한다. 트랜지스터 N103은 접지(80)에 접속된 소스 단자와 감지 라인(38)에 접속된 게이트 단자를 구비한다. 반전기(P103, N103)의 출력은 감지 출력 라인(48)에 입력된다.
또한, 버퍼링 회로가 감지 증폭기에 추가될 수 있다. 도 2에 도시된 버퍼링 회로는 한 쌍의 반전기들, 트랜지스터 P104 및 N104로 구성된 하나의 버퍼 반전기, 트랜지스터 P105 및 N105로 구성된 제2 버퍼 반전기이다. 제1 반전기(P104, N104)는 반전기 P103, N103의 출력으로부터의 입력을 수신한다. 반전기 양쪽 모두는 전압원 Vcc에 접속된 P-형 트랜지스터(P104, P105)의 소스 단자들과, 접지에 접속된 n-형 트랜지스터(N104, N105)의 소스 단자들을 구비한다 제1 반전기(P104, N104)의 출력(58)은 제2 반전기(P105, N105)의 게이트 단자 입력들로 제공된다. 제2 반전기(P105, N105)의 출력은 감지 증폭기 출력 노드(40)에 제공된다.
트랜지스터 P151 과 N151로 구성된 래치 제어 회로는 감지 증폭기 출력(40)과 감지 회로 입력(67) 사이에 접속된다. 래치 제어 회로(P151, N151)는 래치 기능을 제어하기 위하여 인에이블 신호들 Lat 과 Lat#를 수신한다. 트랜지스터 N151은 감지 증폭기 출력 노드(40)에 접속된 드레인 단자, 래치 신호 Lat를 수신하는 노드(21)에 접속된 게이트 단자와, 감지 회로 입력(67)에 전기적으로 접속된 소스 단자를 구비한다. 트랜지스터 P151는 감지 회로 입력(67)에 전기적으로 접속된 드레인 단자를 구비하고, 래치 신호 Lat#를 수신하는 노드(22)에 전기적으로 접속된 게이트 단자를 구비한다.
감지 라인 트랜지스터 N134는 레지의 출력(67)과 감지 증폭기 입력(20) 사이에 접속된다. 감지 라인 트랜지스터 N134는 감지 라인 입력(20)에 접속된 소스 단자, 래치 출력(67)에 접속된 드레인 단자와, 래치 신호, Lat#를 수신하는 노드(22)에 전기적으로 접속된 게이트 단자를 구비한다. 감지 라인 트랜지스터 N134는, 감지 증폭기 입력(20)에 접속된 비트라인의 임피던스로 인하여, 래치 내에 저장된 출력 신호의 전압이 드롭되거나 글리치되는 것을 방지하는 기능을 한다. 예컨대, 만약 출력 노드(40)에서의 출력이 로직 레벨 1로 표현되는 전압이라면, 감지 증폭기 입력 라인(20)의 임피던스는 출력 노드 상의 전압을 래치의 스위칭 임계 전압에 근접한 전압 레벨로 낮출 수 있다. 이것은 래치에 저장된 전압값에 영향을 줄 수 있는, 불안정한 상황, 과도 글리치를 생성한다. 트랜지스터 N134는 출력에서 볼트-에이지(volt-age)를 상승시키도록 동작하고, 메모리 셀의 판독에 영향을 주는 이러한 과도 상태를 방지하기 위하여 래치의 출력을 입력 라인으로부터 분리시키는 기능을 한다.
감지 증폭기는 다음과 같이 동작한다.
우선, 감지 인에이블 신호 SAEN# 및 래치 신호들 Lat, Lat#는 활성 판독 또는 래치 구성 중 어느 하나로 회로를 설정한다. 판독에 있어서, SAEN# 신호는 로직 레벨 로우(low), 래치 신호 Lat 는 로우(low) 그리고 래치 신호 Lat#는 하이(high)이다. 래치 동작에 있어서, SAEN# 신호는 하이(high), 래치 신호 Lat는 하이(high), 그리고 래치 신호 Lat#는 로우(low)이다. 상기 신호들에 대한 적합한 타이밍은 판독으로부터 래치 동작으로의 부드러운 천이를 보장하기 위하여 제공된다. BOOST 및 BOOST# 신호들은 회로의 감지 속도를 설정하는 기능을 한다. "부스트 하이(boost high)" 판독 모드의 경우, 더 빠른 감지가 고전력 소모의 대가로 달성된다. 또한, 신호들은 전력을 보정하기 위하여, 보다 느린 속도로, "부스트 로우(boost low)" 모드로 동작할 수 있다. 부스트 신호가 하이(high)(BOOST# low)인 상태로 판독하는 경우, 반전기들(P101, N101) 및 (P102, N102)는 피드백 트랜지스터들 N132 및 N131을 제어하고, 사전충전, 감지 입력 노드(20)로 접속되는 비트라인에 대한 조정 및 제1 단계 감지를 제공한다. 감지 라인 트랜지스터 N134를 통하여 흐르는 제1 전류에 비례하는 전압 차이가 감지 라인(38)과 감지 래치(67) 노드들 간에 형성된다. 만약 제1 전류가 특정한 최소 검출 레벨보다 크거나 동일한 경우, 감지 노드 전압은 반전기 P103 및 N103의 출력을 로우 상태로 구동한다. 그렇지 않으면, 증폭 반전기 P103, N103의 출력은 하이 상태로 유지된다. 판독 동작 동안, 감지 래치 노드(67)의 전압은 사전충전 레벨 상태이고, 이것은 2개의 반전기들(P101, N101), 및 (P102, N102)로 하여금 정전류를 흐르게 한다. "부스트 로우(boost low)" 모드(boost# high)에서 판독하는 경우, 그 동작은 트랜지스터들 P102 및 N102로 구성되는 반전기와 피드백 장치 N132가 디스에이블되는 것을 제외하고는, 상기와 동일하다. 이러한 구성에 있어서, 감지 노드는 보다 많은 전압 진동을 갖게 되어, 더 나은 안정성과 회로의 전력 소모 감소를 나타내게 된다.
래치 모드의 동작에 있어서, 감지 증폭기 출력 노드(40)의 상태를 래칭함으로써 회로의 전력 소모를 제로 레벨로 감소시키는 방법이 제공된다. 래치 신호인, Lat,는 로우(low)로부터 하이(high)로 변경되고, 래치 신호, Lat# 은 로우로부터 하이로 변경된다. 이것은 감지 증폭기 입력(20)이 분리되어 있는 동안 감지 증폭기 출력 노드(40)에서 유지되는 전압이 감지 래치 노드(67)로 전달될 수 있게 한다. 일반적으로 높은 용량성 감지 증폭기 입력 노드(20)는 그것을 분리시키는 감지 라인 트랜지스터 N134에 기인하여, 출력 드라이버들 P105, N105에 의해 충전되거나, 방전될 필요가 없다. 이것은 더 빠르고 더 안전하고 더 많은 전력 절약형 래치 구성을 가능하게 해준다.
본 발명에서 벗어나지 않고 전술한 실시예에 변경을 가할 수 있음은 물론이다. 따라서, 본 발명은 특정한 실시예에 제한되지 않고, 첨부된 청구범위에 의해 규정되는 바와 같은 본 발명의 기술적 사상의 범위 내에서 모든 개조가 가능하다.

Claims (23)

  1. 감지 증폭기로서,
    a) 메모리 셀의 비트라인으로부터 데이터 신호를 수신하는 감지 증폭기 입력 노드와;
    b) 감지 증폭기 출력 신호를 발생하는 출력 노드와;
    c) 상기 감지 증폭기 출력 신호를 래칭하는 래치 회로로서,
    i) 인에이블 신호를 수신하는 인에이블 신호 입력 노드와;
    ii) 상기 감지 증폭기 입력 노드와 상기 출력 노드 사이에 전기적으로 접속되고 상기 인에이블 신호 입력 노드에 전기적으로 접속되는 감지 회로로서, 상기 감지 회로는 감지 래치 노드로부터 상기 데이터 신호를 수신하는 감지 회로 입력을 구비하고, 상기 인에이블 신호 입력 노드로부터 상기 인에이블 신호를 수신하고, 상기 감지 증폭기 출력 신호를 발생하는 상기 출력 노드에 간접적으로 접속하여 감지 회로 출력 신호를 발생하며, 또한 상기 감지 회로는 병렬로 접속된 제1 반전기 및 제2 반전기를 구비하며, 상기 제1 반전기의 입력은 상기 감지 래치 노드에 전기적으로 접속되며, 상기 제2 반전기의 출력은 상기 출력 노드에 전기적으로 접속되는 것인, 상기 감지 회로와;
    iii) 상기 제2 반전기의 출력과 상기 감지 래치 노드에 전기적으로 접속되는 제1 피드백 트랜지스터를 포함하는 제1 피드백 경로와;
    iv) 직렬로 접속된 제2 피드백 트랜지스터 및 제3 피드백 트랜지스터를 포함하는 제2 피드백 경로로서, 상기 제2 피드백 트랜지스터는 상기 제2 반전기의 상기 출력에 접속되는 게이트 단자를 구비하고 상기 제1 피드백 트랜지스터에 접속되는 드레인 단자를 구비하고 상기 제3 피드백 트랜지스터에 접속되는 소스 단자를 구비하는 것이고, 상기 제3 피드백 트랜지스터는 상기 감지 래치 노드에 접속되고 게이트 단자에서 부스트 인에이블 신호를 수신하는 것인, 상기 제2 피드백 경로;
    를 포함하는 상기 래치 회로;
    를 포함하는 감지 증폭기.
  2. 제1항에 있어서, 상기 감지 회로의 상기 제1 반전기와 상기 제2 반전기의 각각은 반전기 입력을 형성하도록 전기적으로 접속된 게이트들을 구비한 p-형 트랜지스터와 n-형 트랜지스터로 구성되는 것인 감지 증폭기.
  3. 제2항에 있어서, 상기 감지 회로는,
    각각이 상기 제2 반전기에 접속되는 제1 및 제2 부스트(boost) 트랜지스터로서, 상기 제1 부스트 트랜지스터는 게이트 단자에서 반전된 부스트 인에이블 신호를 수신하는 p-형 트랜지스터이고 상기 제2 반전기의 상기 p-형 트랜지스터의 소스 단자에 전기적으로 접속된 드레인 단자를 구비하고 전압원에 접속되는 소스 단자를 구비하는 것이고, 상기 제2 부스트 트랜지스터는 게이트 단자에서 상기 부스트 인에이블 신호를 수신하는 n-형 트랜지스터이고 상기 제2 반전기의 상기 n-형 트랜지스터의 소스 단자에 전기적으로 접속되는 드레인 단자를 구비하고 접기 전위에 접속되는 소스 단자를 구비하는 것인, 상기 제1 및 제2 부스트 트랜지스터와;
    게이트 단자에서 상기 인에이블 신호를 수신하는 감지 인에이블 트랜지스터로서, 상기 제1 및 제2 피드백 경로들에 전기적으로 접속되는 드레인 단자와, 상기 전압원에 전기적으로 접속되는 소스 단자를 구비하는, 상기 감지 인에이블 트랜지스터;
    를 포함하는 것인 감지 증폭기.
  4. 제3항에 있어서, 상기 제1 피드백 트랜지스터는 상기 제2 반전기의 상기 출력에 전기적으로 접속되는 게이트 단자와, 상기 감지 인에이블 트랜지스터의 상기 드레인 단자에 전기적으로 접속되는 드레인 단자와, 상기 감지 래치 노드에 전기적으로 접속되는 소스 단자를 구비하는 것인 감지 증폭기.
  5. 제4항에 있어서, 상기 제3 피드백 트랜지스터는 상기 감지 래치 노드에 접속되는 소스 단자를 구비하는 것인 감지 증폭기.
  6. 제1항에 있어서, 상기 래치 회로는,
    상기 감지 회로와 상기 출력 노드 사이에 전기적으로 접속되는 증폭 회로를 더 포함하는 것인 감지 증폭기.
  7. 제6항에 있어서, 상기 래치 회로는,
    상기 증폭 회로와 상기 출력 노드 사이에 전기적으로 접속되는 적어도 하나의 버퍼링 회로를 더 포함하는 것인 감지 증폭기.
  8. 제1항에 있어서, 상기 래치 회로는,
    상기 출력 노드와 상기 감지 래치 노드 사이에 전기적으로 접속되는 래칭 제어 회로를 더 포함하는 것인 감지 증폭기.
  9. 제8항에 있어서, 상기 래칭 제어 회로는 제1 래치 제어 신호와 제2 래치 제어 신호를 수신하는 제1 및 제2 래치 노드를 포함하고, 상기 제1 래치 제어 신호는 상기 인에이블 신호와 위상이 같고, 상기 제2 제어 래치 신호는 상기 인에이블 신호에 관하여 위상이 다른 것인 감지 증폭기.
  10. 제9항에 있어서, 상기 래칭 제어 회로는,
    각각이 게이트를 구비하고 전기적으로 병렬로 접속되며 상기 감지 래치 노드와 상기 출력 노드 사이에 전기적으로 접속되는 p-채널 트랜지스터와 n-채널 트랜지스터를 포함하고, 상기 n-채널 트랜지스터는 그것의 게이트에서 상기 제1 래치 제어 신호를 수신하고 상기 p-채널 트랜지스터는 그것의 게이트에서 상기 제2 래치 제어 신호를 수신하는 것인 감지 증폭기.
  11. 제6항에 있어서, 상기 증폭 회로는,
    각각이 게이트 단자를 구비하는 p-형 트랜지스터와 n-형 트랜지스터를 구비한 증폭 반전기를 포함하고, 상기 게이트 단자들은 서로 전기적으로 접속되고 상기 감지 회로의 상기 출력에 전기적으로 접속되고, 상기 p-형 트랜지스터는 전압원에 전기적으로 접속되는 소스 단자와 상기 출력 노드에 전기적으로 접속되는 드레인 단자를 구비한 것이고, 상기 n-형 트랜지스터는 접지 전위에 접속된 소스 단자와 상기 출력 노드에 접속된 드레인 단자를 구비한 것인 감지 증폭기.
  12. 제7항에 있어서, 상기 적어도 하나의 버퍼링 회로는 반전기인 것인 감지 증폭기.
  13. 제1항에 있어서, 상기 제2 피드백 트랜지스터는 강화형(enhancement-type) MOSFET 인 것인 감지 증폭기.
  14. 제1항에 있어서, 상기 제1 피드백 트랜지스터는 비강화형(non-enhancement type) MOSFET 인 것인 감지 증폭기.
  15. 감지 증폭기로서,
    a) 메모리 셀의 비트라인으로부터 데이터 신호를 수신하는 감지 증폭기 입력 노드와;
    b) 감지 증폭기 출력 신호를 발생하는 출력 노드와;
    c) 상기 감지 증폭기 출력 신호를 래칭하는 래치 회로로서,
    i) 인에이블 신호를 수신하는 인에이블 신호 입력 노드와;
    ii) 상기 감지 증폭기 입력 노드와 상기 출력 노드 사이에 전기적으로 접속되고 상기 인에이블 신호 입력 노드에 전기적으로 접속되는 감지 회로로서, 상기 감지 회로는 감지 래치 노드로부터 상기 데이터 신호를 수신하는 감지 회로 입력을 구비하고, 상기 인에이블 신호 입력 노드로부터 상기 인에이블 신호를 수신하고, 상기 감지 증폭기 출력 신호를 발생하는 상기 출력 노드에 간접적으로 접속하여 감지 회로 출력 신호를 발생하고, 또한 상기 감지 회로는 병렬로 접속된 제1 반전기 및 제2 반전기를 구비하고, 상기 제1 반전기의 입력은 상기 감지 래치 노드에 전기적으로 접속되고, 상기 제2 반전기의 입력은 감지 라인에 전기적으로 접속되는 것인, 상기 감지 회로와;
    iii) 상기 제2 반전기의 상기 출력에 전기적으로 접속되는 게이트 단자와, 감지 인에이블 트랜지스터의 드레인 단자에 전기적으로 접속되는 드레인 단자와, 상기 감지 래치 노드에 전기적으로 접속되는 소스 단자를 구비한 제1 피드백 트랜지스터를 포함하는 제1 피드백 경로와;
    iv) 직렬로 접속된 제2 피드백 트랜지스터 및 제3 피드백 트랜지스터를 포함하는 제2 피드백 경로로서, 상기 제2 피드백 트랜지스터는 상기 제2 반전기의 상기 출력에 접속되는 게이트 단자를 구비하고 상기 제1 피드백 트랜지스터에 접속되는 드레인 단자를 구비하고 상기 제3 피드백 트랜지스터에 접속되는 소스 단자를 구비하는 것이고, 상기 제3 피드백 트랜지스터는 상기 감지 래치 노드에 접속되는 소스 단자를 구비하고 게이트 단자에서 부스트 인에이블 신호를 수신하는 것인, 상기 제2 피드백 경로;
    를 포함하는 상기 래치 회로;
    를 포함하는 감지 증폭기.
  16. 제15항에 있어서, 상기 감지 회로의 상기 제1 반전기와 상기 제2 반전기의 각각은 반전기 입력을 형성하도록 전기적으로 접속된 게이트들을 구비한 p-형 트랜지스터와 n-형 트랜지스터로 구성되는 것인 감지 증폭기.
  17. 제16항에 있어서, 상기 감지 회로는,
    각각이 상기 제2 반전기에 접속되는 제1 및 제2 부스트(boost) 트랜지스터로서, 상기 제1 부스트 트랜지스터는 게이트 단자에서 반전된 부스트 인에이블 신호를 수신하는 p-형 트랜지스터이고 상기 제2 반전기의 상기 p-형 트랜지스터의 소스 단자에 전기적으로 접속된 드레인 단자를 구비하고 전압원에 접속되는 소스 단자를 구비하는 것이고, 상기 제2 부스트 트랜지스터는 게이트 단자에서 상기 부스트 인에이블 신호를 수신하는 n-형 트랜지스터이고 상기 제2 반전기의 상기 n-형 트랜지스터의 소스 단자에 전기적으로 접속되는 드레인 단자를 구비하고 접지 전위에 접속되는 소스 단자를 구비하는 것인, 상기 제1 및 제2 부스트 트랜지스터와;
    게이트 단자에서 상기 인에이블 신호를 수신하는 상기 감지 인에이블 트랜지스터로서, 상기 제1 및 제2 피드백 경로들에 전기적으로 접속되는 상기 드레인 단자와, 상기 전압원에 전기적으로 접속되는 소스 단자를 구비하는, 상기 감지 인에이블 트랜지스터;
    를 포함하는 것인 감지 증폭기.
  18. 제15항에 있어서, 상기 래치 회로는,
    상기 감지 회로와 상기 출력 노드 사이에 전기적으로 접속되는 증폭 회로를 더 포함하는 것인 감지 증폭기.
  19. 제18항에 있어서, 상기 래치 회로는,
    상기 증폭 회로와 상기 출력 노드 사이에 전기적으로 접속되는 적어도 하나의 버퍼링 회로를 더 포함하는 것인 감지 증폭기.
  20. 제15항에 있어서, 상기 래치 회로는,
    상기 출력 노드와 상기 감지 래치 노드 사이에 전기적으로 접속되는 래칭 제어 회로를 더 포함하는 것인 감지 증폭기.
  21. 제20항에 있어서, 상기 래칭 제어 회로는 제1 래치 제어 신호와 제2 래치 제어 신호를 수신하는 제1 및 제2 래치 노드를 포함하고, 상기 제1 래치 제어 신호는 상기 인에이블 신호와 위상이 같고, 상기 제2 제어 래치 신호는 상기 인에이블 신호에 관하여 위상이 다른 것인 감지 증폭기.
  22. 제21항에 있어서, 상기 래칭 제어 회로는,
    각각이 게이트를 구비하고 전기적으로 병렬로 접속되며, 상기 감지 라인 트랜지스터의 상기 드레인과 상기 출력 노드 사이에 전기적으로 접속되는 p-채널 트랜지스터와 n-채널 트랜지스터를 포함하고, 상기 n-채널 트랜지스터는 그것의 게이트에서 상기 제1 래치 제어 신호를 수신하고 상기 p-채널 트랜지스터는 그것의 게이트에서 상기 제2 래치 제어 신호를 수신하는 것인 감지 증폭기.
  23. 제18항에 있어서, 상기 증폭 회로는,
    각각이 게이트 단자를 구비하는 p-형 트랜지스터와 n-형 트랜지스터를 구비한 증폭 반전기를 포함하고, 상기 게이트 단자들은 서로 전기적으로 접속되고 상기 감지 회로의 상기 출력에 전기적으로 접속되고, 상기 p-형 트랜지스터는 전압원에 전기적으로 접속되는 소스 단자와 상기 출력 노드에 전기적으로 접속되는 드레인 단자를 구비한 것이고, 상기 n-형 트랜지스터는 접지 전위에 접속된 소스 단자와 상기 출력 노드에 접속된 드레인 단자를 구비한 것인 감지 증폭기.
KR1020057006069A 2002-10-09 2003-08-11 전압 진동 제어가 가능한 감지 증폭기 KR20050072103A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/267,339 2002-10-09
US10/267,339 US6700415B2 (en) 2001-06-07 2002-10-09 Sense amplifier with configurable voltage swing control

Publications (1)

Publication Number Publication Date
KR20050072103A true KR20050072103A (ko) 2005-07-08

Family

ID=32092396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057006069A KR20050072103A (ko) 2002-10-09 2003-08-11 전압 진동 제어가 가능한 감지 증폭기

Country Status (11)

Country Link
US (1) US6700415B2 (ko)
EP (1) EP1552314B1 (ko)
JP (1) JP2006502521A (ko)
KR (1) KR20050072103A (ko)
CN (1) CN100353168C (ko)
AU (1) AU2003262624A1 (ko)
CA (1) CA2499408A1 (ko)
DE (1) DE60330481D1 (ko)
NO (1) NO20052241L (ko)
TW (1) TWI229350B (ko)
WO (1) WO2004034400A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101690431B1 (ko) * 2015-09-09 2016-12-27 숭실대학교산학협력단 능동형 발룬이 구비된 증폭기

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870895B2 (en) 2002-12-19 2005-03-22 Semiconductor Energy Laboratory Co., Ltd. Shift register and driving method thereof
US7110311B2 (en) * 2004-06-15 2006-09-19 Atmel Corporation Sense amplifier for reduced sense delay in low power mode
CN100419913C (zh) * 2004-11-03 2008-09-17 东南大学 低位线摆幅的低功耗静态随机存储器
US7405987B1 (en) 2005-02-04 2008-07-29 Cypress Semiconductor Corp. Low voltage, high gain current/voltage sense amplifier with improved read access time
US7307911B1 (en) * 2006-07-27 2007-12-11 International Business Machines Corporation Apparatus and method for improving sensing margin of electrically programmable fuses
CN101359898B (zh) * 2007-07-31 2011-07-06 展讯通信（上海）有限公司 动态cmos运算放大器的压摆率增加器
FR3044460B1 (fr) * 2015-12-01 2018-03-30 Stmicroelectronics (Rousset) Sas Amplificateur de lecture pour memoire, en particulier une memoire eeprom
US11798600B2 (en) * 2021-11-03 2023-10-24 Avago Technologies International Sales Pte. Limited Read accelerator circuit

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1238022B (it) * 1989-12-22 1993-06-23 Cselt Centro Studi Lab Telecom Discriminatore differenziale di tensione in tecnologia c-mos.
JPH05189976A (ja) * 1991-09-03 1993-07-30 Seiko Epson Corp 半導体装置及び電子機器
US5347183A (en) 1992-10-05 1994-09-13 Cypress Semiconductor Corporation Sense amplifier with limited output voltage swing and cross-coupled tail device feedback
US5426385A (en) * 1994-06-07 1995-06-20 National Science Council Double positive feedback loop precharge CMOS single-ended sense amplifier
US5850365A (en) * 1994-12-16 1998-12-15 Altera Corporation Sense amplifier with individually optimized high and low power modes
US5525917A (en) 1994-12-16 1996-06-11 Altera Corporation Sense amplifier with feedback and stabilization
US5552728A (en) * 1995-05-01 1996-09-03 Cirrus Logic, Inc. Latch-type current sense amplifier with self-regulating inputs
US5939903A (en) * 1997-06-19 1999-08-17 Cirrus Logic, Inc. Low power, single-phase latch-type current sense amplifier
US6054879A (en) * 1997-12-08 2000-04-25 Cypress Semiconductor Corp. Current sensing amplifier with feedback
JPH11283377A (ja) * 1998-03-30 1999-10-15 Nec Corp センスアンプ回路
US6031775A (en) 1999-03-01 2000-02-29 Motorola Inc. Dynamic sense amplifier in a memory capable of limiting the voltage swing on high-capacitance global data lines
US6518798B2 (en) * 2001-06-07 2003-02-11 Atmel Corporation Sense amplifier with improved latching

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101690431B1 (ko) * 2015-09-09 2016-12-27 숭실대학교산학협력단 능동형 발룬이 구비된 증폭기

Also Published As

Publication number Publication date
AU2003262624A1 (en) 2004-05-04
EP1552314A2 (en) 2005-07-13
AU2003262624A8 (en) 2004-05-04
TW200406786A (en) 2004-05-01
CA2499408A1 (en) 2004-04-22
US20030025532A1 (en) 2003-02-06
WO2004034400A2 (en) 2004-04-22
US6700415B2 (en) 2004-03-02
CN100353168C (zh) 2007-12-05
NO20052241D0 (no) 2005-05-06
TWI229350B (en) 2005-03-11
WO2004034400A3 (en) 2004-07-08
EP1552314A4 (en) 2007-09-05
CN1688888A (zh) 2005-10-26
NO20052241L (no) 2005-05-06
EP1552314B1 (en) 2009-12-09
DE60330481D1 (de) 2010-01-21
JP2006502521A (ja) 2006-01-19

Similar Documents

Publication Publication Date Title
US4973864A (en) Sense circuit for use in semiconductor memory
US7254077B2 (en) Circuit and method for high speed sensing
JP3416062B2 (ja) 連想メモリ（ｃａｍ）
US5663915A (en) Amplifier and method for sensing having a pre-bias or coupling step
US20010043095A1 (en) Output circuit
US5554942A (en) Integrated circuit memory having a power supply independent input buffer
US5438287A (en) High speed differential current sense amplifier with positive feedback
KR20050072103A (ko) 전압 진동 제어가 가능한 감지 증폭기
US6466501B2 (en) Semiconductor memory device having sense amplifier and method for driving sense amplifier
KR100336840B1 (ko) 반도체 메모리 장치의 감지 증폭기
JP3841771B2 (ja) 集積回路装置、読出データ増幅器、および読出データ増幅器を動作させるための方法
US6087859A (en) Current mirror type sense amplifier circuit for semiconductor memory device
US6518798B2 (en) Sense amplifier with improved latching
KR100431525B1 (ko) 반도체메모리장치의 입력버퍼회로
KR100312478B1 (ko) 고전압 발생기
US6433590B1 (en) Current mirror type sense amplifier circuits for semiconductor memory devices and methods of operating same
KR100451991B1 (ko) 내부 전원전압 발생 회로
KR100496795B1 (ko) 스태틱 랜덤 액세스 메모리 장치
JP3086903B2 (ja) 電流感知増幅器
JPH06259976A (ja) 不揮発性半導体記憶装置
KR20010011844A (ko) 반도체 메모리소자의 감지증폭기회로
JPH10144084A (ja) センス回路およびこれを具備する半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee