KR20050065441A

KR20050065441A - Ｖｃｏ회로, ｖｃｏ회로를 사용하는 ｐｌｌ회로, 및ｐｌｌ회로를 사용하는 데이터기록장치

Info

Publication number: KR20050065441A
Application number: KR1020040112970A
Authority: KR
Inventors: 사노마사키; 가야누마긴지
Original assignee: 닛본 덴끼 가부시끼가이샤; 엔이씨 일렉트로닉스 가부시키가이샤
Priority date: 2003-12-25
Filing date: 2004-12-27
Publication date: 2005-06-29
Also published as: CN1913358A; TWI294621B; TW200531030A; JP2005191831A; US7680235B2; CN1638284A; KR100596786B1; JP3863522B2; US20050141662A1

Abstract

PLL회로는 위상비교부, 저역통과필터, 디지털VCO회로, 및 주파수분할기를 구비한다. 위상비교부는 입력된 클록신호와 주파수분할된 클록신호를 위상 비교하여 위상차를 검출한다. 저역통과필터는 위상차비교부로부터 출력된 위상차를 평균하여 평균된 결과를 주파수제어입력으로서 출력한다. 디지털VCO회로는 기준클록신호와 동기하여 동작하고, 주파수제어입력에 기초하여 동기클록신호를 발생하면서 동기클록신호의 위상을 소정의 분해능값들의 단위로 제어한다. 소정의 분해능값은 기준클록신호의 주기의 1/K(K는 1보다 큰 자연수)이다. 주파수분할기는 동기클록신호를 주파수분할하여 주파수분할된 클록신호를 발생한다.

Description

ＶＣＯ회로, ＶＣＯ회로를 사용하는 ＰＬＬ회로, 및 ＰＬＬ회로를 사용하는 데이터기록장치{VCO circuit, PLL circuit using VCO circuit, and data recording apparatus using the PLL circuit}

본 발명은 디지털VCO를 사용하는 VCO회로, 이 VCO회로를 사용하는 PLL회로, 이 PLL회로를 사용하는 데이터기록장치에 관한 것이다.

기존의 데이터기록장치는 광디스크들, 예컨대 CD-R 및 DVD-R/RW와 같은 기록매체에 데이터의 기록처리와 재생처리를 행한다. 이러한 기존의 데이터기록장치는 기록매체로부터 회전동기신호를 획득하고 회전동기신호에 기초한 동기클록신호를 추출하여 이 동기클록신호를 기록 및 재생처리들에서의 기록클록신호로서 사용한다.

일반적으로 위상동기루프(PLL)회로는 이러한 주기적 클록신호의 추출에 사용된다. 또, PLL회로는 동기클록신호의 재생과 추출을 위한 것 외에도 다양한 목적들을 위해 사용될 수 있다. PLL회로는 전압제어발진기(VCO)를 구비한다. VCO는 입력신호의 레벨을 발진주파수로 변환한다. 즉, 입력신호레벨에 상응하는 주파수를 갖는 발진신호를 출력한다. PLL회로는 VCO로부터 출력된 신호의 위상을 제어함으로써 입력신호에 대한 동기클록신호를 출력한다.

아날로그VCO는 제조공정에 크게 의존하는 편차와 높은 온도의존성을 입력-출력특성에 가진다. 그러므로, 아날로그VCO의 출력은 일반적으로 PLL루프를 사용하여 안정화된다. 이런 이유로, PLL회로특성이 PLL회로를 사용하는 데이터기록장치의 성능에 영향을 주는 경우, 광대역발진신호가 필요한 경우, 또는 PLL회로의 특성의 편차가 LSI에서 억제되어야 하는 경우, 디지털VCO가 사용된다. 디지털VCO는 넓은 범위에서 입력/출력신호의 선형성, 입력-출력특성에서의 작은 편차, 및 용이한 LSI의 제조와 같은 다양한 이점들을 가진다.

디지털VCO에서는, 디지털VCO로부터의 출력발진신호의 주파수가 F이고 기준클록신호의 주파수는 Fref로 가정한다. 이 경우, 주파수제어신호는 PLL회로의 경우(필터에 의해 필터링된 신호의 경우를 포함)에 비트들에 의해 표현되는 위상차데이터이고 디지털VCO에 디지털데이터로서 공급된다. 디지털VCO의 출력은 주파수제어신호에 상응하는 발진주파수를 갖는 펄스신호 또는 클록신호이다.

디지털VCO의 출력주기분해능 또는 출력주파수분해능은 디지털VCO를 구동하는데 사용되는 기준클록신호의 주파수(Fref)에 따라 결정된다. 예를 들어, 발생하려는 발진신호의 주파수(F)가 Fref/N(N은 자연수)과 일치하는 경우, 디지털VCO를 소망의 주파수로 정확히 발진하는 것이 가능하다. 그러나, 디지털VCO가 Fref/N 및 Fref/(N+1) 사이의 소망의 주파수로 발진해야 하는 경우, 디지털VCO를 소망의 주파수로 정확히 발진하는 것은 불가능하다. 이런 경우, N/Fref의 주기를 갖는 클록신호와 (N+1)/Fref의 주기를 갖는 클록신호를 소정의 비율로 출력하는 것이 필요하다. 다른 주기들을 갖는 이러한 클록신호들을 소정의 비율로 출력함으로써, 소망의 주파수를 갖는 클록신호는 출력될 수 있다.

그러나, 각 클록타이밍에서 실제 출력되는 클록신호와 소망의 클록신호 사이에 위상변이(phase shift) 또는 위상에러가 존재한다. 이는 스퓨리어스(spurious)대역을 생성한다. 이 스퓨리어스대역은 지터를 일으킨다. 그러므로, 가능한 한 스퓨리어스대역의 발생을 억제하는 것이, 즉 소망의 출력타이밍들을 갖는 클록신호를 출력하는 것이 바람직하다. 이 때문에, PLL회로의 VCO의 위상분해능을 개선하는 것이 필요하다.

기존의 디지털PLL회로에서, 기준클록신호의 주파수는 분해능의 개선을 위해 높게 만들어져야 한다. 그러나, 디지털VCO의 가산기의 동작주파수에는 한계가 있다. 기준클록신호의 주파수가 높게 만들어지는 경우, 기준클록신호는 노이즈의 영향을 받기 쉽고 기준클록신호의 파형은 왜곡되어 펄스형상을 유지하지 않게 된다. 그 결과, 논리회로의 동작은 불안정하게 된다. 또, 가산기가 기준클록신호와 동기된 타이밍에 연산결과를 출력하기 때문에, 위상정확도는 항상 개선되지는 않는다.

또, VCO를 사용하는 PLL회로에 의해 발생된 기록클록신호에 응답하여 데이터기록처리를 행하는 데이터기록장치에서는, 고속동작 시의 클록지터를 충분히 감소시키는 것이 불가능하다. 그 결과, 높은 기록품질을 달성하기 어렵다.

VCO회로, PLL회로 및 데이터기록장치는 일본공개특허공보 제2003-209468호에 개시되어 있다. 이 종래 예에서, 출력클록신호의 주기보다 예리한 분해능을 갖는 위상에러데이터는 출력발진신호의 타이밍과 동일한 타이밍에 출력된다. 스퓨리어스대역을 출력발진신호의 주파수대역으로부터 멀리 있는 대역으로 이동시키기 위해 위상에러데이터에 기초한 디지털VCO의 출력발진신호의 에지타이밍에 위상변조가 행해진다. 그 후, 이동된 스퓨리어스대역은 대역통과필터(BPF)를 이용하여 차단된다. 따라서, 더 적은 지터들을 갖는 클록신호가 출력된다.

그러나, 위의 종례 예는 스퓨리어스대역의 신호의 강도의 절대값을 감소시키지 않는다. 즉, 스퓨리어스대역의 발생 자체는 억제되지 않는다. 그러므로, 기준클록신호의 기본주파수로부터 멀리 있는 대역에서는 스퓨리어스대역으로 인해 지터가 발생될 우려가 있다.

이와 같이, 기존의 기법에서는, VCO는 기준클록신호의 주기보다 더 정교한 클록신호의 출력타이밍을 제어할 수 없다. 또, 위상에러 자체의 발생 또는 스퓨리어스대역의 발생은 감소될 수 없다.

본 발명의 목적은 클록신호의 출력타이밍이 기준클록신호의 주기보다 더 정교하게 제어될 수 있는 디지털VCO를 사용하는 VCO회로, 이 VCO회로를 사용하는 PLL회로, 이 PLL회로를 사용하는 데이터기록장치를 제공함에 있다.

본 발명의 양태에서, PLL회로는 위상비교부, 저역통과필터, 디지털VCO회로 및 주파수분할기를 구비한다. 위상비교부는 입력된 클록신호와 주파주분할된 클록신호를 위상 비교하여 위상차를 검출한다. 저역통과필터는 위상비교부로부터 출력된 위상차를 평균하여 평균된 결과를 주파수제어입력으로서 출력한다. 디지털VCO회로는 기준클록신호와 동기하여 동작하고, 주파수제어입력에 기초하여 동기클록신호를 발생하면서 동기클록신호를 소정의 분해능값들의 단위로 제어한다. 소정의 분해능값은 기준클록신호의 주기의 1/K(K는 1보다 큰 자연수)이다. 주파수분할기는 동기클록신호를 주파수분할하여 주파수분할된 클록신호를 발생한다.

디지털VCO회로는 VCO 및 지연선을 구비해도 좋다. VCO는 기준클록신호와 동기하여 동작하고 주파수제어입력과 기준클록신호에 기초하여 실제 VCO출력클록신호와 지연량데이터를 발생한다. 지연량데이터는 실제 VCO출력클록신호와 소망의 VCO출력클록신호 사이의 위상차를 소정의 분해능값들의 단위로 나타낸다. 지연선은 지연량데이터에 기초하여 VCO출력클록신호를 지연시켜 동기클록신호를 출력한다.

또, 디지털VCO회로는 VCO, 다중위상신호발생회로, 및 평균위상출력회로를 구비해도 좋다. VCO는 기준클록신호에 동기하여 동작하고 주파수제어입력과 기준클록신호에 기초하여 실제의 VCO출력클록신호와 지연량데이터를 발생한다. 지연량데이터는 실제의 VCO출력클록신호와 소망의 VCO출력클록신호 사이의 위상차를 소정의 분해능값들의 단위로 나타낸다. 다중위상신호발생회로는 VCO출력클록신호에 응답하여 지연량데이터를 나타내는 복수개의 내부위상차신호들을 발생한다. 평균위상출력회로는 복수개의 내부위상차신호들에 의해 표시되는 위상들을 평균하여 동기클록신호를 발생한다.

이 경우, 복수개의 내부위상차신호들의 수는 지연량데이터의 분해능을 표시하는 이진데이터의 자리들(digits)의 개수와 동일할 수 있거나, 지연량데이터의 분해능과 동일할 수 있다.

또, 평균위상출력회로는 복수개의 위상비교기들, 복수개의 전하펌프들, 가산기, 루프필터 및 VCO를 구비해도 좋다. 복수개의 위상비교기들의 각각은 동기클록신호의 위상과 복수개의 내부위상차신호들 중의 대응하는 하나에 의해 표시된 위상을 비교한다. 복수개의 전하펌프들의 각각은 복수개의 위상비교기들 중의 대응하는 하나에 의한 비교결과에 기초하여 소정의 진폭을 갖는 진폭신호를 출력한다. 가산기는 복수개의 진폭신호들의 진폭을 복수개의 위상비교기들에 할당된 진폭들로 증폭하면서 복수개의 전하펌프들로부터 출력된 복수개의 진폭신호들을 가산하여 가산결과신호를 생성한다. 루프필터는 가산결과신호의 DC성분만을 통과시킨다. VCO는 DC성분에 대응하는 동기클록신호를 출력한다.

또, 평균위상출력회로는 복수개의 위상비교기들, 복수개의 전하펌프들, 가산기, 루프필터 및 VCO를 구비해도 좋다. 복수개의 위상비교기들의 각각은 동기클록신호의 위상과 복수개의 내부위상차신호들 중의 대응하는 하나에 의해 표시된 위상을 비교한다. 복수개의 전하펌프들의 각각은 복수개의 위상비교기들 중의 대응하는 하나에 의한 비교결과에 기초하여 소정의 진폭을 갖는 진폭신호를 출력한다. 가산기는 복수개의 전하펌프들로부터 출력된 복수개의 진폭신호들을 가산하여 가산결과신호를 생성한다. 루프필터는 가산결과신호의 DC성분만을 통과시킨다. VCO는 DC성분에 대응하는 동기클록신호를 출력한다.

또, 평균위상출력회로는 복수개의 위상비교기들, 복수개의 전하펌프들, 가산기, 루프필터 및 VCO를 구비해도 좋다. 복수개의 위상비교기들의 각각은 동기클록신호의 위상과 복수개의 내부위상차신호들 중의 대응하는 하나에 의해 표시된 위상을 비교한다. 복수개의 전하펌프들의 각각은 복수개의 위상비교기들 중의 대응하는 하나에 의한 비교결과에 대응하는 진폭을 갖는 진폭신호를 출력한다. 가산기는 복수개의 전하펌프들로부터 출력된 복수개의 진폭신호들을 가산하여 가산결과신호를 생성한다. 루프필터는 가산결과신호의 DC성분만을 통과시킨다. VCO는 DC성분에 대응하는 동기클록신호를 출력한다.

또, 디지털VCO회로는 VCO, 위상변조부, 지연선 및 주파수대역제한부를 구비해도 좋다. VCO는 기준클록신호와 동기하여 동작하고 주파수제어입력과 기준클록신호에 기초하여 실제의 제1출력클록신호와 제1지연량데이터를 발생한다. 제1지연량데이터는 실제의 제1출력클록신호와 소망의 제1출력클록신호 사이의 위상을 소정의 분해능값들의 단위로 나타낸다. 위상변조부는 제1지연량데이터에 기초하여 제1출력클록신호에 대한 위상변조를 행하여 제2출력클록신호와 제2지연량데이터를 발생한다. 지연선은 제2지연량데이터에 기초하여 제2출력클록신호를 지연하여 제3출력클록신호를 발생하도록 구성된다. 주파수대역제한부는 제3출력클록신호의 대역을 제한하여 동기클록신호를 출력하도록 구성된다.

이 경우, 위상변조부는 펄스발생기, 지연부, 선택기 및 트리거카운터를 구비해도 좋다. 펄스발생기는 제1지연량데이터에 응답하여 제2지연량데이터를 발생한다. 지연부는 제1출력클록신호를 지연하여 제1지연출력클록신호를 발생한다. 선택기는 제1출력클록신호와 제1지연출력클록신호 중의 하나를 제2지연량데이터에 기초하여 선택한다. 트리거카운터는 선택기로부터 선택된 클록신호를 50%의 듀티를 가지도록 변환한다.

본 발명의 다른 양태에서, 데이터기록/재생장치는 스핀들(spindle)부, 스핀들회전제어부, 광헤드 및 PLL회로를 구비한다. 스핀들부는 광디스크를 회전시킨다. 스핀들회전제어부는 동기클록신호에 응답하여 스핀들부를 제어한다. 광헤드는 광디스크에 기록된 데이터를 독출하여 검출클록신호를 발생하도록 구성된다. PLL회로는 위상비교부, 저역통과필터, 디지털VCO회로, 및 주파수분할기를 구비한다. 위상비교부는 입력된 클록신호와 주파수분할된 클록신호를 위상 비교하여 위상차를 검출한다. 저역통과필터는 위상차비교부로부터 출력된 위상차를 평균하여 평균된 결과를 주파수제어입력으로 하여 출력한다. 디지털VCO회로는 기준클록신호에 동기하여 동작하고, 동기클록신호의 위상이 소정의 분해능값들의 단위로 제어되는 동안 주파수제어입력에 기초하여 동기클록신호를 발생한다. 소정의 분해능값은 기준클록신호의 주기의 1/K(K는 1보다 큰 자연수)이다. 주파수분할기는 동기클록신호를 주파수분할하여 주파수분할된 클록신호를 발생한다.

본 발명의 다른 양태에서, 디지털VCO회로는 디지털VCO 및 지연부를 구비한다. 디지털VCO는 기준클록신호와 동기하여 동작하고, 주파수제어입력과 기준클록신호에 기초하여 실제의 VCO출력클록신호와 지연량데이터를 발생한다. 지연량데이터는 실제의 VCO출력클록신호와 소망의 VCO출력클록신호 사이의 위상차를 소정의 분해능값들의 단위로 나타낸다. 소정의 분해능값은 기준클록신호의 주기의 1/K(K는 1보다 큰 자연수)이다. 지연부는 지연량데이터에 기초하여 VCO출력클록신호를 지연하여 출력클록신호를 발생한다.

본 발명의 다른 양태에서, 디지털VCO회로는 가산기, 모듈로계산부, 지연량계산부 및 클록발생부를 구비한다. 가산기는 기준클록신호의 클록들의 각각에 응답하여 주파수제어입력에 대응하는 위상과 내부위상지연데이터를 가산한다. 모듈로계산부는 가산기에 의한 가산결과를 분해능으로 나눔으로써 나머지를 계산하여 나머지를 기준클록신호의 다음 클록을 위한 내부위상지연데이터로 하여 출력한다. 클록발생부는 다음의 내부위상데이터와 소망의 VCO출력클록신호의 주기에 기초하여 실제의 VCO출력클록신호를 발생한다. 지연량계산부는 소망의 VCO출력클록신호와 실제의 VCO출력클록신호 사이의 위상차를 계산하고, 이 위상차와 기준클록신호의 주기의 1/K(K는 1보다 큰 자연수)인 소정의 분해능값에 기초하여 지연량데이터를 발생한다.

이하, 본 발명의 디지털VCO회로, VCO회로를 이용하는 PLL회로, 및 이 PLL회로가 적용된 데이터기록장치가 첨부 도면들을 참조하여 상세히 설명될 것이다.

[제1실시예]

도 1은 본 발명의 제1실시예에 따른 VCO회로의 회로구성을 보여주는 블록도이다. 이 VCO회로(10)는 VCO(11)와 지연선(12)을 구비한다. VCO회로(10)는 기준클록신호에 응답하여 동작한다. VCO(11)는 주파수제어입력을 수신하고 VCO출력클록신호와 지연량데이터를 출력한다. 지연선(12)은 VCO출력클록신호를 지연량데이터에 기초하여 지연하여 출력클록신호를 발생한다.

도 2는 VCO(11)의 회로구성을 보여준다. VCO(11)는 가산기(111), 디코더(112) 및 레지스터(113)를 구비한다. 가산기(111)는 기준클록신호의 위상에 대응하는 Nref와 레지스터(113)로부터 출력된 내부주파수데이터(Np)를 가산하고 가산결과(Nref + Np)를 디코더(112)에 출력한다. 이 경우, 위상의 초기값이 주파수제어데이터에 의해 지시된다면, 이 초기값은 가산결과에 가산되어도 좋다. 디코더(112)는 주파수제어입력(Mf)과 가산기(111)로부터 공급된 가산결과에 기초하여 기준클록신호의 다음 주기를 위한 새로운 내부주파수데이터(Np)를 레지스터(113)에 출력한다. 또, 디코더(112)는 지연량데이터와 VCO출력클록신호를 지연선(112)에 출력한다. 레지스터(113)는 디코더(112)로부터 공급된 새로운 내부주파수데이터(Np)를 래치하고 가산기(111)에 출력한다.

디코더(112)는 모듈로계산부(1121), 지연량계산부(1122), 클록발생부(1123) 및 레지스터부(124)를 구비한다. 모듈로계산부(1121)는 가산기(111)로부터 공급된 가산결과(Nref + Np)를 주파수제어입력(Mf)으로부터 얻어진 주기(Mp)에 기초하여 결정되는 VCO출력클록신호의 소망의 주기에 상응하는 값(K)으로 나누고, 나머지 [(Nref + Np) mod K]를 새로운 내부위상데이터(Np)로 하여 지연량계산부(1122), 클록발생부(1123) 및 레지스터(113)에 출력한다. 여기서, [A mod B]는 A를 B로 나누었을 때의 나머지를 나타낸다. 클록발생부(1123)는 VCO출력클록신호를 지연선(12)과 지연량계산부(1122)에 출력한다. 구체적으로는, 클록발생부(1123)는 모듈로계산부(1121)로부터 새로 공급된 것이 K/2보다 작을 때 "1" 그리고 그것이 K/2보다 작지 않을 때 "0"을 VCO출력클록신호로서 출력한다. 지연량계산부(1122)는 모듈로계산부(1121)로부터의 나머지, 기준클록신호, 및 클록발생부(1123)로부터의 출력에 기초하여 지연량데이터를 계산하고 이 지연량데이터를 레지스터부(1124)에 출력한다. 구체적으로는, 지연량계산부(1122)는 VCO출력클록신호가 "1"이 될 때의 타이밍과 내부위상데이터(Np)가 소정의 값(Kr)이 될 때의 타이밍 사이의 위상차를 계산한다. 이 경우, Kr은 기준클록신호의 주기보다 작다. 그 후, 지연량계산부(1122)는 계산된 위상차를 기준클록신호의 주기의 1/16로 나누고 나눈 결과를 반올림하여 지연량데이터로서 출력한다. 이 경우, "16"의 값이 소망의 분해능에 기초하여 미리 정해진다. "16" 대신에, 임의의 자연수가 사용되어도 좋다. 레지스터부(1124)는 지연량계산부(1122)로부터 출력된 지연량데이터를 래치하고 지연선(12)에 출력한다.

이 실시예에 따른 VCO회로(10)의 동작이 설명될 것이다. 가산기(111), 디코더(112) 및 레지스터(113)는 기준클록신호에 동기하여 동작한다. 그러므로, 가산기(111), 디코더(112) 및 레지스터(113)로부터 출력된 데이터는 단위시간인 기준클록신호의 매 주기마다 갱신된다. VCO회로(10)의 각 부가 기준클록신호의 각 주기에 위의 동작을 수행하는 경우, 내부위상데이터(Np)는 기준클록신호의 매 주기마다 기준클록신호의 주기만큼 증가된다.

이 때, 클록발생부(1123)로부터 출력된 VCO출력클록신호의 발진주파수(F)는 F = Fref * Mp/K로 표현된다. K/Mp가 정수 N일 때 F는 기준클록신호의 주파수(Fref)를 1/N(N = K/Mp)로 주파수 분할함으로써 얻어진 일정한 주기를 갖는 클록신호이다. 그러나, K/Mp가 정수가 아닐 때 달리 말하면 K/Mp = N + α(0<α<1)일 때, N/Fref의 주기를 갖는 클록신호와 (N+1)/Fref의 주기를 갖는 클록신호가 혼합된 VCO출력클록신호가 얻어진다.

도 3에 보인 것처럼, 주파수제어입력(Mf)이 일정하거나 거의 일정하다면 Np가 세로축에 표시되고 시간이 가로축에 표시되는 경우 Np의 값은 계단(step)파형으로 그려지지만 Np는 도 3에서는 선으로 보여졌다. Np의 값이 증가하여 소정의 문턱값을 초과할 타이밍에 Kr은 소망의 위상으로서 정의된다. 이때, 내부위상데이터(Np)가 소정의 값(Kr)이 될 때의 타이밍과 VCO출력클록신호의 상승에지가 클록발생부(1123)로부터 지연량계산부(1122)에 출력될 때의 타이밍 사이의 차이는 위상차가 된다. 이 위상차는 보간 또는 비례배분을 통해 계산된다. 이 위상차는 기준클록신호의 1/16로 나누어지고 나눈 결과는 반올림된다. 그 후, 반올림된 결과는 지연량데이터로서 출력된다. 따라서, 기준클록신호의 주기가 2 이상의 자연수(이 예에서는 16)에 의해 시간대(time zone)들로 등간격으로 나누어진다면, 시간대들 중에서 Np가 Kr에 도달하는 때의 타이밍이 속한 시간대에 기초하여 지연량데이터는 정의될 수 있다. 예를 들어, 지연량계산부(1122)가 기준클록신호의 하나의 주기(1/Fref)를 m으로 등간격으로 나누어 지연량데이터를 계산하기 위한 m개의 시간대들을 생성한다고 가정한다. 이 경우, 기존의 VCO출력클록신호의 출력타이밍이 T이고 이상적인 위상의 타이밍이 t일 때, T < t ≤ T+1/(m*Fref)이면 지연량데이터는 "1"이다. 또, T+1/(m*Fref) < t ≤ T+2/(m*Fref)이면 지연량데이터는 "2"이다. 즉, 일반적으로, T+n/(m*Fref) < t ≤ T+(n+1)/(m*Fref)이면(여기서, n은 m이하의 자연수) 지연량데이터는 n이다.

지연량계산부(1122)는 위에서 설명된 바와 같이 얻어진 지연량데이터를 레지스터부(1124)에 출력한다. 지연량데이터는 레지스터부(1124)에 일시적으로 보지된 후에 지연선(12)에 출력된다.

기준클록신호의 주기의 값 m이 소정의 값이고 임의적으로 변경될 수 있다는 점에 주의해야 한다. 값 m이 임의적으로 변경되는 경우, 지연량계산부(1122)는 값 m을 담고 있는 지연량데이터를 출력한다.

도 4(a) 내지 4(n)에 보인 것처럼, 지연선(12)은 디코더(112)로부터 공급된 지연량데이터에 따라 결정된 시간만큼 시간 T로부터 지연된 VCO출력클록신호를 출력한다. 즉, 지연량계산부(1122)는 기준클록신호의 하나의 주기를 m에 의해 등간격으로 나누고 지연량데이터(n)를 계산한다. 지연량데이터(n)는 디코더(112)로부터 지연선(12)에 공급되고, 지연선(12)은 시간 T로부터 n/m*Fref의 시간만큼 지연된 VCO출력클록신호를 출력한다.

VCO회로(10)에 의해 위의 처리를 행함으로써, 지연선(12)으로부터 출력된 출력클록신호는, 디코더(112)로부터 출력된 VCO출력클록신호와 비교하여, m배의 분해능을 가진다.

전술한 동작은 구체적인 예를 이용하여 설명될 것이다. 도 5에 보인 것처럼, m = 16이 가정된다. 이 경우, 지연량데이터는 기준클록신호의 주기를 16으로 나눔으로써 얻어진 16개의 시간대들 중에서 Np가 M-1에 도달할 때의 타이밍이 포함되는 시간대를 나타내는 16진수데이터로서 표현된다. 기존의 VCO출력클록신호의 출력타이밍(T)으로부터 기준클록신호의 주기 Tm(= 1/Fref)을 16으로 나눔으로써 얻어진 16개 시간대들 중의 제1시간대에 이상적인 위상을 위한 타이밍(t)이 존재한다면, 달리 말하면, T < t ≤ T+Tm/16이라면, 지연량데이터는 "1"이다. 마찬가지로, 기존의 VCO출력클록신호의 출력타이밍(T)으로부터 기준클록신호의 주기 Tm(= 1/Fref)을 16으로 나눔으로써 얻어진 16개 시간대들 중의 제2시간대에 이상적인 위상을 위한 타이밍(t)이 존재한다면, 달리 말하면, T+Tm < t ≤ T+2Tm/16이라면, 지연량데이터는 "2"이다. 즉, 기존의 VCO출력클록신호의 출력타이밍(T)으로부터 기준클록신호의 주기 Tm(= 1/Fref)을 16으로 나눔으로써 얻어진 16개 시간대들 중의 n번째 시간대에 이상적인 위상을 위한 타이밍(t)이 존재한다면, 지연량데이터는 "2"이다. 지연량데이터는 n(n은 15이하의 자연수)의 16진수표현이 된다. m=n(이 예에서 m=16)일 때, 지연량데이터는 "0"이다.

지연량계산부(1122)로부터 공급된 지연량데이터가 "1"이라면, 지연선(12)은 기존의 VCO출력클록신호의 출력타이밍으로부터 기준클록신호의 주기(Tm)의 1/16만큼 지연된 타이밍에 VCO출력클록신호를 출력한다. 마찬가지로, 지연량데이터가 "2"라면, 지연선(12)은 기존의 VCO출력클록신호의 출력타이밍으로부터 기준클록신호의 주기(Tm)의 1/8만큼 지연된 타이밍에 VCO출력클록신호를 출력한다. 따라서, 지연선(12)으로부터 출력된 클록신호는, 디코더(112)로부터 출력된 VCO출력클록신호와 비교하여, 16배의 위상분해능을 가진다.

위에서 설명된 바와 같이 지연량데이터를 결정하는 방법은 일 예에 불과하다는 점에 주의해야 한다. 경계조건의 설정과 각 주기에 상응하는 지연량데이터의 값은 전술한 예로는 결코 한정되지는 않는다. 예를 들어, VCO출력클록신호의 출력타이밍이 T ≤ t < T+Tm/16으로 존재할 때 지연량데이터는 "0"일 수 있다.

이런 식으로, 지연량데이터(이상적인 위상과 출력클록신호위상 간의 차이)는 VCO회로로부터 출력되어 기준클록신호주기보다 높은 분해능을 가진다. 지연량데이터에 기초하여 VCO출력클록신호를 지연선(12)에 의해 지연시킴으로써 출력클록신호의 위상정밀도를 개선하는 것도 가능하다.

[제2실시예]

본 발명의 제2실시예에 따른 VCO회로가 설명될 것이다. 도 6은 제2실시예에 따른 VCO회로(20)의 회로구성을 보여준다. 제2실시예의 VCO회로(20)는 VCO(21), 다중위상신호발생회로(22) 및 평균위상출력회로(23)를 가진다. VCO(21)는 제1실시예의 VCO회로(10)의 VCO(11)와 동일한 회로구성을 가진다. 다중위상신호발생회로(22)는 기준클록신호 및 VCO출력클록신호에 동기하여 지연량데이터에 기초하여 복수개의 클록신호들을 다중위상클록신호로서 발생한다. 평균위상출력회로(23)는 복수개의 클록신호들의 위상들을 평균하여 얻어진 위상을 갖는 출력클록신호를 출력한다.

도 7은 다중위상신호발생회로(22)의 출력이 2개의 비트들에 의해 4개의 값들을 나타내는 경우의 평균위상출력회로(23)의 회로구성을 보여준다. 평균위상출력회로(23)는 위상비교기들(231a 내지 231d), 전하펌프들(CP; 232a 내지 232d), 가산기(233), 루프필터(234) 및 VCO(235)를 구비한다.

위상비교기들(231a 내지 231d)의 각각은 VCO(235)로부터의 출력클록신호의 위상과 다중위상신호발생회로(22)로부터의 입력값들, 즉 1 내지 4 중의 대응하는 하나를 비교하고 그것들 간의 위상차를 전하펌프들(232a 내지 232d) 중의 대응하는 하나에 펄스형 위상차신호로서 출력한다. 전하펌프들(232a 내지 232d)의 각각은 위상비교기들(231a 내지 231d) 중의 대응하는 하나로부터 출력된 신호의 파형을 바꾸지 않고 신호진폭(전압)만을 바꾸는 전압변환기이다. 가산기(233)는 전하펌프들(232a 내지 232d)의 출력신호들을 가산 또는 합성하여 합성신호를 루프필터(234)에 출력한다. 루프필터(234)는 가산기(233)로부터 출력된 합성신호의 고주파성분을 제거하고 직류성분을 갖는 신호를 생성하여 VCO(235)에 제어신호로서 출력한다. 이때, 스퓨리어스성분이 억제된다. VCO(235)는 소정의 자가발진주파수를 가지며 루프필터(234)로부터 공급된 제어신호에 따라 발진주파수를 변경한다. VCO(235)는 기존 기법의 VCO일 수 있다는 점에 주의해야 한다.

제2실시예의 VCO회로의 위상제어동작이 도 8(a) 내지 8(z)를 참조하여 설명될 것이다. VCO(21)의 지연량계산부(1122)가 "0"을 지연량데이터로서 출력할 때, 다중위상신호발생회로(22)는 기준클럭신호주기의 출력타이밍으로부터의 지연이 없는 타이밍에 4개의 출력신호선들의 모두에 클록신호들을 출력한다. 이 경우, 지연이 없는 클록신호들에 대응하는 신호들은 가산기(233)에 의해 가산된다. 그러므로, 4개의 클록신호들을 평균하여 얻어진 평균위상출력회로(23)의 출력클록신호도 기준클록신호주기의 출력타이밍으로부터의 지연이 없는 타이밍에 출력된다. 또, 지연량계산부(1122)가 "1"을 지연량데이터로서 출력할 때, 다중위상신호발생회로(22)는 기준클록신호주기의 출력타이밍으로부터의 지연이 없는 타이밍에 4개의 출력신호선들 중의 3개의 출력신호들에 3개의 클록신호를 출력하고 기준클록신호의 하나의 주기만큼의 지연을 갖는 타이밍에 나머지 신호선에 클록신호를 출력한다. 이 경우, 위의 4개의 클록신호들에 대응하는 신호들은 가산기(233)에 의해 가산된다. 그러므로, 4개의 클록신호들을 평균하여 얻어진 평균위상출력회로(23)의 출력클록신호는 기준클록신호주기의 출력타이밍으로부터 1/(3+1) = 1/4의 지연을 가지게끔 출력된다. 마찬가지로, 지연량계산부(1122)가 "2"를 지연량데이터로서 출력할 때, 다중위상신호발생회로(22)는 기준클록신호주기의 출력타이밍으로부터의 지연이 없는 타이밍에 2개의 출력신호선들에 2개의 클록신호들을 출력하고 기준클록신호의 한 주기의 지연을 갖는 타이밍에 나머지 2개의 신호선들에 2개의 클록신호들을 출력한다. 이 경우, 지연이 없는 2개의 클록신호들과 지연이 있는 2개의 클록신호들에 해당하는 신호들은 가산기(233)에 의해 가산된다. 그러므로, 이러한 클록신호들을 평균하여 얻어진 평균위상출력회로(23)의 출력클록신호는 기준클록신호주기의 출력타이밍으로부터 2/(2+2) = 1/2의 지연을 갖는 타이밍에 출력된다. 마찬가지로,

지연량계산부(1122)가 "3"을 지연량데이터로서 출력할 때, 다중위상신호발생회로(22)는 기존의 동기클록신호의 출력타이밍으로부터의 지연이 없는 타이밍에 4개의 출력신호선들 중의 하나에 하나의 클록신호를 출력하고 기준클록신호주기의 출력타이밍으로부터 기준클록신호의 한 주기의 지연을 갖는 타이밍에 나머지 3개의 신호선들에 3개의 클록신호들을 출력한다. 이 경우, 지연이 없는 하나의 클록신호와 지연이 있는 3개의 클록신호들에 해당하는 신호들은 가산기(233)에 의해 가산된다. 그러므로, 이러한 클록신호들을 평균하여 얻어진 평균위상출력회로(23)의 출력클록신호는 기준클록신호주기의 출력타이밍으로부터 3/(3+1) = 3/4의 지연을 갖는 타이밍에 출력된다.

도 9는 지연량데이터가 4개의 비트들(16개의 값들)인 때에 평균위상출력회로(23)의 회로구성을 보여주는 도면이다. 또, 도 10(a) 내지 10(미)과 도 11(a) 내지 11(미)은 평균위상출력회로(23)가 도 9에 보인 회로구성을 가질 때에 입력/출력신호들의 타이밍을 보여주는 도면들이다. 도 8에 보인 회로구성을 갖는 평균위상출력회로처럼, 출력클록신호의 출력위상은 복수개의 다중위상클록신호들의 지연들을 갖는 클록신호들의 수와 복수개의 다중위상클록신호들의 지연이 없는 클록신호들의 수의 비율에 기초하여 결정된다.

이런 식으로, 제2실시예에 따른 출력클록신호의 출력타이밍을 VCO회로는 기준클록신호의 하나의 주기보다 더 높은 분해능으로 결정할 수 있다.

[제3실시예]

본 발명의 제3실시예에 따른 VCO회로가 설명될 것이다. 제3실시예의 VCO회로는 제2실시예처럼 VCO(21), 다중위상신호발생회로(22) 및 평균위상출력회로(33)를 구비한다.

도 12는 제3실시예의 VCO회로에 적용되는 평균위상출력회로(33)의 회로구성을 보여주는 블록도이다. 평균위상출력회로(33)는 위상비교기들(331a 내지 331e), 전하펌프들(332a 내지 332e), 가산기(333), 루프필터(334) 및 VCO(335)를 구비한다. 위상비교기들(331a 내지 331e), 가산기(353), 루프필터(334) 및 VCO(335)는 제2실시예의 그것들과 동일하다.

전하펌프들(332a 내지 333e)은 다른 변환효율들을 가지고 동일한 진폭을 갖는 신호들이 공급될 때 다른 전압들을 각각 출력한다. 구체적으로는, 진폭을 갖는 신호가 전하펌프(332a)에 공급될 때 전하펌프(332a)로부터 출력된 신호의 진폭은 "1"이라 가정한다. 동일한 신호가 전하펌프(332b)에 공급될 때 "1"의 진폭을 갖는 신호가 전하펌프(332b)로부터 출력된다. 동일한 신호가 전하펌프(332c)에 공급될 때 "2"의 진폭을 갖는 신호가 전하펌프(332c)로부터 출력된다. 동일한 신호가 전하펌프(332d)에 공급될 때 "4"의 진폭을 갖는 신호가 전하펌프(332d)로부터 출력된다. 동일한 신호가 전하펌프(332e)에 공급될 때 "8"의 진폭을 갖는 신호가 전하펌프(332d)로부터 출력된다. 즉, 전하펌프들(332a 내지 332e)은 공급된 신호들에 "1", "1", "2", "4" 및 "8"의 가중치들을 각각 인가한다. 그러므로, 전하펌프(332b)는 최저자리의 값 또는 숫자 "1"을 출력하며, 전하펌프(332c)는 다음 최저자리의 값 또는 숫자 "10"을 출력하며, 전하펌프(332b)는 다음 최저자리의 값 또는 숫자 "100"을 출력하고, 전하펌프(332c)는 다음 최저자리의 값 또는 숫자 "1000"을 출력한다고 간주한다. 이러한 4 숫자들의 데이터는 4비트의 이진데이터를 나타낸다. 즉, 전하펌프들(332b 내지 332e)의 출력값들을 조합함으로써, 16종류들의 값들이 표현될 수 있다.

제3실시예의 VCO회로의 위상제어가 도 13(a) 내지 13(ad)와 도 14(a) 내지 14(w)를 참조하여 설명될 것이다. VCO(21)의 지연량계산부(1122)가 "0"을 지연량데이터로서 출력할 때, 다중위상신호발생회로(22)는 기준클록신호의 출력타이밍으로부터의 지연이 없는 타이밍에 클록신호들을 5개의 출력신호선들의 모두에 출력한다. 이 경우, 지연이 없는 클록신호들에 해당하는 신호들이 가산기(333)에 의해 가산된다. 그러므로, 평균위상출력회로(33)의 출력신호는 기준클록신호의 출력타이밍으로부터의 지연이 없는 타이밍에 출력된다.

지연량계산부(1122)가 "1"을 지연량데이터로서 출력할 때, 다중위상신호발생회로(22)는 기준클록신호의 출력타이밍으로부터의 지연이 없는 클록신호들을 위상비교기들(331a와 331c 내지 331e)에 출력하고 기준클록신호의 한 주기의 지연을 갖는 클록신호를 위상비교기(331b)에 출력한다. 이 경우, 가산기(333)는 1, 2, 4, 및 8의 가중치들을 가지며 지연이 없는 4개의 클록신호들에 해당하는 신호들과 기준클록신호의 하나의 주기의 지연을 갖는 클록신호를 가산한다. 그러므로, 평균위상출력회로(33)의 출력신호는 기준클록신호의 출력타이밍으로부터 1/16(= 1/(1+1+2+4+8))주기의 지연을 가진다.

또한, 지연량계산부(1122)가 "2"를 지연량데이터로서 출력할 때, 다중위상신호발생회로(22)는 기준클록신호의 출력타이밍으로부터의 지연이 없는 클록신호들을 위상비교기들(331a, 331b, 331d 및 331e)에 출력하고 기준클록신호의 하나의 주기의 지연을 갖는 하나의 클록신호를 위상비교기(331c)에 출력한다. 이 경우, 가산기(333)는 1, 1, 4 및 8의 가중치들을 가지며 지연이 없는 4개의 클록신호들에 해당하는 신호들과 기준클록신호의 하나의 주기의 지연을 갖는 클록신호를 가산한다. 그러므로, 평균위상출력회로(33)의 출력신호는 기준클록신호의 출력타이밍으로부터 1/8(=2/16)주기의 지연을 가진다.

마찬가지로, 지연량계산부(1122)가 "3"을 지연량데이터로서 출력할 때, 다중위상신호발생회로(22)는 기준클록신호의 출력타이밍으로부터의 지연이 없는 클록신호들을 위상비교기들(331a, 331d 및 331e)에 출력하고 기준클록신호의 하나의 주기의 지연을 갖는 2개의 클록신호들을 위상비교기들(331b 및 331c)에 출력한다. 이 경우, 가산기(333)는 1, 4 및 8의 가중치들을 가지며 지연이 없는 3개의 클록신호들에 해당하는 신호들과 기준클록신호의 하나의 주기의 지연을 갖는 2개의 클록신호들을 가산한다. 그러므로, 평균위상출력회로(33)의 출력신호는 기준클록신호의 출력타이밍으로부터 3/16주기의 지연을 가진다.

이런 식으로, 제3실시예에서, 지연량데이터는 전하펌프(332b)의 출력으로서 "1"의 숫자값을 가지며, 전하펌프(332c)의 출력으로서 "10"의 숫자값을, 전하펌프(332c)의 출력으로서 "100"의 숫자값을 그리고 전하펌프(332e)의 출력으로서 "1000"의 숫자값을 가지는 4비트 이진데이터로 표현된다. 따라서 가중이 행해지지 않는 회로구성에서보다 적은 위상비교기들에 의해 위의 실시예에서와 동일한 분해능이 달성될 수 있다. 즉, 더 간단한 회로구성으로, 위상정밀도는 개선될 수 있다.

제3실시예에서 전하펌프들의 가중은 이진값을 표시하도록 행해졌지만 임의의 값에 가중을 행하는 것도 가능하다는 것에 주의해야 한다.

[제4실시예]

본 발명의 제4실시예에 따른 VCO회로가 설명될 것이다. 도 15는 제4실시예의 VCO회로의 회로구성을 보여준다. VCO회로(40)는 VCO(41), 위상변조부(42), 지연선(43) 및 주파수대역제한부(44)를 가진다. VCO(41)와 지연선(43)은 제1실시예에 따른 VCO회로(10)의 그것들과 동일하다. 위상변조부(42)는 VCO(41)로부터 공급된 지연량데이터(1)에 기초하여 VCO(41)로부터 공급된 클록신호를 위상변조하고 위상변조된 클록신호를 클록신호(clk0)로 하여 출력하고 지연량데이터(2)를 지연선(43)에 출력한다. 이 실시예의 지연량데이터는 위의 실시예들의 각각의 "지연량데이터"와 등가라는 점에 주의해야 한다. 주파수대역제한부(44)는 지연선(43)으로부터 공급된 클록신호(clk1)에 대해 대역제한을 행하며, 클록신호(clk1)의 소정의 주파수성분만을 통과시키고 그것을 출력클록신호(클록신호 clk2)로서 출력한다.

도 16은 위상변조부(42)의 회로구성을 보여준다. 위상변조부(42)는 펄스발생기(421), 선택기(422), 지연부(423) 및 트리거카운터(424)를 구비한다. 펄스발생기(421)는 VCO(41)로부터 공급된 지연량데이터(1)에 기초하여 위상제어펄스와 지연량데이터(2)를 발생한다. 펄스발생기(421)는 위상제어펄스를 선택기(422)에 출력하고 지연량데이터(2)를 지연선(43)에 출력한다. 지연량데이터(2)는 위상제어펄스의 듀티비와 지연선(43)에서 요망되는 위상분해능에 기초하여 발생된다. 지연부(423)는 VCO출력클록신호를 기준클록신호의 주기만큼 지연시킨 다음 그것을 선택기(422)에 출력한다. 선택기(422)는 위상제어펄스에 응답하여 VCO출력클록신호와 지연된 VCO출력클록신호를 선택한다. 따라서, 선택기(422)는 펄스발생기(421)로부터 공급된 위상제어펄스에 기초하여 VCO출력클록신호에 대한 위상시프트를 행하여 주기를 변경한다. 트리거카운터(424)는 선택기(422)에 의해 선택된 신호를 50%의 듀티비를 갖는 클록신호로 변환한 다음 그것을 위상변조된 클록신호(clk0)로서 출력한다.

위의 회로구성을 채택함으로써, 위상변조부(42)는 입력된 VCO출력클록신호에 대해 2π*F/Fref의 위상변조를 행하고 위상변조된 클록신호(clk0)를 출력한다.

제4실시예의 VCO회로(40)의 동작이 설명될 것이다. VCO(41)의 출력주기분해능은 VCO(41)로부터 공급된 기준클록신호의 주파수(Fref)에 의해 영향을 받는다. 소망의 발진주파수(F)가 Fref/N(N은 정수)과 일치할 때, VCO(41)는 소망의 주파수를 갖는 VCO출력클록신호를 정확히 출력할 수 있다. 그러나, 소망의 발진주파수(F)가 Fref/N과 Fref/(N+1) 사이에 있을 때, 소망의 주파수(F)를 갖는 신호는 정확히 출력될 수 없다. 이 경우, N/Fref의 주기(주파수는 Fref/N)를 갖는 클록신호와 (N+1)/Fref의 주기(주파수는 Fref/(N+1))를 갖는 클록신호는 소정의 비율로 번갈아 출력된다.

주파수 Frer/N과 주파수 Fref/(N+1) 사이의 소망의 주파수를 갖는 클록신호가 VCO(41)로부터 출력된다고 가정한다. 이후로는, 이 주파수범위는 특별히 VCO(41)의 출력주파수(F)의 "f"라고 한다. 이 경우, 위상에러(φ)는 발진주파수(f)를 위한 이상적인 위상과 실제의 출력클록신호의 위상 간에 발생된다. 이 위상에러(φ)의 최대값(φm), 달리 말하면, VCO(41)에 대해 기준클록신호의 주파수(Fref)이하의 주파수범위에서 발생된 위상에러의 최대값(φm)은 다음의 수학식 1에 의해 표현될 수 있다.

최대값(φm)이 작은 것이 바람직하다.

위의 주파수(f)를 갖는 신호가 VCO(41)로부터 출력되는 경우, α(0<α<1)가 N/Fref의 주기를 갖는 클록신호의 율(rate)이고 (1-α)가 (N+1)/Fref의 주기를 갖는 클록신호의 율일 때, 출력주파수(f)는 다음의 수학식 2에 의해 표현된다.

VCO(41)의 출력은 주파수축에서 관측되는 위상변조된 스펙트럼이다. 주파수(f)를 갖는 출력신호의 기본주파수와 기본주파수의 근처에서 발생되는 측대역(스퓨리어스대역) 사이의 간격 Δf는 다음의 수학식 3에 의해 표현된다.

그러므로, 수학식 3으로부터 기준클록신호의 주파수(Fref)가 발진주파수(f)에 비해 그렇게 높지 않은 조건 하에서 주파수(f)를 갖는 발진이 발생되어야 할 때, 간격 Δf는 작아지게되고 측대역주파수들은 기본주파수(f)에 접근한다는 것을 알 수 있을 것이다.

이 경우, 아날로그PLL이 VCO회로(40)의 다음 단에 연결되고 주파수들이 평균화되는 경우에도, 기본주파수 근처의 작은 간격 Δf의 작은 측대역성분의 영향으로 인해 측대역성분(스퓨리어스대역성분)은 제거될 수 없고 출력클록에서의 지터는 증가한다.

제4실시예의 VCO회로(40)에서, 위상변조부(42)는 디지털VCO(41)로부터 출력된 지연량데이터(1)를 이용하여 디지털VCO(41)로부터의 출력에 대해 위상변조를 행한다. 위상변조의 결과로, 기본주파수의 변경 없이 측대역의 주파수특성만을 변경할 수 있다. 특히, 이웃하는 기본주파수의 스펙트럼성분(스퓨리어스대역성분)을 기본주파수(t)로부터 멀리 있는 대역으로 이동시키는 것이 가능하다(Δf는 위상변조 전의 것보다 더 크게 된다).

위상변조 후의 출력클록신호(clk0)는 지연선(43)에 출력되어 클록신호(clk1)를 발생하기 위해 지연되고, 이 클록신호(clk1)는 주파수대역제한부(44)(BFP 또는 PLL)를 통과한다. 그 결과, 이동된 스퓨리어스대역성분은 제거된다. 스퓨리어스대역성분의 제거는 주파수대역제한부(43)에 의해 쉽사리 행해질 수 있는데, 이는 간격 Δf가 위상변조를 통해 더 커지기 때문이다.

발진주파수(F)가 f(= Fref/(N+α))이고 α는 0으로부터 약간 이동된 값일 때, 위에서 언급된 톱니형의 저주파를 갖는 위상에러(φ)는 VCO(41)로부터 출력된다. 이 경우, 마스터클록신호의 하나의 주기(Tn)에 대한 정정이 위상에러(φ)의 톱니의 에지타이밍에서 행해진다.

입력클록신호에 대해 위상변조를 행하기 위해, 예를 들어, 펄스발생기(421)는 출력클록신호를 위해 전부 정정하려는 기간을 w로 동일하게 나눔으로써 얻어지는 영역들에서 다음 경우들의 위상제어펄스의 발생 주파수를 변경한다. 위상제어펄스는 선택기(422)에 공급되고, 위상은 선택기(422)를 통과하는 때에 시프트된다.

지연선(43)의 분해능이 Tm/4(달리 말하면, 기준클록신호의 주기가 지연량데이터(1)를 발생하기 위해 4개로 동일하게 나누어짐)이고 분해능이 위상변조를 통해 4배로 증가되어야 하는 경우, 펄스발생기(421)는 다음의 16가지 경우들에 따라 위상제어펄스를 발생하여 선택기(422)에 출력하고 지연량데이터(2)를 발생하여 지연선(43)에 출력한다.

(1) 위상에러가 0이상이고 Tm/16보다 작은 경우, "1"이 출력클록신호의 매 4개의 사이클들마다 한 번의 비율로 지연량데이터(2)로서 출력되고, 그렇지 않으면, "0"이 지연량데이터(2)로서 출력된다. "0"은 위상제어펄스(선택제어신호)로서 항상 출력된다.

(2) 위상에러가 Tm/16이상이고 Tm/6보다 작은 경우, "1"이 출력클록신호의 매 4개의 사이클들마다 두 번의 비율로 지연량데이터(2)로서 출력되고, 그렇지 않으면, "0"이 지연량데이터(2)로서 출력된다. "0"은 위상제어펄스로서 항상 출력된다.

(3) 위상에러가 Tm/8이상이고 3Tm/16보다 작은 경우, "1"이 출력클록신호의 매 4개의 사이클들마다 세 번의 비율로 지연량데이터(2)로서 출력되고, 그렇지 않으면, "0"이 지연량데이터(2)로서 출력된다. "0"은 위상제어펄스로서 항상 출력된다.

(4) 위상에러가 3Tm/16이상이고 Tm/4보다 작은 경우, "1"이 출력클록신호의 매 4개의 사이클들마다 네 번의 비율로(즉, 모든 타이밍에) 지연량데이터(2)로서 출력된다. "0"은 위상제어펄스로서 항상 출력된다.

(5) 위상에러가 Tm/4이상이고 5Tm/16보다 작은 경우, "2"가 출력클록신호의 매 4개의 사이클들마다 한 번의 비율로 지연량데이터(2)로서 출력되고, 그렇지 않으면, "1"이 지연량데이터(2)로서 출력된다. "0"은 위상제어펄스로서 항상 출력된다.

(6) 위상에러가 5Tm/16이상이고 3Tm/8보다 작은 경우, "2"가 출력클록신호의 매 4개의 사이클들마다 두 번의 비율로 지연량데이터(2)로서 출력되고, 그렇지 않으면, "1"이 지연량데이터(2)로서 출력된다. "0"은 위상제어펄스로서 항상 출력된다.

(7) 위상에러가 3Tm/8이상이고 7Tm/16보다 작은 경우, "2"가 출력클록신호의 매 4개의 사이클들마다 세 번의 비율로 지연량데이터(2)로서 출력되고, 그렇지 않으면, "1"이 지연량데이터(2)로서 출력된다. "0"은 위상제어펄스로서 항상 출력된다.

(8)위상에러가 7Tm/16이상이고 Tm/2보다 작은 경우, "2"가 출력클록신호의 매 4개의 사이클들마다 네 번의 비율로(즉 모든 타이밍들에) 지연량데이터(2)로서 출력된다. "0"은 위상제어펄스로서 항상 출력된다.

(9) 위상에러가 Tm/2이상이고 9Tm/16보다 작은 경우, "3"이 출력클록신호의 매 4개의 사이클들마다 한 번의 비율로 지연량데이터(2)로서 출력되고, 그렇지 않으면, "2"가 지연량데이터(2)로서 출력된다. "0"은 위상제어펄스로서 항상 출력된다.

(10) 위상에러가 9Tm/2이상이고 5Tm/8보다 작은 경우, "3"이 출력클록신호의 매 4개의 사이클들마다 두 번의 비율로 지연량데이터(2)로서 출력되고, 그렇지 않으면, "2"가 지연량데이터(2)로서 출력된다. "0"은 위상제어펄스로서 항상 출력된다.

(11) 위상에러가 5Tm/8이상이고 11Tm/16보다 작은 경우, "3"이 출력클록신호의 매 4개의 사이클들마다 세 번의 비율로 지연량데이터(2)로서 출력되고, 그렇지 않으면, "2"가 지연량데이터(2)로서 출력된다. "0"은 위상제어펄스로서 항상 출력된다.

(12) 위상에러가 11Tm/16이상이고 3Tm/4보다 작은 경우, "3"이 출력클록신호의 매 4개의 사이클들마다 네 번의 비율로(즉 모든 타이밍들에) 지연량데이터(2)로서 출력된다. "0"은 위상제어펄스로서 항상 출력된다.

(13) 위상에러가 3Tm/4이상이고 13Tm/16보다 작은 경우, 위상제어펄스로서는 "1"이 그리고 지연량데이터(2)로서는 "0"이 출력클록신호의 매 4개의 사이클들마다 한 번의 비율로 출력되고, 그렇지 않으면, "0"이 위상제어펄스로서 출력되고 "3"이 지연량데이터(2)로서 출력된다.

(14) 위상에러가 13Tm/16이상이고 7Tm/8보다 작은 경우, 위상제어펄스로서는 "1"이 그리고 지연량데이터(2)로서는 "0"이 출력클록신호의 매 4개의 사이클들마다 두 번의 비율로 출력되고, 그렇지 않으면, "0"이 위상제어펄스로서 출력되고 "3"이 지연량데이터(2)로서 출력된다.

(15) 위상에러가 7Tm/8이상이고 15Tm/16보다 작은 경우, 위상제어펄스로서는 "1"이 그리고 지연량데이터(2)로서는 "0"이 출력클록신호의 매 4개의 사이클들마다 세 번의 비율로 출력되고, 그렇지 않으면, "0"이 위상제어펄스로서 출력되고 "3"이 지연량데이터(2)로서 출력된다.

(16) 위상에러가 15Tm/16이상이고 Tm보다 작은 경우, 위상제어펄스로서는 "1"이 그리고 지연량데이터(2)로서는 "0"이 출력클록신호의 매 4개의 사이클들마다 한 번의 비율로 출력되고, 그렇지 않으면, "0"이 위상제어펄스로서 출력되고 "3"이 지연량데이터(2)로서 출력된다.

위상제어펄스가 펄스발생기(421)에 의해 전술한 바와 같이 발생되고 위상시프트가 선택기(422)에 의해 위상제어펄스에 기초하여 입력클록신호에 대해 행해지는 경우, 위상변조 후의 출력클록신호(clk0)의 위상에러는 펄스폭변조가 행해진 신호의 파형과 유사한 파형을 가진다. 이는 위상변조 전보다 높은 주파수에서 변조가 행해진 파형을 위상에러가 가지기 때문이다.

지연선(43)은 위상변조부(42)로부터 출력된 클록신호(clk0)를 위의 실시예들처럼 지연량데이터(2)에 기초하여 지연시키고 지연된 신호를 클록신호(clk1)로서 출력한다.

신호들의 대역을 주파수대역제한부(44)에 의해 제한함으로써, 위상에러(φ)는 위상변조 전의 위상에러에 비해 약 1/w(위의 예에서는 약 1/16)로 압축된다. 따라서, 작은 지터를 갖는 출력이 얻어질 수 있다.

VCO회로(40)의 동작의 구체적인 예가 설명될 것이다. 주기 Tm을 갖는 기준클록신호로부터 3Tm/8만큼 지연된 위상을 갖는 신호가 출력되어야 하는 경우, 위상변조부(42)는 위상변조로 인한 지연을 갖지 않는 클록신호를 계속 출력한다. 또, 위상변조부(42)는 Tm/4에 상응하는 지연량데이터(4)와 2Tm/4에 상응하는 지연량데이터(2)를 1:1:의 비율로 출력한다. 따라서, 3Tm/8 = ((2Tm/4) + (Tm/4))/2만큼 지연된 클록신호가 지연선(43)으로부터 클록신호(clk2)로서 출력된다.

또한, 위상변조로 인한 지연을 갖지 않는 클록 및 3Tm/4에 해당하는 지연량데이터(2)의 조합과 위상변조로 인해 Tm의 지연을 갖는 클록신호와 0에 해당하는 지연량데이터의 조합을 1:1의 비율로 출력함으로써 기준클록신호로부터 3Tm/8만큼 지연된 위상을 갖는 클록신호(clk2)가 출력될 수 있다.

제4실시예의 VCO회로(40)는 지연선(43)에 의해 클록신호를 지연시키는 것뿐만 아니라 위상변조부(42)에 의해 위상변조를 행하는 것과 이것에 주파수대역제한을 행하는 것에 의해 클록신호의 출력타이밍을 조절할 수 있다. 그러므로, 위상변조부(42)에 의한 위상변조에 기초한 지연랑 및 지연선(43)에 의한 지연량을 조합함으로써 위상분해능은 더욱 높아질 수 있다.

VCO(41)가 제1실시예의 VCO회로(10)의 VCO(11)와 동일한 회로구성을 가지는 경우가 설명되었다는 점에 주의해야 한다. 그러나, 제2실시예 또는 제3실시예에 따른 VCO회로와 유사한 VCO(41)가 사용되는 경우에도 현저한 지터감소의 효과가 동일한 방식으로 달성될 수 있다.

[제5실시예]

본 발명의 제5실시예에 따른 PLL회로가 설명될 것이다. 도 17은 제5실시예의 PLL회로의 회로구성을 보여준다. PLL회로(50)는 아날로그-디지털변환기(51), 위상비교기(52), LPF(53), VCO회로(54) 및 주파수분할기(55)를 구비한다.

아날로그-디지털변환기(51)는 주파수분할기(55)로부터 공급된 신호를 샘플링클록신호로서 사용하여 동작하고 앞단의 회로(미도시)로부터 공급된 입력된 아날로그신호를 디지털신호로 변환한다. 위상비교기(52)는 PLL회로(50)로의 입력신호와 주파수분할기(55)로부터 공급된 신호 사이의 디지털위상차데이터(이것은 위에서 설명된 위상에러(φ)와는 다름)를 아날로그-디지털변환기(51)로부터의 디지털신호에 기초하여 출력한다. LPF(53)는 위상비교기(42)로부터 공급된 위상차데이터를 평균하여 그 결과를 VCO회로(54)에 위상제어데이터로서 출력한다. VCO회로(54)는 위의 제1실시예의 VCO회로(10)와 동일한 회로구성을 가지고 위상제어데이터에 따라 출력클록신호를 출력한다. 출력클록신호는 VCO회로(54)로부터 뒷단의 회로(미도시)와 주파수분할기(55)에 출력된다. 주파수분할기(55)는 VCO회로(54)로부터 공급된 출력클록신호를 N으로 분할하여 그것을 아날로그-디지털변환기(51)에 출력한다. 위의 구성의 PLL피드백루프는 PLL회로(50) 내에 제공된다.

PLL회로(50)가 그 속에 아날로그-디지털변환기(51)를 가지고 있지 않는 경우가 있을 수 있다. 이 경우, PLL회로(50)에의 입력신호는 디지털이고, 위상비교기(52)는 고속클록신호를 카운트함으로써 디지털입력신호와 주파수분할기의 출력 사이의 위상비교를 행하고 위상차데이터를 출력한다.

제5실시예의 PLL회로(50)에서, VCO회로(54)는 기존의 VCO회로의 분해능보다 높은 위상분해능을 가진다. 그러므로, 외부로부터 공급되는 입력신호와는 높은 정밀도로 동기된 신호가 출력될 수 있다.

VCL회로(54)가 제1실시예의 VCO회로(10)와 동일한 회로구성을 갖는 경우가 설명되었음에 주의해야 한다. 그러나, 위에서처럼, 제2, 제3 또는 제4실시예에 따른 VCO회로와 동일한 회로구성을 갖는 VCO회로의 경우에도 높은 정밀도로 동기된 신호가 PLL회로로부터 출력될 수 있다.

[제6실시예]

본 발명의 제6실시예에 따른 데이터기록장치가 설명될 것이다. 도 18은 제6실시예의 데이터기록장치(600)의 회로구성을 보여준다. 데이터기록장치(600)는 광디스크(650)에 데이터를 기록하거나 재생하는 장치이다. 데이터기록장치(600)는 PLL회로(611) 외에도 광헤드(601), 흔들림(wobble)검출기(602), 주소디코더(603), 광디스크제어기(optical disk controller; ODC)(604), 이진화회로(605), 디코더(606), LD전력제어부(607), 기록데이터엔코더(608), 스핀들회전제어부(609) 및 스핀들(610)을 구비한다. PLL회로(611)는 위의 제5실시예에 따른 PLL회로(50)와 동일한 회로구성을 가진다.

여기서, PLL회로(611)가 신호재생시스템에 적용된 데이터기록장치(600)가 특히 광디스크데이터기록장치를 사용하여 설명될 것이다. 신호(데이터)가 기록되는 기록매체(650)는 광디스크(650)이다. 광디스크(650)상에 기록된 데이터는 광헤드(601)의 신호재생시스템과 PLL회로(611)에 의해 재생된다. 또, 데이터기록처리는 소정의 신호기록시스템에 의해 광디스크(650)에 행해진다. 광디스크제어기(604)는 디지털신호처리기(DSP) 등을 구비하고 신호의 재생처리와 기록처리를 제어한다.

광헤드(601)의 트랙킹 액추에이터(actuator)(미도시)가 추적(track)할 수 없는 주파수로 흔들리는 광디스크(650)로부터 광헤드(601)에 의해 읽어내어진 푸시풀신호(PP)에는 흔들림신호가 중첩된다. 푸시풀신호는 PLL회로(611)에 공급되고 대역제한의 처리 후에 흔들림검출기(602)에 공급되어 처리된다.

PLL회로(611)는 푸시풀신호에 중첩된 흔들림신호를 회전동기신호로서 사용하여 동기재생클록신호를 출력한다. 이 동기재생클록신호는 데이터기록처리를 위해 기록클록신호(PLL-CLK)로서 사용된다. 기록클록신호는 스핀들제어회로(609)에 공급되어 스핀들(610)의 회전을 제어하는데 사용된다. 이와 동시에, 기록클록신호는 기록데이터엔코더(608) 및 LD전력제어부(607)에 공급되어 광헤드(601)의 위치와 방출하려는 광의 세기를 제어하는데 사용된다.

스핀들모터로부터의 센서데이터는 회전동기신호로서 사용될 수 있음에 주의해야 한다. 또, 센서는 광헤드(601)와는 독립적으로 제공되어 센서로부터 회전동기신호를 발생하도록 할 수도 있다.

물리주소데이터는 푸시풀신호에 중첩된 흔들림신호에 중첩된다. 흔들림검출기(602)는 공급된 푸시풀신호로부터 물리주소데이터를 기록클록신호에 응답하여 분리한다. 흔들림검출기(602)에 의해 분리된 물리주소데이터는 주소디코더(603)에 출력된다. 주소디코더(603)는 획득된 물리주소데이터에 기초하여 물리적인 주소를 지정하고 물리주소를 광디스크제어기(604)에 통지한다.

광디스크제어기(604)는 주소디코더(603)로부터 통지된 물리주소에 기초하여 기록데이터 및 기록시작타이밍을 나타내는 데이터를 발생하고, 발생된 데이터에 기초하여 기록처리를 제어한다. 광디스크제어기(604)는 발생된 기록데이터를 기록데이터엔코더(608)에 출력한다. 기록데이터엔코더(608)는 광디스크제어기(604)로부터 획득된 기록데이터를 변조하고, 변조된 기록데이터에 기초하여 발생된 제어신호를 LD전력제어부(60)에 출력함으로써 광헤드(601)로부터 방출된 레이저빔의 출력레벨이 광디스크(650)상에 데이터를 기록하도록 제어되게 한다.

광디스크(650)에 기록된 데이터는 반사빔의 광량의 변화에 따라 광헤드(601)에 의해 읽혀질 수 있다. 그러므로, 합(sum)신호가 사용될 수 있다. 합신호는 이진화회로(605)에 공급되고 이진화회로(605)에 의해 발생된 이진데이터는 디코더(606) 및 광디스크제어기(604)를 통해 재생데이터로서 호스트장치에 출력된다.

이 실시예에 따른 데이터기록장치(600)는 동기클록신호를 기존의 예보다 높은 위상분해능으로 출력할 수 있는 PLL회로(611)를 구비한다. 그러므로, 데이터기록처리를 위한 레이저빔의 조사위치 및 레이저빔의 강도는 더 높은 정밀도로 제어될 수 있다. 이런 식으로, 기록매체인 광디스크(650)상의 데이터기록밀도를 증가시킬 수 있다. 또한, 이와 같이 함으로써, 광헤드(601)의 위치맞춤(positioning)제어에 필요한 시간을 단축시킬 수 있다. 그러므로, 데이터의 기록 및 재생의 속도증가가 가능하다.

또한, 본 발명에 따르면, 지터의 유발원인인 스퓨리어스대역들의 발생이 억제될 수 있다.

위의 실시예들의 각각은 본 발명의 예일 뿐임에 주의해야 한다. 본 발명은 이러한 실시예들에 한정되지 않고 본 발명의 범위 내에는 다양한 변형들이 포함된다.

이상 설명한 바와 같이, 본 발명에 의하면, 지터의 원인이 되는 스퓨리어스의 발생을 저감시킬 수 있다.

도 1은 본 발명의 제1실시예에 따른 VCO회로의 회로구성을 보여주는 블록도,

도 2는 제1실시예의 VCO회로에 사용되는 VCO의 회로구성을 보여주는 블록도,

도 3은 제1실시예의 VCO의 동작을 보여주는 도면,

도 4(a) 내지 4(n)은 제1실시예의 VCO회로의 지연선의 동작예를 보여주는 타이밍도들,

도 5는 제1실시예의 VCO회로의 출력클록신호의 출력타이밍과 지연량데이터 사이의 관계의 일 예를 보여주는 도면,

도 6은 본 발명의 제2실시예에 따른 VCO회로의 회로구성을 보여주는 블록도,

도 7은 다중위상신호발생회로의 출력이 4개의 비트들로 된 때에 제2실시예의 VCO회로의 평균위상출력회로의 회로구성을 보여주는 블록도,

도 8(a) 내지 8(z)는 제2실시예의 VCO회로의 위상제어동작을 보여주는 타이밍도들,

도 9는 다중위상신호발생회로의 출력이 16개 값들 중의 하나를 취할 때에 제2실시예의 VCO회로의 평균위상출력회로의 회로구성을 보여주는 도면,

도 10(a) 내지 10(z)와 도 11(a) 내지 11(al)은 평균위상출력회로가 도 9에 보인 회로구성을 가질 때에 제2실시예의 VCO회로의 위상제어동작을 보여주는 타이밍도들,

도 12는 제3실시예의 VCO회로의 평균위상출력회로의 회로구성을 보여주는 블록도,

도 13(a) 내지 13(ad)와 도 14(a) 내지 14(w)는 평균위상출력회로가 도 12에 보인 회로구성을 가질 때에 제3실시예의 VCO회로의 위상제어동작을 보여주는 타이밍도들,

도 15는 본 발명의 제4실시예에 따른 VCO회로의 회로구성을 보여주는 블록도,

도 16은 제4실시예의 VCO회로의 위상변조부의 회로구성을 보여주는 블록도,

도 17은 본 발명의 제5실시예에 따른 PLL회로의 회로구성을 보여주는 블록도,

도 18은 본 발명의 제6실시예에 따른 데이터기록장치의 회로구성을 보여주는 블록도.

Claims

입력된 클록신호와 주파수분할된 클록신호를 위상 비교하여 위상차를 검출하도록 구성된 위상비교부;

상기 위상차비교부로부터 출력된 위상차를 평균하여 평균된 결과를 주파수제어입력으로서 출력하도록 구성된 저역통과필터;

기준클록신호와 동기하여 동작하며, 상기 주파수제어입력에 기초하여 동기클록신호를 발생하면서 상기 동기클록신호의 위상을 소정의 분해능값들의 단위로 제어하도록 구성된 디지털VCO회로로서, 상기 소정의 분해능값은 상기 기준클록신호의 주기의 1/K(K는 1보다 큰 자연수)인 디지털VCO회로; 및

상기 동기클록신호를 주파수분할하여 주파수분할된 클록신호를 발생하도록 구성된 주파수분할기를 포함하는 PLL회로.
제1항에 있어서, 상기 디지털VCO회로는,

기준클록신호와 동기하여 동작하며 상기 주파수제어입력와 상기 기준클록신호에 기초하여 실제의 VCO출력클록신호와 지연량데이터를 발생하도록 구성된 디지털VCO로서, 상기 지연량데이터는 상기 실제의 VCO출력클록신호 및 소망의 VCO출력클록신호 사이의 위상차를 상기 소정의 분해능값들의 단위로 나타내는 디지털VCO; 및

상기 지연량데이터에 기초하여 상기 VCO출력클록신호를 지연하여 상기 동기클록신호를 출력하도록 구성된 지연선을 포함하는 PLL회로.
제1항에 있어서, 상기 디지털VCO회로는,

기준클록신호와 동기하여 동작하며, 상기 주파수제어입력과 상기 기준클록신호에 기초하여 실제의 VCO출력클록신호와 지연량데이터를 발생하도록 구성된 디지털VCO로서, 상기 지연량데이터는 상기 실제의 VCO출력클록신호와 소망의 VCO출력클록신호 사이의 위상차를 상기 소정의 분해능값들의 단위로 나타내는 디지털VCO;

상기 VCO출력클록신호에 응답하여 상기 지연량데이터를 나타내는 복수개의 내부위상차신호들을 발생하도록 구성된 다중위상신호발생회로; 및

상기 복수개의 내부위상차신호들에 의해 표현된 위상들을 평균하여 상기 동기클록신호를 출력하도록 구성된 평균위상출력회로를 포함하는 PLL회로.
제3항에 있어서, 상기 복수개의 내부위상차신호들의 수는 상기 지연량데이터의 분해능을 나타내는 이진데이터의 자리들(digits)의 수와 일치하는 PLL회로.
제3항에 있어서, 상기 복수개의 내부위상차신호들의 수는 상기 지연량데이터의 분해능과 일치하는 PLL회로.
제3항 내지 제5항 중 어느 한 항에 있어서, 상기 평균위상출력회로는,

각각의 위상비교기가 상기 동기클록신호의 위상과 상기 복수개의 내부위상차신호들 중의 대응하는 하나에 의해 표현되는 위상을 비교하는 복수개의 위상비교기들;

각각의 전하펌프가 상기 복수개의 위상비교기들 중의 대응하는 하나에 의한 비교결과에 기초하여 소정의 진폭을 갖는 진폭신호를 출력하는 복수개의 전하펌프들;

상기 복수개의 전하펌프들로부터 출력된 상기 복수개의 진폭신호들을 가산하면서 상기 복수개의 진폭신호들의 진폭들을 상기 복수개의 위상비교기들에 할당된 크기들로 증폭하여 가산결과신호를 생성하도록 구성된 가산기;

상기 가산결과신호의 DC성분만을 통과시키도록 구성된 루프필터; 및

DC성분에 대응하는 상기 동기클록신호를 출력하도록 구성된 VCO를 포함하는 PLL회로.
제3항 내지 제5항 중 어느 한 항에 있어서, 상기 평균위상출력회로는,

각각의 위상비교기가 상기 동기클록신호의 위상과 상기 복수개의 내부위상차신호들 중의 대응하는 하나에 의해 표현되는 위상을 비교하는 복수개의 위상비교기들;

각각의 전하펌프가 상기 복수개의 위상비교기들 중의 대응하는 하나에 의한 비교결과들에 기초하여 소정의 진폭을 갖는 진폭신호를 출력하는 복수개의 전하펌프들;

상기 복수개의 전하펌프들로부터 출력된 상기 복수개의 진폭신호들을 가산하여 가산결과신호를 생성하도록 구성된 가산기;

상기 가산결과신호의 DC성분만을 통과시키도록 구성된 루프필터; 및

DC성분에 대응하는 상기 동기클록신호를 출력하도록 구성된 VCO를 포함하는 PLL회로.
제3항 내지 제5항 중 어느 한 항에 있어서, 상기 평균위상출력회로는,

각각의 위상비교기가 상기 동기클록신호의 위상과 상기 복수개의 내부위상차신호들 중의 대응하는 하나에 의해 표현되는 위상을 비교하는 복수개의 위상비교기들;

각각의 전하펌프가 상기 복수개의 위상비교기들 중의 대응하는 하나에 의한 비교결과들에 대응하는 진폭을 갖는 진폭신호를 출력하는 복수개의 전하펌프들;

상기 복수개의 전하펌프들로부터 출력된 상기 복수개의 진폭신호들을 가산하여 가산결과신호를 생성하도록 구성된 가산기;

상기 가산결과신호의 DC성분만을 통과시키도록 구성된 루프필터; 및

DC성분에 대응하는 상기 동기클록신호를 출력하도록 구성된 VCO를 포함하는 PLL회로.
제1항에 있어서, 상기 디지털VCO회로는,

기준클록신호와 동기하여 동작하며 상기 주파수제어입력와 상기 기준클록신호에 기초하여 실제의 제1출력클록신호와 제1지연량데이터를 발생하도록 구성된 디지털VCO로서, 상기 제1지연량데이터는 상기 실제의 제1출력클록신호 및 소망의 제1출력클록신호 사이의 위상차를 상기 소정의 분해능값들의 단위로 나타내는 디지털VCO;

상기 제1지연량데이터에 기초하여 상기 제1출력클록신호에 대한 위상변조를 행하여 제2출력클록신호와 제2지연량데이터를 발생하도록 구성된 위상변조부;

상기 제2지연량데이터에 기초하여 상기 제2출력클록신호를 지연시켜 제3출력클록신호를 발생하도록 구성된 지연선; 및

상기 제3출력클록신호의 대역을 제한하여 상기 동기클록신호를 발생하도록 구성된 주파수대역제한부를 포함하는 PLL회로.
제9항에 있어서, 상기 위상변조부는,

상기 제1지연량데이터에 응답하여 상기 제2지연량데이터를 발생하도록 구성된 펄스발생기;

상기 제1출력클록신호를 지연시켜 제1 지연된 출력클록신호를 발생하도록 구성된 지연부;

상기 제2지연량데이터에 기초하여 상기 제1출력클록신호 및 상기 제1지연된 출력클록신호 중의 하나를 선택하도록 구성된 선택기; 및

상기 선택기로부터의 선택된 클록신호를 50%의 듀티를 가지게끔 변환하도록 구성된 트리거카운터를 포함하는 PLL회로.
광디스크를 회전시키도록 구성된 스핀들부;

동기클록신호에 응답하여 상기 스핀들부를 제어하도록 구성된 스핀들회전제어부;

상기 광디스크에 기록된 데이터를 읽어 내어 검출클록신호를 발생하도록 구성된 광헤드; 및

상기 검출클록신호로부터 상기 동기클록신호를 발생하도록 구성된 PLL회로를 포함하며,

상기 PLL회로는,

상기 검출클록신호와 주파수분할된 클록신호를 위상 비교하여 위상차를 검출하도록 구성된 위상비교부;

상기 위상비교부로부터 출력된 위상차를 평균하여 평균된 결과를 주파수제어입력으로서 출력하도록 구성된 저역통과필터;

기준클록신호에 동기하여 동작하며 상기 주파수제어입력에 기초하여 동기클록신호를 발생하면서 상기 동기클록신호의 위상을 소정의 분해능값들의 단위로 제어하도록 구성된 디지털VCO회로로서, 상기 소정이 분해능값은 상기 기준클록신호의 주기의 1/K(K는 1보다 큰 자연수)인 디지털VCO회로; 및

상기 동기클록신호를 주파수분할하여 주파수분할된 클록신호를 발생하도록 구성된 주파수분할기를 포함하는 데이터기록/재생장치.
기준클록신호에 동기하여 동작하며, 주파수제어입력과 상기 기준클록신호에 기초하여 실제의 VCO출력클록신호와 지연량데이터를 발생하도록 구성된 디지털VCO로서, 상기 지연량데이터는 상기 실제의 VCO출력클록신호와 소망의 VCO출력클록신호 사이의 위상차를 소정의 분해능값들의 단위로 나타내고, 상기 소정의 분해능값은 상기 기준클록신호의 주기의 1/K(K는 1보다 큰 자연수)인 디지털VCO; 및

상기 지연량데이터에 기초하여 상기 VCO출력클록신호를 지연시켜 출력클록신호를 발생하도록 구성된 지연부를 포함하는 디지털VCO회로.
제12항에 있어서, 상기 디지털VCO는,

상기 주파수제어입력에 상응하는 위상과 내부위상지연데이터를 기준클록신호의 클록들의 각각에 응답하여 가산하도록 구성된 VCO가산기;

상기 VCO가산기의 가산결과를 분해능으로 나누어 나머지를 계산하고 이 나머지를 상기 기준클록신호의 다음 클록을 위한 상기 내부위상지연데이터로서 출력하도록 구성된 모듈로계산부;

상기 주파수제어입력에 기초하여 상기 내부위상지연데이터와 상기 기준클록신호의 상기 클록으로부터 상기 지연량데이터를 계산하도록 구성된 지연량계산부; 및

상기 내부위상지연데이터에 기초하여 상기 기준클록신호로부터 상기 VCO출력클록신호를 발생하도록 구성된 클록발생부를 포함하는 디지털VCO회로.
제12항 또는 제13항에 있어서, 상기 지연부는,

상기 지연량데이터에 기초하여 상기 VCO출력클록신호를 지연시켜 상기 출력클록신호를 출력하도록 구성된 지연선을 포함하는 디지털VCO회로.
제12항 또는 제13항에 있어서, 상기 지연부는,

상기 VCO출력클록신호에 응답하여 상기 지연량데이터를 나타내는 복수개의 내부위상차신호들을 발생하도록 구성된 다중위상신호발생회로; 및

상기 복수개의 내부위상차신호들에 의해 표현된 위상들을 평균하여 상기 출력클록신호를 출력하도록 구성된 평균위상출력회로를 포함하는 디지털VCO회로.
제15항에 있어서, 상기 복수개의 내부위상차신호들의 수는 상기 분해능을 나타내는 이진데이터의 자리들의 수와 동일한 디지털VCO회로.
제15항에 있어서, 상기 복수개의 내부위상차신호들의 수는 상기 분해능과 동일한 디지털VCO회로.
제15항에 있어서, 상기 평균위상출력회로는,

각각의 위상비교기가 상기 출력클록신호의 위상과 상기 복수개의 내부위상차신호들 중의 대응하는 하나에 의해 표현되는 위상을 비교하는 복수개의 위상비교기들;

각각의 전하펌프가 상기 복수개의 위상비교기들 중의 대응하는 하나에 의한 비교결과에 기초하여 소정의 진폭을 갖는 진폭신호를 출력하는 복수개의 전하펌프들;

상기 복수개의 진폭신호들의 진폭들을 상기 복수개의 위상비교기들에 할당된 크기들로 증폭하면서 상기 복수개의 전하펌프들로부터 출력된 상기 복수개의 진폭신호들을 가산하여 가산결과신호를 생성하도록 구성된 가산기;

상기 가산결과신호의 DC성분만을 통과시키도록 구성된 루프필터; 및

DC성분에 대응하는 상기 출력클록신호를 출력하도록 구성된 VCO를 포함하는 디지털VCO회로.
제15항에 있어서, 상기 평균위상출력회로는,

각각의 위상비교기가 상기 출력클록신호의 위상과 상기 복수개의 내부위상차신호들 중의 대응하는 하나에 의해 표현되는 위상을 비교하는 복수개의 위상비교기들;

각각의 전하펌프가 상기 복수개의 위상비교기들 중의 대응하는 하나에 의한 비교결과에 기초하여 소정의 진폭을 갖는 진폭신호를 출력하는 복수개의 전하펌프들;

상기 복수개의 전하펌프들로부터 출력된 상기 복수개의 진폭신호들을 가산하여 가산결과신호를 생성하도록 구성된 가산기;

상기 가산결과신호의 DC성분만을 통과시키도록 구성된 루프필터; 및

DC성분에 대응하는 상기 출력클록신호를 출력하도록 구성된 VCO를 포함하는 디지털VCO회로.
제15항에 있어서, 상기 평균위상출력회로는,

각각의 위상비교기가 상기 출력클록신호의 위상과 상기 복수개의 내부위상차신호들 중의 대응하는 하나에 의해 표현되는 위상을 비교하는 복수개의 위상비교기들;

각각의 전하펌프가 상기 복수개의 위상비교기들 중의 대응하는 하나에 의한 비교결과에 대응하는 진폭을 갖는 진폭신호를 출력하는 복수개의 전하펌프들;

상기 복수개의 전하펌프들로부터 출력된 상기 복수개의 진폭신호들을 가산하여 가산결과신호를 생성하도록 구성된 가산기;

상기 가산결과신호의 DC성분만을 통과시키도록 구성된 루프필터; 및

DC성분에 대응하는 상기 출력클록신호를 출력하도록 구성된 VCO를 포함하는 디지털VCO회로.
제12항 또는 제13항에 있어서, 상기 지연부는,

상기 지연량데이터에 기초하여 상기 VCO출력클록신호에 대한 위상변조를 행하여 위상변조출력클록신호 및 위상변조지연량데이터를 발생하도록 구성된 위상변조부;

상기 위상변조지연량데이터에 기초하여 상기 위상변조출력클록신호를 지연시켜 지연선출력클록신호를 발생하도록 구성된 지연선; 및

상기 지연선출력클록신호의 대역을 제한하여 상기 출력클록신호를 출력하도록 구성된 주파수대역제한부를 포함하는 디지털VCO회로.
제21항에 있어서, 상기 위상변조부는,

상기 지연량데이터에 응답하여 상기 위상변조지연량데이터를 발생하도록 구성된 펄스발생기;

상기 VCO출력클록신호를 지연시켜 지연된 VCO출력클록신호를 발생하도록 구성된 지연부;

상기 VCO출력클록신호 및 상기 지연된 VCO출력클록신호 중의 하나를 상기 위상변조지연량데이터에 기초하여 선택하도록 구성된 선택기; 및

상기 선택기로부터의 선택된 클록신호가 50%의 듀티를 가지게끔 변환하여 변환된 클록신호를 상기 출력클록신호로서 출력하도록 구성된 트리거카운터를 포함하는 디지털VCO회로.
기준클록신호의 클록들의 각각에 응답하여 주파수제어입력에 대응하는 위상과 내부위상지연데이터를 가산하도록 구성된 가산기;

상기 가산기에 의한 가산결과를 분해능으로 나누어 나머지를 계산하고 이 나머지를 상기 기준클록신호의 다음 클록을 위한 상기 내부위상지연데이터로서 출력하도록 구성된 모듈로계산부;

상기 다음의 내부위상지연데이터와 소망의 VCO출력클록신호의 주기에 기초하여 실제의 VCO출력클록신호를 발생하도록 구성된 클록발생부; 및

상기 소망의 VCO출력클록신호와 상기 실제의 VCO출력클록신호 사이의 위상차를 계산하고, 상기 위상차와, 상기 기준클록신호의 주기의 1/K(K는 1보다 큰 자연수)인 소정의 분해능값에 기초하여 지연량데이터를 발생하도록 구성된 지연량계산부를 포함하는 디지털VCO회로.