TWI294621B - Vco circuit, pll circuit using vco circuit, and data recording apparatus using the pll circuit - Google Patents

Description

1294621 九、發明說明： —、【發明所屬之技術領域】 哭電式壓控振妓（)的壓控振盪 =鎖相路⑽咖 二、【先前技術】 從記鉾搵俨敗焊盥斿M F1丰ααΪΪ處 此種習知資料記錄設備 £〒=:頻^=:相輸 而輸出與輸入信號同步的時鐘^號由控制助所輸出之信號的相位 類比式VCO的輸入一輸出特性對制教4 η4 + u r：i^

記錄設備的性能時、當需要寬利用虹電路之資料 PLL 具有各種優點，例如輸入/輪出信::=vc〇2位j vc〇 輪出特性之較小的變動、及易於inf祕内呈線性、輸入- 在數位式VCO中，假設··央ό t A i Trr_ 頻率為f且基準時鐘信號的頻率為缝信號的 在PLL電路的情況中（包含藉由清此情況中’頻控輸人 位元加以表福繼嫩 1294621 數位式資料。數位式VCO之輸出為具有與頻控輸入相對之振盪頻 率的脈衝信號或時鐘信號。 依據用於驅動數位式VC0之基準時鐘信號的頻率Fref而決定 數位式VCO之輸出週期解析度或輸出頻率解析度。例如，當待產 生之振盪信號的頻率F與Fref/N —致時（N為自然數），則數位式 VC0能夠正確地在所需之頻率時發生振盪。然而，當數位式VC0 必須在Fref/N與Fref/ (N+1)之間的所需之頻率時發生振盪時， 則數位式VC0不能夠正確地在所需之頻率時發生振盪。在這種情 況中，必須以預定之速率輸出具有N/Fref之週期的時鐘信號與具 有N+1/Fref之週期的時鐘信號。以預定之速率輸出具有不同之週 期的此種時鐘信號的話，就能夠輸出具有所需之頻率的時鐘信號。 然而，在各時鐘時序時，所需之時鐘信號與實際的輸出時鐘 信號之間將存在相位偏移或相位誤差。這形成亂真頻帶。此亂真 頻帶則造成抖動。因此，最好儘可能地抑制亂真頻帶的產生，亦 即，能夠輸出具有所需之輸出時序的時鐘信號。為此目的，必須 提高PLL電路之中的VC0之相位解析度。 在習知數位式PLL電路中，為了提高解析度，故必須使基準 時鐘信號的頻率較高。然而，數位式VC0之加法器的操作頻率有 其限制。當使基準時鐘信號的頻率較高時，就會使基準時鐘信號 易於受雜訊的影響且基準時鐘信號的波形將會扭曲而無法保持脈 衝形狀。因此，邏輯電路的操作將變得不穩定。又，由於加法器 在與基準時鐘信號同步的時序時輸出計算結果，故並不能一直提 高相位精度。 又，在回應利用VC0之PLL電路所產生的記錄時鐘信號而進 行資料記錄處理的資料記錄設備中，並不足以減小高速操作時的 時鐘抖動。因此，難以達成更大的記錄容量。 日本公開專利公報（JP-P2003-209468A)揭露一種VC0電路、 一種PLL電路及一種資料記錄設備。在此習知例子中，在與輸出 振盪信號相同的時序時輸出具有比輸出時鐘信號之週期更細的解 1294621 ϊΐ ° 目位誤差資料而在數位式να)之h 的頻帶。之後：二皮器(¾ 斷偏，之亂真.。因此，可輸出具有極小之 ）截 然而，上述習知例子無法減小在亂真 。 ^ίί：ϊ 抖=在逐離基準時鐘信號之基本頻率的頻帶中的亂真頻帶而g 油’在習知技術巾，να)無法控概基科鐘抑之 =真的頻 三、【發明内容】 壓和ίί=:目的係提供-種细數位式壓控振盪11 (vco)的 -Ξίί^ί 一種利用vco電路的鎖相迴路（pll)電路、ί 時鐘i號比基準 =;鐘:τ分頻之時鐘信號兩;==:】 =====定之解析值。預定之解析值 係分頻之自然數）。分頻器 轉同=ΐ iC〇電路包括—VC〇及一延遲線。vc〇與一基準時鐘信 ‘ ί出頻控f入與基準時鐘信號而產生一實際的 輸叫齡絲—延遲量資料。延遲量資料係將實際的vc〇 1294621 輸出時鐘信號與-所需之輸出時 單位個預定之解析值。延遲線係基於延二==: 時鐘信號，俾輸出同步時鐘信號。遲里貝科而延遲vco輸出 又數位式VCO電路包括一 yc〇、一多相 平均相位輸出電路⑽盥―A準 產生電路、及-

數ίΐ部相輸出時鐘信號而產生代表延遲量資料的複 差信號所代係平均複數之内部相位 量眘ί=Ι:複數之内部相位差信號的個數係等於代表延遲 進㈣料之數字的健、鱗祕遲量資料 ^，平，相位輸出電路包括複數之相位比較器、複數之充電 i二加法器、一迴路遽波器及一 。各相佩較器係就同步時 f#u之了相位與複數之内部相位差信號之中相對的一個所代表 、目位力X比較各充電泵係基於複數之相位比較器之中相對的 -，的比較結果而輸出具有_預定之振幅的_振幅信號 。加法器 、十複數之泵所輸出之複數之振幅㈣進行加法運算，而將複 數之振幅#號的振幅放大至分配到複數之相位比較器的大小，俾 形成一加法合成信號。迴路濾波器僅使加法合成信號的一 DC分量 通過。VC0係輸出與DC分量相對之同步時鐘信號。 又’平，相位輸出電路包括複數之相位比較器、複數之充電 一加法器、一迴路濾波器及一 VC0。各相位比較器係就同步時 鐘信號之一相位與複數之内部相位差信號之中相對的一個所代表 的相位加以比較。各充電泵係基於複數之相位比較器之中相對的 二個巧一比較結果而輪出具有一預定之振幅的一振幅信號。加法 器對複數之充電系所輪出之複數之振幅信號進行加法運算，俾形 8 1294621 f一加法合成信號。迴路濾波器僅使該加法合成信號 通過。VCO係輸出與Dc分量相對之同步時鐘信號。 “里 $又/=她翻f路包純數之她比鮮、複數之充電 i二t 二迴路，慮波器及一vc〇。各她比較器係就同步ί 相對的-個所產生的之中 幵y成加法δ成#號。迴路濾波器僅使 ηρ \皁 通過。錄分量树之^時^4域的—此分量 -頻帶限定部。VC〇與-基準時鐘传號上一延遲線及 與基準時鐘信號喊生-實際的於頻控輸入 之第一輸㈣鐘信號之間的時鐘信號與一所需 f。相位調㈣基於第i遲量資如之解析 相位调變，俾產生一第二輸出時鐘传 ，出日守鐘k號進行 遲線用以基於第二延遲量資料而延二延遲量資料。延 一第三輸出時鐘信號。頻帶限定部用以鐘信號，俾產生 一頻帶，俾輸出同步時鐘信號。 、疋第二輪出時鐘信號之 在此情況中，相位調變部包括— 一選擇器及一觸發計數器。脈衝產生，生器、一延遲單元、 產生第二延遲量資料。延遲單元係延it應第-延遲量資料而 一第一延遲之輸出時鐘信號。選擇器一輪出時鐘信號而產生 擇第一輸出時鐘信號與第一延遲之二中、1於第二延遲量資料而選 發計數器將來自選擇器的一選擇二1鐘信號之其中一個。觸 率。 l 號轉換成具有50%的能 在本發明之另一實施樣態中，—種 括一轉軸部、一轉軸旋轉控制部、— '竹记錄/重現設備係包 先予碩及—PLL電路。轉軸 1294621 部係旋轉-光碟片。轉軸旋轉控制部係回應 鐘 制，部。光學頭用以讀出記錄在光碟片之中的資 jit包括—相㈣較部、—低職波器、一數 ^ — 分頻器。相位比較部就偵測時鐘信號盥一分 頻之時鐘信號兩者的相位加以比較，俾細Η目位差。低^波 所輸出之相位差，俾輸出平均之結果^為 ίϊΞίίΙϊΐί路與—基準時鐘信號同步地操作，且 基於頻控輸人喊生-同步時鐘錢，而將同 信號之自然數)。分頻器係分頻同步時鐘 公且基於—頻錄人與絲日_“生— 言料係將實際的vc°輸^鐘 預定之表示成單位個 出時鐘信號，mu於延遲量資料而延遲卿輸 號的各時鐘而對與-頻控:入ΐ:之1 產:之運算。模數計算部使二ϊ 丄 s:c= 計算; 於相位差與物時峨之=丨^^目&差自^ 1294621 之一預定之解析值而產生一延遲量資料。 餘將參附隨的圖不，以說明本發明。在圖示中，相似 考符號指示類似的元件。 、多 四、【實施方式】 以下參見附圖，俾詳細說明數位式VCO電路、使用本發明 VCO電路的PLL電路及在其中利用PLL電路的資料記錄設備。 [第一實施例] 圖1為根據本發明之第一實施例的vco電路之電路構造的 塊圖。VCO電路10係包括VC011及延遲線12。VCO電路10係回靡 基準時鐘信號而操作。VC011係接收頻控輸入且輸出vco輸出日士= 信號與延遲量資料。延遲線12係基於延遲量資料而延 時鐘信號，俾產生輸出時鐘信號。 输出 口圖2顯不VC011之電路構造。VC011係包括加法器1U、觫 器112及暫存器113。加法器ln對與基準時鐘信號之週期相二 Nref及暫存器113所提供之内部頻率資料恥進行加法運算且屮 ϊίίίί (Nref+Np)至解碼器112。在此情況中，若相位之二 =頻率_資料所指示的話，驗初始值加到加法結果^ 一 12係基於頻控輸入财與加法器in所提供之加法 二 基準時鐘錢之下-麵期的 π3。又，解碼器m係輸出延遲量資料與vco輸出時 】二 鎖且輸出解瑪器112所提供“ =器112係包括模數計算部lm、延遲量計算部 =生部1123及暫存ϋ部1124。模數計算部1121將 | 之加法結果（Nref+Np)除以與να)輸出時鐘信號之所 :::之數值K ’其中基於從頻控輸入Mf所獲 斤 1294621 2，β]係代表A除以B時 輪出時鐘信號至延遲線^^餘數。時鐘產生部1123係輪出VC0 生部⑽之輪出十算部m2。詳言之，時鐘產 所新提供者小於時鐘信號，而當模數計算部i 121 延遲量計算部1122係基於^ 小於K/2時，則為「〇」。 鐘信號、及時鐘產生自^山數計算部1121之餘數、基準時 量資料至暫存器部聰^出而計算延遲量資料且輸出延遲 輸出時鐘信號變「:=，延遲量計算部1122係計算vco 數值Kr時的時文序成之間^ 與内部相位資料％變成預定之

信號之週期。接著，況中，Kr係小於基準時鐘 準時鐘信號之週期的；!^6，°且^;H22將計算出之相位差除以基 料加以輪出。在此情況令，「° =入除法結果並當作延遲量資 先決定。除了「16」，亦可使用：於所需之解析度而預 解碼器112及暫存器m 電路10的操作。加法器⑴、 以基準時鐘信號“一週期:同=地操作。因此， 器112及暫存哭1n辦於山次早位夺間而更新加法器111、解碼 頻

2時鐘信號的i週期中i成各部份在基 率F矣_ a ι/里產生邛1123所輸出之VC0輸出時鐘H卢的据湯 ΛΙ,Ζί ^ mttti ，時鐘信號。然而，t K/Mp非整數時:換之二有固定，期 之週信號與具有⑽）編以 ’當縱轴表示ΝΡ且橫轴表示時間而^Mf 為口疋或差不多固定的話，則雖然圖3中 J f ㈣的鱗齡咖。將_錄且: 12 1294621 的1/16且向上捨入除法絲。接著，將向上捨入 2料加以輸出。因此，雜基準時鐘信號 =(本例子為i6)之任意自然數個數的時區時#^；\大 到達Kr時所屬之時序所在的時區 於在Np 延遲量計__縣咖錢=== vco輸出時鐘信號的輸出時序 理二當習知 ^ τ<=(籍ef)時，延遲量^H序H (⑽Fref ) <垃+2/ (m*Fre〇 時，則」又右 τ+1/ ^ T+n/ (m*Fref ) <t<T+ (n+l) / (1 X ^ 遲量資料巧在此，n為等於或小於m的)自f數^)時，則延 延遲1計异部1122係將上述所獲得之延 器部1124。在由暫存器部聰暫時地輪出至暫存 輸出到延遲線12之上。 、爰就將延遲量資料 吾人應注意到··基準時鐘信號週期之數 且可任意歧變。當任意歧舰值m時，之數值 係輸出含有數值m的延遲量資料。 、 里°十异部1122 如圖4A至圖4N所示，延遲線12輸出 ，器m所提供之延遲量資料所決定的依據 遽。亦即是’在延遲量計算部1122 ，輸出時鐘信 等分且計算延遲量#料n的時候。從 f，^的-個週期m 提供給延遲線12,且延遲線12係輸出從時°° 2將延遲量資料η 之時間的VCO輸出時鐘信號。 3 1起延遲達n/m.Fref 藉由VCO電路10進行上述處理，則相 之VCO輸出時鐘信號而言，延遲線12:車;於，器、112所輸出 輸出之輪出時鐘信號係具 1294621 有m倍的解析度。 _達趵時的的資料，而其代表在 点说 === hl/FreO除以〗\厂起在基準時鐘信號週期Tm 相位之時序f時^ 個時區的第二個之中具有理想的 =ί 3 Ξ之，若T+Tm/16她2趟時，則延遲量 =:在基神_獅Tm (=1/Fre===時序 為11 ^<中#有__位之時序t時’則延^量資料 ί Μη為自然數等於或小於15)。吾人應注意到： 田=時（本例子之㈣），則延遲量資料為。 遲線ms异 =ί122所提供之延遲量資料為％時，則延 沪週期τ、夕白1二vc〇輸出時鐘信號之輸出時序延遲達基準時鐘俨 延6 =時序時輸出輸出時鐘信號。類似地，若 &ί ^ _出時鐘信號 ^而5吹遲線12所輸出之時鐘信號係具有16倍的相位解析 、軎κϊίΐί ΐ、到：上述決定延遲量資料的方法僅是—個例子。 於上：與相對於各週期之延遲量f料的數值並非僅限 t，# vco輸出時鐘信號之輸出時序存在於 i—t<T+Tm/16時，則延遲量資料為「〇」。 依此方式’ vco t路所輸出之延遲量資料（理想的相位與輸出 1294621 =信號相位之_差距）將具有比基準時鐘 =輪=== [弟一實施例] 以下說明根據本發明之第二實施例的VC〇電路。 第二⑶ ，平均相位輸出電路μ 具有與第—實施例2 腳 m〇之VC〇11相同的電路構造。多相信號產生電路22係A於 ，時鐘信制步的延遲量資料而產ί當 ，二相_—虎的_之時鐘信號。平均相位輸出電路 ΞΐίίίΓ f=相位平均之後的她之輸㈣鐘信號。 生電路22的輸出係藉由二位元而表示出四個值。平:二 路f tlf位比較11231a至231d、充電栗（CP) 2孤 至232d、加法态233、迴路濾波器234及VC0235。 各相位比較11231a至231d就來自多相信號產生電 相對的一個’即1至4，與來自難之幹出= 較，且將兩者之間的相位差當作脈衝型相位差信 ίϊ 232d之中相對的一個。各充電泵_ 尸之中相對的-個所輪出之信號的= 法^33對充電泵232a至232d所輸出之信號進行加法運算或加 以a成且輸出合成的信號至迴路濾波器234。 :力=請所輸出之合成信號的高頻分量且 而當作控制信號。此時，可抑織真的分 imt、有預定之自生振盡頻率且依據迴路濾波器234所 之控_麵改變振I鮮。吾人獻s到：觀35為一種 習知技術。 15 1294621 信號線之ί 序if時鐘信號輸出到所有的四個4 輸出電路23之輸出時鐘信號 出信號出三個時鐘信號到四個ί 精由加法器2M脸ϊ·、+、 ym , 踝之上。在此情況中， 將四個時鐘信梦、’ =號所相對之信號相加。因此， 鐘信號加以^出〇而且右之平均相位輸出電路23的輪出時 i；-) 輸出信號線的其中兩出士兩個時鐘信號到四個 信號與具有遲=個時鐘信號所相對# 週期之輸出時序算起具有2 [，此，在從基準時鐘信號 時鐘信號。類似地，當延^斤相位輸出電路23之輸出 「3」時，則多相信號產生電里路十輸出當作延遲量資料的 之輪出時相時料獅遲習知同步時鐘信號 -個之上且在從基準時鐘』蕊個輸出信號線的其中 信號之-购 16 1294621 個信號線之上。在此情況中 b夺鐘信號所相對的信號與 j加，233將不具延遲之一個 在從基準時鐘信號週期之二個時鐘信號相加。因此， 期的延遲量的時序時輪聽具有3/ (3+1) =3/4之週 相位輸出f路23 時齡齡均讀顺得之平2 資料Ξ 4 S 路又23 構造的圖形，其中延遲量 UAL為輸入/輸出信號之 二·^圖10AL及圖ι1Α至圖 具有圖9所示之電路構造。^二’，、中平均相位輸出電路23 輪出電路，係基於複^之多圖8之電路構造的平均相位 的個數與其中不具延遲之時Idt中具有延遲之時鐘信號 信號之輸出相位。 的個數之比例而決定輪出時鐘 依此方式，根攄莖-杳ττ 號之-個週期更高的解析产二^ ^電路能夠以比基準時鐘信 [第三實施例] …、疋輸出時鐘信號之輸出時序。 以下說赚據本發明之第三實 施例，第三實施例之中的vco電電，。如同第二實 路22、及平均相位輸出雷踗„ VC021、夕相信號產生電 與第二實施例所路33。刪與多相信號產生電路22 路^1ΙίίΛ於第三實施例之中的vco電路之平均相位輸出雷 免圖。平均相位輸出電路 車又器331a至331e、充電泵332a至雛 匕枯相位比 器334及VC0335。相位比較器331a至331 ^ 3、迴路濾波 波器334及腦5與第二實施例所具^目353、迴路濾、 ，電果332a至332e係具有不同的轉換效率，且 虽之信號時可分別輸出不同的電壓。詳言之，假設^2 之信號提供給充電泵332a時，則充電泵332a所仏山二〔、有搌幅 料「卬綱織獅im3b2ann 係輸出具有「1」之振幅的信號。將相同的信號提供給充電’栗祁此 1294621 則充電泵332c係輸出具有「2」之振幅的信號。將相同的信 ϊϊί共給充電泵332(1時，則充電泵332d係輸出具有「4」之振幅 鈐:旒。將相同的信號提供給充電泵332e時，則充電泵332e係 二有「8」之振幅的信號。亦即是，充電泵332&至33%分別 卜，/、之1§號施加「1」、「1」、「2」、「4」及「g」的加權比重。因 雪可視為：充電泵332b係輸出最小之數字的值或「丨」的數字、 $ qju332c係輸出下一個最小之數字的值或「10」的數字、充電 係f出下一個最小之數字的值或「100」的數字、及充電 ΪΙΪΐϊ訂—棘小讀字祕或「麵」字。這四個 ΪΓίΛί代表4位元的二進㈣料。脚是，狀组合充電 果332b至332e的輸出值，即可表示出十六個值。 參見圖至圖UAD及圖1M至圖14W，俾說明第二實 之相位控制。當麵之中的延遲以 ΐ遲量龍的「G」時，則多相信號產生電路Μ係 有的五㈣序時將時鐘錢輸出到所 時^ 在絲料鐘信號之輸㈣序算料具延遲的時序 如;=里计算部1122輸出當作延遲量資料的「1」時，ρι|夕 相k唬產生電路22係將從基準時鐘传於於 |則夕 日^信號輸_位味糊 釦仏號之一個週期的延遲量之時 、/、有基準時 在此情況中，加法1 f^#u輸出至相位比較器331b。 的信號，其具有1 : 2、4及8目3^^之四個時鐘信號所相對 信號之-個週期的延遲量之時什°卩4，且相加具有基準時鐘 ㈣出信號係具之：時出電路 (1+1傷+8))週期的延遲量Ά叙輸出時序异起的1/16(=1/ 又，當延遲量計算部1122輸出當作延遲量資料的％時， 1294621 2=產生電路22翁絲树齡號之輸㈣序算起不且 ίίΐ號輸出至相位比較器331a、331b、綱及331e且 號之—個週期的延遲量之—個時鐘信號輸出至 此情況中，加法器333係相加不具延遲之四 =ΪΪΪΐ f的信號，其具有：l小4及8的加權比重，且 平均信號之—個週期的延遲量之時鐘信號。因此， 序算之輸出信號係具有從基準時鐘信號之輸出時 序异起的1/8 (=2/16)週期的延遲量。 了 時，遲量計算部1122輸出當作延遲量資料的「3」 相，產電路22係將從基準時鐘信號之輸出時序算起 ίΑίίΪ鐘信號輸出至相位比較器331a、331d及331e且將 二信3之一個週期的延遲量之兩個時鐘信號輸出_ 1 tb331c。在此情況中，加法器333係相加不且延遲 信號，其具有1、4及8的加權比’重，且 平泊號之一個週期的延遲量之時鐘信號。因此， 序算起的縣钟錄料鐘魏之輸出時 二進ίΐί式甘ΐΪί實施例中，延遲量資料係表示成4位元之 告作「10, 二有虽作「丨」之數字值的充電泵332b之輸出、 :从古·」之數子值的充電栗332c之輸出、當作「⑽」之數字 ΐίΐ =32d之輸出、及#作「麵」之數字值的充電栗· 相二bui·與可藉由比並未進行加權之電路構造具有更少的 更簡單達成與上述例子相同的解析度。亦即是，藉由 更間1的電路構造，就可提高相位精度。 示出二、到·、在*二實施例巾，對充電泵的進行加權而顯 ί第施3值。然而’亦能夠進行加權而顯示出任意數值。 眚始根據本發明之第四實施例的vc。電路。圖15為第四 1的VC0電路之電路構造。VCO電路40係具有VC041、 1294621 =^部42、延遲線43及頻帶限定部44。VQ)41及延遲線 上:㈣路10所具有者相同。相位調變部5ΙΪ 所提供之延遲量資料⑴而相位調變丽所提 作時鐘信號clk0之相位調變的時鐘信號與延遲量資 43。吾人應注意到：本實施例之中的延ίί 對3線所貫ί例之中的「延遲量資料」。頻帶限定部44 ^遲=43所&供之時鐘信號elkl進行頻帶限制，峨吏時鐘 &鐘%^13的鮮分量顧且#作獅雜健加以輸出 衝產Π相位調變部42之電路構造。相位調變部42係包括脈 衝產擇器422、延遲單元423及觸發計數器似。脈 控制脈===所料⑴而產生相位 422 率比3延遲、線43之中所需的相位解析度而產^ 時梦广节二^ 。延遲早兀423使VC〇輸出時鐘信號延遲達基準 夺釦t唬之週期且接著將其輸出至選擇器422。 K0 ^ ^ clkO加以輸出。 咐目位5心作相位調變之時鐘信號 以下說明第四實施例之中的vco電路40 ΐ f Fref ^ ； 所而之振盪頻率F與Fref/N(N為整數）一鼓祥，目,丨vm>11 糸正確地輸出具有所需之頻率的vco輸出時鐘信號。然而，當所 20 Ϊ294621 ί # Fref/ (Ν+1} ^Γθΐ8$ ^ 交;ί的信號。在這種情況中，則以預定之速率 有⑽）/Fref η音皇P ^ )週期的時鐘信號與具 假設.從ίη4ΓΪί (Ν υ)之週期的時鐘信號。 之間的所•之j f ΐ具有位在頻率Fref/N與_㈣/⑽） 位（理“Hi，」。在此情況中，振盈頻率f之理想的相 差炉。“位,)1、貫際的輸出時鐘信號的相位之間將發生相位誤 之某準時什的最大值㈣’換言之，在等於或低於薩1 的最大值 <Pm=27r^f/Fref 較小的最大值就符合需求。 （1) 出具有上述頻率的信號之情況中，當α 具有f 之週期的時鐘信號之速率且（^)為 程六、m i - If之週期的時鐘信號之速率時，則可藉由以下方 枉巧u)表示輸出頻率f: f=Fref/(N+a) (£) f之: =〇41之輸出為相位調變之頻譜。具有頻率 頻帶）基本鮮絲本鮮之眺所產纟的麵帶（11真 知日關隔Δί可#由以下方程式⑻加以表示： △ f=f * α =Fref * α /(Ν+ a ) (3) 比择2老1方程式i3)可瞭解：必須在基準時鐘信號頻率Fref 隔!f jf並不過高之條件下產生具有頻率f之振盪時，則間 隔將變成更小且侧頻帶頻率逼近基本頻率f。 且蔣情況中’即使將類比式PLL連接於㈣電路4G的下一級 側骑慨二t以平1句’但由於基本頻率附近的較小之間隔Δί的小 的？ ’故並無法絲觸帶分 ， 五輸出時鐘信號之抖動將變大。 21 1294621 在第四實施例之VCO電路40中，相位調變部42係利用數位 式VC041所輸出之延遲量資料（1)而對數位式vc〇41之輸出進行 相位調變。藉由相位調變，將能夠僅改變側頻帶之頻率特性而免 於改變基^頻率。制地，能夠將基本頻率附近的頻譜的分量（亂 ，頻帶分量）移到遠離基本頻率t的頻帶之中（Af係變成比相位 調變之前者更大）。 將相位調變之後的輸出時鐘信號clk〇輸出到延遲線“之上 ，加以延遲而產生時鐘信號_，而使時鐘信號通過頻帶限 j 44 (BPF $ PLL)。因此，可去除已偏移之亂真頻帶分量。由

當，，頻率F為f (=Fref/ (Ν+α ))、且“為略為偏離〇的 ^:=〇)41_±述具有_之織狀她誤差ρ。在此 Ϊ週期’(Α 之鋪的邊緣時序時對主要時鐘信號的一 人，仏號進行相位調變，例如，脈衝產生器421 日相位控制脈衝之產生頻率，而各情況則處 夕由別心此叙整個待修正的週期等分成w倾獲得之區域 ===崎提供給糊422，梅舰過選擇器

πΓ， 1成四倍時，職======= ^Μνλ^ 否則就輸㈣作延;量=^作_量資料⑵的「1」 控制脈衝加以輸出(選=二」’將「°」當_ 22 1294621 出時鐘信號之^ΓΛΜ/16且小於Tm/8 0夺，則以輸 「1」，否則就輪出當^出f ΐ延遲量Ϊ料⑵的 作相位控制脈衡加以里貝科（2)的〇」°錢將「〇」當 出時β號大^/8且小於3Tm/i6時，則以輸 作相位控制脈衝加以^遲里貝科（2)的「0」。水遠將「〇」當 出時立誤差等於或大於3Tm/16且小於Tm/4時，列以輸 率(^，在所有的時 衝加以輸出。 、」。水遇將〇」當作相位控制脈 (；) ； ' t 當作相位==加=出延㈣料（2)的「1」。永遠將「〇」 7Tm/16 ^ «« ϊ「2」，否則就輸㈣作延遲量f料⑺ 當作相位控制脈衝加以輸出。 的1」。永通將「〇」 g時鐘信號之每於=時，則以輸 量請（2)的「2」。永遠將&當作 (9)當相位誤差等於或大於Tm/2且小於9聽時，則以輸 1294621 出時鐘信號之每四個德 「3」，否則就輸出當作=遲^=„當作延遲量資料⑵的 作相位控制脈衝加以輪出。 叶U)的「2」。永遠將「〇」當 (10)當相位誤差等於 輸出時鐘信號之每四個猶二次^ 小於9Tm/16時，則以 的「3」，否則就輸出當作延遲量資料乍延遲量資料⑺ 當作相位控制脈衝加以輸出。、埒（2)的2」。永遠將「〇」 「(2)的「3」，否則就輪出當作作「，量資料 厂〇」當作相位控制脈衝加以輸出。、（2)的2」。永遠將

3Τ./4 , |tJ 序時）輸出當作延遲量資料（2)的「q 、 疋在所有的時 控制脈衝加以輸出。 、」。水遠將「〇」當作相位 (13)虽相位誤差等於或大於3Tffl/4且小 以輸出時鐘信號之每四個猶環一次 二m 16時，則 的「1」且輸出當作延遲量資料（2^^輸出虽作相位控制脈衝 位控制脈衝的「〇」且細輸出當作相 U4)當相位誤差等於或大於13Tm/16 於」 以輸出時鐘信號之每四個循環兩次的速 2 7Tm/8時，則 的「1」且輸出當作延遲量資料⑵的，^ 位控制脈衝的「〇」且輸㈣作延遲量資料」輪出當作相 (15) 當相位誤差等於或大於7Tm/8且小於丨」° 以，出時鐘信號之每四個循環三次的速率輪出當作相位^脈^ 的1」且輸出當作延遲量資料（2)的「〇 = \ 位控制脈衝的「〇」且輸出當作延遲量資料（2)的]^輪出虽作相 (16) 當相位誤差等於或大於咖/16且小於Tm^ 出_域之每四個循環-次的速率輸出當作相位控制脈衝= 24 1294621 調變之後_㈣鐘移時，則相位 衝宽度調變之信號的波二。由之:位行， 比相位調變之前更高的頻率下進行調變所得ί。、有之波形係在 相位⑺而延遲 時鐘信號elk卜 彻_且輸出延遲之信號而當作 上述例子之1/16)。因此大約^ (大約 以下說明VCO電路40之操作又的詳細丄^動的輸出。 具有週期Tm t基準時鐘信號延遲達3T 具備使 調變部42將由於相位調變而不延遲地連時’” 之延遲的％鐘信號與0所相對之延遲量資 σ二’、有m 有從f準時鐘信號起延遲達3Tm/8之相位的&^ ’ 輸出具 第四實施例之中的VCO電路40，不僅可辟由‘、屈。， 2信號、更可藉由相位調變部42進行相位^變且^，$ 限制，故可調整時鐘信號之輸出時序。因此，^對^加頻f 調變部42所產生之相位調變的延遲量與 基於相位 量，將可進-步地使她騎度更高K魏43醜生之延遲 1294621 吾人應注意到：上述情況說明VC041具有與第一實施例之中 的VCO電路10之VC011相同的電路構造。然而，即使使用與第二 實施例或第三實施例之VCO電路類似構造的vc〇4l，仍可顯^地達 成與上述例子相同之減小抖動的效果。 [第五實施例] 趣以下說明根據本發明之第五實施例的pLL電路。圖17顯示第 五貫施例之中的PLL電路之電路構造。PLL電路5〇係包括類比轉 數位，換态51、相位比較器52、LPF53、VCO電路54及分頻器55。

類比轉數位轉換器51係利用分頻器55所提供之信號當作取 樣時鐘k號而進行操作且將前一級的電路（未圖示）所提供之輸 入的類比式信號轉換成數位式信號。相位比較器52係基於來自類 比，數位轉換器51的數位式信號而輸出輸入到pLL電路5〇的輸 入仏號與分頻$ 55所提供之信號之間的數位式相位差資料（其不 ，於上述之相位誤差φ )。LPF53解均她味II 52所提供之 相位差資料且將結果當作相位控制資料而輸出至vc〇電路54。％〇 ，路54具有與上述第-貫施例之中❺⑽電路相同之電路構 ^依據相位控制資料而輸出輸出時鐘信號。從則電路54輸出 輸出時鐘信號至後-級的電路（未圖示）與分頻器55。分55 將VCO電路54所提供之輸出時鐘信號分成N個 $

51^PLL

心t人應f意到：在此說8月PLL電路50不具類比轉數位轉換器 51的情況。在此情況中’輸入至PLL電路5〇的 且相位比較H 52藉由計數高速之時鐘信號而進 &輸二 與分頻器輸出信號之間的相位比較且輸出相位差資料式輸入“號 在第五實施例之PLL電路50中，VC0電路54係且右古於羽4口 吾人應注意到:在此說明vco電路54具有與第一實施例之vco 26 1294621 電路10相同的電路構造之情況。然而，如同上述，即使vc〇電路 具有與第二、第三或第四實施例之電路相同的電路構造 電路仍可輸出精度的同步信號。 [弟六實施例] 以下說明根據本發明之第六實施例的資料記錄設備。圖18顧 不第六實施例之中的資料記錄設備600之電路構造。 讲

=00為用以將資料記錄在辆片65Q之上或從光碟片咖ϋ 貧料的設備。資料記錄設備600除了包括PLL電路611以 包括光學頭6(U、擺動偵測器602、位址解碼器6〇3、〇DC (光 控=器H04、二值化電路嶋、解碼g _、LD電源控制部6〇7、 圮錄之貧料編碼器608、轉轴旋轉控制部6〇9及轉 〇。 具有與上述第五實施例之PLL電路50相同的電路構造。 在此，特別利用光碟片資料記錄設備說 。if5 Λ藉由絲頭6G1之信號重現系統及 電路611重現s己錄在光碟片65〇之中的資料。又，藉 己錄系統而對光碟片咖進行資料 ΖΐΤΓ，_職之纽細镇t 信601從光碟片650所讀出之推拉式

此動仏唬係擺動至光學頭601之追蹤致動器 頻率。在完摘帶限制的處理之後，將推 拉式仏號如供給PLL電路61丨與擺動偵測器6〇2。 旋棘利用疊加到推拉式信號之上的擺動信號當作 ΐί Ξίϊϋϊ出同步的重現時鐘信號。此同步的重現時鐘信 時鐘信號提供給轉軸控制電路2似錄處理。將兄錄 同時地，控制轉軸61G的旋轉。 制單元且用以控制=頭1 ft料編碼器608與LD電源控 五人雍、、:ί：〜頭601的位置及所發出之光線強度。 。^思·可使用來自雜馬達喊卿資料當作旋轉 27 1294621 同步信號。又’可獨立地設置感測器於光學頭6〇1之外而能夠從 感測器產生旋轉同步信號。 將實體位址資料疊加到擺動信號之上，而此擺動信號係疊加 在推拉式信號之上。擺動偵測器602係回應記錄時鐘信號而使實 體位址資料與所提供之推拉式信號分離。將被擺動偵測器6〇2分 離出來的實體位址資料輸出至位址解碼器6〇3。位址解碼哭6〇3 絲於所取得之實體位址#料係指定出㈣位將實體^ 知 ODC604 〇 ' ODC604係基於由位址解碼器603所通知之實體位址而產生 表記錄資料與記錄開始時序的資料，且基於所產生之資 記錄處理。GD_將所產生之記錄資料輪出至記歸料編^器 608。記錄資料編碼器6〇8調變從〇DC6〇4所取得之記錄資料:^ 將基於調變之記錄資料所產生的控制信號輸 源控制 膽出之料細触毅=資= Η 線量之變化而可#由光料’如記錄在光碟 OITfifU脾齡貝料。因此，可利用總和信號。經由解碼11 606盥 ODC604將總和信號提供給二值化電路6〇5且將二值化電路_ ^ 產生之二進制資料輸出至主機設備而當作重現資料。 據本實施例之資料記錄設備議係包括pLL電路611，奸 輸例子更高之相位咖 ，此夠更尚精度地控制用於資料記錄處理之雷射光 3此方式，能夠增加當作記錄媒體之光^片咖 錄讀。又，如此一來，能夠縮短光學頭601之定 二制斤雨的時間。因此，能夠加速資料之記錄與重現。 n據本發明’可抑制引祕動之亂真鮮的產生。 範圍僅各實，，本㈣之例子。本發明之 下’各觀化型不脫離本發明之精神的情況 28 1294621 五、【圖式簡單說明】 圖1為根據本發明之第一實施例的vco電路之電路構造的方 塊圖。 圖2為第一實施例之VCO電路所使用之VCO的電路構造之方 塊圖。 圖3顯示第一實施例之中的vc〇之操作的圖形。 例子圖4N為第一實施例之中的vco電路之延遲線的操作 時序：遲顯ίί料一之口^ 塊圖圖6為根據本發明之第二實施例的vco電路之電路構造的方 路構Κίίί實ίίΐ/的ra電路之平均相位輸出電路的電 ΐϋ8ζΐ! 1信號產生魏的輸料4位元。 的時序圖 為紅實施例之中的vco電路之相位控制操作 圖9為第二實施例之中的να)電路之平 路構造圖，其中多相信號產 :„電路的電 圖ι〇Α至圖1〇ζ及圖UAdf的其中-個。 電路之相健制操作的時序圖，Ξ中If例之中的助 所示之電路構造。 /、十句相位輪出電路具有圖9 圖12為第二貫施例之中 路構造之方塊圖。 桃千均相位輸出電路的電 圖13A至圖13AD及圖14a 電路之相位控制操作的時序 實施例之中的· 所示之電路構造。 /、甲十枸相位輪出電路具有圖12 圖15為根據本發明夕给 塊圖。 月之弟四實施例的_電路之電路構造的方 29 1294621 圖16為第四實施例之中的VCO電路之相位調變部的電路構造 之方塊圖。 圖17為根據本發明之第五實施例的PLL電路之電路構造的方 塊圖。 圖18為根據本發明之第六實施例的資料記錄設備之電路構 造的方塊圖。 【主要元件符號說明】 3 頻帶限定部 10 壓控振盪器（VC0)電路 11 壓控振盪器（VC0) 12 延遲線 20 壓控振盪器（VC0)電路 21 壓控振盪器（VC0) 22 多相信號產生電路 23 平均相位輸出電路 33 平均相位輸出電路 40 壓控振盪器（VC0)電路 41 壓控振盪器（VC0) 42 相位調變部 43 延遲線 44 頻帶限定部 50 鎖相迴路（PLL)電路 51 類比轉數位轉換器 52 相位比較器 53 低通濾波器（LPF) 54 壓控振盪器（VC0)電路 55 分頻器 111 加法器 1294621 112 解碼器 113 暫存器 231a、231b、231c、231d 相位比較器 232a、232b、232c、232d 充電泵（CP) 233加法器 234迴路濾波器 235壓控振盪器（VCO) 331a、331b、331c、331d、331e 相位比較器 332a、332b、332c、332d、332e 充電泵（CP) 333加法器 334 迴路濾波器 335壓控振盪器（VCO) 353 加法器 421 脈衝產生器 422 選擇器 423 延遲單元 424 觸發計數器 600 資料記錄設備 601 光學頭 602 擺動偵測器 603 位址解碼器 604 光碟片控制器（0DC) 605 二值化電路 606 解碼器 607 LD電源控制部 608 資料編碼器 609 轉軸旋轉控制部 610 轉軸 611 鎖相迴路（PLL)電路 31 1294621

650 1121 1122 1123 1124 clkO 記錄媒體（或光碟片） 模數計算部 延遲量計算部 時鐘產生部 暫存器部 clkl、clk2 時鐘信號

32

Claims (1)

1294621 十、申請專利範圍·· 1. 一，鎖相迴路（1>11)電路，包含： 號兩號與-分頻之權 輸出較部所輪出之相位差，俾 步地二位 步時鐘信號之一相位控制成單位個預定，而將該同 值則為該基準時鐘信號之一二解析值，該預定之解析 及 似的1/Κ (κ為大於1之自然數）； 號。77尤°帛以分頻該同步時鐘信號，俾產生分頻之時鐘信 2厂如申請專利範圍第i項之鎖相迴 壓控振mu (vco)電路係包含：（PLL)電路，其巾雜位式 摔叙ΐίΐί2ϊΉνα))’用以與一基準時鐘信號同步地 ======輪叫鐘信號―相位差表示成 號，=====延遲量料而延遲該腳輸㈣鐘信 3上=專利範圍第1項之鎖相迴路他)電路，其中該數位式 堡控振盪器（VCO)電路係包含： 捶你日Ϊ位式壓控振盈器（vco)，用以與一基準時鐘信號同步地 ======信號而產生—實際的vco輸 I遊里貝枓邊延遲量資料係將該實際的VCO輸 33 1294621 單二ί ίϊ之HVCQ輸出時鐘信號之間的—相位差表示成 代表 代表的=相複數之内部相位綱所 4内圍第3項之鎖相迴路(pll)電路’其中該複數之 資i之數ίϊίΓ數等於代表該延遲量資料之解析度的二進制

5内圍第3項之鎖相迴路(pll)電路’其中該複數之 峥相位差“旎的個數等於該延遲量資料的解析度。 專她圍第3至5項中任—項之鎖相迴路（pLL)電路， '、中該平均相位輸出電路係包含： 一複數，相位比較器，而各相位比較器係就該同步時鐘信號之 :相位與該複數之内部相位差信號之中相對的一個所代表的 加以比較；

複數之充電泵，而各充電泵係基於該複數之相位比較器之中 :對的個的一比較結果而輸出具有一預定之振幅的一振幅_ 號； ° 。、二加法器，用以對該複數之充電泵所輸出之該複數之振幅信 ，進行加法運算，而將該複數之振幅信號的振幅放大至分配到該 複數之相位比較器的大小，俾形成一加法合成信號； Λ 一迴路濾波器，用以僅使該加法合成信號的一 Dc分量通過； 及 一壓控振盪器（VCO)，用以輸出與DC分量相對之該同步時鐘 信號。 34 1294621 7.如申請專利範圍第3至5項中任一項之鎖相迴路（pll)電路， 其中該平均相位輸出電路係包含： 複數之相位比較器，而各相位比較器係就該同步時鐘信號之 一相位與該複數之内部相位差信號之中相對的一個表 加以比較； ，數之充躲，而各充躲絲_魏之相位比較器之中 J對的-個的-比較結果而輸出具有—預定之振幅的一振幅信 號進行加法 ί算用合充S輪出之該減 及 一迴路濾波器，用以僅使該加法合成信號的一況分量通過； 信號 壓控振魅⑽），肋輸出⑽分量姆之該同步時鐘 ===:任-項之鎖相迴路(叫電路， 加以比較； 之中相對的—個所代表的相位 哭之電泵’私充轉係輸出具有無複數之相你# 二中相對的-個所產生的-比較結果相對的—振幅 及一迴路濾波器，用以僅使該加法合成信號的一 dc分量通過； 一麗控振盪器⑽），肋軸％靖目對之該同步時鐘 35 1294621 信號。 9.如申請專利範圍第！項之鎖相迴 壓控振盪器（VCO)電路係包含·· 電路，其中該數位式 -數位式Μ控振盪H (να)) 操作且基於該頻控輸入與該基準 時鐘信號同步地 出f鐘信號與一第一延遲量資料，實際的第―輪 差表示成單位個該預定之解析值f 一輸出_信號之間的-相位 時鐘信號進行相二料而對該第-輪出 遲量資料; 第一輸出知鐘信號與一第二延 鐘錢;而糊第二輪出時 輸出該同步時、鐘信卩號用以限疋料三輸出時鐘信號之—頻帶，俾 =·變如部=含剩第9項之鎖相迴路（pll)電路，其中該相位 遲量資料，產生用以回應該第一延遲量資料而產生該第二延 延遲之延遲該第一輸㈣鐘信號，俾產生一第- 換成具有_的能率。x將來自该選擇器的一選擇之時1 里信號轉 11· -種資料記錄/重現設備，包含.· 36 1294621 一轉軸部，用以旋轉一光碟片； 部；-轉軸旋轉控制部’用以回應一同步時鐘信號啸制該轉轴 測時^^及_讀出記錄在該綱片之中的資料而產生1 時鐘^相迴路（PLL)電路，用以從該偵測時鐘信號產生該同步 其中該鎖相迴路（PLL)電路係包含： 一相位比較部，用以就該偵測時鐘信號鱼—八 兩者的相位加⑽較，俾侧-相位差；’、77頻之k鐘信號 一低通濾波器，用以平均該相位比較 輸出平均之結果而作為—頻控輸人； 犧出之相位差，俾 j地操作，且基於ίί二:=二口工時鐘信號同 及抓玄基丰時!里域之一週期的1/κ (κ為大於^之自然析 號。一分頻器’用以分頻朗步時鐘信號，俾產生分頻之時鐘信 12· —種數位式壓控振盪器（vc〇)電路，包含： 數位式壓控振盈器（Vco)，用以愈—其 2:且基於-頻控輸入與該基準時鐘;言號: 一延遲量資料，該延遲量資料係將該實忒S 需之νω輸出時鐘信號之間的—相位， -析值，該預定之解析值則為該基準時鐘ΐΐ: 週期的1/κ (Κ為大於i的自然數）；及 里魂之 ^ ^ vco 37 1294621 13·如申請專利範圍第12項之數位式壓控振盪器（vc〇) 中該數位式壓控振盪器（VCO)係包含·· ，/、 一 VCO加法器，用以回應一基準時鐘信號的各時鐘而 頻控輸入相對之一相位與一内部相位延遲資料進行加法運算ρμ 以 - ’ Γΐ使加法器所產生之一加法結果除 娜細基料鐘信號之 資料盥和用以基於该頻控輸入而從該内部相位延遲 貝枓，、忒基準時釦信號之該時鐘計算該延遲量資料；及 鐘錢勒錄射飾賴基準時 13 (vc〇) t 號，;S輸遲量資料而延遲該輸出時鐘信 13 (vc〇) t 代表的該胸^ 中6ί複申之數位式壓控振盪器⑽）電路，其 料之數字的個數。位差js#u的個數等於代表該解析度的二進制資 38 1294621 1 中專利範圍第15項之數位式壓控振盪器（则電路，其 中5亥複數之_她差錢的她等於鑛析度。 1 中8=專概®^5狀触式馳振盪器 (VCO)電路，其 T邊千均相位輸出電路係包含·· 、 -相比較11，而各她比較11魏制步時鐘信號之 加以比車交〜復數之内部相位差信?虎之中相對的一個所代表的相位 相#數，充電泵’而各充電泵係基於該複數之相位比較器之中 號;、、—個的—比較結果而輸出具有—預定之振幅的一振幅信 用㈣該複數之充電泵所輸出之該複數之振幅信 二奴丁/法運鼻，而將該複數之振幅信號的振幅放大至分配到該 複之相位比較器的大小，俾形成一加法合成信號’· 一迴路滤波器，用以僅使該加法合成信號的—DC分量通過； 及 壓控振盪器（vco)，用以輸出與DC*量相對之該同步時鐘 1吕就。 19·如申請專利範圍第15項之數位式壓控振盈器（VCO)電路，J： 中該平均相位輸出電路係包含·· /、 複數之相位比較器，而各相位比較器係就該同步時鐘信號之 -相位與該複數之⑽她差錢之巾崎的—個所代表的相°位 加以比較； 複數之充電泵，而各充電泵係基於該複數之相位比較器之 ^目對的-個的-比較結果而輸出具有—預定之振幅的一 ^幅信 號； Θ 二加法器，用以對該複數之充電泵所輸出之該複數之振幅 號進行加法運算，俾形成一加法合成信號； σ 39 1294621 及迴路濾波器，用以僅使該加法合成信號的一 DC分量通過； 信號了壓控振盪器（VC〇),用以輸出與況分量相對之該同步時鐘 2中0專_圍第15項之數位式驗减11⑽）電路，i 中巧均相位輸出電路係包含： ^ -相目ΐ比較器，而各相位比較11係就該同步時鐘信號之 加位差信號之中相對的—個所代表的相位 $之22，’而各充電祕輸出具有與該複數之相位比較 =中相對的—個所產生的—比較結果相對的—振幅之一振幅信 號進ϋίί: t對該複數之充電泵所輸出之該複數之振幅信 丁、法運异，俾形成一加法合成信號； 及一迴路滤波器、，用以僅使該加法合成信號的一 DC分量通過； 信號 壓控振魅⑽），用以輸出與…分量相對之該同步時鐘 幻3項之紐;她刪⑽）電 相位凋隻。卩，用以基於該延遲量資料而對該vc〇輪 ίΰϊί:調變，俾產生一相位調變輪出時鐘信號與-相二 蠢賴相位調 綱信r艮定該延遲 1294621 22. 如申請專利範圍第21項之數位式壓控振£ 立 中該相位調變部係包含： 〃电給… 遲量產生器’麻回應該延遲量#料喊生該相位調變延 用以延賴㈣輸㈣鐘信號而產生一延遲之 出日年基於該相位調變延遲量資料而選擇該VC0輸 出時釦#號與该延遲之VC0輸出時鐘信號之其中一個；及 -觸發計數H ’用以將來自該選擇器之丄選擇之時 g成具有_之能率，俾輸出轉換之時鐘信號而作為該輸出^信 23. —種數位式壓控振盪器（vc〇)電路，包含： -加法m回應—基料鐘信號的各時鐘 Ιϋίΐ與—内部相位延遲資料進行加法運算「工 解析度而計算—餘數，且輸出餘數 個時鐘的朗部相位延㈣料； H辦g叙下- vrn^I^f生部’用以基於該下一個内部相位資料㈣所需之 VC0輸出時鐘^號，之週期而產生一實際的則輸㈣所而之 ~~延遲篁計鼻部’用以計瞀該所兩夕vrn认丨、、口儿 之解析值而產生一延遲量資料。 )預疋 十一、圖式：