KR20050049918A - 오버레이 마크, 오버레이 마크 형성방법 및 오버레이측정방법 - Google Patents

오버레이 마크, 오버레이 마크 형성방법 및 오버레이측정방법 Download PDF

Info

Publication number
KR20050049918A
KR20050049918A KR1020030083682A KR20030083682A KR20050049918A KR 20050049918 A KR20050049918 A KR 20050049918A KR 1020030083682 A KR1020030083682 A KR 1020030083682A KR 20030083682 A KR20030083682 A KR 20030083682A KR 20050049918 A KR20050049918 A KR 20050049918A
Authority
KR
South Korea
Prior art keywords
hole array
overlay
overlay mark
mark
trench
Prior art date
Application number
KR1020030083682A
Other languages
English (en)
Other versions
KR100519252B1 (ko
Inventor
이동훈
안종현
유도열
강성건
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0083682A priority Critical patent/KR100519252B1/ko
Priority to US10/997,441 priority patent/US7288848B2/en
Priority to CN2004100758966A priority patent/CN1658071A/zh
Publication of KR20050049918A publication Critical patent/KR20050049918A/ko
Application granted granted Critical
Publication of KR100519252B1 publication Critical patent/KR100519252B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/54466—Located in a dummy or reference die
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

오버레이 마크에 홀 어레이와 상기 홀 어레이 양측에 평행하게 형성된 트렌치 라인을 구비함으로 얼라인먼트의 정확도를 높이는 오버레이 마크, 오버레이 마크 형성 방법 및 오버레이 검사방법에 관한 것이다. 반도체 기판 상에 어느 한 방향으로 연장된 홀 어레이와 상기 홀 어레이의 적어도 어느 일측에 평행하게 형성된 트렌치 라인을 구비한 것이 특징이다. 이로써, 본 발명의 실시예에 따라서 반도체 기판 상의 스크라이브 레인영역에 어느 한 방향으로 연장된 홀 어레이와 상기 홀 어레이의 적어도 어느 일측에 평행하게 형성된 트렌치 라인을 구비하는 오버레이 마크를 형성함으로 상기 오버레이 마크의 광 강도의 신호가 오버레이 측정기가 필요한 폭을 소유하고 있으며, 신호가 높고, 정확하여 오버레이 측정기의 검출 능력을 향상시킴으로 오버레이 측정 신뢰도를 높이고, 결국에 소자형성영역의 홀 어레이와 포토레지스트 패턴 간의 오버레이 결과를 만족하게 된다.

Description

오버레이 마크, 오버레이 마크 형성방법 및 오버레이 측정방법{OVERLAY MARK, METHOD FOR FORMING OVERLAY MARK AND MEARSUREMENT METHOD FOR OVERLAY}
본 발명은 오버레이 마크, 오버레이 마크 형성 방법 및 오버레이 검사방법에 관한 것으로서, 특히 오버레이 마크에 홀 어레이와 상기 홀 어레이 양측에 평행하게 형성된 트렌치 라인을 구비함으로 얼라인먼트의 정확도를 높이는 오버레이 마크, 오버레이 마크 형성방법 및 오버레이 측정방법에 관한 것이다.
일반적으로 반도체 장치는 퇴적, 사진식각 등의 단위공정을 반복하여 반도체 기판 상에 회로패턴들을 적층하여 회로소자를 구현하는 것이다.
특히, 사진식각공정은 웨이퍼 상에 포토레지스트막을 도포하고, 도포된 포토레지스트막을 회로패턴이 형성된 마스크를 통하여 노광한 다음에 현상하여 마스크에 형성된 회로패턴이 포토레지스트 패턴으로 전사되도록 한다. 이어서, 전사된 포토레지스트패턴을 식각마스크로 사용하여 하부막을 식각함으로써, 하부막에 회로패턴을 형성한다.
이와 같은 사진식각공정을 반복하여 패턴층들을 적층함에 있어서, 하부 패턴과 상부패턴의 얼라인먼트가 매우 중요하다.
통상적으로 이와 같은 얼라인먼트는 사진식각공정의 노광장비에서 레티클 얼라인먼트, 웨이퍼 얼라인먼트를 통하여 이루어지는 바, 얼라인먼트 조정은 노광 및 현상 후에 얻어진 포토레지스트패턴의 오버레이 측정에 의해 얻어진 보정 데이터에 의해 이루어진다.
상기 오버레이 측정은 웨이퍼 다이 절단선(스크라이브 레인) 상에 형성되는 오버레이 마크를 통하여 이루어지는데, 하부 패턴층, 즉 제1 층에 형성된 제1 오버레이 마크와 상부 패턴층, 즉 제2 층에 형성된 제2 오버레이 마크 사이의 좌우 상하 어긋남, 회전, 직교 등을 측정하여 오버레이 보정값을 생성하고 생성된 보정값은 노광장비의 얼라인먼트 보정값으로 다음 노광공정에 반영된다.
상기 오버레이 보정값은 상기 제1 오버레이 마크에서 발생하는 광 강도의 신호와 상기 제2 오버레이 마크에서 발생하는 광 강도의 콘트라스트(contrast)를 해당장비가 인식함으로써 얻어진다.
그러나, 반도체 소자의 고집적화에 따라 종래의 소자형성영역의 실제 패턴과는 다른 치수와 형상을 가지므로, 실제 패턴의 오버레이 측정를 대변하지 못하는 경우가 생기게 된다.
이하에서 종래의 오버레이 측정에 관하여 첨부도면을 참조하여 설명하고 그 문제점을 살펴보기로 한다.
도 1은 웨이퍼의 평면구조를 나타낸 도이다.
도 1를 참조하면, 웨이퍼(10)는 스크라이브 레인(20)에 의해 복수의 다이(30)들로 분할된다. 각 다이(30)들은 회로패턴이 형성되는 소자형성영역이다. 상기 스크라이브 레인(20)에는 웨이퍼 얼라인먼트를 위한 오버레이 마크을 형성한다.
도 2은 종래의 오버레이 마크에서 발생하는 문제점을 설명하기 위한 단면도이다.
도 2를 참조하면, 반도체 기판(40) 상에 제1 층(50)을 형성한 후, 소자형성영역(A)에 홀 어레이(60)와 스크라이브 레인영역(B)에 웨이퍼의 얼라인먼트 측정를 위한 제1 오버레이 마크(70)를 형성한다. 상기 홀 어레이(60)의 콘택 사이즈(C)가 상기 제1 오버레이 마크(70)의 사이즈(D) 보다 작기 때문에 상기 홀 어레이(60)의 식각조건으로 상기 제1 오버레이 마크(70) 형성하기 위하여 건식식각을 하면 상기 제1 오버레이 마크(70)에 과(over) 식각으로 인한 이물질(80, 도3 참조)이 발생한다.
도 3은 상기 도2의 문제점을 나타낸 SEM 사진이다.
상기 이물질(80)은 식각된 제1 층의 부산물이 상기 오버레이 마크 패턴의 측면에 재 증착되거나 포토레지스트(미도시)의 성분를 포함하는 폴리머 등이다.
도 4는 종래의 오버레이 마크를 사용하여 오버레이 측정기에서 검출되는 광 강도의 콘트라스트를 나타낸 도면이다.
도 4를 참조하면, 과(OVER) 식각으로 인하여 오버레이 마크(70)에서 발생한 이물질(80)은 상기 오버레이 측정기에서 검출되는 광 강도의 콘트라스트(90)를 불량하게 만든다. 구체적으로, 상기 오버레이 마크(70)의 패턴에 따라 발생하는 광 강도의 콘트라스트(90)가 정확하게 구분되지 않고 상기 이물질(80)에 의하여 이상 신호의 영역(E)이 발생하여 오버레이 측정결과의 신뢰성을 떨어뜨리고 있다.
이러한 문제점을 해결하기 위하여 한국특허공개 2001-05118호에서는 상기 오버레이 마크를 원자외선을 이용한 노광장비의 해상력 근처에서 작은 크기의 패턴, 즉 0.25㎛ 내지 0.30㎛ 으로 잘게 분할하여 형성하는 기술을 개시하고 있다.
상기 특허의 오버레이 마크는 오버레이 측정 시 발생하는 문제점을 개선하는 효과를 나타냈다. 그러나, 상기 오버레이 마크는 예컨대, 0.25㎛ 내지 0.30㎛ 너비의 하나의 홈을 가진 패턴의 경우, 오버레이 측정기의 측정 시 필요한 폭을 소유하지 못하고 있어서 광 강도의 콘트라스트 검출 미스를 발생시킬 수 있으며, 0.25㎛ 내지 0.30㎛ 너비의 라인 & 스페이서을 가진 패턴의 경우, 상기 오버레이 측정기의 광 감도 콘트라스트의 위치 판단 미스을 발생시킬 수 있고, 0.25㎛ 내지 0.30㎛ 너비의 콘택 홀을 가진 패턴의 경우, 상기 오버레이 측정기에서 검출되는 광의 강도의 콘트라스트가 낮은 문제점이 있다.
도 5a 내지 도 5b는 종래의 반도체 제조 공정의 얼라인먼트를 설명하는 단면도이다.
도 5a 내지 도 5b를 참조하면, 스크라이브 레인영역(B)에 위치한 제1 오버레이 마크(70)와 제2 오버레이 마크(110)의 위치 상태를 나타낸 것이다. 여기서, 상기 제1 오버레이 마크(70)는 반도체 기판(40) 상에 형성된 제1 층(50)에 보통 사각형 박스(box) 모양(도 5a)이나 사각형 띠(band-shape) 모양(도 5b)으로 형성되며 당업자들 사이에 어미자로 명명된다. 그리고 상기 제2 오버레이 마크(110)는 상기 제1 오버레이 마크(70) 상에 형성된 제2 층(100)을 식각하기 위한 포토레지스트 패턴으로, 상기 어미자 (70) 내측에 형성되고, 보통 사각형의 박스(box) 모양으로 형성되며 당업자들 사이에 아들자로 명명된다.
도 6a 내지 도 6b는 종래의 반도체 제조 공정의 얼라인먼트를 설명하는 평면도이다.
도 6a 내지 도 6b를 참조하면, 상기 도 6a는 상기 도 5a의 평면도이며, 상기 도6b는 상기 도 5b의 평면도이다. 상기 제1 오버레이 마크(70)와 제2 오버레이 마크(110)가 형성된 웨이퍼를 오버레이 측정기(미도시)에 로딩하여 어미자 패턴(70)과 아들자 패턴(110)의 상하 간격(dy), 좌우 간격(dx)을 측정하여 미스얼라인먼트를 측정한다.
본 발명의 목적은 새로운 오버레이 마크를 제공하는 것이다.
본 발명의 다른 목적은 새로운 오버레이 마크 형성방법을 제공하는 것이다.
본 발명의 또 다른 목적은 새로운 오버레이 측정방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 제1 실시예는 반도체 기판 상에 어느 한 방향으로 연장된 홀 어레이와 상기 홀 어레이의 적어도 어느 일측에 평행하게 형성된 트렌치 라인을 구비한 것을 특징으로 하는 오버레이 마크를 제공하는 것이다.
제2 실시예는 반도체 기판 상에 제1 방향으로 연장된 제1 홀 어레이와 상기 제1 홀 어레이에 수직하게 교차없이 제2 방향으로 연장된 제2 홀 어레이와 상기 제1 홀 어레이 및 제2 홀 어레이의 양측에 평행하게 형성된 트렌치 라인을 구비한 것을 특징으로 하는 오버레이 마크를 제공하는 것이다.
제3 실시예는 반도체 기판 상에 제1방향으로 연장된 제1홀어레이와 상기 제1홀어레이의 양측에 평행하게 형성된 제1트렌치 라인을 가진 제1변과 상기 제1변에 평행하고 제1방향으로 연장된 제2홀어레이와 상기 제2홀어레이의 양측에 평행하게 형성된 제2트렌치 라인을 가진 제2변과 상기 제1변에 수직하고 제2방향으로 연장된 제3홀어레이와 상기 제3홀어레이의 양측에 평행하게 형성된 제3트렌치 라인을 가진 제3변과 상기 제3변에 평행하고 제2방향으로 연장된 제4홀어레이와 상기 제4홀어레이의 양측에 평행하게 형성된 제4트렌치 라인을 가진 제4변을 구비하는 것을 특징으로 하는 오버레이 마크를 제공하는 것이다.
제4 실시예는 반도체 기판 상에 사각형 띠(band-shape) 모양으로 형성된 홀 어레이와 상기 사각형 띠 내측에 사각형 띠(band-shape) 모양으로 형성된 내측 트렌치 라인과 상기 사각형 띠 외측에 사각형 띠(band-shape) 모양으로 형성된 외측 트렌치 라인을 구비한 것을 특징으로 하는 오버레이 마크를 제공하는 것이다.
제5 실시예는 반도체 기판 상에 사각형 모양으로 형성된 홀 어레이와 상기 사각형 외측에 사각형 띠(band-shape) 모양으로 형성된 외측 트렌치 라인을 구비하는 것을 특징으로 하는 오버레이 마크를 제공하는 것이다.
제6 실시예는 반도체 기판 상에 사각형 띠(band-shape) 모양으로 형성된 홀 어레이와 상기 사각형 띠 내측에 사각형 띠(band-shape) 모양으로 형성된 내측 트렌치 라인을 구비한 것을 특징으로 하는 오버레이 마크를 제공하는 것이다.
여기서, 모든 실시예의 상기 홀 어레이 및 트렌치 라인의 사이즈는 소자형성영역에 형성되는 최소 CD(critical dimension)의 1 내지 5배의 사이즈로 0.06㎛ 내지 0.6㎛ 일 수 있다. 그리고 상기 홀 어레이는 소자형성영역에 형성되는 콘택 패턴과 동일한 모양의 패턴일 수 있다.
본 발명의 다른 목적을 달성하기 위하여 본 발명의 다른 실시예는 반도체 기판 상에 어느 한 방향으로 연장된 홀 어레이를 형성하는 단계와 상기 홀 어레이의 적어도 어느 일측에 평행하게 트렌치 라인을 형성하는 단계를 구비하는 것을 특징으로 하는 오버레이 마크 형성방법을 제공하는 것이다.
여기서, 상기 홀 어레이 및 트렌치 라인들이 소자형성영역의 콘택 패턴과 동시에 형성될 수 있다.
제2 실시예는 반도체 기판 상에 제1 방향으로 연장된 제1 홀 어레이를 형성하는 단계와 상기 제1 홀 어레이에 수직하게 교차없이 제2 방향으로 연장된 제2 홀 어레이를 형성하는 단계와 상기 각각의 제1 홀 어레이 및 제2 홀 어레이의 적어도 어느 일측에 평행하게 트렌치 라인을 형성하는 단계를 구비하는 것을 특징으로 하는 오버레이 마크 형성방법을 제공하는 것이다.
여기서, 상기 홀 어레이 및 트렌치 라인이 소자형성영역의 콘택 패턴과 동시에 형성될 수 있다.
본 발명의 또 다른 목적을 달성하기 위하여 본 발명의 또 다른 실시예는 반도체 기판 상에 제1층을 형성하는 단계와 상기 제1 층에 적어도 어느 한 방향으로 연장된 홀 어레이와 상기 홀 어레이의 적어도 어느 일측에 평행하게 트렌치 라인을 구비하는 제1 오버레이 마크를 형성하는 단계와 상기 제1 오버레이 마크 상에 제2층을 형성하는 단계와 상기 제1 오버레이 마크의 적어도 어느 일측의 영역에 대응하는 상기 2층에 제2 오버레이 마크를 형성하는 단계와 상기 제1 오버레이 마크와 상기 제2 오버레이 마크에 광을 조사하여 반사되는 광 강도의 콘트라스트를 검출하여 얼라인먼트를 검사하는 것을 특징으로 하는 오버레이 측정방법을 제공하는 것이다.
이하 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
<실시예1>
도 7은 본 발명에 의한 노광장치의 제어시스템의 블록구성을 나타내는 도이다.
도 7를 참조하면, 포토리소그라피 장비(200)는 코팅처리부(202), 얼라인 및 노광처리부(204) 및 현상처리부(206)를 포함한다.
포토리소그라피 장비(200)는 웨이퍼(W) 상에 데포(deposition)된 피식각층 상에 포토레지스트 패턴을 형성한다. 이후 포토레지스트 패턴을 식각 마스크로 사용하여 피식각층을 식각하는 식각(etching) 공정에 의해 웨이퍼 상에 하나의 패턴층을 형성한다. 이와 같은 공정을 각층마다 반복하여 다층의 패턴층들을 중첩 형성하여 원하는 회로패턴을 웨이퍼 상에 형성함으로써 하나의 웨이퍼 상에 다수의 집적회로칩들을 만든다.
그러므로, 포토리소그라피 공정은 반도체 소자의 제조공정에 있어서 생산수율에 지대한 영향을 미치는 매우 중요한 핵심 공정이라 할 수 있다.
포토리소그라피은 크게 코팅공정, 얼라인먼트 및 노광공정, 현상공정으로 구분될 수 있다.
코팅처리부(202)에서는 웨이퍼 표면의 습기를 제거하고, 도포될 포토레지스트와 웨이퍼 표면과의 밀착성을 증가시키기 위하여 프리 베이크 공정과 고압 순수와 브러쉬를 이용하여 웨이퍼 표면의 불순물을 제거하는 스크러빙공정, 균일한 코팅을 위한 스핀공정, 솔벤트를 휘발시키고 포토레지스트를 경화시키는 소프트 베이크 공정 등을 수행한다.
얼라인 및 노광처리부(204)에서는 웨이퍼의 플랫존을 고정시키는 프리 얼라인공정, 스텝퍼의 기준마크에 의해 레티클을 정렬시키고, 웨이퍼와 레티클을 정렬시키는 얼라인 공정, 노출량을 결정하여 포토레지스트를 노광시키는 노광공정 등을 수행한다.
현상처리부(206)에서는 정재파 효과를 제거하는 포스트 노광공정, UV광과 반응한 부분을 선택적으로 제거하는 현상공정, 웨이퍼에 남겨진 포토레지스트 패턴이 충분히 열적 환경에 견딜 수 있도록 경화시키는 하드 베이크 공정 등을 수행한다.
도 8는 본 발명에 따른 오버레이 측정 및 보정방법을 개략적으로 설명하는 흐름도이다. 도 9a 내지 도 9b는 본 발명에 따른 오버레이 마크 형성방법을 개략적으로 설명하는 단면도이다.
이하 상기 도 8의 오버레이 측정 및 보정 방법을 설명해 나가면서 상기 도 9a 내지 도 9b의 오버레이 마크 형성방법을 추가하여 설명한다.
S302 단계에서, 상술한 포토공정과 이미 알려진 식각 공정을 이용하여 반도체 기판 상의 제1 층의 소자형성영역에 필요한 패턴 예를 들어, 홀 어레이와 스크라이브 레인영역에 제1 오버레이 마크를 형성한다. 구체적으로, 도 9a에 도시한 바와 같이, 상기 반도체 기판(300) 상에 제1층(310)을 형성한다. 예컨대, 상기 제1층으로는 층간절연막을 형성한다.
상기 층간절연막을 패터닝하여 상기 소자형성영역(F)에 제1 홀 어레이(320)와 상기 스크라이브 레인(G) 상에 제1 오버레이 마크(350)인 제2 홀 어레이(330) 및 상기 제2 홀 어레이(330) 양측에 평행하게 트렌치 라인(340)을 형성한다.
도 10a 내지 도 10b는 본 발명의 제1 실시예에 따른 오버레이 마크를 설명하기 위한 평면도이다.
도 10a를 참조하면, 여기서, 상기 도 9a에서 형성된 상기 제1 오버레이 마크(450)는 상기 반도체 기판(미도시) 상의 제1 층(미도시)에 제1방향으로 연장된 제1 홀 어레이(430a)와 제1 홀 어레이(430a)의 양측에 평행하게 형성된 제1 트렌치 라인(440a)을 가진 제1 변(450a)과 제1 변(450a)에 평행하고 제1 방향으로 연장된 제2 홀 어레이(430b)와 제2 홀 어레이 (430b)의 양측에 평행하게 형성된 제2 트렌치 라인(440b)을 가진 제2 변(450b)과 제1 변(450a)에 수직하고 제2 방향으로 연장된 제3 홀 어레이(430c)와 제3 홀 어레이(430c)의 양측에 평행하게 형성된 제3 트렌치 라인(430c)을 가진 제3 변(450c)과 제3 변(450c)에 평행하고 제2 방향으로 연장된 제4 홀 어레이(430d)와 제4 홀 어레이(430d)의 양측에 평행하게 형성된 제4 트렌치 라인(440d)을 가진 제4 변(450d)을 구비한다. 각 변이 이루는 사각형의 모서리는 어라인먼트에 큰 영향을 미치지 않으므로 홀 어레이나 트렌치 라인과 같은 패턴들이 형성되어 있지 않아도 된다. 즉, 각 변들은 서로 교차되지 않고 전체적으로 모서리가 없는 사각형 모양을 이루는 것이 특징이다.
여기서, 상기 홀 어레이 및 트렌치 라인의 사이즈는 소자형성영역에 형성되는 최소 CD(critical dimension)의 1 내지 5배의 사이즈로 0.06㎛ 내지 0.6㎛이다. 그리고 상기 홀 어레이는 소자형성영역에 형성되는 콘택 패턴과 동일한 모양의 패턴이다.
바람직하게는 상기 제1 변 내지 제4 변의 모든 홀 어레이들 및 트렌치 라인들이 동시에 형성된다. 또한 바람직하게는 상기 제1 변 내지 제4 변의 모든 홀 어레이 및 트렌치 라인들이 소자형성영역의 콘택 패턴과 동시에 형성된다.
S304 단계에서, 포토레지스트로 소자형성영역(F)에 필요한 패턴과 상기 스크라이브 레인영역(G)에 제2 오버레이 마크를 형성한다. 구체적으로, 9b에 도시한 바와 같이, 상기 제1 오버레이 마크(350)를 포함하는 반도체 기판(300) 상에 제2층(360)을 형성한 후, 포토레지스트로 상기 제2층(360)의 소자형성영역(F)에 필요한 패턴(370)과 상기 스크라이브 레인영역(G)에 상기 소자영역에 형성된 패턴(370)과 사이즈가 동일하거나 다른 제2 오버레이 마크(380)를 형성한다. 여기서, 도 10b를 참조하면, 제2 오버레이 마크(460)는 상기 제1 오버레이 마크(450)에 둘러싸여 있는 영역에 대응하는 제 2층(미도시)에 형성된다. 상기 제2 오버레이 마크는 바람직하게 사각형 박스(box) 모양으로 형성한다.
S306 단계에서, 상기 제1 오버레이 마크(350)와 제2 오버레이 마크(380)가 형성된 웨이퍼를 오버레이 측정기(210)에 로딩하여 오버레이를 측정한다.
이와 같이 포토리소그라피 장비(200)를 통하여 반도체 기판 상의 제2층(360) 상부에 상기 소자형성영역에 포토레지스트 패턴(370)을 형성한 다음에 상기 제1층(310)의 상기 소자형성영역에 홀 어레이(320)와의 중첩된 위치의 미스얼라인먼트를 측정하여 오차허용한계 이내의 값을 가지는 가를 오버레이 측정기(210)를 통하여 확인한다.
일반적으로 오버레이 측정기(210)에서는 중첩된 층들의 모든 패턴들을 모두 비교하여 미스얼라인먼트를 측정하지 않으며, 웨이퍼(W) 상에 부가된 미스얼라인먼트 측정 사이트, 즉 오버레이 마크를 통하여 미스얼라인먼트를 측정하고 있다.
도 11은 미스얼라인먼트 측정 사이트를 설명하기 위한 도이다.
도 11을 참조하면, 웨이퍼(W) 상에 형성된 미스얼라인먼트 사이트(MS)들 중 측정 사이트를 지정한 후에 지정된 사이트의 상기 제 1층에 형성된 제1 오버레이 마크(450)와 상기 제2 층 상에 형성된 상기 제2 오버레이 마크(460) 사이의 dx/dy(도 6b 참조)를 측정하게 되고, 이 데이터에 대한 회귀분석을 통해 미스얼라인먼트 파라메터들을 추출하게 된다.
상기 미스얼라인먼트 파라메터들은 상기 제1 오버레이 마크(450)에서 발생하는 광 강도의 콘트라스트와 상기 제2 오버레이 마크(460)에서 발생하는 광 강도의 콘트라스트(contrast)를 해당장비가 검출하여 인식함으로써 얻어진다.
도 12는 본 발명에 따른 오버레이 마크를 사용하여 오버레이 측정기에서 검출되는 광 강도의 콘트라스트을 나타낸 도면이다.
도 12를 참조하면, 본 발명에 따라 형성된 제1 오버레이 마크에서 발생하는 광 강도의 콘트라스트(520)는 상기 홀 어레이에서 발생하는 광 강도의 콘트라스트(500)와 상기 홀 어레이 양측에 평행하게 형성된 트렌치 라인에서 발생하는 광 강도의 콘트라스트(510)를 포함한다. 그리고 제2 오버레이 마크에서 발생하는 광 강도의 콘트라스트(530)을 나타내고 있다.
도 12에서 보이듯이, 상기 제1 오버레이 마크에서 발생하는 상기 광 강도의 콘트라스트(520)가 측정기가 필요한 폭을 소유하고 있으며, 신호가 높고, 정확하여 오버레이 측정기의 검출 능력을 향상시킴으로 오버레이 측정 신뢰도를 높이고, 결국에 소자형성영역의 홀 어레이와 포토레지스트 패턴 간의 오버레이 결과를 만족하게 된다.
S308 단계에서, 오버레이 측정기(210)는 측정된 파라메터를 측정시간 및 롯트 ID와 함께 오버레이 보정값 제어기(220)에 제공한다.
S310 단계에서, 보정값 제어기(220)에서는 제공된 보정값에 의하여 장비 입력값을 생성하여 스텝퍼(204)에 제공하여 스텝버의 오버레이 보정을 통한 미스 얼라인먼트를 보정한다.
따라서, 이와 같은 오버레이 측정에 의한 얼라인먼트 보정에 의해 다음 반도체 기판의 소자형성영역의 미스 얼라인먼트는 감소되게 된다.
<실시예2>
상기 실시예2는 상기 실시예1의 도면 및 설명을 이용하며, 상기 실시예2의 필수적인 내용만 설명한다.
도 13는 본 발명의 제2 실시예에 따른 오버레이 마크를 설명하기 위한 평면도이다.
도 13를 참조하면, 반도체 기판(미도시) 상의 제1 층(미도시)에 사각형 띠(band-shape) 모양으로 형성된 홀 어레이(600)와 상기 사각형 띠 내측에 사각형 띠(band-shape) 모양으로 형성된 내측 트렌치 라인(610)과 상기 사각형 띠 외측에 사각형 띠(band-shape) 모양으로 형성된 외측 트렌치 라인(620)을 구비한 것을 특징으로 하는 제1 오버레이 마크(630)를 제공하는 것이다.
여기서, 상기 홀 어레이의 홀 및 트렌치 라인의 사이즈는 소자형성영역에 형성되는 최소 CD(critical dimension)의 1 내지 5배의 사이즈로 0.06㎛ 내지 0.6㎛이다. 그리고 상기 홀 어레이는 소자형성영역에 형성되는 콘택 패턴과 동일한 모양의 패턴이다.
여기서, 상기 홀 어레이 및 트렌치 라인들이 동시에 형성될 수 있다. 또한 상기 홀 어레이 및 트렌치 라인들이 소자형성영역의 콘택 패턴과 동시에 형성될 수 있다.
상기 제1 오버레이 마크를 이용한 오버레이 측정 및 보정방법은 상기 실시예1로 지지할 수 있으며, 특히 상기 실시예2의 제2 오버레이 마크는 상기 도 14의 상기 내측 트렌치 라인(610)에 둘러싸여 있는 영역에 대응하는 상기 제 2층(미도시)에 형성된다.
<실시예3>
상기 실시예3는 상기 실시예1의 도면 및 설명을 이용하며, 상기 실시예1에서 반복되는 도면 및 설명은 삭제하며, 상기 실시예3의 필수적인 내용만 설명한다.
도 14는 본 발명의 제3 실시예에 따른 오버레이 마크를 설명하기 위한 평면도이다.
도 14를 참조하면, 반도체 기판(미도시) 상의 제1 층(미도시)에 사각형 모양으로 형성된 홀 어레이(700)와 상기 사각형 외측에 사각형 띠(band-shape) 모양으로 형성된 외측 트렌치 라인(710)을 구비하는 것을 특징으로 하는 제1 오버레이 마크(720)를 제공하는 것이다.
여기서, 상기 홀 어레이의 홀 및 트렌치 라인의 사이즈는 소자형성영역에 형성되는 최소 CD(critical dimension)의 1 내지 5배의 사이즈로 0.06㎛ 내지 0.6㎛이다. 그리고 상기 홀 어레이는 소자형성영역에 형성되는 콘택 패턴과 동일한 모양의 패턴이다.
여기서, 특히 상기 실시예3의 제2 오버레이 마크(730)가 상기 도 15의 상기 사각형의 홀 어레이(700)가 위치하는 영역에 대응하는 상기 제 2층(미도시)에 형성한다.
<실시예4>
상기 실시예4는 상기 실시예1의 도면 및 설명을 이용하며, 상기 실시예1에서 반복되는 도면 및 설명은 삭제하며, 상기 실시예4의 필수적인 내용만 설명한다.
도 15는 본 발명의 제4 실시예에 따른 오버레이 마크를 설명하기 위한 평면도이다.
도 15를 참조하면, 반도체 기판(미도시) 상의 제1 층(미도시)에 사각형 띠(band-shape) 모양으로 형성된 홀 어레이(800)와 상기 홀 어레이(800) 내측에 사각형 띠(band-shape) 모양으로 형성된 내측 트렌치 라인(810)을 구비한 것을 특징으로 하는 제1 오버레이 마크(820)를 제공하는 것이다. 또한 도시하지는 않았지만 사각형 띠(band-shape) 모양으로 형성된 홀 어레이(800)의 외측에 사각형 띠(band-shape) 모양으로 형성된 외측 트렌치 라인을 형성할 수 도 있다.
여기서, 상기 홀 어레이의 홀 및 트렌치 라인의 사이즈는 소자형성영역에 형성되는 최소 CD(critical dimension)의 1 내지 5배의 사이즈로 0.06㎛ 내지 0.6㎛이다. 그리고 상기 홀 어레이는 소자형성영역에 형성되는 콘택 패턴과 동일한 모양의 패턴이다.
여기서, 특히 상기 실시예4의 제2 오버레이 마크(830)가 상기 도 16의 상기 내측 트렌치(810) 라인에 의하여 둘러싸여 있는 영역에 대응하는 제 2층(미도시)에 형성한다.
이로써, 본 발명의 실시예에 따라서 반도체 기판 상의 스크라이브 레인영역에 어느 한 방향으로 연장된 홀 어레이와 상기 홀 어레이의 적어도 어느 일측에 평행하게 형성된 트렌치 라인을 구비하는 오버레이 마크를 형성함으로 상기 오버레이 마크의 광 강도의 신호가 오버레이 측정기가 필요한 폭을 소유하고 있으며, 신호가 높고, 정확하여 오버레이 측정기의 검출 능력을 향상시킴으로 오버레이 측정 신뢰도를 높이고, 결국에 소자형성영역의 홀 어레이와 포토레지스트 패턴 간의 오버레이 결과를 만족하게 된다.
본 발명의 실시예에 따라서 반도체 기판 상의 스크라이브 레인영역에 어느 한 방향으로 연장된 홀 어레이와 상기 홀 어레이의 적어도 어느 일측에 평행하게 형성된 트렌치 라인을 구비하는 오버레이 마크를 형성함으로 상기 오버레이 마크의 광 강도의 신호가 오버레이 측정기가 필요한 폭을 소유하고 있으며, 신호가 높고, 정확하여 오버레이 측정기의 검출 능력을 향상시킴으로 오버레이 측정 신뢰도를 높이고, 결국에 소자형성영역의 홀 어레이와 포토레지스트 패턴 간의 오버레이 결과를 만족하게 된다.
상기에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 웨이퍼의 평면구조를 나타낸 도이다.
도 2은 종래의 오버레이 마크에서 발생하는 문제점을 설명하기 위한 단면도이다.
도 3은 상기 도2의 문제점을 나타낸 SEM 사진이다.
도 4는 종래의 오버레이 마크를 사용하여 오버레이 측정기에서 검출되는 광 강도의 콘트라스트를 나타낸 도면이다.
도 5a 내지 도 5b는 종래의 반도체 제조 공정의 얼라인먼트를 설명하는 단면도이다.
도 6a 내지 도 6b는 종래의 반도체 제조 공정의 얼라인먼트를 설명하는 평면도이다.
도 7은 본 발명에 의한 노광장치의 제어시스템의 블록구성을 나타내는 도이다.
도 8는 본 발명에 따른 오버레이 측정 및 보정방법을 개략적으로 설명하는 흐름도이다.
도 9a 내지 도 9b는 본 발명의 제1 실시예에 따른 오버레이 형성방법을 개략적으로 설명하는 단면도이다.
도 10a 내지 도 10b는 본 발명의 제1 실시예에 따른 오버레이 마크를 설명하기 위한 평면도이다.
도 11는 미스얼라인먼트 측정 사이트를 설명하기 위한 도이다.
도 12는 본 발명에 따른 오버레이 마크를 사용하여 오버레이 측정기에서 검출되는 광 강도의 콘트라스트을 나타낸 도면이다.
도 13은 본 발명의 제2 실시예에 따른 오버레이 마크를 설명하기 위한 평면도이다.
도 14은 본 발명의 제3 실시예에 따른 오버레이 마크를 설명하기 위한 평면도이다.
도 15은 본 발명의 제4 실시예에 따른 오버레이 마크를 설명하기 위한 평면도이다.
<주요 도면의 부호에 대한 설명>
10 : 웨이퍼 20 : 스크라이브 레인
30 : 다이 40, 300 : 반도체 기판
50, 310 : 제1 층
60, 320, 330, 430a, 430b, 430c, 430d, 600, 700, 800 : 홀 어레이
70, 350, 450, 630, 720, 820 : 제1 오버레이 마크
80 : 이물질
90 : 오버레이 마크의 광 강도 콘트라스트
100, 360 : 제2 층
110, 380, 460, 640, 730, 830 : 제2 오버레이 마크
200 : 포토장비 202 : 코팅처리부
204 : 얼라인 및 노광처리부 206 : 현상처리부
210 : 오버레이 측정기 220 : 오버레이 보정부
340, 440a, 440b, 440c, 440d, 610, 620, 710, 810 : 트렌치 라인
370 : 포토레지스트 패턴 450a : 1 변
450b : 2 변 450c : 3 변
450d : 4 변 500 ; 홀 어레이의 광 강도의 콘트라스트
510 : 트렌치 라인의 광 강도의 콘트라스트
520 : 제 1 오버레이 마크의 광 강도의 콘트라스트
530 : 제 2 오버레이 마크의 광 강도의 콘트라스트

Claims (26)

  1. 반도체 기판 상에 어느 한 방향으로 연장된 홀 어레이; 및
    상기 홀 어레이의 적어도 어느 일측에 평행하게 형성된 트렌치 라인을 구비한 것을 특징으로 하는 오버레이 마크.
  2. 제1항에 있어서, 상기 트렌치 라인은 홀 어레이의 양측에 평행하게 형성되는 것을 특징으로 하는 오버레이 마크.
  3. 제1항에 있어서, 상기 홀 어레이의 홀 및 트렌치 라인의 사이즈는 소자형성영역에 형성되는 최소 CD(critical dimension)의 1 내지 5배의 사이즈로 형성되는 것을 특징으로 하는 오버레이 마크.
  4. 제3항에 있어서, 상기 사이즈는 0.06㎛ 내지 0.6㎛인 것을 특징으로 하는 오버레이 마크.
  5. 제1항에 있어서, 상기 홀 어레이는 소자형성영역에 형성되는 콘택 패턴과 동일한 모양의 패턴인 것을 특징으로 하는 오버레이 검사마크.
  6. 제1항에 있어서, 상기 홀 어레이 및 트렌치 라인은 소자형성영역의 패턴과 동시에 형성되는 것을 특징으로 하는 오버레이 검사마크.
  7. 반도체 기판 상에 제1 방향으로 연장된 제1 홀 어레이;
    상기 제1 홀 어레이에 수직하게 제2 방향으로 연장된 제2 홀 어레이; 및
    상기 제1 홀 어레이 및 제2 홀 어레이 각각의 적어도 어느 한측에 평행하게 형성된 트렌치 라인을 구비한 것을 특징으로 하는 오버레이 마크.
  8. 제7항에 있어서, 상기 트렌치 라인은 제1 홀 어레이 및 제2 홀 어레이 각각의 양측에 형성되는 것을 특징으로 하는 오버레이 마크.
  9. 제7항에 있어서, 상기 제1 홀 어레이 및 제2 홀 어레이는 서로 교차되지 않는 것을 특징으로 하는 오버레이 마크.
  10. 제7항에 있어서, 상기 홀 어레이의 홀 및 트렌치 라인의 사이즈는 소자형성영역에 형성되는 최소 CD(critical dimension)의 1 내지 5배의 사이즈로 형성되는 것을 특징으로 하는 오버레이 마크.
  11. 제10항에 있어서, 상기 사이즈는 0.06㎛ 내지 0.6㎛인 것을 특징으로 하는 오버레이 마크.
  12. 제7항에 있어서, 상기 홀 어레이는 소자형성영역에 형성되는 콘택 패턴과 동일한 모양의 패턴인 것을 특징으로 하는 오버레이 검사마크.
  13. 제7항에 있어서, 상기 홀 어레이 및 트렌치 라인은 소자형성영역의 패턴과 동시에 형성되는 것을 특징으로 하는 오버레이 검사마크.
  14. 반도체 기판 상에 제1 방향으로 연장된 제1 홀 어레이와 상기 제1 홀 어레이의 적어도 한 측에 평행하게 형성된 제1 트렌치 라인을 가진 제1 변;
    상기 제1 변에 평행하고 제1 방향으로 연장된 제2 홀 어레이와 상기 제2 홀 어레이의 적어도 한 측에 평행하게 형성된 제2 트렌치 라인을 가진 제2변;
    상기 제1 변에 수직하고 제2 방향으로 연장된 제3 홀 어레이와 상기 제3 홀 어레이의 적어도 한 측에 평행하게 형성된 제3 트렌치 라인을 가진 제3변; 및
    상기 제3 변에 평행하고 제2 방향으로 연장된 제4 홀 어레이 와 상기 제4 홀 어레이의 적어도 한 측에 평행하게 형성된 제4 트렌치 라인을 가진 제4 변을 구비하는 것을 특징으로 하는 오버레이 마크.
  15. 제14항에 있어서, 상기 각각의 트렌치 라인은 상기 각각의 홀 어레이의 양측에 형성되는 것을 특징으로 하는 오버레이 마크.
  16. 제14항에 있어서, 상기 제1 홀 어레이 및 제2 홀 어레이는 제3 홀 어레이 및 제4 홀 어레이와 서로 교차되지 않는 것을 특징으로 하는 오버레이 마크.
  17. 제14항에 있어서, 상기 제1 트렌치 라인 및 제2 트렌치 라인은 제3 트렌치 라인 및 제4 트렌치 라인과 서로 교차되지 않는 것을 특징으로 하는 오버레이 마크.
  18. 제14항에 있어서, 상기 트렌치 라인들과 상기 홀 어레이들이 만드는 각 변들은 서로 교차되지 않고 전체적으로 모서리가 없는 사각형 모양을 이루는 것을 특징으로 하는 오버레이 마크.
  19. 제14항에 있어서, 상기 홀 어레이의 홀 및 트렌치 라인의 사이즈는 소자형성영역에형성되는 최소 CD(critical dimension)의 1 내지 5배의 사이즈로 형성되는 것을 특징으로 하는 오버레이 마크.
  20. 제19항에 있어서, 상기 사이즈는 0.06㎛ 내지 0.6㎛인 것을 특징으로 하는 오버레이 마크.
  21. 제14항에 있어서, 상기 홀 어레이는 소자형성영역에 형성되는 콘택 패턴과 동일한 모양의 패턴인 것을 특징으로 하는 오버레이 검사마크.
  22. 제14항에 있어서, 상기 홀 어레이 및 트렌치 라인은 소자형성영역의 패턴과 동시에 형성되는 것을 특징으로 하는 오버레이 검사마크.
  23. 반도체 기판 상에 사각형 띠(band-shape) 모양으로 형성된 트렌치 라인;
    상기 트렌치 라인의 내측 또는 외측에 형성된 홀 어레이를 구비하는 것을 특징으로 하는 오버레이 마크.
  24. 제23항에 있어서, 트렌치 라인의 외측에 구비된 홀 어레이의 외측에 사각형 띠(band-shape) 모양으로 형성된 제2 트렌치 라인을 더 구비하는 것을 특징으로 하는 오버레이 마크.
  25. 제23항에 있어서, 상기 홀 어레이의 홀 및 트렌치 라인의 사이즈는 소자형성영역에 형성되는 최소 CD(critical dimension)의 1 내지 5배의 사이즈로 형성되는 것을 특징으로 하는 오버레이 마크.
  26. 제25항에 있어서, 상기 사이즈는 0.06㎛ 내지 0.6㎛인 것을 특징으로 하는 오버레이 마크.
KR10-2003-0083682A 2003-11-24 2003-11-24 오버레이 마크, 오버레이 마크 형성방법 및 오버레이측정방법 KR100519252B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2003-0083682A KR100519252B1 (ko) 2003-11-24 2003-11-24 오버레이 마크, 오버레이 마크 형성방법 및 오버레이측정방법
US10/997,441 US7288848B2 (en) 2003-11-24 2004-11-23 Overlay mark for measuring and correcting alignment errors
CN2004100758966A CN1658071A (zh) 2003-11-24 2004-11-24 用于测量和校正对准误差的叠层标记

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0083682A KR100519252B1 (ko) 2003-11-24 2003-11-24 오버레이 마크, 오버레이 마크 형성방법 및 오버레이측정방법

Publications (2)

Publication Number Publication Date
KR20050049918A true KR20050049918A (ko) 2005-05-27
KR100519252B1 KR100519252B1 (ko) 2005-10-06

Family

ID=34588026

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0083682A KR100519252B1 (ko) 2003-11-24 2003-11-24 오버레이 마크, 오버레이 마크 형성방법 및 오버레이측정방법

Country Status (3)

Country Link
US (1) US7288848B2 (ko)
KR (1) KR100519252B1 (ko)
CN (1) CN1658071A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698750B1 (ko) * 2005-12-27 2007-03-23 동부일렉트로닉스 주식회사 오버레이 마크를 포함하는 반도체 소자 및 그 제조방법
KR100887064B1 (ko) * 2006-07-05 2009-03-04 주식회사 하이닉스반도체 오버레이 버니어 및 그의 형성 방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4627448B2 (ja) * 2005-03-11 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR100817092B1 (ko) * 2007-03-14 2008-03-26 삼성전자주식회사 중첩계측오차를 보정하기 위한 계측시스템 및 이를 이용한계측방법
US7684040B2 (en) * 2007-06-07 2010-03-23 Macronix International Co., Ltd. Overlay mark and application thereof
JP2009027028A (ja) * 2007-07-20 2009-02-05 Toshiba Corp 半導体装置の製造方法
US7916295B2 (en) * 2008-09-03 2011-03-29 Macronix International Co., Ltd. Alignment mark and method of getting position reference for wafer
CN101900842B (zh) * 2009-05-26 2014-08-20 鸿富锦精密工业（深圳）有限公司 模仁以及微光学透镜阵列的制造方法
CN102116978B (zh) * 2009-12-31 2014-07-30 北京京东方光电科技有限公司 Tft-lcd阵列基板、多层图形尺寸检测方法和设备
US8148232B2 (en) * 2010-08-11 2012-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Overlay mark enhancement feature
US20120299204A1 (en) * 2011-05-26 2012-11-29 Nanya Technology Corporation Overlay mark and method for fabricating the same
CN102437068B (zh) * 2011-11-17 2014-01-08 上海华力微电子有限公司 孔量测图形以及孔量测方法
JP6085433B2 (ja) * 2012-08-14 2017-02-22 株式会社アドテックエンジニアリング 描画装置、露光描画装置、プログラム及び描画方法
CN103547102B (zh) * 2013-09-25 2016-08-17 业成光电（深圳）有限公司 盖板及其制作方法
CN105321799B (zh) * 2014-07-16 2018-11-20 联华电子股份有限公司 用于光刻叠对制作工艺的非对称补偿方法
CN104914599B (zh) * 2015-06-03 2018-05-04 南京中电熊猫液晶显示科技有限公司 一种液晶阵列基板
US9983257B2 (en) 2015-10-15 2018-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Test line patterns in split-gate flash technology
US10163522B2 (en) 2015-10-15 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Test line letter for embedded non-volatile memory technology
US10461037B2 (en) * 2017-10-30 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device structure with overlay grating
CN115083982B (zh) * 2022-08-22 2022-11-25 度亘激光技术（苏州）有限公司 套刻对准方法及套刻模板组件

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5702567A (en) 1995-06-01 1997-12-30 Kabushiki Kaisha Toshiba Plurality of photolithographic alignment marks with shape, size and spacing based on circuit pattern features
US6037671A (en) * 1998-11-03 2000-03-14 Advanced Micro Devices, Inc. Stepper alignment mark structure for maintaining alignment integrity
JP3645129B2 (ja) * 1999-06-25 2005-05-11 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
KR20010005118A (ko) 1999-06-30 2001-01-15 김영환 반도체 소자의 중첩마크 및 얼라인 키 형성방법
KR20010046359A (ko) 1999-11-12 2001-06-15 박종섭 오버레이 키 패턴
US6914017B1 (en) * 2000-08-30 2005-07-05 Micron Technology, Inc. Residue free overlay target
JP3588582B2 (ja) * 2000-10-20 2004-11-10 松下電器産業株式会社 半導体装置の製造方法
KR100378353B1 (ko) * 2001-03-12 2003-03-29 삼성전자주식회사 Ｒｉｅ 식각시 발생하는 노칭 저감방법
US7474001B2 (en) * 2001-11-21 2009-01-06 Hermes-Microvision, Inc. Method for in-line monitoring of via/contact holes etch process based on test structures in semiconductor wafer manufacturing
JP2003203852A (ja) * 2002-01-09 2003-07-18 Mitsubishi Electric Corp アライメントマーク構造およびその製造方法、アライメントマーク検出方法
TW559882B (en) * 2002-03-20 2003-11-01 Macronix Int Co Ltd Method for forming pad oxide layer of semiconductor integrated circuit
US6815308B2 (en) * 2002-08-15 2004-11-09 Micron Technology, Inc. Use of a dual-tone resist to form photomasks including alignment mark protection, intermediate semiconductor device structures and bulk semiconductor device substrates

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698750B1 (ko) * 2005-12-27 2007-03-23 동부일렉트로닉스 주식회사 오버레이 마크를 포함하는 반도체 소자 및 그 제조방법
KR100887064B1 (ko) * 2006-07-05 2009-03-04 주식회사 하이닉스반도체 오버레이 버니어 및 그의 형성 방법

Also Published As

Publication number Publication date
CN1658071A (zh) 2005-08-24
US20050110012A1 (en) 2005-05-26
US7288848B2 (en) 2007-10-30
KR100519252B1 (ko) 2005-10-06

Similar Documents

Publication Publication Date Title
KR100519252B1 (ko) 오버레이 마크, 오버레이 마크 형성방법 및 오버레이측정방법
US6610448B2 (en) Alignment method, overlay deviation inspection method and photomask
US8143731B2 (en) Integrated alignment and overlay mark
US6801313B1 (en) Overlay mark, method of measuring overlay accuracy, method of making alignment and semiconductor device therewith
US8497997B2 (en) Semiconductor device and method of manufacturing the same
US7099010B2 (en) Two-dimensional structure for determining an overlay accuracy by means of scatterometry
US7939224B2 (en) Mask with registration marks and method of fabricating integrated circuits
CN101789386B (zh) 晶片对准的方法
JPH09166866A (ja) フォトマスクの目合わせマーク及び半導体装置
US6498401B2 (en) Alignment mark set and method of measuring alignment accuracy
KR20040014078A (ko) 반도체 장치의 제조방법 및 오버레이 검사마크를 가진반도체 장치
KR101067860B1 (ko) 멀티오버레이 측정마크 및 그 형성 방법
US7136520B2 (en) Method of checking alignment accuracy of patterns on stacked semiconductor layers
KR20180024961A (ko) 노광 마스크의 디스토션 제어방법
KR0172557B1 (ko) 중첩마크가 구비된 반도체 장치
JPH09293764A (ja) 半導体素子の工程欠陥検査方法
KR100187663B1 (ko) 반도체 소자 제조용 래티클
KR960002287B1 (ko) 정렬/노광장치의 스텝핑 정밀도 측정방법
KR0147641B1 (ko) 래티클 및 그를 이용한 얼라인 키 패턴 형성방법
JPH1174189A (ja) マスクの位置ずれ検出用マーク
KR100283483B1 (ko) 중첩도 측정용 타겟 제조 방법
KR100375290B1 (ko) 웨이퍼 패턴 오차의 요인 해석 방법 및 사진 제판용마스크의 제조 장치
KR20090071740A (ko) 정렬 마크 측정 방법
KR19990070859A (ko) 오버레이 측정 타겟 및 이의 제조방법
KR100608385B1 (ko) 반도체 소자 제조용 중첩도 측정 패턴

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150831

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 14